CN106062723A - 禁用与存储器设备相关联的命令 - Google Patents

禁用与存储器设备相关联的命令 Download PDF

Info

Publication number
CN106062723A
CN106062723A CN201580011497.XA CN201580011497A CN106062723A CN 106062723 A CN106062723 A CN 106062723A CN 201580011497 A CN201580011497 A CN 201580011497A CN 106062723 A CN106062723 A CN 106062723A
Authority
CN
China
Prior art keywords
order
memory devices
equipment
value
disabled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580011497.XA
Other languages
English (en)
Other versions
CN106062723B (zh
Inventor
C.P.莫扎克
K.S.拜恩斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106062723A publication Critical patent/CN106062723A/zh
Application granted granted Critical
Publication of CN106062723B publication Critical patent/CN106062723B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/805—Real-time
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits

Abstract

在实施例中，存储器设备可包含设备处理逻辑和模式寄存器。该模式寄存器可以是可指定存储器设备的操作模式的寄存器。模式寄存器中的字段可保持可指示与存储器设备相关联的命令是否被禁用的值。该值可被保持在字段中直至存储器设备被电力循环或重置为止。设备处理逻辑可获取命令的实例。设备处理逻辑可基于模式寄存器所保持的值而确定命令是否被禁用。如果设备处理逻辑确定命令被禁用，则设备处理逻辑可不执行命令的实例。如果设备处理逻辑确定命令未被禁用，则设备处理逻辑可执行命令的实例。

Description

禁用与存储器设备相关联的命令
背景技术
可执行针对动态随机存取存储器（DRAM）设备的命令训练以训练与设备相关联的命令总线。训练可涉及到在给时序或电压以裕度的同时使用功能写/读业务来测试命令总线。如果在训练期间检测到故障，则通常假设DRAM设备处于坏状态，并且必须进行完全重置。关于某些存储器设备的问题可能是坏命令可能被意外地作为封装后（post package）修复（PPR）命令接收到。PPR命令可使得能够烧毁存储器设备中的行替换熔丝。意外地烧毁熔丝可产生多个可能问题，包括永久地消耗宝贵的PPR资源（导致没有留下资源用于真正的修复）、产生下游故障的不完全行熔断以及将存储器设备置于重置并不恢复的未定义状态。
附图说明
结合在本说明书中并构成本说明书的一部分的附图图示出本文所述的一个或多个实施例，并且连同本描述一起解释这些实施例。在所述附图中：
图1图示出计算设备的示例性实施例的框图；
图2图示出可包含在计算设备中的处理逻辑和主储存器的示例性实施例；
图3图示出存储器设备的示例性实施例；
图4图示出可与存储器设备相关联的模式寄存器的示例性实施例；
图5图示出可执行以禁用与存储器设备相关联的命令的示例性动作的流程图；以及
图6图示出可由存储器设备执行以处理已被禁用的命令的实例的示例性动作的流程图。
具体实施方式
以下详细描述参考附图。不同图中的相同附图标记可识别相同或类似元件。并且，以下详细描述并不限制本发明。
计算设备可包括例如处理逻辑和储存器。处理逻辑可包括可执行和/或操纵可存储在储存器中的信息的逻辑（例如，硬件）。该信息可包括例如数据和/或计算机可执行指令。
储存器可包括可用来存储信息的一个或多个存储器设备。储存器可以是易失性和/或非易失性的。易失性的储存器在从储存器去除电力时可能丢失存储在储存器中的信息。非易失性的储存器可在从储存器去除电力时保留储存器中的信息。易失性的储存器可称为易失性储存器，并且非易失性的储存器可称为非易失性储存器。
例如，计算设备可包含处理器和储存器。储存器可包括可用来存储信息的一个或多个存储器设备。该信息可包括例如可被处理器操纵的数据和/或可由处理器执行的计算机可执行指令。
存储器设备可为计算设备提供易失性和/或非易失性存储。在从计算设备去除电力之后持续存在的信息可被存储在可为计算设备提供非易失性存储的存储器设备中。存储在为计算设备提供易失性存储的存储器设备中的信息在从计算设备去除电力之后可能丢失。
计算设备可包括存储器控制器，其可用来使包含在计算设备中的处理逻辑与包含在计算设备中的一个或多个存储器设备对接。存储器控制器可生成并向存储器设备发布（例如，发送）命令的一个或多个实例以执行各种操作。
例如，处理器可向储存器中的位置写入数据。用于将数据存储在该位置处的存储区可由包含在储存器中的多个存储器设备提供。处理器可包括存储器控制器，其可生成并向存储器设备发布命令的一个或多个实例以向存储器设备中写入数据。
存储器设备可支持各种类型的命令。该命令可包括例如标准命令和/或供应商特定命令。标准命令可包括可由行业标准指定的命令。例如，电子器件工程联合委员会（JEDEC）固态技术协会已开发了用于存储器设备的各种行业标准。由JEDEC开发的标准的示例包括JESD79-4，其定义对第四代双倍数据速率（DDR4）存储器设备的最小的一组要求。
供应商特定命令可以是可例如由存储器设备的特定供应商定义的非标准命令。由于命令可由供应商定义，所以与命令相关联的功能可被或者可不被文档记录。因此，向存储器设备发布供应商特定命令的实例可将存储器设备置于未知状态。
例如，来自特定供应商的存储器设备可包括对仅为将命令置于供应商定义操作模式的该供应商所知的供应商特定命令的支持。向存储器设备发布供应商特定命令的实例可促使存储器设备执行可将存储器设备置于供应商定义操作模式的命令的实例。由于操作模式是非标准的，所以存储器设备处于什么模式可能不是显而易见的，并且因此设备可被认为处于未知状态。
存储器设备所支持的命令可包括例如封装后修复（PPR）命令。PPR命令可用来在例如存储器设备已被封装之后修复存储器设备。修复可包括不可逆转地改变存储器设备中的逻辑以便修复设备。
例如，假设存储器设备包含可用来将信息存储在存储器设备中的一个或多个备用行的存储器单元。此外，假设存储器设备支持使得当前所使用的行能够被不可逆转地再映射到备用行中的一个的PPR命令。
现在假设存储器设备在当前使用的行中包含坏存储器单元。可向存储器设备发布PPR命令的实例以将当前使用的行再映射到备用行中的一个。存储器设备可获取（例如，读取、接收）PPR命令的实例并对其进行处理。处理可包括将包含坏存储器单元的当前使用行不可逆转地再映射到备用行中的一个以便修复存储器设备并使得存储器设备不再使用包含坏存储器单元的行。
可在各种时间且出于各种原因向存储器设备发布各种命令的实例。例如，在计算设备被通电之后，与计算设备相关联的存储器控制器可向一个或多个存储器设备发布各种命令的实例以例如训练和/或测试可用来将命令的实例从存储器控制器传送到存储器设备的命令总线。
如果向存储器设备发布的命令的实例被存储器设备曲解为例如供应商特定命令或PPR命令，则可能出现问题。例如，假设存储器控制器与存储器设备之间的训练序列涉及到在存储器控制器与存储器设备之间发送命令的各种实例。此外，假设在训练序列期间，存储器设备将命令的实例中的一个曲解为PPR命令。
在处理命令的曲解实例中，存储器设备可能无意中再映射一行存储器单元与存储器单元的可用备用行。此不必要的再映射进而可导致与存储器设备相关联的宝贵资源的不必要消耗，即备用存储器单元的有限可用行的不必要消耗。本文所述的一个或多个技术可消除例如当命令的实例被存储器设备曲解时可能出现的问题。
可在计算设备中实现本文所述的一个或多个技术。可实现本文所述的一个或多个技术的计算设备的示例包括但不限于智能电话、平板电脑、台式计算机或超极本。图1图示出可实现本文所述的一个或多个技术的计算设备100的示例性实施例的框图。
参考图1，计算设备100可包括各种部件，诸如例如处理逻辑220、主储存器230、基本输入/输出系统（BIOS）140、辅助储存器150、一个或多个输入设备160、一个或多个输出设备170以及一个或多个通信接口180。
应注意的是，图1图示出可实现本文所述的一个或多个技术的计算设备的示例性实施例。可实现本文所述的一个或多个技术的计算设备的其它实施例可包括比图1中所示的部件更多的部件或更少的部件。此外，可与如图1中所示的不同地布置部件。
例如，在可实现本文所述的一个或多个技术的计算设备的实施例中，可在提供“云”存储的远程站点处包含辅助储存器150的一部分。站点可经由通信网络（诸如例如，因特网）而可被计算设备访问。可使用通信接口180来将计算设备与通信网络对接。
并且，应注意的是，可将由包含在可实现本文所述的一个或多个技术的计算设备的其它实施例中的各种部件执行的功能与如本文所述的不同地分布在部件之间。
计算设备100可包括输入/输出（I/O）总线110，其可使得能够实现计算设备100中的部件之间的通信，该部件诸如例如处理逻辑220、辅助储存器150、一个或多个输入设备160、一个或多个输出设备170和/或一个或多个通信接口180。通信可其中包括在部件之间传输例如数据和/或控制信号。可用来实现I/O总线110的I/O总线的示例包括但不限于串行AT附件（SATA）总线、外围部件互连（PCI）总线、PCI express（PCI-e）总线、通用串行总线（USB）、小型计算机系统接口（SCSI）总线以及串列SCSI（SAS）总线。
计算设备100可包括总线190，其可使得能够在处理逻辑220与主储存器230之间传输可存储在主储存器230中的信息。信息可包括例如可被处理逻辑220执行、操纵和/或另外处理的计算机可执行指令和/或数据。
总线190还可包括用于在可包含在处理逻辑220中的存储器控制器与可包含在主储存器230中的一个或多个存储器设备之间传输一个或多个命令的实例的提供。下面将进一步讨论可包含在处理逻辑220中的存储器控制器和可包含在主储存器230中的存储器设备的示例。
处理逻辑220可包括用于解释、执行和/或另外处理信息的逻辑。信息可包括可存储在例如主储存器230和/或辅助储存器150中的信息。另外，信息可包括可被一个或多个输入设备160和/或通信接口180获取的信息。
处理逻辑220可包括各种异构硬件。硬件可包括例如一个或多个处理器、微处理器、现场可编程门阵列（FPGA）、专用指令集处理器（ASIP）、专用集成电路（ASIC）、复杂可编程逻辑器件（CPLD）、图形处理单元（GPU）和/或可例如解释、执行、操纵和/或另外处理信息的其它类型的处理逻辑的某种组合。处理逻辑220可包括单个核或多个核。可用来实现处理逻辑220的处理器的示例包括但不限于可从加利福尼亚州圣克拉拉市的英特尔公司获得的Intel® Xeon®处理器和Intel® Atom™品牌处理器。
输入设备160可包括可用来向计算设备100中输入信息的一个或多个设备。这些设备可包括例如键盘、计算机鼠标、麦克风、照相机、轨迹球、陀螺仪设备（例如，陀螺仪）、迷你型鼠标、触控板、触针、图形平板、触摸屏、操纵杆（等压或等容）、定点杆、加速度计、掌上鼠标、脚控鼠标、压轮、眼球控制设备、手指鼠标、光笔、光枪、神经设备、眼睛跟踪设备、方向盘、磁轭、轻推转盘、空间球、定向板、跳舞毯、肥皂鼠标、触觉设备、触知设备、神经设备、多点输入设备、分立定点设备和/或某个其它输入设备。
信息可包括例如可使用例如诸如计算机鼠标之类的定点设备输入到计算设备100中的空间（例如，连续、多维）数据。信息还可包括其它形式的数据，诸如例如可使用键盘输入的文本。
输出设备170可包括可从计算设备100输出信息的一个或多个设备。这些设备可包括例如阴极射线管（CRT）、等离子体显示设备、发光二极管（LED）显示设备、液晶显示器（LCD）设备、真空荧光显示器（VFD）设备、表面传导电子发射体显示器（SED）设备、场致发射显示器（FED）设备、触觉设备、触知设备、打印机、扬声器、视频投影仪、立体显示设备、绘图仪、触摸屏和/或某个其它输出设备。
输出设备170可被例如处理逻辑220指引从计算设备100输出信息。输出信息可包括在输出设备170上呈现（例如，显示、印刷）信息。信息可包括例如文本、图形用户界面（GUI）元件（例如，窗口、控件和/或其它GUI元件）、音频（例如，音乐、声音）和/或可由输出设备170输出的其它信息。
通信接口180可包括用于使计算设备100与例如一个或多个通信网络对接的逻辑并使得计算设备100能够与被耦合到通信网络的一个或多个实体（例如，节点）通信。通信网络可包括例如因特网、广域网（WAN）、局域网（LAN）、3G和/或4G网络。
通信接口180可包括可使得计算设备100能够与被耦合到通信网络的实体通信的一个或多个类似于收发机的机制。通信接口180的示例可包括内置网络适配器、网络接口卡（NIC）、个人计算机存储器卡国际联合会（PCMCIA）网卡、卡总线网络适配器、无线网络适配器、通用串行总线（USB）网络适配器、调制解调器和/或适合于将计算设备100对接到通信网络的其它设备。
主储存器230和辅助储存器150可包括可用来存储用于计算设备100的信息的一个或或多个存储器设备。存储器设备可支持例如对存储在存储器设备中的信息的串行或随机存取。支持对存储在存储器设备中的信息的串行存取的存储器设备可称为串行存储器设备。支持对存储在存储器设备中的信息的随机存取的存储器设备可称为随机存取存储器（RAM）设备。
存储器设备可以是例如易失性存储器设备或非易失性存储器设备。易失性存储器设备可以是在从存储器设备去除电力之后可能丢失存储在设备中的信息的存储器设备。非易失性存储器设备可以是在从存储器设备去除电力之后可保留存储在存储器设备中的信息的存储器设备。
在计算设备100中可使用的存储器设备的示例包括但不限于动态RAM（DRAM）设备、闪存设备、静态RAM（SRAM）设备、零电容器RAM（ZRAM）设备、双晶体管RAM（TTRAM）设备、只读存储器（ROM）设备、铁电晶体管RAM（FeTRAM）设备、磁阻RAM（MRAM）设备、相变存储器（PCM）设备、PCM和开关（PCMS）设备、基于纳米线的设备、电阻RAM存储器（RRAM）设备以及电可擦可编程ROM（EEPROM）设备。
主储存器230可经由存储器总线190被处理逻辑220访问。主储存器230可存储可关联于（例如，实现）操作系统（OS）和/或软件应用程序的计算机可执行指令和/或数据。计算机可执行指令可被处理逻辑220执行、解释和/或另外处理。
可使用可存储用于处理逻辑220的信息的一个或多个存储器设备来实现主储存器230。信息可包括可被处理逻辑220执行的可执行指令。信息还可包括可被处理逻辑220操纵的数据。存储器设备可包括易失性和/或非易失性存储器设备。
如上所述，主储存器230可存储与OS相关联的计算机可执行指令。OS可以是可实现各种常规操作系统功能的常规操作系统。这些功能可包括例如：（1）调度软件应用程序的一个或多个部分被处理逻辑220执行；（2）管理主储存器230；以及（3）控制对计算设备100中的各种部件（例如，输入设备160、输出设备170、通信接口180、辅助储存器150）和由这些部件接收和/或发射的信息的访问。
可使用的操作系统的示例包括但不限于Linux操作系统、Microsoft Windows操作系统、Symbian操作系统、Mac OS 操作系统、iOS操作系统、Chrome OS和Android操作系统。可使用的Linux操作系统的分发是可从北卡罗来纳州罗利的Red Hat公司获得的Red HatLinux。可使用的Microsoft Windows操作系统的版本包括可从华盛顿雷德蒙德的微软公司获得的Microsoft Windows Mobile、Microsoft Windows 8.1、Microsoft Windows 8、Microsoft Windows 7、Microsoft Windows Vista以及Microsoft Windows XP操作系统。Symbian操作系统可从爱尔兰都柏林的Accenture PLC公司获得。Mac OS和iOS操作系统可从加利福尼亚州库珀蒂诺的Apple公司获得。Chrome OS和Android操作系统可从加利福尼亚州门洛帕克的Google公司获得。
并且，如上所述，主储存器230可存储可与软件应用程序相关联的计算机可执行指令。应用程序可在可在计算设备100上执行的OS的控制下运行（执行）。应用程序和/或OS可包含用于执行各种操作的提供，所述操作诸如例如检索信息（例如，从辅助储存器150）以及在输出设备170上输出（例如，显示）信息。这些提供可使用包含在应用程序和/或OS中的数据和/或计算机可执行指令来实现。
辅助储存器150可提供用于可被计算设备100使用的信息的辅助存储。信息可包括可被处理逻辑220操纵的数据。信息还可包括在被处理逻辑220执行之前可被传输到主储存器230的计算机可执行指令。
辅助储存器150可包括可用来存储信息的存储设备155。存储设备155可经由I/O总线110被处理逻辑220访问。存储设备155可存储一些或所有信息。
存储设备155可包括用于存储信息的易失性和/或非易失性储存器。可用来实现存储设备155的设备的示例包括但不限于磁盘驱动、光盘驱动、随机存取存储器（RAM）磁盘驱动、闪速驱动、拇指驱动、固态磁盘驱动SSD以及混合驱动。
可将由存储设备155存储的信息存储于包含在存储设备155中的一个或多个非临时有形计算机可读介质上。可包含在存储设备155中的非临时有形计算机可读介质的示例可包括磁盘、光盘、易失性存储器设备和/或非易失性存储器设备。
BIOS 140可包括例如可用来将计算设备100的一个或多个部分初始化的固件。固件可包括在被执行时可例如训练和/或测试总线190的一个或多个部分的计算机可执行指令。
例如，如上所述，总线190可用来在可包含在处理逻辑220中的存储器控制器与可包含在主储存器230中的一个或多个存储器设备之间传输命令的实例。包含在BIOS 140中的固件可包括在被处理逻辑220执行时可例如使得生成和/或由存储器控制器经由总线190发布到存储器设备的命令的一个或多个实例的计算机可执行指令。命令的实例可用来训练存储器控制器和/或存储器设备，使得可在没有错误的情况下在存储器控制器与存储器设备之间成功地传输命令的未来实例。
BIOS 140还可在可包含在主储存器230中的一个或多个存储器设备中结合可用来禁用命令的某些实例的执行的一个或多个技术固件。下面将进一步讨论这些技术的细节。
图2图示出处理逻辑220和主储存器230的示例性实施例。参考图2，处理逻辑220可包括一个或多个核222a-n和存储器控制器224。主储存器可包括一个或多个存储器设备300a-n。
核222a-n可包含可实现例如通用处理器核和/或图形处理器核的逻辑。逻辑可解释、执行、操纵和/或另外处理包含在例如主储存器230、辅助储存器150和/或BIOS 140中的信息。
存储器控制器224可包括可例如使核222a-n与主储存器230对接并使得能够在核222a-n与存储器设备300a-n之间传输信息和/或命令的实例的逻辑。信息可包括例如可被核222a-n处理（例如，执行、操纵）的数据和/或计算机可执行指令。命令的实例可包括例如可指引存储器设备300a-n中的一个或多个执行各种操作的命令的实例。例如，命令的实例可包括可用来指引存储器设备300将包含在诸如上文所述的存储器设备300中的一行存储器单元再映射的PPR命令的实例。
存储器设备300可包括可用来存储用于计算设备100的信息的逻辑。信息可例如包括诸如上文所述的数据和/或计算机可执行指令。
可将存储器设备300包含在可以是主储存器230的一部分的存储器模块上。例如，可将存储器设备300a-n中的一个多个包含在可包含于主储存器230中的双列直插存储器模块（DIMM）和/或单列直插存储器模块（SIMM）上。存储器模块可用插头插入插座中，该插座可提供存储器设备300与总线190之间的电连接。
存储器设备300可提供用于存储在存储器设备300中的信息的易失性和/或非易失性存储。可用来实现存储器设备300的存储器设备的示例可包括但不限于DRAM设备、闪存设备、SRAM设备、ZRAM设备、TTRAM设备、FeTRAM设备、MRAM设备、PCM设备、PCMS设备、基于纳米线的设备、RRAM设备以及EEPROM设备。例如，存储器设备300可以是低功率第四代双倍数据速率（LPDDR4）DRAM设备。
图3图示出存储器设备300的示例性实施例。参考图3，存储器设备300可包括例如设备处理逻辑310和设备储存器320。
设备储存器320可包括可将信息存储在存储器设备300中的逻辑。该逻辑可包括例如可存储信息的一个或多个存储器单元。设备储存器320可提供用于信息的非易失性存储和/或易失性存储。
设备处理逻辑310可包括可处理可由存储器设备从存储器控制器224获取的命令、信息和/或信号（例如，控制信号）的实例的逻辑。处理可包括例如执行可经由总线190从存储器控制器224传输到存储器设备300的命令的各种实例。
设备处理逻辑310可包括模式寄存器400。模式寄存器400可以是可用来指定用于存储器设备300的一个或多个部分的操作模式的寄存器。图4图示出模式寄存器400的示例性实施例。
参考图4，模式寄存器400可包括一个或多个字段410a-n。字段410可用来指定用于存储器设备300的操作模式。例如，如下面将进一步描述的，字段410可用来指定在存储器设备300中命令是否被禁用。应注意的是，字段410可被用于可与存储器设备300相关联的其它目的。例如，字段410可用来指定与存储器设备300相关联的列地址选通（CAS）等待时间或与存储器设备300相关联的突发长度。
模式寄存器400可包括可用来禁用与存储器设备300相关联的一个或多个命令的字段410。字段410可以是粘性的，因为由该字段保持的值可保留到与存储器设备300相关联的特定事件发生（例如，存储器设备300被重置、存储器设备300被电力循环）为止。
例如，假设存储器设备300支持PPR命令的执行。模式寄存器400中的字段410可包括在被认定（例如，设置成一）时可指示PPR命令的执行针对存储器设备300被禁用的位。在该位被认定之后，被存储器设备300接收到的PPR命令的实例可使得与存储器设备300相关联的设备处理逻辑310不执行PPR命令的实例。位可保持被认定，并且PPR命令的执行可针对存储器设备300保持被禁用，直至存储器设备300例如被重置或进行电力循环为止。例如，存储器设备300可支持Reset_N信号，其在被认定时可将存储器设备300重置。位可保持被认定，并且PPR命令可针对存储器设备300保持被禁用直至Reset_N信号被认定为止。
注意的是，可以类似方式禁用与存储器设备300相关联的其它命令。例如，存储器设备300可支持各种供应商特定命令。例如，一个或多个字段410可如上所述地用来禁用可被存储器设备300获取的支持供应商特定命令的一个或多个实例的执行。可认为可用来禁用与存储器设备300相关联的命令的字段410是粘性的，因为该命令可保持被禁用直至发生与存储器设备300相关联的某个事件为止。
诸如例如存储器设备300之类的存储器设备可获取用于禁用可被存储器设备300支持的命令的指示。在获取指示之后，存储器设备可禁用该命令。禁用该命令可包括例如存储器设备不执行稍后可被存储器设备获取的命令的实例。
图5图示出可执行以将诸如例如存储器设备300之类的存储器设备中的命令禁用的示例性动作的流程图。参考图5，在方框510处，可获取用以禁用存储器设备中的命令的指示。该指示可包括例如在被设置成与存储器设备相关联的模式寄存器的字段时可使得针对该存储器设备禁用命令的值。
在方框512处，将存储器设备配置成禁用命令。将存储器设备配置成禁用命令可包括例如将与存储器设备相关联的模式寄存器中的字段中的值设置成指示命令被禁用。
在方框514处，执行检查以确定事件是否已发生而不再使得命令被禁用。如果事件未发生，则在方框516处，命令可保持被禁用。如果事件确实发生，则在方框518处，不再针对存储器设备禁用命令。
例如，参考图1-5，假设计算设备100中的存储器设备300支持PPR命令。此外，假设存储器设备300包括包含字段410的模式寄存器400，该字段410在被设置成某个值时可使得PPR命令在存储器设备300中被禁用。
处理逻辑220可执行包含在BIOS 140中的一个或多个计算机可执行指令，其可使得存储器控制器224生成值，该值在被设置成字段410时可使得PPR命令在存储器设备300中被禁用。另外，存储器控制器224可生成可用来指引存储器设备300将值设置成字段410的命令（例如，模式寄存器写（MRW）命令）的实例。可将值和命令的实例经由总线190从存储器控制器224传输到存储器设备300。存储器设备300可从总线190获取值和命令的实例。与存储器设备300相关联的设备处理逻辑310可处理值和命令的实例。处理可包括将存储器设备300配置成通过例如将值设置成字段410以指示PPR命令针对存储器设备300被禁用而禁用PPR命令。
现在假设发生使得命令不再被禁用的事件。该事件可包括例如对存储器设备300进行电力循环或将存储器300重置。该事件的发生可使得存储器设备不再处于其中命令被禁用的状态。因此，在上述示例中，在对存储器设备进行电力循环或将存储器设备300重置之后，可将模式寄存器400中的字段410的值设置成指示PPR命令未被禁用。
在存储器设备被配置成禁用特定命令的执行之后，如果由存储器设备获取特定命令的实例，则存储器设备可不例如执行命令的实例。图6图示出可由存储器设备执行以处理已被禁用的命令的实例的示例性动作的流程图。
参考图6，在方框610处，获取命令的实例。可例如通过从总线（诸如例如总线190）读取命令的实例来获取命令的实例。
在方框612处，执行检查以确定命令是否被禁用。如果确定命令被禁用，则在方框614处，不执行命令的实例。如果确定命令未被禁用，则在方框616处，执行命令的实例。
例如，参考图1-4和6，假设计算设备100中的存储器设备300支持PPR命令。此外，假设存储器设备300包括模式寄存器400，并且模式寄存器400包含在被设置成特定值时禁用PPR命令的实例的执行的字段410。现在假设字段410被设置成指示该PPR命令被禁用。
处理逻辑220可执行包含在BIOS 140中的各种指令，其可使得由存储器控制器224生成命令的各种实例。可将生成的命令的实例经由总线190从存储器控制器224传输到存储器设备300。与存储器设备300相关联的设备处理逻辑310可获取命令的实例并对其进行处理。
现在假设命令的所获取实例被设备处理逻辑310解释为PPR命令。设备处理逻辑310可检查模式寄存器400中的字段410，并确定字段410指示PPR命令被禁用。
在确定PPR命令被禁用之后，设备处理逻辑310可不执行命令的实例。不执行命令的实例可包括例如忽视命令的实例，丢弃命令的实例和/或可与不执行命令的实例相关联的某个其它功能。
实施例的前述描述意图提供说明和描述，但并不意图是穷举的或使本发明局限于公开的精确形式。修改和变化根据上述讲授内容是可能的，或者可从本发明的实践中获取修改和变化。例如，虽然上文已关于图5和6描述了一系列动作，但在其它实施方式中可修改动作的顺序。此外，可并行地执行不相关动作。
并且，如本文所使用的术语“用户”意图被宽泛地解释成包括例如计算设备（例如，固定计算设备、移动计算设备）或计算设备的用户，除非另外陈述。
将显而易见的是可用许多不同形式的软件和/或硬件来实现本文所述的一个或多个实施例。用来实现本文所述的实施例的软件代码和/或专用硬件不限制本发明。因此，不参考特定软件代码和/或专用硬件来描述实施例的操作和行为——应理解的是，将能够设计软件和/或硬件以基于本文中的描述实现实施例。
此外，可使用可由处理逻辑（诸如例如，设备处理逻辑310）执行的计算机可执行指令来实现本发明的某些特征。计算机可执行指令可被存储在一个或多个非临时有形计算机可读存储介质上。该介质可以是易失性的或非易失性的，并且可包括例如DRAM储存器、SRAM储存器和/或闪存储存器。
不应将在本文中使用的元件、动作或指令解释为是对于本发明而言关键或必不可少的，除非明确地这样描述。并且，如本文所使用的，冠词“一”意图包括一个或多个项目。在意图仅一个项目的情况下，使用术语“一个”或类似语言。此外，短语“基于”意图意指“至少部分地基于”，除非另外明确地陈述。
意图在于本发明不限于上文公开的特定实施例，但本发明将包括落在以下所附权利要求范围内的任何和所有特定实施例和等价物。

Claims (26)

1.一种存储器设备，包括：
模式寄存器，包含指示命令是否针对存储器设备被禁用的值；以及
设备处理逻辑，用于：
获取命令的实例；以及
基于包含在模式寄存器中的值来确定命令的实例是否应被设备处理逻辑执行。
2.权利要求1的存储器设备，其中，所述设备处理逻辑进一步：
基于指示命令被禁用的值而不执行命令的实例。
3.权利要求1的存储器设备，其中，所述设备处理逻辑进一步：
基于指示命令未被禁用的值而执行命令的实例。
4.权利要求1的存储器设备，其中，所述模式寄存器包含字段，并且
其中，指示命令是否被禁用的值被包含在字段中。
5.权利要求1的存储器设备，其中，命令的实例经由总线被获取。
6.权利要求5的存储器设备，其中，命令的实例由存储器控制器生成，并且
其中，命令的实例被存储器控制器经由总线传输到存储器设备。
7.权利要求6的存储器设备，其中，所述存储器控制器与包含在计算设备中的处理逻辑相关联。
8.权利要求1的存储器设备，其中，所述设备处理逻辑进一步：
获取第二命令的实例和值，以及
执行第二命令的实例，第二命令的实例的执行包括设置模式控制寄存器中的值。
9.权利要求1的存储器设备，其中，所述命令是供应商特定命令。
10.权利要求1的存储器设备，其中，所述命令是封装后修复（PPR）命令。
11.权利要求1的存储器设备，其中，发生不再使得命令被禁用的事件，并且
其中，在事件发生之后，模式寄存器被设置成指示命令未被禁用的值。
12.权利要求11的存储器设备，其中，所述事件是存储器设备的电力循环或存储器设备的重置。
13.一种计算设备，包括：
存储器设备；
模式寄存器，用于保持指示命令是否针对存储器设备被禁用的值；以及
设备处理逻辑，用于：
获取命令的实例；以及
基于保持在模式寄存器中的值来确定命令的实例是否应被设备处理逻辑执行。
14.权利要求13的计算设备，其中，所述模式寄存器和所述设备处理逻辑被包含在存储器设备中。
15.权利要求13的计算设备，还包括：
存储器控制器，用于生成命令的实例；以及
总线，用于将命令的实例从存储器控制器传输到存储器设备。
16.权利要求13的计算设备，其中，所述设备处理逻辑进一步：
如果确定命令未被禁用，则执行命令的实例。
17.权利要求13的计算设备，其中，所述命令是封装后修复（PPR）命令。
18.权利要求13的计算设备，其中，所述设备处理逻辑进一步：
获取第二命令的实例和值，以及
执行第二命令的实例，第二命令的实例的执行包括设置模式控制寄存器中的值。
19.权利要求13的计算设备，还包括：
处理逻辑，用于执行一个或多个计算机可执行指令；以及
存储器控制器，用于使处理逻辑与存储器设备对接，
其中，由处理逻辑执行计算机可执行指令使得存储器控制器生成命令的实例。
20.权利要求13的计算设备，其中，对存储器设备进行电力循环或重置使得模式寄存器包含指示命令未被禁用的值。
21.一种方法，包括：
在存储器设备处获取命令的实例；以及
基于保持在包含于存储器设备中的模式寄存器的字段中的值确定命令的实例是否应被存储器设备执行，模式寄存器是用于指定用于存储器设备的操作模式的寄存器，该值被保持在字段中直至存储器设备被电力循环或重置为止。
22.一种装置，包括：
用于在存储器设备处获取命令的实例的构件；以及
用于基于保持在包含于存储器设备中的模式寄存器的字段中的值确定命令的实例是否应被存储器设备执行的构件，模式寄存器是用于指定用于存储器设备的操作模式的寄存器，该值被保持在字段中直至存储器设备被电力循环或重置为止。
23.一种装置，包括：
用于保持指示命令是否针对存储器设备被禁用的值的构件；
用于获取命令的实例的构件；以及
用于基于指示命令是否针对存储器设备被禁用的值来确定是否应执行命令的实例的构件。
24.权利要求23的装置，还包括：
用于如果确定命令未被禁用、则执行命令的实例的构件。
25.权利要求23的装置，还包括：
用于如果确定命令被禁用、则不执行命令的实例的构件。
26.权利要求23的装置，其中，所述命令是供应商特定命令或封装后修复（PPR）命令。
CN201580011497.XA 2014-03-31 2015-03-31 存储器设备与用于存储器设备的系统 Active CN106062723B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/230338 2014-03-31
US14/230,338 US9213491B2 (en) 2014-03-31 2014-03-31 Disabling a command associated with a memory device
PCT/US2015/023651 WO2015153649A1 (en) 2014-03-31 2015-03-31 Disabling a command associated with a memory device

Publications (2)

Publication Number Publication Date
CN106062723A true CN106062723A (zh) 2016-10-26
CN106062723B CN106062723B (zh) 2021-10-22

Family

ID=54190405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580011497.XA Active CN106062723B (zh) 2014-03-31 2015-03-31 存储器设备与用于存储器设备的系统

Country Status (7)

Country Link
US (3) US9213491B2 (zh)
EP (1) EP3126986B1 (zh)
JP (1) JP6381054B2 (zh)
KR (1) KR20160114662A (zh)
CN (1) CN106062723B (zh)
TW (2) TWI606454B (zh)
WO (1) WO2015153649A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9213491B2 (en) 2014-03-31 2015-12-15 Intel Corporation Disabling a command associated with a memory device
US9343184B2 (en) 2014-04-07 2016-05-17 Micron Technology, Inc. Soft post package repair of memory devices
US9741403B2 (en) 2014-11-12 2017-08-22 Micron Technology, Inc. Apparatuses and methods to perform post package trim
US9349491B1 (en) 2015-04-17 2016-05-24 Micron Technology, Inc. Repair of memory devices using volatile and non-volatile memory
KR102412610B1 (ko) * 2015-12-24 2022-06-23 삼성전자주식회사 포스트 패키지 리페어 동작을 수행하는 메모리 장치
US20170308447A1 (en) * 2016-04-26 2017-10-26 Quanta Computer Inc. Methods and systems for analyzing record and usage in post package repair
JP6752651B2 (ja) * 2016-08-02 2020-09-09 キヤノン株式会社 情報処理システム、情報処理システムにおける方法、及びプログラム
CN107301147A (zh) * 2017-06-20 2017-10-27 郑州云海信息技术有限公司 一种i2c总线信号质量的动态调节方法和装置
US20190108896A1 (en) * 2017-10-05 2019-04-11 Dell Products L.P. Systems and methods for providing post-package repair visibility to a host for memory reliability, availability, and serviceability
US10884951B2 (en) 2018-11-29 2021-01-05 Micron Technology, Inc. Memory disablement for data security
US10832791B2 (en) 2019-01-24 2020-11-10 Micron Technology, Inc. Apparatuses and methods for soft post-package repair
US11030124B2 (en) * 2019-11-07 2021-06-08 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems
KR20210141156A (ko) 2020-05-15 2021-11-23 삼성전자주식회사 페이지 장애에 기초하여 메모리 고장을 예견하고, 예견되는 메모리 고장을 관리하는 시스템의 운영 체계 핸들링
US11644981B2 (en) 2020-09-25 2023-05-09 Micron Technology, Inc. Semiconductor devices with security lock and associated methods and systems
US11922066B2 (en) * 2021-01-21 2024-03-05 Rambus Inc. Stacked device communication
US11915775B2 (en) 2021-09-29 2024-02-27 Micron Technology, Inc. Apparatuses and methods for bad row mode

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101405817A (zh) * 2006-03-28 2009-04-08 富士通株式会社 半导体存储器
CN102096611A (zh) * 2009-12-09 2011-06-15 英特尔公司 用于存储器装置中的差错管理的方法和系统
CN103092773A (zh) * 2011-11-02 2013-05-08 瑞萨电子株式会社 高速缓存存储器装置、高速缓存控制方法和微处理器系统
US20130339821A1 (en) * 2012-06-14 2013-12-19 International Business Machines Corporation Three dimensional(3d) memory device sparing

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5896551A (en) * 1994-04-15 1999-04-20 Micron Technology, Inc. Initializing and reprogramming circuitry for state independent memory array burst operations control
JP3351953B2 (ja) * 1996-03-19 2002-12-03 富士通株式会社 モードレジスタ制御回路およびこれを有する半導体装置
JP2000030442A (ja) * 1998-07-10 2000-01-28 Mitsubishi Electric Corp 同期型半導体記憶装置
US20020133769A1 (en) * 2001-03-15 2002-09-19 Cowles Timothy B. Circuit and method for test and repair
US7102958B2 (en) * 2001-07-20 2006-09-05 Samsung Electronics Co., Ltd. Integrated circuit memory devices that support selective mode register set commands and related memory modules, memory controllers, and methods
US7124260B2 (en) 2002-08-26 2006-10-17 Micron Technology, Inc. Modified persistent auto precharge command protocol system and method for memory devices
US7218561B2 (en) * 2004-06-07 2007-05-15 Micron Technology, Inc. Apparatus and method for semiconductor device repair with reduced number of programmable elements
US7213188B2 (en) * 2004-08-31 2007-05-01 Micron Technology, Inc. Accessing test modes using command sequences
US7295478B2 (en) 2005-05-12 2007-11-13 Sandisk Corporation Selective application of program inhibit schemes in non-volatile memory
US8499014B2 (en) 2005-06-01 2013-07-30 Texas Instruments Incorporated Functionality disable and re-enable for programmable calculators
KR100722771B1 (ko) * 2005-12-03 2007-05-30 삼성전자주식회사 반도체 메모리 장치의 리페어 회로 및 방법
JP2008165865A (ja) 2006-12-27 2008-07-17 Fujitsu Ltd 半導体メモリおよび半導体メモリの動作方法
US7733731B2 (en) * 2007-03-05 2010-06-08 Micron Technology, Inc. Control of inputs to a memory device
KR20080090664A (ko) * 2007-04-05 2008-10-09 삼성전자주식회사 포스트 패키지 리페어 제어회로를 구비하는 반도체메모리장치 및 포스트 패키지 리페어 방법
US7721163B2 (en) 2007-04-23 2010-05-18 Micron Technology, Inc. JTAG controlled self-repair after packaging
KR101688050B1 (ko) * 2009-12-22 2016-12-21 삼성전자 주식회사 반도체 장치 및 반도체 장치의 리드 또는 라이트 동작 수행 방법
KR20110083859A (ko) * 2010-01-15 2011-07-21 삼성전자주식회사 메모리 버퍼를 갖는 메모리 모듈 및 이를 포함하는 메모리 시스템
KR102070203B1 (ko) * 2012-08-29 2020-01-29 에스케이하이닉스 주식회사 반도체 메모리 장치
US9165679B2 (en) 2012-09-18 2015-10-20 Samsung Electronics Co., Ltd. Post package repairing method, method of preventing multiple activation of spare word lines, and semiconductor memory device including fuse programming circuit
WO2015053649A1 (ru) 2013-10-11 2015-04-16 Владимир Ильич КОРМИЛИЦЫН Кавитационный реактор (варианты)
US9202595B2 (en) * 2013-11-12 2015-12-01 Micron Technology, Inc. Post package repair of memory devices
US9213491B2 (en) 2014-03-31 2015-12-15 Intel Corporation Disabling a command associated with a memory device
US9343184B2 (en) * 2014-04-07 2016-05-17 Micron Technology, Inc. Soft post package repair of memory devices
KR20150136675A (ko) * 2014-05-27 2015-12-08 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
KR102160598B1 (ko) * 2014-08-05 2020-09-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작방법
KR20160046502A (ko) * 2014-10-21 2016-04-29 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20160074211A (ko) * 2014-12-18 2016-06-28 에스케이하이닉스 주식회사 포스트 패키지 리페어 장치
KR20160091688A (ko) * 2015-01-26 2016-08-03 에스케이하이닉스 주식회사 포스트 패키지 리페어 장치
US9349491B1 (en) * 2015-04-17 2016-05-24 Micron Technology, Inc. Repair of memory devices using volatile and non-volatile memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101405817A (zh) * 2006-03-28 2009-04-08 富士通株式会社 半导体存储器
CN102096611A (zh) * 2009-12-09 2011-06-15 英特尔公司 用于存储器装置中的差错管理的方法和系统
CN103092773A (zh) * 2011-11-02 2013-05-08 瑞萨电子株式会社 高速缓存存储器装置、高速缓存控制方法和微处理器系统
US20130339821A1 (en) * 2012-06-14 2013-12-19 International Business Machines Corporation Three dimensional(3d) memory device sparing
US8874979B2 (en) * 2012-06-14 2014-10-28 International Business Machines Corporation Three dimensional(3D) memory device sparing

Also Published As

Publication number Publication date
CN106062723B (zh) 2021-10-22
KR20160114662A (ko) 2016-10-05
US9740433B2 (en) 2017-08-22
US20160188257A1 (en) 2016-06-30
US20150277790A1 (en) 2015-10-01
TW201543497A (zh) 2015-11-16
TW201732835A (zh) 2017-09-16
EP3126986A4 (en) 2018-04-25
JP6381054B2 (ja) 2018-08-29
WO2015153649A1 (en) 2015-10-08
JP2017510018A (ja) 2017-04-06
EP3126986A1 (en) 2017-02-08
TWI605463B (zh) 2017-11-11
TWI606454B (zh) 2017-11-21
EP3126986B1 (en) 2020-11-25
US9542123B2 (en) 2017-01-10
US20170075632A1 (en) 2017-03-16
US9213491B2 (en) 2015-12-15

Similar Documents

Publication Publication Date Title
CN106062723A (zh) 禁用与存储器设备相关联的命令
CN103930878B (zh) 用于存储器验证的方法、装置及系统
US9026888B2 (en) Method, system and apparatus for providing access to error correction information
TWI375151B (en) A controller for one type of nand flash memory for emulating another type of nand flash memory and methods for the same
CN107430537A (zh) 从片上dram ecc中提取选择性信息
CN106255953B (zh) 持久性数据存储体中的前向参考记录的方法和系统
US8392797B2 (en) Error correcting controller, flash memory chip system, and error correcting method thereof
CN105378642A (zh) 用于高性能和低成本的闪存转换层的系统和方法
CN106462480A (zh) 用于处理持久存储器中的错误的技术
TW201933110A (zh) 用於測試固態儲存裝置之韌體的方法與系統以及電子設備
US10169042B2 (en) Memory device that performs internal copy operation
US9202547B2 (en) Managing disturbance induced errors
US20140089761A1 (en) Method, apparatus and system for providing error correction information
US10929251B2 (en) Data loss prevention for integrated memory buffer of a self encrypting drive
CN105408869B (zh) 调用错误处理程序来处理无法纠正的错误
WO2021045815A1 (en) Automatic probabilistic upgrade of tenant devices
EP3496356A1 (en) Atomic cross-media writes on storage devices
CN105308584B (zh) 非易失性存储器接口
US8225030B2 (en) Systems and methods for using a page table in an information handling system comprising a semiconductor storage device
US9015388B2 (en) Controlling access to storage in a computing device
US10515007B2 (en) Technologies for remapping pending bit array read requests
US20170277474A1 (en) Data processing system including data storage device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant