TWI604507B - 含有覆蓋誤差保護之圖案化方法 - Google Patents
含有覆蓋誤差保護之圖案化方法 Download PDFInfo
- Publication number
- TWI604507B TWI604507B TW104136107A TW104136107A TWI604507B TW I604507 B TWI604507 B TW I604507B TW 104136107 A TW104136107 A TW 104136107A TW 104136107 A TW104136107 A TW 104136107A TW I604507 B TWI604507 B TW I604507B
- Authority
- TW
- Taiwan
- Prior art keywords
- pattern
- layer
- relief pattern
- target layer
- substrate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
相關申請案的交互參照:本專利申請案主張於西元2014年11月6日申請之美國暫時專利申請案第62/076,476號的優先權,該暫時專利申請案的發明名稱為“Method of Patterning Incorporating Overlay Error Protection”,其全部內容於此藉由參照納入本案揭示內容。本專利申請案亦主張於西元2015年4月21日申請之美國暫時專利申請案第62/150,759號的優先權,該暫時專利申請案的發明名稱為“Method of Patterning Incorporating Overlay Error Protection”,其全部內容於此藉由參照納入本案揭示內容。
本揭示內容關於圖案化製程,且特別關於用於電子裝置及元件之微加工的圖案化製程。
在材料製程方法學(諸如光微影術)中,建立圖案化層通常包含塗佈輻射敏感材料(諸如光阻)的薄層於基板的上表面。此輻射敏感材料係轉換為可用作蝕刻遮罩的凸紋圖案,以將圖案轉移至基板上的一或多個底層。輻射敏感材料的圖案化通常包含使用例如光微影系統藉由輻射源透過光罩(與相關的光學元件)在輻射敏感材料之上曝光。此曝光在輻射敏感材料內產生潛圖
案,其中對於特定的顯影劑,該材料一部分為可溶且其餘部分為不可溶。輻射敏感材料係接著加以顯影,其中可溶的部分係被溶解且移除以產生凸紋圖案,該凸紋圖案係地貌或物理的圖案。例如:顯影可包含使用相對應的顯影溶劑移除輻射敏感材料的照射區域(如在正光阻的情況下)、或非照射區域(如在負光阻的情況下)。所得的凸紋圖案可接著作為遮罩層或蝕刻遮罩。
各種蝕刻技術可用於將一給定的圖案轉移至底層。半導體生產設備通常使用乾電漿蝕刻製程以使用蝕刻裝置選擇性地移除材料。一旦凸紋圖案係在基板上形成時,基板係配置在電漿處理腔室之內且蝕刻化學品(通常為電離、解離的氣體混合物)饋入電漿,使得電漿的產物選擇性地蝕刻底層且同時極小程度地蝕刻遮罩層。電子裝置及元件的微加工通常包含重複材料沉積、圖案建立、及材料移除的步驟。
一給定電漿蝕刻製程的成功係依賴使用具有化學反應物的蝕刻化學品,該化學反應物適合相對於另一種材料選擇性地蝕刻一種材料。在理想的情況下,電漿蝕刻製程藉由蝕刻第一材料而不蝕刻第二材料產生功能。然而,此完美的選擇性係少見的。若以顯著大於蝕刻第二材料的速率蝕刻第一材料,則電漿蝕刻係仍成功的。取決於材料厚度及設計規範,(例如)3:1、8:1、或10:1的蝕刻速率比可被視為足夠的選擇性以相對於另一者蝕刻一種材料。
不幸的是,其係無法永遠可能或實際上達成在材料之間的完美蝕刻選擇性。當蝕穿多個不同的層時可能加劇此挑戰,該等多個不同的層之其中一些可使用相同或類似的化學品加以蝕刻。與微加工一起的一個特殊蝕刻挑戰
係在可彼此堆疊的層之間維持精確的覆蓋。具有上層對下層的精確覆蓋(對準)對於元件性能係有益的。不正確的覆蓋-尤其使用元件圖案的邊緣布局-可能產生不可接受的缺陷和短路。知道一些圖案化技術包含將圖案分解(分開)為在基板上待結合之多個不同的遮罩以產生一個單一、圖案化的遮罩或轉移層,可理解此等覆蓋挑戰。當一給定之期望的複合圖案具有低於光學微影之分辨率極限的特徵部尺寸時,可使用將一給定的圖案分開為元件的操作。因此,多元件遮罩可用以產生複合或聚合圖案。然而當元件遮罩圖案重疊時,圖案化的特徵部可能合併、破壞等。因此,覆蓋挑戰可妨礙設計的圖案被成功地製造。
此處技術提供用於減輕覆蓋誤差的方法,以允許成功的蝕刻操作及圖案轉移。一實施例包含用於圖案化基板的方法。一基板係加以設置,該基板具有位在一目標層上的一第一凸紋圖案。該第一凸紋圖案定義一或多個開口,使得該目標層的部分係以不同高度加以露出。第一側壁隔離層係在該第一凸紋圖案的垂直表面上加以形成。一第一結合圖案係轉移至該目標層。該第一結合圖案係由該第一凸紋圖案及該等第一側壁隔離層加以定義。該第一凸紋圖案係加以移除,使得該等第一側壁隔離層保留。一第二凸紋圖案係在該基板上加以形成。該第二凸紋圖案定義一或多個開口,使得該目標層的部分係以不同高度加以露出,且該等第一側壁隔離層的部分係以不同高度加以露出。一第二結合圖案係轉移至該目標層。該第二結合圖案係由該第二凸紋圖案及該等第一側壁隔離層加以定義。因此,對於轉移二級或後續的圖案,部分埋入的側壁隔離層提供覆蓋保護且在指定或期望阻障之處防止接合多個特徵部,及/或提供自我對準、次分辨率的特徵部。
當然,為了清楚起見,呈現如此處描述之不同步驟的討論順序。通常,這些步驟可以任何適當的順序加以執行。此外,雖然此處各個不同的特徵、技術、配置等可在本揭示內容之不同的地方加以討論,但各個概念可彼此獨立或彼此結合而加以實行。因此,本發明可以許多不同的方式體現及審視。
注意此發明內容章節未明確指出本揭示內容或所請發明的各個實施例及/或增加的新穎實施態樣。取而代之的是,此發明內容僅提供不同實施例的初步討論,及優於習知技術的新穎性對應點。對於本發明及實施例的額外細節及/或可能的看法,讀者可參照實施方式章節及本揭示內容之相對應的圖示。
105‧‧‧基板
107‧‧‧目標層
110‧‧‧第一凸紋圖案
114‧‧‧第一側壁隔離層
118‧‧‧第一結合圖案
120‧‧‧第二凸紋圖案
124‧‧‧第二側壁隔離層
128‧‧‧第二結合圖案
135‧‧‧平坦化材料
141‧‧‧線陣列
142‧‧‧凸紋圖案
144‧‧‧側壁隔離層
145‧‧‧結構
151‧‧‧元件
152‧‧‧元件
153‧‧‧元件
155‧‧‧位置
161‧‧‧凸紋圖案
162‧‧‧凸紋圖案
163‧‧‧凸紋圖案
165‧‧‧層
166‧‧‧層
167‧‧‧層
170‧‧‧保形層
171‧‧‧側壁隔離層
180‧‧‧目標層
185‧‧‧硬遮罩層
本發明的各種實施例之更完整的理解及伴隨其中的許多優點,參照以下詳細說明,特別是結合隨附圖式考量時,將更容易理解。圖式係未必按照比例,而是將重點放在說明特徵、原理及概念上。
圖1A-8A、圖1B-8B、圖1C-8C、及圖1D-8D係示例基板區塊的橫剖面示意側視圖,其根據此處揭示的實施例顯示處理流程。
圖9A、圖9B、圖9C、及圖9D係示例基板區塊的橫剖面示意透視圖,其根據此處揭示的實施例顯示圖案化的結果。
圖10A-17A、圖10B-17B、圖10C-17C、及圖10D-17D係示例基板區塊的橫剖面示意側視圖,其根據此處揭示的實施例顯示處理流程。
圖18A、圖18B、圖18C、及圖18D係示例基板區塊的橫剖面示意透視圖,其根據此處揭示的實施例顯示圖案化的結果。
圖19係示例基板區塊的橫剖面示意透視圖,其根據此處揭示的實施例顯示圖案化的結果。
圖20係示例基板區塊的橫剖面示意透視圖,其根據此處揭示的實施例顯示圖案化的結果。
圖21-24係示例基板區塊的橫剖面示意透視圖,其根據此處揭示的實施例顯示處理流程。
圖25係用於製造的示例圖案之頂視圖。
圖26A-40A係示例基板區塊的頂視圖,其根據此處揭示的實施例顯示處理流程。
圖26B-40B係示例基板區塊的橫剖面示意透視圖,其根據此處揭示的實施例顯示處理流程。
此處技術包括在用於產生硬遮罩、結構、特徵部等的微加工期間與圖案化流程一起之隔離層製程(側壁隔離層)的使用。此處技術可用於金屬化,且特別用於在電子裝置接觸窗(諸如電晶體)上方第一金屬層(習知稱為M1)的金屬化。使用用於金屬化圖案化之隔離層的此等技術係超出多重圖案化的傳統使用。更廣泛而言,此處技術可用於任何類型的臨界布局,其中一個結構係非常靠近另一個結構,諸如設計以在約0.5至10奈米之間彼此相鄰放置的結構。例如:接觸開口的圖案可為以次分辨率尺寸準確地產生。
此處技術包括使用隔離層以在待圖案化的特徵部之間定義硬邊界。此一隔離層係位於覆蓋的凸紋圖案下方,使得隔離層的一部分係被曝露且
保護底層。當圖案化一給定的硬遮罩層時,此一技術可減少元件子層或分解層的數目。例如:在一些臨界圖案化應用中,三或更多個微影圖案化層(依序執行)可為高度不同地結合以形成單一凸紋圖案。也就是說,從三個分開的微影曝光、顯影及轉移操作在結合之後產生的單層凸紋圖案。因為對於可靠或準確的微影圖案化之分辨率限制妨礙期望的圖案及特徵部尺寸,此等分解技術係傳統上部分地加以使用。
在使用傳統技術的情況下,合併的特徵部或在彼此之間沒有足夠允差的特徵部可能在一給定之正被製造的半導體裝置中造成短路。然而,例如在使用此處技術的情況下,某些微影曝光步驟可減少為兩個操作或減少為更少的操作。藉由使用隔離層以在臨界特徵部之間定義硬邊界,可避免此等特徵部的合併,且消除覆蓋誤差。換句話說,儘管微影圖案具有一些重疊或未對準,臨界特徵部及阻障可於蝕刻轉移期間可加以保留。
一實施例包含一種用於圖案化基板的方法。該方法包含設置一基板,該基板具有位在目標層上的第一凸紋圖案。位在目標層上可包含直接接觸目標層,或在一或多個中介層於其間的情況下間接位在目標層上,該等中介層可幫助平坦化、光微影曝光(抗反射)、單獨的蝕刻選擇性等。第一凸紋圖案可為例如圖案化及顯影的光阻層,或光阻以外之材料的凸紋圖案。目標層可為單一材料的平面層,或本身可為凸紋圖案及/或定義的結構,或可定義已使用平坦化材料填充及平坦化的結構,該平坦化材料可為犧牲性的。例如:目標層可包含使用填充劑材料填充的線陣列,用於覆蓋層之較容易的沉積及圖案化。第一凸紋圖案本身不需在目標層的結構之間填充空間,但一或多種填充劑材料可填充這樣的空間及/或提供目標層的一些覆蓋(overburden)或平坦化。此一填充
劑材料可具有相容的蝕刻選擇性或輻射敏感性,使得在特殊的處理流程之內當期望時此填充劑材料可被移除。
目標層可為最終層、遮罩層、犧牲層、其組合、或其他方式。目標層可包含一結合圖案可轉移進入的層或結構圖案。該結合圖案可包含凸紋圖案及側壁隔離層。目標層可包含例如線陣列,該線陣列係由自我對準雙重圖案化、自我對準四重圖案化、自我對準多重圖案化等加以形成。犧牲性填充劑材料可針對目標層的平坦化填充目標層中的結構之圖案。目標層的結構可使用一或多個凸紋圖案至少部分地加以製造。因此,目標層可使用犧牲性填充劑材料定義結構的地形,該犧牲性填充劑材料係用以將目標層平面化。
第一凸紋圖案定義一或多個開口,使得目標層的部分係以不同高度加以露出。以不同高度加以露出的部分意指未由第一凸紋圖案直接或間接地加以遮罩的部分。例如:目標層的材料表面可直接露出/曝露。或者,一或多個中介層可位在第一凸紋圖案及目標層之間。當第一凸紋圖案之定義的開口係直接在目標層的部分之上(或非等向性蝕刻直接可抵達)時,目標層的部分係以不同高度加以露出。換句話說,在使用第一凸紋圖案作為蝕刻遮罩的情況下,非等向性的蝕刻劑可在蝕穿任何中間或平坦層(諸如抗反射塗層)之後到達目標層。第一凸紋圖案本身可從兩或多個元件圖案加以產生。作為一非限制性的例子,微影-凝結-微影製程可加以執行以產生第一凸紋圖案。
圖1A-1D說明示例基板105,其具有設置於其上的目標層107及第一凸紋圖案110。該等圖示具有不同的字母以說明此處使用不同凸紋圖案方法的圖案化。例如:圖1A及1C的第一凸紋圖案110係顯示為檯面或心軸,而圖1B及1D將第一凸紋圖案110顯示為定義開口或孔洞。如將在下面描述,使用索引字母
「A」編號的圖示針對第一凸紋圖案使用檯面/心軸的方案,且針對第二凸紋圖案使用檯面/心軸的方案。使用索引字母「B」編號的圖示顯示定義開口/孔洞的第一凸紋圖案,及定義檯面/心軸的第二凸紋圖案。使用索引字母「C」編號的圖示顯示定義檯面/心軸的第一凸紋圖案,及定義開口/孔洞的第二凸紋圖案。使用索引字母「D」編號的圖示顯示定義開口/孔洞的第一凸紋圖案,及定義開口/孔洞的第二凸紋圖案。如將所顯示,不同圖案組合可產生不同的結果。須注意任何凸紋圖案可與側壁隔離層及底目標層的任何組合一起加以使用。
現參照圖2A-2D,第一側壁隔離層114係在第一凸紋圖案110的垂直表面上加以形成。此處形成側壁隔離層意指在曝露的垂直表面上形成隔離層。通常,此等側壁隔離層係首先藉由在基板的曝露表面上保形地沉積特殊材料(例如二氧化矽)而加以形成。接著,「隔離層開口」製程步驟可加以執行,其包含非等向性蝕刻,該非等向性蝕刻定向地(通常向下)蝕刻移除隔離層材料直到水平表面(垂直於蝕刻劑方向)係清除隔離層材料,其中在垂直表面上留下剩餘的隔離層材料,從而成為側壁隔離層。任何習知的技術可用於形成此類側壁隔離層。
各種材料可選擇作為隔離層材料。對於給定之隔離層材料的選擇標準可基於硬度及/或相對的蝕刻選擇性。例如:若初始金屬遮罩元件圖案係轉移至旋塗碳,那麼二氧化矽可用作隔離層材料,因為在二氧化矽與旋塗碳之間有足夠的蝕刻選擇性。在其他圖案化方案中,隔離層材料可為氮化矽、氧化鈦等。雖然可使用各種沉積技術,但以高程度之沉積厚度的保形性沉積材料係有益的。其他沉積技術可包含化學氣相沉積(CVD)、電漿輔助CVD、旋塗沉積及選擇性沉積。
第一結合圖案118係轉移至目標層107。第一結合圖案118係由第一凸紋圖案110及第一側壁隔離層114加以定義。換句話說,第一側壁隔離層114及第一凸紋圖案110一起定義第一結合圖案118。此轉移操作可使用例如一種非等向性蝕刻加以執行,該非等向性蝕刻具有適當的選擇性以蝕刻目標層107(及任何中間層)而無顯著地蝕刻第一結合圖案118。此圖案轉移的結果係顯示於圖3A-3D中。
第一凸紋圖案110係加以移除,使得第一側壁隔離層114保留在基板105上。此選擇性移除的一個示例結果係顯示於圖4A-4D中。
第二凸紋圖案120係在基板105上加以形成。第二凸紋圖案120定義一或多個開口,使得目標層107的部分係以不同高度加以露出,且第一側壁隔離層114的部分亦係以不同高度加以露出。第二凸紋圖案120可在目標層107及第一側壁隔離層114上直接形成(如圖5A-5D所示),或可在中間層(或層堆疊)上加以形成,以協助圖案建立及/或材料沉積。因此,基板105可在移除第一凸紋圖案110之後及形成第二凸紋圖案120之前加以平坦化。選用性地,第二凸紋圖案可從兩或多個元件圖案加以產生。
第二結合圖案128係轉移至目標層107。第二結合圖案128係由第二凸紋圖案120及第一側壁隔離層114加以定義。此圖案轉移的結果係在圖6A-6D中加以顯示。轉移第二結合圖案128可包含第一側壁隔離層114的至少一部分避免目標層107之一區域的蝕刻。在轉移第二結合圖案128至目標層107之後,在目標層107中之第一群組的特徵部造成一臨界尺寸,該臨界尺寸係由第一側壁隔離層114的寬度加以定義,且其中該目標層中之第二群組的特徵部具有由第二凸紋圖案120的寬度及第一側壁隔離層114的寬度定義的臨界尺寸。因此,所得的特
徵部可包含由側壁隔離層定義的特徵部尺寸,及由側壁隔離層及凸紋圖案之組合定義的其他特徵部。
第二凸紋圖案120可從基板105加以移除。此移除的結果係在圖7A-7D中加以顯示。第一側壁隔離層114亦可加以移除,如圖8A-8D中所示。圖9A-9D顯示在相對應的字母圖示中,使用不同凸紋圖案組合之不同示例圖案化的結果。正如可理解,任何數量的結構、檯面、孔洞等可加以定義且同時避免在相對薄的邊界將特徵部隔開狀況下這些特徵部的合併。
現參照圖10-17,替代的實施例係加以顯示。圖10A-10D係類似於圖4A-4D,其中從第一凸紋圖案形成的第一側壁隔離層114係位在目標層107上。基板105可接著使用如圖11A-11D所顯示的平坦化材料135加以平坦化。平坦化材料135可藉由旋塗沉積加以沉積,以提供用於後續光微影圖案化的平坦表面。後續光微影圖案化可接著用以產生第二凸紋圖案120,其係完全位在平坦化材料135上,如圖12A-12D所示。
第二側壁隔離層124係接著在第二凸紋圖案120的垂直表面上加以形成,如圖13A-13D所示。隔離層的形成可藉由保形沉積及隔離層開口蝕刻加以達成。第二結合圖案可接著包含第二凸紋圖案、第一側壁隔離層及第二側壁隔離層。此第二結合圖案可接著被轉移至目標層,如圖14A-14D所示。第二凸紋圖案120可接著加以移除(圖15A-15D)。在一些實施例中,剩餘的隔離層圖案可接著被轉移至目標層107,如圖16A-16D所示,且接著平坦化材料135及第一側壁隔離層114及第二側壁隔離層124可加以移除,導致圖17A-17D中顯示的圖案。圖18A-18D顯示在相對應的字母圖示中,使用不同凸紋圖案組合之不同示例圖案化的結果。正如可理解,任何數量的結構、檯面、線等可加以定義且同時避免
在相對薄的邊界將特徵部隔開狀況下這些特徵部的合併。注意包含第二或第三側壁隔離層的圖18A-18D可造成與圖9A-9D不同的圖案。
在另一實施例中,在移除第二凸紋圖案使得第一側壁隔離層及第二側壁隔離層保留在基板上之後,第三凸紋圖案可在基板上加以形成。第三凸紋圖案定義一或多個開口,使得目標層的部分係以不同高度加以露出,第一側壁隔離層的部分係以不同高度加以露出,及第二側壁隔離層的部分係以不同高度加以露出。此第三結合圖案可接著被轉移至目標層。此第三結合圖案係由第三凸紋圖案、第一側壁隔離層、及第二側壁隔離層加以定義。使用此一額外的圖案對於定義一給定之結合圖案的哪個區域加以保存可為有用的。
圖19及20係示例圖案的透視圖,該等示例圖案可為使用此處圖案化技術加以產生。圖19顯示在兩個較大的開口之間產生的小槽。圖20顯示接觸開口的次分辨率圖案。
此處技術可用於切割底線及結構。圖21顯示線陣列141,其可為隔離層或從反隔離層或以其他方式加以產生。在已使用填充材料平坦化之後,凸紋圖案142係在基板上加以形成。側壁隔離層144係在凸紋圖案142的垂直側壁上加以形成。側壁隔離層144及凸紋圖案142係一起用作蝕刻遮罩以在以不同高度曝露或開口於非等向性的蝕刻劑之處切割線陣列141。凸紋圖案142及平坦化材料係接著加以移除。平坦化材料可使用蝕刻化學品加以移除,該蝕刻化學品相對於側壁隔離層144蝕刻平坦化材料,從而保護在側壁隔離層144下方的平坦化材料。所剩下的是已被切割的線陣列141及從側壁隔離層144產生的結構145,如圖23所示。此結合圖案可接著用作蝕刻遮罩以轉移此圖案至底層,其中一示例結果顯示於圖24。
現參照圖25-40,針對一給定節點之金屬第一(M1)層的後段金屬化,一非限制性的示例實施例及應用係加以顯示。對於較小的節點,其係常見或需要使用2-D解構。此處為方便解釋實施例,具有三個層分解部的金屬第一層將加以使用。在此例子中,三個不同的微影圖案係用以形成一結合圖案。這些包含元件151、元件152、及元件153,如圖25所示,其係一給定複合圖案的頂視圖。注意各個元件可為在獨立光遮罩中的一圖案。
注意此微影圖案的群組當結合時定義具有相對緊密允差的特徵部,如圖所示,在元件151及元件152之間,在位置155識別相對短的尖端至線(tip-to-line)的間隔。例如:被圖案化之一給定的槽(諸如在元件152中)通常可為矩形,其具有給定的長度及寬度。此給定之待圖案化的槽可具有在基板上的布局,其中該槽形狀的一端係與相鄰的槽或溝分開大約等於槽之寬度的距離(或其他指定的距離)。在其他例子中,待定義之一對給定的特徵部具有僅單一奈米或更小、或僅數十奈米之水平布局間隔。隨著此分解或聚合圖案化的一個挑戰係微影覆蓋未對準可能經常地超出此期望的水平布局間隔。作為一個非限制性的例子,對於半導體工業製造的節點10,在一對給定的特徵部之間的布局間隔可為大約10至15nm,其完全在可能的覆蓋及/或未對準的誤差之內。
此處技術提供一種方法,以確保金屬化特徵部的正確布局而不造成短路。在此處的實施例中,一給定金屬化層的第一元件係加以形成,且接著隔離層係在定義的特徵部(孔洞、槽、溝)周圍形成,該隔離層將作用為用於後續金屬化層圖案化元件的硬邊界。
在一示例的實施例中,第一金屬化層的元件151係微影地加以曝光及顯影。圖26A顯示定義元件151之凸紋圖案161的頂視圖,而圖26B顯示側橫
剖面圖,其中該凸紋圖案161係位在多個底層上。凸紋圖案161可為例如光阻材料。注意圖26A-40A顯示被處理之基板區塊的頂視圖,而圖26B-40B顯示相對應的基板區塊之橫剖面側視圖。
凸紋圖案161係轉移至一或多個底層,且之後凸紋圖案161可加以移除。圖27A及27B顯示層165現在定義自凸紋圖案161得到的圖案,其中目標層180現加以曝露。因此,層165已成為凸紋圖案本身。如將所示,目標層180可作用為記憶層,以累積用於後續同時轉移的多個不同圖案。
接著,待作成側壁隔離層的保形層170係在基板上加以沉積。一示例保形材料可包含二氧化矽。因為此隔離層材料可包覆給定之定義的開口,所以此隔離層沉積可描述為凸緣隔離層。該保形層在所有接受沉積的表面上具有實質上相同的厚度。
在沉積保形層170之後,隔離層開口製程係加以執行。在一隔離層開口製程或打開隔離層步驟中,蝕刻製程可用以從基板上的水平表面移除隔離層/保形材料。此一隔離層開口製程可藉由執行非等向性蝕刻製程加以達成,該非等向性蝕刻製程從水平表面移除隔離層材料,該水平表面包含一給定頂層的水平表面,以及已接收保形隔離層材料之底層或目標層的水平表面。此在側壁或垂直表面上留下保形隔離層材料作為成分層的側壁隔離層171,如圖29A及29B所示。此一成分層可包含層165及側壁隔離層171。
凸緣隔離層實質上形成在特徵部之內部周圍的邊界,該特徵部包含最終可使用銅或其他金屬填充的特徵部。在此凸緣隔離層已形成之後,蝕刻步驟可加以執行,其將圖案從側壁隔離層171與層165的成分層轉移至該成分層下方的目標層180。作為一非限制性的例子,此目標層180可被選為氮化矽。因
此,垂直的凸緣隔離層以及在成分層上的周圍材料兩者作用為蝕刻遮罩,使得被轉移至目標層180的一個圖案係由層165及凸緣隔離層兩者定義的一個圖案。圖30A及30B說明此圖案轉移結果。注意硬遮罩層185現在係部分地曝露。
在此圖案轉移至目標層180之後層165可從基板移除,留下凸緣隔離層作為獨立式結構(free standing structure),如圖31A及31B所示。此技術的一個優勢係使用隔離層以定義用於圖案轉移的圖像,但不一定在圍繞隔離層的成分層中,透過此描述將更容易理解。
後續微影圖案化可受益於保留在基板上的此凸緣隔離層。特定開口(接觸窗、溝等)之給定後續圖案化元件甚至可被設計成與凸緣隔離層高度不同地接觸(從上往下看的視圖視角為交叉)。隨著一或多個額外的切口或開口係加以圖案化及顯影時,凸緣隔離層將提供硬邊界,該硬邊界對於一給定的金屬化層或其他的層在被圖案化的各種特徵部(即,相鄰的金屬化特徵部)之間將永遠提供一預定的間隔程度。此凸緣隔離層接著在相鄰的金屬化結構之間提供最小化的距離,該等相鄰的金屬化結構在一些示例實施例中最終可使用金屬加以填充。
此最小化的距離可由特定凸緣隔離層之厚度加以定義,其係用以產生隔離層之特定保形沉積材料的厚度。例如:若一給定之保形沉積材料係以6nm的厚度加以沉積,那麼在隔離層開通之前在水平及垂直兩者的表面上將有大約6nm的厚度。在隔離層開通(從水平表面移除保形材料)之後,保形沉積材料以約6nm之給定的初始厚度保留在垂直表面上。注意此厚度係僅用於說明的目的,且此材料之任何期望的厚度可使用習知的沉積技術加以沉積,諸如原子層沉積及化學氣相沉積等等。在其他實施例中,可產生約0.5nm的凸緣隔離層,
其可接著在相鄰的金屬特徵部之間提供最小化之0.5nm的隔離層材料。因此,此隔離層定義技術可用以在待圖案化之相鄰結構周圍提供最小化的間距,尤其用於金屬化的技術。換句話說,邊緣布局係藉由使用隔離層製程加以建立,該隔離層製程保證最小化的布局間隔。此處描述的該等技術係有益的,因為對於微影工具的覆蓋增強套件對每一掃描器單元可具有顯著成本。其他傳統更正覆蓋誤差的方法包含使用顯著數量的工程師及分析師以從晶圓提取數據、分析、及嘗試優化各種製造製程。即使使用這麼大量的資源,所得的覆蓋允差或誤差在最好的情況下通常係約5nm。此處技術放棄使用此晶圓分析技術及微影工具覆蓋更正套件,而取而代之的是將覆蓋誤差保護直接建構進入材料及製造製程本身,從而排除傳統誤差更正技術。
此處技術的一個益處係建立這樣基於隔離層的覆蓋保護,不論微影覆蓋未對準(無意未對準或故意不對準),在相鄰的結構之間保證一最小化的間距。最小化的間距接著變得依賴於一給定之隔離層沉積的預定厚度。
繼續此例子中的圖案化技術,層166可接著在基板上沉積,其可為一平坦化層。例如:更多的旋塗碳可加以沉積,其在定義的特徵部(目標層中轉移的開口)中填充及覆蓋凸緣隔離層。旋塗碳額外提供用於後續微影遮罩曝光製程的平坦化表面。注意,在使用微影圖案化步驟的情況下,任何習知基於軌道或基於蝕刻的薄型化技術可用於定義期望的開口或特徵部。圖32A及32B顯示層166,其填充目標層180中的開口、埋覆側壁隔離層171、及提供用於凸紋圖案162的平坦表面,該凸紋圖案162對應於圖25的元件152。
來自凸紋圖案162的圖案係轉移至層166及進入目標層180。蝕刻化學品如果需要的話可隨著不同的層而改變。凸紋圖案162可接著被移除。結果
係顯示於圖33A及33B。注意在此例子中,凸紋圖案162具有部分在側壁隔離層171(凸緣隔離層)之上的一個開口,以說明覆蓋未對準。雖然有覆蓋未對準,埋入層166之內的凸緣隔離層提供蝕刻阻障,使得未對準的槽無法將未對準的部分轉移至目標層180。如圖所示,直接在凸緣隔離層下方之目標層180的部分係被保護免於定向蝕刻劑。因此,當隔離層定義硬邊界時凸緣隔離層防止覆蓋誤差。層166及任何抗反射或其它平坦化膜可接著被移除,造成圖34A及34B中顯示的基板區塊。
在圖32A及32B至圖34A及34B中描述及顯示的處理流程係在圖35A及35B至圖37A及37B中重覆。再次,凸緣隔離層係被埋入,此時在層167中其提供一平坦表面,其用於產生對應於圖25之元件153的凸紋圖案163。覆蓋未對準係可見於圖36A及36B,但被埋入的側壁隔離層171提供硬邊界或抗蝕刻遮罩以保護待保存的下方尺寸。層167可接著被移除。對於此特殊的示例圖案,複合圖案已在目標層180中加以建立,且因此側壁隔離層171可加以移除,如圖38A及38B所示。
此複合圖案可接著用於連續的製造,諸如藉由將複合圖案轉移至硬遮罩層185,如圖39A及39B所示。圖40A及40B顯示已移除目標層180的基板區塊。所得的硬遮罩圖案具有次分辨率阻障,其係保存用於額外的製造或圖案化製程。為了更有效率的圖案化,複合圖案的特徵部可加以結合,其中策略性地放置的側壁隔離層保護阻障。例如:元件152及153可朝彼此延伸並合併為橫跨元件151的單一形狀。埋入的隔離層將接著保護期望的阻障在蝕刻製程中免於被消耗,其中兩個圖案同時轉移。重疊進元件151係可接受的,因為此區域無論如何係將被移除。因此,此處技術提供減少所使用成分數量的機會。
用於圖案化基板的其他實施例包含提供具有位在目標層上之成分層的基板。該成分層包含定義一或多個開口的第一凸紋圖案,使得目標層的部分係以不同高度加以露出。此第一凸紋圖案可例如定義成分圖案的特徵部元件。隔離層材料係在基板上保形地沉積,使得隔離層材料係在成分層及底層的曝露表面上加以沉積。底層可為目標層本身,或任何中間層或可能幫助製造的膜。
隔離層開口製程係加以執行,其從成分層及底層的水平表面移除隔離層材料,使得隔離層材料保持在第一凸紋圖案的垂直表面上。由第一凸紋圖案及隔離層材料定義的第一結合圖案係轉移至目標層。該第一凸紋圖案係加以移除,使得隔離層保持位於目標層上方。
平坦化膜係在基板上加以沉積,提供平坦表面,包含填充目標層之中的開口及埋覆隔離層於該平坦化膜之內。第二凸紋圖案係在該平坦化膜內加以產生。該第二凸紋圖案定義一或多個開口,使得目標層的部分係以不同高度加以露出。由第二凸紋圖案及隔離層定義的第二結合圖案係轉移至目標層。因此,一圖案可在具有覆蓋誤差保護的情況下加以轉移。
其他實施例可包含從基板移除第二凸紋圖案及隔離層。目標層現在定義第三凸紋圖案。該第三凸紋圖案係第一凸紋圖案及第二凸紋圖案的組合。產生額外凸紋圖案、轉移額外凸紋圖案至目標層、並移除額外凸紋圖案的步驟可依期望加以重複。
在又另一個實施例中,保形材料的凸緣隔離層係在第一凸紋圖案上加以形成,其中所得的凸緣隔離層係側壁隔離層。第一結合圖案係轉移至目標層,該目標層在凸紋圖案及凸緣隔離層下方。該第一結合圖案包含第一凸紋
圖案及凸緣隔離層。第一凸紋圖案係加以移除,使得凸緣隔離層保留。平坦化層係在基板上加以沉積。第二凸紋圖案係在平坦化層上加以形成。第二結合圖案係轉移至目標層。該第二結合圖案包含第二凸紋圖案及凸緣隔離層。該凸緣隔離層在該目標層中於特定位置防止圖案轉移。將第一結合圖案轉移至目標層包含使用一蝕刻化學品,其以比蝕刻凸緣隔離層材料快至少五倍的速率選擇性地蝕刻目標層材料及凸紋圖案材料。
因此,此等實施例提供用於減輕覆蓋誤差的方法,以允許成功的蝕刻操作及圖案轉移。
在先前的描述中具體細節已加以說明,諸如處理系統的特殊幾何結構及其中使用的各種元件與製程的描述。然而應當理解,此處技術可在背離這些具體細節的其他實施例中加以實行,且此等細節係以解釋而非限制為目的。此處揭示的實施例已參考隨附圖示加以描述。同樣地,為了解擇的目的,特定數字、材料、及配置已加以說明以提供完整的理解。僅管如此,實施例可在無此等具體細節的情況下加以實施。具有實質上相同功能性結構之元件以類似的參考符號表示,且因此任何冗餘的描述可加以省略。
各種技術,為了有助於理解各種實施例,以多個分立操作加以描述。描述的順序不應被解釋為暗示這些操作係必然順序相依。的確,這些操作不需以陳述的順序加以執行。所述操作可以不同於所述實施例的順序加以執行。在額外的實施例中,各種額外的操作可加以執行及/或所述操作可加以省略。
如此處使用的「基板」或「目標基板」泛指根據本發明所處理的物件。基板可包含元件(尤其是半導體或其他電子元件)的任何材料部分或結構,及例如可為基底基板結構,諸如半導體晶圓、倍縮光罩、或基底基板結構
之上或覆蓋基底基板結構的一層(諸如薄膜)。因此,基板係非限於任何特定的基底結構、底層或覆蓋層、圖案化或未圖案化,而是,係設想以包含任何這樣的層或基底結構,及層及/或基底結構的任何組合。此描述可論及特殊的基板類型,但此僅係用於說明之目的。
精於本項技術之人士亦將理解對於以上所述技術的操作,可做出許多變化,且仍達到本發明的相同目標。此等變化係意圖由此揭示內容的範圍所包含。因此,本發明之實施例的先前描述係非意圖限制,而是本發明之實施例的任何限制係呈現於以下專利申請範圍中。
167‧‧‧層
171‧‧‧側壁隔離層
180‧‧‧目標層
185‧‧‧硬遮罩層
Claims (15)
- 一種圖案化基板的方法,該方法包含:設置一基板,該基板具有位在一目標層上的一第一凸紋圖案,該第一凸紋圖案定義一或多個開口,使得該目標層的部分係以不同高度加以露出;在該第一凸紋圖案的垂直表面上形成第一側壁隔離層;轉移一第一結合圖案至該目標層,該第一結合圖案由該第一凸紋圖案及該等第一側壁隔離層加以定義;移除該第一凸紋圖案,使得該等第一側壁隔離層留下;在該基板上形成一第二凸紋圖案,該第二凸紋圖案定義一或多個開口,使得該目標層的部分係以不同高度加以露出,且該等第一側壁隔離層的部分係以不同高度加以露出;以及轉移一第二結合圖案至該目標層,該第二結合圖案由該第二凸紋圖案及未被該第二凸紋圖案覆蓋之該等第一側壁隔離層的部分加以定義;其中,該方法進一步包含在移除該第一凸紋圖案之後及形成該第二凸紋圖案之前,平坦化該基板。
- 如申請專利範圍第1項之圖案化基板的方法,其中,該目標層定義複數結構的一圖案。
- 如申請專利範圍第2項之圖案化基板的方法,其中,一犧牲性填充劑材料填充該目標層中之複數結構的該圖案,以平坦化該目標層。
- 如申請專利範圍第3項之圖案化基板的方法,其中,該目標層的複數結構係使用一或多個凸紋圖案至少部分地加以製造。
- 如申請專利範圍第1項之圖案化基板的方法,其中,該目標層使用平坦化該目標層的一犧牲性填充劑材料定義複數結構的地形。
- 如申請專利範圍第1項之圖案化基板的方法,其中,該第一凸紋圖案係由二個以上元件圖案加以產生。
- 如申請專利範圍第1項之圖案化基板的方法,其中,該第二凸紋圖案係由二個以上元件圖案加以產生。
- 如申請專利範圍第1項之圖案化基板的方法,其中,轉移該第二結合圖案的步驟包含該等第一側壁隔離層的至少一部分防止該目標層之一區域的蝕刻。
- 如申請專利範圍第1項之圖案化基板的方法,其中,在轉移該第二結合圖案至該目標層的步驟之後,該目標層中之第一群組的特徵部造成由該第一側壁隔離層的一寬度定義的一臨界尺寸,且其中,該目標層中之第二群組的特徵部具有由該第二凸紋圖案的一寬度及該第一側壁隔離層的一寬度定義的一臨界尺寸。
- 如申請專利範圍第1項之圖案化基板的方法,進一步包含:在該第二凸紋圖案的垂直表面上形成第二側壁隔離層;以及其中,轉移該第二結合圖案至該目標層的步驟包含由該第二凸紋圖案、該等第一側壁隔離層、及該等第二側壁隔離層定義的該第二結合圖案。
- 如申請專利範圍第10項之圖案化基板的方法,進一步包含:移除該第二凸紋圖案,使得該等第一側壁隔離層及該等第二側壁隔離層保留在該基板上;在該基板上形成一第三凸紋圖案,該第三凸紋圖案定義一或多個開口,使得該目標層的部分係以不同高度加以露出,該等第一側壁隔離層的部分係以不同高度加以露出,且該等第二側壁隔離層的部分係以不同高度加以露出;以及轉移一第三結合圖案至該目標層,該第三結合圖案由該第三凸紋圖案、該等第一側壁隔離層、及該等第二側壁隔離層加以定義。
- 一種圖案化基板的方法,該方法包含:設置一基板,該基板具有位在一目標層上的一成分層,該成分層包含一第一凸紋圖案,該第一凸紋圖案定義一或多個開口,使得該目標層的部分係以不同高度加以露出;在該基板上保形地沉積一隔離層材料,使得該隔離層材料係在該成分層及底層的曝露表面上加以沉積; 執行一隔離層開口製程,其從該成分層及該底層的水平表面移除隔離層材料,使得隔離層材料保留在該第一凸紋圖案的垂直表面上;轉移一第一結合圖案至該目標層,該第一結合圖案由該第一凸紋圖案及該隔離層材料加以定義;移除該第一凸紋圖案,使得隔離層保留位在該目標層上方;在該基板上沉積一平坦化膜及埋覆隔離層於該平坦化膜之內,其中該平坦化膜提供一平坦表面且填充該目標層中的開口;在該平坦化膜中產生一第二凸紋圖案,該第二凸紋圖案定義一或多個開口,使得該目標層的部分係以不同高度加以露出;以及轉移一第二結合圖案至該目標層,該第二結合圖案由該第二凸紋圖案及未被該第二凸紋圖案覆蓋之該等隔離層的部分加以定義;其中,該方法進一步包含從該基板移除該第二凸紋圖案及該等隔離層,該目標層現在定義一第三凸紋圖案,該第三凸紋圖案係該第一凸紋圖案及該第二凸紋圖案的組合。
- 如申請專利範圍第12項之圖案化基板的方法,其中,該第一凸紋圖案定義一成分圖案的複數個特徵部元件。
- 如申請專利範圍第12項之圖案化基板的方法,進一步包含重覆產生一額外凸紋圖案、轉移該額外凸紋圖案至該目標層、及移除該額外凸紋圖案的步驟。
- 一種圖案化基板的方法,該方法包含: 在一第一凸紋圖案上形成保形材料的一凸緣隔離層,一所得的凸緣隔離層係一側壁隔離層;轉移一第一結合圖案至在該第一凸紋圖案及該凸緣隔離層下方的一目標層,該第一結合圖案包含該第一凸紋圖案及該凸緣隔離層;移除該第一凸紋圖案,使得該凸緣隔離層保留;在該基板上沉積一平坦化層;在該平坦化層上形成一第二凸紋圖案,以及轉移一第二結合圖案至該目標層,該第二結合圖案包含該第二凸紋圖案及未被該第二凸紋圖案覆蓋之該凸緣隔離層的部分,該凸緣隔離層在該目標層中於特定位置防止圖案轉移;其中,轉移該第一結合圖案至該目標層包含使用一蝕刻化學品,其以比蝕刻凸緣隔離層材料快至少五倍的速率選擇性地蝕刻目標層材料及凸紋圖案材料。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462076476P | 2014-11-06 | 2014-11-06 | |
US201562150759P | 2015-04-21 | 2015-04-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201630043A TW201630043A (zh) | 2016-08-16 |
TWI604507B true TWI604507B (zh) | 2017-11-01 |
Family
ID=55909594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104136107A TWI604507B (zh) | 2014-11-06 | 2015-11-03 | 含有覆蓋誤差保護之圖案化方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9673050B2 (zh) |
KR (1) | KR102255947B1 (zh) |
CN (1) | CN107004577B (zh) |
TW (1) | TWI604507B (zh) |
WO (1) | WO2016073077A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3419047A1 (en) * | 2017-06-22 | 2018-12-26 | IMEC vzw | A method for patterning a target layer |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7390746B2 (en) * | 2005-03-15 | 2008-06-24 | Micron Technology, Inc. | Multiple deposition for integration of spacers in pitch multiplication process |
US7253118B2 (en) | 2005-03-15 | 2007-08-07 | Micron Technology, Inc. | Pitch reduced patterns relative to photolithography features |
KR20120001339A (ko) | 2010-06-29 | 2012-01-04 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
KR101867503B1 (ko) | 2010-11-19 | 2018-06-15 | 에스케이하이닉스 주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
KR20130070351A (ko) | 2011-12-19 | 2013-06-27 | 에스케이하이닉스 주식회사 | 반도체장치 제조 방법 |
US9076736B2 (en) | 2013-03-14 | 2015-07-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Patterning method for semiconductor device fabrication |
US8969214B2 (en) * | 2013-05-14 | 2015-03-03 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
-
2015
- 2015-09-24 US US14/863,991 patent/US9673050B2/en active Active
- 2015-09-25 CN CN201580067587.0A patent/CN107004577B/zh active Active
- 2015-09-25 WO PCT/US2015/052233 patent/WO2016073077A1/en active Application Filing
- 2015-09-25 KR KR1020177014910A patent/KR102255947B1/ko active IP Right Grant
- 2015-11-03 TW TW104136107A patent/TWI604507B/zh active
Also Published As
Publication number | Publication date |
---|---|
WO2016073077A1 (en) | 2016-05-12 |
US9673050B2 (en) | 2017-06-06 |
US20160133464A1 (en) | 2016-05-12 |
CN107004577A (zh) | 2017-08-01 |
CN107004577B (zh) | 2021-02-02 |
KR102255947B1 (ko) | 2021-05-24 |
KR20170077225A (ko) | 2017-07-05 |
TW201630043A (zh) | 2016-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI622861B (zh) | 次解析度基板圖案化所用之蝕刻遮罩的形成方法 | |
CN108780777B (zh) | 利用选择性沉积对金属和通孔进行自对准 | |
CN107112207B (zh) | 使用嵌段共聚物的定向自组装的自对准图案化 | |
US9818641B1 (en) | Apparatus and method of forming self-aligned cuts in mandrel and a non-mandrel lines of an array of metal lines | |
CN108369899B (zh) | 形成用于亚分辨率基板图案化的蚀刻掩模的方法 | |
TWI545622B (zh) | 藉由交叉多重圖案化層以增加圖案密度的方法 | |
CN109155238B (zh) | 使用具有多种材料的层对基底进行图案化的方法 | |
JP6715415B2 (ja) | メモリフィンパターンを形成するための方法及びシステム | |
US10770295B2 (en) | Patterning method | |
CN113646875A (zh) | 使用多线图案化的衬底加工方法 | |
US11854806B2 (en) | Method for pattern reduction using a staircase spacer | |
TWI604507B (zh) | 含有覆蓋誤差保護之圖案化方法 | |
US10923363B1 (en) | Method for increasing pattern density on a wafer | |
TWI721332B (zh) | 包含有在ram位置的主動區而具有沉積所決定之間距的半導體裝置 | |
KR102327667B1 (ko) | 반도체 소자의 제조 방법 | |
CN111640664A (zh) | 半导体器件及其形成方法 | |
CN111668155B (zh) | 图形化方法及其形成的半导体器件 | |
US11515159B2 (en) | Forming contact holes using litho-etch-litho-etch approach |