KR102255947B1 - 오버레이 오차 보호를 포함하는 패턴화 방법 - Google Patents

오버레이 오차 보호를 포함하는 패턴화 방법 Download PDF

Info

Publication number
KR102255947B1
KR102255947B1 KR1020177014910A KR20177014910A KR102255947B1 KR 102255947 B1 KR102255947 B1 KR 102255947B1 KR 1020177014910 A KR1020177014910 A KR 1020177014910A KR 20177014910 A KR20177014910 A KR 20177014910A KR 102255947 B1 KR102255947 B1 KR 102255947B1
Authority
KR
South Korea
Prior art keywords
pattern
relief pattern
target layer
substrate
sidewall spacers
Prior art date
Application number
KR1020177014910A
Other languages
English (en)
Other versions
KR20170077225A (ko
Inventor
안톤 제이 데빌리어스
제프리 스미스
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170077225A publication Critical patent/KR20170077225A/ko
Application granted granted Critical
Publication of KR102255947B1 publication Critical patent/KR102255947B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Abstract

본 명세서의 기술은 하드 마스크, 피처, 콘택, 개구부 등을 생성하기 위한 미세 가공 중에 패턴화 흐름에 스페이서 공정의 사용을 포함한다. 본 명세서의 기술은 패턴화될 피처들 사이에 단단한 경계를 정의하기 위해 측벽 스페이서를 사용하는 단계를 포함한다. 이러한 스페이서는, 스페이서의 일부가 노출되고, 하부 층을 보호하기 위해 상부 릴리프 패턴 아래에 배치된다. 본 명세서의 기술은 금속화, 특히, 전자 디바이스 콘택 위의 제 1 금속 층의 금속화를 위해 사용될 수 있다. 보다 광범위하게는, 본 명세서의 기술은 하나의 구조물이 다른 구조물에 매우 가까운 인접한 임의의 타입의 임계 배치를 위해 사용될 수 있다.

Description

오버레이 오차 보호를 포함하는 패턴화 방법{METHOD OF PATTERNING INCORPORATING OVERLAY ERROR PROTECTION}
관련 출원에 대한 상호 참조
본 출원은 2014년 11월 6일자에 출원된 발명의 명칭이 "Method of Patterning Incorporating Overlay Error Protection,"인 미국 가특허 출원 제62/076,476호의 우선권을 주장하며, 이는 그 전체가 참조로써 본 명세서에 포함된다. 본 출원은 또한 2015년 4월 21일자에 출원된 발명의 명칭이 "Method of Patterning Incorporating Overlay Error Protection,"인 미국 가특허 출원 제62/150,759호의 우선권을 주장하며, 이는 그 전체가 참조로써 본 명세서에 포함된다.
본 개시는 패턴화 공정에 관한 것으로, 특히, 전자 디바이스 및 컴포넌트의 미세 가공을 위한 패턴화 공정에 관한 것이다.
물질 처리 방법론(예컨대, 포토 리소그래피)에서, 패턴화된 층들을 생성하는 것은, 통상적으로 포토 레지스트와 같은 방사선 민감성 물질의 얇은 층을 기판의 상부 표면에 도포하는 것을 포함한다. 이러한 방사선 민감성 물질은 기판 상의 하나 이상의 하부 층들로 패턴을 전사하기 위해 에칭 마스크로서 사용될 수 있는 릴리프(relief) 패턴으로 변형된다. 방사선 민감성 물질의 패턴화는, 일반적으로 예를 들어 포토 리소그래피 시스템을 사용하여 방사선 민감성 물질 상으로 포토 마스크 (및 관련 광학기기)를 통한 방사선 소스에 의한 노광을 포함한다. 특정 현상액에 대해 물질의 일부가 용해성이고 나머지 부분이 불용성이므로 이러한 노광은 방사선 민감성 물질 내에 잠재 패턴을 생성한다. 그런 다음, 용해성 부분은 용해되고 제거되어 지형 또는 물리적 패턴인 릴리프 패턴을 생성하므로 방사선 민감성 물질은 현상된다. 예를 들어, 현상은 대응하는 현상액을 사용하여 방사선 민감성 물질의 조사된 영역(예컨대, 포지티브 포토 레지스트의 경우) 또는 조사되지 않은 영역(예컨대, 네거티브 레지스트의 경우)의 제거를 포함할 수 있다. 그런 다음, 결과적인 릴리프 패턴은 마스크 층 또는 에칭 마스크로서 기능할 수 있다.
주어진 패턴을 하부 층으로 전사하기 위해 다양한 에칭 기술들이 사용될 수 있다. 반도체 생산 장비는 일반적으로 에칭 수단을 사용하여 물질을 선택적으로 제거하기 위해 건식, 플라즈마 에칭 공정을 사용한다. 일단 릴리프 패턴이 기판 상에 형성되면, 기판은 플라즈마 프로세싱 챔버 내에 배치되고, 에칭 화학물(etch chemistry)(통상적으로 이온화 가능한, 해리성 가스 혼합물)이 플라즈마를 공급하여, 플라즈마의 생성물이 하부 층을 선택적으로 에칭하면서 마스크 층은 최소한으로 에칭하도록 한다. 전자 디바이스 및 컴포넌트의 미세 가공은 통상적으로 물질 적층 단계, 패턴 생성 단계, 및 물질 제거 단계를 반복하는 것을 포함한다.
주어진 플라즈마 에칭 공정의 성공은 다른 물질에 대해 하나의 물질을 선택적으로 에칭하기에 적합한 화학 반응물을 갖는 에칭 화학물을 사용하는 것에 의존한다. 이상적으로는, 플라즈마 에칭 공정은 제 2 물질을 에칭하지 않고 제 1 물질을 에칭함으로써 기능한다. 하지만, 이러한 완벽한 선택도는 드물다. 플라즈마 에칭은 제 2 물질이 에칭되는 속도보다 실질적으로 더 큰 속도로 제 1 물질이 에칭되면 여전히 성공적이다. 물질의 두께 및 설계 사양에 따라, (예를 들어) 3:1, 8:1 또는 10:1의 에칭 속도 비율은 다른 물질에 대해 하나의 물질을 에칭하는 것으로 고려될 수 있는 충분한 선택도일 수 있다.
불행히도, 물질들 간에 완벽한 에칭 선택도를 달성하는 것이 항상 가능하거나 실용적인 것은 아니다. 이러한 과제는 복수의 상이한 층들을 통해 에칭할 때 더 심각해질 수 있으며, 그 중 일부는 동일하거나 유사한 화학물을 사용하여 에칭될 수 있다. 미세 가공으로 인한 한 가지 특정한 에칭 과제는 층들 간에 정확한 오버레이를 유지하는 것으로, 층들은 서로 적층될 수 있다. 하부 층에 대해 상부 층의 정확한 오버레이(정렬)을 갖는 것이 디바이스 성능에 유리하다. 부적절한 오버레이 - 특히, 컴포넌트 패턴들의 에지 배치가 있는 경우 - 는 용납할 수 없는 결함 및 단락을 생성할 수 있다. 일부 패턴화 기술이 단일의 패턴화된 마스크 또는 전사 층을 생성하기 위해 패턴을 기판 상에 결합되는 다수의 상이한 마스크들로 분해(분리)하는 것을 포함한다는 것을 알고 있으면 이러한 오버레이 과제를 인식할 수 있다. 주어진 패턴을 컴포넌트로 분리하는 것은, 주어진 원하는 합성 패턴이 광학 리소그래피의 해상도 한계 이하의 피처 크기를 가질 때 사용될 수 있다. 따라서, 합성 또는 집합 패턴을 생성하기 위해 다수의 컴포넌트 마스크들이 사용될 수 있다. 그러나, 컴포넌트 마스크 패턴이 오버랩될 때, 패턴화된 피처들은 병합되거나 파괴될 수 있다. 따라서, 오버레이 과제는 설계된 패턴들이 성공적으로 제조되지 못하게 할 수 있다.
본 명세서의 기술은 성공적인 에칭 동작 및 패턴 전사를 가능하게 하기 위해 오버레이 오차를 완화시키는 방법을 제공한다. 일 실시예는 기판을 패턴화하는 방법을 포함한다. 타겟 층 상에 배치된 제 1 릴리프 패턴을 갖는 기판이 제공된다. 제 1 릴리프 패턴은, 타겟 층의 일부가 위쪽에서(elevationally) 커버되지 않도록 하나 이상의 개구부들을 정의한다. 제 1 측벽 스페이서들이 제 1 릴리프 패턴의 수직 표면 상에 형성된다. 제 1 결합 패턴이 타겟 층으로 전사된다. 제 1 결합 패턴은 제 1 릴리프 패턴 및 제 1 측벽 스페이서들에 의해 정의된다. 제 1 릴리프 패턴은, 제 1 측벽 스페이서들이 남겨지도록 제거된다. 제 2 릴리프 패턴이 기판 상에 형성된다. 제 2 릴리프 패턴은, 타겟 층의 일부가 위쪽에서 커버되지 않고 제 1 측벽 스페이서들의 일부가 위쪽에서 커버되지 않도록 하나 이상의 개구부들을 정의한다. 제 2 결합 패턴이 타겟 층으로 전사된다. 제 2 결합 패턴은 제 2 릴리프 패턴 및 제 1 측벽 스페이서들에 의해 정의된다. 따라서, 2 차 패턴 또는 후속 패턴을 전사하기 위해, 부분적으로 매립된 측벽 스페이서가 오버레이 보호를 제공하고, 장벽이 특정되거나 요구되는 접합 피처를 방지하고/하거나, 자기 정렬된 서브 해상도 피처를 제공한다.
물론, 본 명세서에 설명된 바와 같이 상이한 단계들의 논의 순서는 명확함을 위해 제시되었다. 일반적으로, 이러한 단계들은 임의의 적절한 순서로 수행될 수 있다. 또한, 본 명세서의 상이한 특징들, 기술들, 구성들 등 각각이 본 개시의 상이한 장소들에서 논의될 수 있지만, 각각의 개념들이 서로 독립적으로 또는 서로 조합되어 실행될 수 있다는 것이 의도된다. 따라서, 본 발명은 많은 상이한 방식으로 포함되고 보여질 수 있다.
이 요약 부분은 모든 실시예 및/또는 본 개시 또는 청구된 발명의 점진적 신규한 양상을 특정하지는 않는다는 것을 유념한다. 대신, 이 요약은 종래 기술에 비해 상이한 실시예 및 대응하는 신규한 점에 대한 예비 논의만을 제공한다. 본 발명 및 실시예들의 추가 세부 사항 및/또는 가능한 관점에 대해, 독자는 하기에서 더 논의되는 바와 같은 상세한 설명 부분 및 본 개시의 대응하는 도면을 참조한다.
본 발명의 다양한 실시예들 및 이들의 다수의 수반되는 장점들에 대한 보다 완전한 이해는 첨부 도면과 관련하여 고려되는 다음의 상세한 설명을 참조하면 용이하게 명백해질 것이다. 도면은 반드시 실척도인 것은 아니며, 대신에 특징, 원리 및 개념을 설명하기 위해 놓여진 것임을 강조한다.
도 1a 내지 도 8a, 도 1b 내지 도 8b, 도 1c 내지 도 8c, 및 도 1d 내지 도 8d는 본 명세서에 개시된 실시예들에 따른 공정 흐름을 도시하는 예시적인 기판 세그먼트의 단면의 개략적인 단면도이다.
도 9a, 도 9b, 도 9c, 및 도 9d는 본 명세서에 개시된 실시예들에 따른 패턴화 결과를 도시하는 예시적인 기판 세그먼트의 단면의 개략적인 배경도이다.
도 10a 내지 도 17a, 도 10b 내지 도 17b, 도 10c 내지 도 17c, 및 도 10d 내지 도 17d는 본 명세서에 개시된 실시예들에 따른 공정 흐름을 도시하는 예시적인 기판 세그먼트의 단면의 개략적인 단면도이다.
도 18a, 도 18b, 도 18c, 및 도 18d는 본 명세서에 개시된 실시예들에 따른 패턴화 결과를 도시하는 예시적인 기판 세그먼트의 단면의 개략적인 배경도이다.
도 19는 본 명세서에 개시된 실시예들에 따른 패턴화 결과를 도시하는 예시적인 기판 세그먼트의 단면의 개략적인 배경도이다.
도 20은 본 명세서에 개시된 실시예들에 따른 패턴화 결과를 도시하는 예시적인 기판 세그먼트의 단면의 개략적인 배경도이다.
도 21 내지 도 24는 본 명세서에 개시된 실시예들에 따른 공정 흐름을 도시하는 예시적인 기판 세그먼트의 단면의 개략적인 배경도이다.
도 25는 제조를 위한 예시적인 패턴의 평면도이다.
도 26a 내지 도 40a는 본 명세서에 개시된 실시예들에 따른 공정 흐름을 도시하는 예시적인 기판 세그먼트의 평면도이다.
도 26b 내지 도 40b는 본 명세서에 개시된 실시예들에 따른 공정 흐름을 도시하는 예시적인 기판 세그먼트의 단면의 개략적인 배경도이다.
본 명세서의 기술은 하드 마스크, 구조물, 피처 등을 생성하기 위한 미세 가공 중에 패턴화 흐름을 갖는 스페이서 공정(측벽 스페이서들)의 사용을 포함한다. 본 명세서의 기술은 금속화, 특히, 전자 디바이스 콘택(예컨대, 트랜지스터) 위의 제 1 금속 층(통상적으로, M1으로 공지됨)의 금속화를 위해 사용될 수 있다. 금속화 패턴화를 위해 스페이서들을 사용하는 이러한 기술은 다중 패턴화의 통상적인 사용 밖에 있다. 보다 광범위하게는, 본 명세서의 기술은 서로 옆으로 대략 0.5 내지 10 나노미터 사이에 배치되도록 설계된 구조물들과 같이, 하나의 구조물이 다른 구조물에 매우 가까운 임의의 타입의 임계 배치를 위해 사용될 수 있다. 예를 들어, 콘택 개구부의 패턴이 서브 해상도 치수에서 정확하게 생성될 수 있다.
본 명세서의 기술은 패턴화될 피처들 사이에 단단한 경계를 정의하기 위해 스페이서를 사용하는 것을 포함한다. 이러한 스페이서는, 스페이서의 일부가 노출되고, 하부 층을 보호하기 위해 상부 릴리프 패턴 아래에 배치된다. 이러한 기술은 주어진 하드 마스크 층을 패턴화할 때 컴포넌트 서브 층들 또는 분해 층들의 수를 감소시킬 수 있다. 예를 들어, 일부 임계 패턴화 응용예에서, 세 개 이상의 리소그래픽 패턴화 층들(순차적으로 실행됨)이 위쪽에서 결합되어 단일 릴리프 패턴을 형성할 수 있다. 즉, 단일 층 릴리프 패턴은 함께 결합된 이후에 세 개의 분리된 리소그래픽 노광, 현상 및 전사 동작으로 생성된다. 이러한 분해 기술은 통상적으로 바람직한 패턴 및 피처 치수를 방해하는 신뢰 가능한 또는 정확한 리소그래픽 패턴화에 대한 해상도 한계 때문에 부분적으로 사용된다.
종래 기술에서, 서로 간에 충분한 허용 오차 없는 피처 또는 병합된 피처는 제조되는 주어진 반도체 디바이스에서 단락으로 이어질 수 있다. 그러나, 본 명세서의 기술을 사용하면, 예를 들어, 특정 리소그래픽 노광 단계가 두 개의 동작으로 감소되거나보다 더 적은 동작으로 감소될 수 있다. 임계 피처들 사이에 단단한 경계를 정의하기 위해 스페이서를 사용함으로써, 이러한 피처의 병합은 방지될 수 있고, 오버레이 오차가 제거될 수 있다. 다시 말해서, 일부 오버랩 또는 오정렬을 갖는 리소그래픽 패턴에도 불구하고, 임계 피처 및 장벽은 에칭 전사 중에 보존될 수 있다.
일 실시예는 기판을 패턴화하기 위한 방법을 포함한다. 방법은 타겟 층 상에 배치된 제 1 릴리프 패턴을 갖는 기판을 제공하는 단계를 포함한다. 타겟 층 상에 배치시키는 것은, 타겟 층과 직접적으로 접촉하거나, 사이에 하나 이상의 개재 층들을 사용하여 타겟 층에 간접적으로 접촉하는 것을 포함할 수 있으며, 그 개재 층들은 평탄화, 포토 리소그래픽 노광(반사 방지), 개별 에칭 선택도 등을 도울 수 있다. 제 1 릴리프 패턴은, 예를 들어, 패턴화되고 현상된 포토 레지스트 층, 또는 포토 레지스트 이외의 물질의 릴리프 패턴일 수 있다. 타겟 층은 단일 물질의 평탄한 층일 수 있거나, 그 자체가 릴리프 패턴일 수 있고/있거나, 구조물을 정의할 수 있거나, 희생될 수 있는 평탄화 물질로 충전되고 평탄화되는 구조물을 정의할 수 있다. 예를 들어, 타겟 층은 상부 층들의 적층 및 패턴화를 더욱 용이하게 하기 위해 충전재로 충전된 라인들의 어레이를 포함할 수 있다. 제 1 릴리프 패턴은 그 자체가 타겟 층의 구조물들 사이의 공간을 충전할 필요가 없지만, 하나 이상의 충전재가 이러한 공간을 충전하고/하거나 타겟 층의 일부 덮은층(overburden) 또는 평탄화를 제공할 수 있다. 이러한 충전재는, 특정 공정 흐름 내에서 필요한 경우 이 충전재가 제거될 수 있도록 호환성 있는 에칭 선택도 또는 방사선 감도를 가질 수 있다.
타겟 층은 최종 층, 마스크 층, 희생 층, 이들의 조합, 또는 다른 것일 수 있다. 타겟 층은 결합 패턴이 전사될 수 있는 층 또는 구조적 패턴을 포함할 수 있다. 결합 패턴은 릴리프 패턴 및 측벽 스페이서를 포함할 수 있다. 타겟 층은, 예를 들어, 자기 정렬 더블 패턴화, 자기 정렬 쿼드 패턴화, 자기 정렬 멀티 패턴화 등에 의해 형성된 라인들의 어레이를 포함할 수 있다. 희생 충전재가(sacrificial filler material) 타겟 층의 평탄화를 위해 타겟 층의 구조물의 패턴을 충전할 수 있다. 타겟 층의 구조물들은 하나 이상의 릴리프 패턴들을 사용하여 적어도 부분적으로 제조될 수 있다. 따라서, 타겟 층은, 타겟 층을 평탄화하기 위해 사용되는 희생 충전재로 구조물의 지형을 정의할 수 있다.
제 1 릴리프 패턴은, 타겟 층의 일부가 위쪽에서 커버되지 않도록 하나 이상의 개구부들을 정의한다. 위쪽에서 커버되지 않은 부분은 제 1 릴리프 패턴에 의해 직접적으로 또는 간접적으로 마스킹되지 않는 부분을 나타낸다. 예를 들어, 타겟 층의 물질 표면은 직접적으로 커버되지 않거나/노출될 수 있다. 대안적으로, 하나 이상의 중간 층들이 제 1 릴리프 패턴과 타겟 층 사이에 배치될 수 있다. 제 1 릴리프 패턴의 정의된 개구부들이 타겟 층의 일부 바로 위에 있는 경우(또는 이방성 에칭에 의해 직접적으로 액세스 가능할 경우), 타겟 층의 일부는 위쪽에서 커버되지 않는다. 다시 말해서, 제 1 릴리프 패턴을 에칭 마스크로 사용하여, 이방성 에천트는 반사 방지 코팅과 같은 임의의 중간 층 또는 평탄화 층을 통해 에칭한 후에 타겟 층에 도달할 수 있다. 제 1 릴리프 패턴 자체는 두 개 이상의 컴포넌트 패턴들로부터 생성될 수 있다. 비제한적인 예로서, 리소-프리즈-리소 공정이 제 1 릴리프 패턴을 생성하기 위해 실행될 수 있다.
도 1a 내지 도 1d는 타겟 층(107) 및 그 위에 배치된 제 1 릴리프 패턴(110)을 갖는 예시적인 기판(105)을 도시한다. 도면들은 본 명세서에서 상이한 릴리프 패턴 방식을 사용하는 패턴화를 설명하기 위해 상이한 문자들을 갖는다. 예를 들어, 도 1a 및 도 1c의 제 1 릴리프 패턴(110)은 메사(mesa) 또는 맨드릴(mandrel)로서 도시되어 있지만, 도 1b 및 도 1d는 개구부 또는 구멍을 정의하는 제 1 릴리프 패턴(110)을 도시한다. 이하에서 설명되는 바와 같이, "A" 참조 문자가 있는 도면 번호는 제 1 릴리프 패턴에 대해 메사/맨드릴 방식 및 제 2 릴리프 패턴에 대해 메사/맨드릴 방식을 사용한다. "B" 참조 문자가 있는 도면 번호는 개구부/구멍을 정의하는 제 1 릴리프 패턴, 및 메사/맨드릴을 정의하는 제 2 릴리프 패턴을 도시한다. "C" 참조 문자가 있는 도면 번호는 메사/맨드릴을 정의하는 제 1 릴리프 패턴, 및 개구부/구멍을 정의하는 제 2 릴리프 패턴을 도시한다. "D" 참조 문자가 있는 도면 번호는 개구부/구멍을 정의하는 제 1 릴리프 패턴, 및 개구부/구멍을 정의하는 제 2 릴리프 패턴을 도시한다. 도시된 바와 같이, 상이한 패턴 조합은 상이한 결과를 산출할 수 있다. 임의의 릴리프 패턴이 측벽 스페이서들 및 하부 타겟 층의 임의의 조합과 함께 사용될 수 있다는 것을 유념한다.
이제 도 2a 내지 도 2d를 참조하면, 제 1 릴리프 패턴(110)의 수직 표면 상에 제 1 측벽 스페이서들(114)이 형성된다. 본 명세서에서 측벽 스페이서들을 형성하는 것은, 노출된 수직 표면들 상에 스페이서들을 형성하는 것을 의미한다. 통상적으로, 이러한 측벽 스페이서들은 먼저 기판의 노출된 표면들 상에 특정 물질(예를 들어, 실리콘 이산화물)을 컨포멀하게 적층시킴으로써 형성된다. 그런 다음, 수평 표면(에천트의 방향에 수직)에서 스페이서 물질이 제거될 때까지 스페이서 물질을 방향이 있게(통상적으로, 아래쪽으로) 에칭하고, 나머지 스페이서 물질은 수직 표면 상에 남아있어 측벽 스페이서들이 되는 이방성 에칭을 포함하는 "스페이서 개방" 공정 단계가 실행될 수 있다. 이러한 측벽 스페이서들을 형성하기 위해 임의의 종래 기술이 사용될 수 있다.
스페이서 물질로서 사용하기 위해 다양한 물질들이 선택될 수 있다. 주어진 스페이서 물질의 선택 기준은 경도 및/또는 상대적 에칭 선택도에 기초할 수 있다. 예를 들어, 초기 금속 마스크 컴포넌트 패턴이 스핀 온 탄소(spin-on carbon)로 전사되면, 실리콘 이산화물과 스핀 온 탄소 사이에 충분한 에칭 선택도가 있기 때문에 실리콘 이산화물이 스페이서 물질로서 사용될 수 있다. 다른 패턴화 방식에서, 스페이서 물질은 실리콘 질화물, 티타늄 산화물 등일 수 있다. 다양한 적층 기술들이 사용될 수 있지만, 적층 두께의 고도의 등각성(conformality)을 사용하여 물질을 적층하는 것이 유리할 수 있다. 다른 적층 기술들은 화학 기상 증착(chemical vapor deposition; CVD), 플라즈마 보조 CVD, 스핀 온 증착, 및 선택적 증착을 포함할 수 있다.
제 1 결합 패턴(118)이 타겟 층(107)으로 전사된다. 제 1 결합 패턴(118)은 제 1 릴리프 패턴(110) 및 제 1 측벽 스페이서들(114)에 의해 정의된다. 다시 말해서, 제 1 측벽 스페이서들(114) 및 제 1 릴리프 패턴(110)은 함께 제 1 결합 패턴(118)을 정의한다. 이러한 전사 동작은, 예를 들어, 제 1 결합 패턴(118)을 크게 에칭하지 않고 타겟 층(107)(및 임의의 중간 층들)을 에칭하기 위해 적절한 선택도를 갖는 이방성 에칭을 사용하여 실행될 수 있다. 이러한 패턴 전사의 결과가 도 3a 내지 도 3d에 도시된다.
제 1 릴리프 패턴(110)은 제 1 측벽 스페이서들(114)이 기판(105) 상에 남겨지도록 제거된다. 이러한 선택적 제거의 예시적인 결과가 도 4a 내지 도 4d에 도시된다.
제 2 릴리프 패턴(120)이 기판(105) 상에 형성된다. 제 2 릴리프 패턴(120)은, 타겟 층(107)의 일부가 위쪽에서 커버되지 않고 제 1 측벽 스페이서들(114)의 일부가 또한 위쪽에서 커버되지 않도록 하나 이상의 개구부들을 정의한다. 제 2 릴리프 패턴(120)은 타겟 층(107) 및 제 1 측벽 스페이서들(114) 상에 직접적으로 형성(도 5a 내지 도 5d에 도시됨)될 수 있거나, 패턴 생성 및/또는 물질 적층을 돕기 위해 중간 층(또는 층 스택) 상에 형성될 수 있다. 따라서, 기판(105)은 제 1 릴리프 패턴(110)을 제거한 후에 그리고 제 2 릴리프 패턴(120)을 형성하기 전에 평탄화될 수 있다. 선택적으로, 제 2 릴리프 패턴은 두 개 이상의 컴포넌트 패턴들로부터 생성될 수 있다.
제 2 결합 패턴(128)이 타겟 층(107)으로 전사된다. 제 2 결합 패턴(128)은 제 2 릴리프 패턴(120) 및 제 1 측벽 스페이서들(114)에 의해 정의된다. 이러한 패턴 전사의 결과가 도 6a 내지 도 6d에 도시된다. 제 2 결합 패턴(128)을 전사하는 것은, 제 1 측벽 스페이서들(114)의 적어도 일부가 타겟 층(107)의 영역의 에칭을 방지하는 것을 포함할 수 있다. 제 2 결합 패턴(128)을 타겟 층(107)으로 전사한 후에, 타겟 층(107)의 피처들의 제 1 그룹은 제 1 측벽 스페이서들(114)의 폭에 의해 정의되는 임계 치수를 초래하며, 타겟 층의 피처들의 제 2 그룹은 제 2 릴리프 패턴(120)의 폭 및 제 1 측벽 스페이서들(114)의 폭에 의해 정의되는 임계 치수를 갖는다. 따라서, 결과 피처는 측벽 스페이서들에 의해 정의된 피처 치수, 및 측벽 스페이서들 및 릴리프 패턴의 조합에 의해 정의된 다른 피처 치수를 포함할 수 있다.
제 2 릴리프 패턴(120)은 기판(105)으로부터 제거될 수 있다. 이 제거의 결과가 도 7a 내지 도 7d에 도시된다. 도 8a 내지 도 8d에 도시된 바와 같이, 제 1 측벽 스페이서들(114)이 또한 제거될 수 있다. 도 9a 내지 도 9d는 대응하는 글자를 넣은 도면에서 상이한 릴리프 패턴 조합을 사용하는 상이한 예시적인 패턴화 결과를 나타낸다. 이해할 수 있는 바와 같이, 비교적 얇은 경계가 이들 피처들을 분리하는 경우 피처의 병합을 방지하면서 임의의 수의 구조물, 메사, 구멍 등을 정의할 수 있다.
이제 도 10 내지 도 17을 참조하면, 대안적인 실시예가 도시된다. 도 10a 내지 도 10d는 제 1 릴리프 패턴으로 형성된 제 1 측벽 스페이서들(114)이 타겟 층(107) 상에 배치되는, 도 4a 내지 도 4d와 유사하다. 그런 다음, 도 11a 내지 도 11d에 도시된 바와 같이, 평탄화 물질(135)을 사용하여 기판(105)이 평탄화될 수 있다. 평탄화 물질(135)은 후속 포토 리소그래픽 패턴화에 평탄한 표면을 제공하기 위해 스핀 온 증착에 의해 적층될 수 있다. 그런 다음, 도 12a 내지 도 12d에 도시된 바와 같이, 완전히 평탄화 물질(135) 상에 배치되는 제 2 릴리프 패턴(120)을 생성하기 위해 후속 포토 리소그래픽 패턴화가 사용될 수 있다.
그런 다음, 도 13a 내지 도 13d에 도시된 바와 같이, 제 2 측벽 스페이서들(124)이 제 2 릴리프 패턴(120)의 수직 표면 상에 형성된다. 스페이서 형성은 컨포멀 적층 및 스페이서 개방 에칭에 의해 달성될 수 있다. 그런 다음, 제 2 결합 패턴이 제 2 릴리프 패턴, 제 1 측벽 스페이서들 및 제 2 측벽 스페이서들을 포함할 수 있다. 그런 다음, 도 14a 내지 도 14d에 도시된 바와 같이, 이 제 2 결합 패턴은 타겟 층으로 전사될 수 있다. 그런 다음, 제 2 릴리프 패턴(120)은 제거될 수 있다(도 15a 내지 도 15d). 그런 다음, 일부 실시예들에서, 도 16a 내지 도 16d에 도시된 바와 같이, 나머지 스페이서 패턴은 타겟 층(107)으로 전사될 수 있고, 그런 다음, 평탄화 물질(135) 및 제 1 측벽 스페이서들(114) 및 제 2 측벽 스페이서들(124)은 제거될 수 있으며, 패턴의 결과가 도 17a 및 도 17b에 도시된다. 도 18a 내지 도 18d는 대응하는 글자를 넣은 도면에서 상이한 릴리프 패턴 조합을 사용하는 상이한 예시적인 패턴화 결과를 도시한다. 이해할 수 있는 바와 같이, 비교적 얇은 경계가 이들 피처들을 분리하는 경우 피처의 병합을 방지하면서 임의의 수의 구조물, 메사, 라인 등을 정의할 수 있다. 제 2 측벽 스페이서들 또는 제 3 측벽 스페이서들을 포함하는 도 18a 내지 도 18d는 도 9a 내지 도 9d의 패턴과는 상이한 패턴을 초래할 수 있다는 것을 유념한다.
다른 실시예들에서, 제 1 측벽 스페이서들 및 제 2 측벽 스페이서들이 기판 상에 남겨지도록 제 2 릴리프 패턴을 제거한 후에, 제 3 릴리프 패턴이 기판 상에 형성될 수 있다. 제 3 릴리프 패턴은, 타겟 층의 일부가 위쪽에서 커버되지 않고, 제 1 측벽 스페이서들의 일부가 위쪽에서 커버되지 않으며, 제 2 측벽 스페이서들의 일부가 위쪽에서 커버되지 않도록 하나 이상의 개구부들을 정의한다. 그런 다음, 이 제 3 결합 패턴은 타겟 층으로 전사될 수 있다. 그런 다음, 제 3 결합 패턴은 제 3 릴리프 패턴, 제 1 측벽 스페이서들, 및 제 2 측벽 스페이서들에 의해 정의된다. 이러한 추가 패턴을 사용하면 주어진 결합 패턴의 어떤 영역을 유지할지 정의하는 데 유용할 수 있다.
도 19 및 도 20은 본 명세서의 패턴화 기술로 생성될 수 있는 예시적인 패턴의 배경도이다. 도 19는 두 개의 더 큰 개구부들 사이에 생성된 작은 슬롯을 도시한다. 도 20은 콘택 개구부의 서브 해상도 패턴을 도시한다.
본 명세서의 기술은 하부 라인들 및 구조물들을 절단하기 위해 사용될 수 있다. 도 21은 스페이서들이거나, 안티 스페이서들 또는 다른 것으로부터 생성될 수 있는 라인(141)의 어레이를 도시한다. 릴리프 패턴(142)이 충전재로 평탄화된 이후의 기판 상에 형성된다. 측벽 스페이서들(144)이 릴리프 패턴(142)의 수직 측벽들 상에 형성된다. 측벽 스페이서들(144) 및 릴리프 패턴(142)은 에칭 마스크로서 함께 사용되어, 라인(141)의 어레이를 절단하는데, 라인의 어레이는 위쪽에서 이방성 에천트에 노출되거나 개방된다. 그런 다음, 릴리프 패턴(142) 및 평탄화 물질은 제거된다. 평탄화 물질은 측벽 스페이서들(144)에 대하여 평탄화 물질을 에칭하는 에칭 화학물로 제거될 수 있고, 그에 의해 측벽 스페이서들(144) 아래의 평탄화 물질을 보호할 수 있다. 남아 있는 것은 도 23에 도시된 바와 같이, 측벽 스페이서들(144)로부터 생성된 구조물(145) 및 절단된 라인(141)의 어레이이다. 그런 다음, 이 결합 패턴은 에칭 마스크로서 사용되어 이 패턴을 하부 층으로 전사하여, 도 24에 도시된 예시적인 결과를 갖는다.
이제 도 25 내지 도 40을 참조하면, 주어진 노드에 대한 금속 1(M1) 층의 백엔드(back-end) 금속화를 위한 비제한적인 예시적인 실시예 및 응용예가 도시된다. 작은 노드의 경우, 2-D 해체를 사용하는 것이 일반적이거나 필수적이다. 본 명세서의 실시예들의 설명의 편의를 위해, 3 층 분해를 갖는 금속 1 층이 사용될 것이다. 이 예에서, 세 개의 상이한 리소그래픽 패턴들이 결합 패턴을 형성하기 위해 사용된다. 이들은 주어진 합성 패턴의 평면도인 도 25에 도시된 바와 같이, 컴포넌트(151), 컴포넌트(152) 및 컴포너트(153)를 포함한다. 각각의 컴포넌트는 분리된 포토 마스크의 패턴일 수 있다는 것을 유념한다.
이러한 리소그래픽 패턴들의 그룹은, 결합될 때, 컴포넌트(151)와 컴포넌트(152) 사이의 비교적 짧은 팁 투 라인(tip-to-line) 분리를 식별하는 위치(155)에 도시된 바와 같이, 비교적 정밀한 허용 오차를 갖는 피처들을 정의한다는 것을 유념한다. 예를 들어, 패턴화되는 주어진 슬롯(예컨대, 컴포넌트(152))은 일반적으로 주어진 길이 및 폭을 갖는 직사각형 형상일 수 있다. 패턴화될 이러한 주어진 슬롯은 이 슬롯 형상의 단부가 슬롯의 폭과 대략 동일한 거리(또는 다른 특정 거리)만큼 인접한 슬롯 또는 트렌치로부터 분리되는, 기판 상의 배치를 가질 수 있다. 다른 예들에서, 정의되는 주어진 피처 쌍은 단지 1 나노미터 이하의 수평 배치 분리, 또는 단지 수십 나노미터의 수평 배치 분리를 갖는다. 이러한 분해 또는 집합 패턴화가 갖는 한 가지 과제는, 리소그래픽 오버레이 오정렬이 이러한 원하는 수평 배치 분리를 일상적으로 초과할 수 있다는 것이다. 반도체 산업 제조의 노드 10에 대한 비제한적인 예로서, 주어진 피처 쌍 사이의 배치 분리는 약 10 내지 15 nm 일 수 있으며, 이는 완전히 가능한 오버레이 및/또는 오정렬 오차 내에 있다.
본 명세서의 기술들은 단락을 일으키지 않고 금속화 피처들의 적절한 배치를 보장하는 방법을 제공한다. 본 명세서의 실시예들에서, 주어진 금속화 층의 제 1 컴포넌트가 형성되고, 그런 다음, 스페이서가 정의된 피처(구멍, 슬롯, 트렌치) 주위에 형성되며, 스페이서는 후속하는 금속화 층 패턴화 컴포넌트를 위한 단단한 경계로서 기능할 것이다.
일 예시적인 실시예에서, 제 1 금속화 층의 컴포넌트(151)는 리소그래피적으로 노광되고 현상된다. 도 26a는 컴포넌트(151)를 정의하는 릴리프 패턴(161)의 평면도를 도시하고, 도 26b는 다수의 하부 층들 상에 배치된 릴리프 패턴(161)을 갖는 측면 단면도를 도시한다. 릴리프 패턴(161)은, 예를 들어, 포토 레지스트 물질일 수 있다. 도 26a 내지 도 40a는 처리되는 기판 세그먼트의 평면도를 도시하고, 도 26b 내지 도 40b는 기판 세그먼트의 대응하는 측면 단면도를 도시한다.
릴리프 패턴(161)은 하나 이상의 하부 층들로 전사되고, 그런 다음, 릴리프 패턴(161)은 제거될 수 있다. 도 27a 및 도 27b는 릴리프 패턴(161)으로부터 수용된 패턴을 정의하는 층(165)을 도시하고, 이제 타겟 층(180)이 노출된다. 이와 같이, 층(165)은 릴리프 패턴 자체가 된다. 볼 수 있는 바와 같이, 타겟 층(180)은 후속의 동시 전사를 위해 다수의 상이한 패턴들을 모으기 위한 기억 층으로서 기능할 수 있다.
다음으로, 측벽 스페이서들로 제조될 컨포멀 층(170)이 기판 상에 적층된다. 컨포멀 물질(conformal material)의 예는 실리콘 이산화물을 포함할 수 있다. 이 스페이서 물질은 주어진 정의된 개구부 둘레를 감쌀 수 있기 때문에, 이 스페이서 적층은 칼라 스페이서(collar spacer)로 설명될 수 있다. 컨포멀 층은 적층을 수용하는 모든 표면 상에 본질적으로 동일한 두께를 갖는다.
컨포멀 층(170)을 적층한 후에, 스페이서 개방 공정이 실행된다. 스페이서 개방 공정 또는 스페이서 개방 단계에서, 에칭 공정이 기판 상의 수평 표면으로부터 스페이서/컨포멀 물질을 제거하기 위해 사용될 수 있다. 이러한 스페이서 개방 공정은 수용된 컨포멀 스페이서 물질을 갖는 하부 층 또는 타겟 층의 수평 표면뿐만 아니라 주어진 상부 층의 수평 표면을 포함하는 수평 표면으로부터 스페이서 물질을 제거하는 이방성 에칭 공정을 실행함으로써 달성될 수 있다. 이것은 도 29a 및 도 29b에 도시된 바와 같이 합성 층의 측벽 스페이서들(171)과 같은 측벽들 또는 수직 표면들 상에 컨포멀 스페이서 물질을 남긴다. 이러한 합성 층은 층(165) 및 측벽 스페이서들(171)을 포함할 수 있다.
칼라 스페이서는 본질적으로 구리 또는 다른 금속으로 최종적으로 충전될 수 있는 피처를 포함하는 피처의 내부 주위에 경계를 형성한다. 이 칼라 스페이서가 형성된 후에, 측벽 스페이서들(171) 및 층(165)의 합성으로부터 합성 층 아래에 있는 타겟 층(180)으로 패턴을 전사하는 에칭 단계가 실행될 수 있다. 비제한적인 예로서, 이 타겟 층(180)은 실리콘 질화물로 선택될 수 있다. 따라서, 타겟 층(180)으로 전사되는 패턴이 층(165) 및 칼라 스페이서 모두에 의해 정의된 패턴이 되도록 합성 층 상의 수직 칼라 스페이서 및 주변 물질 모두는 에칭 마스크로서 기능한다. 도 30a 및 도 30b는 이러한 패턴 전사 결과를 도시한다. 하드 마스크 층(185)이 이제 부분적으로 노출된다는 것을 유념한다.
이 패턴이 타겟 층(180)으로 전사한 후에, 도 31a 및 도 31b에 도시된 바와 같이, 층(165)은 자유 스탠딩 구조물로서 칼라 스페이서를 남기고 기판으로부터 제거될 수 있다. 이 기술의 한 가지 이점은, 패턴 전사를 위한 이미지를 정의하기 위해 스페이서를 사용하는 것이지만, 이 설명을 통해 명백해지는 바와 같이 스페이서를 둘러싸는 합성 층이 반드시 필요한 것은 아니다.
후속 리소그래픽 패턴화는 기판 상에 남아 있는 칼라 스페이서로부터 이익을 얻을 수 있다. 특정 개구부(콘택, 트렌치 등)의 주어진 후속 패턴화 컴포넌트는 칼라 스페이서와 위쪽에서 접촉(하향식 뷰의 관점에서는 교차)하도록 설계될 수도 있다. 하나 이상의 추가 절단부 또는 개구부들이 패턴화되고 현상됨에 따라, 칼라 스페이서는 주어진 금속화 층 또는 다른 층, 즉 인접한 금속화 피처들을 위해 패턴화되는 다양한 피처들 사이의 미리 결정된 정도의 분리를 항상 제공할 단단한 경계를 제공할 것이다. 그런 다음, 이 칼라 스페이서는 일부 예시적인 실시예들에서 최종적으로 금속으로 충전될 수 있는 인접한 금속화 구조물들 사이의 최소 거리를 제공한다.
이 최소 거리는 특정 칼라 스페이서의 두께로 정의될 수 있는데, 이는 스페이서를 생성하는데 사용되는 특정 컨포멀하게 적층된 물질의 두께이다. 예를 들어, 컨포멀하게 적층된 물질이 6 nm의 두께로 적층되었으면, 스페이서 개방 전에 대략 6 nm의 두께가 수평 및 수직 표면 상에 있게 된다. 스페이서 개방(수평 표면으로부터 컨포멀 물질 제거) 후에, 컨포멀하게 적층된 물질은 대략 6 nm의 주어진 초기 두께로 수직 표면 상에 남겨진다. 이 두께는 단지 설명을 위해 사용된 것으로, 이 물질의 임의의 원하는 두께는 무엇보다도 원자 층 증착 및 화학 기상 증착과 같은 통상적으로 공지된 적층 기술을 사용하여 적층될 수 있다는 것을 유념한다. 다른 실시예들에서, 대략 0.5 nm의 칼라 스페이서가 생성될 수 있으며, 이는 인접한 금속 피처들 사이에 최소 0.5 nm의 스페이서 물질을 제공할 수 있다. 이와 같이, 이 스페이서 정의 기술은 특히 금속화 기술의 경우, 패턴화될 인접한 구조물들 주위에 최소 간격을 제공하기 위해 사용될 수 있다. 다시 말해서, 최소 배치 분리를 보장하는 스페이서 공정을 사용하여 에지 배치가 설정된다. 리소그래피 툴을 위한 오버레이 향상 패키지가 스캐너 셀당 상당한 비용을 가질 수 있기 때문에 본 명세서에 기술된 바와 같은 이러한 기술은 유용하다. 오버레이 오차를 보정하기 위한 다른 종래의 접근법은 상당한 수의 엔지니어 및 애널리스트를 사용하여 웨이퍼로부터 데이터를 추출하고, 분석하며, 다양한 제조 공정을 최적화하기 위해 시도하는 것을 포함한다. 이러한 상당한 리소스가 있더라도, 결과적인 오버레이 허용 오차 또는 오차는 최상의 경우에 종종 대략 5 nm이다. 본 발명의 기술은 이러한 웨이퍼 분석 기술 및 리소그래픽 툴 오버레이 보정 패키지를 사용하지 않고, 대신에 물질 및 제조 공정 자체로 직접적으로 오버레이 오차 보호를 구축하여 종래의 오차 보정 기술을 제거한다.
본 발명의 기술의 한 가지 이점은, 이러한 스페이서 기반의 오버레이 보호를 구축하는 것이 리소그래픽 오버레이 오정렬(의도하지 않은 오정렬 또는 의도적인 오정렬)에 관계없이 인접한 구조물들 사이의 최소 간격을 보장한다는 것이다. 그런 다음, 최소 간격은 스페이서 적층의 주어진 미리 결정된 두께에 의존하게 된다.
이 예에서의 패턴화 기술을 계속하면, 평탄화 층이 될 수 있는 층(166)이 기판 상에 적층될 수 있다. 예를 들어, 정의된 피처(타겟 층 내의 전사된 개구부)를 충전하고 칼라 스페이서를 커버하는 더 많은 스핀 온 탄소가 적층될 수 있다. 스핀 온 탄소는 후속 리소그래픽 마스크 노광 공정에 평탄화 표면을 부가적으로 제공한다. 리소그래픽 패턴화 단계와 함께, 임의의 종래의 트랙 기반 또는 에칭 기반 슬리밍 기술이 원하는 개구부 또는 피처를 정의하기 위해 사용될 수 있다는 것을 유념한다. 도 32a 및 도 32b는 타겟 층(180)의 개구부들을 충전하고, 측벽 스페이서들(171)을 매립하며, 도 25의 컴포넌트(152)에 대응하는 릴리프 패턴(162)을 위한 평탄한 표면을 제공하는 층(165)을 도시한다.
릴리프 패턴(162)으로부터의 패턴은 층(166) 및 타겟 층(180)으로 전사된다. 에칭 화학물은 필요한 경우 층층마다 변경될 수 있다. 그런 다음, 릴리프 패턴(162)이 제거될 수 있다. 그 결과가 도 33a 및 도 33b에 도시된다. 이 예에서, 릴리프 패턴(162)은 오버레이 오정렬을 설명하기 위해 부분적으로 측벽 스페이서들(171)(칼라 스페이서) 위에 있는 개구부를 갖는다는 것을 유념한다. 오버레이 오정렬이 있긴 하지만, 층(166) 내에 매립된 칼라 스페이서는 에칭 장벽을 제공하여 오정렬된 슬롯이 오정렬된 부분을 타겟 층(180)으로 전사하지 않도록 한다. 볼 수 있는 바와 같이, 칼라 스페이서 바로 아래에 있는 타겟 층(180)의 부분은 지향성 에천트로부터 보호되었다. 따라서, 칼라 스페이서는 스페이서가 단단한 에지를 정의함에 따라 오버레이 오차를 방지한다. 그런 다음, 층(166) 및 임의의 반사 방지 또는 다른 평탄화 막이 제거되어, 도 34a 및 도 34b에 도시된 기판 세그먼트를 야기할 수 있다.
도 32a 및 도 32b 내지 도 34a 및 도 34b에 도시되고 설명된 공정 흐름은 도 35a 및 도 35b 내지 도 37a 및 도 37b에서 반복된다. 다시 한번, 칼라 스페이서가 매립되고, 이번에는 도 25의 컴포넌트(153)에 대응하는 릴리프 패턴(163)을 생성하기 위한 평탄한 표면을 제공하는 층(167)에 매립된다. 오버레이 오정렬을 도 36a 및 도 36b에서 볼 수 있지만, 매립된 측벽 스페이서들(171)은 하부 치수가 유지되도록 보호하기 위해 단단한 경계 또는 에칭 저항성 마스크를 제공한다. 그런 다음, 층(167)이 제거될 수 있다. 이러한 특정 예시적인 패턴의 경우, 합성 패턴이 타겟 층(180) 내에 생성되고, 따라서 도 38a 및 도 38b에 도시된 바와 같이 측벽 스페이서들(171)이 제거될 수 있다.
그런 다음, 이 합성 패턴은 도 39a 및 도 39b에 도시된 바와 같이, 합성 패턴을 하드 마스크 층(185)으로 전사하는 것과 같이 연속 제조에 사용될 수 있다. 도 40a 및 도 40b는 타겟 층(180)이 제거된 기판 세그먼트를 도시한다. 결과적인 하드 마스크 패턴은 부가적인 제조 또는 패턴화 공정을 위해 보존된 서브 해상도 장벽을 갖는다. 보다 효율적인 패턴화를 위해, 합성 패턴의 피처들이 결합될 수 있고, 전략적으로 배치된 측벽 스페이서들은 장벽을 보호한다. 예를 들어, 컴포넌트(152 및 153)는 서로를 향해 연장될 수 있고, 컴포넌트(151)에 걸쳐 있는 단일 형상으로 병합될 수 있다. 그런 다음, 한 번에 두 개의 패턴들이 전사되는 에칭 공정에서 매립된 스페이서는 원하는 장벽이 소모되는 것을 보호할 것이다. 이 영역은 어떤 방법으로든 제거될 것이므로 컴포넌트(151)에서의 오버랩은 수용 가능하다. 따라서, 본 명세서의 기술은 사용되는 합성의 수를 감소시키는 기회를 제공한다.
기판을 패턴화하기 위한 다른 실시예들은 타겟 층 상에 배치된 합성 층을 갖는 기판을 제공하는 단계를 포함한다. 상기 합성 층은, 타겟 층의 일부가 위쪽에서 커버되지 않도록 하나 이상의 개구부들을 정의하는 제 1 릴리프 패턴을 포함한다. 이 제 1 릴리프 패턴은, 예를 들어, 합성 패턴의 피처 컴포넌트들을 정의할 수 있다. 스페이서 물질이 합성 층 및 하부 층의 노출된 표면 상에 적층되도록 스페이서 물질이 기판 상에 컨포멀하게 적층된다. 하부 층은 타겟 층 자체이거나, 제조를 도울 수 있는 임의의 중간 층 또는 막일 수 있다.
스페이서 물질을 합성 층 및 하부 층의 수평 표면으로부터 제거하는 스페이서 개방 공정이 실행되어 스페이서 물질이 제 1 릴리프 패턴의 수직 표면 상에 남겨진다. 제 1 릴리프 패턴 및 스페이서 물질에 의해 정의된 제 1 결합 패턴이 타겟 층으로 전사된다. 타겟 층 위에 배치된 스페이서들이 남겨지도록 제 1 릴리프 패턴은 제거된다.
평탄화 막이 기판 상에 적층되고, 평탄화 막은 타겟 층의 개구부를 충전하고 평탄화 막 내에 스페이서들을 매립하는 것을 포함하는 평탄화 표면을 제공한다. 제 2 릴리프 패턴이 평탄화 막에 생성된다. 제 2 릴리프 패턴은, 타겟 층의 일부가 위쪽에서 커버되지 않도록 하나 이상의 개구부들을 정의한다. 제 2 릴리프 패턴 및 스페이서들에 의해 정의된 제 2 결합 패턴이 타겟 층으로 전사된다. 따라서, 오버레이 오차 보호 갖는 패턴이 전사될 수 있다.
다른 실시예들은 제 2 릴리프 패턴 및 스페이서들을 기판으로부터 제거하는 단계를 포함할 수 있다. 타겟 층은 이제 제 3 릴리프 패턴을 정의한다. 제 3 릴리프 패턴은 제 1 릴리프 패턴 및 제 2 릴리프 패턴의 조합이다. 추가의 릴리프 패턴을 생성하는 단계, 추가의 릴리프 패턴을 타겟 층으로 전사하는 단계, 및 추가의 릴리프 패턴을 제거하는 단계는 원하는 대로 반복될 수 있다.
또 다른 실시예에서, 컨포멀 물질의 칼라 스페이서가 제 1 릴리프 패턴 상에 형성되고, 결과적인 칼라 스페이서는 측벽 스페이서가 된다. 제 1 결합 패턴은 릴리프 패턴 및 칼라 스페이서 밑에 있는 타겟 층으로 전사된다. 제 1 결합 패턴은 제 1 릴리프 패턴 및 칼라 스페이서를 포함한다. 제 1 릴리프 패턴은, 칼라 스페이서가 남겨지도록 제거된다. 평탄화 층이 기판 상에 적층된다. 제 2 릴리프 패턴이 평탄화 층 상에 형성된다. 제 2 결합 패턴이 타겟 층으로 전사된다. 제 2 결합 패턴은 제 2 릴리프 패턴 및 칼라 스페이서를 포함한다. 칼라 스페이서는 특정 위치들에서 타겟 층에서의 패턴 전사를 방지한다. 제 1 결합 패턴을 타겟 층으로 전사하는 단계는, 칼라 스페이서 물질의 에칭 속도보다 적어도 5배 빠르게 타겟 층 물질 및 릴리프 패턴 물질을 선택적으로 에칭하는 에칭 화학물을 사용하는 단계를 포함한다.
따라서, 이러한 실시예들은 성공적인 에칭 동작 및 패턴 전사를 가능하게 하기 위해 오버레이 오차를 완화시키는 방법을 제공한다.
전술한 설명에서, 프로세싱 시스템의 특정 기하학적 구조 및 본 명세서에 사용되는 다양한 컴포넌트 및 공정에 대한 설명과 같은 특정 세부 사항이 설명되었다. 그러나, 본 명세서의 기술들은 이러한 특정 세부 사항들로부터 벗어나는 다른 실시예들에서 실시될 수 있고, 그러한 세부 사항들은 설명을 위한 것이며 제한적인 것은 아니라는 것을 이해해야 한다. 본 명세서에 개시된 실시예들은 첨부 도면을 참조하여 설명되었다. 유사하게, 설명을 위해, 특정 번호, 물질 및 구성이 철저한 이해를 돕기 위해 기재되었다. 그럼에도 불구하고, 실시예들은 이러한 특정한 세부 사항 없이 실시될 수 있다. 실질적으로 동일한 기능 구성을 갖는 컴포넌트는 동일한 참조 부호로 표시되므로, 임의의 중복 설명은 생략될 수 있다.
다양한 기술들이 다양한 실시예들을 이해하는 것을 돕기 위해 다수의 개별 동작들로서 설명되었다. 설명의 순서는 이들 동작들이 반드시 순서에 의존하는 것을 의미하는 것으로 해석되어서는 안 된다. 사실, 이러한 동작들은 제시된 순서로 수행될 필요는 없다. 설명된 동작들은 설명된 실시예들과는 상이한 순서로 수행될 수 있다. 다양한 추가의 동작들이 수행될 수 있고 및/또는 설명된 동작들은 추가의 실시예들에서 생략될 수 있다.
본 명세서에서 사용되는 "기판" 또는 "타겟 기판"은 일반적으로 본 발명에 따라 처리되는 대상물을 지칭한다. 기판은 디바이스, 특히 반도체 또는 다른 전자 디바이스의 임의의 물질 부분 또는 구조를 포함할 수 있으며, 예를 들어, 반도체 웨이퍼, 레티클과 같은 베이스 기판 구조, 또는 박막과 같은 베이스 기판 구조 상에 또는 그 위에 있는 층일 수 있다. 따라서, 기판은 패턴화되거나 패턴화되지 않은 임의의 특정 베이스 구조, 밑에 있는 층 또는 위에 있는 층으로 제한되지 않고, 오히려 이러한 층 또는 베이스 구조, 및 층 및/또는 베이스 구조의 임의의 조합을 포함하는 것으로 고려된다. 이 설명은 특정 타입의 기판을 참조할 수 있지만, 이것은 단지 예시를 위한 것이다.
당업자는 또한 본 발명의 동일한 목적을 여전히 달성하면서 전술한 기술의 동작에 많은 변형이 있을 수 있음을 이해할 것이다. 이러한 변형은 본 개시의 범위에 포함되는 것으로 의도된다. 이와 같이, 본 발명의 실시예에 대한 앞서 말한 설명은 제한하기 위한 것이 아니다. 오히려, 본 발명의 실시예에 대한 임의의 제한은 다음의 청구 범위에 제시된다.

Claims (18)

  1. 기판을 패턴화하는 방법에 있어서,
    타겟 층 상에 배치된 제 1 릴리프(relief) 패턴을 갖는 기판을 제공하는 단계로서, 상기 제 1 릴리프 패턴은 상기 타겟 층의 일부가 위쪽에서(elevationally) 커버되지 않도록 하나 이상의 개구부를 정의하고, 상기 제 1 릴리프 패턴은 서로 동일 평면 상에 형성되는 두 개 이상의 컴포넌트 패턴들로부터 생성되는 것인, 상기 기판을 제공하는 단계;
    상기 제 1 릴리프 패턴의 수직 표면들 상에 제 1 측벽 스페이서들을 형성하는 단계;
    상기 타겟 층에 제 1 결합 패턴을 전사하는 단계로서, 상기 제 1 결합 패턴은 상기 제 1 릴리프 패턴 및 상기 제 1 측벽 스페이서들에 의해 정의되는 것인, 상기 제 1 결합 패턴을 전사하는 단계;
    상기 제 1 측벽 스페이서들이 남겨지도록 상기 제 1 릴리프 패턴을 제거하는 단계;
    상기 기판 상에 제 2 릴리프 패턴을 형성하는 단계로서, 상기 제 2 릴리프 패턴은, 상기 타겟 층의 일부가 위쪽에서 커버되지 않고 상기 제 1 측벽 스페이서들의 일부가 위쪽에서 커버되지 않도록 하나 이상의 개구부를 정의하는 것인, 상기 제 2 릴리프 패턴을 형성하는 단계; 및
    상기 타겟 층에 제 2 결합 패턴을 전사하는 단계로서, 상기 제 2 결합 패턴은 상기 제 2 릴리프 패턴 및 상기 제 1 측벽 스페이서들에 의해 정의되며, 상기 타겟 층은 상기 기판 상에 상기 제 1 릴리프 패턴을 제공하기 전에 그리고 상기 제 1 측벽 스페이서들을 형성하기 전에 구조물들의 패턴을 정의하는 것인, 상기 제 2 결합 패턴을 전사하는 단계
    를 포함하는 기판을 패턴화하는 방법.
  2. 제 1 항에 있어서,
    상기 제 1 릴리프 패턴을 제거하는 단계 이후에 그리고 상기 제 2 릴리프 패턴을 형성하는 단계 전에, 상기 기판을 평탄화하는 단계
    를 더 포함하는 기판을 패턴화하는 방법.
  3. 제 1 항에 있어서, 상기 타겟 층 상에 상기 제1 릴리프 패턴을 형성하기 전에, 상기 타겟 층의 평탄화를 위해 상기 타겟 층의 구조물들의 패턴을 희생 충전재(sacrificial filler material)가 충전하는 것인, 기판을 패턴화하는 방법.
  4. 제 3 항에 있어서, 상기 타겟 층의 구조물들은 하나 이상의 릴리프 패턴을 사용하여 적어도 부분적으로 제조되는 것인, 기판을 패턴화하는 방법.
  5. 제 1 항에 있어서, 상기 제 2 릴리프 패턴은 서로 동일 평면 상에 형성되는 두 개 이상의 컴포넌트 패턴으로부터 생성되었던 것인, 기판을 패턴화하는 방법.
  6. 제 1 항에 있어서, 상기 제 2 결합 패턴을 전사하는 단계는, 상기 타겟 층의 영역의 에칭을 방지하는 상기 제 1 측벽 스페이서들의 적어도 일부를 포함하는 것인, 기판을 패턴화하는 방법.
  7. 제 1 항에 있어서, 상기 타겟 층에 상기 제 2 결합 패턴을 전사하는 단계 이후에, 상기 타겟 층의 피처들의 제 1 그룹은 상기 제 1 측벽 스페이서의 폭에 의해 정의된 임계 치수를 야기하고, 상기 타겟 층의 피처들의 제 2 그룹은 상기 제 2 릴리프 패턴의 폭 및 상기 제 1 측벽 스페이서의 폭에 의해 정의된 임계 치수를 갖는 것인, 기판을 패턴화하는 방법.
  8. 제 1 항에 있어서,
    상기 제 2 릴리프 패턴의 수직 표면들 상에 제 2 측벽 스페이서들을 형성하는 단계를 더 포함하고,
    상기 타겟 층에 상기 제 2 결합 패턴을 전사하는 단계는, 상기 제 2 릴리프 패턴, 상기 제 1 측벽 스페이서들, 및 상기 제 2 측벽 스페이서들에 의해 정의되는 상기 제 2 결합 패턴을 포함하는 것인, 기판을 패턴화하는 방법.
  9. 제 8 항에 있어서, 상기 타겟 층은, 상기 기판 상에 상기 제 1 릴리프 패턴을 제공하기 전에 그리고 상기 제 1 측벽 스페이서들을 형성하기 전에, 상기 타겟 층을 평탄화하는 희생 충전재로 구조물들의 지형을 정의하는 것인, 기판을 패턴화하는 방법.
  10. 제 8 항에 있어서,
    상기 제 1 측벽 스페이서들 및 상기 제 2 측벽 스페이서들이 상기 기판 상에 남겨지도록 상기 제 2 릴리프 패턴을 제거하는 단계;
    상기 기판 상에 제 3 릴리프 패턴을 형성하는 단계로서, 상기 제 3 릴리프 패턴은 상기 타겟 층의 일부가 위쪽에서 커버되지 않고, 상기 제 1 측벽 스페이서들의 일부가 위쪽에서 커버되지 않으며, 상기 제 2 측벽 스페이서들의 일부가 위쪽에서 커버되지 않도록 하나 이상의 개구부를 정의하는 것인, 상기 제 3 릴리프 패턴을 형성하는 단계; 및
    상기 타겟 층에 제 3 결합 패턴을 전사하는 단계로서, 상기 제 3 결합 패턴은 상기 제 3 릴리프 패턴, 상기 제 1 측벽 스페이서들, 및 상기 제 2 측벽 스페이서들에 의해 정의되는 것인, 상기 제 3 결합 패턴을 전사하는 단계
    를 더 포함하는 기판을 패턴화하는 방법.
  11. 기판을 패턴화하는 방법에 있어서,
    타겟 층 상에 배치된 합성 층을 갖는 기판을 제공하는 단계로서, 상기 합성 층은, 상기 타겟 층의 일부가 위쪽에서 커버되지 않도록 하나 이상의 개구부를 정의하는 제 1 릴리프 패턴을 포함하는 것인, 상기 기판을 제공하는 단계;
    스페이서 물질이 상기 합성 층 및 상기 타겟 층의 노출된 표면 상에 적층되도록 상기 기판 상에 상기 스페이서 물질을 컨포멀하게 적층하는 단계;
    상기 합성 층 및 상기 타겟 층의 수평 표면들로부터 상기 스페이서 물질을 제거하는 스페이서 개방 공정을 실행하는 단계로서, 상기 스페이서 물질은 상기 제 1 릴리프 패턴의 수직 표면들 상에 제 1 측벽 스페이서들로서 남겨지는 것인, 상기 스페이서 개방 공정을 실행하는 단계;
    상기 타겟 층에, 상기 제 1 릴리프 패턴 및 상기 제 1 측벽 스페이서들에 의해 정의되는 제 1 결합 패턴을 전사하는 단계;
    상기 타겟 층 위에 배치된 상기 제 1 측벽 스페이서들이 남겨지도록 상기 제 1 릴리프 패턴을 제거하는 단계;
    상기 기판 상에 평탄화 막을 적층하여, 평탄한 표면을 제공하고 상기 타겟 층의 개구부들을 충전하며 상기 평탄화 막 내에 제 1 측벽 스페이서들을 매립하는 단계;
    상기 평탄화 막 상에 제 2 릴리프 패턴을 생성하는 단계로서, 상기 제 2 릴리프 패턴은, 상기 타겟 층의 일부가 위쪽에서 커버되지 않도록 하나 이상의 개구부를 정의하는 것인, 상기 제 2 릴리프 패턴을 생성하는 단계;
    상기 제 2 릴리프 패턴의 수직 표면들 상에 제 2 측벽 스페이서들을 형성하는 단계; 및
    상기 타겟 층에, 상기 제 2 릴리프 패턴, 상기 제 1 측벽 스페이서들, 및 상기 제 2 측벽 스페이서들에 의해 정의되는 제 2 결합 패턴을 전사하는 단계
    를 포함하는 기판을 패턴화하는 방법.
  12. 제 11 항에 있어서, 상기 제 1 릴리프 패턴은, 서로 동일 평면 상에 형성된 두 개 이상의 컴포넌트 패턴으로부터 생성되었고,
    상기 타겟 층은, 상기 기판 상에 상기 제 1 릴리프 패턴을 제공하기 전에 그리고 상기 제 1 측벽 스페이서들을 형성하기 전에 구조물의 패턴을 정의하는 것인, 기판을 패턴화하는 방법.
  13. 제 11 항에 있어서,
    상기 기판으로부터 상기 제 2 릴리프 패턴 및 상기 제 1 측벽 스페이서들을 제거하는 단계를 더 포함하고,
    상기 타겟 층은 이제 제 3 릴리프 패턴을 정의하고, 상기 제 3 릴리프 패턴은 상기 제 1 릴리프 패턴 및 상기 제 2 릴리프 패턴의 조합인 것인, 기판을 패턴화하는 방법.
  14. 제 13 항에 있어서,
    추가의 릴리프 패턴을 생성하는 단계, 상기 타겟 층에 상기 추가의 릴리프 패턴을 전사하는 단계, 및 상기 추가의 릴리프 패턴을 제거하는 단계를 반복하는 단계를 더 포함하는 기판을 패턴화하는 방법.
  15. 제 11 항에 있어서, 상기 제 1 릴리프 패턴은 합성 패턴의 피처 컴포넌트들을 정의하는 것인, 기판을 패턴화하는 방법.
  16. 기판을 패턴화하는 방법에 있어서,
    타겟 층 상에 배치된 제 1 릴리프 패턴을 갖는 기판을 제공하는 단계로서, 상기 제 1 릴리프 패턴은 상기 타겟 층의 일부가 위쪽에서 커버되지 않도록 하나 이상의 개구부를 정의하고, 상기 타겟 층은 상기 제 1 릴리프 패턴이 상기 타겟 층 상에 형성되기 전에 구조물의 지형을 정의하는 것인, 상기 기판을 제공하는 단계;
    상기 제 1 릴리프 패턴 상에 컨포멀 물질(conformal material)의 칼라 스페이서(collar spacer)를 형성하는 단계로서, 상기 칼라 스페이서가 제 1 측벽 스페이서인 것인, 상기 칼라 스페이서를 형성하는 단계;
    상기 제 1 릴리프 패턴 및 칼라 스페이서 밑에 있는 상기 타겟 층에 제 1 결합 패턴을 전사하는 단계로서, 상기 제 1 결합 패턴은 상기 제 1 릴리프 패턴 및 상기 칼라 스페이서를 포함하는 것인, 상기 제 1 결합 패턴을 전사하는 단계;
    상기 칼라 스페이서가 남겨지도록 상기 제 1 릴리프 패턴을 제거하는 단계;
    상기 기판 상에 평탄화 층을 적층하는 단계;
    상기 평탄화 층 상에 제 2 릴리프 패턴을 형성하는 단계; 및
    상기 타겟 층에 제 2 결합 패턴을 전사하는 단계로서, 상기 제 2 결합 패턴은 상기 제 2 릴리프 패턴 및 상기 칼라 스페이서를 포함하고, 상기 칼라 스페이서는 특정 위치들에서 상기 타겟 층으로의 패턴 전사를 방지하는 것인, 상기 제 2 결합 패턴을 전사하는 단계
    를 포함하는 기판을 패턴화하는 방법.
  17. 제 16 항에 있어서,
    상기 타겟 층에 상기 제 1 결합 패턴을 전사하는 단계는, 칼라 스페이서 물질의 에칭 속도보다 적어도 5배 빠르게 타겟 층 물질 및 릴리프 패턴 물질을 선택적으로 에칭하는 에칭 화학물(etch chemistry)을 사용하는 단계를 포함하는 것인, 기판을 패턴화하는 방법.
  18. 제 16 항에 있어서,
    상기 제 2 릴리프 패턴의 수직 표면들 상에 제 2 측벽 스페이서들을 형성하는 단계로서, 상기 타겟 층에 상기 제 2 결합 패턴을 전사하는 단계는, 상기 제 2 릴리프 패턴, 상기 제 1 측벽 스페이서들, 및 상기 제 2 측벽 스페이서들에 의해 정의되는 제 2 결합 패턴을 포함하는 것인, 상기 제 2 측벽 스페이서들을 형성하는 단계;
    상기 제 1 측벽 스페이서들 및 상기 제 2 측벽 스페이서들이 상기 기판 상에 남겨지도록 상기 제 2 릴리프 패턴을 제거하는 단계;
    상기 기판 상에 제 3 릴리프 패턴을 형성하는 단계로서, 상기 제 3 릴리프 패턴은 상기 타겟 층의 일부가 위쪽에서 커버되지 않고, 상기 제 1 측벽 스페이서들의 일부가 위쪽에서 커버되지 않으며, 상기 제 2 측벽 스페이서들의 일부가 위쪽에서 커버되지 않도록 하나 이상의 개구부를 정의하는 것인, 상기 제 3 릴리프 패턴을 형성하는 단계; 및
    상기 타겟 층에 제 3 결합 패턴을 전사하는 단계로서, 상기 제 3 결합 패턴은 상기 제 3 릴리프 패턴, 상기 제 1 측벽 스페이서들, 및 상기 제 2 측벽 스페이서들에 의해 정의되는 것인, 상기 제 3 결합 패턴을 전사하는 단계
    를 더 포함하는 기판을 패턴화하는 방법.
KR1020177014910A 2014-11-06 2015-09-25 오버레이 오차 보호를 포함하는 패턴화 방법 KR102255947B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462076476P 2014-11-06 2014-11-06
US62/076,476 2014-11-06
US201562150759P 2015-04-21 2015-04-21
US62/150,759 2015-04-21
PCT/US2015/052233 WO2016073077A1 (en) 2014-11-06 2015-09-25 Method of patterning incorporating overlay error protection

Publications (2)

Publication Number Publication Date
KR20170077225A KR20170077225A (ko) 2017-07-05
KR102255947B1 true KR102255947B1 (ko) 2021-05-24

Family

ID=55909594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177014910A KR102255947B1 (ko) 2014-11-06 2015-09-25 오버레이 오차 보호를 포함하는 패턴화 방법

Country Status (5)

Country Link
US (1) US9673050B2 (ko)
KR (1) KR102255947B1 (ko)
CN (1) CN107004577B (ko)
TW (1) TWI604507B (ko)
WO (1) WO2016073077A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3419047A1 (en) * 2017-06-22 2018-12-26 IMEC vzw A method for patterning a target layer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110318931A1 (en) 2010-06-29 2011-12-29 Jae-Ho Min Method of Forming a Micro-Pattern for Semiconductor Devices
US20120256309A1 (en) 2005-03-15 2012-10-11 Luan Tran Integrated Circuit Having Pitch Reduced Patterns Relative To Photolithography Features
US20130157461A1 (en) 2011-12-19 2013-06-20 Won-Kyu Kim Method for fabricating semiconductor memory device
US20140273468A1 (en) 2013-03-14 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning method for semiconductor device fabrication

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7390746B2 (en) * 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
KR101867503B1 (ko) 2010-11-19 2018-06-15 에스케이하이닉스 주식회사 반도체 소자의 미세 패턴 형성 방법
US8969214B2 (en) * 2013-05-14 2015-03-03 Micron Technology, Inc. Methods of forming a pattern on a substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120256309A1 (en) 2005-03-15 2012-10-11 Luan Tran Integrated Circuit Having Pitch Reduced Patterns Relative To Photolithography Features
US20110318931A1 (en) 2010-06-29 2011-12-29 Jae-Ho Min Method of Forming a Micro-Pattern for Semiconductor Devices
US20130157461A1 (en) 2011-12-19 2013-06-20 Won-Kyu Kim Method for fabricating semiconductor memory device
US20140273468A1 (en) 2013-03-14 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning method for semiconductor device fabrication

Also Published As

Publication number Publication date
WO2016073077A1 (en) 2016-05-12
TW201630043A (zh) 2016-08-16
CN107004577B (zh) 2021-02-02
CN107004577A (zh) 2017-08-01
US20160133464A1 (en) 2016-05-12
TWI604507B (zh) 2017-11-01
KR20170077225A (ko) 2017-07-05
US9673050B2 (en) 2017-06-06

Similar Documents

Publication Publication Date Title
CN108780777B (zh) 利用选择性沉积对金属和通孔进行自对准
KR102296810B1 (ko) 블록 공중합체의 직접 자기 조립을 사용하는 자기 정렬 패턴화
US9240329B2 (en) Method for multiplying pattern density by crossing multiple patterned layers
US9831117B2 (en) Self-aligned double spacer patterning process
JP6715415B2 (ja) メモリフィンパターンを形成するための方法及びシステム
KR100948464B1 (ko) 반도체 소자의 패턴 형성 방법
KR20180072828A (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
US20090117742A1 (en) Method for fabricating fine pattern in semiconductor device
CN108666207B (zh) 制作半导体元件的方法
CN107393866A (zh) 用于在集成电路中的互连线及相关连续性区块形成图案的方法
CN111640658B (zh) 半导体器件及其形成方法
KR102255947B1 (ko) 오버레이 오차 보호를 포함하는 패턴화 방법
CN111640659B (zh) 半导体器件及其形成方法
KR102327667B1 (ko) 반도체 소자의 제조 방법
WO2018004699A1 (en) Lined photobucket structure for back end of line (beol) interconnect formation
KR102128769B1 (ko) 반도체 구조물 내의 자기 정렬 콘택 용 비아 및 트렌치의 형성방법
CN111640655A (zh) 半导体器件及其形成方法
CN111640664B (zh) 半导体器件及其形成方法
CN111668155B (zh) 图形化方法及其形成的半导体器件
US11894231B2 (en) Semiconductor fabrication method and structure using multiple sacrificial layers to form sidewall spacers
US20230305387A1 (en) Template, method for manufacturing template, and method for manufacturing semiconductor device
CN111640668A (zh) 半导体器件及其形成方法
KR20070044984A (ko) 미세 패턴 형성 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant