CN107393866A - 用于在集成电路中的互连线及相关连续性区块形成图案的方法 - Google Patents
用于在集成电路中的互连线及相关连续性区块形成图案的方法 Download PDFInfo
- Publication number
- CN107393866A CN107393866A CN201710172771.2A CN201710172771A CN107393866A CN 107393866 A CN107393866 A CN 107393866A CN 201710172771 A CN201710172771 A CN 201710172771A CN 107393866 A CN107393866 A CN 107393866A
- Authority
- CN
- China
- Prior art keywords
- beta
- gamma
- layer
- mandrel
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000005530 etching Methods 0.000 claims abstract description 77
- 230000004888 barrier function Effects 0.000 claims abstract description 44
- 208000005168 Intussusception Diseases 0.000 claims abstract description 28
- 238000000059 patterning Methods 0.000 claims abstract description 11
- 125000006850 spacer group Chemical group 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 description 14
- 230000000903 blocking effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 235000015170 shellfish Nutrition 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 241001637516 Polygonia c-album Species 0.000 description 1
- 101000822633 Pseudomonas sp 3-succinoylsemialdehyde-pyridine dehydrogenase Proteins 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种用于在集成电路中的互连线及相关连续性区块形成图案的方法，包括提供在蚀刻掩模层上方布置具有心轴层的结构，该蚀刻掩模层布置于图案层上方，且该图案层布置于介电质堆叠上方。在该心轴层中图型化心轴阵列。在该阵列的心轴中完全选择性蚀刻贝塔沟槽，该贝塔沟槽套叠该图案层的贝塔阻隔掩模部。在该蚀刻掩模层中完全选择性蚀刻伽马沟槽，该伽马沟槽套叠该图案层的伽马阻隔掩模部。选择性蚀刻该结构以在该图案层中形成图案，该图案包括该伽马与贝塔阻隔掩模部。
Description
技术领域
本发明关于半导体装置及其制作方法。更具体地说，本发明关于在集成电路中的电互连系统形成图案的各种方法。
背景技术
随着超高密度集成电路比例缩小化持续进行且速度与功能要求日益提高，诸如晶体管、二极管、电容器等半导体装置及类似者在装置间需要更复杂且更密集的封装电互连系统。制造此类互连系统的现有程序曾使用一连串光刻程序在介电层上图型化并布置金属互连线以形成金属化层。此金属化层将布置于内有嵌埋主动半导体装置的衬底上面，而且此互连系统会在那些装置间提供接触及互连。
以前的光刻程序是在二维(2D)级上实行，亦即在单一金属化层上实行，其中几何复杂图案布置于一个层级上以在装置间形成互连。然而，在约90纳米(nm)的间距下，目前光刻程序的解析度变为模糊到足以造成此类复杂图型化不可靠。金属化最密集处的前两个金属化层(M1与M2)尤其有这种情况。
因此，如例示性先前技术图1所示，对于诸如10nm及更低级别等较低技术级别尺寸而言，自对准双图型化(SAPD)程序现用于提供包括介电层16中所布置的直金属化沟槽(或互连线)12与14平行对多层级阵列的互连系统10。各介电层16的互连线12与14的阵列相对于相邻介电层(图未示)的阵列，常呈90度角取向。这多个介电层与贯孔系统连接，使得沟槽与贯孔一旦金属化，互连系统10诸层级间便有电连续性。
为了提供装置功能，多个非对准介电质区块18与20阻隔邻接互连线12与14的电连续性，并于特定位置图型化成介电层以引导电流在介电层16与装置间流动。区块18与20透过一连串光刻程序图型化成介电层16。在例示性理想情况下，如图1所示，此等光刻程序完美对准，使得区块18中断与其相关的精确主动互连线12，且未伸入任何邻接互连线14。另外，区块20中断其互连线14，且未伸入任何邻接线12。
例如当技术级别尺寸不大于10nm时、或当重复间隔距离不大于40nm时，光刻错准(misalignment)、或套叠(overlay)在更低技术节点尺寸为重大问题。套叠为两个光刻层(或步骤)对准程度的衡量基准。套叠可顺着X或Y方向并且以长度为单元表示。
在量产时，采光刻方式布置的介电质区块18与20必须大到足以确认必能将想要的主动线(分别即线路12与14)切割，但不会截割到任何邻接线，套叠的最坏情况控制在3个标准差内。在3个标准差的例示性最坏情况下，如先前技术图2所示，对于至少10nm或更小级别或对于40nm或更小的间距，目前3个标准差套叠控制的技术现况并未精确到足以在一些可接受情况下，防止介电质区块18与20过度伸入主动邻接线。亦即，方块18伸入相邻线14及方块20伸入相邻线12的失效率将会超出业界可接受的3个标准差标准。
区块18(其料想会只有切割线路12)过度伸入邻接线14、以及区块20(与线路14相关)过度伸入邻接线12等不希望的最坏情况条件下，会完全中断坏线(wrong line)的电气连续性。另外，不经意地仅部分遭到切割的线路仍可导通一定时间，但将会过度发热且永久故障。
从而需要有一种能容受光刻错准或套叠的互连线图型化方法。另外，需要有一种能够将互连线彼此间的介电质区块图型化成使得区块不截割邻接线的方法。
发明内容
本发明通过提供一种能够在集成电路中的互连线及相关连续性介电质区块形成图案的方法，提供优于先前技术的优点及替代方案。该图案包括用于形成贝塔与伽马互连线的交替的贝塔与伽马区域。该图案亦包括用于跨贝塔线形成连续性贝塔介电质区块的至少一个贝塔阻隔掩模部，其中该贝塔介电质区块并未伸入伽马线。该图案更包括用于跨伽马线形成连续性伽马介电质区块的至少一个伽马阻隔掩模部，其中该伽马介电质区块并未伸入贝塔线。
一种根据本发明的一或多项态样形成图案的方法包括提供在蚀刻掩模层上方布置具有心轴层的结构，该蚀刻掩模层布置于图案层上方，且该图案层布置于介电质堆叠上方。在该心轴层中图型化心轴阵列。在该阵列的心轴中完全选择性蚀刻贝塔沟槽，该贝塔沟槽套叠该图案层的贝塔阻隔掩模部。在该蚀刻掩模层中完全选择性蚀刻伽马沟槽，该伽马沟槽套叠该图案层的伽马阻隔掩模部。选择性蚀刻该结构以在该图案层中形成图案，该图案包括该伽马与贝塔阻隔掩模部。
在本发明的另一例示性具体实施例中，一种方法包括提供在蚀刻掩模层上方布置具有心轴层的结构，该蚀刻掩模层布置于图案层上方，且该图案层布置于介电质堆叠上方。在该心轴层中图型化心轴阵列。在该阵列的心轴中完全选择性蚀刻贝塔沟槽，该贝塔沟槽套叠该图案层的贝塔阻隔掩模部。在该蚀刻掩模层中完全选择性蚀刻伽马沟槽，该伽马沟槽套叠该图案层的伽马阻隔掩模部。在该结构上方布置间隔物层，该间隔物层形成位在该贝塔沟槽中的贝塔沟槽插塞、及位在该伽马沟槽中的伽马沟槽插塞。各向异性蚀刻该间隔物层以曝露该贝塔与伽马沟槽插塞，并且形成布置于该心轴的侧壁上的间隔物阵列。选择性蚀刻该结构以在该图案层中形成图案，该图案包括该伽马与贝塔阻隔掩模部。
附图说明
搭配附图经由以下详细说明将会更完全理解本发明，其中：
图1为对准有介电质区块的理想情况先前技术互连系统的一例示性具体实施例的简化俯视图；
图2为错准有介电质区块的最坏情况先前技术互连系统的一例示性具体实施例的简化俯视图；
图3为根据本发明在介电质堆叠上方布置有图案层的集成电路装置用结构的一例示性具体实施例的简化透视图；
图4为根据本发明在该图案层上布置有心轴层与蚀刻掩模层的图3所示结构的一例示性具体实施例的透视图；
图5为根据本发明互连系统用图案的一例示性具体实施例的简化透视图；
图6为根据本发明含上有心轴图案的光刻堆叠的图4所示结构的一例示性具体实施例的透视图；
图7为具有图型化成心轴层的心轴的图6所示结构的例示性具体实施例的透视图；
图8为根据本发明含内有第一切口图案的光刻堆叠的的图7所示结构的一例示性具体实施例的透视图；
图9A为根据本发明在心轴中具有贝塔沟槽的图8所示结构的一例示性具体实施例的透视图；
图9B为图9A的透视俯视图；
图10为根据本发明含内有第二切口图案的光刻堆叠的图9A所示结构的一例示性具体实施例的透视图；
图11A为根据本发明在蚀刻掩模层中具有伽马沟槽的图10所示结构的一例示性具体实施例的透视图；
图11B为图11A的透视俯视图；
图12为根据本发明上有布置间隔物层的图11A所示结构的透视图；
图13A为根据本发明各向异性蚀刻有间隔物层的图12所示结构的透视图；
图13B为图13A的透视俯视图；
图13C为图13B中标示为13C的区域的展开图；
图13D为图13B沿着截面线13D-13D取看的截面侧视图；
图14A为根据本发明各向异性蚀刻掉心轴的图13A所示结构的透视图；
图14B为图14A的俯视透视图；
图15A为根据本发明蚀刻掩模层的已曝露部分已蚀刻掉的图14A所示结构的透视图；
图15B为图15A的俯视透视图；
图16A为根据本发明图案层的已曝露部分已各向异性蚀刻掉的图15A所示结构的透视图；以及
图16B为图16A的俯视透视图。
具体实施方式
现将说明某些例示性具体实施例以便整体理解本文所揭示方法、系统及装置其结构、功能、制造及使用的原理。附图中绘示这些具体实施例的一或多项实施例。所属领域技术人员将会理解本文中具体所述、及附图中所示的方法、系统及装置非限制性例示性具体实施例，而且本发明的范畴仅由权利要求书来界定。搭配一项例示性具体实施例所示或所述的特征可与其它具体实施例的特征组合。此类修改及变动用意是要包括于本发明的范畴内。
图3至16绘示根据本发明在集成电路的互连线及相关连续性区块形成图案的方法的各项例示性具体实施例。
请参阅图3，介绍根据本发明的集成电路装置其结构100在制造中间阶段的一例示性具体实施例的简化图。结构100包括布置于介电质堆叠104上方的氮化钛(TiN)图案层102。介电质堆叠104可包括许多不同的层组合，端视诸如应用要求、成本、设计偏好及类似者等因素而定。在本例示性具体实施例中，介电质堆叠104包括布置于低介电常数(k)层108上方的第一氮氧化硅介电层(第一SiON介电层)106，例如：由硅、碳、氧及氢的各种组合所组成的介电层(SiCOH层)。低k介电层108布置于蚀刻终止层110上方，例如：氮化硅(SiN)层，其也包括于介电质堆叠104中。
介电质堆叠104布置于金属化层112上方，其含有构成结构100所用的电互连系统其中一部分的多条互连线114。依序，金属化层112布置于第二SiN蚀刻终止层116上方。第二蚀刻终止层116自衬底(图未示)起向上布置于埋置层118的复杂堆叠上方。
请参阅图4，由SiN所组成的蚀刻掩模层122布置于图案层102上方。接着，由非晶硅(a-Si)所组成的心轴层120布置于蚀刻掩模层122上方。
心轴层120与蚀刻掩模层122的功能在于将不同几何特征隔离，可在一连串程序中于分隔的层120、122内形成此等几何特征。此等特征最终可经处理而组合成图案层102以形成图案124，如图5最佳所示。
请参阅图5，如本文中更详细的论述，图案124将会用于将平行沟槽阵列蚀刻成介电质堆叠104的低k介电层108，其之后进行金属化以形成互连线，此等互连线为结构100的电互连系统的至少一部分。更具体地说，图案124界定低k介电层108的伽马区域中所布置的伽马互连线126的位置。另外，图案124界定低k介电层108的贝塔区域中所布置的贝塔互连线128的位置。图案124包括某些伽马阻隔掩模部130，其界定低k介电层108中伽马区块的位置，此等位置阻隔伽马互连线126的电气连续性。伽马区块跨伽马区域的整个宽度延展，但未伸入其可切割贝塔互连线128处的贝塔区域。此图案亦包括贝塔阻隔掩模部132，其界定低k介电层108中贝塔区块的位置，此等位置阻隔贝塔互连线128的电气连续性。贝塔区块跨贝塔区域的整个宽度延展，但未伸入其可切割伽马互连线126处的伽马区域。
请参阅图6，心轴层120与蚀刻掩模层122在图案层102上方一旦布置完成，下一个步骤便是将光刻堆叠134布置到心轴层120上。光刻堆叠134可由数种不同层所组成，端视诸如应用要求、设计或专属偏好或类似者等参数而定。此一层堆叠包括四薄层堆叠，其包括(由上到下)阻剂层136、底端抗反射涂(BARC)层138、第二SiON介电层140以及旋涂硬掩模(SOH)层142。此SOH层一般是由非晶碳所制成。
堆叠134一旦布置于心轴层120上方，便透过众所周知的光刻技术，将心轴146的平行阵列144图型化成光刻堆叠134的阻剂层136。要注意的是，在本例示性具体实施例中，心轴彼此间的间距147(即集成电路上重复特征彼此间的中心间的距离)设为80nm。
请参阅图7，心轴146接着通过各种众所周知的程序来蚀刻并修整以缩减心轴146的宽度(箭号148所示)，在这项实施例中，缩减至实质为20nm，并且使心轴向下延展至心轴层120。要注意的重点是，即使心轴146的宽度148已缩减至20nm，80nm的间距147仍没有改变。
还要注意的重点是，为了能够在以下步骤中将特征各自选择性蚀刻，心轴层120(从而还有心轴146)与蚀刻掩模层122具有不同的材料组成。在此特定例示性具体实施例中，蚀刻掩模层122选用的材料是氮化硅(SiN)，而心轴146选用的材料是非晶硅(a-Si)。然而，所属领域技术人员将知道有许多其它材料可以使用。必要条件在于，用于蚀刻掩模层122的材料与心轴146的材料有足够的差异，使得两种材料在不同蚀刻程序有不同的蚀刻率。更佳的是，此等材料应该有足够差异，使得第一蚀刻程序得以将蚀刻掩模层122轻易蚀刻，但完全无法蚀刻心轴146，而不同的第二蚀刻程序则得以轻易蚀刻心轴146，但完全无法将蚀刻掩模层122蚀刻。按照这种方式，可在各种其余步骤中选择性蚀刻心轴146及蚀刻掩模层122。
请参阅图8，第二光刻堆叠149布置于结构100上方。接着，将第一切口150图型化成堆叠149的阻剂层152的预定位置。
请参阅图9A及9B，一旦完成光刻程序，并且在阻剂层152内刻出凹口150，便利用诸如反应性离子蚀刻(RIE)的各向异性蚀刻程序，在阵列144的心轴146中完全选择性蚀刻贝塔沟槽154。贝塔沟槽154的位置定位成其套叠图案层102中图案124的贝塔阻隔掩模部132(如图5最佳所示)。贝塔阻隔掩模部132最后将用于在介电质堆叠104的低k介电层108中，形成连至贝塔互连线的电气连续性区块(贝塔区块)。因此，基于前述理由，贝塔沟槽154的位置需要精确到使得其不会过度伸入邻接互连线。
由于心轴146与蚀刻掩模层122有不同的材料组成，因此可选择形成贝塔沟槽154的蚀刻程序，使得其仅影响a-Si心轴146，但不影响SiN蚀刻掩模层122。因此，用于对贝塔沟槽154进行尺寸调整并定位的光刻程序的套叠控制，必须准确到足以防止此蚀刻程序过度伸展超过心轴146彼此间已曝露的蚀刻掩模层122的整个宽度(如宽度箭号156所示)。
有助益的是，程序在此阶段的间距147为80nm，因而适当落在现有光刻套叠控制技术现况范围内以防止此类过度延展。更具体地说，就本实施例而言，如果间距147为80nm等级且心轴146具有20nm的宽度148，则那些心轴彼此间已曝露蚀刻掩模层122的宽度156必须是60nm。定标20nm蚀刻在任一侧具有适当落在光刻程序技术现况控制范围内的60nm容限。此外，心轴146的宽度148主要界定贝塔沟槽154的宽度，因此可考虑对贝塔沟槽进行自对准。
虽然本例示性具体实施例展示完全在心轴146内蚀刻的单一贝塔沟槽154，但所属领域技术人员仍将认识的是，可在同一心轴内蚀刻多个贝塔沟槽。这在电互连系统中必须建构贝塔区块时尤其会有帮助，其中这些区块仅以诸如100nm或更小的小距离所分隔。在此类例子中，可在心轴146内蚀刻多个贝塔沟槽(举例而言，第一贝塔沟槽及平行的第二贝塔沟槽)，其中此等沟槽可通过100nm或更小的距离来分隔。
请参阅图10，第三光刻堆叠158布置于结构100上方。接着，将第二切口160图型化成堆叠158的阻剂层162的预定位置。
请参阅图11A及11B，一旦完成第三光刻程序，并且在阻剂层162内刻出凹口160，便利用另一各向异性蚀刻程序，在蚀刻掩模层122中完全选择性蚀刻伽马沟槽164。更精确地说，在心轴146彼此间的蚀刻掩模层122的曝露区中蚀刻伽马沟槽164。伽马沟槽164的位置定位成其套叠图案层102中图案124的伽马阻隔掩模部130(如图5最佳所示)。伽马阻隔掩模部130最后将用于在介电质堆叠104的低k介电层108中，形成连至伽马互连线的电气连续性区块(伽马区块)。要注意的是，在这项实施例中，伽马互连线的宽度实质应是20nm。因此，如前所述，关键在于，伽马沟槽164的位置需要精确到使得其不会过度伸入邻接互连线。
然而，再次地，由于心轴146与蚀刻掩模层122有不同的材料组成，因此可选择形成贝塔沟槽164的蚀刻程序，使得其仅影响SiN蚀刻掩模层122，但不影响a-Si心轴146。再者，如本文中将详细阐释，贝塔沟槽164不需要使互连线保持其最后将会形成的精确宽度，在这项实施例中为20nm。反而，可被容许贝塔沟槽164过度伸展超过互连线的20nm宽度。然而，用于对伽马沟槽164进行尺寸调整并定位的光刻程序的套叠控制，必须准确到足以防止此蚀刻程序过度伸展超过心轴146彼此间已曝露的蚀刻掩模层122的整个宽度156加上两相邻心轴146的宽度148。
再次有助益的是，程序在此阶段的间距147为80nm，因而适当落在现有光刻套叠控制技术现况范围内以防止此类过度延展。更具体地说，就本实施例而言，间距147为80nm等级，心轴宽度148为20nm，并且已曝露蚀刻掩模宽度156为60nm。因此，伽马沟槽164进行蚀刻程序可容许的总跨距为已曝露蚀刻掩模宽度156加上两倍心轴宽度147，或为100nm(即60nm伽马沟槽加上20nm心轴再加上20nm心轴)。这容许定标20nm蚀刻(20nm为图案层102中待形成伽马沟槽164与相关的下方伽马阻隔掩模部132的理想宽度)任一侧有40nm的过度延展容限，其适当落在光刻程序技术现况控制范围内。
虽然本例示性具体实施例展示完全在蚀刻掩模层122内蚀刻的单一伽马沟槽164，但所属领域技术人员仍将认识的是，可在蚀刻掩模层122内蚀刻多个伽马沟槽。这在电互连系统中必须建构伽马区块时尤其会有帮助，其中这些区块仅以诸如100nm或更小的小距离所分隔。在此类例子中，可在蚀刻掩模层122内蚀刻多个伽马沟槽(举例而言，第一伽马沟槽及平行的第二伽马沟槽)，其中此等沟槽可通过100nm或更小的距离来分隔。
请参阅图12，间隔物层166布置于结构100上方。在这项实施例中，间隔物层166为二氧化硅(SiO2)薄层，其保形涂布于心轴146及已曝露蚀刻掩模层122上方。间隔物层166的SiO2材料组成在选择方面与心轴层120及蚀刻掩模层122的材料组成不同。间隔物层166也可使用其它材料。然而，高度理想的是，间隔物层166的材料组成有足以在心轴层120(因此还有心轴146)、蚀刻掩模层122与间隔物层166的任何组合间实现选择性蚀刻的差异。
要注意的重点是，间隔物层以SiO2填充贝塔与伽马沟槽154、164，形成(最佳请参阅图13A及13B)位在贝塔沟槽154中的贝塔沟槽插塞168、及位在伽马沟槽164中的伽马沟槽插塞170。间隔物层166可通过诸如原子层沉积(ALD)程序的沉积程序来涂敷，其可精确控制膜厚度。在本具体实施例中，此膜厚度控制为实质20nm。
请参阅图13A、13B、13C及13D，其中：图13A为图12的结构100在各向异性蚀刻后的透视图；图13B为图13A的透视俯视图；图13C为图13B中标示为13C的区域的展开图；以及图13D为图13B沿着截面线13D-13D取看的截面侧视图。间隔物层166例如通过RIE程序进行各向异性蚀刻，以曝露蚀刻掩模层122的顶端表面其中一部分，并且曝露心轴146的上表面。此各向异性蚀刻亦曝露部分的贝塔沟槽插塞168及伽马沟槽插塞170，其套叠并且界定图案层102的贝塔132及伽马130阻隔掩模部。
再者，此各向异性蚀刻程序形成布置于心轴146的侧壁上的间隔物172的阵列。由于各向异性蚀刻程序仅顺着垂直方向进行蚀刻，因此剩余间隔物具有的宽度173实质等于原来20nm的间隔物层厚。
如图13D最佳所示，间隔物172及心轴146界定穿过介电质堆叠104正交(垂直)延展的交替的贝塔区域174与伽马区域176。贝塔区域174包括图案层102中图案124的贝塔阻隔掩模部132，且伽马区域176包括图案层102中图案124的伽马阻隔掩模部130。
更具体地说，贝塔区域174穿过心轴146延展，并且具有的宽度等于心轴宽度148。此等贝塔区域穿过图案124中贝塔互连线的位置128延展并界定此等位置(如图5最佳所示)。在此特定实施例中，由于心轴146具有20nm的设定宽度，此等贝塔区域(及其内的互连线)也将会具有20nm的宽度。再者，贝塔沟槽插塞168套叠并界定图案124的贝塔阻隔掩模部132，而且不仅位在贝塔区域174中，还亦为20nm宽。
还更具体地说，伽马区域176穿过该蚀刻掩模层122的已曝露部分延展，其没有任何套叠的间隔物172或心轴146。此等伽马区域具有宽度178，其等于心轴146彼此间的距离156减去两倍间隔物宽度173。在此例示性具体实施例中，由于间距为80nm且心轴为20nm，因此心轴彼此间的距离156为60nm(80nm间距减去20nm心轴宽度)。此外，由于间隔物宽度173已控制在20nm，所以伽马区域宽度178也是20nm(心轴彼此间的60nm距离减去两倍20nm间隔物宽度)。
要注意的重点是，光刻套叠容限所致伽马沟槽164的过度延展部分、以及其相关伽马沟槽插塞170现已遭由间隔物172盖住。结果是，伽马沟槽插塞168的已曝露部分套叠并界定图案124的伽马阻隔掩模部130，而且仅位在伽马区域176中，并且因此也是20nm宽。按照这种方式，可考虑将伽马沟槽插塞170的已曝露部分与伽马区域176进行自对准。
请参阅图14A与14B，将a-Si心轴146选择性蚀刻掉，仅留下SiN间隔物172、SiO2贝塔沟槽插塞168及SiO2伽马沟槽插塞170。如先前之论述，由于心轴146、间隔物172与沟槽插塞168、170间的材料组成不同，故可将此等心轴蚀刻掉，但不会破坏此等间隔物及沟槽插塞。此蚀刻程序造成蚀刻掩模层122上方出现图案124(如原来在图5中所示)。
此外，移除心轴146后，结构100上间隔物172的阵列的间距现为心轴的阵列的间距的一半。亦即，结构100上的间距已由80nm减半为40nm。虽然本实施例展示80nm的心轴间距及40nm之间隔物间距，但所属领域技术人员将知道，本图案形成方法可配合其它间距。举例而言，心轴阵列可具有100nm或更小的间距，而间隔物阵列可具有50nm或更小的间距。
请参阅图15A及15B，现将蚀刻掩模层122的已曝露部分各向异性蚀刻掉，使得图案124现位在图案层102上方。请参阅图16A与16B，将图案层102的已曝露部分各向异性蚀刻掉，以在图案层102其余未曝露部分中并直接在介电质堆叠104上方形成图案124。
此形成图案124的方法的附加效益在于，可在单一整合型蚀刻程序中完成循序选择性蚀刻结构100以移除a-Si心轴146、SiN蚀刻掩模层122的已曝露部分、及TiN图案层的已曝露部分。亦即，透过众所周知的RIE技术，此RIE程序的反应性电浆可随着其穿透心轴146、蚀刻掩模层122及图案层102而改变组成，以在介电质堆叠104顶端的第一介电层106终止。
于此程序点，已准备蚀刻图案124以分别在介电质堆叠104的贝塔与伽马区域174、176中形成贝塔与伽马线沟槽。另外，贝塔介电质区块将会自图案124的贝塔阻隔掩模部132起跨贝塔线沟槽形成。再者，伽马介电质区块将会自图案124的伽马阻隔掩模部130起跨伽马线沟槽形成。于此点，将会在该伽马与贝塔线沟槽中布置金属以形成交替平行的伽马互连线与贝塔互连线的阵列。该贝塔介电质区块将会跨贝塔互连线延展但不伸入伽马互连线，而该伽马介电质区块将会跨伽马互连线延展但不伸入贝塔互连线。
虽然已参照特定具体实施例说明本发明，应了解的是，仍可在所述发明概念的精神与范畴内施作许多变更。因此，本发明的用意不在于限制所述具体实施例，而是要具有以上权利要求书内容所界定的完全范畴。
Claims (20)
1.一种方法，其包含：
提供在蚀刻掩模层上方布置具有心轴层的结构，该蚀刻掩模层布置于图案层上方，且该图案层布置于介电质堆叠上方；
在该心轴层中图型化心轴阵列；
在该阵列的心轴中完全选择性蚀刻贝塔沟槽，该贝塔沟槽套叠该图案层的贝塔阻隔掩模部；
在该蚀刻掩模层中完全选择性蚀刻伽马沟槽，该伽马沟槽套叠该图案层的伽马阻隔掩模部；以及
选择性蚀刻该结构以在该图案层中形成图案，该图案包括该伽马与贝塔阻隔掩模部。
2.如权利要求1所述的方法，其包含：
在该结构上方布置间隔物层，该间隔物层形成位在该贝塔沟槽中的贝塔沟槽插塞、及位在该伽马沟槽中的伽马沟槽插塞；以及
各向异性蚀刻该间隔物层以曝露该贝塔与伽马沟槽插塞的部分，并且形成布置于该心轴的侧壁上的间隔物阵列；
其中，该贝塔与伽马沟槽插塞的该已曝露部分界定该图案的该贝塔与伽马阻隔掩模部，以及
其中，该间隔物及心轴界定穿过该介电质堆叠正交延展的交替的贝塔区域与伽马区域，该贝塔区域包括该图案的该贝塔阻隔掩模部，该伽马区域包括该图案的该伽马阻隔掩模部。
3.如权利要求2所述的方法，其包含：
选择性蚀刻该结构以移除该心轴；
选择性蚀刻该结构以移除该蚀刻掩模层的已曝露部分；以及
选择性蚀刻该结构将该图案层的已曝露部分移除以形成该图案。
4.如权利要求3所述的方法，其中，选择性蚀刻该结构以移除该心轴、选择性蚀刻该结构以移除该蚀刻掩模层的已曝露部分、以及选择性蚀刻该结构将该图案层的已曝露部分移除包含单一整合型蚀刻程序。
5.如权利要求2所述的方法，其包含：
蚀刻该图案以：
分别在该介电质堆叠的该伽马与贝塔区域中形成伽马线沟槽与贝塔线沟槽，
自该图案的该贝塔阻隔掩模部起跨贝塔线沟槽形成贝塔介电质区块，以及
自该图案的该伽马阻隔掩模部起跨伽马线沟槽形成伽马介电质区块；以及
在该伽马与贝塔线沟槽中布置金属以形成交替平行的伽马互连线与贝塔互连线的阵列；
其中，该贝塔介电质区块跨贝塔互连线延展但不伸入伽马互连线，而该伽马介电质区块跨伽马互连线延展但不伸入贝塔互连线。
6.如权利要求1所述的方法，其中，在该阵列的心轴中完全选择性蚀刻贝塔沟槽包含完全选择性蚀刻该心轴中的第一贝塔沟槽与平行的第二贝塔沟槽，该第一与第二贝塔沟槽分隔100nm或以下的距离。
7.如权利要求1所述的方法，其中，在该蚀刻掩模层中完全选择性蚀刻伽马沟槽包含完全选择性蚀刻该蚀刻掩模中的第一伽马沟槽与平行的第二伽马沟槽，该第一与第二伽马沟槽分隔100nm或以下的距离。
8.如权利要求1所述的方法，其中，该心轴阵列具有100nm或以下的间距。
9.如权利要求2所述的方法，其中，该间隔物阵列具有的间距是该心轴阵列的该间距的一半。
10.如申权利要求2所述的方法，其中，该间隔物阵列具有50nm或以下的间距。
11.如权利要求2所述的方法，其中，该心轴层、蚀刻掩模层及间隔物层由不同材料所组成。
12.如权利要求11所述的方法，其中，该心轴层、蚀刻掩模层及间隔物层由氮化硅、非晶硅及氧化硅其中一者所组成。
13.如权利要求2所述的方法，其包含：
该贝塔区域穿过该心轴延展，以及
该伽马区域穿过该蚀刻掩模层的该部分延展，其没有任何套叠的间隔物及心轴。
14.如权利要求13所述的方法，其包含：
该贝塔区域具有的宽度等于该心轴宽度；以及
该伽马区域具有的宽度等于该心轴间的该距离减去两倍该间隔物宽度。
15.一种方法，其包含：
提供在蚀刻掩模层上方布置具有心轴层的结构，该蚀刻掩模层布置于图案层上方，且该图案层布置于介电质堆叠上方；
在该心轴层中图型化心轴阵列；
在该阵列的心轴中完全选择性蚀刻贝塔沟槽，该贝塔沟槽套叠该图案层的贝塔阻隔掩模部；
在该蚀刻掩模层中完全选择性蚀刻伽马沟槽，该伽马沟槽套叠该图案层的伽马阻隔掩模部；
在该结构上方布置间隔物层，该间隔物层形成位在该贝塔沟槽中的贝塔沟槽插塞、及位在该伽马沟槽中的伽马沟槽插塞；
各向异性蚀刻该间隔物层以曝露该贝塔与伽马沟槽插塞，并且形成布置于该心轴的侧壁上的间隔物阵列；以及
选择性蚀刻该结构以在该图案层中形成图案，该图案包括该伽马与贝塔阻隔掩模部。
16.如权利要求15所述的方法，其包含：
该贝塔与伽马沟槽插塞的该已曝露部分界定该图案的该贝塔与伽马阻隔掩模部；以及
该间隔物及心轴界定穿过该介电质堆叠正交延展的交替的贝塔区域与伽马区域，其中：
该贝塔区域穿过该心轴延展，该贝塔区域具有的宽度等于该心轴宽度，以及该贝塔区域包括该图案的该贝塔阻隔掩模部，以及
该伽马区域穿过该蚀刻掩模层的该部分延展，其没有任何套叠的间隔物及心轴，该伽马区域具有的宽度等于该心轴间的该距离减去两倍该间隔物宽度，以及该伽马区域包括该图案的该伽马阻隔掩模部。
17.如权利要求15所述的方法，其包含选择性蚀刻下列其中一者：
完全位在该心轴中的第一贝塔沟槽与平行的第二贝塔沟槽，其中，该第一与第二贝塔沟槽分隔100nm或以下的距离；以及
完全位在该蚀刻掩模层中的第一伽马沟槽与平行的第二伽马沟槽，其中，该第一与第二伽马沟槽分隔100nm或以下的距离。
18.如权利要求15所述的方法，其中，该心轴层、该蚀刻掩模层及该间隔物层由足以在该心轴层、该蚀刻掩模层与该间隔物层的任何组合间实现选择性蚀刻的不同材料所组成。
19.如权利要求15所述的方法，其包含：
选择性蚀刻该结构以移除该心轴；
选择性蚀刻该结构以移除该蚀刻掩模层的已曝露部分；以及
选择性蚀刻该结构将该图案层的已曝露部分移除以形成该图案。
20.如权利要求19所述的方法，其包含：
蚀刻该图案以：
分别在该介电质堆叠的该伽马与贝塔区域中形成伽马线沟槽与贝塔线沟槽，
自该图案的该贝塔阻隔掩模部起跨贝塔线沟槽形成贝塔介电质区块，以及
自该图案的该伽马阻隔掩模部起跨伽马线沟槽形成伽马介电质区块；以及
在该伽马与贝塔线沟槽中布置金属以形成交替平行的伽马互连线与贝塔互连线的阵列；
其中，该贝塔介电质区块跨贝塔互连线延展但不伸入伽马互连线，而该伽马介电质区块跨伽马互连线延展但不伸入贝塔互连线。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/077,480 US9818623B2 (en) | 2016-03-22 | 2016-03-22 | Method of forming a pattern for interconnection lines and associated continuity blocks in an integrated circuit |
| US15/077,480 | 2016-03-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107393866A true CN107393866A (zh) | 2017-11-24 |
| CN107393866B CN107393866B (zh) | 2020-12-29 |
Family
ID=59897149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710172771.2A Expired - Fee Related CN107393866B (zh) | 2016-03-22 | 2017-03-22 | 用于在集成电路中的互连线及相关连续性区块形成图案的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9818623B2 (zh) |
| CN (1) | CN107393866B (zh) |
| TW (1) | TWI647789B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9887127B1 (en) | 2016-12-15 | 2018-02-06 | Globalfoundries Inc. | Interconnection lines having variable widths and partially self-aligned continuity cuts |
| US9934970B1 (en) * | 2017-01-11 | 2018-04-03 | International Business Machines Corporation | Self aligned pattern formation post spacer etchback in tight pitch configurations |
| US10199270B2 (en) * | 2017-05-25 | 2019-02-05 | Globalfoundries Inc. | Multi-directional self-aligned multiple patterning |
| US10229850B1 (en) | 2018-01-02 | 2019-03-12 | Globalfoundries Inc. | Cut-first approach with self-alignment during line patterning |
| EP3618103A1 (en) | 2018-08-30 | 2020-03-04 | IMEC vzw | A patterning method |
| EP3660890B1 (en) | 2018-11-27 | 2021-08-11 | IMEC vzw | A method for forming an interconnection structure |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101151720A (zh) * | 2005-03-28 | 2008-03-26 | 美光科技公司 | 集成电路制造 |
| US20130329486A1 (en) * | 2008-04-03 | 2013-12-12 | Micron Technology, Inc. | Data Cells with Drivers and Methods of Making and Operating the Same |
| CN103545193A (zh) * | 2012-07-12 | 2014-01-29 | 爱思开海力士有限公司 | 用双重间隔物图案化技术形成半导体器件精细图案的方法 |
Family Cites Families (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4339946B2 (ja) | 1999-01-08 | 2009-10-07 | パナソニック株式会社 | 半導体装置の製造方法 |
| US6967140B2 (en) | 2000-03-01 | 2005-11-22 | Intel Corporation | Quantum wire gate device and method of making same |
| US7247570B2 (en) | 2004-08-19 | 2007-07-24 | Micron Technology, Inc. | Silicon pillars for vertical transistors |
| KR100615575B1 (ko) | 2004-09-10 | 2006-08-25 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 배치 방법 |
| US7183142B2 (en) | 2005-01-13 | 2007-02-27 | International Business Machines Corporation | FinFETs with long gate length at high density |
| US7964107B2 (en) | 2007-02-08 | 2011-06-21 | Micron Technology, Inc. | Methods using block copolymer self-assembly for sub-lithographic patterning |
| JP2008227360A (ja) | 2007-03-15 | 2008-09-25 | Elpida Memory Inc | 半導体装置の製造方法 |
| US8802451B2 (en) | 2008-02-29 | 2014-08-12 | Avalanche Technology Inc. | Method for manufacturing high density non-volatile magnetic memory |
| US8367501B2 (en) | 2010-03-24 | 2013-02-05 | Alpha & Omega Semiconductor, Inc. | Oxide terminated trench MOSFET with three or four masks |
| KR101159954B1 (ko) | 2010-04-15 | 2012-06-25 | 에스케이하이닉스 주식회사 | 반도체 소자의 형성 방법 |
| US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
| US8298943B1 (en) | 2011-05-27 | 2012-10-30 | International Business Machines Corporation | Self aligning via patterning |
| JP6087506B2 (ja) | 2012-01-31 | 2017-03-01 | キヤノン株式会社 | 描画方法及び物品の製造方法 |
| US9252021B2 (en) | 2012-02-09 | 2016-02-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for patterning a plurality of features for Fin-like field-effect transistor (FinFET) devices |
| US9006107B2 (en) | 2012-03-11 | 2015-04-14 | United Microelectronics Corp. | Patterned structure of semiconductor device and fabricating method thereof |
| US8883646B2 (en) | 2012-08-06 | 2014-11-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Self-assembled monolayer for pattern formation |
| US9269747B2 (en) | 2012-08-23 | 2016-02-23 | Micron Technology, Inc. | Self-aligned interconnection for integrated circuits |
| CN103633029B (zh) | 2012-08-28 | 2016-11-23 | 中国科学院微电子研究所 | 半导体结构及其制造方法 |
| US9012287B2 (en) | 2012-11-14 | 2015-04-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cell layout for SRAM FinFET transistors |
| US9362133B2 (en) * | 2012-12-14 | 2016-06-07 | Lam Research Corporation | Method for forming a mask by etching conformal film on patterned ashable hardmask |
| US8869090B2 (en) | 2013-03-11 | 2014-10-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stretch dummy cell insertion in FinFET process |
| US8932957B2 (en) | 2013-03-12 | 2015-01-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a FinFET device |
| US9240346B2 (en) | 2013-03-14 | 2016-01-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Double patterning method |
| US9023695B2 (en) | 2013-03-14 | 2015-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of patterning features of a semiconductor device |
| US9761489B2 (en) | 2013-08-20 | 2017-09-12 | Applied Materials, Inc. | Self-aligned interconnects formed using substractive techniques |
| US9165770B2 (en) | 2013-09-26 | 2015-10-20 | GlobalFoundries, Inc. | Methods for fabricating integrated circuits using improved masks |
| US9349604B2 (en) | 2013-10-20 | 2016-05-24 | Tokyo Electron Limited | Use of topography to direct assembly of block copolymers in grapho-epitaxial applications |
| US9093386B2 (en) | 2013-11-20 | 2015-07-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spacer-damage-free etching |
| US9209076B2 (en) | 2013-11-22 | 2015-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of double patterning lithography process using plurality of mandrels for integrated circuit applications |
| US9136106B2 (en) | 2013-12-19 | 2015-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for integrated circuit patterning |
| US9257282B2 (en) | 2014-05-02 | 2016-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of semiconductor integrated circuit fabrication |
| US9123656B1 (en) * | 2014-05-13 | 2015-09-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Organosilicate polymer mandrel for self-aligned double patterning process |
| US9454631B2 (en) | 2014-05-23 | 2016-09-27 | International Business Machines Corporation | Stitch-derived via structures and methods of generating the same |
| US20160049307A1 (en) | 2014-08-15 | 2016-02-18 | Yijian Chen | Patterning method for IC fabrication using 2-D layout decomposition and synthesis techniques |
| US9508642B2 (en) | 2014-08-20 | 2016-11-29 | Globalfoundries Inc. | Self-aligned back end of line cut |
| US9263325B1 (en) | 2014-08-20 | 2016-02-16 | Globalfoundries Inc. | Precut metal lines |
| US9209279B1 (en) | 2014-09-12 | 2015-12-08 | Applied Materials, Inc. | Self aligned replacement fin formation |
| KR20160034492A (ko) | 2014-09-19 | 2016-03-30 | 삼성전자주식회사 | 반도체 소자의 패턴 형성 방법 및 이를 이용하여 형성된 반도체 소자 |
| US9530637B2 (en) | 2014-10-05 | 2016-12-27 | Applied Materials, Inc. | Fin structure formation by selective etching |
| US9673055B2 (en) | 2015-02-04 | 2017-06-06 | Globalfoundries Inc. | Method for quadruple frequency FinFETs with single-fin removal |
| US9449880B1 (en) | 2015-02-26 | 2016-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin patterning methods for increased process margin |
| US9406775B1 (en) | 2015-04-27 | 2016-08-02 | Globalfoundries Inc. | Method for creating self-aligned compact contacts in an IC device meeting fabrication spacing constraints |
-
2016
- 2016-03-22 US US15/077,480 patent/US9818623B2/en active Active
- 2016-11-24 TW TW105138627A patent/TWI647789B/zh not_active IP Right Cessation
-
2017
- 2017-03-22 CN CN201710172771.2A patent/CN107393866B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101151720A (zh) * | 2005-03-28 | 2008-03-26 | 美光科技公司 | 集成电路制造 |
| US20130329486A1 (en) * | 2008-04-03 | 2013-12-12 | Micron Technology, Inc. | Data Cells with Drivers and Methods of Making and Operating the Same |
| CN103545193A (zh) * | 2012-07-12 | 2014-01-29 | 爱思开海力士有限公司 | 用双重间隔物图案化技术形成半导体器件精细图案的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201735243A (zh) | 2017-10-01 |
| US20170278720A1 (en) | 2017-09-28 |
| US9818623B2 (en) | 2017-11-14 |
| CN107393866B (zh) | 2020-12-29 |
| TWI647789B (zh) | 2019-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107393866A (zh) | 用于在集成电路中的互连线及相关连续性区块形成图案的方法 | |
| US9818641B1 (en) | Apparatus and method of forming self-aligned cuts in mandrel and a non-mandrel lines of an array of metal lines | |
| US9679809B1 (en) | Method of forming self aligned continuity blocks for mandrel and non-mandrel interconnect lines | |
| CN107863324B (zh) | 在金属线的阵列的非心轴线中形成自对准切口的设备及方法 | |
| US8614144B2 (en) | Method for fabrication of interconnect structure with improved alignment for semiconductor devices | |
| KR100562189B1 (ko) | Ｃｍｐ 마무리된 다마신 표면상의 리소그래피 정렬 및오버레이 측정마크의 디자인 | |
| US20170221702A1 (en) | Method of Double Patterning Lithography Process Using Plurality of Mandrels for Integrated Circuit Applications | |
| US9613903B2 (en) | Fine line space resolution lithography structure for integrated circuit features using double patterning technology | |
| CN107863295B (zh) | 在集成电路中形成ana区域的方法 | |
| US10714679B2 (en) | CMP stop layer and sacrifice layer for high yield small size MRAM devices | |
| TWI734970B (zh) | 使用阻擋遮罩所形成之具有心軸切口的多重圖案化 | |
| US9691626B1 (en) | Method of forming a pattern for interconnection lines in an integrated circuit wherein the pattern includes gamma and beta block mask portions | |
| TWI742350B (zh) | 具有層心軸之自對準多重圖案化製程 | |
| US9859120B1 (en) | Method of making self-aligned continuity cuts in mandrel and non-mandrel metal lines | |
| US9953834B1 (en) | Method of making self-aligned continuity cuts in mandrel and non-mandrel metal lines | |
| CN107424922A (zh) | 用以形成交叉耦接接触的装置及方法 | |
| TW201939669A (zh) | 線圖案化期間具自對準之先裁切方法 | |
| TW201937660A (zh) | 圖案化用於敷金屬之介電層之方法及相關結構 | |
| KR102255947B1 (ko) | 오버레이 오차 보호를 포함하는 패턴화 방법 | |
| US20230136674A1 (en) | Self-aligned double patterning (sadp) integration with wide line spacing | |
| EP3840034B1 (en) | Method for producing nanoscaled electrically conductive lines for semiconductor devices | |
| US8692379B2 (en) | Integrated circuit connector access region | |
| US10304845B2 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210219 Address after: California, USA Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd. Address before: Greater Cayman Islands, British Cayman Islands Patentee before: GLOBALFOUNDRIES Inc. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20201229 |