CN113646875A - 使用多线图案化的衬底加工方法 - Google Patents

使用多线图案化的衬底加工方法 Download PDF

Info

Publication number
CN113646875A
CN113646875A CN202080025316.XA CN202080025316A CN113646875A CN 113646875 A CN113646875 A CN 113646875A CN 202080025316 A CN202080025316 A CN 202080025316A CN 113646875 A CN113646875 A CN 113646875A
Authority
CN
China
Prior art keywords
sidewall spacers
sidewall
layer
mandrels
underlying layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080025316.XA
Other languages
English (en)
Inventor
高明辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN113646875A publication Critical patent/CN113646875A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/225—Oblique incidence of vaporised material on substrate
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/167—Coating processes; Apparatus therefor from the gas phase, by plasma deposition
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种方法包括提供衬底，该衬底包括由第一材料制成并且定位于下层上的芯棒。这些芯棒中的每一个包括第一侧壁和相反的第二侧壁。该方法进一步包括形成侧壁间隔物，这些侧壁间隔物由第二材料制成并且包括邻接每个相应的第一侧壁的第一侧壁间隔物和邻接每个相应的第二侧壁的第二侧壁间隔物。这些芯棒在这些侧壁间隔物的顶表面上方延伸。该方法还包括：通过在这些第一侧壁间隔物上沉积第三材料而不沉积在这些第二侧壁间隔物上，形成第一加盖侧壁间隔物；通过在这些第二侧壁间隔物上沉积第四材料而不沉积在这些第一侧壁间隔物上，形成第二加盖侧壁间隔物；以及选择性地去除该第一材料、该第二材料、该第三材料和该第四材料中的至少一者，以显露出该下层的暴露部分。

Description

使用多线图案化的衬底加工方法
相关申请的交叉引用
本申请要求于2019年4月12日提交的美国临时申请号62/833,335的优先权，该申请通过援引以其全文并入本文。
背景技术
本发明总体上涉及衬底加工，并且在具体实施例中涉及图案化衬底的方法、以及在这些方法中形成和利用的结构、设备和系统。
光刻工艺中使线宽缩小的方法历史上涉及使用具有较大数值孔径(NA)的光学器件、较短曝光波长或除了空气外的界面介质(例如，水浸)。由于常规光刻工艺的分辨率已经接近理论极限，因此制造商开始转向双重图案化(DP)方法以克服光学限制。
在材料加工方法(诸如光刻法)中，创建图案化层典型地包括向衬底的上表面施加辐射敏感材料(诸如光刻胶)薄层。这种辐射敏感材料变换成浮雕图案，该浮雕图案可以用作蚀刻掩模以将图案转印到衬底上的下层。对辐射敏感材料进行图案化总体上涉及使用例如光刻系统将光化辐射通过掩模版(和相关联的光学器件)曝光到辐射敏感材料上。然后，这种曝光之后可以是使用显影溶剂来去除辐射敏感材料的被辐射区域(如在正性光刻胶的情况下)或未被辐射区域(如在负性抗蚀剂的情况下)。掩模层可以包括多个子层。
用于将辐射或光的图案曝光到衬底上的常规光刻技术面临限制所曝光特征大小和所曝光特征之间的间距(即，间隔)的各种挑战。一种常规技术是通过使用DP方法来减弱曝光限制，以允许以比使用仅一次曝光的光刻技术可能实现的间距更小的间距来图案化更小的特征。
发明内容
根据本发明的实施例，一种图案化衬底的方法包括提供衬底，该衬底包括由第一材料制成并且定位于下层上的芯棒。这些芯棒中的每一个包括第一侧壁和与该第一侧壁相反的第二侧壁。该方法进一步包括形成侧壁间隔物，这些侧壁间隔物由第二材料制成并且包括邻接每个相应的第一侧壁的第一侧壁间隔物和邻接每个相应的第二侧壁的第二侧壁间隔物。这些芯棒在这些侧壁间隔物的顶表面上方竖直地延伸。该方法还包括：通过在这些第一侧壁间隔物的顶表面上沉积第三材料而不在这些第二侧壁间隔物上沉积该第三材料，形成第一加盖侧壁间隔物；通过在这些第二侧壁间隔物的顶表面上沉积第四材料而不在这些第一侧壁间隔物上沉积该第四材料，形成第二加盖侧壁间隔物；在多线层上形成图案化掩模层以掩蔽该多线层的一部分；以及选择性地去除该第一材料、该第二材料、该第三材料和该第四材料中的至少一者，以显露出该下层的暴露部分。这些芯棒、第一加盖侧壁间隔物和第二加盖侧壁间隔物共同限定该多线层。
根据本发明的另一实施例，一种图案化衬底的方法包括提供衬底，该衬底包括由第一材料制成并且定位于下层上的芯棒。这些芯棒中的每一个包括第一侧壁和与该第一侧壁相反的第二侧壁。该方法进一步包括形成侧壁间隔物，这些侧壁间隔物由第二材料制成并且包括邻接每个相应的第一侧壁的第一侧壁间隔物和邻接每个相应的第二侧壁的第二侧壁间隔物。这些芯棒在这些侧壁间隔物的顶表面上方竖直地延伸。该方法还包括：通过在这些第一侧壁间隔物的顶表面上沉积第三材料而不在这些第二侧壁间隔物上沉积该第三材料，形成第一加盖侧壁间隔物；通过在这些第二侧壁间隔物的顶表面上沉积第四材料而不在这些第一侧壁间隔物上沉积该第四材料，形成第二加盖侧壁间隔物；在该衬底上方沉积第五材料；在该多线层上形成图案化掩模层，以掩蔽多线层的一部分；以及选择性地去除该第一材料、该第二材料、该第三材料、该第四材料和该第五材料中的至少一者，以显露出该下层的暴露部分。该第五材料覆盖该下层的在相邻芯棒的第一覆盖侧壁间隔物与第二覆盖侧壁间隔物之间的暴露部分以形成该第五材料的线。这些芯棒、第一加盖侧壁间隔物、第二加盖侧壁间隔物以及该第五材料的线共同限定该多线层。
根据本发明的又一实施例，一种图案化衬底的方法包括提供衬底，该衬底包括由第一材料制成并且定位于下层上的芯棒。这些芯棒中的每一个包括第一侧壁和与该第一侧壁相反的第二侧壁。该方法进一步包括形成侧壁间隔物，这些侧壁间隔物由第二材料制成并且包括邻接每个相应的第一侧壁的第一侧壁间隔物和邻接每个相应的第二侧壁的第二侧壁间隔物。这些芯棒在这些侧壁间隔物的顶表面上方竖直地延伸。该方法还包括：通过在这些第一侧壁间隔物的顶表面上沉积第三材料而不在这些第二侧壁间隔物上沉积该第三材料，形成第一加盖侧壁间隔物；通过在这些第二侧壁间隔物的顶表面上沉积第四材料而不在这些第一侧壁间隔物上沉积该第四材料，形成第二加盖侧壁间隔物；在该衬底上方沉积第五材料；使用在该多线层上形成的第一图案化掩模层来切割由这些第一加盖侧壁间隔物限定的线；以及选择性地去除该第一材料、该第二材料、该第三材料、该第四材料和该第五材料中的至少一者，以显露出该下层的暴露部分。该第五材料覆盖该下层的在相邻芯棒的第一覆盖侧壁间隔物与第二覆盖侧壁间隔物之间的暴露部分以形成该第五材料的线。这些芯棒、第一加盖侧壁间隔物、第二加盖侧壁间隔物以及该第五材料的线共同限定多线层。
附图说明
为了更完整地理解本发明和其优点，现在参考结合附图进行的以下描述，在附图中：
图1A至图1E展示了根据本发明的实施例的图案化衬底的示例工艺，其中，图1A示出了沉积在定位于下层上的芯棒上方的保形间隔物材料，图1B示出了在蚀刻保形间隔物材料之后的芯棒，图1C示出了使用斜角沉积在芯棒的第一侧上形成的第一加盖材料，图1D示出了使用斜角沉积在芯棒的第二侧上形成的第二加盖材料，并且图1E示出了在相邻的侧壁间隔物之间的空间中形成的填充材料；
图2展示了根据本发明的实施例的加盖材料的斜角沉积的示意图；
图3展示了根据本发明的实施例的图案化下层的示例工艺；
图4展示了根据本发明的实施例的图案化下层的另一示例工艺；
图5A和图5B展示了根据本发明的实施例的图案化下层的又一示例工艺，其中，图5A示出了在多线图案中形成的切口，而图5B示出了转印到下层的所产生的图案；
图6展示了根据本发明的实施例的图案化衬底的示例方法；
图7展示了根据本发明的实施例的图案化衬底的另一示例方法；以及
图8展示了根据本发明的实施例的图案化衬底的又另一示例方法。
除非另外指示，否则不同图中的对应数字和符号通常指代对应的部分。绘制图以清楚地展示实施例的相关方面，并且这些图不一定按比例绘制。图中绘制的特征的边缘不一定指示特征范围的终止。
具体实施方式
下文详细讨论各种实施例的制作和使用。然而，应当理解，本文描述的各种实施例可应用于各种各样的具体情况。所讨论的具体实施例仅是制作和使用各种实施例的具体方式的说明并且不应在有限的范围内解释。
当然，如本文所述的不同步骤的讨论顺序是为了清楚起见而呈现的。通常，这些步骤可以以任何合适的顺序进行。另外，尽管可能在本披露内容的不同地方讨论了本文中的每个不同特征、技术、配置等，但是旨在每个概念可以彼此独立地或彼此组合地进行。因此，可以以许多不同的方式来实施和查看本发明。
尽管存在几种用于增加图案密度或间距密度的图案化技术，但是常规图案化技术仍遭受分辨率不良和/或被蚀刻特征表面粗糙的困扰。因此，常规技术不能提供非常小的尺寸(例如，20nm或更小)所期望的均匀度和保真度水平。可靠的常规光刻技术可以产生间距约为80nm的特征。然而，当前的和新兴的设计规范期望制造临界尺寸小于约20nm或10nm的特征。此外，利用双倍和四倍间距密度技术，可以创建亚分辨率线，但是在这些线之间形成切口或连接面临挑战，尤其是因为这样的切口所需的间距和尺寸远小于常规光刻系统的能力。
在各种实施例中，加工衬底的方法包括形成具有交替材料的多线层。每种材料都可以具有不同的蚀刻抵抗性(即，“颜色”)。该方法包括：在芯棒上形成侧壁间隔物，以及使用斜角溅射沉积在芯棒的每一侧上沉积不同的材料。然后可以沉积填充材料以填充侧壁间隔物之间的空间。然后可以将所产生的多线层与各种蚀刻图案一起使用。
一个实施例包括形成具有交替材料的多线层。每种材料都可能具有不同的蚀刻抵抗性。因此，给定的蚀刻化学试剂可以蚀刻一或多种材料而不蚀刻其他材料。可以通过首先形成芯棒来形成交替材料的线。在芯棒上沉积保形材料，并且间隔物回蚀或间隔物开口会产生侧壁间隔物。
间隔物通常具有位于芯棒顶表面的顶表面下方的成角度或弯曲的顶表面。以一定斜角执行第一沉积，沉积在芯棒的一侧的间隔物顶表面上。以一定斜角执行第二沉积，沉积在芯棒的相反侧的间隔物顶表面上。然后可以沉积填充材料以填充侧壁间隔物之间的空间。然后可以将所产生的多线层与各种蚀刻图案一起使用。
芯棒形成在诸如半导体晶圆等衬底上。可以直接图案化芯棒，或者芯棒可以是多重图案化工艺(诸如自对准双重图案(SADP)、自对准四重图案(SAQP)和对准八重图案(SAOP))的结果。初始图案可以通过使用193nm波长和浸没式扫描的光刻系统、极紫外(EUV)光刻或其他光刻系统来曝光。因此，可以直接印刷芯棒，或者芯棒可以是图案密度倍增的结果。芯棒可以是包括硬掩模材料、旋涂碳(SOC)和光刻胶的各种材料中的任一种。
本文所披露的技术可以有利地提供用于缩小间距(增加间距/特征密度)、用于产生高分辨率特征并且还用于对亚分辨率特征进行间距上(on pitch)切割的方法和工艺。本文的技术包括形成具有不同蚀刻抵抗性的材料的多线层。蚀刻掩模组合可以用于首先形成切口，然后创建鳍式场效晶体管(FinFETS)的鳍、线段或其他结构。由于切口和鳍由多种不同的材料类型限定——而不是仅由光掩模限定——因此切口可以有利地自对准鳍，以创建鳍阵列或与常规的鳍制造技术相比具有更好工艺裕度的其他结构阵列。
图1A至图1E展示了根据本发明的实施例的图案化衬底的示例工艺。图1A示出了沉积在定位于下层上的芯棒上方的保形间隔物材料。图1B示出了在蚀刻保形间隔物材料之后的芯棒。图1C示出了使用斜角沉积在芯棒的第一侧上形成的第一加盖材料。图1D示出了使用斜角沉积在芯棒的第二侧上形成的第二加盖材料。图1E示出了在相邻的侧壁间隔物之间的空间中形成的填充材料。
参考图1A，工艺100包括衬底102，该衬底包括多个芯棒106。芯棒可如图所示定位于下层104上。在一个实施例中，芯棒106包括硅。在另一实施例中，芯棒106包括碳。下层104在一些实施例中包括半导体材料，但是也可以是其他材料。可替代地，可以省略下层104。还可以包括附加层，但是为了清楚起见并未示出。
应当注意，为了简洁和清楚起见，在这里和下文中采用了惯例，其中，粘附到图案的元件x02可以是各种实施例中的衬底的相关实施方式。对于其他元件也采用了类似惯例，如通过使用类似术语结合上述的三位编号系统来明确说明的。
如图所示，保形间隔物材料108沉积在芯棒106和下层104上方。保形间隔物材料可以通过任何合适的方式沉积，诸如通过原子层沉积(ALD)或化学气相沉积(CVD)来沉积。在一个实施例中，保形间隔物材料108包括SiN。在另一实施例中，保形间隔物材料108包括SiO2。
参考图1B，(例如，通过各向异性蚀刻)蚀刻保形间隔物材料108。这将保形间隔物材料108从芯棒106的顶部以及从芯棒106之间的下层104上去除。保形间隔物材料108的剩余部分在芯棒106两侧形成间隔物。具体地，第一侧壁间隔物128形成在芯棒106的第一侧壁126上，而第二侧壁间隔物138形成在第二侧壁136上。如图所示，与芯棒106相比，第一侧壁间隔物128和第二侧壁间隔物138具有较小的高度。沉积本身可能会导致一些角落圆化。间隔物开口蚀刻可能也有助于圆化。
参考图1C，使用第一斜角沉积110将第一加盖材料112沉积在第一侧壁间隔物128的顶表面上。在一个实施例中，第一加盖材料112包括硅。在另一实施例中，第一加盖材料112包括碳。在一些实施例中，第一加盖材料112包括金属。例如，第一加盖材料112可以是氧化物、氮化物或氮氧化物。在各种实施例中，第一加盖材料112选自由下各项组成的组：SiO、SiN、SiON、Sn、SnO、Ti、TiO、TiN、Ta、TaN、Al、AlO、Zr、ZrO、Hf、HfO、W和WC。然而，对于本领域技术人员而言，其他合适的材料可能是显而易见的。
第一加盖材料112仅沉积在芯棒106的一侧(图1B中所示的第一侧壁126)上。例如，第一斜角沉积110可以是斜角物理气相沉积(PVD)溅射。溅射目标或衬底102中的一个或多个可以相对于溅射源成角度。
参考图1D，使用第二斜角沉积114将第二加盖材料116沉积在第二侧壁间隔物138的顶表面上。类似于第一加盖材料112，第二加盖材料116仅沉积在芯棒106的一侧(图1B中所示的第二侧壁136)上。适用于第二加盖材料116的材料可以类似于参考第一加盖材料112描述的材料。在本发明的实施方式中，将第二加盖材料116选择为与第一加盖材料112不同的材料，使得第一加盖材料112和第二加盖材料116有利地具有不同的蚀刻抵抗性(不同的颜色)。
第二斜角沉积114也可以是斜角PVD溅射。还可以使用其他合适的斜角沉积技术。芯棒106的高度的高于第一侧壁间隔物128和第二侧壁间隔物138，这在沉积期间遮住了每个芯棒的较远侧，从而可以有利地促进仅在芯棒106的一侧上进行沉积。
此时，已形成多线层120，该多线层包括芯棒106、第一加盖材料112和第二加盖材料116。
现在参考图1E，可以可选地使用填充材料118来填充相邻的侧壁间隔物之间的空间。例如，填充材料118可以是外涂填充物(例如，旋涂材料)或CVD沉积膜。在形成之后，可以诸如通过非选择性干法回蚀工艺或通过化学机械抛光(CMP)将填充材料118向下去除直到多线层120的顶表面。
结果是，多线层120现在包括芯棒106、第一加盖材料112、第二加盖材料116和填充材料118。多线层120可以有利地包括四种不同的未覆盖材料。取决于所选择的材料，可以在不蚀刻剩余材料的情况下蚀刻一种或多种材料(例如，由于蚀刻化学试剂的差异)。
在形成多线层120后，可以继续进行各种图案化步骤。例如，可以使用蚀刻掩模(例如，图案化掩模层)来显露多线层120上的某些区域或狭槽，然后有益地使用选择性蚀刻以高选择性来蚀刻一种或多种特定材料(颜色)。相应地，将期望的图案转印到任一下层、记忆层、硬掩模等。图3、图4、图5A和图5B提供了使用多线层将图案转印到下层的各种示例。在一些实施例中，转印到下层104的图案的临界尺寸小于约20nm。
图2展示了根据本发明的实施例的加盖材料的斜角沉积的示意图。图2的加盖材料可以是本文所述的其他加盖材料的代表，诸如图1A至图1E的第一加盖材料112或第二加盖材料116。类似标记的元件可以如先前所描述的。
参考图2，示出了芯棒206，这些芯棒具有邻接第一侧壁226的对应第一侧壁间隔物228和邻接第二侧壁236的对应第二侧壁间隔物238。第一侧壁间隔物228和第二侧壁间隔物238可以由保形间隔物材料208形成。
在斜角沉积(例如，PVD)工艺期间，从一侧沉积加盖材料212。沉积角可以取决于芯棒206、第一侧壁间隔物228和第二侧壁间隔物238的几个物理参数。例如，芯棒206可以具有平均芯棒宽度wM，侧壁间隔物可以具有平均间隔物宽度wS，并且芯棒206可以彼此间隔开间距wP。
同时，芯棒206围绕侧壁间隔物突出一定的突出高度hP，该突出高度可能由于保形间隔物材料208的圆角而被限定为一定的范围。在各种实施例中，圆化可能或多或少明显。在一些情况下，可以为突出高度hP选择平均值。本领域技术人员将认识到，图2的测量值指定也仅仅是为芯棒和侧壁间隔物的参数赋值的一种方式，用以展示沉积角与各种距离之间的关系。
如图所示，可以根据给定变量来计算(从衬底表面的法向矢量测量的)角的范围：
Figure BDA0003282848570000081
Figure BDA0003282848570000082
应当注意，取决于所使用的特定溅射角度，可以在芯棒的顶部上沉积更多或更少的加盖材料212。然后可以从另一侧以斜角沉积来重复该工艺。尽管上文限定的沉积角的范围可能是期望的，但是也可以使用其他角度。例如，也可以使用比等式(2)中的角度更大的角度。
如可以理解的，本文的技术可以用于线图案化、沟槽图案化、接触孔图案化等等。图3、图4、图5A和图5B提供了使用多线层将图案转印到下层的各种示例。
图3展示了根据本发明的实施例的图案化下层的示例工艺。图3的工艺可以是本文所述的其他工艺(诸如例如图1A至图1E的工艺)的具体实施方式或延伸。类似标记的元件可以如先前所描述的。
参考图3，工艺300包括多线层320，该多线层包括四种暴露的材料：芯棒306、第一加盖材料312、第二加盖材料316和填充材料318。多线层320设置在衬底302上并且可以定位于下层304上方。如前所述，上述材料中的每一种可以具有相对于其他材料的蚀刻选择性。工艺300展示了间隔物限定线图案化流程。
在多线层320中的四种不同材料可使用适当的蚀刻化学试剂独立选择的情况下，可以去除任何线组合以转印到下层304。对于线图案化，可以去除三条线。例如，如图所示，可以选择性地去除第一加盖材料312，然后还可以去除芯棒306和填充材料318。
在一个实施例中，选择性地去除第一加盖材料312，并且可以使用不明显蚀刻第二加盖材料316的化学试剂来各向异性地蚀刻掉芯棒306、保形间隔物材料308和填充材料318。通过这种方式，可以有利地将第二加盖材料316用作掩模来保护保形间隔物材料308。也可以选择性地单独去除芯棒306和填充材料318。
然后，将包括第二加盖材料316的多线层320的剩余线用作蚀刻掩模。还可以包括附加掩模(诸如图案化掩模层)以在下层304中形成附加结构(例如，栅极、鳍、接触点等)。在各种实施例中，所使用的蚀刻化学试剂不会明显地蚀刻第二加盖材料316，但是会蚀刻下层304。
在一个实施例中，所使用的蚀刻化学试剂不会明显蚀刻第二加盖材料316，但是会蚀刻下层304、芯棒306、保形间隔物材料308和填充材料318。蚀刻化学试剂可以也不蚀刻衬底302(例如，用作蚀刻停止层)。
在多线层320上方形成的一个或多个蚀刻掩模可以进一步限定要转印到下层304的给定图案。在一些实施例中，转印到下层304的图案的临界尺寸小于约20nm。
图4展示了根据本发明的实施例的图案化下层的另一示例工艺。图4的工艺可以是本文所述的其他工艺(诸如例如图1A至图1E的工艺)的具体实施方式或延伸。类似标记的元件可以如先前所描述的。
参考图4，工艺400包括多线层420，该多线层包括四种暴露的材料：芯棒406、第一加盖材料412、第二加盖材料416和填充材料418。多线层420设置在衬底402上并且可以定位于下层404上方。与工艺300相比，工艺400展示了间隔物限定沟槽图案化流程。
对于沟槽图案化，可以去除单一条线。例如，可以选择性地去除第一加盖材料412。然后可以将包括芯棒406、第二加盖材料416和填充材料418的多线层420的剩余三条线用作蚀刻掩模。还可以包括附加掩模(诸如图案化掩模层)以在下层404中形成附加结构(例如，栅极、鳍、接触点等)。在各种实施例中，所使用的蚀刻化学试剂不会明显地蚀刻芯棒406、第二加盖材料416和填充材料418，但是会蚀刻下层404。
在一个实施例中，所使用的蚀刻化学试剂不会明显地蚀刻芯棒406、第二加盖材料416和填充材料418，但是会蚀刻下层304和保形间隔物材料408。蚀刻化学试剂可以也不蚀刻衬底302(例如，用作蚀刻停止层)。
如前所述，在多线层420上方形成的一个或多个蚀刻掩模可以进一步限定要转印到下层404的给定图案。在一些实施例中，转印到下层404的图案的临界尺寸小于约20nm。
图5A和图5B展示了根据本发明的实施例的图案化下层的又一示例工艺。图5A示出了在多线图案中形成的切口。图5B示出了转印到下层的所产生的图案。图5A和图5B的工艺可以是本文所述的其他工艺(诸如例如图1A至图1E的工艺)的具体实施方式或延伸。类似标记的元件可以如先前所描述的。
参考图5A，可以在多线层520上方使用(例如使用光刻法限定的)一个或多个附加掩模，以在包含第一加盖材料512的线中形成第一切口521，并且在包含第二加盖材料516的线中形成第二切口522。切口也可以形成在包含芯棒506和/或填充材料518的线中(例如，鳍缺口可以借助于蚀刻抵抗性通过自对准放置在任何期望的位置处)。在一些情况下，可能有益的是在间隔物线(如图所示的第一加盖材料512和第二加盖材料516)中形成切口，以利用间隔物宽度的改善的均匀性。
如图所示，第一切口521和第二切口522暴露了设置在衬底502上的下层504。在一些情况下，用于形成第一切口521和第二切口522的附加掩模的分辨率大于多线层520的线宽。在各种实施例中，用于限定第一切口的图案化掩模层的临界尺寸大于通过多线层520转印到下层的图案的临界尺寸的两倍。在一些实施例中，用于限定第一切口的图案化掩模层的临界尺寸大于通过多线层520转印到下层的图案的临界尺寸的四倍。在一个实施例中，用于限定第一切口的图案化掩模层的临界尺寸约为通过多线层520转印到下层的图案的临界尺寸的四倍。在一些实施例中，转印到下层504的图案的临界尺寸小于约20nm。
现在参考5B，如图所示，包括第一切口521及第二切口522的多线层520的图案被转印到下层504。该示例中的特征有利地具有由保形间隔物材料508制成的侧壁间隔物的宽度。与常规技术相比，本文所述的多线层520和其他实施例的多线层可以提供以下益处中的一个或多个：线均匀性提高、线宽减小和线密度增大。
图6展示了根据本发明的实施例的图案化衬底的示例方法。可以使用如本文所述的实施例工艺来执行图6的方法。例如，图6的方法可以与图1A至图1E、图2至图4、图5A和图5B的实施例中的任一个组合。下文的方法步骤可以按如对于本领域技术人员而言可以显而易见的任何适合的顺序执行。
参考图6，方法600的步骤601为提供衬底，该衬底包括由第一材料制成并且定位于下层上的芯棒。这些芯棒中的每一个包括第一侧壁和与该第一侧壁相反的第二侧壁。步骤602包括形成侧壁间隔物，这些侧壁间隔物由第二材料制成并且包括邻接每个相应的第一侧壁的第一侧壁间隔物和邻接每个相应的第二侧壁的第二侧壁间隔物。这些芯棒在这些侧壁间隔物的顶表面上方竖直地延伸。
步骤603包括通过在这些第一侧壁间隔物的顶表面上沉积第三材料而不在这些第二侧壁间隔物上沉积该第三材料，形成第一加盖侧壁间隔物。在步骤604中，通过在这些第二侧壁间隔物的顶表面上沉积第四材料而不在这些第一侧壁间隔物上沉积该第四材料，形成第二加盖侧壁间隔物。这些芯棒、第一加盖侧壁间隔物和第二加盖侧壁间隔物共同限定多线层。
方法600进一步包括在步骤605中，在该多线层上形成图案化掩模层，以掩蔽该多线层的一部分。步骤606是选择性地去除该第一材料、该第二材料、该第三材料和该第四材料中的至少一者，以显露出该下层的暴露部分。
图7展示了根据本发明的实施例的图案化衬底的另一示例方法。可以使用如本文所述的实施例工艺来执行图7的方法。例如，图7的方法可以与图1A至图1E、图2至图4、图5A和图5B的实施例中的任一个组合。进一步地，图7的方法也可以与图6的方法组合。下文的方法步骤可以按如对于本领域技术人员而言可以显而易见的任何适合的顺序执行。
参考图7，方法700的步骤701为提供衬底，该衬底包括由第一材料制成并且定位于下层上的芯棒。这些芯棒中的每一个包括第一侧壁和与该第一侧壁相反的第二侧壁。步骤702包括形成侧壁间隔物，这些侧壁间隔物由第二材料制成并且包括邻接每个相应的第一侧壁的第一侧壁间隔物和邻接每个相应的第二侧壁的第二侧壁间隔物。这些芯棒在这些侧壁间隔物的顶表面上方竖直地延伸。
步骤703包括通过在这些第一侧壁间隔物的顶表面上沉积第三材料而不在这些第二侧壁间隔物上沉积该第三材料，形成第一加盖侧壁间隔物。在步骤704中，通过在这些第二侧壁间隔物的顶表面上沉积第四材料而不在这些第一侧壁间隔物上沉积该第四材料，形成第二加盖侧壁间隔物。
方法700的步骤705包括在衬底上方沉积第五材料。该第五材料覆盖该下层的在相邻芯棒的第一覆盖侧壁间隔物与第二覆盖侧壁间隔物之间的暴露部分以形成该第五材料的线。这些芯棒、第一加盖侧壁间隔物、第二加盖侧壁间隔物以及该第五材料的线共同限定多线层。
步骤706是在该多线层上形成图案化掩模层，以掩蔽该多线层的一部分。在步骤707中，选择性地去除该第一材料、该第二材料、该第三材料、该第四材料和该第五材料中的至少一者，以显露出该下层的暴露部分。
图8展示了根据本发明的实施例的图案化衬底的又另一示例方法。可以使用如本文所述的实施例工艺来执行图8的方法。例如，图8的方法可以与图1A至图1E、图2至图4、图5A和图5B的实施例中的任一个组合。进一步地，图8的方法也可以与图6和图7的方法之一或全部组合。下文的方法步骤可以按如对于本领域技术人员而言可以显而易见的任何适合的顺序执行。
参考图8，方法800的步骤801为提供衬底，该衬底包括由第一材料制成并且定位于下层上的芯棒。这些芯棒中的每一个包括第一侧壁和与该第一侧壁相反的第二侧壁。步骤802包括形成侧壁间隔物，这些侧壁间隔物由第二材料制成并且包括邻接每个相应的第一侧壁的第一侧壁间隔物和邻接每个相应的第二侧壁的第二侧壁间隔物。这些芯棒在这些侧壁间隔物的顶表面上方竖直地延伸。
步骤803包括通过在这些第一侧壁间隔物的顶表面上沉积第三材料而不在这些第二侧壁间隔物上沉积该第三材料，形成第一加盖侧壁间隔物。在步骤804中，通过在这些第二侧壁间隔物的顶表面上沉积第四材料而不在这些第一侧壁间隔物上沉积该第四材料，形成第二加盖侧壁间隔物。
方法800的步骤805包括在衬底上方沉积第五材料。该第五材料覆盖该下层的在相邻芯棒的第一覆盖侧壁间隔物与第二覆盖侧壁间隔物之间的暴露部分以形成该第五材料的线。这些芯棒、第一加盖侧壁间隔物、第二加盖侧壁间隔物以及该第五材料的线共同限定多线层。
在步骤806中，使用在该多线层上形成的第一图案化掩模层来切割由这些第一加盖侧壁间隔物限定的线。步骤807包括选择性地去除该第一材料、该第二材料、该第三材料、该第四材料和该第五材料中的至少一者，以显露出该下层的暴露部分。
本文的技术解决了光刻重叠问题，并且还解决了边缘放置误差的挑战。在本文中可以用至少四种颜色或材料来形成多线层。然后选择性的材料蚀刻进一步使给定的狭槽开口、接触点开口或其他蚀刻掩模图案变窄。ALD线可以用于转印最终的线，以最大限度地减少线的CD变化。单线拉制(single line pull)可以用宽松阻挡光刻来执行。本文的技术可以用于切割(FinFET的)存储器鳍。因此，任何类型的阻挡掩模或保持掩模可与本文的多线层一起使用，以进行进一步的自对准图案化。
在前面的描述中，已经阐明了具体细节，比如加工系统的特定几何形状以及对其中使用的各种部件和工艺的描述。然而，应当理解，本文的技术可以在脱离这些具体细节的其他实施例中实践，并且这些细节是出于解释而非限制的目的。已经参考附图描述了本文披露的实施例。类似地，出于解释的目的，已经提出了具体的数字、材料和配置以便提供透彻的理解。然而，可以在没有这些具体细节的情况下实践实施例。具有基本相同的功能结构的部件由相似的附图标记表示，并且因此可以省略任何多余的描述。
已经将各种技术描述为多个独立的操作以帮助理解各种实施例。描述的顺序不应当解释为意味着这些操作一定是依赖于顺序的。实际上，这些操作无需按照呈现的顺序进行。可以以与所描述的实施例不同的顺序来进行所描述的操作。在附加实施例中，可以进行各种附加操作和/或可以省略所描述的操作。
如本文所使用的，“衬底”或“目标衬底”通常是指根据本发明被加工的对象。衬底可以包括器件(特别是半导体或其他电子器件)的任何材料部分或结构，并且可以例如是基础衬底结构(比如半导体晶圆、掩模版)、或基础衬底结构上或上覆的层(比如薄膜)。因此，衬底不限于图案化或未图案化的任何特定基础结构、下层或上覆层，而是设想为包括任何这种层或基础结构、以及层和/或基础结构的任何组合。该描述可以参考特定类型的衬底，但这仅出于说明性目的。
这里总结了本发明的示例实施例。从说明书的整体以及本文提出的权利要求中也可以理解其他实施例。
示例1.一种图案化衬底的方法，该方法包括：提供衬底，该衬底包括由第一材料制成并且定位于下层上的芯棒，这些芯棒中的每一个包括第一侧壁和与该第一侧壁相反的第二侧壁；形成侧壁间隔物，这些侧壁间隔物由第二材料制成并且包括邻接每个相应的第一侧壁的第一侧壁间隔物和邻接每个相应的第二侧壁的第二侧壁间隔物，这些芯棒在这些侧壁间隔物的顶表面上方竖直地延伸；通过在这些第一侧壁间隔物的顶表面上沉积第三材料而不在这些第二侧壁间隔物上沉积该第三材料，形成第一加盖侧壁间隔物；通过在这些第二侧壁间隔物的顶表面上沉积第四材料而不在这些第一侧壁间隔物上沉积该第四材料，形成第二加盖侧壁间隔物，其中，这些芯棒、第一加盖侧壁间隔物和第二加盖侧壁间隔物共同限定多线层；在该多线层上形成图案化掩模层，以掩蔽该多线层的一部分；以及选择性地去除该第一材料、该第二材料、该第三材料和该第四材料中的至少一者，以显露出该下层的暴露部分。
示例2.如示例1所述的方法，其中，该第三材料经由成角度的物理气相沉积(PVD)成角度溅射来沉积。
示例3.如示例1至2中任一项所述的方法，其中，选定的沉积角、选定的沉积方向以及选定的从这些侧壁间隔物的顶表面测量的平均芯棒高度防止当在这些第一侧壁间隔物上进行沉积时沉积在这些第二侧壁间隔物的顶表面上，并且防止当在这些第一侧壁间隔物的顶表面上进行沉积时沉积在这些第一侧壁间隔物的顶表面上。
示例4.如示例3所述的方法，其中，该选定的沉积角的正切大于一定比率，该比率等于芯棒间距减去平均间隔物宽度与平均芯棒宽度之和、然后除以选定的平均芯棒高度。
示例5.如示例1至4中任一项所述的方法，进一步包括将由该暴露部分限定的图案转印到该下层。
示例6.如示例5所述的方法，其中，由该暴露部分限定的转印到该下层的图案包括小于约20nm的临界尺寸。
示例7.如示例1至6中任一项所述的方法，其中，选择性地去除包括：选择性地去除选自由以下各项组成的组中的至少三种材料：来自该多线层的该第一材料、该第二材料、该第三材料和该第四材料；以及将由剩余线限定的图案转印到该下层。
示例8.如示例7所述的方法，其中，由该剩余线限定的转印到该下层的图案包括小于约20nm的临界尺寸。
示例9.如示例1至8之一所述的方法，进一步包括：在这些芯棒、这些第一加盖侧壁间隔物和这些第二加盖侧壁间隔物上方沉积第五材料；其中，该多线层包括特征组之间的开口，每个特征组包括一个芯棒、一个第一加盖侧壁间隔物和一个第二加盖侧壁间隔物；并且其中，该第五材料填充该多线层中的开口并在该多线层中限定附加线。
示例10.一种图案化衬底的方法，该方法包括：提供衬底，该衬底包括由第一材料制成并且定位于下层上的芯棒，这些芯棒中的每一个包括第一侧壁和与该第一侧壁相反的第二侧壁；形成侧壁间隔物，这些侧壁间隔物由第二材料制成并且包括邻接每个相应的第一侧壁的第一侧壁间隔物和邻接每个相应的第二侧壁的第二侧壁间隔物，这些芯棒在这些侧壁间隔物的顶表面上方竖直地延伸；通过在这些第一侧壁间隔物的顶表面上沉积第三材料而不在这些第二侧壁间隔物上沉积该第三材料，形成第一加盖侧壁间隔物；通过在这些第二侧壁间隔物的顶表面上沉积第四材料而不在这些第一侧壁间隔物上沉积该第四材料，形成第二加盖侧壁间隔物；在该衬底上方沉积第五材料，该第五材料覆盖该下层的在相邻芯棒的第一覆盖侧壁间隔物与第二覆盖侧壁间隔物之间的暴露部分以形成该第五材料的线，其中，这些芯棒、第一覆盖侧壁间隔物、第二覆盖侧壁间隔物以及该第五材料的线共同限定多线层；在该多线层上形成图案化掩模层，以掩蔽该多线层的一部分；以及选择性地去除该第一材料、该第二材料、该第三材料、该第四材料和该第五材料中的至少一者，以显露出该下层的暴露部分。
示例11.如示例10所述的方法，进一步包括将由该暴露部分限定的图案转印到该下层。
示例12.如示例11所述的方法，其中，选择性地去除包括：选择性地去除该第三材料，以显露出这些第一侧壁间隔物；去除这些第一侧壁间隔物；并且其中，该暴露部分是该下层的先前由这些第一侧壁间隔物覆盖的区域。
示例13.如示例11所述的方法，其中，由该暴露部分限定的转印到该下层的图案包括小于约20nm的临界尺寸。
示例14.如示例10至13中任一项所述的方法，其中，选择性地去除包括：选择性地去除选自由以下各项组成的组中的至少三种材料：来自该多线层的该第一材料、该第二材料、该第三材料、该第四材料和该第五材料；以及将由剩余线限定的图案转印到该下层。
示例15.如示例14所述的方法，其中，由该剩余线限定的转印到该下层的图案包括小于约20nm的临界尺寸。
示例16.一种图案化衬底的方法，该方法包括：提供衬底，该衬底包括由第一材料制成并且定位于下层上的芯棒，这些芯棒中的每一个包括第一侧壁和与该第一侧壁相反的第二侧壁；形成侧壁间隔物，这些侧壁间隔物由第二材料制成并且包括邻接每个相应的第一侧壁的第一侧壁间隔物和邻接每个相应的第二侧壁的第二侧壁间隔物，这些芯棒在这些侧壁间隔物的顶表面上方竖直地延伸；通过在这些第一侧壁间隔物的顶表面上沉积第三材料而不在这些第二侧壁间隔物上沉积该第三材料，形成第一加盖侧壁间隔物；通过在这些第二侧壁间隔物的顶表面上沉积第四材料而不在这些第一侧壁间隔物上沉积该第四材料，形成第二加盖侧壁间隔物；在该衬底上方沉积第五材料，该第五材料覆盖该下层的在相邻芯棒的第一覆盖侧壁间隔物与第二覆盖侧壁间隔物之间的暴露部分以形成该第五材料的线，其中，这些芯棒、第一覆盖侧壁间隔物、第二覆盖侧壁间隔物以及该第五材料的线共同限定多线层；使用在该多线层上形成的第一图案化掩模层来切割由这些第一加盖侧壁间隔物限定的线；以及选择性地去除该第一材料、该第二材料、该第三材料、该第四材料和该第五材料中的至少一者，以显露出该下层的暴露部分。
示例17.如示例16所述的方法，进一步包括：使用在该多线层上形成的第二图案化掩模层来切割由这些第二加盖侧壁间隔物限定的线。
示例18.如示例16和17之一所述的方法，进一步包括：转印由该下层的暴露部分限定的图案；其中，由该暴露部分限定的转印到该下层的图案包括小于约20nm的第一临界尺寸；并且其中，该第一图案化掩模层包括第二临界尺寸，该第二临界尺寸约为该第一临界尺寸的四倍。
示例19.如示例18所述的方法，其中，选择性地去除包括：从该多线层中选择性地去除该第一材料和该第五材料；并且由该暴露部分限定的转印到该下层的图案包括FinFET的鳍，每个鳍具有小于约20nm的宽度。
示例20.如示例16至19之一所述的方法，其中，选择性地去除包括：选择性地去除选自由以下各项组成的组中的至少三种材料：来自该多线层的该第一材料、该第二材料、该第三材料、该第四材料和该第五材料；以及将由剩余线限定的图案转印到该下层；其中，由该暴露部分限定的转印到该下层的图案包括小于约20nm的第一临界尺寸；并且其中，该第一图案化掩模层包括第二临界尺寸，该第二临界尺寸约为该第一临界尺寸的四倍。
尽管已经参考说明性实施例描述了本发明，但是此描述并非旨在以限制性的意义来解释。参考描述，说明性实施例以及本发明的其他实施例的各种修改和组合对于本领域技术人员将是显而易见的。因此，意图是所附权利要求涵盖任何这种修改或实施例。

Claims (20)

1.一种图案化衬底的方法，该方法包括：
提供衬底，该衬底包括由第一材料制成并且定位于下层上的芯棒，这些芯棒中的每一个包括第一侧壁和与该第一侧壁相反的第二侧壁；
形成侧壁间隔物，这些侧壁间隔物由第二材料制成并且包括邻接每个相应的第一侧壁的第一侧壁间隔物和邻接每个相应的第二侧壁的第二侧壁间隔物，这些芯棒在这些侧壁间隔物的顶表面上方竖直地延伸；
通过在这些第一侧壁间隔物的顶表面上沉积第三材料而不在这些第二侧壁间隔物上沉积该第三材料，形成第一加盖侧壁间隔物；
通过在这些第二侧壁间隔物的顶表面上沉积第四材料而不在这些第一侧壁间隔物上沉积该第四材料，形成第二加盖侧壁间隔物，其中，这些芯棒、第一加盖侧壁间隔物和第二加盖侧壁间隔物共同限定多线层；
在该多线层上形成图案化掩模层，以掩蔽该多线层的一部分；以及
选择性地去除该第一材料、该第二材料、该第三材料和该第四材料中的至少一者，以显露出该下层的暴露部分。
2.如权利要求1所述的方法，其中，该第三材料经由成角度的物理气相沉积(PVD)成角度溅射来沉积。
3.如权利要求1所述的方法，其中，选定的沉积角、选定的沉积方向以及选定的从这些侧壁间隔物的顶表面测量的平均芯棒高度防止当在这些第一侧壁间隔物上进行沉积时沉积在这些第二侧壁间隔物的顶表面上，并且防止当在这些第一侧壁间隔物的顶表面上进行沉积时沉积在这些第一侧壁间隔物的顶表面上。
4.如权利要求3所述的方法，其中，该选定的沉积角的正切大于一定比率，该比率等于芯棒间距减去平均间隔物宽度与平均芯棒宽度之和、然后除以选定的平均芯棒高度。
5.如权利要求1所述的方法，进一步包括将由该暴露部分限定的图案转印到该下层。
6.如权利要求5所述的方法，其中，由该暴露部分限定的转印到该下层的图案包括小于约20nm的临界尺寸。
7.如权利要求1所述的方法，其中，选择性地去除包括：选择性地去除选自由以下各项组成的组中的至少三种材料：来自该多线层的该第一材料、该第二材料、该第三材料和该第四材料；以及将由剩余线限定的图案转印到该下层。
8.如权利要求7所述的方法，其中，由该剩余线限定的转印到该下层的图案包括小于约20nm的临界尺寸。
9.如权利要求1所述的方法，进一步包括：
在这些芯棒、这些第一加盖侧壁间隔物和这些第二加盖侧壁间隔物上方沉积第五材料；
其中，该多线层包括特征组之间的开口，每个特征组包括一个芯棒、一个第一加盖侧壁间隔物和一个第二加盖侧壁间隔物；并且
其中，该第五材料填充该多线层中的开口并在该多线层中限定附加线。
10.一种图案化衬底的方法，该方法包括：
提供衬底，该衬底包括由第一材料制成并且定位于下层上的芯棒，这些芯棒中的每一个包括第一侧壁和与该第一侧壁相反的第二侧壁；
形成侧壁间隔物，这些侧壁间隔物由第二材料制成并且包括邻接每个相应的第一侧壁的第一侧壁间隔物和邻接每个相应的第二侧壁的第二侧壁间隔物，这些芯棒在这些侧壁间隔物的顶表面上方竖直地延伸；
通过在这些第一侧壁间隔物的顶表面上沉积第三材料而不在这些第二侧壁间隔物上沉积该第三材料，形成第一加盖侧壁间隔物；
通过在这些第二侧壁间隔物的顶表面上沉积第四材料而不在这些第一侧壁间隔物上沉积该第四材料，形成第二加盖侧壁间隔物；
在该衬底上方沉积第五材料，该第五材料覆盖该下层的在相邻芯棒的第一覆盖侧壁间隔物与第二覆盖侧壁间隔物之间的暴露部分以形成该第五材料的线，其中，这些芯棒、第一覆盖侧壁间隔物、第二覆盖侧壁间隔物以及该第五材料的线共同限定多线层；
在该多线层上形成图案化掩模层，以掩蔽该多线层的一部分；以及
选择性地去除该第一材料、该第二材料、该第三材料、该第四材料和该第五材料中的至少一者，以显露出该下层的暴露部分。
11.如权利要求10所述的方法，进一步包括将由该暴露部分限定的图案转印到该下层。
12.如权利要求11所述的方法，其中，选择性地去除包括：
选择性地去除该第三材料，以显露出这些第一侧壁间隔物；
去除这些第一侧壁间隔物；并且
其中，该暴露部分是该下层的先前由这些第一侧壁间隔物覆盖的区域。
13.如权利要求11所述的方法，其中，由该暴露部分限定的转印到该下层的图案包括小于约20nm的临界尺寸。
14.如权利要求10所述的方法，其中，选择性地去除包括：选择性地去除选自由以下各项组成的组中的至少三种材料：来自该多线层的该第一材料、该第二材料、该第三材料、该第四材料和该第五材料；以及将由剩余线限定的图案转印到该下层。
15.如权利要求14所述的方法，其中，由该剩余线限定的转印到该下层的图案包括小于约20nm的临界尺寸。
16.一种图案化衬底的方法，该方法包括：
提供衬底，该衬底包括由第一材料制成并且定位于下层上的芯棒，这些芯棒中的每一个包括第一侧壁和与该第一侧壁相反的第二侧壁；
形成侧壁间隔物，这些侧壁间隔物由第二材料制成并且包括邻接每个相应的第一侧壁的第一侧壁间隔物和邻接每个相应的第二侧壁的第二侧壁间隔物，这些芯棒在这些侧壁间隔物的顶表面上方竖直地延伸；
通过在这些第一侧壁间隔物的顶表面上沉积第三材料而不在这些第二侧壁间隔物上沉积该第三材料，形成第一加盖侧壁间隔物；
通过在这些第二侧壁间隔物的顶表面上沉积第四材料而不在这些第一侧壁间隔物上沉积该第四材料，形成第二加盖侧壁间隔物；
在该衬底上方沉积第五材料，该第五材料覆盖该下层的在相邻芯棒的第一覆盖侧壁间隔物与第二覆盖侧壁间隔物之间的暴露部分以形成该第五材料的线，其中，这些芯棒、第一覆盖侧壁间隔物、第二覆盖侧壁间隔物以及该第五材料的线共同限定多线层；
使用在该多线层上形成的第一图案化掩模层来切割由这些第一加盖侧壁间隔物限定的线；并且
选择性地去除该第一材料、该第二材料、该第三材料、该第四材料和该第五材料中的至少一者，以显露出该下层的暴露部分。
17.如权利要求16所述的方法，进一步包括：
使用在该多线层上形成的第二图案化掩模层来切割由这些第二加盖侧壁间隔物限定的线。
18.如权利要求16所述的方法，进一步包括：
转印由该下层的暴露部分限定的图案；
其中，由该暴露部分限定的转印到该下层的图案包括小于约20nm的第一临界尺寸；并且
其中，该第一图案化掩模层包括第二临界尺寸，该第二临界尺寸约为该第一临界尺寸的四倍。
19.如权利要求18所述的方法，其中，选择性地去除包括：
从该多线层中选择性地去除该第一材料和该第五材料；并且
由该暴露部分限定的转印到该下层的图案包括FinFET的鳍，每个鳍具有小于约20nm的宽度。
20.如权利要求16所述的方法，其中，选择性地去除包括：
选择性地去除选自由以下各项组成的组中的至少三种材料：来自该多线层的该第一材料、该第二材料、该第三材料、该第四材料和该第五材料；以及将由剩余线限定的图案转印到该下层；
其中，由该暴露部分限定的转印到该下层的图案包括小于约20nm的第一临界尺寸；并且
其中，该第一图案化掩模层包括第二临界尺寸，该第二临界尺寸约为该第一临界尺寸的四倍。
CN202080025316.XA 2019-04-12 2020-03-31 使用多线图案化的衬底加工方法 Pending CN113646875A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962833335P 2019-04-12 2019-04-12
US62/833,335 2019-04-12
PCT/US2020/025976 WO2020210088A1 (en) 2019-04-12 2020-03-31 Substrate processing method using multiline patterning

Publications (1)

Publication Number Publication Date
CN113646875A true CN113646875A (zh) 2021-11-12

Family

ID=72748189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080025316.XA Pending CN113646875A (zh) 2019-04-12 2020-03-31 使用多线图案化的衬底加工方法

Country Status (5)

Country Link
US (1) US11515160B2 (zh)
KR (1) KR20210139474A (zh)
CN (1) CN113646875A (zh)
TW (1) TW202107533A (zh)
WO (1) WO2020210088A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3723112B1 (en) * 2019-04-09 2023-12-20 Imec Vzw Method for forming a gate mask layer
JP7418306B2 (ja) * 2020-08-11 2024-01-19 東京エレクトロン株式会社 パターン形成方法
US20230178379A1 (en) * 2021-12-07 2023-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Film deposition for patterning process

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8906807B2 (en) * 2012-10-10 2014-12-09 International Business Machines Corporation Single fin cut employing angled processing methods
US20140291761A1 (en) * 2013-03-29 2014-10-02 International Business Machines Corporation Asymmetric Spacers
US9685440B1 (en) * 2016-06-29 2017-06-20 International Business Machines Corporation Forming fins utilizing alternating pattern of spacers
US10002762B2 (en) * 2016-09-09 2018-06-19 International Business Machines Corporation Multi-angled deposition and masking for custom spacer trim and selected spacer removal
WO2018182717A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Colored self-aligned subtractive patterning

Also Published As

Publication number Publication date
WO2020210088A1 (en) 2020-10-15
KR20210139474A (ko) 2021-11-22
TW202107533A (zh) 2021-02-16
US11515160B2 (en) 2022-11-29
US20200328082A1 (en) 2020-10-15

Similar Documents

Publication Publication Date Title
US11107682B2 (en) Method for patterning a substrate using a layer with multiple materials
US9818611B2 (en) Methods of forming etch masks for sub-resolution substrate patterning
CN108369899B (zh) 形成用于亚分辨率基板图案化的蚀刻掩模的方法
TWI633583B (zh) 形成記憶體fin圖案的方法與系統
US10366890B2 (en) Method for patterning a substrate using a layer with multiple materials
US9425049B2 (en) Cut first self-aligned litho-etch patterning
US11515160B2 (en) Substrate processing method using multiline patterning
CN109075124B (zh) 使用具有多种材料的层对基底进行图案化的方法
US11854806B2 (en) Method for pattern reduction using a staircase spacer
CN109983564B (zh) 亚分辨率衬底图案化的方法
US10923363B1 (en) Method for increasing pattern density on a wafer
CN111640655B (zh) 半导体器件及其形成方法
CN107004577B (zh) 包括叠对误差保护的图案化方法
US20240087892A1 (en) Double Patterning Method of Patterning a Substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination