TWI597812B - 驅動電路及接腳輸出順序編排方法 - Google Patents

驅動電路及接腳輸出順序編排方法 Download PDF

Info

Publication number
TWI597812B
TWI597812B TW104138279A TW104138279A TWI597812B TW I597812 B TWI597812 B TW I597812B TW 104138279 A TW104138279 A TW 104138279A TW 104138279 A TW104138279 A TW 104138279A TW I597812 B TWI597812 B TW I597812B
Authority
TW
Taiwan
Prior art keywords
pin
pins
row
driving circuit
distance
Prior art date
Application number
TW104138279A
Other languages
English (en)
Other versions
TW201711155A (zh
Inventor
Shin Tai Lo
Cheng Nan Lin
Shao Ping Hung
Original Assignee
Raydium Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raydium Semiconductor Corp filed Critical Raydium Semiconductor Corp
Publication of TW201711155A publication Critical patent/TW201711155A/zh
Application granted granted Critical
Publication of TWI597812B publication Critical patent/TWI597812B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731—Optimisation thereof
    • H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

驅動電路及接腳輸出順序編排方法
本發明係與驅動電路有關，尤其是關於一種具有接腳輸出順序編排功能之驅動電路及接腳輸出順序編排方法。
一般而言，若傳統的驅動IC係針對Chip on Glass(COG)應用來進行產品設計，其IC接腳之間距(Pitch)通常較小，例如IC接腳之間距可以是11um。至於針對Chip on Film(COF)應用來進行產品設計，其IC接腳之間距(Pitch)通常較大，例如IC接腳之間距可以是22um。因此，具有較小接腳間距之COG驅動IC即難以應用於具有較大接腳間距之COF驅動IC。
為了讓傳統的驅動IC能同時符合COG與COF走線間距的要求而可應用於COG與COF的產品中，其IC接腳之間距勢必要採用較大的22um，而不是較小的11um，這將會造成傳統的驅動IC需較大的尺寸及較高的成本等缺點，亟待克服。
有鑑於此，本發明提出一種驅動電路及接腳輸出順序編排方法，以有效解決先前技術所遭遇到之上述種種問題。
根據本發明之一具體實施例為一種驅動電路。於此實施例中，驅動電路具有接腳輸出順序編排功能。驅動電路包含(M*N)個接腳及編排模組。(M*N)個接腳包含第一接腳、第二接腳、…及第(M*N)接腳。第一接腳至第N接腳係沿第一方向以特定距離間隔排列為第一排接腳、第(N+1)接腳至第2N接腳係沿第一方向以特定距離間隔排列為第二排接 腳、…、第[(M-1)*N+1]接腳至第(M*N)接腳係沿第一方向以特定距離間隔排列為第M排接腳；第一排接腳~第M排接腳之間係沿第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數。編排模組耦接(M*N)個接腳，用以根據驅動電路之不同應用模式相對應地編排(M*N)個接腳之接腳輸出順序。
於一實施例中，若M=4，當驅動電路之應用模式為COG模式時，編排模組所編排的(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)第一接腳、(S2)第(2N+1)接腳、(S3)第(N+1)接腳、(S4)第(3N+1)接腳、…、(S4N-3)第N接腳、(S4N-2)第3N接腳、(S4N-1)第2N接腳、(S4N)第4N接腳，致使具有相鄰輸出順序之兩接腳間的距離能對應於COG模式。
於一實施例中，若M=4，當驅動電路之應用模式為COG模式時，編排模組所編排的(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)第4N接腳、(S2)第2N接腳、(S3)第3N接腳、(S4)第N接腳、…、(S4N-3)第(3N+1)接腳、(S4N-2)第(N+1)接腳、(S4N-1)第(2N+1)接腳、(S4N)第一接腳，致使具有相鄰輸出順序之兩接腳間的距離能對應於COG模式。
於一實施例中，若M=4，當驅動電路之應用模式為COF模式時，編排模組所編排的(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)第四排接腳中之第(3N+K)接腳、(S2)第三排接腳中之第(2N+K)接腳、(S3)第四排接腳中之第(3N+K-1)接腳、(S4)第三排接腳中之第(2N+K-1)接腳、…、第四排接腳中之第(3N+1)接腳、第三排接腳中之第(2N+1)接腳、第一排接腳中之第1接腳、第二排接腳中之第(N+1)接腳、…、第一排接腳中之第N接腳、第二排接腳中之第2N接腳、第四排接腳中之第4N接腳、第三排接腳中之第3N接腳、…、(S4N-1)第四排接腳中之第(3N+K+1)接腳、(S4N)第三排接腳中之第(2N+K+1)接腳，K為正整數且1≦K≦N，致使具有相鄰輸出順序之兩接腳間的距離能對應於COF模式。
於一實施例中，若M=4，當驅動電路之應用模式為COF模式時，編排模組所編排的(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)第一排接腳中之第K接腳、(S2)第二排接腳中之第(N+K)接腳、(S3)第一排接腳中之第(K+1)接腳、(S4)第二排接腳中之第(N+K+1)接腳、…、第一排接腳中之第N接腳、第二排接腳中之第2N接腳、第四排接腳中之第4N接腳、第三排接腳中之第3N接腳、…、第四排接腳中之第(3N+1)接腳、第三排接腳中之第(2N+1)接腳、第一排接腳中之第一接腳、第二排接腳中之第(N+1)接腳、…、(S4N-1)第一排接腳中之第(K-1)接腳、(S4N)第二排接腳中之第(N+K-1)接腳，K為正整數且1≦K≦N，致使具有相鄰輸出順序之兩接腳間的距離能對應於COF模式。
於一實施例中，若M=4，當第一排接腳~第M排接腳之間以第一交錯方式間隔排列時，第一排接腳之第一接腳與第三排接腳之第(2N+1)接腳之間沿第一方向之距離<第一排接腳之第一接腳與第二排接腳之第(N+1)接腳之間沿第一方向之距離<第一排接腳之第一接腳與第四排接腳之第(3N+1)接腳之間沿第一方向之距離。
於一實施例中，若M=4，當驅動電路之應用模式為COG模式時，編排模組所編排的(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)第一接腳、(S2)第(N+1)接腳、(S3)第(2N+1)接腳、(S4)第(3N+1)接腳、…、(S4N-3)第N接腳、(S4N-2)第2N接腳、(S4N-1)第3N接腳、(S4N)第4N接腳，致使具有相鄰輸出順序之兩接腳間的距離能對應於COG模式。
於一實施例中，若M=4，當驅動電路之應用模式為COG模式時，編排模組所編排的(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)第4N接腳、(S2)第3N接腳、(S3)第2N接腳、(S4)第N接腳、…、(S4N-3)第(3N+1)接腳、(S4N-2)第(2N+1)接腳、(S4N-1)第(N+1)接腳、(S4N)第一接腳，致使具有相鄰輸出順序之兩接腳間的距離能對應於COG模式。
於一實施例中，若M=4，當驅動電路之應用模式為COF模式時，編排模組所編排的(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)第四排接腳中之第(3N+K)接腳、(S2)第三排接腳中之第(2N+K)接腳、(S3)第四排接腳中之第(3N+K-1)接腳、(S4)第三排接腳中之第(2N+K-1)接腳、…、第四排接腳中之第(3N+1)接腳、第三排接腳中之第(2N+1)接腳、第一排接腳中之第一接腳、第二排接腳中之第(N+1)接腳、…、第一排接腳中之第N接腳、第二排接腳中之第2N接腳、第四排接腳中之第4N接腳、第三排接腳中之第3N接腳、…、(S4N-1)第四排接腳中之第(3N+K+1)接腳、(S4N)第三排接腳中之第(2N+K+1)接腳，K為正整數且1≦K≦N，致使具有相鄰輸出順序之兩接腳間的距離能對應於COF模式。
於一實施例中，若M=4，當驅動電路之應用模式為COF模式時，編排模組所編排的(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)第一排接腳中之第K接腳、(S2)第二排接腳中之第(N+K)接腳、(S3)第一排接腳中之第(K+1)接腳、(S4)第二排接腳中之第(N+K+1)接腳、…、第一排接腳中之第N接腳、第二排接腳中之第2N接腳、第四排接腳中之第4N接腳、第三排接腳中之第3N接腳、…、第四排接腳中之第(3N+1)接腳、第三排接腳中之第(2N+1)接腳、第一排接腳中之第一接腳、第二排接腳中之第(N+1)接腳、…、(S4N-1)第一排接腳中之第(K-1)接腳、(S4N)第二排接腳中之第(N+K-1)接腳，K為正整數且1≦K≦N，致使具有相鄰輸出順序之兩接腳間的距離能對應於COF模式。
於一實施例中，若M=4，當第一排接腳~第M排接腳之間以第二交錯方式間隔排列時，第一排接腳之第一接腳與第二排接腳之第(N+1)接腳之間沿第一方向之距離<第一排接腳之第一接腳與第三排接腳之第(2N+1)接腳之間沿第一方向之距離<第一排接腳之第一接腳與第四排接腳之第(3N+1)接腳之間沿第一方向之距離。
於一實施例中，若M=4，當驅動電路之應用模式為COG模式時，編排模組所編排的(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)第一接腳、(S2)第(3N+1)接腳、(S3)第(N+1)接腳、(S4)第(2N+1)接腳、…、(S4N-3)第N接腳、(S4N-2)第4N接腳、(S4N-1)第2N接腳、(S4N)第3N接腳，致使具有相鄰輸出順序之兩接腳間的距離能對應於COG模式。
於一實施例中，若M=4，當驅動電路之應用模式為COG模式時，編排模組所編排的(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)第3N接腳、(S2)第2N接腳、(S3)第4N接腳、(S4)第N接腳、…、(S4N-3)第(2N+1)接腳、(S4N-2)第(N+1)接腳、(S4N-1)第(3N+1)接腳、(S4N)第一接腳，致使具有相鄰輸出順序之兩接腳間的距離能對應於COG模式。
於一實施例中，若M=4，當驅動電路之應用模式為COF模式時，編排模組所編排的(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)第三排接腳中之第(2N+K)接腳、(S2)第四排接腳中之第(3N+K)接腳、(S3)第三排接腳中之第(2N+K-1)接腳、(S4)第四排接腳中之第(3N+K-1)接腳、…、第三排接腳中之第(2N+1)接腳、第四排接腳中之第(3N+1)接腳、第一排接腳中之第1接腳、第二排接腳中之第(N+1)接腳、…、第一排接腳中之第N接腳、第二排接腳中之第2N接腳、第三排接腳中之第3N接腳、第四排接腳中之第4N接腳、…、(S4N-1)第三排接腳中之第(2N+K+1)接腳、(S4N)第四排接腳中之第(3N+K+1)接腳，K為正整數且1≦K≦N，致使具有相鄰輸出順序之兩接腳間的距離能對應於COF模式。
於一實施例中，若M=4，當驅動電路之應用模式為COF模式時，編排模組所編排的(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)第一排接腳中之第K接腳、(S2)第二排接腳中之第(N+K)接腳、(S3)第一排接腳中之第(K+1)接腳、(S4)第二排接腳中之第(N+K+1)接腳、…、第一排接腳中之第N接腳、第二排接腳中之第2N接腳、第三排接腳中之第3N 接腳、第四排接腳中之第4N接腳、…、第三排接腳中之第(2N+1)接腳、第四排接腳中之第(3N+1)接腳、第一排接腳中之第一接腳、第二排接腳中之第(N+1)接腳、…、(S4N-1)第一排接腳中之第(K-1)接腳、(S4N)第二排接腳中之第(N+K-1)接腳，K為正整數且1≦K≦N，致使具有相鄰輸出順序之兩接腳間的距離能對應於COF模式。
於一實施例中，若M=4，當第一排接腳~第M排接腳之間以第三交錯方式間隔排列時，第一排接腳之第一接腳與第四排接腳之第(3N+1)接腳之間沿第一方向之距離<第一排接腳之第一接腳與第二排接腳之第(N+1)接腳之間沿第一方向之距離<第一排接腳之第一接腳與第三排接腳之第(2N+1)接腳之間沿第一方向之距離。
於一實施例中，若M=4，當驅動電路之應用模式為COG模式時，編排模組所編排的(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)第一接腳、(S2)第(N+1)接腳、(S3)第(2N+1)接腳、(S4)第(3N+1)接腳、…、(S4N-3)第N接腳、(S4N-2)第2N接腳、(S4N-1)第3N接腳、(S4N)第4N接腳，致使具有相鄰輸出順序之兩接腳間的距離能對應於COG模式。
於一實施例中，若M=4，當驅動電路之應用模式為COG模式時，編排模組所編排的(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)第4N接腳、(S2)第3N接腳、(S3)第2N接腳、(S4)第N接腳、…、(S4N-3)第(3N+1)接腳、(S4N-2)第(2N+1)接腳、(S4N-1)第(N+1)接腳、(S4N)第一接腳，致使具有相鄰輸出順序之兩接腳間的距離能對應於COG模式。
於一實施例中，若M=4，當驅動電路之應用模式為COF模式時，編排模組所編排的(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)第三排接腳中之第(2N+K)接腳、(S2)第四排接腳中之第(3N+K)接腳、(S3)第三排接腳中之第(2N+K-1)接腳、(S4)第四排接腳中之第(3N+K-1)接腳、…、第三排接腳中之第(2N+1)接腳、第四排接腳中之第(3N+1)接腳、 第一排接腳中之第一接腳、第二排接腳中之第(N+1)接腳、…、第一排接腳中之第N接腳、第二排接腳中之第2N接腳、第三排接腳中之第3N接腳、第四排接腳中之第4N接腳、…、(S4N-1)第三排接腳中之第(2N+K+1)接腳、(S4N)第四排接腳中之第(3N+K+1)接腳，K為正整數且1≦K≦N，致使具有相鄰輸出順序之兩接腳間的距離能對應於COF模式。
於一實施例中，若M=4，當驅動電路之應用模式為COF模式時，編排模組所編排的(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)第一排接腳中之第K接腳、(S2)第二排接腳中之第(N+K)接腳、(S3)第一排接腳中之第(K+1)接腳、(S4)第二排接腳中之第(N+K+1)接腳、…、第一排接腳中之第N接腳、第二排接腳中之第2N接腳、第三排接腳中之第3N接腳、第四排接腳中之第4N接腳、…、第三排接腳中之第(2N+1)接腳、第四排接腳中之第(3N+1)接腳、第一排接腳中之第一接腳、第二排接腳中之第(N+1)接腳、…、(S4N-1)第一排接腳中之第(K-1)接腳、(S4N)第二排接腳中之第(N+K-1)接腳，K為正整數且1≦K≦N，致使具有相鄰輸出順序之兩接腳間的距離能對應於COF模式。
於一實施例中，若M=4，當第一排接腳~第M排接腳之間以對齊方式間隔排列時，第一排接腳之第一接腳與第二排接腳之第(N+1)接腳之間沿第一方向之距離、第一排接腳之第一接腳與第三排接腳之第(2N+1)接腳之間沿第一方向之距離、第一排接腳之第一接腳與第四排接腳之第(3N+1)接腳之間沿第一方向之距離均為零。
根據本發明之另一具體實施例為一種接腳輸出順序編排方法。於此實施例中，接腳輸出順序編排方法應用於驅動電路。驅動電路包含(M*N)個接腳。(M*N)個接腳包含第一接腳、第二接腳、…及第(M*N)接腳。接腳輸出順序編排方法包含下列步驟：(a)沿第一方向以特定距離分別將第一接腳至第N接腳、第(N+1)接腳至第2N接腳、…、第[(M-1)*N+1] 接腳至第(M*N)接腳間隔排列為第一排接腳、第二排接腳、…、第M排接腳，致使第一排接腳~第M排接腳之間係沿第二方向以一交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及(b)根據驅動電路之不同應用模式相對應地編排(M*N)個接腳之接腳輸出順序S1~SMN。
相較於先前技術，根據本發明之驅動電路及接腳輸出順序編排方法可以根據不同的應用條件任意編排驅動電路之所有接腳的輸出順序，使得驅動電路不需加大其接腳間距即可同時應用於COG與COF模式之產品，故可有效改善先前技術中之驅動IC尺寸變大及成本增加等缺點，還可進一步拓展其應用範圍。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
STEP10~STEP12‧‧‧步驟
1‧‧‧驅動電路
10‧‧‧編排模組
12、P1~PN、P(N+1)~P2N、P(2N+1)~P3N、P(3N+1)~P4N、 P1~P2400‧‧‧接腳
H‧‧‧水平方向
V‧‧‧垂直方向
d‧‧‧特定距離
S1~S2400‧‧‧接腳輸出順序
OP‧‧‧運算放大器
DAC‧‧‧數位類比轉換器
LS‧‧‧位準移位器
CL‧‧‧資料暫存器
圖1係繪示根據本發明之一較佳具體實施例中之驅動電路的功能方塊圖。
圖2係繪示本發明之驅動電路中之複數個接腳的第一種可能排列方式。
圖3A係繪示本發明所編排之接腳輸出順序之第一實施例(適用於COG模式)。
圖3B-1及圖3B-2係繪示圖3A之接腳輸出順序應用於驅動電路之示意圖。
圖4A係繪示本發明所編排之接腳輸出順序之第二實施例(適用於COG模式)。
圖4B-1及圖4B-2係繪示圖4A之接腳輸出順序應用於驅動電路之示意圖。
圖5A係繪示本發明所編排之接腳輸出順序之第三實施例(適用於COF模式)。
圖5B-1及圖5B-2係繪示圖5A之接腳輸出順序應用於驅動電路之示意圖。
圖6A係繪示本發明所編排之接腳輸出順序之第四實施例(適用於COF模式)。
圖6B-1及圖6B-2係繪示圖6A之接腳輸出順序應用於驅動電路之示意圖。
圖7A係繪示本發明所編排之接腳輸出順序之第五實施例(適用於COF模式)。
圖7B-1及圖7B-2係繪示圖7A之接腳輸出順序應用於驅動電路之示意圖。
圖8係繪示本發明之驅動電路中之複數個接腳的第二種可能排列方式。
圖9係繪示本發明所編排之接腳輸出順序之第六實施例(適用於COG模式)。
圖10係繪示本發明所編排之接腳輸出順序之第七實施例(適用於COG模式)。
圖11係繪示本發明所編排之接腳輸出順序之第八實施例(適用於COF模式)。
圖12係繪示本發明所編排之接腳輸出順序之第九實施例(適用於COF模式)。
圖13係繪示本發明所編排之接腳輸出順序之第十實施例(適用於COF模式)。
圖14係繪示本發明之驅動電路中之複數個接腳的第三種可能排列方式。
圖15係繪示本發明所編排之接腳輸出順序之第十一實施例(適用於COG模式)。
圖16係繪示本發明所編排之接腳輸出順序之第十二實施例(適用於COG模式)。
圖17係繪示本發明所編排之接腳輸出順序之第十三實施例(適用於COF模式)。
圖18係繪示本發明所編排之接腳輸出順序之第十四實施例(適用於COF模式)。
圖19係繪示本發明所編排之接腳輸出順序之第十五實施例(適用於COF模式)。
圖20係繪示本發明之驅動電路中之複數個接腳的第四種可能排列方式。
圖21係繪示本發明所編排之接腳輸出順序之第十六實施例(適用於COG模式)。
圖22係繪示本發明所編排之接腳輸出順序之第十七實施例(適用於COG模式)。
圖23係繪示本發明所編排之接腳輸出順序之第十八實施例(適用於COF模式)。
圖24係繪示本發明所編排之接腳輸出順序之第十九實施例(適用於COF模式)。
圖25係繪示本發明所編排之接腳輸出順序之第二十實施例(適用於COF模式)。
圖26係繪示根據本發明之另一較佳具體實施例中之接腳輸出順序編排方法的流程圖。
根據本發明之一較佳具體實施例為一種具有接腳輸出順序編排之驅動電路，不需較大尺寸及較高成本即可同時應用於COG與COF之產品。
請參照圖1，圖1係繪示根據本發明之一較佳具體實施例中之驅動電路的功能方塊圖。如圖1所示，驅動電路1包含編排模組10及複數個接腳12，並且編排模組10耦接該複數個接腳12。編排模組10會根據驅動電路1之不同應用模式相對應地編排該複數個接腳12之接腳輸出順序。
於實際應用中，假設該複數個接腳12共包含有(M*N)個接腳，分別為第一接腳P1、第二接腳P2、…、第N 接腳PN、第(N+1)接腳P(N+1)、第(N+2)接腳P(N+2)、…、第2N接腳P2N、…、第[(M-1)*N+1]接腳P[(M-1)*N+1]、第[(M-1)*N+2]接腳P[(M-1)*N+2]、…、第(M*N)接腳P(M*N)。M與N均為大於1之正整數。其中，第一接腳P1~第N接腳PN係沿第一方向(例如水平方向)以特定距離(例如44um)間隔排列為第一排接腳；第(N+1)接腳P(N+1)~第2N接腳P2N係沿第一方向以特定距離間隔排列為第二排接腳；依此類推，第[(M-1)*N+1]接腳P[(M-1)*N+1]~第(M*N)接腳P(M*N)係沿第一方向以特定距離間隔排列為第M排接腳。
需說明的是，上述第一排接腳~第M排接腳之間可沿第二方向(垂直方向)以一交錯或對齊方式彼此間隔排列，亦即不同排的接腳在第二方向上之排列方式可以是彼此交錯的，亦可以是彼此對齊的，並無特定之限制。實際上，每一排接腳亦可視實際需求採用不同的交錯方式彼此間隔排列，並無特定之限制，亦不以本發明之下列實施例為限。
為了方便說明起見，接下來的實施例均假設M=4，但實際上M可以是大於2的任意正整數，例如2、3、5、…，並不以此為限。
請參照圖2，圖2係繪示本發明之驅動電路中之複數個接腳的第一種可能排列方式。如圖2所示，由於M=4，所以驅動電路1之接腳總數為4N個且該4N個接腳沿水平方向H以特定距離分別排列為四排接腳，其中，第一接腳P1~第N接腳PN為第一排接腳；第(N+1)接腳P(N+1)~第2N接腳P2N為第二排接腳；第(2N+1)接腳P(2N+1)~第3N接腳P3N為第三排接腳；第(3N+1)接腳P(3N+1)~第4N接腳P4N為第四排接腳。需說明的是，第一排接腳~第四排接腳之間係沿垂直方向V以第一交錯方式彼此間隔交錯排列，亦即不同排的接腳在垂直方向V上之排列是彼此交錯的，而非彼此對齊的。
於圖2所繪示之第一交錯方式中，第一排接腳之第一接腳P1與第二接腳P2之間沿第一方向(水平方向H)之距 離即為特定距離d，則第一排接腳之第一接腳P1與第二排接腳之第(N+1)接腳P(N+1)之間沿第一方向之距離為d/2；第一排接腳之第一接腳P1與第三排接腳之第(2N+1)接腳P(2N+1)之間沿第一方向之距離為d/4；第一排接腳之第一接腳P1與第四排接腳之第(3N+1)接腳P(3N+1)之間沿第一方向之距離為3d/4。也就是說，若沿第一方向來看，第一交錯方式依序為第一排接腳之第一接腳P1、第三排接腳之第(2N+1)接腳P(2N+1)、第二排接腳之第(N+1)接腳P(N+1)及第四排接腳之第(3N+1)接腳P(3N+1)，但不以此為限。
接著，將透過下面的第一實施例~第五實施例來具體說明當驅動電路1採用圖2所繪示之第一種接腳排列方式時，編排模組10可相對應編排該些接腳之接腳輸出順序，以同時適用於COG及COF產品。
請參照圖3A、圖3B-1及圖3B-2，圖3A係繪示本發明所編排之接腳輸出順序之第一實施例(適用於COG模式)；圖3B-1及圖3B-2係繪示圖3A之接腳輸出順序應用於驅動電路之示意圖。於此實施例中，當驅動電路1之應用模式為COG模式時，編排模組10所編排的該4N個接腳之接腳輸出順序S1~S4N依序為：(S1)第一排接腳之第一接腳P1、(S2)第三排接腳之第(2N+1)接腳P(2N+1)、(S3)第二排接腳之第(N+1)接腳P(N+1)、(S4)第四排接腳之第(3N+1)接腳P(3N+1)、…、(S4N-3)第一排接腳之第N接腳PN、(S4N-2)第三排接腳之第3N接腳P3N、(S4N-1)第二排接腳之第2N接腳P2N、(S4N)第四排接腳之第4N接腳P4N，致使具有相鄰輸出順序之任意兩個接腳間的距離均為d/4，故能適用於IC接腳之間距(Pitch)為d/4之COG產品。
舉例而言，假設接腳總數為2400個，M=4且N=600，特定距離d=44um，則具有相鄰輸出順序S1及S2之第一排接腳之第一接腳P1與第三排接腳之第1201接腳P1201間的距離為d/4=11um，且具有相鄰輸出順序S2399及S2400 之第二排接腳之第1200接腳P1200與第四排接腳之第2400接腳P2400間的距離亦為d/4=11um，故能滿足COG產品對於接腳間距的要求。
圖3B-1係繪示圖3A左上部分之接腳輸出順序S1、S3、…、S1199及左下部分之接腳輸出順序S2、S4、…、S1200分別輸出訊號經過不同通道之資料暫存器CL、位準移位器LS、數位類比轉換器DAC、運算放大器OP處理後輸出。圖3B-2係繪示圖3A右上部分之接腳輸出順序S1201、S1203、…、S2399及左下部分之接腳輸出順序S1202、S1204、…、S2400分別輸出訊號經過不同通道之資料暫存器CL、位準移位器LS、數位類比轉換器DAC、運算放大器OP處理後輸出。
接著，請參照圖4A、圖4B-1及圖4B-2，圖4A係繪示本發明所編排之接腳輸出順序之第二實施例(適用於COG模式)；圖4B-1及圖3B-2係繪示圖4A之接腳輸出順序應用於驅動電路之示意圖。於此實施例中，當驅動電路1之應用模式為COG模式時，編排模組10所編排的該4N個接腳之接腳輸出順序S1~S4N依序為：(S1)第四排接腳之第4N接腳P4N、(S2)第二排接腳之第2N接腳P2N、(S3)第三排接腳之第3N接腳P3N、(S4)第一排接腳之第N接腳PN、…、(S4N-3)第四排接腳之第(3N+1)接腳P(3N+1)、(S4N-2)第二排接腳之第(N+1)接腳P(3N+1)、(S4N-1)第三排接腳之第(2N+1)接腳P(2N+1)、(S4N)第一排接腳之第一接腳P1，致使具有相鄰輸出順序之任意兩個接腳間的距離均為d/4，故能適用於IC接腳之間距為d/4之COG產品。
舉例而言，假設接腳總數為2400個，M=4且N=600，特定距離d=44um，則具有相鄰輸出順序S1及S2之第四排接腳之第2400接腳P2400與第二排接腳之第1200接腳P1200間的距離為11um，故能滿足COG產品對於接腳間距的要求。
圖4B-1係繪示圖4A左上部分之接腳輸出順序S2400、S2398、…、S1202及左下部分之接腳輸出順序S2399、S2397、…、S1201分別輸出訊號經過不同通道之資料暫存器CL、位準移位器LS、數位類比轉換器DAC、運算放大器OP處理後輸出。圖4B-2係繪示圖4A右上部分之接腳輸出順序S1200、S1198、…、S2及左下部分之接腳輸出順序S1199、S1197、…、S1分別輸出訊號經過不同通道之資料暫存器CL、位準移位器LS、數位類比轉換器DAC、運算放大器OP處理後輸出。
然後，請參照圖5A、圖5B-1及圖5B-2，圖5A係繪示本發明所編排之接腳輸出順序之第三實施例(適用於COF模式)；圖5B-1及圖5B-2係繪示圖5A之接腳輸出順序應用於驅動電路之示意圖。於此實施例中，當驅動電路1之應用模式為COF模式時，編排模組10所編排的該4N個接腳之接腳輸出順序S1~S4N依序為：(S1)第四排接腳中之第(3N+K)接腳P(3N+K)、(S2)第三排接腳中之第(2N+K)接腳P(2N+K)、(S3)第四排接腳中之第(3N+K-1)接腳P(3N+K-1)、(S4)第三排接腳中之第(2N+K-1)接腳P(2N+K-1)、…、第四排接腳中之第(3N+1)接腳P(3N+1)、第三排接腳中之第(2N+1)接腳P(2N+1)、第一排接腳中之第一接腳P1、第二排接腳中之第(N+1)接腳P(N+1)、…、第一排接腳中之第N接腳PN、第二排接腳中之第2N接腳P2N、第四排接腳中之第4N接腳P4N、第三排接腳中之第3N接腳P3N、…、(S4N-1)第四排接腳中之第(3N+K+1)接腳P(3N+K+1)、(S4N)第三排接腳中之第(2N+K+1)接腳P(2N+K+1)，其中K為正整數且1≦K≦N，致使具有相鄰輸出順序之任意兩個接腳之間的距離為d/2，故能適用於IC接腳之間距為d/2之COF產品。
舉例而言，假設接腳總數為2400個，M=4且N=600，特定距離d=44um，當K=300時，具有相鄰輸出順序S1及S2之第四排接腳中之第2100接腳P2100與第三排接腳 中之第1500接腳P1500間的距離為22um，且具有相鄰輸出順序S2399及S2400之第四排接腳中之第2101接腳P2101與第三排接腳中之第1501接腳P1501間的距離為22um，故能滿足COF產品對於接腳間距的要求。
圖5B-1係繪示圖5A左上部分之接腳輸出順序S601、S602、…、S1200及左下部分之接腳輸出順序S600、S599、…、S1分別輸出訊號經過不同通道之資料暫存器CL、位準移位器LS、數位類比轉換器DAC、運算放大器OP處理後輸出。圖5B-2係繪示圖5A右上部分之接腳輸出順序S1201、S1202、…、S1800及左下部分之接腳輸出順序S2400、S2399、…、S1801分別輸出訊號經過不同通道之資料暫存器CL、位準移位器LS、數位類比轉換器DAC、運算放大器OP處理後輸出。
亦請參照圖6A、圖6B-1及圖6B-2，圖6A係繪示本發明所編排之接腳輸出順序之第四實施例(適用於COF模式)；圖6B-1及圖6B-2係繪示圖6A之接腳輸出順序應用於驅動電路之示意圖。於此實施例中，當驅動電路1之應用模式為COG模式時，編排模組10所編排的該4N個接腳之接腳輸出順序S1~S4N依序為：(S1)第一排接腳中之第K接腳PK、(S2)第二排接腳中之第(N+K)接腳P(N+K)、(S3)第一排接腳中之第(K+1)接腳P(K+1)、(S4)第二排接腳中之第(N+K+1)接腳P(N+K+1)、…、第一排接腳中之第N接腳PN、第二排接腳中之第2N接腳P2N、第四排接腳中之第4N接腳P4N、第三排接腳中之第3N接腳P3N、…、第四排接腳中之第(3N+1)接腳P(3N+1)、第三排接腳中之第(2N+1)接腳P(2N+1)、第一排接腳中之第一接腳P1、第二排接腳中之第(N+1)接腳P(N+1)、…、(S4N-1)第一排接腳中之第(K-1)接腳P(K-1)、(S4N)第二排接腳中之第(N+K-1)接腳P(N+K-1)，K為正整數且1≦K≦N，致使具有相鄰輸出順序之任意兩個接腳之間的距離為d/2，故能適用於IC接腳之間距為d/2之COF產品。
舉例而言，假設接腳總數為2400個，M=4且N=600，特定距離d=44um，當K=1時，具有相鄰輸出順序S1及S2之第一排接腳中之第一接腳P1與第二排接腳中之第601接腳P601間的距離為22um，故能滿足COF產品對於接腳間距的要求。
圖6B-1係繪示圖6A左上部分之接腳輸出順序S1、S2、…、S600及左下部分之接腳輸出順序S2400、S2399、…、S1801分別輸出訊號經過不同通道之資料暫存器CL、位準移位器LS、數位類比轉換器DAC、運算放大器OP處理後輸出。圖6B-2係繪示圖6A右上部分之接腳輸出順序S601、S602、…、S1200及左下部分之接腳輸出順序S1800、S1799、…、S1201分別輸出訊號經過不同通道之資料暫存器CL、位準移位器LS、數位類比轉換器DAC、運算放大器OP處理後輸出。
接著，請參照圖7A、圖7B-1及圖7B-2，圖7A係繪示本發明所編排之接腳輸出順序之第五實施例(適用於COF模式)；圖7B-1及圖7B-2係繪示圖7A之接腳輸出順序應用於驅動電路之示意圖。於此實施例中，當驅動電路1之應用模式為COG模式時，編排模組10所編排的該4N個接腳之接腳輸出順序S1~S4N依序為：(S1)第四排接腳中之第(3N+K)接腳P(3N+K)、(S2)第三排接腳中之第(2N+K)接腳P(2N+K)、(S3)第四排接腳中之第(3N+K-1)接腳P(3N+K-1)、(S4)第三排接腳中之第(2N+K-1)接腳P(2N+K-1)、…、第四排接腳中之第(3N+1)接腳P(3N+1)、第三排接腳中之第(2N+1)接腳P(2N+1)、第一排接腳中之第一接腳P1、第二排接腳中之第(N+1)接腳P(N+1)、…、第一排接腳中之第N接腳PN、第二排接腳中之第2N接腳P2N、第四排接腳中之第4N接腳P4N、第三排接腳中之第3N接腳P3N、…、(S4N-1)第四排接腳中之第(3N+K+1)接腳P(3N+K+1)、(S4N)第三排接腳中之第(2N+K+1)接腳P(2N+K+1)，其中K為正整數且1≦K≦N，致使具有相鄰輸出 順序之任意兩個接腳之間的距離為d/2，故能適用於IC接腳之間距為d/2之COF產品。
舉例而言，假設接腳總數為2400個，M=4且N=600，特定距離d=44um，當K=150時，具有相鄰輸出順序S1及S2之第四排接腳中之第1950接腳P1950與第三排接腳中之第1350接腳P1350間的距離為22um，且具有相鄰輸出順序S2399及S2400之第四排接腳中之第1951接腳P1951與第三排接腳中之第1351接腳P1351間的距離亦為22um，故能滿足COF產品對於接腳間距的要求。
圖7B-1係繪示圖7A左上部分之接腳輸出順序S301、S302、…、S900及左下部分之接腳輸出順序S300、S299、…、S1、S2400、…、S2101分別輸出訊號經過不同通道之資料暫存器CL、位準移位器LS、數位類比轉換器DAC、運算放大器OP處理後輸出。圖7B-2係繪示圖7A右上部分之接腳輸出順序S9010、S902、…、S1500及左下部分之接腳輸出順序S2100、S2099、…、S1501分別輸出訊號經過不同通道之資料暫存器CL、位準移位器LS、數位類比轉換器DAC、運算放大器OP處理後輸出。
接下來，將介紹本發明之驅動電路中之複數個接腳的另一種可能的排列方式。請參照圖8，圖8係繪示本發明之驅動電路中之複數個接腳的第二種可能排列方式。如圖8所示，由於M=4，所以接腳數目為4N個且該4N個接腳沿水平方向以特定距離分別排列為四排接腳，其中，第一接腳P1~第N接腳PN為第一排接腳；第(N+1)接腳P(N+1)~第2N接腳P2N為第二排接腳；第(2N+1)接腳P(2N+1)~第3N接腳P3N為第三排接腳；第(3N+1)接腳P(3N+1)~第4N接腳P4N為第四排接腳。需說明的是，第一排接腳~第四排接腳之間係沿垂直方向V以第二交錯方式彼此間隔交錯排列，亦即不同排的接腳在垂直方向V上之排列是彼此交錯的，而非彼此對齊的。
於圖8所繪示之第二交錯方式中，第一排接腳之第一接腳P1與第二接腳P2之間沿第一方向(水平方向H)之距離即為特定距離d，則第一排接腳之第一接腳P1與第二排接腳之第(N+1)接腳P(N+1)之間沿第一方向之距離為d/4；第一排接腳之第一接腳P1與第三排接腳之第(2N+1)接腳P(2N+1)之間沿第一方向之距離為d/2；第一排接腳之第一接腳P1與第四排接腳之第(3N+1)接腳P(3N+1)之間沿第一方向之距離為3d/4。也就是說，若沿第一方向來看，第二交錯方式依序為第一排接腳之第一接腳P1、第二排接腳之第(N+1)接腳P(N+1)、第三排接腳之第(2N+1)接腳P(2N+1)及第四排接腳之第(3N+1)接腳P(3N+1)，但不以此為限。
接著，將透過下面的第六實施例~第十實施例來具體說明當驅動電路1採用圖8所繪示之第二種接腳排列方式時，編排模組10可相對應編排該些接腳之接腳輸出順序，以同時適用於COG及COF產品。
請參照圖9，圖9係繪示本發明所編排之接腳輸出順序之第六實施例(適用於COG模式)。於此實施例中，當驅動電路1之應用模式為COG模式時，編排模組10所編排的該4N個接腳之接腳輸出順序S1~S4N依序為：(S1)第一接腳P1、(S2)第(N+1)接腳P(N+1)、(S3)第(2N+1)接腳P(2N+1)、(S4)第(3N+1)接腳P(3N+1)、…、(S4N-3)第N接腳PN、(S4N-2)第2N接腳P2N、(S4N-1)第3N接腳P3N、(S4N)第4N接腳P4N，致使具有相鄰輸出順序之任意兩個接腳之間的距離為d/4，故能滿足COG產品對於接腳間距的要求。
舉例而言，假設接腳總數為2400個，M=4且N=600，特定距離d=44um，則具有相鄰輸出順序S1及S2之第一排接腳之第一接腳P1與第二排接腳之第601接腳P601間的距離為11um，故能滿足COG產品對於接腳間距的要求。
亦請參照圖10，圖10係繪示本發明所編排之接腳輸出順序之第七實施例(適用於COG模式)。於此實施例中， 當驅動電路1之應用模式為COG模式時，編排模組10所編排的該4N個接腳之接腳輸出順序S1~S4N依序為：(S1)第4N接腳P4N、(S2)第3N接腳P3N、(S3)第2N接腳P2N、(S4)第N接腳PN、…、(S4N-3)第(3N+1)接腳P(3N+1)、(S4N-2)第(2N+1)接腳P(2N+1)、(S4N-1)第(N+1)接腳P(N+1)、(S4N)第一接腳P1，致使具有相鄰輸出順序之任意兩個接腳之間的距離為d/4，故能滿足COG產品對於接腳間距的要求。
舉例而言，假設接腳總數為2400個，M=4且N=600，特定距離d=44um，則具有相鄰輸出順序S1及S2之第四排接腳之第2400接腳P2400與第三排接腳之第1800接腳P1800間的距離為11um，故能滿足COG產品對於接腳間距的要求。
接著，請參照圖11，圖11係繪示本發明所編排之接腳輸出順序之第八實施例(適用於COF模式)。於此實施例中，當驅動電路1之應用模式為COF模式時，編排模組10所編排的該4N個接腳之接腳輸出順序S1~S4N依序為：(S1)第四排接腳中之第(3N+K)接腳P(3N+K)、(S2)第三排接腳中之第(2N+K)接腳P(2N+K)、(S3)第四排接腳中之第(3N+K-1)接腳P(3N+K-1)、(S4)第三排接腳中之第(2N+K-1)接腳P(2N+K-1)、…、第四排接腳中之第(3N+1)接腳P(3N+1)、第三排接腳中之第(2N+1)接腳P(2N+1)、第一排接腳中之第一接腳P1、第二排接腳中之第(N+1)接腳P(N+1)、…、第一排接腳中之第N接腳PN、第二排接腳中之第2N接腳P2N、第四排接腳中之第4N接腳P4N、第三排接腳中之第3N接腳P3N、…、(S4N-1)第四排接腳中之第(3N+K+1)接腳P(3N+K+1)、(S4N)第三排接腳中之第(2N+K+1)接腳P(2N+K+1)，K為正整數且1≦K≦N，致使具有相鄰輸出順序之任意兩個接腳之間的距離為d/2，故能適用於IC接腳之間距為d/2之COF產品。
舉例而言，假設接腳總數為2400個，M=4且N=600，特定距離d=44um，當K=300時，具有相鄰輸出順序 S1及S2之第四排接腳中之第2100接腳P2100與第三排接腳中之第1500接腳P1500間的距離為22um，且具有相鄰輸出順序S2399及S2400之第四排接腳中之第2101接腳P2101與第三排接腳中之第1501接腳P1501間的距離亦為22um，故能滿足COF產品對於接腳間距的要求。
亦請參照圖12，圖12係繪示本發明所編排之接腳輸出順序之第九實施例(適用於COF模式)。於此實施例中，當驅動電路1之應用模式為COF模式時，編排模組10所編排的該4N個接腳之接腳輸出順序S1~S4N依序為：(S1)第一排接腳中之第K接腳PK、(S2)第二排接腳中之第(N+K)接腳P(2N+K)、(S3)第一排接腳中之第(K+1)接腳P(K+1)、(S4)第二排接腳中之第(N+K+1)接腳P(N+K+1)、…、第一排接腳中之第N接腳PN、第二排接腳中之第2N接腳P2N、第四排接腳中之第4N接腳P4N、第三排接腳中之第3N接腳P3N、…、第四排接腳中之第(3N+1)接腳P(3N+1)、第三排接腳中之第(2N+1)接腳P(2N+1)、第一排接腳中之第一接腳P1、第二排接腳中之第(N+1)接腳P(N+1)、…、(S4N-1)第一排接腳中之第(K-1)接腳P(K-1)、(S4N)第二排接腳中之第(N+K-1)接腳P(N+K-1)，K為正整數且1≦K≦N，致使具有相鄰輸出順序之任意兩個接腳之間的距離為d/2，故能適用於IC接腳之間距為d/2之COF產品。
舉例而言，假設接腳總數為2400個，M=4且N=600，特定距離d=44um，當K=1時，具有相鄰輸出順序S1及S2之第一排接腳中之第一接腳P1與第二排接腳中之第601接腳P601間的距離為22um，故能滿足COF產品對於接腳間距的要求。
請參照圖13，圖13係繪示本發明所編排之接腳輸出順序之第十實施例(適用於COF模式)。於此實施例中，當驅動電路1之應用模式為COF模式時，編排模組10所編排的該4N個接腳之接腳輸出順序S1~S4N依序為：(S1)第四排 接腳中之第(3N+K)接腳P(3N+K)、(S2)第三排接腳中之第(2N+K)接腳P(2N+K)、(S3)第四排接腳中之第(3N+K-1)接腳P(3N+K-1)、(S4)第三排接腳中之第(2N+K-1)接腳P(2N+K-1)、…、第四排接腳中之第(3N+1)接腳P(3N+1)、第三排接腳中之第(2N+1)接腳P(2N+1)、第一排接腳中之第一接腳P1、第二排接腳中之第(N+1)接腳P(N+1)、…、第一排接腳中之第N接腳PN、第二排接腳中之第2N接腳P2N、第四排接腳中之第4N接腳P4N、第三排接腳中之第3N接腳P3N、…、(S4N-1)第四排接腳中之第(3N+K+1)接腳P(3N+K+1)、(S4N)第三排接腳中之第(2N+K+1)接腳P(2N+K+1)，K為正整數且1≦K≦N，致使具有相鄰輸出順序之任意兩個接腳之間的距離為d/2，故能適用於IC接腳之間距為d/2之COF產品。
舉例而言，假設接腳總數為2400個，M=4且N=600，特定距離d=44um，當K=150時，具有相鄰輸出順序S1及S2之第四排接腳中之第1950接腳P1950與第三排接腳中之第1350接腳P1350間的距離為22um，且具有相鄰輸出順序S2399及S2400之第四排接腳中之第1951接腳P1951與第三排接腳中之第1351接腳P1351間的距離亦為22um，故能滿足COF產品對於接腳間距的要求。
接下來，將介紹本發明之驅動電路中之複數個接腳的另一種可能的排列方式。
請參照圖14，圖14係繪示本發明之驅動電路中之複數個接腳的第三種可能排列方式。如圖14所示，由於M=4，所以接腳數目為4N個且該4N個接腳沿水平方向以特定距離分別排列為四排接腳，其中，第一接腳P1~第N接腳PN為第一排接腳；第(N+1)接腳P(N+1)~第2N接腳P2N為第二排接腳；第(2N+1)接腳P(2N+1)~第3N接腳P3N為第三排接腳；第(3N+1)接腳P(3N+1)~第4N接腳P4N為第四排接腳。需說明的是，第一排接腳~第四排接腳之間係沿垂直方向V以第三交錯方式彼此間隔交錯排列，亦即不同排的接腳在垂直方 向V上之排列是彼此交錯的，而非彼此對齊的。
於圖14所繪示之第三交錯方式中，第一排接腳之第一接腳P1與第二接腳P2之間沿第一方向之距離即為特定距離d，則第一排接腳之第一接腳P1與第二排接腳之第(N+1)接腳P(N+1)之間沿第一方向之距離為d/2；第一排接腳之第一接腳P1與第三排接腳之第(2N+1)接腳P(2N+1)之間沿第一方向之距離為d3/4；第一排接腳之第一接腳P1與第四排接腳之第(3N+1)接腳P(3N+1)之間沿第一方向之距離為d/4。也就是說，若沿第一方向來看，第三交錯方式依序為第一排接腳之第一接腳P1、第四排接腳之第(3N+1)接腳P(3N+1)、第二排接腳之第(N+1)接腳P(N+1)及第三排接腳之第(2N+1)接腳P(2N+1)，但不以此為限。
接著，將透過下面的第十一實施例~第十五實施例來具體說明當驅動電路1採用圖14所繪示之第三種接腳排列方式時，編排模組10可相對應編排該些接腳之接腳輸出順序，以同時適用於COG及COF產品。
請參照圖15，圖15係繪示本發明所編排之接腳輸出順序之第十一實施例(適用於COG模式)。於此實施例中，當驅動電路1之應用模式為COG模式時，編排模組10所編排的該4N個接腳之接腳輸出順序S1~S4N依序為：(S1)第一排接腳之第一接腳P1、(S2)第四排接腳之第(3N+1)接腳P(3N+1)、(S3)第二排接腳之第(N+1)接腳P(N+1)、(S4)第三排接腳之第(2N+1)接腳P(2N+1)、…、(S4N-3)第一排接腳之第N接腳PN、(S4N-2)第四排接腳之第4N接腳P4N、(S4N-1)第二排接腳之第2N接腳P2N、(S4N)第三排接腳之第3N接腳P3N，致使具有相鄰輸出順序之任意兩個接腳之間的距離均為d/4，故能適用於IC接腳之間距(Pitch)為d/4之COG產品。
舉例而言，假設接腳總數為2400個，M=4且N=600，特定距離d=44um，則具有相鄰輸出順序S1及S2之第一排接腳之第一接腳P1與第四排接腳之第1801接腳P1801 間的距離為11um，故能滿足COG產品對於接腳間距的要求。
接著，請參照圖16，圖16係繪示本發明所編排之接腳輸出順序之第十二實施例(適用於COG模式)。於此實施例中，當驅動電路1之應用模式為COG模式時，編排模組10所編排的該4N個接腳之接腳輸出順序S1~S4N依序為：(S1)第三排接腳之第3N接腳P3N、(S2)第二排接腳之第2N接腳P2N、(S3)第四排接腳之第4N接腳P4N、(S4)第一排接腳之第N接腳PN、…、(S4N-3)第三排接腳之第(2N+1)接腳P(2N+1)、(S4N-2)第二排接腳之第(N+1)接腳P(3N+1)、(S4N-1)第四排接腳之第(3N+1)接腳P(3N+1)、(S4N)第一排接腳之第一接腳P1，致使具有相鄰輸出順序之任意兩個接腳之間的距離均為d/4，故能適用於IC接腳之間距為d/4之COG產品。
舉例而言，假設接腳總數為2400個，M=4且N=600，特定距離d=44um，則具有相鄰輸出順序S1及S2之第三排接腳之第1800接腳P2400與第二排接腳之第1200接腳P1200間的距離為11um，故能滿足COG產品對於接腳間距的要求。
然後，請參照圖17，圖17係繪示本發明所編排之接腳輸出順序之第十三實施例(適用於COF模式)。於此實施例中，當驅動電路1之應用模式為COF模式時，編排模組10所編排的該4N個接腳之接腳輸出順序S1~S4N依序為：(S1)第三排接腳中之第(2N+K)接腳P(2N+K)、(S2)第四排接腳中之第(3N+K)接腳P(3N+K)、(S3)第三排接腳中之第(2N+K-1)接腳P(2N+K-1)、(S4)第四排接腳中之第(3N+K-1)接腳P(3N+K-1)、…、第三排接腳中之第(2N+1)接腳P(2N+1)、第四排接腳中之第(3N+1)接腳P(3N+1)、第一排接腳中之第一接腳P1、第二排接腳中之第(N+1)接腳P(N+1)、…、第一排接腳中之第N接腳PN、第二排接腳中之第2N接腳P2N、第三排接腳中之第3N接腳P3N、第四排接腳中之第4N接腳P4N、…、(S4N-1)第三排接腳中之第(2N+K+1)接腳P(2N+K+1)、(S4N)第 四排接腳中之第(3N+K+1)接腳P(3N+K+1)，其中K為正整數且1≦K≦N，致使具有相鄰輸出順序之任意兩個接腳之間的距離為d/2，故能適用於IC接腳之間距為d/2之COF產品。
舉例而言，假設接腳總數為2400個，M=4且N=600，特定距離d=44um，當K=300時，具有相鄰輸出順序S1及S2之第三排接腳中之第1500接腳P1500與第四排接腳中之第2100接腳P2100之間的距離為22um，故能滿足COF產品對於接腳間距的要求。
亦請參照圖18，圖18係繪示本發明所編排之接腳輸出順序之第十四實施例(適用於COF模式)。於此實施例中，當驅動電路1之應用模式為COG模式時，編排模組10所編排的該4N個接腳之接腳輸出順序S1~S4N依序為：(S1)第一排接腳中之第K接腳PK、(S2)第二排接腳中之第(N+K)接腳P(N+K)、(S3)第一排接腳中之第(K+1)接腳P(K+1)、(S4)第二排接腳中之第(N+K+1)接腳P(N+K+1)、…、第一排接腳中之第N接腳PN、第二排接腳中之第2N接腳P2N、第三排接腳中之第3N接腳P3N、第四排接腳中之第4N接腳P4N、…、第三排接腳中之第(2N+1)接腳P(2N+1)、第四排接腳中之第(3N+1)接腳P(3N+1)、第一排接腳中之第一接腳P1、第二排接腳中之第(N+1)接腳P(N+1)、…、(S4N-1)第一排接腳中之第(K-1)接腳P(K-1)、(S4N)第二排接腳中之第(N+K-1)接腳P(N+K-1)，K為正整數且1≦K≦N，致使具有相鄰輸出順序之任意兩個接腳之間的距離為d/2，故能適用於IC接腳之間距為d/2之COF產品。
舉例而言，假設接腳總數為2400個，M=4且N=600，特定距離d=44um，當K=50時，具有相鄰輸出順序S1及S2之第一排接腳中之第50接腳P50與第二排接腳中之第650接腳P650間的距離為22um，故能滿足COG產品對於接腳間距的要求。
接著，請參照圖19，圖19係繪示本發明所編排 之接腳輸出順序之第十五實施例(適用於COF模式)。於此實施例中，當驅動電路1之應用模式為COG模式時，編排模組10所編排的該4N個接腳之接腳輸出順序S1~S4N依序為：(S1)第三排接腳中之第(2N+K)接腳P(2N+K)、(S2)第四排接腳中之第(3N+K)接腳P(3N+K)、(S3)第三排接腳中之第(2N+K-1)接腳P(2N+K-1)、(S4)第四排接腳中之第(3N+K-1)接腳P(3N+K-1)、…、第三排接腳中之第(2N+1)接腳P(2N+1)、第四排接腳中之第(3N+1)接腳P(3N+1)、第一排接腳中之第一接腳P1、第二排接腳中之第(N+1)接腳P(N+1)、…、第一排接腳中之第N接腳PN、第二排接腳中之第2N接腳P2N、第三排接腳中之第3N接腳P3N、第四排接腳中之第4N接腳P4N、…、(S4N-1)第三排接腳中之第(2N+K+1)接腳P(2N+K+1)、(S4N)第四排接腳中之第(3N+K+1)接腳P(3N+K+1)，其中K為正整數且1≦K≦N，致使具有相鄰輸出順序之任意兩個接腳之間的距離為d/2，故能適用於IC接腳之間距為d/2之COF產品。
舉例而言，假設接腳總數為2400個，M=4且N=600，特定距離d=44um，當K=100時，具有相鄰輸出順序S1及S2之第三排接腳中之第1300接腳P1300與第四排接腳中之第1900接腳P1900之間的距離為22um，故能滿足COF產品對於接腳間距的要求。
接下來，將介紹本發明之驅動電路中之複數個接腳的另一種可能的排列方式。
請參照圖20，圖20係繪示本發明之驅動電路中之複數個接腳的第四種可能排列方式。如圖20所示，由於M=4，所以接腳數目為4N個且該4N個接腳沿水平方向以特定距離分別排列為四排接腳，其中，第一接腳P1~第N接腳PN為第一排接腳；第(N+1)接腳P(N+1)~第2N接腳P2N為第二排接腳；第(2N+1)接腳P(2N+1)~第3N接腳P3N為第三排接腳；第(3N+1)接腳P(3N+1)~第4N接腳P4N為第四排接腳。
需特別說明的是，第一排接腳~第四排接腳之間 係沿垂直方向V以對齊方式彼此間隔排列，亦即不同排的接腳在垂直方向V上之排列是彼此對齊的，而非如同前述實施例中所述不同排的接腳在垂直方向V上彼此交錯排列。
於圖20所繪示之第四種接腳排列方式中，第一排接腳之第一接腳P1與第二接腳P2之間沿第一方向(水平方向H)之距離即為特定距離d，由於第一排接腳~第四排接腳之間係沿第二方向(垂直方向V)彼此對齊排列，因此，第一排接腳之第一接腳P1與第二排接腳之第(N+1)接腳P(N+1)之間沿第一方向之距離、第一排接腳之第一接腳P1與第三排接腳之第(2N+1)接腳P(2N+1)之間沿第一方向之距離、第一排接腳之第一接腳P1與第四排接腳之第(3N+1)接腳P(3N+1)之間沿第一方向之距離均為零。
接著，將透過下面的第十六實施例~第二十實施例來具體說明當驅動電路1採用圖20所繪示之第四種接腳排列方式時，編排模組10可相對應編排該些接腳之接腳輸出順序，以同時適用於COG及COF產品。
請參照圖21，圖21係繪示本發明所編排之接腳輸出順序之第十六實施例(適用於COG模式)。於此實施例中，當驅動電路1之應用模式為COG模式時，編排模組10所編排的該4N個接腳之接腳輸出順序S1~S4N依序為：(S1)第一接腳P1、(S2)第(N+1)接腳P(N+1)、(S3)第(2N+1)接腳P(2N+1)、(S4)第(3N+1)接腳P(3N+1)、…、(S4N-3)第N接腳PN、(S4N-2)第2N接腳P2N、(S4N-1)第3N接腳P3N、(S4N)第4N接腳P4N，致使具有相鄰輸出順序之任意兩個接腳之間的距離為d/4，故能滿足COG產品對於接腳間距的要求。
舉例而言，假設接腳總數為2400個，M=4且N=600，特定距離d=44um，則具有相鄰輸出順序S1及S2之第一排接腳之第一接腳P1與第二排接腳之第601接腳P601間的距離為11um，故能滿足COG產品對於接腳間距的要求。
亦請參照圖22，圖22係繪示本發明所編排之接 腳輸出順序之第十七實施例(適用於COG模式)。於此實施例中，當驅動電路1之應用模式為COG模式時，編排模組10所編排的該4N個接腳之接腳輸出順序S1~S4N依序為：(S1)第4N接腳P4N、(S2)第3N接腳P3N、(S3)第2N接腳P2N、(S4)第N接腳PN、…、(S4N-3)第(3N+1)接腳P(3N+1)、(S4N-2)第(2N+1)接腳P(2N+1)、(S4N-1)第(N+1)接腳P(N+1)、(S4N)第一接腳P1，致使具有相鄰輸出順序之任意兩個接腳之間的距離為d/4，故能滿足COG產品對於接腳間距的要求。
舉例而言，假設接腳總數為2400個，M=4且N=600，特定距離d=44um，則具有相鄰輸出順序S1及S2之第四排接腳之第2400接腳P2400與第三排接腳之第1800接腳P1800間的距離為11um，故能滿足COG產品對於接腳間距的要求。
接著，請參照圖23，圖23係繪示本發明所編排之接腳輸出順序之第十八實施例(適用於COF模式)。於此實施例中，當驅動電路1之應用模式為COF模式時，編排模組10所編排的該4N個接腳之接腳輸出順序S1~S4N依序為：(S1)第三排接腳中之第(2N+K)接腳P(2N+K)、(S2)第四排接腳中之第(3N+K)接腳P(3N+K)、(S3)第三排接腳中之第(2N+K-1)接腳P(2N+K-1)、(S4)第四排接腳中之第(3N+K-1)接腳P(3N+K-1)、…、第三排接腳中之第(2N+1)接腳P(2N+1)、第四排接腳中之第(3N+1)接腳P(3N+1)、第一排接腳中之第一接腳P1、第二排接腳中之第(N+1)接腳P(N+1)、…、第一排接腳中之第N接腳PN、第二排接腳中之第2N接腳P2N、第三排接腳中之第3N接腳P3N、第四排接腳中之第4N接腳P4N、…、(S4N-1)第三排接腳中之第(2N+K+1)接腳P(2N+K+1)、(S4N)第四排接腳中之第(3N+K+1)接腳P(3N+K+1)，K為正整數且1≦K≦N，致使具有相鄰輸出順序之任意兩個接腳之間的距離為d/2，故能適用於IC接腳之間距為d/2之COF產品。
舉例而言，假設接腳總數為2400個，M=4且 N=600，特定距離d=44um，當K=300時，具有相鄰輸出順序S1及S2之第三排接腳中之第1500接腳P1500與第四排接腳中之第2100接腳P2100間的距離為22um，且具有相鄰輸出順序S2399及S2400之第三排接腳中之第1501接腳P1501與第四排接腳中之第2101接腳P2101間的距離亦為22um，故能滿足COF產品對於接腳間距的要求。
亦請參照圖24，圖24係繪示本發明所編排之接腳輸出順序之第十九實施例(適用於COF模式)。於此實施例中，當驅動電路1之應用模式為COF模式時，編排模組10所編排的該4N個接腳之接腳輸出順序S1~S4N依序為：(S1)第一排接腳中之第K接腳PK、(S2)第二排接腳中之第(N+K)接腳P(N+K)、(S3)第一排接腳中之第(K+1)接腳P(K+1)、(S4)第二排接腳中之第(N+K+1)接腳P(N+K+1)、…、第一排接腳中之第N接腳PN、第二排接腳中之第2N接腳P2N、第三排接腳中之第3N接腳P3N、第四排接腳中之第4N接腳P4N、…、第三排接腳中之第(2N+1)接腳P(2N+1)、第四排接腳中之第(3N+1)接腳P(3N+1)、第一排接腳中之第一接腳P1、第二排接腳中之第(N+1)接腳P(N+1)、…、(S4N-1)第一排接腳中之第(K-1)接腳P(K-1)、(S4N)第二排接腳中之第(N+K-1)接腳P(N+K-1)，K為正整數且1≦K≦N，致使具有相鄰輸出順序之任意兩個接腳之間的距離為d/2，故能適用於IC接腳之間距為d/2之COF產品。
舉例而言，假設接腳總數為2400個，M=4且N=600，特定距離d=44um，當K=1時，具有相鄰輸出順序S1及S2之第一排接腳中之第一接腳P1與第二排接腳中之第601接腳P601間的距離為22um，故能滿足COF產品對於接腳間距的要求。
請參照圖25，圖25係繪示本發明所編排之接腳輸出順序之第二十實施例(適用於COF模式)。於此實施例中，當驅動電路1之應用模式為COF模式時，編排模組10所編排 的該4N個接腳之接腳輸出順序S1~S4N依序為：(S1)第三排接腳中之第(2N+K)接腳P(2N+K)、(S2)第四排接腳中之第(3N+K)接腳P(3N+K)、(S3)第三排接腳中之第(2N+K-1)接腳P(2N+K-1)、(S4)第四排接腳中之第(3N+K-1)接腳P(3N+K-1)、…、第三排接腳中之第(2N+1)接腳P(2N+1)、第四排接腳中之第(3N+1)接腳P(3N+1)、第一排接腳中之第一接腳P1、第二排接腳中之第(N+1)接腳P(N+1)、…、第一排接腳中之第N接腳PN、第二排接腳中之第2N接腳P2N、第三排接腳中之第3N接腳P3N、第四排接腳中之第4N接腳P4N、…、(S4N-1)第三排接腳中之第(2N+K+1)接腳P(2N+K+1)、(S4N)第四排接腳中之第(3N+K+1)接腳P(3N+K+1)，K為正整數且1≦K≦N，致使具有相鄰輸出順序之任意兩個接腳之間的距離為d/2，故能適用於IC接腳之間距為d/2之COF產品。
舉例而言，假設接腳總數為2400個，M=4且N=600，特定距離d=44um，當K=150時，具有相鄰輸出順序S1及S2之第三排接腳中之第1350接腳P1350與第四排接腳中之第1950接腳P1950間的距離為22um，且具有相鄰輸出順序S2399及S2400之第三排接腳中之第1351接腳P1351與第四排接腳中之第1951接腳P1951間的距離亦為22um，故能滿足COF產品對於接腳間距的要求。
根據本發明之另一具體實施例為一種接腳輸出順序編排方法。於此實施例中，接腳輸出順序編排方法應用於驅動電路。驅動電路包含(M*N)個接腳，M與N均為大於1之正整數。(M*N)個接腳包含第一接腳、第二接腳、…及第(M*N)接腳。請參照圖26，圖26係繪示根據本發明之另一較佳具體實施例中之接腳輸出順序編排方法的流程圖。如圖26所示，接腳輸出順序編排方法包含下列步驟：步驟STEP10：沿第一方向(例如水平方向)以特定距離(例如44um)分別將第一接腳至第N接腳、第(N+1)接腳至第2N接腳、…、第[(M-1)*N+1]接腳至第(M*N)接腳間隔排列 為第一排接腳、第二排接腳、…、第M排接腳，致使第一排接腳~第M排接腳之間係沿第二方向(例如垂直方向)彼此間隔交錯排列(或彼此間隔對齊排列)；步驟STEP12：根據驅動電路之不同應用模式(例如COG或COF)相對應地編排(M*N)個接腳之接腳輸出順序S1~SMN，以使得具有相鄰輸出順序(例如S1與S2)之任意兩個接腳之間的接腳間距均能滿足不同應用模式(例如COG或COF)之要求。至於詳細的應用情形請參照前述第一實施例~第十五實施例所述內容，於此不另行贅述。
相較於先前技術，根據本發明之驅動電路及接腳輸出順序編排方法可以根據不同的應用條件任意編排驅動電路之所有接腳的輸出順序，使得驅動電路不需加大其接腳間距即可同時應用於COG與COF模式之產品，故可有效改善先前技術中之驅動IC尺寸變大及成本增加等缺點，還可進一步拓展其應用範圍。
由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
STEP10~STEP12‧‧‧步驟

Claims (40)

  1. 一種驅動電路，具有接腳輸出順序編排功能，該驅動電路包含：(M*N)個接腳，包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該第一接腳至該第N接腳係沿一第一方向以一特定距離間隔排列為一第一排接腳、該第(N+1)接腳至該第2N接腳係沿該第一方向以該特定距離間隔排列為一第二排接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳係沿該第一方向以該特定距離間隔排列為一第M排接腳；該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及一編排模組，耦接該(M*N)個接腳，用以根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該第一排接腳~該第M排接腳之間以對齊方式間隔排列時，該第一排接腳之該第一接腳與該第二排接腳之該第(N+1)接腳之間沿該第一方向之距離、該第一排接腳之該第一接腳與該第三排接腳之該第(2N+1)接腳之間沿該第一方向之距離、該第一排接腳之該第一接腳與該第四排接腳之該第(3N+1)接腳之間沿該第一方向之距離均為零。
  2. 一種驅動電路，具有接腳輸出順序編排功能，該驅動電路包含：(M*N)個接腳，包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該第一接腳至該第N接腳係沿一第一方向以一特定距離間隔排列為一第一排接腳、該第(N+1)接腳至 該第2N接腳係沿該第一方向以該特定距離間隔排列為一第二排接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳係沿該第一方向以該特定距離間隔排列為一第M排接腳；該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及一編排模組，耦接該(M*N)個接腳，用以根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為Chip-On-Glass(COG)模式時，該編排模組所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第一接腳、(S2)該第(2N+1)接腳、(S3)該第(N+1)接腳、(S4)該第(3N+1)接腳、…、(S4N-3)該第N接腳、(S4N-2)該第3N接腳、(S4N-1)該第2N接腳、(S4N)該第4N接腳，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COG模式。
  3. 一種驅動電路，具有接腳輸出順序編排功能，該驅動電路包含：(M*N)個接腳，包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該第一接腳至該第N接腳係沿一第一方向以一特定距離間隔排列為一第一排接腳、該第(N+1)接腳至該第2N接腳係沿該第一方向以該特定距離間隔排列為一第二排接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳係沿該第一方向以該特定距離間隔排列為一第M排接腳；該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正 整數；以及一編排模組，耦接該(M*N)個接腳，用以根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COG模式時，該編排模組所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第4N接腳、(S2)該第2N接腳、(S3)該第3N接腳、(S4)該第N接腳、…、(S4N-3)該第(3N+1)接腳、(S4N-2)該第(N+1)接腳、(S4N-1)該第(2N+1)接腳、(S4N)該第一接腳，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COG模式。
  4. 一種驅動電路，具有接腳輸出順序編排功能，該驅動電路包含：(M*N)個接腳，包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該第一接腳至該第N接腳係沿一第一方向以一特定距離間隔排列為一第一排接腳、該第(N+1)接腳至該第2N接腳係沿該第一方向以該特定距離間隔排列為一第二排接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳係沿該第一方向以該特定距離間隔排列為一第M排接腳；該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及一編排模組，耦接該(M*N)個接腳，用以根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為Chip-On-Film(COF)模式時，該編排模組所編排的該(4*N)個接腳之接腳輸出順序 S1~S4N依序為：(S1)該第四排接腳中之第(3N+K)接腳、(S2)該第三排接腳中之第(2N+K)接腳、(S3)該第四排接腳中之第(3N+K-1)接腳、(S4)該第三排接腳中之第(2N+K-1)接腳、…、該第四排接腳中之第(3N+1)接腳、該第三排接腳中之第(2N+1)接腳、該第一排接腳中之第1接腳、該第二排接腳中之第(N+1)接腳、…、該第一排接腳中之第N接腳、該第二排接腳中之第2N接腳、該第四排接腳中之第4N接腳、該第三排接腳中之第3N接腳、…、(S4N-1)該第四排接腳中之第(3N+K+1)接腳、(S4N)該第三排接腳中之第(2N+K+1)接腳，K為正整數且1≦K≦N，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COF模式。
  5. 一種驅動電路，具有接腳輸出順序編排功能，該驅動電路包含：(M*N)個接腳，包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該第一接腳至該第N接腳係沿一第一方向以一特定距離間隔排列為一第一排接腳、該第(N+1)接腳至該第2N接腳係沿該第一方向以該特定距離間隔排列為一第二排接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳係沿該第一方向以該特定距離間隔排列為一第M排接腳；該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及一編排模組，耦接該(M*N)個接腳，用以根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COF模式時，該編 排模組所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第一排接腳中之第K接腳、(S2)該第二排接腳中之第(N+K)接腳、(S3)該第一排接腳中之第(K+1)接腳、(S4)該第二排接腳中之第(N+K+1)接腳、…、該第一排接腳中之第N接腳、該第二排接腳中之第2N接腳、該第四排接腳中之第4N接腳、該第三排接腳中之第3N接腳、…、該第四排接腳中之第(3N+1)接腳、該第三排接腳中之第(2N+1)接腳、該第一排接腳中之第一接腳、該第二排接腳中之第(N+1)接腳、…、(S4N-1)該第一排接腳中之第(K-1)接腳、(S4N)該第二排接腳中之第(N+K-1)接腳，K為正整數且1≦K≦N，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COF模式。
  6. 一種驅動電路，具有接腳輸出順序編排功能，該驅動電路包含：(M*N)個接腳，包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該第一接腳至該第N接腳係沿一第一方向以一特定距離間隔排列為一第一排接腳、該第(N+1)接腳至該第2N接腳係沿該第一方向以該特定距離間隔排列為一第二排接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳係沿該第一方向以該特定距離間隔排列為一第M排接腳；該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及一編排模組，耦接該(M*N)個接腳，用以根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該第一排接腳~該第M排接腳之間以一第一交 錯方式間隔排列時，該第一排接腳之該第一接腳與該第三排接腳之該第(2N+1)接腳之間沿該第一方向之距離<該第一排接腳之該第一接腳與該第二排接腳之該第(N+1)接腳之間沿該第一方向之距離<該第一排接腳之該第一接腳與該第四排接腳之該第(3N+1)接腳之間沿該第一方向之距離。
  7. 一種驅動電路，具有接腳輸出順序編排功能，該驅動電路包含：(M*N)個接腳，包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該第一接腳至該第N接腳係沿一第一方向以一特定距離間隔排列為一第一排接腳、該第(N+1)接腳至該第2N接腳係沿該第一方向以該特定距離間隔排列為一第二排接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳係沿該第一方向以該特定距離間隔排列為一第M排接腳；該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及一編排模組，耦接該(M*N)個接腳，用以根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COG模式時，該編排模組所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第一接腳、(S2)該第(N+1)接腳、(S3)該第(2N+1)接腳、(S4)該第(3N+1)接腳、…、(S4N-3)該第N接腳、(S4N-2)該第2N接腳、(S4N-1)該第3N接腳、(S4N)該第4N接腳，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COG模式。
  8. 一種驅動電路，具有接腳輸出順序編排功能，該驅動電路包 含：(M*N)個接腳，包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該第一接腳至該第N接腳係沿一第一方向以一特定距離間隔排列為一第一排接腳、該第(N+1)接腳至該第2N接腳係沿該第一方向以該特定距離間隔排列為一第二排接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳係沿該第一方向以該特定距離間隔排列為一第M排接腳；該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及一編排模組，耦接該(M*N)個接腳，用以根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COG模式時，該編排模組所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第4N接腳、(S2)該第3N接腳、(S3)該第2N接腳、(S4)該第N接腳、…、(S4N-3)該第(3N+1)接腳、(S4N-2)該第(2N+1)接腳、(S4N-1)該第(N+1)接腳、(S4N)該第一接腳，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COG模式。
  9. 一種驅動電路，具有接腳輸出順序編排功能，該驅動電路包含：(M*N)個接腳，包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該第一接腳至該第N接腳係沿一第一方向以一特定距離間隔排列為一第一排接腳、該第(N+1)接腳至該第2N接腳係沿該第一方向以該特定距離間隔排列為一第二排接腳、…、該第[(M-1)*N+1]接腳至該第(M*N) 接腳係沿該第一方向以該特定距離間隔排列為一第M排接腳；該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及一編排模組，耦接該(M*N)個接腳，用以根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COF模式時，該編排模組所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第四排接腳中之第(3N+K)接腳、(S2)該第三排接腳中之第(2N+K)接腳、(S3)該第四排接腳中之第(3N+K-1)接腳、(S4)該第三排接腳中之第(2N+K-1)接腳、…、該第四排接腳中之第(3N+1)接腳、該第三排接腳中之第(2N+1)接腳、該第一排接腳中之第一接腳、該第二排接腳中之第(N+1)接腳、…、該第一排接腳中之第N接腳、該第二排接腳中之第2N接腳、該第四排接腳中之第4N接腳、該第三排接腳中之第3N接腳、…、(S4N-1)該第四排接腳中之第(3N+K+1)接腳、(S4N)該第三排接腳中之第(2N+K+1)接腳，K為正整數且1≦K≦N，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COF模式。
  10. 一種驅動電路，具有接腳輸出順序編排功能，該驅動電路包含：(M*N)個接腳，包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該第一接腳至該第N接腳係沿一第一方向以一特定距離間隔排列為一第一排接腳、該第(N+1)接腳至該第2N接腳係沿該第一方向以該特定距離間隔排列為 一第二排接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳係沿該第一方向以該特定距離間隔排列為一第M排接腳；該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及一編排模組，耦接該(M*N)個接腳，用以根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COF模式時，該編排模組所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第一排接腳中之第K接腳、(S2)該第二排接腳中之第(N+K)接腳、(S3)該第一排接腳中之第(K+1)接腳、(S4)該第二排接腳中之第(N+K+1)接腳、…、該第一排接腳中之第N接腳、該第二排接腳中之第2N接腳、該第四排接腳中之第4N接腳、該第三排接腳中之第3N接腳、…、該第四排接腳中之第(3N+1)接腳、該第三排接腳中之第(2N+1)接腳、該第一排接腳中之第一接腳、該第二排接腳中之第(N+1)接腳、…、(S4N-1)該第一排接腳中之第(K-1)接腳、(S4N)該第二排接腳中之第(N+K-1)接腳，K為正整數且1≦K≦N，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COF模式。
  11. 一種驅動電路，具有接腳輸出順序編排功能，該驅動電路包含：(M*N)個接腳，包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該第一接腳至該第N接腳係沿一第一方向以一特定距離間隔排列為一第一排接腳、該第(N+1)接腳至該第2N接腳係沿該第一方向以該特定距離間隔排列為 一第二排接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳係沿該第一方向以該特定距離間隔排列為一第M排接腳；該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及一編排模組，耦接該(M*N)個接腳，用以根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該第一排接腳~該第M排接腳之間以一第二交錯方式間隔排列時，該第一排接腳之該第一接腳與該第二排接腳之該第(N+1)接腳之間沿該第一方向之距離<該第一排接腳之該第一接腳與該第三排接腳之該第(2N+1)接腳之間沿該第一方向之距離<該第一排接腳之該第一接腳與該第四排接腳之該第(3N+1)接腳之間沿該第一方向之距離。
  12. 一種驅動電路，具有接腳輸出順序編排功能，該驅動電路包含：(M*N)個接腳，包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該第一接腳至該第N接腳係沿一第一方向以一特定距離間隔排列為一第一排接腳、該第(N+1)接腳至該第2N接腳係沿該第一方向以該特定距離間隔排列為一第二排接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳係沿該第一方向以該特定距離間隔排列為一第M排接腳；該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及一編排模組，耦接該(M*N)個接腳，用以根據該驅動電路 之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COG模式時，該編排模組所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第一接腳、(S2)該第(3N+1)接腳、(S3)該第(N+1)接腳、(S4)該第(2N+1)接腳、…、(S4N-3)該第N接腳、(S4N-2)該第4N接腳、(S4N-1)該第2N接腳、(S4N)該第3N接腳，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COG模式。
  13. 一種驅動電路，具有接腳輸出順序編排功能，該驅動電路包含：(M*N)個接腳，包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該第一接腳至該第N接腳係沿一第一方向以一特定距離間隔排列為一第一排接腳、該第(N+1)接腳至該第2N接腳係沿該第一方向以該特定距離間隔排列為一第二排接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳係沿該第一方向以該特定距離間隔排列為一第M排接腳；該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及一編排模組，耦接該(M*N)個接腳，用以根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COG模式時，該編排模組所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第3N接腳、(S2)該第2N接腳、(S3)該第4N接腳、(S4)該第N接腳、…、(S4N-3)該第(2N+1)接腳、(S4N-2)該第(N+1) 接腳、(S4N-1)該第(3N+1)接腳、(S4N)該第一接腳，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COG模式。
  14. 一種驅動電路，具有接腳輸出順序編排功能，該驅動電路包含：(M*N)個接腳，包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該第一接腳至該第N接腳係沿一第一方向以一特定距離間隔排列為一第一排接腳、該第(N+1)接腳至該第2N接腳係沿該第一方向以該特定距離間隔排列為一第二排接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳係沿該第一方向以該特定距離間隔排列為一第M排接腳；該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及一編排模組，耦接該(M*N)個接腳，用以根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COF模式時，該編排模組所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第三排接腳中之第(2N+K)接腳、(S2)該第四排接腳中之第(3N+K)接腳、(S3)該第三排接腳中之第(2N+K-1)接腳、(S4)該第四排接腳中之第(3N+K-1)接腳、…、該第三排接腳中之第(2N+1)接腳、該第四排接腳中之第(3N+1)接腳、該第一排接腳中之第1接腳、該第二排接腳中之第(N+1)接腳、…、該第一排接腳中之第N接腳、該第二排接腳中之第2N接腳、該第三排接腳中之第3N接腳、該第四排接腳中之第4N接腳、…、(S4N-1)該第三排接腳中之第(2N+K+1)接腳、(S4N) 該第四排接腳中之第(3N+K+1)接腳，K為正整數且1≦K≦N，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COF模式。
  15. 一種驅動電路，具有接腳輸出順序編排功能，該驅動電路包含：(M*N)個接腳，包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該第一接腳至該第N接腳係沿一第一方向以一特定距離間隔排列為一第一排接腳、該第(N+1)接腳至該第2N接腳係沿該第一方向以該特定距離間隔排列為一第二排接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳係沿該第一方向以該特定距離間隔排列為一第M排接腳；該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及一編排模組，耦接該(M*N)個接腳，用以根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COF模式時，該編排模組所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第一排接腳中之第K接腳、(S2)該第二排接腳中之第(N+K)接腳、(S3)該第一排接腳中之第(K+1)接腳、(S4)該第二排接腳中之第(N+K+1)接腳、…、該第一排接腳中之第N接腳、該第二排接腳中之第2N接腳、該第三排接腳中之第3N接腳、該第四排接腳中之第4N接腳、…、該第三排接腳中之第(2N+1)接腳、該第四排接腳中之第(3N+1)接腳、該第一排接腳中之第一接腳、該第二排接腳中之第(N+1)接腳、…、(S4N-1) 該第一排接腳中之第(K-1)接腳、(S4N)該第二排接腳中之第(N+K-1)接腳，K為正整數且1≦K≦N，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COF模式。
  16. 一種驅動電路，具有接腳輸出順序編排功能，該驅動電路包含：(M*N)個接腳，包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該第一接腳至該第N接腳係沿一第一方向以一特定距離間隔排列為一第一排接腳、該第(N+1)接腳至該第2N接腳係沿該第一方向以該特定距離間隔排列為一第二排接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳係沿該第一方向以該特定距離間隔排列為一第M排接腳；該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及一編排模組，耦接該(M*N)個接腳，用以根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該第一排接腳~該第M排接腳之間以一第三交錯方式間隔排列時，該第一排接腳之該第一接腳與該第四排接腳之該第(3N+1)接腳之間沿該第一方向之距離<該第一排接腳之該第一接腳與該第二排接腳之該第(N+1)接腳之間沿該第一方向之距離<該第一排接腳之該第一接腳與該第三排接腳之該第(2N+1)接腳之間沿該第一方向之距離。
  17. 一種驅動電路，具有接腳輸出順序編排功能，該驅動電路包含：(M*N)個接腳，包含一第一接腳、一第二接腳、…及一第 (M*N)接腳，該第一接腳至該第N接腳係沿一第一方向以一特定距離間隔排列為一第一排接腳、該第(N+1)接腳至該第2N接腳係沿該第一方向以該特定距離間隔排列為一第二排接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳係沿該第一方向以該特定距離間隔排列為一第M排接腳；該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及一編排模組，耦接該(M*N)個接腳，用以根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COG模式時，該編排模組所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第一接腳、(S2)該第(N+1)接腳、(S3)該第(2N+1)接腳、(S4)該第(3N+1)接腳、…、(S4N-3)該第N接腳、(S4N-2)該第2N接腳、(S4N-1)該第3N接腳、(S4N)該第4N接腳，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COG模式。
  18. 一種驅動電路，具有接腳輸出順序編排功能，該驅動電路包含：(M*N)個接腳，包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該第一接腳至該第N接腳係沿一第一方向以一特定距離間隔排列為一第一排接腳、該第(N+1)接腳至該第2N接腳係沿該第一方向以該特定距離間隔排列為一第二排接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳係沿該第一方向以該特定距離間隔排列為一第M排接腳；該第一排接腳~該第M排接腳之間係沿一第二方向 以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及一編排模組，耦接該(M*N)個接腳，用以根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COG模式時，該編排模組所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第4N接腳、(S2)該第3N接腳、(S3)該第2N接腳、(S4)該第N接腳、…、(S4N-3)該第(3N+1)接腳、(S4N-2)該第(2N+1)接腳、(S4N-1)該第(N+1)接腳、(S4N)該第一接腳，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COG模式。
  19. 一種驅動電路，具有接腳輸出順序編排功能，該驅動電路包含：(M*N)個接腳，包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該第一接腳至該第N接腳係沿一第一方向以一特定距離間隔排列為一第一排接腳、該第(N+1)接腳至該第2N接腳係沿該第一方向以該特定距離間隔排列為一第二排接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳係沿該第一方向以該特定距離間隔排列為一第M排接腳；該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及一編排模組，耦接該(M*N)個接腳，用以根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COF模式時，該編排 模組所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第三排接腳中之第(2N+K)接腳、(S2)該第四排接腳中之第(3N+K)接腳、(S3)該第三排接腳中之第(2N+K-1)接腳、(S4)該第四排接腳中之第(3N+K-1)接腳、…、該第三排接腳中之第(2N+1)接腳、該第四排接腳中之第(3N+1)接腳、該第一排接腳中之第一接腳、該第二排接腳中之第(N+1)接腳、…、該第一排接腳中之第N接腳、該第二排接腳中之第2N接腳、該第三排接腳中之第3N接腳、該第四排接腳中之第4N接腳、…、(S4N-1)該第三排接腳中之第(2N+K+1)接腳、(S4N)該第四排接腳中之第(3N+K+1)接腳，K為正整數且1≦K≦N，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COF模式。
  20. 一種驅動電路，具有接腳輸出順序編排功能，該驅動電路包含：(M*N)個接腳，包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該第一接腳至該第N接腳係沿一第一方向以一特定距離間隔排列為一第一排接腳、該第(N+1)接腳至該第2N接腳係沿該第一方向以該特定距離間隔排列為一第二排接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳係沿該第一方向以該特定距離間隔排列為一第M排接腳；該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及一編排模組，耦接該(M*N)個接腳，用以根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN； 其中若M=4，當該驅動電路之應用模式為COF模式時，該編排模組所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第一排接腳中之第K接腳、(S2)該第二排接腳中之第(N+K)接腳、(S3)該第一排接腳中之第(K+1)接腳、(S4)該第二排接腳中之第(N+K+1)接腳、…、該第一排接腳中之第N接腳、該第二排接腳中之第2N接腳、該第三排接腳中之第3N接腳、該第四排接腳中之第4N接腳、…、該第三排接腳中之第(2N+1)接腳、該第四排接腳中之第(3N+1)接腳、該第一排接腳中之第一接腳、該第二排接腳中之第(N+1)接腳、…、(S4N-1)該第一排接腳中之第(K-1)接腳、(S4N)該第二排接腳中之第(N+K-1)接腳，K為正整數且1≦K≦N，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COF模式。
  21. 一種接腳輸出順序編排方法，應用於一驅動電路，該驅動電路包含(M*N)個接腳，該(M*N)個接腳包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該接腳輸出順序編排方法包含下列步驟：(a)沿一第一方向以一特定距離分別將該第一接腳至該第N接腳、該第(N+1)接腳至該第2N接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳間隔排列為一第一排接腳、一第二排接腳、…、一第M排接腳，致使該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及(b)根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該第一排接腳~該第M排接腳之間以對齊方式間隔排列時，該第一排接腳之該第一接腳與該第二排接腳之 該第(N+1)接腳之間沿該第一方向之距離、該第一排接腳之該第一接腳與該第三排接腳之該第(2N+1)接腳之間沿該第一方向之距離、該第一排接腳之該第一接腳與該第四排接腳之該第(3N+1)接腳之間沿該第一方向之距離均為零。
  22. 一種接腳輸出順序編排方法，應用於一驅動電路，該驅動電路包含(M*N)個接腳，該(M*N)個接腳包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該接腳輸出順序編排方法包含下列步驟：(a)沿一第一方向以一特定距離分別將該第一接腳至該第N接腳、該第(N+1)接腳至該第2N接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳間隔排列為一第一排接腳、一第二排接腳、…、一第M排接腳，致使該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及(b)根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COF模式時，步驟(b)所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第一排接腳中之第K接腳、(S2)該第二排接腳中之第(N+K)接腳、(S3)該第一排接腳中之第(K+1)接腳、(S4)該第二排接腳中之第(N+K+1)接腳、…、該第一排接腳中之第N接腳、該第二排接腳中之第2N接腳、該第三排接腳中之第3N接腳、該第四排接腳中之第4N接腳、…、該第三排接腳中之第(2N+1)接腳、該第四排接腳中之第(3N+1)接腳、該第一排接腳中之第一接腳、該第二排接腳中之第(N+1)接腳、…、(S4N-1)該第一排接腳中之第(K-1)接腳、(S4N)該第二排接腳中之第(N+K-1) 接腳，K為正整數且1≦K≦N，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COF模式。
  23. 一種接腳輸出順序編排方法，應用於一驅動電路，該驅動電路包含(M*N)個接腳，該(M*N)個接腳包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該接腳輸出順序編排方法包含下列步驟：(a)沿一第一方向以一特定距離分別將該第一接腳至該第N接腳、該第(N+1)接腳至該第2N接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳間隔排列為一第一排接腳、一第二排接腳、…、一第M排接腳，致使該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及(b)根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COG模式時，步驟(b)所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第一接腳、(S2)該第(2N+1)接腳、(S3)該第(N+1)接腳、(S4)該第(3N+1)接腳、…、(S4N-3)該第N接腳、(S4N-2)該第3N接腳、(S4N-1)該第2N接腳、(S4N)該第4N接腳，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COG模式。
  24. 一種接腳輸出順序編排方法，應用於一驅動電路，該驅動電路包含(M*N)個接腳，該(M*N)個接腳包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該接腳輸出順序編排方法包含下列步驟：(a)沿一第一方向以一特定距離分別將該第一接腳至該第N接腳、該第(N+1)接腳至該第2N接腳、…、該第[(M-1)*N+1] 接腳至該第(M*N)接腳間隔排列為一第一排接腳、一第二排接腳、…、一第M排接腳，致使該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及(b)根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COG模式時，步驟(b)所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第4N接腳、(S2)該第2N接腳、(S3)該第3N接腳、(S4)該第N接腳、…、(S4N-3)該第(3N+1)接腳、(S4N-2)該第(N+1)接腳、(S4N-1)該第(2N+1)接腳、(S4N)該第一接腳，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COG模式。
  25. 一種接腳輸出順序編排方法，應用於一驅動電路，該驅動電路包含(M*N)個接腳，該(M*N)個接腳包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該接腳輸出順序編排方法包含下列步驟：(a)沿一第一方向以一特定距離分別將該第一接腳至該第N接腳、該第(N+1)接腳至該第2N接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳間隔排列為一第一排接腳、一第二排接腳、…、一第M排接腳，致使該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及(b)根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COF模式時，步驟(b)所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為： (S1)該第四排接腳中之第(3N+K)接腳、(S2)該第三排接腳中之第(2N+K)接腳、(S3)該第四排接腳中之第(3N+K-1)接腳、(S4)該第三排接腳中之第(2N+K-1)接腳、…、該第四排接腳中之第(3N+1)接腳、該第三排接腳中之第(2N+1)接腳、該第一排接腳中之第1接腳、該第二排接腳中之第(N+1)接腳、…、該第一排接腳中之第N接腳、該第二排接腳中之第2N接腳、該第四排接腳中之第4N接腳、該第三排接腳中之第3N接腳、…、(S4N-1)該第四排接腳中之第(3N+K+1)接腳、(S4N)該第三排接腳中之第(2N+K+1)接腳，K為正整數且1≦K≦N，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COF模式。
  26. 一種接腳輸出順序編排方法，應用於一驅動電路，該驅動電路包含(M*N)個接腳，該(M*N)個接腳包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該接腳輸出順序編排方法包含下列步驟：(a)沿一第一方向以一特定距離分別將該第一接腳至該第N接腳、該第(N+1)接腳至該第2N接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳間隔排列為一第一排接腳、一第二排接腳、…、一第M排接腳，致使該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及(b)根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COF模式時，步驟(b)所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第一排接腳中之第K接腳、(S2)該第二排接腳中之第(N+K) 接腳、(S3)該第一排接腳中之第(K+1)接腳、(S4)該第二排接腳中之第(N+K+1)接腳、…、該第一排接腳中之第N接腳、該第二排接腳中之第2N接腳、該第四排接腳中之第4N接腳、該第三排接腳中之第3N接腳、…、該第四排接腳中之第(3N+1)接腳、該第三排接腳中之第(2N+1)接腳、該第一排接腳中之第一接腳、該第二排接腳中之第(N+1)接腳、…、(S4N-1)該第一排接腳中之第(K-1)接腳、(S4N)該第二排接腳中之第(N+K-1)接腳，K為正整數且1≦K≦N，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COF模式。
  27. 一種接腳輸出順序編排方法，應用於一驅動電路，該驅動電路包含(M*N)個接腳，該(M*N)個接腳包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該接腳輸出順序編排方法包含下列步驟：(a)沿一第一方向以一特定距離分別將該第一接腳至該第N接腳、該第(N+1)接腳至該第2N接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳間隔排列為一第一排接腳、一第二排接腳、…、一第M排接腳，致使該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及(b)根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該特定交錯排列方式為一第一交錯排列方式時，該第一排接腳之該第一接腳與該第三排接腳之該第(2N+1)接腳之間沿該第一方向之距離<該第一排接腳之該第一接腳與該第二排接腳之該第(N+1)接腳之間沿該第一方向之距離<該第一排接腳之該第一接腳與該第四排接腳之該第(3N+1) 接腳之間沿該第一方向之距離。
  28. 一種接腳輸出順序編排方法，應用於一驅動電路，該驅動電路包含(M*N)個接腳，該(M*N)個接腳包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該接腳輸出順序編排方法包含下列步驟：(a)沿一第一方向以一特定距離分別將該第一接腳至該第N接腳、該第(N+1)接腳至該第2N接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳間隔排列為一第一排接腳、一第二排接腳、…、一第M排接腳，致使該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及(b)根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COG模式時，步驟(b)所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第一接腳、(S2)該第(N+1)接腳、(S3)該第(2N+1)接腳、(S4)該第(3N+1)接腳、…、(S4N-3)該第N接腳、(S4N-2)該第2N接腳、(S4N-1)該第3N接腳、(S4N)該第4N接腳，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COG模式。
  29. 一種接腳輸出順序編排方法，應用於一驅動電路，該驅動電路包含(M*N)個接腳，該(M*N)個接腳包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該接腳輸出順序編排方法包含下列步驟：(a)沿一第一方向以一特定距離分別將該第一接腳至該第N接腳、該第(N+1)接腳至該第2N接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳間隔排列為一第一排接腳、一第 二排接腳、…、一第M排接腳，致使該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及(b)根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COG模式時，步驟(b)所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第4N接腳、(S2)該第3N接腳、(S3)該第2N接腳、(S4)該第N接腳、…、(S4N-3)該第(3N+1)接腳、(S4N-2)該第(2N+1)接腳、(S4N-1)該第(N+1)接腳、(S4N)該第一接腳，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COG模式。
  30. 一種接腳輸出順序編排方法，應用於一驅動電路，該驅動電路包含(M*N)個接腳，該(M*N)個接腳包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該接腳輸出順序編排方法包含下列步驟：(a)沿一第一方向以一特定距離分別將該第一接腳至該第N接腳、該第(N+1)接腳至該第2N接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳間隔排列為一第一排接腳、一第二排接腳、…、一第M排接腳，致使該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及(b)根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COF模式時，步驟(b)所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第四排接腳中之第(3N+K)接腳、(S2)該第三排接腳中之第 (2N+K)接腳、(S3)該第四排接腳中之第(3N+K-1)接腳、(S4)該第三排接腳中之第(2N+K-1)接腳、…、該第四排接腳中之第(3N+1)接腳、該第三排接腳中之第(2N+1)接腳、該第一排接腳中之第一接腳、該第二排接腳中之第(N+1)接腳、…、該第一排接腳中之第N接腳、該第二排接腳中之第2N接腳、該第四排接腳中之第4N接腳、該第三排接腳中之第3N接腳、…、(S4N-1)該第四排接腳中之第(3N+K+1)接腳、(S4N)該第三排接腳中之第(2N+K+1)接腳，K為正整數且1≦K≦N，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COF模式。
  31. 一種接腳輸出順序編排方法，應用於一驅動電路，該驅動電路包含(M*N)個接腳，該(M*N)個接腳包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該接腳輸出順序編排方法包含下列步驟：(a)沿一第一方向以一特定距離分別將該第一接腳至該第N接腳、該第(N+1)接腳至該第2N接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳間隔排列為一第一排接腳、一第二排接腳、…、一第M排接腳，致使該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及(b)根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COF模式時，步驟(b)所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第一排接腳中之第K接腳、(S2)該第二排接腳中之第(N+K)接腳、(S3)該第一排接腳中之第(K+1)接腳、(S4)該第二排接腳中之第(N+K+1)接腳、…、該第一排接腳中之第N接腳、該第 二排接腳中之第2N接腳、該第四排接腳中之第4N接腳、該第三排接腳中之第3N接腳、…、該第四排接腳中之第(3N+1)接腳、該第三排接腳中之第(2N+1)接腳、該第一排接腳中之第一接腳、該第二排接腳中之第(N+1)接腳、…、(S4N-1)該第一排接腳中之第(K-1)接腳、(S4N)該第二排接腳中之第(N+K-1)接腳，K為正整數且1≦K≦N，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COF模式。
  32. 一種接腳輸出順序編排方法，應用於一驅動電路，該驅動電路包含(M*N)個接腳，該(M*N)個接腳包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該接腳輸出順序編排方法包含下列步驟：(a)沿一第一方向以一特定距離分別將該第一接腳至該第N接腳、該第(N+1)接腳至該第2N接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳間隔排列為一第一排接腳、一第二排接腳、…、一第M排接腳，致使該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及(b)根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該特定交錯排列方式為一第二交錯排列方式時，該第一排接腳之該第一接腳與該第二排接腳之該第(N+1)接腳之間沿該第一方向之距離<該第一排接腳之該第一接腳與該第三排接腳之該第(2N+1)接腳之間沿該第一方向之距離<該第一排接腳之該第一接腳與該第四排接腳之該第(3N+1)接腳之間沿該第一方向之距離。
  33. 一種接腳輸出順序編排方法，應用於一驅動電路，該驅動電 路包含(M*N)個接腳，該(M*N)個接腳包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該接腳輸出順序編排方法包含下列步驟：(a)沿一第一方向以一特定距離分別將該第一接腳至該第N接腳、該第(N+1)接腳至該第2N接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳間隔排列為一第一排接腳、一第二排接腳、…、一第M排接腳，致使該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及(b)根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COG模式時，步驟(b)所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第一接腳、(S2)該第(3N+1)接腳、(S3)該第(N+1)接腳、(S4)該第(2N+1)接腳、…、(S4N-3)該第N接腳、(S4N-2)該第4N接腳、(S4N-1)該第2N接腳、(S4N)該第3N接腳，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COG模式。
  34. 一種接腳輸出順序編排方法，應用於一驅動電路，該驅動電路包含(M*N)個接腳，該(M*N)個接腳包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該接腳輸出順序編排方法包含下列步驟：(a)沿一第一方向以一特定距離分別將該第一接腳至該第N接腳、該第(N+1)接腳至該第2N接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳間隔排列為一第一排接腳、一第二排接腳、…、一第M排接腳，致使該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間 隔排列，M與N均為大於1之正整數；以及(b)根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COG模式時，步驟(b)所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第3N接腳、(S2)該第2N接腳、(S3)該第4N接腳、(S4)該第N接腳、…、(S4N-3)該第(2N+1)接腳、(S4N-2)該第(N+1)接腳、(S4N-1)該第(3N+1)接腳、(S4N)該第一接腳，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COG模式。
  35. 一種接腳輸出順序編排方法，應用於一驅動電路，該驅動電路包含(M*N)個接腳，該(M*N)個接腳包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該接腳輸出順序編排方法包含下列步驟：(a)沿一第一方向以一特定距離分別將該第一接腳至該第N接腳、該第(N+1)接腳至該第2N接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳間隔排列為一第一排接腳、一第二排接腳、…、一第M排接腳，致使該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及(b)根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COF模式時，步驟(b)所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第三排接腳中之第(2N+K)接腳、(S2)該第四排接腳中之第(3N+K)接腳、(S3)該第三排接腳中之第(2N+K-1)接腳、(S4)該第四排接腳中之第(3N+K-1)接腳、…、該第三排接腳中之第 (2N+1)接腳、該第四排接腳中之第(3N+1)接腳、該第一排接腳中之第1接腳、該第二排接腳中之第(N+1)接腳、…、該第一排接腳中之第N接腳、該第二排接腳中之第2N接腳、該第三排接腳中之第3N接腳、該第四排接腳中之第4N接腳、…、(S4N-1)該第三排接腳中之第(2N+K+1)接腳、(S4N)該第四排接腳中之第(3N+K+1)接腳，K為正整數且1≦K≦N，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COF模式。
  36. 一種接腳輸出順序編排方法，應用於一驅動電路，該驅動電路包含(M*N)個接腳，該(M*N)個接腳包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該接腳輸出順序編排方法包含下列步驟：(a)沿一第一方向以一特定距離分別將該第一接腳至該第N接腳、該第(N+1)接腳至該第2N接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳間隔排列為一第一排接腳、一第二排接腳、…、一第M排接腳，致使該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及(b)根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COF模式時，步驟(b)所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第一排接腳中之第K接腳、(S2)該第二排接腳中之第(N+K)接腳、(S3)該第一排接腳中之第(K+1)接腳、(S4)該第二排接腳中之第(N+K+1)接腳、…、該第一排接腳中之第N接腳、該第二排接腳中之第2N接腳、該第三排接腳中之第3N接腳、該第四排接腳中之第4N接腳、…、該第三排接腳中之第(2N+1)接 腳、該第四排接腳中之第(3N+1)接腳、該第一排接腳中之第一接腳、該第二排接腳中之第(N+1)接腳、…、(S4N-1)該第一排接腳中之第(K-1)接腳、(S4N)該第二排接腳中之第(N+K-1)接腳，K為正整數且1≦K≦N，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COF模式。
  37. 一種接腳輸出順序編排方法，應用於一驅動電路，該驅動電路包含(M*N)個接腳，該(M*N)個接腳包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該接腳輸出順序編排方法包含下列步驟：(a)沿一第一方向以一特定距離分別將該第一接腳至該第N接腳、該第(N+1)接腳至該第2N接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳間隔排列為一第一排接腳、一第二排接腳、…、一第M排接腳，致使該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及(b)根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該特定交錯排列方式為一第三交錯排列方式時，該第一排接腳之該第一接腳與該第四排接腳之該第(3N+1)接腳之間沿該第一方向之距離<該第一排接腳之該第一接腳與該第二排接腳之該第(N+1)接腳之間沿該第一方向之距離<該第一排接腳之該第一接腳與該第三排接腳之該第(2N+1)接腳之間沿該第一方向之距離。
  38. 一種接腳輸出順序編排方法，應用於一驅動電路，該驅動電路包含(M*N)個接腳，該(M*N)個接腳包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該接腳輸出順序編排方法包含 下列步驟：(a)沿一第一方向以一特定距離分別將該第一接腳至該第N接腳、該第(N+1)接腳至該第2N接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳間隔排列為一第一排接腳、一第二排接腳、…、一第M排接腳，致使該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及(b)根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COG模式時，步驟(b)所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第一接腳、(S2)該第(N+1)接腳、(S3)該第(2N+1)接腳、(S4)該第(3N+1)接腳、…、(S4N-3)該第N接腳、(S4N-2)該第2N接腳、(S4N-1)該第3N接腳、(S4N)該第4N接腳，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COG模式。
  39. 一種接腳輸出順序編排方法，應用於一驅動電路，該驅動電路包含(M*N)個接腳，該(M*N)個接腳包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該接腳輸出順序編排方法包含下列步驟：(a)沿一第一方向以一特定距離分別將該第一接腳至該第N接腳、該第(N+1)接腳至該第2N接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳間隔排列為一第一排接腳、一第二排接腳、…、一第M排接腳，致使該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及(b)根據該驅動電路之不同應用模式相對應地編排該(M*N) 個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COG模式時，步驟(b)所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第4N接腳、(S2)該第3N接腳、(S3)該第2N接腳、(S4)該第N接腳、…、(S4N-3)該第(3N+1)接腳、(S4N-2)該第(2N+1)接腳、(S4N-1)該第(N+1)接腳、(S4N)該第一接腳，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COG模式。
  40. 一種接腳輸出順序編排方法，應用於一驅動電路，該驅動電路包含(M*N)個接腳，該(M*N)個接腳包含一第一接腳、一第二接腳、…及一第(M*N)接腳，該接腳輸出順序編排方法包含下列步驟：(a)沿一第一方向以一特定距離分別將該第一接腳至該第N接腳、該第(N+1)接腳至該第2N接腳、…、該第[(M-1)*N+1]接腳至該第(M*N)接腳間隔排列為一第一排接腳、一第二排接腳、…、一第M排接腳，致使該第一排接腳~該第M排接腳之間係沿一第二方向以交錯或對齊方式彼此間隔排列，M與N均為大於1之正整數；以及(b)根據該驅動電路之不同應用模式相對應地編排該(M*N)個接腳之接腳輸出順序S1~SMN；其中若M=4，當該驅動電路之應用模式為COF模式時，步驟(b)所編排的該(4*N)個接腳之接腳輸出順序S1~S4N依序為：(S1)該第三排接腳中之第(2N+K)接腳、(S2)該第四排接腳中之第(3N+K)接腳、(S3)該第三排接腳中之第(2N+K-1)接腳、(S4)該第四排接腳中之第(3N+K-1)接腳、…、該第三排接腳中之第(2N+1)接腳、該第四排接腳中之第(3N+1)接腳、該第一排接腳中之第一接腳、該第二排接腳中之第(N+1)接腳、…、該第一 排接腳中之第N接腳、該第二排接腳中之第2N接腳、該第三排接腳中之第3N接腳、該第四排接腳中之第4N接腳、…、(S4N-1)該第三排接腳中之第(2N+K+1)接腳、(S4N)該第四排接腳中之第(3N+K+1)接腳，K為正整數且1≦K≦N，致使具有相鄰輸出順序之兩接腳間的距離能對應於該COF模式。
TW104138279A 2015-09-15 2015-11-19 驅動電路及接腳輸出順序編排方法 TWI597812B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562218643P 2015-09-15 2015-09-15
US201562256754P 2015-11-18 2015-11-18

Publications (2)

Publication Number Publication Date
TW201711155A TW201711155A (zh) 2017-03-16
TWI597812B true TWI597812B (zh) 2017-09-01

Family

ID=58238970

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104138279A TWI597812B (zh) 2015-09-15 2015-11-19 驅動電路及接腳輸出順序編排方法

Country Status (3)

Country Link
US (1) US9640476B2 (zh)
CN (1) CN106533418B (zh)
TW (1) TWI597812B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI696944B (zh) * 2019-05-08 2020-06-21 英屬開曼群島商敦泰電子有限公司 顯示觸控驅動晶片

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111913602B (zh) * 2019-05-08 2023-08-15 敦泰电子有限公司 显示触控驱动芯片

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057705A (en) * 1998-05-28 2000-05-02 Microchip Technology Incorporated Programmable pin designation for semiconductor devices
US7202555B2 (en) * 2001-10-26 2007-04-10 Staktek Group L.P. Pitch change and chip scale stacking system and method
CN102332441B (zh) * 2010-07-12 2014-05-14 无锡华润安盛科技有限公司 一种高线位封装形式的引线框及其封装结构
CN202127549U (zh) * 2011-07-26 2012-01-25 魏德米勒电联接国际贸易(上海)有限公司 Pcb接插装置
CN103035607B (zh) * 2012-12-29 2016-04-13 福建福顺半导体制造有限公司 一种集成块封装框架中dip排布的方法及架构
CN103338034A (zh) * 2013-06-15 2013-10-02 刘圣平 越底反控时基电路端口布置新方法
JP6318715B2 (ja) * 2014-03-07 2018-05-09 富士通オプティカルコンポーネンツ株式会社 光モジュール
US10157678B2 (en) * 2014-08-12 2018-12-18 Samsung Electronics Co., Ltd. Memory card

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI696944B (zh) * 2019-05-08 2020-06-21 英屬開曼群島商敦泰電子有限公司 顯示觸控驅動晶片

Also Published As

Publication number Publication date
US9640476B2 (en) 2017-05-02
US20170077024A1 (en) 2017-03-16
CN106533418A (zh) 2017-03-22
CN106533418B (zh) 2019-05-17
TW201711155A (zh) 2017-03-16

Similar Documents

Publication Publication Date Title
KR101871993B1 (ko) 표시 장치
US10510280B2 (en) Display panel and display apparatus having the same
TWI692096B (zh) 顯示裝置
KR102301271B1 (ko) 표시 장치
JP5774911B2 (ja) 表示装置
KR102114751B1 (ko) 내장형 게이트 드라이버
TWI597812B (zh) 驅動電路及接腳輸出順序編排方法
US9472147B2 (en) Display apparatus
TWI662326B (zh) 顯示面板
CN111105741B (zh) 显示面板
KR20160017390A (ko) 디스플레이 장치의 게이트 드라이버
TWI645391B (zh) 顯示面板
KR102477744B1 (ko) 표시패널 및 표시장치
US10545385B2 (en) Display device
EP3040964A1 (en) Gate driver, display device with the same and driving method thereof
CN105427789A (zh) 驱动电路、阵列基板及显示装置
US20130147775A1 (en) Display device
CN104143307B (zh) Tft阵列基板及其驱动方法和显示装置
CN107644605B (zh) 闸极驱动电路和显示装置
KR102394393B1 (ko) 표시장치
KR102268255B1 (ko) 표시 장치
KR20100112861A (ko) 영상표시장치
KR101809746B1 (ko) 액정표시장치
KR20160126765A (ko) 구동 드라이버
CN112820227B (zh) 栅极驱动电路