CN111105741B - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN111105741B
CN111105741B CN201910979029.1A CN201910979029A CN111105741B CN 111105741 B CN111105741 B CN 111105741B CN 201910979029 A CN201910979029 A CN 201910979029A CN 111105741 B CN111105741 B CN 111105741B
Authority
CN
China
Prior art keywords
gate
line
display panel
wire
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910979029.1A
Other languages
English (en)
Other versions
CN111105741A (zh
Inventor
河宗武
朴南吉
朴大元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Priority to CN202310515991.6A priority Critical patent/CN116486732A/zh
Publication of CN111105741A publication Critical patent/CN111105741A/zh
Application granted granted Critical
Publication of CN111105741B publication Critical patent/CN111105741B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/56—Substrates having a particular shape, e.g. non-rectangular
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

公开了一种显示面板，包括：显示区域，所述显示区域配置成具有曲线并且包括具有多个像素行的像素阵列；和非显示区域，所述非显示区域设置在所述显示区域的外围并且配置成包括沿所述曲线布置的多个栅极块，其中，设置有多条连线，以将所述栅极块与所述像素行连接，所述连线以多级布置进行配置以将所述非显示区域的尺寸最小化，并且在所述栅极块之间设置有至少一个虚拟块。因此，可减小设置有连线的边框中的空间浪费，由此减小显示面板中的非显示区域的尺寸。

Description

显示面板
相关申请的交叉引用
本申请要求于2018年10月26日提交的韩国专利申请No.10-2018-0128714的权益，通过引用将该专利申请结合在此，如同在此完全阐述一样。
技术领域
本发明涉及一种显示面板，其代替矩形形状而被设置为不同的形状并且配置成在其中包括驱动电路。
背景技术
可穿戴装置、柔性装置和车辆显示装置需要配置成代替现有矩形形状而具有各种形状的变形(或非矩形)显示面板。例如，以圆盘形状制造的显示面板可应用于钟表，具有曲线形角部的矩形显示面板可应用于智能电话。
显示面板的驱动电路包括：配置成显示图像的像素阵列、配置成向像素阵列的数据线提供数据信号的数据驱动器、配置成向像素阵列的栅极线按顺序提供栅极信号的栅极驱动器、以及配置成控制数据驱动器和栅极驱动器的时序控制器。
在现有技术中，通过将额外的栅极驱动IC连接至显示面板来实现显示装置。然而，由于IC成本，此方法导致显示装置的成本增加，此外，由于配置成将栅极驱动器与栅极线连接的连线数量增加，非显示区域的宽度增加。
近来，已经应用将栅极驱动器与像素阵列一起内置在显示面板中的技术。已知内置在显示面板中的栅极驱动器是面板内栅极(GIP)电路。GIP电路包括移位寄存器。移位寄存器包括从属连接的多个级。各级响应于起始脉冲产生输出，并且根据移位时钟将输出移位。移位寄存器被提供起始脉冲、移位时钟、驱动电压等。
在GIP电路内置于显示面板中的情形中，可减少连线的数量，然而难以减小非显示区域的尺寸。为了确保配置成向GIP电路的各级提供起始脉冲、移位时钟和驱动电压的线的空间，GIP电路在左右方向上扩展。此外，布置在包括变形部分(或非矩形部分)的显示面板中的多条连线从栅极线延伸并设置成直线形状，使得多条连线不与栅极驱动器连接，由此根据连线结构，非显示区域的尺寸会增加。
为了克服这些问题，已研究了用于减小具有栅极驱动器的变形(或非矩形)显示面板中的非显示区域的各种方法。
发明内容
如上所述，在栅极驱动器内置于显示面板内的情形中，栅极驱动器占据了非显示区域的一部分区域，使得非显示区域的尺寸增加。用于减小非显示区域的尺寸的方法可包括：通过优化栅极驱动器的布局，或者优化配置成将栅极驱动器和像素阵列彼此连接的连线的设计来减小栅极驱动器的占据区域。下文中，将参考本发明描述用于优化连线的设计的方法。
栅极驱动器包括移位寄存器，移位寄存器包括从属连接的多个级，并且多个级分别与像素阵列连接。变形(或非矩形)显示面板包括曲线，使得内置于显示面板的变形部分(或非矩形部分)中的栅极驱动器沿曲线布置。因而，布置在变形部分中的多个级并不是分别位于与连接多个级的像素阵列相同的轴上。配置成将栅极驱动器和像素阵列彼此连接的连线可沿曲线弯曲或倾斜。在这种情形中，如果由于连线的未优化布置而导致一部分区域浪费，或者连线被设计为增加了非显示区域的尺寸，则显示面板的非显示区域的尺寸增加。
因此，发明人认识到上述问题并且发明了一种连线结构及使用连线结构的显示面板，其有利于减小非显示区域的尺寸，尤其是变形部分中的非显示区域的尺寸。
鉴于上面的问题作出了本发明，本发明的目的是提供一种有利于减小非显示区域的尺寸的连线结构及使用连线结构的显示面板。
除了如上所述本发明的目的以外，所属领域技术人员还将从本发明以下的描述清楚地理解到本发明的附加目的。
根据本发明的一个方面，可通过提供一种显示面板来实现上述和其他目的，所述显示面板包括：显示区域，所述显示区域配置成具有曲线并且包括具有多个像素行的像素阵列；和非显示区域，所述非显示区域设置在所述显示区域的外围并且配置成包括沿所述曲线布置的多个栅极块，其中，设置有多条连线，以将所述栅极块与所述像素行连接，所述连线以多级布置进行配置以将所述非显示区域的尺寸最小化，并且在所述栅极块之间设置有至少一个虚拟块。因此，可减小设置有连线的边框中的空间浪费，由此减小显示面板中的非显示区域的尺寸。
根据本发明的另一个方面，提供了一种显示面板，包括变形部分，所述变形部分被分为第一区域和第二区域的至少两个区域，其中所述显示面板包括：布置在所述第一区域中的“x”数量的栅极线和布置在所述第二区域中的“y”数量的栅极线(其中，“x>y”，“x”和“y”的每一个是整数)；栅极驱动器，所述栅极驱动器配置成向所述栅极线传输栅极信号；和连线，所述连线配置成将所述栅极驱动器和所述栅极线彼此连接，其中最靠近所述第二区域的连线用直线连接所述栅极线和所述栅极驱动器，并且在所述第二区域的最靠近所述第一区域的一些部分中设置有虚拟栅极块。因此，可减小设置有连线的边框中的空间浪费，由此减小显示面板中的非显示区域的尺寸。
根据本发明的另一个方面，提供了一种显示面板，所述显示面板被分为一般部分和变形部分，其中所述显示面板包括：具有多个像素的显示区域、具有栅极驱动器的电路区域、和具有连线的边框，所述连线配置成将所述栅极驱动器与所述多个像素连接，所述一般部分的连线由一条线形成，所述变形部分的连线由多条线形成，并且所述变形部分包括多个虚拟栅极驱动器。因此，可减小设置有连线的边框中的空间浪费，由此减小显示面板中的非显示区域的尺寸。
其他实施方式的细节包括在详细描述和附图中。
根据本发明的一个或多个实施方式，可在栅极块之间设置至少一个虚拟块，由此可实现连线的多级布置，因而减小非显示区域的尺寸。
根据本发明的一个或多个实施方式，可存在从第一栅极块到第(m)栅极块的栅极块，与第一栅极块连接的像素的数量可大于与第(m)栅极块连接的像素的数量，并且虚拟块可与第一栅极块相邻设置，由此可实现连线的多级布置，因而减小非显示区域的尺寸。
根据本发明的一个或多个实施方式，连线的每一条可包括第一连线、第二连线和第三连线，第二连线可将第一连线和第三连线彼此连接，并且“m”数量的第二连线可彼此平行，由此可实现连线的多级布置，因而减小非显示区域的尺寸。
根据本发明的一个或多个实施方式，栅极线与通过将第二连线的中心连接而获得的虚拟线之间的角度、或者第一连线与通过将第二连线的中心连接而获得的虚拟线之间的角度可以是锐角，由此可实现连线的多级布置，因而减小非显示区域的尺寸。
根据本发明的一个或多个实施方式，第一连线与栅极线之间的角度可以是钝角，由此可实现连线的多级布置，因而减小非显示区域的尺寸。
根据本发明的一个或多个实施方式，第一连线和第二连线可彼此垂直，并且第二连线和第三连线可彼此垂直，由此可实现连线的多级布置，因而减小非显示区域的尺寸。
根据本发明的一个或多个实施方式，第二连线与第一连线之间的角度或第二连线与栅极线之间的角度可以是直角或钝角，由此可实现连线的多级布置，因而减小非显示区域的尺寸。
根据本发明的一个或多个实施方式，第三连线可平行于第一连线或栅极线，并且第三连线可垂直于栅极块，由此可实现连线的多级布置，因而减小非显示区域的尺寸。
本发明的上述目的、手段和效果并未指定权利要求的特征，权利要求书的范围并不仅限于本发明的具体描述。
附图说明
将从下面结合附图的详细描述更清楚地理解本发明的上述和其他的目的、特征和其他优点，其中：
图1图解了根据本发明一个实施方式的显示面板；
图2图解了栅极驱动器中包括的栅极级(gate stage)的结构；
图3和图4图解了栅极驱动器与栅极线之间的各种连接方式；
图5和图6图解了包括曲线的显示面板的各个实施方式；
图7是图解图5或图6的显示面板中的曲线部分的第一实施方式的放大图；
图8图解了曲线部分位于显示面板的下部中的情形；
图9是图解图5或图6的显示面板中的曲线部分的第二实施方式的放大图；
图10是图解图5或图6的显示面板中的曲线部分的第三实施方式的放大图；
图11是图解图5或图6的显示面板中的曲线部分的第四实施方式的放大图。
具体实施方式
将通过参照附图描述的下列实施方式阐明本发明的优点和特征及其实现方法。然而，本发明可以以不同的形式实施，不应解释为限于在此列出的实施方式。而是，提供这些实施方式是为了使本公开内容全面和完整，并将本发明的范围充分地传递给所属领域技术人员。此外，本发明仅由权利要求书的范围限定。
为了描述本发明的实施方式而在附图中公开的形状、尺寸、比例、角度和数量仅仅是示例，因而本发明不限于图示的细节。相似的参考标记通篇表示相似的元件。在下面的描述中，当确定对相关的已知功能或构造的详细描述会不必要地使本发明的重点模糊不清时，将省略该详细描述。
在本申请中使用“包括”、“具有”和“包含”描述的情况下，还可添加另外的部分，除非使用了“仅”。
在解释一要素时，尽管没有明确说明，但该要素应解释为包含误差范围。
在描述位置关系时，例如位置关系被描述为“在……上”、“在……上方”、“在……下方”和“在……之后”时，可在两部分之间布置一个或多个其他部分，除非使用了“正好”或“直接”。
在描述时间关系时，例如，当时间顺序被描述为“在……之后”、“随后”、“接下来”和“在……之前”时，可包括不连续的情况，除非使用了“正好”或“直接”。
将理解到，尽管在此可使用术语“第一”、“第二”等来描述各种元件，但这些元件不应被这些术语限制。这些术语仅仅是用来将元件彼此区分开。例如，在不背离本发明的范围的情况下，第一元件可能被称为第二元件，相似地，第二元件可能被称为第一元件。
应当理解，术语“至少一个”包括与任何一个项目相关的所有组合。例如，“第一要素、第二要素和第三要素中的至少一个”可包括选自第一要素、第二要素和第三要素中的两个或更多个要素的所有组合以及第一要素、第二要素和第三要素中的每个要素。
如所属领域技术人员能够充分理解的，本发明各实施方式的特征可彼此部分或整体地结合或组合，并且可在技术上彼此进行各种互操作和驱动。本发明的实施方式可彼此独立实施，或者以相互依赖的关系共同实施。
下文中，将参照附图详细地描述根据本发明实施方式的连线结构及使用连线结构的显示面板。对于下面的描述，显示面板可以以液晶显示面板、场发射显示面板、有机发光显示面板、量子点显示面板等实现。
图1图解了根据本发明一个实施方式的显示面板。
参照图1，显示面板100可分为像素区域120和除像素区域120之外的其他区域。像素区域120配置成包括具有像素行的像素阵列并且用于显示图像，像素区域120可被称为显示区域。在显示面板100中，除像素区域120之外的其他区域可对应于非显示区域，其中布置有用于向像素、各种线和焊盘施加信号的栅极驱动器110。在图1中，数据驱动器200设置在显示面板100的外部，然而，数据驱动器200的位置不限于此。
数据驱动器200响应于从时序控制器提供的数据时序控制信号来输出数据信号。数据驱动器200采样并锁存从时序控制器提供的数字型数据信号，然后基于伽马基准电压将数字型数据信号转换为模拟型数据信号。输出的数据信号通过数据连线211提供至像素区域120中的数据线。例如，数据驱动器200可作为集成电路(IC)型或玻上芯片(COG)型形成在显示面板100上，或者可作为膜上芯片(COF)型形成在显示面板100中。此外，根据产品，时序控制器可与数据驱动器200集成或组合，因而实现为一个芯片型。
栅极驱动器110响应于从时序控制器提供的栅极时序控制信号来输出栅极信号。例如，栅极时序控制信号包括栅极时钟信号(GCLK1_L、GCLK2_L、GCLK1_R、GCLK2_R)、起始信号等。栅极驱动器110通过栅极连线111将栅极信号提供至像素区域120中的栅极线。栅极驱动器110可形成为集成电路(IC)型。然而，在本发明中，栅极驱动器110形成为内置于或设置于显示面板100中的面板内栅极(GIP)型。栅极驱动器110可布置在显示面板100的左侧区域和右侧区域中，或者可布置在显示面板100的左侧区域和右侧区域的任意一个区域中。例如，栅极驱动器110可包括布置在显示面板100的左侧区域中的第一栅极驱动器110a(或左侧栅极驱动器)、和布置在显示面板100的右侧区域中的第二栅极驱动器110b(或右侧栅极驱动器)。
如上所述，显示面板100根据从栅极驱动器110提供的栅极信号、从数据驱动器200提供的数据信号、以及从电源部分提供的电源电压显示图像。
图2图解了栅极驱动器中包括的栅极级的结构。
参照图1和图2，栅极驱动器110包括移位寄存器。移位寄存器包括如图2中所示从属连接的栅极级G(k-1)、G(k)、G(k+1)。栅极级G(k-1)、G(k)、G(k+1)响应于起始信号Vst开始输出栅极信号，并且根据栅极时钟信号GCLK1、GCLK2将输出移位。栅极级G(k-1)、G(k)、G(k+1)与栅极连线连接。栅极级G(k-1)、G(k)、G(k+1)的输出信号GVout(k-1)、GVout(k)、GVout(k+1)是栅极信号，并且被提供至像素区域120的栅极线GL1～GLn。栅极级G(k-1)、G(k)、G(k+1)的每一个的输出信号可作为起始信号提供至在后栅极级，此外，栅极级G(k-1)、G(k)、G(k+1)的每一个的输出信号可作为复位信号提供至在前栅极级。除了栅极信号以外，栅极级G(k-1)、G(k)、G(k+1)还输出额外的进位信号，并且将用作起始信号的进位信号提供至另一级。在这种情形中，“k”是满足2≤k<(n-1)的整数。图2示出了第(k-1)栅极级G(k-1)、第(k)栅极级G(k)和第(k+1)栅极级G(k+1)。
栅极级G(k-1)、G(k)、G(k+1)之间的连接线在栅极级G(k-1)、G(k)、G(k+1)之间传输起始信号Vst、栅极时钟信号GCLK1和GCLK2、以及作为进位信号和复位信号的驱动电压。驱动电压包括栅极信号的高电压和低电压。输入进位信号作为在后栅极级的起始信号，复位信号将在前栅极级的输出放电。
栅极驱动器110可包括扫描驱动器和发光驱动器。扫描驱动器向栅极线提供扫描信号，发光驱动器向栅极线提供发光信号(或发光控制信号)。栅极线可包括被提供扫描信号的扫描线和被提供发光信号的发光线。扫描驱动器和发光驱动器的每一个可以以如图2中所述的栅极级的结构实现。此外，根据像素中包括的像素驱动电路的种类，栅极驱动器110可包括基准电压驱动器。基准电压驱动器向基准电压线提供基准电压。
图3和图4图解了栅极驱动器与栅极线之间的各种连接方式。
参照图3，栅极驱动器包括布置在显示面板100的一个边缘区域(或左侧)的第一栅极驱动器330a和布置在显示面板100的另一个边缘区域(或右侧)的第二栅极驱动器330b。第一栅极驱动器330a和第二栅极驱动器330b的每一个与栅极线GL1～GLn连接，栅极线GL1～GLn与布置在显示区域120中的所有像素行连接，单条栅极线可连接至至少两个像素行。
第一栅极驱动器330a和第二栅极驱动器330b同时接收起始信号Vst，并且同时输出栅极信号。因而，从第一栅极驱动器330a和第二栅极驱动器330b输出的栅极信号同时施加至栅极线的两端。例如，当像素区域120的像素被相等地一分为二，就是说，被分成与左侧区域和右侧区域对应的两个区域时，第一栅极驱动器330a向布置在左侧区域中的像素施加栅极信号，并且第二栅极驱动器330b向布置在右侧区域中的像素施加栅极信号。因此，可通过向高分辨率显示面板中的像素快速施加栅极信号来驱动像素。
参照图4，第一栅极驱动器440a与第一组中包括的栅极线连接，并且向第一组的栅极线按顺序提供栅极信号。第二栅极驱动器440b与第二组中包括的栅极线连接，并且向第二组的栅极线按顺序提供栅极信号。
第一组的栅极线可以是奇数栅极线GL1、GL3、...、GLn-1。第二组的栅极线可以是偶数栅极线GL2、GL4、...、GLn。在这种情形中，起始信号Vst可在具有时间差的情况下施加至第一栅极驱动器440a和第二栅极驱动器440b的每一个。因而，在第一栅极驱动器440a的栅极信号的输出时序和进位信号的输出时序与第二栅极驱动器440b的栅极信号的输出时序和进位信号的输出时序之间可存在时间差。例如，在从第一栅极驱动器440a向第一栅极线GL1施加第一栅极信号之后，可在大约1个水平周期之后从第二栅极驱动器440b向第二栅极线GL2提供第二栅极信号。将第一栅极驱动器440a和第二栅极驱动器440b分别布置在显示面板的左侧区域和右侧区域中的这种设计结构确保了布置时的可用空间，使得可以以各种方法改变栅极驱动器的布局。
图5和图6图解了包括曲线的显示面板的各个实施方式。
参照图5和图6，包括曲线的显示面板500和600可被称为变形显示面板或非矩形显示面板。变形显示面板可被制造有在其至少部分区域中具有预定曲率的曲线。显示面板500和600可分为具有曲线部分的变形部分(或非矩形部分)、和未制造有曲线的一般部分。在图5的情形中，显示了仅具有变形部分的显示面板500，变形部分被显示为半圆形形状，但其可应用于圆形的显示面板。在图6的情形中，显示了具有变形部分和一般部分的显示面板600，其中变形部分形成在显示面板600的左上部分(或左上角部)和右上部分(或右上角部)中，然而，变形部分可应用于显示面板600的左下部分(或左下角部)和右下部分(或右下角部)。
参照图5，显示面板500分为设置有像素和栅极线GL1、...、GLn的像素区域520、以及设置有栅极驱动器510a和510b及其他线的非显示区域，其中非显示区域对应于除像素区域520之外的其他区域。在非显示区域中，栅极驱动器510a和510b的栅极级G(1)、...、G(k)、...、G(n)沿显示面板500的曲线布置。栅极级G(1)、...、G(k)、...、G(n)按固定间隔以放射形状布置在从圆的中心C延伸的线上。栅极级G(1)、...、G(k)、...、G(n)的短轴长度的中心与从圆的中心C延伸的线相交。此时，第一栅极级G(1)和第(n)栅极级G(n)分别位于通过将第一栅极线GL1的一端与圆的中心C连接而获得的延伸线、以及通过将第(n)栅极线GLn的一端与圆的中心C连接而获得的延伸线上。在这种情形中，通过将栅极级G(1)、...、G(k)、...、G(n)的短轴长度的中心连接而获得的连接线可相对于圆的中心C具有同心圆形状。
参照图6，显示面板600分为设置有像素和栅极线GL1、...、GLn的像素区域620、以及除像素区域620之外的设置有栅极驱动器610a和610b及其他线的其他区域。此外，显示面板600包括变形部分和一般部分。
在变形部分中，设置有从第一栅极线GL1到第(k)栅极线GLk的栅极线，并且栅极驱动器610a和610b的栅极级G(1)、...、G(j)、...、G(k)在除像素区域620之外的非显示区域中沿显示面板600的曲线设置。栅极级G(1)、...、G(j)、...、G(k)按固定间隔以放射形状布置在从圆的中心C延伸的线上。栅极级G(1)、...、G(j)、...、G(k))的短轴长度的中心与从圆的中心C延伸的线相交。此时，第一栅极级G(1)和第(k)栅极级G(k)分别位于通过将第一栅极线GL1的一端与圆的中心C连接而获得的延伸线、以及通过将第(k)栅极线GLk的一端与圆的中心C连接而获得的延伸线上。在这种情形中，通过将栅极级G(1)、...、G(j)、...、G(k)的短轴长度的中心连接而获得的连接线可相对于圆的中心C具有同心圆形状。
在一般部分中，设置有从第(k+1)栅极线GL1到第(n)栅极线GLn的栅极线，并且栅极驱动器610a和610b的栅极级G(k+1)、...、G(n)在非显示区域中沿显示面板的直线设置。栅极级G(k+1)、...、G(n)布置在栅极线GLk+1、...、GLn的延伸线上。一般部分的连线可由一条线形成。
图7是图解图5或图6的显示面板中的曲线部分的第一实施方式的放大图。
图7显示了显示面板的左上部分中的曲线的变形部分。显示面板分为显示区域DA和显示区域DA的外围的非显示区域NDA。非显示区域NDA分为电路区域CA和边框BZ，电路区域CA具有配置成向显示区域DA的栅极线施加信号的栅极驱动器，边框BZ具有配置成将栅极驱动器和栅极线彼此连接的连线。
显示区域DA中的多个像素形成多个像素行。随着从显示面板的下部行进到显示面板的上部，多个像素行的每一个中布置的像素的数量逐渐减少。
参照图7，变形部分包括“m”个像素行，并且在“m”个像素行的每一个中布置有多个像素。由于其中布置“1P1”的显示区域DA的长度大于其中布置“1Pm”的显示区域DA的长度，所以“1P1”中布置的像素的数量大于“1Pm”中布置的像素的数量。在这种情形中，“1Pm”可以是与一个像素行中包括的像素连接的一组栅极线，或者可以是与两个像素行连接的一组栅极线。需要的话，“1Pm”可以是与三个或更多个像素行中包括的像素连接的一组栅极线。下文中，“1Pm”被称为第(m)栅极线组。因此，变形部分包括从第(1)栅极线组1P1到第(m)栅极线组1Pm的栅极线组，并且在第(m)栅极线组1Pm上方可具有数量小于“m”的栅极线组。例如，在变形部分分为第一区域和第二区域这两个区域的情形中，第一区域包括从第(1)栅极线组1P1到第(m)栅极线组1Pm的栅极线组，第二区域对应于第一区域上方的区域，其中第二区域可包括从第二区域的第(1)栅极线组2P1到第二区域的第(r)栅极线组2Pr的栅极线组。在这种情形中，满足“m>r”，并且“m”和“r”的每一个是整数。这种情形显示了变形部分分为两个区域。然而，可将变形部分分为三个或更多个区域。
向一个栅极线组提供信号的栅极驱动器可定义为栅极块。栅极块包括多个栅极级，并且多个栅极块构成栅极驱动器。如上面图5和图6中所述，可以以栅极块的方式实现前述栅极级G(1)、G(j)、G(k)、G(n)。
如上所述，与一个像素行中包括的像素连接的栅极线可包括扫描线、发光线和基准电压线。例如，与一个像素行中包括的像素连接的栅极线组可包括第一扫描线、第二扫描线、发光线、基准电压线和初始电压线这五条线。当第(m)栅极线组1Pm对应于与两个像素行中包括的像素连接的栅极线的组时，第(m)栅极线组1Pm可包括十条栅极线。换句话说，栅极线组中包括的栅极线的数量和用于将栅极块与栅极线组连接的连线的数量可以是与“m”的倍数对应的数量。在这种情形中，用于向像素提供信号的像素驱动电路可以是内部补偿电路，比如“7T1C”或“8T1C”。在“7T1C”或“8T1C”中，“T”表示薄膜晶体管，“C”表示电容器。
电路区域CA对应于其中用于向像素提供栅极信号的栅极驱动器所处的区域。如上所述，多个栅极级沿曲线布置。在图7中，其表现为栅极块并且与栅极线组连接。由于一个栅极信号输出至一个栅极级，所以栅极块包括多个栅极级。栅极块1GB(1)、1GB(2)、...、1GB(m)的每一个与栅极线组1P1、1P2、...、1Pm的每一个连接，并且栅极块1GB(1)、1GB(2)、...、1GB(m))的每一个向与栅极线组(1P1、1P2、...、1Pm)连接的像素提供栅极信号。例如，在栅极线组是与两个像素行中包括的像素连接的栅极线的组时，一个栅极块可向与两个像素行中包括的像素连接的栅极线提供栅极信号。
边框BZ对应于显示区域DA与电路区域CA之间的区域，其中用于将栅极块与栅极线组连接的连线设置在边框BZ中。连线(或“m”数量("m”-numbered)的连线)可由栅极线的延伸线形成，并且连线(或“m”数量的连线的每一条)可包括第一连线、第二连线和第三连线。用于将第(1)栅极线组1P1和第(1)栅极块1GB(1)彼此连接的第(1)连线LL1可包括第一连线LL1a(或第一子连线)、第二连线LL1b(或第二子连线)和第三连线LL1c(或第三子连线)，用于将第(m)栅极线组1Pm和第(m)栅极块1GB(m)彼此连接的第(m)连线LLm包括第一连线LLma(或第一子连线)、第二连线LLmb(或第二子连线)和第三连线LLmc(或第三子连线)。
位于第(1)栅极线组1P1下方的第(0)栅极线组P0包括在显示面板的一般部分中，并且与第(0)栅极块GB(0)连接的连线由一条直线形状形成。在这种情形中，位于第(0)栅极线组P0上方的栅极线组包括在变形部分中，由此被称为第(1)栅极线组1P1，第(0)栅极线组P0与由栅极线的延伸线设置而成并且由直线形成而没有任何弯曲部分的连线连接。第(1)栅极线组1P1不与和第(0)栅极块GB(0)相邻的栅极块连接，而是与对应于下一栅极块的第(1)栅极块GB(1)连接。因而，存在虚拟栅极块DGB，虚拟栅极块DGB布置在第(0)栅极块GB(0)与第(1)栅极块1GB(1)之间并且不与栅极线组连接。虚拟栅极块DGB可被称为虚拟块或虚拟栅极驱动器，但术语不限于此。因而，由于虚拟栅极块DGB而使得第(1)栅极块1GB(1)不位于第(1)栅极线组1P1的延伸线上，所以用于将第(1)栅极线组1P1和第(1)栅极块1GB(1)彼此连接的第(1)连线LL1可被设计成包括弯曲点(或弯曲部分)。在变形部分中包括的连线LL1、...、LLm形成直线形状而没有任何弯曲点的情形中，连线集中在与显示区域DA相邻的区域中，由此根据显示面板的分辨率和每条连线之间的间隔，在与显示区域DA相邻的区域中在每条连线之间可发生短路。由于变形部分中包括的连线LL1、...、LLm包括弯曲点，所以可防止每条连线之间的短路并且可减小边框BZ的尺寸(或宽度)。
连线LL1、...、LLm的每一条包括第一连线(LL1a、...、LLma)、第二连线(LL1b、...、LLmb)和第三连线(LL1c、...、LLmc)。第一连线(LL1a、...、LLma)将栅极线组(1P1、...、1Pm)与第二连线(LL1b、...、LLmb)连接，第二连线(LL1b、...、LLmb)将第一连线(LL1a、...、LLma)与第三连线(LL1c、...、LLmc)连接，并且第三连线(LL1c、...、LLmc)将第二连线(LL1b、...、LLmb)与栅极块(1GB(1)、...、1GB(m))连接，第三连线可位于通过将栅极块与非显示区域的弯曲边界的中心相连接而获得的虚拟线上。第一连线(LL1a、...、LLma)和第二连线(LL1b、...、LLmb)成直角，并且第二连线(LL1b、...、LLmb)和第三连线(LL1c、...、LLmc)成直角。第一连线(LL1a、...、LLma)彼此平行，第二连线(LL1b、...、LLmb)彼此平行，并且第三连线(LL1c、...、LLmc)彼此平行。在这种情形中，通过将第二连线(LL1b、...、LLmb)的中心连接而获得的虚拟线VLLb形成在其中边框BZ的尺寸不增加的方向上。详细地说，栅极线与通过将第二连线(LL1b、...、LLmb)的中心连接而获得的虚拟线VLLb之间的角度成为锐角。在这种情形中，当假设第一连线(LL1a、...、LLma)与第二连线(LL1b、...、LLmb)之间的交点被称为第一弯曲点，并且第二连线(LL1b、...、LLmb)与第三连线(LL1c、...、LLmc)之间的交点被称为第二弯曲点时，通过将第一弯曲点或第二弯曲点连接而获得的虚拟线形成在其中边框BZ的尺寸不增加的方向上，并且栅极线与通过将第一弯曲点或第二弯曲点连接而获得的虚拟线之间的角度成为锐角。由于在第(0)栅极块GB(0)与第(1)栅极块1GB(1)之间设置有虚拟栅极块DGB，所以通过将第二连线(LL1b、...、LLmb)的中心连接而获得的虚拟线VLLb可形成在其中边框BZ的尺寸不增加的方向上。在栅极线与通过将第二连线(LL1b、...、LLmb)的中心连接而获得的虚拟线VLLb之间的角度对应于钝角的情形中，通过将第二连线(LL1b、...、LLmb)的中心连接而获得的虚拟线形成在其中边框BZ的尺寸增加的方向上，由此边框BZ的尺寸也虚拟地增加。因而，由于虚拟栅极块DGB位于显示面板的变形部分和一般部分之间的边界上，所以变形部分中包括的连线配置成包括弯曲点，由此栅极线与通过将第二连线(LL1b、...、LLmb)的中心连接而获得的虚拟线之间的角度变成锐角，由此减小边框BZ的尺寸。
用于将第(m)栅极块1GB(m)与第(m)栅极线组1Pm的最后一条栅极线(或最上面的栅极线)连接的第二连线(LL1b、...、LLmb)的长度变短为0或接近0。在这种情形中，位于第(m)栅极线组1Pm上方且包括在第二区域中的第(1)栅极线组2P1不与和第(m)栅极块1GB(m)相邻的栅极块连接，而是与对应于下一栅极块的第(1)栅极块2GB(1)连接。因而，不与栅极线组连接的虚拟栅极块DGB设置在第一区域的第(m)栅极块1GB(m)与第二区域的第(1)栅极块2GB(1)之间。由于虚拟栅极块DGB，第(1)栅极块2GB(1)并不位于第二区域的第(1)栅极线组2P1的延伸线上，使得用于将第二区域的第(1)栅极线组2P1与第(1)栅极块2GB(1)连接的连线可被设计成包括弯曲点。以相同的方式，用于将栅极块与第二区域中的位于第(1)栅极线组2P1上方的栅极线组连接的连线配置成包括第二连线，并且栅极线与通过将第二连线的中心连接而获得的虚拟线之间的角度配置为锐角，使得可减小边框BZ的尺寸。在这种情形中，在第二区域中栅极线与通过将第二连线的中心连接而获得的虚拟线之间的角度可与在第一区域中栅极线与通过将第二连线的中心连接而获得的虚拟线VLLb之间的角度不同。根据本发明的一个实施方式，在第二区域中栅极线与通过将第二连线的中心连接而获得的虚拟线之间的角度小于在第一区域中栅极线与通过将第二连线的中心连接而获得的虚拟线VLLb之间的角度。因而，栅极线与通过将第二连线的中心连接而获得的虚拟线之间的角度配置为锐角，使得可减小显示面板的非显示区域NDA的尺寸。
图8图解了图7的曲线部分位于显示面板的下部中的情形。因而，将简要示出或将省略与图7相同部分的重复描述。
图8显示了显示面板的右下部分中的曲线的变形部分。显示面板分为设置有像素的显示区域DA和显示区域DA的外围的非显示区域NDA。非显示区域NDA分为电路区域CA和边框BZ，电路区域CA具有配置成向显示区域DA的栅极线施加信号的栅极驱动器，边框BZ具有配置成将栅极驱动器和栅极线彼此连接的连线。
在图7和图8中，示出显示区域DA、边框BZ和电路区域CA的每一个的曲线被显示为相对于圆的中心C具有相同曲率的曲线，然而，用于定义显示区域DA的曲线的曲率可与用于定义边框BZ和电路区域CA的每一个的曲线的曲率不同，由此形成在变形部分中的边框BZ的尺寸可不是恒定的。此外，由于图7的示出电路区域CA的曲线的曲率与图8的示出电路区域CA的曲线的曲率不同，所以图8解释了在显示面板的变形部分中设置“i”个像素行的情形。在这种情形中，“i”和“m”的每一个是整数，其中“i”不同于“m”，并且“i”和“m”的每一个小于“n”。
随着朝向显示面板的下部行进，变形部分中的多个像素行的每一个中布置的像素的数量逐渐减少。变形部分包括“i”个像素行，并且在“i”个像素行中布置有多个像素。由于布置有第一区域的第(1)栅极线组1P1的显示区域DA的长度大于布置有第(i)栅极线组1Pi的显示区域DA的长度，所以第(1)栅极线组1P1中布置的像素的数量大于第(i)栅极线组1Pi中布置的像素的数量。图8的变形部分包括从第(1)栅极线组1P1到第(i)栅极线组1Pi的栅极线组，并且在第(i)栅极线组1Pi下方的第二区域中可包括数量比第(1)栅极线组1P1到第(i)栅极线组1Pi的数量小的栅极线组。
电路区域CA对应于用于向像素提供栅极信号的栅极驱动器所处的区域。如上所述，多个栅极级沿曲线布置。以与图7相同的方式，在图8的情形中，其表现为栅极块并且与栅极线组连接。由于栅极块(1GB(1)、1GB(2)、...、1GB(i))的每一个与栅极线组(1P1、1P2、...、1Pi)的每一个连接，所以栅极块(1GB(1)、1GB(2)、...、1GB(i))的每一个向与栅极线组(1P1、1P2、...、1Pi)连接的像素提供栅极信号。
边框BZ对应于显示区域DA与电路区域CA之间的区域，其中用于将栅极块与栅极线组连接的连线设置在边框BZ中。连线可由栅极线的延伸线形成，并且每条连线可包括第一连线、第二连线和第三连线。用于将第(1)栅极线组1P1和第(1)栅极块1GB(1)彼此连接的第(1)连线LL1可包括第一连线LL1a(或第一子连线)、第二连线LL1b(或第二子连线)和第三连线LL1c(或第三子连线)，用于将第(i)栅极线组1Pi和第(i)栅极块1GB(i)彼此连接的第(i)连线LLi包括第一连线(LLia)(或第一子连线)、第二连线(LLib)(或第二子连线)和第三连线(LLic)(或第三子连线)。
位于第(1)栅极线组1P1上方的第(0)栅极线组P0包括在显示面板的一般部分中，并且与第(0)栅极块GB(0)连接的连线由一条直线形状形成。在这种情形中，位于第(0)栅极线组P0下方的栅极线组包括在变形部分中，第(0)栅极线组P0与由栅极线的延伸线设置而成并且由直线形成而没有任何弯曲部分的连线连接。第(1)栅极线组1P1不与和第(0)栅极块GB(0)相邻的栅极块连接，而是与对应于下一栅极块的第(1)栅极块GB(1)连接。因而，存在虚拟栅极块DGB，虚拟栅极块DGB布置在第(0)栅极块GB(0)与第(1)栅极块1GB(1)之间并且不与栅极线组连接。因而，由于虚拟栅极块DGB而使得第(1)栅极块1GB(1)不位于第(1)栅极线组1P1的延伸线上，所以用于将第(1)栅极线组1P1和第(1)栅极块1GB(1)彼此连接的第(1)连线LL1可被设计成包括弯曲点。
连线(LL1、...、LLi)的每一条包括第一连线(LL1a、...、LLia)、第二连线(LL1b、...、LLib)和第三连线(LL1c、...、LLic)。第一连线(LL1a、...、LLia)将栅极线组(1P1、...、1Pi)与第二连线(LL1b、...、LLib)连接，第二连线(LL1b、...、LLib)将第一连线(LL1a、...、LLia)与第三连线(LL1c、...、LLic)连接，并且第三连线(LL1c、...、LLic)将第二连线(LL1b、...、LLib)与栅极块(1GB(1)、...、1GB(i))连接。第一连线(LL1a、...、LLia)和第二连线(LL1b、...、LLib)成直角，并且第二连线(LL1b、...、LLib)和第三连线(LL1c、...、LLic)成直角。第一连线(LL1a、...、LLia)彼此平行，第二连线(LL1b、...、LLib)彼此平行，并且第三连线(LL1c、...、LLic)彼此平行。在这种情形中，通过将第二连线(LL1b、...、LLib)的中心连接而获得的虚拟线VLLb形成在边框BZ的尺寸不增加的方向上。详细地说，栅极线与通过将第二连线(LL1b、...、LLib)的中心连接而获得的虚拟线VLLb之间的角度变成锐角。由于在第(0)栅极块GB(0)与第(1)栅极块GB(1)之间设置有虚拟栅极块DGB，所以通过将第二连线(LL1b、...、LLib)的中心连接而获得的虚拟线VLLb可形成在边框BZ的尺寸不增加的方向上。如果栅极线与通过将第二连线(LL1b、...、LLib)的中心连接而获得的虚拟线VLLb之间的角度对应于钝角，则通过将第二连线(LL1b、...、LLib)的中心连接而获得的虚拟线VLLb形成在边框BZ的尺寸增加的方向上，由此边框BZ的尺寸也虚拟地增加。因而，由于虚拟栅极块DGB位于显示面板的变形部分和一般部分之间的边界上，所以变形部分中包括的连线配置成包括弯曲点，由此栅极线与通过将第二连线(LL1b、...、LLib)的中心连接而获得的虚拟线VLLb之间的角度变成锐角，由此减小边框BZ的尺寸。
用于将第(i)栅极块1GB(i)与第(i)栅极线组1Pi的最后一条栅极线(或最下面的栅极线)连接的第二连线的长度变短为0或接近0。在这种情形中，位于第一区域的第(i)栅极线组1Pi下方且包括在第二区域中的第(1)栅极线组2P1不与和第(i)栅极块1GB(i)相邻的栅极块连接，而是与对应于下一栅极块的第(1)栅极块2GB(1)连接。因而，不与栅极线组连接的虚拟栅极块DGB布置在第一区域的第(i)栅极块1GB(i)与第二区域的第(1)栅极块2GB(1)之间。由于虚拟栅极块DGB，第(1)栅极块2GB(1)并不位于第(1)栅极线组2P1的延伸线上，使得用于将第二区域的第(1)栅极线组2P1与第(1)栅极块2GB(1)连接的连线可被设计成包括弯曲部分。以相同的方式，用于将栅极块与第二区域中的位于第(1)栅极线组2P1下方的栅极线组连接的连线配置成包括第二连线，并且栅极线与通过将第二连线的中心连接而获得的虚拟线之间的角度配置为锐角，使得可减小边框BZ的尺寸。因而，栅极线与通过将第二连线的中心连接而获得的虚拟线之间的角度配置为锐角，使得可减小显示面板的非显示区域NDA的尺寸。
图9是图解图5或图6的显示面板中的曲线部分的第二实施方式的放大图。除连线之中的第二连线的结构之外，图9的其余结构与第一实施方式相同，由此将简要示出或将省略与图7相同部分的重复描述。
以与图7相同的方式，图9显示了显示面板的左上部分中的曲线的变形部分。显示面板分为显示区域DA和非显示区域NDA。非显示区域NDA分为电路区域CA和边框BZ。
在图9中，示出显示区域DA、边框BZ和电路区域CA的每一个的曲线被显示为相对于圆的中心C具有相同曲率的曲线，然而，用于定义显示区域DA的曲线的曲率可与用于定义边框BZ和电路区域CA的每一个的曲线的曲率不同。
变形部分包括“m”个像素行，并且在“m”个像素行中布置有多个像素。第(1)栅极线组1P1中布置的像素的数量大于第(m)栅极线组1Pm中布置的像素的数量。变形部分可包括第一区域中的从第(1)栅极线组1P1到第(m)栅极线组1Pm的栅极线组、以及第(m)栅极线组1Pm上方的第二区域中的从第(1)栅极线组2P1到第(M)栅极线组的栅极线组。在这种情形中，“M”是整数，其中“M”不同于“m”，并且“M”小于“m”。
电路区域CA对应于用于向像素提供栅极信号的栅极驱动器所处的区域。如上所述，多个栅极级沿曲线布置。在以与图7相同的方式，在图9的情形中，其表现为栅极块并且与栅极线组连接。由于栅极块(1GB(1)、1GB(2)、...、1GB(m))的每一个与栅极线组(1P1、1P2、...、1Pm)的每一个连接，所以栅极块(1GB(1)、1GB(2)、...、1GB(m))的每一个向与栅极线组(1P1、1P2、...、1Pm)连接的像素提供栅极信号。
边框BZ对应于显示区域DA与电路区域CA之间的区域，其中用于将栅极块与栅极线组连接的连线设置在边框BZ中。连线(或“m”数量的连线)可由栅极线的延伸线形成，并且连线(或“m”数量的连线的每一条)可包括第一连线、第二连线和第三连线。用于将第(1)栅极线组1P1和第(1)栅极块1GB(1)彼此连接的第(1)连线LL1可包括第一连线LL1a(或第一子连线)、第二连线LL1b(或第二子连线)和第三连线LL1c(或第三子连线)，用于将第(m)栅极线组1Pm和第(m)栅极块1GB(m)彼此连接的第(m)连线LLm可包括第一连线LLma(或第一子连线)、第二连线LLmb(或第二子连线)和第三连线LLmc(或第三子连线)。
以与图7相同的方式，第(1)栅极线组1P1不与和第(0)栅极块GB(0)相邻的栅极块连接，而是与对应于下一栅极块的第(1)栅极块1GB(1)连接。因而，存在虚拟栅极块DGB，虚拟栅极块DGB布置在第(0)栅极块GB(0)与第(1)栅极块1GB(1)之间并且不与栅极线组连接。因而，由于虚拟栅极块DGB而使得第(1)栅极块1GB(1)不位于第(1)栅极线组1P1的延伸线上，所以用于将第(1)栅极线组1P1和第(1)栅极块1GB(1)彼此连接的第(1)连线LL1可被设计成包括弯曲部分。
连线(LL1、...、LLm)的每一条包括第一连线(LL1a、...、LLma)、第二连线(LL1b、...、LLmb)和第三连线(LL1c、...、LLmc)。第一连线(LL1a、...、LLma)将栅极线组(1P1、...、1Pm)与第二连线(LL1b、...、LLmb)连接，第二连线(LL1b、...、LLmb)将第一连线(LL1a、...、LLma)与第三连线(LL1c、...、LLmc)连接，并且第三连线(LL1c、...、LLmc)将第二连线(LL1b、...、LLmb)与栅极块(1GB(1)、...、1GB(m))连接。
第一连线(LL1a、...、LLma)和第三连线(LL1c、...、LLmc)平行于栅极线，并且栅极线与第二连线(LL1b、...、LLmb)之间的角度变成钝角。当栅极线与第二连线(LL1b、...、LLmb)之间的角度θb为钝角时，与栅极线和第二连线(LL1b、...、LLmb)成直角的情形相比，连线(LL1、...、LLm)的每一条之间的间隔形成在边框BZ的尺寸不增加的方向上。因而，栅极线与第二连线(LL1b、...、LLmb)之间的角度θb为钝角，使得可减小边框BZ的尺寸。第一连线(LL1a、...、LLma)彼此平行，第二连线(LL1b、...、LLmb)彼此平行，并且第三连线(LL1c、...、LLmc)彼此平行。在这种情形中，通过将第二连线(LL1b、...、LLmb)的中心连接而获得的虚拟线VLLb形成在边框BZ的尺寸不增加的方向上。详细地说，栅极线与通过将第二连线(LL1b、...、LLmb)的中心连接而获得的虚拟线VLLb之间的角度成为锐角。由于在第(0)栅极块GB(0)与第(1)栅极块1GB(1)之间设置有虚拟栅极块DGB，所以通过将第二连线(LL1b、...、LLmb)的中心连接而获得的虚拟线VLLb可形成在边框BZ的尺寸不增加的方向上。因而，由于虚拟栅极块DGB位于显示面板的变形部分和一般部分之间的边界上，所以变形部分中包括的连线配置成包括弯曲部分，由此栅极线与通过将第二连线(LL1b、...、LLmb)的中心连接而获得的虚拟线VLLb之间的角度变成锐角，并且栅极线与第二连线(LL1b、...、LLmb)之间的角度变成钝角，由此减小边框BZ的尺寸，因而减小显示面板中的非显示区域NDA的尺寸。
以与图7相同的方式，位于第一区域的第(m)栅极线组1Pm上方的第二区域中的第(1)栅极线组2P1不与和第(m)栅极块1GB(m)相邻的栅极块连接，而是与第二区域中的对应于下一栅极块的第(1)栅极块2GB(1)连接。因而，不与栅极线组连接的虚拟栅极块DGB布置在第一区域的第(m)栅极块1GB(m)与第二区域的第(1)栅极块2GB(1)之间。由于虚拟栅极块DGB，第(1)栅极块2GB(1)并不位于第二区域中的第(1)栅极线组2P1的延伸线上，使得用于将第二区域的第(1)栅极线组2P1与第(1)栅极块2GB(1)连接的连线可被设计成包括弯曲部分。以相同的方式，用于将栅极块与第二区域中的位于第(1)栅极线组2P1上方的栅极线组连接的连线配置成包括第二连线，栅极线与通过将第二连线的中心连接而获得的虚拟线之间的角度变成锐角，并且栅极线与第二连线之间的角度θb变成钝角，使得可减小边框BZ的尺寸。
图10是图解图5或图6的显示面板中的曲线部分的第三实施方式的放大图。除连线之中的第三连线的结构之外，图10的其余结构与第一实施方式相同，由此将简要示出或将省略与图7相同部分的重复描述。
以与图7相同的方式，图10显示了显示面板的左上部分中的曲线的变形部分。显示面板分为显示区域DA和非显示区域NDA。非显示区域NDA分为电路区域CA和边框BZ。
在图10中，示出显示区域DA、边框BZ和电路区域CA的每一个的曲线被显示为相对于圆的中心C具有相同曲率的曲线，然而，用于定义显示区域DA的曲线的曲率可与用于定义边框BZ和电路区域CA的每一个的曲线的曲率不同。
变形部分包括“m”个像素行，其中在“m”个像素行中布置有多个像素，并且变形部分包括从第(1)栅极线组1P1到第(m)栅极线组1Pm的栅极线组。第(1)栅极线组1P1中布置的像素的数量大于第(m)栅极线组1Pm中布置的像素的数量。变形部分可包括第一区域中的从第(1)栅极线组1P1到第(m)栅极线组1Pm的栅极线组、以及第(m)栅极线组1Pm上方的第二区域中的从第(1)栅极线组2P1到第(M)栅极线组的栅极线组。在这种情形中，“M”是整数，其中“M”不同于“m”，并且“M”小于“m”。
电路区域CA对应于用于向像素提供栅极信号的栅极驱动器所处的区域。如上所述，多个栅极级沿曲线布置。在以与图7相同的方式，在图10的情形中，其表现为栅极块并且与栅极线组连接。栅极块包括多个栅极级。由于栅极块(1GB(1)、1GB(2)、...、1GB(m))的每一个与栅极线组(1P1、1P2、...、1Pm)的每一个连接，所以栅极块(1GB(1)、1GB(2)、...、1GB(m))的每一个向与栅极线组(1P1、1P2、...、1Pm)连接的像素提供栅极信号。
边框BZ对应于显示区域DA与电路区域CA之间的区域，其中用于将栅极块与栅极线组连接的连线设置在边框BZ中。连线(或“m”数量的连线)可由栅极线的延伸线形成，并且连线(或“m”数量的连线的每一条)可包括第一连线、第二连线和第三连线。用于将第(1)栅极线组1P1和第(1)栅极块1GB(1)彼此连接的第(1)连线LL1可包括第一连线LL1a(或第一子连线)、第二连线LL1b(或第二子连线)和第三连线LL1c(或第三子连线)，用于将第(m)栅极线组1Pm和第(m)栅极块1GB(m)彼此连接的第(m)连线(LLm)包括第一连线(LLma)(或第一子连线)、第二连线(LLmb)(或第二子连线)和第三连线(LLmc)(或第三子连线)。
第(1)栅极线组1P1不与和第(0)栅极块GB(0)相邻的栅极块连接，而是与对应于下一栅极块的第(1)栅极块1GB(1)连接。因而，存在虚拟栅极块DGB，虚拟栅极块DGB布置在第(0)栅极块GB(0)与第(1)栅极块1GB(1)之间并且不与栅极线组连接。因而，由于虚拟栅极块DGB而使得第(1)栅极块1GB(1)不位于第(1)栅极线组1P1的延伸线上，所以用于将第(1)栅极线组1P1和第(1)栅极块1GB(1)彼此连接的第(1)连线LL1可被设计成包括弯曲部分。
连线(LL1、...、LLm)的每一条包括第一连线(LL1a、...、LLma)、第二连线(LL1b、...、LLmb)和第三连线(LL1c、...、LLmc)。第一连线(LL1a、...、LLma)将栅极线组(1P1、...、1Pm)与第二连线(LL1b、...、LLmb)连接，第二连线(LL1b、...、LLmb)将第一连线(LL1a、...、LLma)与第三连线(LL1c、...、LLmc)连接，并且第三连线(LL1c、...、LLmc)将第二连线(LL1b、...、LLmb)与栅极块(1GB(1)、...、1GB(m))连接。
第一连线(LL1a、...、LLma)是栅极线的延伸线并且平行于栅极线。第二连线(LL1b、...、LLmb)垂直于第一连线(LL1a、...、LLma)。第三连线(LL1c、...、LLmc)与栅极块(1GB(1)、...、1GB(m))之间的角度θc为直角，并且第三连线(LL1c、...、LLmc)形成在通过将栅极块(1GB(1)、...、1GB(m))和圆的中心C彼此连接而获得的线上。在这种情形中，由于第三连线(LL1c、...、LLmc)布置成放射形状，所以每条连线之间的间隔以下述方式设置，即，第(1)连线LL1和第(2)连线LL2之间的间隔与第(m-1)连线LLm-1和第(m)连线LLm之间的间隔相同。在从第(1)连线LL1到第(m-4)连线LLm-4的各连线中，随着从第(1)连线LL1的第二连线LL1b行进到第(m-4)连线(LLm-4)的第二连线(LLm-4b)，第二连线(LL1b、...、LLm-4b)的每一条的长度逐渐减小。在本发明的第三实施方式中，连线(LL1、...、LLm)的各第三连线(LL1c、...、LLmc)以预定角度θc形成而不平行于栅极线，由此在从第(m-3)连线(LLm-3)到第(m)连线(LLm)的连线中未出现第二连线(LL1b、...、LLmb)。例如，在从第(1)连线LL1到第(m-4)连线LLm-4的每条连线中出现第二连线，而在从第(m-3)连线LLm-3到第(m)连线LLm的每一条中未出现第二连线。因而，从用于将第(m-3)栅极线组1Pm-3和第(m-3)栅极块1GB(m-3)彼此连接的第(m-3)连线LLm-3到用于将第(m)栅极线组1Pm和第(m)栅极块1GB(m)彼此连接的第(m)连线LLm的每条连线仅形成有第一连线(LLm-3a、...、LLma)和第三连线(LLm-3c、...、LLmc)。
通过将从第(1)连线LL1到第(m-4)连线LLm-4的连线中的各自第二连线(LL1b、...、LLm-4b)的中心连接而获得的虚拟线VLLb形成在边框BZ的尺寸不增加的方向上。详细地说，栅极线与通过将从第(1)连线LL1到第(m-4)连线LLm-4的连线中的各自第二连线(LL1b、...、LLm-4b)的中心连接而获得的虚拟线VLLb之间的角度变成锐角。由于在第(0)栅极块GB(0)与第(1)栅极块1GB(1)之间设置有虚拟栅极块DGB，所以通过将从第(1)连线LL1到第(m-4)连线(LLm-4)的连线中的第二连线(LL1b、...、LLm-4b)的中心连接而获得的虚拟线可形成在边框BZ的尺寸不增加的方向上。因而，由于虚拟栅极块DGB位于显示面板的变形部分和一般部分之间的边界上，所以变形部分中包括的连线配置成包括弯曲部分，由此栅极线与通过将从第(1)连线LL1到第(m-4)连线(LLm-4)的连线中的各自第二连线(LL1b、...、LLm-4b)的中心连接而获得的虚拟线VLLb之间的角度变成锐角，并且栅极块(1GB(1)、...、1GB(m))与第三连线(LL1c、...、LLmc)之间的角度变成直角，由此减小边框BZ的尺寸，因而减小显示面板的非显示区域NDA的尺寸。
以与图7相同的方式，位于第一区域的第(m)栅极线组1Pm上方的第二区域中的第(1)栅极线组2P1不与和第(m)栅极块1GB(m)相邻的栅极块连接，而是与对应于下一栅极块的第(1)栅极块2GB(1)连接。因而，不与栅极线组连接的虚拟栅极块DGB布置在第一区域的第(m)栅极块1GB(m)与第二区域的第(1)栅极块2GB(1)之间。由于虚拟栅极块DGB，第(1)栅极块2GB(1)并不位于第二区域中的第(1)栅极线组2P1的延伸线上，使得用于将第(1)栅极线组2P1与第(1)栅极块2GB(1)连接的连线可被设计成包括弯曲部分。以相同的方式，用于将栅极块与第二区域中的位于第(1)栅极线组2P1上方的栅极线组连接的连线配置成包括第二连线，栅极线与通过将第二连线的中心连接而获得的虚拟线之间的角度变成锐角，并且栅极块与第三连线之间的角度变成直角，使得可减小边框BZ的尺寸。
图11是图解图5或图6的显示面板中的曲线部分的第四实施方式的放大图。除连线之中的第二连线的结构之外，图11的其余结构与第一实施方式相同，由此将简要示出或将省略与图7相同部分的重复描述。
以与图7相同的方式，图11显示了显示面板的左上部分中的曲线的变形部分。显示面板分为显示区域DA和非显示区域NDA。非显示区域NDA分为电路区域CA和边框BZ。
在图11中，示出显示区域DA、边框BZ和电路区域CA的每一个的曲线被显示为相对于圆的中心C具有相同曲率的曲线，然而，用于定义显示区域DA的曲线的曲率可与用于定义边框BZ和电路区域CA的每一个的曲线的曲率不同。
变形部分包括“m”个像素行，其中在“m”个像素行中布置有多个像素，并且变形部分包括从第(1)栅极线组1P1到第(m)栅极线组1Pm的栅极线组。第(1)栅极线组1P1中布置的像素的数量大于第(m)栅极线组1Pm中布置的像素的数量。在第一区域的第(m)栅极线组1Pm上方的第二区域中可包括数量小于“m”的栅极线组。
电路区域CA对应于用于向像素提供栅极信号的栅极驱动器所处的区域。如上所述，多个栅极级沿曲线布置。在以与图7相同的方式，在图11的情形中，其表现为栅极块并且与栅极线组连接。栅极块包括多个栅极级。由于栅极块(1GB(1)、1GB(2)、...、1GB(m))的每一个与栅极线组(1P1、1P2、...、1Pm)的每一个连接，所以栅极块(1GB(1)、1GB(2)、...、1GB(m))的每一个向与栅极线组(1P1、1P2、...、1Pm)连接的像素提供栅极信号。
边框BZ对应于显示区域DA与电路区域CA之间的区域，其中用于将栅极块与栅极线组连接的连线设置在边框BZ中。连线(或“m”数量的连线)可由栅极线的延伸线形成，并且连线(或“m”数量的连线的每一条)可包括第一连线、第二连线和第三连线。用于将第(1)栅极线组1P1和第(1)栅极块1GB(1)彼此连接的第(1)连线LL1可包括第一连线LL1a(或第一子连线)、第二连线LL1b(或第二子连线)和第三连线LL1c(或第三子连线)，用于将第(m)栅极线组1Pm和第(m)栅极块1GB(m)彼此连接的第(m)连线LLm包括第一连线LLma(或第一子连线)、第二连线LLmb(或第二子连线)和第三连线LLmc(或第三子连线)。
第(1)栅极线组1P1不与和第(0)栅极块GB(0)相邻的栅极块连接，而是与对应于下一栅极块的第(1)栅极块1GB(1)连接。因而，存在虚拟栅极块DGB，虚拟栅极块DGB布置在第(0)栅极块GB(0)与第(1)栅极块1GB(1)之间并且不与栅极线组连接。因而，由于虚拟栅极块DGB而使得第(1)栅极块1GB(1)不位于第(1)栅极线组1P1的延伸线上，所以用于将第(1)栅极线组1P1和第(1)栅极块1GB(1)彼此连接的第(1)连线LL1可被设计成包括弯曲部分。
连线(LL1、...、LLm)的每一条包括第一连线(LL1a、...、LLma)、第二连线(LL1b、...、LLmb)和第三连线(LL1c、...、LLmc)。第一连线(LL1a、...、LLma)将栅极线组(1P1、...、1Pm)与第二连线(LL1b、...、LLmb)连接，第二连线(LL1b、...、LLmb)将第一连线(LL1a、...、LLma)与第三连线(LL1c、...、LLmc)连接，并且第三连线(LL1c、...、LLmc)将第二连线(LL1b、...、LLmb)与栅极块(1GB(1)、...、1GB(m))连接。
第三连线(LL1c、...、LLmc)平行于栅极线。第二连线(LL1b、...、LLmb)垂直于第三连线(LL1c、...、LLmc)和栅极线。第一连线(LL1a、...、LLma)形成在通过将栅极线组的一端与栅极块(1GB(1)、...、1GB(m))连接而获得的线上。在这种情形中，栅极线与第一连线(LL1a、...、LLma)之间的角度θa变成钝角，其中栅极线与第一连线(LL1a、...、LLma)的每一条之间的角度在每一第一连线(LL1a、...、LLma)都发生变化。在从第(1)连线LL1到第(m)连线LLm的各连线中，栅极线与第一连线(LL1a、...、LLma)之间的角度θa以下述方式设置，即，从第(1)连线LL1的第一连线LL1a到第(m)连线(LLm)的第一连线(LL1m)，该角度逐渐增加。在这种情形中，第一连线(LL1a、...、LLma)的每一条之间的间隔最少程度上被恒定地保持为显示区域DA中的每条栅极线之间的间隔，而不集中到任何一个点。通过将第二连线(LL1b、...、LLmb)的中心连接而获得的虚拟线VLLb形成在边框BZ的尺寸不增加的方向上。详细地说，栅极线与通过将第二连线(LL1b、...、LLmb)的中心连接而获得的虚拟线VLLb之间的角度变成锐角。由于在第(0)栅极块GB(0)与第(1)栅极块1GB(1)之间设置有虚拟栅极块DGB，所以通过将第二连线(LL1b、...、LLmb)的中心连接而获得的虚拟线VLLb可形成在边框BZ的尺寸不增加的方向上。因而，由于虚拟栅极块DGB位于显示面板的变形部分和一般部分之间的边界上，所以变形部分中包括的连线配置成包括弯曲部分，由此栅极线与通过将第二连线(LL1b、...、LLmb)的中心连接而获得的虚拟线VLLb之间的角度变成锐角，并且栅极线与第一连线(LL1a、...、LLma)之间的角度变成钝角，由此减小边框BZ的尺寸，因而减小显示面板的非显示区域NDA的尺寸。
以与图7相同的方式，位于第一区域的第(m)栅极线组1Pm上方的第二区域中的第(1)栅极线组2P1不与和第一区域的第(m)栅极块1GB(m)相邻的栅极块连接，而是与第二区域中的对应于下一栅极块的第(1)栅极块2GB(1)连接。因而，不与栅极线组连接的虚拟栅极块DGB布置在第一区域的第(m)栅极块1GB(m)与第二区域的第(1)栅极块2GB(1)之间。由于虚拟栅极块DGB，第(1)栅极块2GB(1)并不位于第二区域中的第(1)栅极线组2P1的延伸线上，使得用于将第(1)栅极线组2P1与第(1)栅极块2GB(1)连接的连线可被设计成包括弯曲部分。以相同的方式，用于将栅极块与第二区域中的位于第(1)栅极线组2P1上方的栅极线组连接的连线配置成包括第二连线，栅极线与通过将第二连线的中心连接而获得的虚拟线之间的角度变成锐角，并且栅极线与第一连线之间的角度θa变成钝角，使得可减小边框BZ的尺寸。
在本发明的第二、第三和第四实施方式中，曲线部分形成在显示面板的左上部分中，但不限于这些结构。如图8中所示，曲线部分可应用于显示面板的形成在左下部分、右下部分或右上部分中的所有变形部分。
此外，本发明第一至第四实施方式中描述的连线的各种结构可被称为多级布置，以将非显示区域的尺寸最小化。
根据本发明的实施方式，一种显示面板包括：显示区域，所述显示区域配置成具有曲线并且包括具有多个像素行的像素阵列；和非显示区域，所述非显示区域设置在所述显示区域的外围并且配置成包括沿所述曲线布置的多个栅极块，其中，设置有多条连线，以将所述栅极块与所述像素行连接，所述连线以多级布置进行配置以将所述非显示区域的尺寸最小化，并且在所述栅极块之间设置有至少一个虚拟块。因此，可减小设置有连线的边框中的空间浪费，由此减小显示面板中的非显示区域的尺寸。
根据本发明的一个或多个实施方式，可存在从第一栅极块到第(m)栅极块的栅极块，与第一栅极块连接的像素的数量可大于与第(m)栅极块连接的像素的数量，并且所述虚拟块可与第一栅极块相邻设置。
根据本发明的一个或多个实施方式，设置在所述非显示区域中以实现多级布置的所述连线之中的“m”数量的连线的每一条可包括第一连线、第二连线和第三连线，第二连线可将第一连线和第三连线彼此连接，并且“m”数量的第二连线可彼此平行。
根据本发明的一个或多个实施方式，与沿所述显示面板的曲线布置的栅极块连接的连线的数量可以是与“m”的倍数对应的数量，与“m”的倍数对应的连线的每一条可包括第一连线、第二连线和第三连线，第一连线可与栅极线连接，并且第二连线可将第一连线和第三连线彼此连接。此外，所述栅极线与通过将第二连线的中心连接而获得的虚拟线之间的角度、或者第一连线与通过将第二连线的中心连接而获得的虚拟线之间的角度可以为锐角。
根据本发明的一个或多个实施方式，第一连线与所述栅极线之间的角度可以为钝角。
根据本发明的一个或多个实施方式，第一连线和第二连线可彼此垂直，并且第二连线和第三连线可彼此垂直。
根据本发明的一个或多个实施方式，第二连线与第一连线之间的角度或第二连线与所述栅极线之间的角度可以为直角或钝角。
根据本发明的一个或多个实施方式，第三连线可平行于第一连线或所述栅极线，并且第三连线可位于通过将所述栅极块与所述非显示区域的弯曲边界的中心相连接而获得的虚拟线上。
根据本发明的实施方式，一种显示面板包括变形部分，所述变形部分被分为至少第一区域和第二区域，其中所述显示面板包括：布置在所述第一区域中的“x”数量的栅极线和布置在所述第二区域中的“y”数量的栅极线(其中，“x>y”，“x”和“y”的每一个是整数)；栅极驱动器，所述栅极驱动器配置成向所述栅极线传输栅极信号；和连线，所述连线配置成将所述栅极驱动器和所述栅极线彼此连接，其中位于所述第一区域中且最靠近所述第二区域的连线是直线，并且在所述第二区域的最靠近所述第一区域的一些部分中设置有虚拟栅极块。因此，可减小设置有连线的边框中的空间浪费，由此减小显示面板中的非显示区域的尺寸。
根据本发明的一个或多个实施方式，所述栅极驱动器可包括多个栅极块，并且所述多个栅极块在所述变形部分中可布置成放射形状。此外，所述栅极块可向多条栅极线提供信号，并且单条栅极线可与至少两个像素行连接。
根据本发明的一个或多个实施方式，所述连线可设置在边框中，所述连线可包括第一弯曲点和第二弯曲点，并且在所述第一区域和所述第二区域中通过将所述连线的第一弯曲点或第二弯曲点连接而获得的虚拟线可形成在如下方向：在该方向，所述边框的尺寸不增加。此外，所述虚拟线与所述栅极线之间的角度可以是锐角。此外，所述栅极线与配置成将所述第一弯曲点和所述第二弯曲点彼此连接的连线之间的角度可以是直角或钝角。
根据本发明的实施方式，一种显示面板被分为一般部分和变形部分，其中所述显示面板包括：具有多个像素的显示区域、具有栅极驱动器的电路区域、和具有连线的边框，所述连线配置成将所述栅极驱动器与所述多个像素连接，所述一般部分的连线由一条线形成，所述变形部分的连线由多条线形成，并且所述变形部分包括多个虚拟栅极驱动器。因此，可减小设置有连线的边框中的空间浪费，由此减小显示面板中的非显示区域的尺寸。
根据本发明的一个或多个实施方式，所述变形部分可设置在所述显示面板的下端部和上端部的每一个中。
根据本发明的一个或多个实施方式，所述显示面板可具有圆形形状。
根据本发明的一个或多个实施方式，设置在所述一般部分中的边框的尺寸可以是恒定的，设置在所述变形部分中的边框的尺寸可不是恒定的。
根据本发明的一个或多个实施方式，所述变形部分在所述电路区域中的曲率可与所述显示区域的曲率不同。
除了如上所述的本发明的效果以外，所属领域技术人员还可从本发明上面的描述清楚地理解到本发明的附加优点和特征。
对于所属领域的技术人员显而易见的是，上述本发明不受上述实施方式和附图限制，在不背离本发明的精神或范围的情况下，可在本发明中做出各种替换、修改和变化。因此，本发明的范围由所附权利要求书限定，从权利要求书的含义、范围和等同概念得到的所有变化或修改都落入本发明的范围内。
上述各实施方式可进行组合以提供进一步的实施方式。实施方式的各个方面可进行修改，以提供进一步的实施方式。
可按照上面详细的描述对实施方式进行这些和其他变化。通常，在下面的权利要求书中，使用的术语不应被解释为将权利要求限于说明书和权利要求书中公开的具体实施方式，而是应当解释为包括这些权利要求涵盖的所有可能的实施方式以及全部等同范围。因此，权利要求书不受具体实施方式的限制。

Claims (20)

1.一种显示面板，包括：
显示区域，所述显示区域配置成具有曲线和直线并且包括具有多个像素行的像素阵列；和
非显示区域，所述非显示区域设置在所述显示区域的外围并且配置成包括电路区域和在所述显示区域与所述电路区域之间的边框，所述电路区域包括沿所述曲线布置的多个栅极块，
其中在所述边框中设置有多条连线，以将所述栅极块与所述像素行连接，所述连线以多级布置进行配置以将所述非显示区域的尺寸最小化，并且在所述栅极块之间设置有至少一个虚拟块，
其中所述多条连线的每一条包括第一连线、第二连线和第三连线，
其中所述第一连线与栅极线连接，所述第三连线与栅极块连接，并且所述第二连线将所述第一连线和所述第三连线彼此直接连接，
其中通过将所述第二连线的中心连接而获得的虚拟线形成在所述边框的尺寸不增加的方向上，并且
其中在所述第一连线与所述第二连线之间具有角度。
2.根据权利要求1所述的显示面板，
其中存在从第一栅极块到第(m)栅极块的栅极块，
与第一栅极块连接的像素的数量大于与第(m)栅极块连接的像素的数量，并且
所述虚拟块与第一栅极块相邻设置，其中m为整数。
3.根据权利要求1所述的显示面板，
其中所述多条连线包括“m”数量的连线，并且
“m”数量的第二连线彼此平行，其中m为整数。
4.根据权利要求1所述的显示面板，
其中与沿所述显示面板的曲线布置的栅极块连接的连线的数量是与“m”的倍数对应的数量，
其中m为整数。
5.根据权利要求4所述的显示面板，其中所述栅极线与通过将第二连线的中心连接而获得的虚拟线之间的角度、或者第一连线与通过将第二连线的中心连接而获得的虚拟线之间的角度为锐角。
6.根据权利要求4所述的显示面板，其中第一连线与所述栅极线之间的角度为钝角。
7.根据权利要求4所述的显示面板，其中第一连线和第二连线彼此垂直，并且第二连线和第三连线彼此垂直。
8.根据权利要求4所述的显示面板，其中第二连线与第一连线之间的角度或第二连线与所述栅极线之间的角度为直角或钝角。
9.根据权利要求4所述的显示面板，其中第三连线平行于第一连线或所述栅极线，并且第三连线位于通过将所述栅极块与所述非显示区域的弯曲边界的中心相连接而获得的虚拟线上。
10.一种显示面板，包括变形部分，所述变形部分被分为至少第一区域和第二区域，
其中所述显示面板包括：
布置在所述第一区域中的“x”数量的栅极线和布置在所述第二区域中的“y”数量的栅极线，其中，“x>y”，“x”和“y”的每一个是整数；
栅极驱动器，所述栅极驱动器配置成向所述栅极线传输栅极信号；和
连线，所述连线配置成将所述栅极驱动器和所述栅极线彼此连接，
其中在所述第二区域的最靠近所述第一区域的一些部分中设置有虚拟栅极块，
其中所述栅极驱动器包括多个栅极块，
其中所述连线的每一条包括第一连线、第二连线和第三连线，
其中所述第一连线与所述栅极线连接，所述第三连线与所述栅极块连接，并且所述第二连线将所述第一连线和所述第三连线彼此连接，
其中所述连线设置在边框中，并且通过将所述第二连线的中心连接而获得的虚拟线形成在所述边框的尺寸不增加的方向上，并且
其中在所述第一连线与所述第二连线之间具有角度。
11.根据权利要求10所述的显示面板，
其中所述多个栅极块在所述变形部分中布置成放射形状。
12.根据权利要求11所述的显示面板，其中所述栅极块向多条栅极线提供信号，并且单条栅极线与至少两个像素行连接。
13.根据权利要求10所述的显示面板，
其中所述连线包括第一弯曲点和第二弯曲点。
14.根据权利要求13所述的显示面板，其中所述虚拟线与所述栅极线之间的角度成为锐角。
15.根据权利要求13所述的显示面板，其中所述栅极线与配置成将所述第一弯曲点和所述第二弯曲点彼此连接的连线之间的角度为直角或钝角。
16.一种显示面板，所述显示面板被分为一般部分和变形部分，
其中所述显示面板包括：具有多个像素的显示区域、具有栅极驱动器的电路区域、和具有连线的边框，所述连线配置成将所述栅极驱动器与所述多个像素连接，
所述一般部分的连线由一条线形成，所述变形部分的连线由多条线形成，并且
所述变形部分包括多个虚拟栅极驱动器，
其中所述多条线的每一条包括所述边框中的第一连线、第二连线和第三连线，
其中所述第一连线与栅极线连接，所述第三连线与所述栅极驱动器连接，并且所述第二连线将所述第一连线和所述第三连线彼此连接，
其中通过将所述第二连线的中心连接而获得的虚拟线形成在所述边框的尺寸不增加的方向上，并且
其中在所述第一连线与所述第二连线之间具有角度。
17.根据权利要求16所述的显示面板，其中所述变形部分设置在所述显示面板的下端部和上端部的每一个中。
18.根据权利要求16所述的显示面板，其中所述显示面板具有圆形形状。
19.根据权利要求16所述的显示面板，其中设置在所述一般部分中的边框的尺寸是恒定的，设置在所述变形部分中的边框的尺寸不是恒定的。
20.根据权利要求19所述的显示面板，其中所述变形部分在所述电路区域中的曲率与所述显示区域的曲率不同。
CN201910979029.1A 2018-10-26 2019-10-15 显示面板 Active CN111105741B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310515991.6A CN116486732A (zh) 2018-10-26 2019-10-15 显示面板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180128714A KR20200046913A (ko) 2018-10-26 2018-10-26 링크 배선의 구조 및 이를 이용한 표시패널
KR10-2018-0128714 2018-10-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310515991.6A Division CN116486732A (zh) 2018-10-26 2019-10-15 显示面板

Publications (2)

Publication Number Publication Date
CN111105741A CN111105741A (zh) 2020-05-05
CN111105741B true CN111105741B (zh) 2023-05-26

Family

ID=68280749

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910979029.1A Active CN111105741B (zh) 2018-10-26 2019-10-15 显示面板
CN202310515991.6A Pending CN116486732A (zh) 2018-10-26 2019-10-15 显示面板

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310515991.6A Pending CN116486732A (zh) 2018-10-26 2019-10-15 显示面板

Country Status (4)

Country Link
US (1) US11024654B2 (zh)
EP (2) EP3644118A1 (zh)
KR (1) KR20200046913A (zh)
CN (2) CN111105741B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108986669B (zh) * 2018-09-18 2024-01-30 武汉华星光电技术有限公司 显示面板及其制造方法
CN209980755U (zh) * 2019-07-23 2020-01-21 北京京东方技术开发有限公司 一种阵列基板、显示面板及显示装置
EP3973526A1 (en) * 2019-09-03 2022-03-30 Google LLC Reducing screen corner bezel size
WO2023127161A1 (ja) * 2021-12-29 2023-07-06 シャープディスプレイテクノロジー株式会社 表示装置
CN114582265B (zh) * 2022-02-28 2023-06-20 昆山国显光电有限公司 显示面板及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070076177A (ko) * 2006-01-18 2007-07-24 삼성전자주식회사 액정 표시 장치
US8638280B2 (en) 2007-04-27 2014-01-28 Nlt Technologies, Ltd. Non-rectangular display apparatus
KR101535929B1 (ko) 2008-12-02 2015-07-10 삼성디스플레이 주식회사 표시기판, 이를 갖는 표시패널 및 이를 갖는 표시장치
KR101452288B1 (ko) * 2012-11-19 2014-10-21 엘지디스플레이 주식회사 디스플레이 장치
KR102429674B1 (ko) 2015-10-22 2022-08-08 삼성디스플레이 주식회사 게이트 구동 장치 및 이를 포함하는 표시 장치
WO2017086273A1 (ja) 2015-11-19 2017-05-26 シャープ株式会社 表示基板及び表示装置
KR20180030314A (ko) * 2016-09-12 2018-03-22 삼성디스플레이 주식회사 표시 장치
KR102645930B1 (ko) * 2016-09-29 2024-03-12 엘지디스플레이 주식회사 표시장치
KR102643154B1 (ko) * 2016-12-08 2024-03-05 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US11024654B2 (en) 2021-06-01
US20200135764A1 (en) 2020-04-30
KR20200046913A (ko) 2020-05-07
EP3644118A1 (en) 2020-04-29
CN111105741A (zh) 2020-05-05
CN116486732A (zh) 2023-07-25
EP4206809A1 (en) 2023-07-05

Similar Documents

Publication Publication Date Title
CN111105741B (zh) 显示面板
US9495932B2 (en) Display device
JP5299730B2 (ja) 表示装置
JP5278729B2 (ja) 非矩形表示装置
KR102301271B1 (ko) 표시 장치
US10755648B2 (en) Display device
KR20130045570A (ko) 표시 패널
CN110658658B (zh) 图像显示装置
CN108873521B (zh) 阵列基板、显示面板及显示装置
CN105489178A (zh) 栅极驱动结构、显示面板及显示装置
JP5870412B2 (ja) 表示装置
US11030930B2 (en) Display device having deformed display panel
CN107068079B (zh) 显示驱动器以及显示面板模块
US11552109B2 (en) Circuit substrate and display device
KR20170080900A (ko) Gip 구동 장치 및 이를 구비하는 유기발광 표시 장치
CN112820227B (zh) 栅极驱动电路
KR102596604B1 (ko) 드라이브 ic 및 그를 이용한 표시장치
CN114648933A (zh) 显示设备
US11984092B2 (en) Display panel and display device
CN113299215B (zh) 栅极驱动电路
KR20240070482A (ko) 링크 배선의 구조 및 이를 이용한 표시패널
KR20190134989A (ko) 표시 장치
JP6260973B2 (ja) 表示装置
JP2013101369A (ja) 表示装置
CN116246584A (zh) 栅极驱动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant