KR20100112861A

KR20100112861A - 영상표시장치

Info

Publication number: KR20100112861A
Application number: KR1020090031367A
Authority: KR
Inventors: 박수현; 박상호
Original assignee: 삼성전자주식회사
Priority date: 2009-04-10
Filing date: 2009-04-10
Publication date: 2010-10-20
Also published as: US20100259516A1; JP2010250317A

Abstract

영상표시장치에서, 표시패널은 하나 이상의 구동칩으로부터 구동신호를 입력받아서 영상을 표시한다. 각 구동칩은 구동신호를 발생하는 드라이버, 드라이버로부터 제공된 구동신호를 출력하는 다수의 출력단자, 및 드라이버와 다수의 출력단자를 전기적으로 연결시키는 다수의 내부 연결 배선을 포함한다. 내부 연결 배선들은 위치에 따라 서로 다른 길이를 가지며, 다른 저항값을 갖는 두 개 이상의 물질로 각각 이루어진 두 개 이상의 그룹으로 분할된다. 따라서, 구동신호의 지연 편차를 실질적으로 제거할 수 있고, 그 결과 영상표시장치의 화질을 개선할 수 있다.

Description

영상표시장치{IMAGE DISPLAY APPARATUS}

본 발명은 영상표시장치에 관한 것으로, 더욱 상세하게는 화질을 개선할 수 있는 영상표시장치에 관한 것이다.

일반적으로, 영상표시장치 중 하나인 액정표시장치는 하부기판, 하부기판과 마주하는 상부기판 및 하부기판과 상부기판과의 사이에 개재된 액정층으로 이루어진 액정표시패널을 구비한다. 하부기판의 표시영역에는 다수의 게이트 라인 및 다수의 게이트 라인과 직교하는 다수의 데이터 라인이 구비된다. 액정표시패널의 주변영역에는 다수의 게이트 라인에 게이트 신호를 출력하는 게이트 구동칩 또는 다수의 데이터 라인에 데이터 신호를 출력하는 데이터 구동칩이 실장된다.

액정표시패널의 주변영역에는 게이트 구동칩과 게이트 라인들을 전기적으로 연결시키는 다수의 게이트측 연결라인 및 데이터 구동칩과 데이터 라인들을 전기적으로 연결시키는 다수의 데이터측 연결라인이 더 구비된다.

예를 들어, 데이터측 연결라인들 각각의 길이는 데이터 구동칩의 중심으로부터 멀어질수록 길어진다. 이러한 연결라인들 각각의 길이가 길어지면, 길이에 비례하는 라인 저항도 증가한다. 특히, 데이터 구동칩의 중심에 위치하는 연결라인과 최외곽에 위치하는 연결라인 사이에서 저항값의 차이가 현저하게 나타난다. 이러한 저항값의 차이는 신호 지연의 편차를 유발하여 표시영역에 얼룩으로써 나타나고, 그 결과 액정표시장치의 화질이 저하된다.

따라서, 본 발명의 목적은 화질을 개선하기 위한 영상표시장치를 제공하는 것이다.

본 발명에 따른 영상표시장치는 표시패널, 하나 이상의 구동칩, 및 다수의 외부 연결 배선을 포함한다.

상기 표시패널은 구동신호를 수신하는 다수의 신호라인을 구비하고, 상기 구동신호에 응답하여 영상을 표시한다. 상기 구동칩은 상기 구동신호를 발생하는 드라이버, 상기 드라이버로부터 제공된 상기 구동신호를 출력하는 다수의 출력단자, 및 상기 드라이버와 상기 다수의 출력단자를 전기적으로 연결시키는 다수의 내부 연결 배선을 포함한다. 상기 내부 연결 배선들은 길이에 따라 두 개 이상의 그룹으로 분할되고, 상기 두 개 이상의 그룹은 서로 다른 저항값을 갖는 물질로 이루어진다.

이와 같은 영상표시장치에 따르면, 표시패널에 구동신호를 제공하는 구동칩의 출력단자에 연결된 내부 연결 배선들 중 상대적으로 길이가 짧은 그룹은 저항이 큰 물질로 형성하고, 상대적으로 길이가 긴 그룹은 저항이 낮은 물질로 형성하여 내부 연결 배선들의 길이 차이로 인한 구동신호의 지연 편차를 감소시킬 수 있고, 그 결과 영상표시장치의 화질을 개선할 수 있다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 액정표시장치의 평면도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 액정표시장치(100)는 하부기판(110), 상기 하부기판(110)과 마주하는 상부기판(120), 및 상기 하부기판(110)과 상부기판(120)과의 사이에 개재된 액정층(미도시)으로 이루어진 액정표시패널(125)을 포함한다.

상기 상부기판(120)은 상기 하부기판(110)보다 작은 사이즈를 가진다. 그 결과, 상기 하부기판(110)의 일부분은 상기 상부기판(120)과 마주하지 못하고 외부로 노출된다. 상기 상부기판(120)과 상기 하부기판(110)이 마주하는 영역은 영상을 표시하는 표시영역(DA) 및 블랙 매트릭스 영역(BA)을 포함한다.

표시영역(DA)에는 다수의 화소(111)가 구비되어 영상을 표시하는 영역이고, 상기 블랙 매트릭스 영역(BA)은 상기 표시영역(DA)의 주변부에서 불필요한 광이 누설되는 것을 차단하기 위하여 블랙 매트릭스(미도시)가 구비된 영역이다.

상기 표시영역(DA)에는 제1 내지 제n 게이트 라인(GL1 ~ GLn)과 제1 내지 제m 데이터 라인(DL1 ~ DLm)이 구비된다. 상기 제1 내지 제n 게이트 라인(GL1 ~ GLn) 은 제1 방향(D1)으로 연장되고, 상기 제1 내지 제m 데이터 라인(DL1 ~ DLm)은 상기 제1 방향(D1)과 직교하는 제2 방향(D2)으로 연장되어 상기 제1 내지 제n 게이트 라인(GL1 ~ GLn)과 교차한다. 상기 표시영역(DA)에는 상기 제1 내지 제n 게이트 라인(GL1 ~ GLn)과 상기 제1 내지 제m 데이터 라인(DL1 ~ DLm)에 의해서 매트릭스 형태로 화소 영역이 정의되고, 각 화소 영역에는 TFT(110) 및 액정 커패시터(Clc)로 이루어진 화소(111)가 구비된다.

상기 블랙 매트릭스 영역(BA)에는 상기 제1 내지 제n 게이트 라인(GL1 ~ GLn)으로 게이트 신호들을 공급하는 게이트 드라이버(130)가 구비된다. 상기 게이트 드라이버(130)는 상기 표시영역(DA)에 화소들(111)을 형성하는 박막 공정을 통해 상기 블랙 매트릭스 영역(BA)에 형성된다.

한편, 상기 하부기판(100)의 노출된 영역은 주변영역(PA)으로 정의된다. 상기 주변영역(PA)에는 다수의 테이프 캐리어 패키지(Tape Carrier Package; TCP)(140)가 부착되고, 각 TCP(140)에는 구동칩(150)이 실장된다. 상기 구동칩(150)에는 데이터 신호를 출력하는 데이터 드라이버(미도시)가 내장된다. 상기 구동칩(150)의 출력 단자들로부터 출력된 데이터 신호를 상기 액정표시패널(125)에 구비된 제1 내지 제m 데이터 라인들(DL1 ~ DLm)로 공급하기 위하여, 액정표시패널(125) 및 대응하는 TCP(140)에는 각각 다수의 제1 외부 연결 배선 및 다수의 제2 외부 연결 배선이 구비된다.

도 2는 도 1에 도시된 I 부분의 확대도이고, 도 3은 도 2에 도시된 구동칩의 배면도이다. 단, 도 2 및 도 3에서는 하나의 구동칩과 액정표시패널에 구비된 데이 터 라인들이 연결된 구조를 도시하였으나, 나머지 구동칩들도 이와 동일한 구조로 연결되므로, 중복되는 설명은 생략한다.

도 2를 참조하면, 액정표시패널(125)의 주변영역(PA)에는 다수의 제1 외부 연결 배선(OCL1)이 구비되고, 대응하는 TCP(140)에는 다수의 제2 외부 연결 배선(OCL2)이 구비된다. 도면에 도시하지는 않았지만, 상기 제1 외부 연결 배선들(OCL1)과 상기 제2 외부 연결 배선들(OCL2)은 도전성 접착제인 이방성 도전 필름에 의해서 전기적으로 연결될 수 있다.

도 3에 도시된 바와 같이, 구동칩(150)은 다수의 입력단자(151) 및 다수의 출력단자(152, 153, 154)를 구비한다. 상기 구동칩(150)에는 데이터 드라이버(미도시)가 내장되고, 상기 다수의 입력단자(151)는 외부로부터 제공되는 각종 신호들을 수신하여 상기 데이터 드라이버로 공급한다. 상기 다수의 출력단자(152, 153, 154)는 상기 데이터 드라이버로부터 발생된 데이터 신호들을 입력받아서 상기 제1 및 제2 외부 연결 배선들(OCL1, OCL2)을 통해 상기 다수의 데이터 라인(DL1 ~ DLm)으로 공급한다.

상기 구동칩(150)의 배면은 제1 및 제2 장변(E1, E2), 제1 및 제2 단변(E3, E4)에 의해서 사각 형상으로 이루어진다. 상기 배면의 제1 장변(E1)을 따라서 상기 다수의 입력단자(151)가 배치되며, 나머지 제2 장변(E2), 제1 및 제2 단변(E3, E4)을 따라서 상기 다수의 출력단자(152, 153, 154)가 배치된다. 본 발명의 일 예로, 출력단자들(152, 153, 154)의 개수가 증가하는 경우, 상기 다수의 출력단자(152, 153, 154) 중 일부는 상기 제1 장변(E1) 측에 부분적으로 배치될 수 있다.

다시 도 2를 참조하면, 상기 다수의 제2 외부 연결 배선(OCL2)은 상기 구동칩(150)의 정 중앙에 위치하는 제1 출력단자(152a)에 연결된 제1 필름 배선(FL1), 상기 구동칩(150)의 양측 최외각에 각각 위치하는 제2 및 제3 출력단자(153a, 154a)에 각각 연결된 제2 및 제3 필름 배선(FL2, FL3)을 포함한다. 상기 제1 필름 배선(FL1)은 상기 제2 외부 연결 배선들(OCL2) 중 가장 짧은 길이를 가지며, 상기 제2 및 제3 필름 배선(FL2, FL3)은 상기 제2 외부 연결 배선들(OCL2) 중 가장 긴 길이를 갖는다. 즉, 상기 제2 외부 연결 배선들(OCL2)의 길이는 상기 제1 필름 배선(FL1)으로부터 상기 제2 및 제3 필름 배선(FL2, FL3)로 갈수록 길어지고, 그에 따라 상기 제2 외부 연결 배선들(OCL2)의 저항값은 상기 제1 필름 배선(FL1)으로부터 상기 제2 및 제3 필름 배선(FL2, FL3)으로 갈수록 증가한다. 본 발명의 일 예로, 상기 제2 및 제3 필름 배선(FL2, FL3)과 상기 제1 필름 배선(FL1) 사이의 저항값의 차이는 수Ω 정도로 측정된다.

또한, 상기 다수의 제1 외부 연결 배선(OCL1)은 상기 제1 필름 배선(FL1)에 연결된 제1 패널 배선(PL1), 상기 제2 및 제3 필름 배선(FL2, FL3)에 각각 연결된 제2 및 제3 패널 배선(PL2, PL3)을 포함한다. 상기 제1 패널 배선(PL1)은 상기 제1 외부 연결 배선들(OCL1) 중 가장 짧은 길이를 가지며, 상기 제2 및 제3 패널 배선(PL2, PL3)은 상기 제1 외부 연결 배선들(OCL1) 중 가장 긴 길이를 갖는다. 즉, 상기 제1 외부 연결 배선들(OCL1)의 길이는 상기 제1 패널 배선(PL1)으로부터 상기 제2 및 제3 패널 배선(PL2, PL3)으로 갈수록 길어지고, 그에 따라 상기 제1 외부 연결 배선들(OCL1)의 저항값은 상기 제1 패널 배선(PL1)으로부터 상기 제2 및 제3 패널 배선(PL2, PL3)으로 갈수록 증가한다. 본 발명의 일 예로, 상기 제2 및 제3 패널 배선(PL2, PL3)과 상기 제1 패널 배선(PL1) 사이의 저항값의 차이는 수백Ω 정도로 측정된다.

상기 구동칩(150)의 제1 출력단자(152a)와 이에 대응하는 i번째 데이터 라인(DLi) 사이의 총 저항값을 제1 저항값으로 정의하고, 상기 구동칩(150)의 제2 출력단자(153a)와 이에 대응하는 m번째 데이터 라인(DLm) 사이의 총 저항값을 제2 저항값으로 정의하며, 상기 구동칩(150)의 제3 출력단자(154a)와 이에 대응하는 j번째 데이터 라인(DLj) 사이의 총 저항값을 제3 저항값으로 정의한다. 이 경우, 상기 제1 저항값과 상기 제2 저항값 사이에는 수백Ω 이상의 차이가 발생하고, 상기 제1 저항값과 상기 제3 저항값 사이에도 수백Ω 이상의 차이가 발생할 수 있다.

다시 도 3을 참조하면, 상기 구동칩(150)에는 상기 데이터 드라이버에 연결된 다수의 내부 출력단자(155) 및 상기 다수의 내부 출력단자(155)를 상기 구동칩(150)의 출력단자들(152, 153, 154)에 각각 대응하여 연결시키는 다수의 내부 연결 배선(156)이 더 구비된다.

상기 내부 출력단자들(155)은 상기 데이터 드라이버의 마지막 단인 출력 버퍼부(미도시)에 연결되어 데이터 신호가 출력되는 단자들이다. 상기 내부 출력단자들(155)은 상기 출력단자들(152, 153, 154)과 대응하는 개수로 이루어지고, 상기 내부 출력단자들(155) 각각은 대응하는 출력단자와 대응하는 내부 연결 배선을 통해 전기적으로 연결된다.

설계상의 문제로 인해 상기 내부 출력단자들(155)은 상기 제2 장변(E2) 측에 인접하여 배치된다. 그러나, 본 발명의 일 실시예에서, 상기 출력단자들(152, 153, 154) 중 일부분은 상기 제1 및 제2 단변(E3, E4)을 따라 상기 제1 장변(E1) 측에 배치된다. 이 경우, 내부 연결 배선들(156)의 길이는 상기 구동칩(150)의 정 중앙에 위치하는 제1 출력단자(152a)에 연결된 제1 내부 배선(156a)으로부터 최외각에 위치하는 제2 및 제3 출력단자(153a, 154a)에 각각 연결된 제2 및 제3 내부 배선(156b, 156c)으로 갈수록 길어진다. 그 결과, 내부 연결 배선들(156) 사이에 수십Ω 정도로 저항값의 차이가 발생할 수 있다.

이러한 내부 연결 배선들(156) 사이의 저항값의 차이를 보상하기 위하여, 본 발명의 일 예로, 상기 다수의 출력단자들(152, 153, 154) 중 상기 제1 그룹에 속하는 출력단자들(152)에 연결된 내부 연결 배선들(156a)을 폴리 실리콘으로 형성하고, 상기 제2 및 제3 그룹에 속하는 출력단자들(153, 154)에 연결된 내부 연결 배선들(156b, 156c)을 상기 폴리 실리콘보다 저항값이 작은 금속 물질로 형성한다. 따라서, 상기 구동칩(150)의 양단부에 위치하는 내부 연결 배선들(156b, 156c)의 저항값이 중앙부에 위치하는 내부 연결 배선들(156a)의 저항값보다 증가하는 것을 방지할 수 있다. 본 발명의 일 예로, 상기 제1 그룹(152)에 연결된 내부 연결 배선들(156a)이 폴리 실리콘으로 형성된 경우를 제시하였으나, 상기 폴리 실리콘 이외에도 상기 금속 물질보다 높은 저항값을 갖는 전도성 물질이면 충분히 적용할 수 있다.

또한, 상기 내부 연결 배선들(156)의 폭은 위치에 따라서 달라질 수 있다. 본 발명의 일 예로, 상기 제1 그룹(152)에 연결된 내부 연결 배선들(156)의 폭(W1) 은 상기 제1 내부 배선(156a)로부터 멀어질수록 점차적으로 증가한다. 상기 제2 그룹(153)에 연결된 내부 연결 배선들(156)의 폭(W2)은 제2 내부 배선(156b)에 가까워질수록 점차적으로 증가하며, 상기 제3 그룹(154)에 연결된 내부 연결 배선들(156)의 폭(W3)은 상기 제3 내부 배선(156ㅊ)에 가까워질수록 점차적으로 증가한다.

상기 내부 연결 배선들(156)을 형성하는 물질을 변경하지 않고, 그들의 폭만 조절한다면 저항값을 조절하기 위하여 많은 공간이 필요하다. 그러나, 내부 연결 배선들(156) 중 일부를 금속 물질보다 높은 저항값을 갖는 폴리 실리콘 물질로 형성하고, 이에 더불어 폭도 함께 조절한다면, 내부 연결 배선들(156)의 저항값을 조절하는데 많은 공간을 사용하지 않을 수 있다.

이처럼, 상기 내부 연결 배선들(156)을 형성하는 물질을 변경하고, 그들의 폭을 조절함으로써, 상기 구동칩(150)의 양단부에 위치하는 내부 연결 배선들(156b, 156c)의 저항값이 중앙부에 위치하는 내부 연결 배선들(156a)의 저항값보다 증가하는 것을 방지할 수 있다. 그 결과, 내부 연결 배선들(156)의 길이 차이로 인한 데이터 신호들의 지연 편차를 방지할 수 있다.

또한, 상기 내부 연결 배선들(156)의 물질을 변경하고, 그들의 폭을 조절함으로써 제1 및 제2 외부 연결 배선들(OCL1, OCL2)의 길이 차이로 인한 저항값의 차이를 보상할 수도 있다. 즉, 상기 구동칩(150)의 정 중앙에 위치하는 제1 내부 배선(156a), 제1 필름 배선(FL1) 및 제1 패널 배선(PL1)의 총 저항값은 최외곽에 위치하는 제2 내부 배선(156b), 제2 필름 배선(FL2) 및 제2 패널 배선(PL2)의 총 저 항값이 실질적으로 동일할 수 있으며, 최외곽에 위치하는 제3 내부 배선(156c), 제3 필름 배선(FL3) 및 제3 패널 배선(PL3)의 총 저항값과 실질적으로 동일할 수 있다.

따라서, 제1 외부 연결 배선들(OCL1)의 길이가 서로 다르고, 제2 외부 연결 배선들(OCL2)의 길이가 서로 다르더라도, 실질적으로 동일한 시점에 상기 제1 내지 제m 데이터 라인(DL1 ~ DLm)으로 데이터 신호들이 인가될 수 있다. 그 결과 데이터 신호들의 지연 편차로 인한 화질 저하를 방지할 수 있다.

도 4는 본 발명의 다른 실시예에 따른 데이터 드라이버의 블럭도이다.

도 4를 참조하면, 도 1에 도시된 구동칩(150)에 내장되는 데이터 드라이버(160)는 쉬프트 레지스터(161), 래치부(162), 인버터부(163), 컨버터부(164) 및 출력 버퍼부(165)를 포함하고, 본 발명의 일 예로, 저항값 조절부(166)를 더 포함한다.

상기 쉬프트 레지스터(161)는 종속적으로 연결된 다수의 스테이지로 이루어진다. 상기 쉬프트 레지스터(161)에는 클럭신호(CKH) 및 수평개시신호(STH)가 인가된다. 상기 수평개시신호(STH)가 인가되는 다수의 스테이지 중 첫번째 스테이지의 동작이 개시되면, 다수의 스테이지는 상기 클럭신호(CKH)에 응답하여 순차적으로 제어신호를 출력한다.

상기 래치부(162)는 상기 다수의 스테이지로부터 순차적으로 출력된 제어신호에 응답하여 다수의 데이터 신호(I-Data)를 저장한다. 상기 래치부(162)는 저장된 상기 다수의 데이터 신호(I-Data)를 상기 컨버터부(163)로 제공한다.

상기 컨버터부(163)는 상기 래치부(162)로부터 공급된 상기 데이터 신호들을 계조 전압으로 변환한다. 구체적으로, 상기 컨버터부(163)는 다수의 감마 기준 전압(V1 ~ Vn)을 입력받아서, 상기 데이터 신호들에 대응하는 상기 감마 기준 전압들(V1 ~ Vn)을 계조 전압으로써 출력한다.

한편, 상기 출력 버퍼부(164)는 다수의 오피 엠프(164a)로 이루어지고, 상기 컨버터부(163)로부터 출력된 계조 전압들을 입력받아서 일시적으로 저장한 후 동일한 시점에서 출력한다. 이하에서는 설명의 편의를 위하여 출력 버퍼부(164)로부터 출력된 계조 전압들을 데이터 신호들로 표현하기로 한다.

상기 저항값 조절부(165)는 상기 출력 버퍼부(164)와 상기 구동칩(150)의 다수의 출력단자들(152, 153, 154) 사이에 구비된다. 상기 저항값 조절부(165)는 서로 다른 저항값을 갖는 다수의 능동 소자로 이루어질 수 있다. 본 발명의 일 예로, 상기 다수의 능동 소자가 다수의 트랜지스터(165a)로 이루어진 구조를 도시하였으나, 다수의 다이오드 등으로도 이루어질 수 있다.

특히, 상기 다수의 트랜지스터(165a)는 상기 다수의 출력단자(152, 153, 154) 중 제1 그룹의 출력단자들(152)과 그에 대응하는 오피 엠프들 사이에 각각 구비될 수 있다. 이처럼, 내부 연결 배선(156)의 길이가 상대적으로 짧은 상기 제1 그룹의 출력단자들(152)에 상기 트랜지스터들(165a)이 연결되면, 제1 그룹(152)과 상기 제2 및 제3 그룹(153, 154) 사이에서 내부 연결 배선들(156)의 길이 차이로 인한 저항값의 차이를 감소시킬 수 있다.

또한, 상기 제1 그룹(152)에 연결된 상기 트랜지스터들(165a)은 서로 다른 저항값을 가질 수 있다. 즉, 상기 트랜지스터들(165a)은 상기 구동칩(150)의 정 중앙에 위치하는 제1 출력단자(152a)로부터 멀어질수록 작은 저항값을 가질 수 있다. 이로써, 상기 다수의 출력단자(152, 153, 154)로부터 출력되는 데이터 신호들 사이의 지연 편차를 감소시킬 수 있다.

도면에 도시하지는 않았지만, 출력 버퍼부(164)와 상기 다수의 출력단자(152, 153, 154) 사이에 저항값 조절부(165)을 구비함과 동시에, 상기 내부 연결 배선(156)의 폭을 조절할 수도 있다. 즉, 상기 제1 그룹(152)에 연결된 내부 연결 배선들(156)의 폭은 상기 제1 내부 배선(156a)으로부터 멀어질수록 증가할 수 있고, 상기 제2 및 제3 그룹(153, 154)에 연결된 내부 연결 배선들의 폭은 제2 및 제3 내부 배선(156b, 156c)으로 갈수록 각각 증가할 수 있다.

도 5는 본 발명의 다른 실시예에 따른 액정표시패널의 확대도이다.

도 5를 참조하면, 액정표시패널(125)에는 다수의 제1 외부 연결 배선(OCL1)이 구비되고, TCP(140) 상에는 다수의 제2 외부 연결 배선(OCL2)이 구비된다. 구동칩은 상기 TCP(140) 상에 실장되고, 구동칩(150)의 출력단자들(152, 153, 154, 도 3에 도시됨)은 상기 제1 및 제2 외부 연결 배선(OCL1, OCL2)을 통해 대응하는 데이터 라인들(DLj ~ DLm)과 전기적으로 연결된다.

상기 제1 외부 연결 배선(OCL1)은 제1 패널 배선(PL1), 제2 패널 배선(PL2), 및 제3 패널 배선(PL3)을 포함하고, 상기 제2 외부 연결 배선(OCL2)은 제1 필름 배선(FL1), 제2 필름 배선(FL2), 및 제3 필름 배선(FL3)을 포함한다. 상기 제1 패널 배선(PL1) 및 제1 필름 배선(FL1)은 상기 구동칩(150)의 정 중앙에 위치하는 제1 출력단자(152a)와 액정표시패널(125)의 i번째 데이터 라인(DLi)을 연결한다. 상기 제2 패널 배선(PL2)과 상기 제2 필름 배선(FL2)은 상기 구동칩(150)의 최외각에 위치하는 제2 출력단자(153a)와 액정표시패널(125)의 m번째 데이터 라인(DLm)을 연결한다. 또한, 제3 패널 배선(PL3)과 상기 제3 필름 배선(FL3)은 상기 구동칩(150)의 최외각에 위치하는 제3 출력단자(154a)와 액정표시패널(125)의 j번째 데이터 라인(DLj)을 연결한다.

도 5에 도시된 바와 같이, 상기 제1 출력단자(152a)와 상기 i번째 데이터 라인(DLi) 사이의 직선 거리는 상기 제2 및 제3 출력단자(153a, 154a)와 m 및 j번째 데이터 라인(DLm, DLj)을 각각 연결하는 직선 거리들보다 상대적으로 짧다. 따라서, 이러한 거리상의 편차를 보상하기 위하여 상기 제1 패널 배선(PL1)은 굴곡진 형태로 형성된다. 이처럼, 주어진 영역 내에서 상기 제1 패널 배선(PL1)을 굴곡진 형태로 형성하면, 상기 제1 패널 배선(PL1)의 총 길이가 길어져서, 상기 제1 패널 배선(PL1)과 상기 제2 및 제3 패널 배선(PL2, PL3) 사이의 길이 차이를 감소시킬 수 있다.

도 5에서는 설명의 편의를 위하여 굴곡진 형상을 갖는 상기 제1 패널 배선(PL1)만을 도시하였으나, 상기 구동칩(150)의 출력단자들(152, 153, 154) 중 제1 그룹에 대응하는 제1 외부 연결 배선들(OCL1)은 굴곡진 형태로 형성되어 각각의 길이를 거의 동일하게 조절할 수 있다.

이처럼, 상기 제1 외부 연결 배선들(OCL1) 각각의 길이를 조절하여 상기 제1 외부 연결 배선들(OCL1) 사이의 저항값 차이를 보상하고, 도 3 내지 도 4에 도시된 바와 같은 방식으로 상기 구동칩(150)의 내부 연결 배선들(156) 사이의 저항값 차이를 조절하면, 데이터 신호의 지연 편차를 실질적으로 제거할 수 있다. 이로써, 데이터 신호의 지연 편차로 인한 화질 저하를 방지할 수 있다.

도면에 도시하지는 않았지만, 상기 다수의 제1 외부 연결 배선(OCL1)의 폭이 제1 패널 배선(PL1)으로부터 상기 제2 및 제3 패널 배선(PL2, PL3)으로 갈수록 증가하도록 조절할 수 있다.

도 6은 본 발명의 다른 실시예에 따른 액정표시장치의 평면도이다.

도 6을 참조하면, 본 발명의 다른 실시예에 따른 액정표시장치(200)는 액정표시패널(225), 구동칩(240) 및 연성회로필름(250)을 포함한다.

상기 액정표시패널(225)은 하부기판(210)과 상부기판(220)이 결합된 구조로 이루어지고, 표시영역(DA), 블랙 매트릭스 영역(BA) 및 주변영역(PA)으로 구분된다. 상기 표시영역(DA)에는 다수의 게이트 라인(GL1 ~ GLn), 다수의 데이터 라인(DL1 ~ DLm) 및 다수의 화소(211)가 구비된다. 각 화소는 박막 트랜지스터(Tr) 및 액정 커패시터(Clc)를 포함할 수 있다.

상기 블랙 매트릭스 영역(BA)에는 블랙 매트릭스가 구비되고, 상기 게이트 라인들(GL1 ~ GLn)의 일단부가 위치하는 일측 하부에는 게이트 드라이버(230)가 구비된다. 상기 게이트 드라이버(230)는 상기 게이트 라인들(GL1 ~ GLn)에 연결되고, 게이트 신호들은 순차적으로 공급한다.

상기 액정표시패널(225)의 상기 주변영역(PA)에는 상기 구동칩(240)이 직접적으로 실장된다. 본 발명의 일 예로, 상기 구동칩(240)은 한 개로 이루어지고, 상 기 다수의 데이터 라인(DL1 ~ DLm)에 전기적으로 연결된다. 상기 구동칩(240)에는 데이터 드라이버가 내장되어 상기 구동칩(240)의 출력단자들은 다수의 데이터 신호를 출력한다.

칩의 개수가 증가하면, 원가가 증가할 뿐만 아니라 불량률이 증가하여 생산성이 저하되는 문제가 발생한다. 따라서, 최근에는 칩의 개수를 감소시키는 추세이고, 그리하여 하나의 구동칩(240)을 구비하는 액정표시장치(200)가 증가하고 있다.

하나의 구동칩(240)을 구비하는 액정표시장치(200)에서는 하나의 구동칩(240)에 연결되는 데이터 라인(DL1 ~ DLm)의 개수가 많으므로, 상기 액정표시장치(200)는 상기 출력 단자들을 2열로 구비하거나, 상기 출력 단자들을 상기 구동칩(240)의 4개의 변에 걸쳐서 배치시키는 구조가 채용하고 있다.

이러한 구조를 갖는 액정표시장치(200)에 적용되는 구동칩(240)은 도 3에 도시된 구동칩과 동일한 구조를 가질 수 있다. 구체적으로, 구동칩(240)에 구비되는 내부 연결 배선들(156, 도 3에 도시됨)을 저항값이 다른 물질로 위치에 따라서 서로 다르게 형성하거나, 그들의 폭을 위치에 따라서 조절함으로써, 내부 연결 배선들(156)의 길이 차이로 인한 데이터 신호의 지연 편차를 개선할 수 있다.

또한, 상기 액정표시패널(225)의 주변영역(PA) 중 상기 구동칩(240)과 상기 데이터 라인들(DL1 ~ DLm) 사이에 구비되어 출력단자들과 데이터 라인들(DL1 ~ DLm)을 전기적으로 연결시키는 외부 연결 배선들(OCL) 사이에서도 길이 차이가 발생한다. 이러한 길이 차이는 위와 같이 구동칩(240)의 내부 연결 배선들(156)을 형성하는 물질 및 폭을 변경하여 조절할 수도 있다. 또한, 도 4에 도시된 바와 같이 외부 연결 배선들(OCL) 중 일부를 굴곡진 형태로 형성하여 외부 연결 배선들(OCL) 각각의 저항값을 균일하게 할 수 있다. 따라서, 데이터 신호의 지연 편차를 실질적으로 제거할 수 있고, 그 결과 액정표시장치(200)의 화질을 개선할 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 2는 도 1에 도시된 I 부분의 확대도이다.

도 3은 도 2에 도시된 구동칩의 배면도이다.

도 4는 본 발명의 일 실시예에 따른 데이터 드라이버의 블럭도이다.

*도면의 주요 부분에 대한 부호의 설명*

100, 200 : 액정표시장치 125, 225 : 액정표시패널

130, 230 : 게이트 드라이버 140 : TCP

150, 240 : 구동칩

Claims

구동신호를 수신하는 다수의 신호라인을 구비하고, 상기 구동신호에 응답하여 영상을 표시하는 표시패널;

상기 구동신호를 발생하는 드라이버, 상기 드라이버로부터 제공된 상기 구동신호를 출력하는 다수의 출력단자, 및 상기 드라이버와 상기 다수의 출력단자를 전기적으로 연결시키는 다수의 내부 연결 배선을 포함하는 하나 이상의 구동칩; 및

상기 다수의 출력단자와 상기 다수의 신호라인을 전기적으로 연결시키는 다수의 외부 연결 배선을 포함하고,

상기 내부 연결 배선들은 길이에 따라 두 개 이상의 그룹으로 분할되고, 상기 두 개 이상의 그룹 각각은 서로 다른 저항값을 갖는 물질로 이루어지는 것을 특징으로 하는 영상표시장치.
제1항에 있어서, 상기 내부 연결 배선들은 상기 다수의 출력단자들 중 중앙에 위치하는 소정의 출력단자들에 연결된 제1 그룹, 상기 구동칩의 양측 가장자리에 각각 위치하는 제2 및 제3 그룹으로 분할되며,

상기 제1 그룹은 제1 물질로 이루어지고, 상기 제2 및 제3 그룹은 상기 제1 물질보다 저항값이 낮은 제2 물질로 이루어지는 것을 특징으로 하는 영상표시장치.
제2항에 있어서, 상기 제1 물질은 폴리 실리콘 물질이고, 상기 제2 물질은 금속 물질인 것을 특징으로 하는 영상표시장치.
제2항에 있어서, 상기 제1 그룹의 내부 연결 배선들에는 능동 소자들이 각각 연결되는 것을 특징으로 하는 영상표시장치.
제2항에 있어서, 상기 제1 그룹의 내부 연결 배선들의 폭은 상기 구동칩의 중앙부로부터 양측 단부로 갈수록 증가하고, 상기 제2 및 제3 그룹의 내부 연결 배선들의 폭은 양측 최외각에 각각 위치하는 최외각 내부 연결 배선들로 갈수록 증가하는 것을 특징으로 하는 영상 표시장치.
제2항에 있어서, 상기 구동칩의 배면은 사각 형상으로 이루어지고,

상기 출력 단자들은 상기 배면의 정의하는 네 변 중 적어도 세 변을 따라 배치되고, 나머지 한 변에는 외부로부터 신호를 수신하는 다수의 입력 단자들이 배치되는 것을 특징으로 하는 영상표시장치.
제6항에 있어서, 상기 출력 단자들은 상기 나머지 한 변에 부분적으로 배치되는 것을 특징으로 하는 영상표시장치.
제1항에 있어서, 상기 구동칩이 실장되는 필름을 더 포함하는 것을 특징으로 하는 영상표시장치.
제8항에 있어서, 상기 외부 연결 배선들은,

상기 표시패널 상에 구비되어 상기 다수의 신호 라인에 연결된 다수의 제1 외부 연결 배선; 및

상기 필름 상에 구비되어 상기 구동칩의 상기 출력 단자들과 상기 표시패널의 제1 외부 연결 배선들을 연결하는 제2 외부 연결 배선을 포함하는 것을 특징으로 하는 영상표시장치.
제9항에 있어서, 상기 다수의 출력단자들은 상기 구동칩의 중앙부에 위치하는 제1 그룹, 상기 구동칩의 양측 가장자리에 각각 위치하는 제2 및 제3 그룹으로 분할되고,

상기 제1 그룹에 연결된 제1 외부 연결 배선들은 굴곡진 형상을 갖고, 상기 제2 및 제3 그룹에 연결된 제1 외부 연결 배선들은 사선 형상을 갖는 것을 특징으로 하는 영상표시장치.
제1항에 있어서, 상기 구동칩은 상기 표시패널 상에 실장되는 것을 특징으로 하는 영상표시장치.
제11항에 있어서, 상기 외부 연결 배선들은 상기 표시패널 상에 구비되어 상기 구동칩의 상기 출력 단자들과 상기 다수의 신호 라인을 전기적으로 연결시키는 것을 특징으로 하는 영상표시장치.
제12항에 있어서, 상기 다수의 출력단자들은 상기 구동칩의 중앙부에 위치하는 제1 그룹, 상기 구동칩의 양측 가장자리에 각각 위치하는 제2 및 제3 그룹으로 분할되고,

상기 제1 그룹에 연결된 외부 연결 배선들은 굴곡진 형상을 갖고, 상기 제2 및 제3 그룹에 연결된 외부 연결 배선들은 사선 형상을 갖는 것을 특징으로 하는 영상표시장치.