TWI594313B - Substrate processing method, substrate processing apparatus, substrate processing program and memory medium - Google Patents

Substrate processing method, substrate processing apparatus, substrate processing program and memory medium Download PDF

Info

Publication number
TWI594313B
TWI594313B TW102116197A TW102116197A TWI594313B TW I594313 B TWI594313 B TW I594313B TW 102116197 A TW102116197 A TW 102116197A TW 102116197 A TW102116197 A TW 102116197A TW I594313 B TWI594313 B TW I594313B
Authority
TW
Taiwan
Prior art keywords
processing
gas
replacement
chamber
substrate
Prior art date
Application number
TW102116197A
Other languages
English (en)
Other versions
TW201409559A (zh
Inventor
Shohei Senba
Yasuhiko Fukino
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201409559A publication Critical patent/TW201409559A/zh
Application granted granted Critical
Publication of TWI594313B publication Critical patent/TWI594313B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • ing And Chemical Polishing (AREA)

Description

基板處理方法、基板處理裝置、基板處理程式及記憶媒體
本發明係關於使用複數個處理氣體，對基板連續施加複數個處理之基板處理方法、基板處理裝置、基板處理程式、及記憶媒體。
對FPD(Flat Panel Display)等基板使用處理氣體，施加所希望之處理例如施加成膜處理或蝕刻處理之基板處理裝置80係例如如圖10所示，具備：腔室81，收容基板S；處理氣體導入管線82，對該腔室81導入處理氣體；氣體箱83，使複數個處理氣體各自選擇地流入處理氣體導入管線82；排氣系統84，對腔室81進行真空拉製(例如參閱專利文獻1)。
在該基板處理裝置80中，使用不同種類之處理氣體，對各自形成於基板S上之第1層、第2層及第3層連續施加蝕刻處理，導入用於對第1層施加蝕刻處理之處理氣體(以下稱為「第1蝕刻氣體」)，對第1層進行蝕刻後，導入用於對第2層施加蝕刻處理之處理氣體(以下 稱為「第2蝕刻氣體」)，對第2層進行蝕刻後，導入用於對第3層施加蝕刻處理之處理氣體(以下稱為「第3蝕刻氣體」)，且對第3層進行蝕刻後之後處理例如導入用於清洗之處理氣體(以下稱為「後處理氣體)。
圖11係圖10之對基板處理裝置所實行之基板之連續蝕刻處理的時序圖。此外，關於圖中各氣體之「ON」、「OFF」係各自表示「對腔室81之繼續導入」、「對腔室81之停止導入」。
在圖11中，基板處理裝置80係在第1層之蝕刻後，藉由排氣系統84之真空拉製，排出殘留於腔室81或處理氣體導入管線82之第1蝕刻氣體，然後，介隔著處理氣體導入管線82將第2蝕刻氣體導入腔室81，在第2層蝕刻後，藉由排氣系統84之真空拉製，排出殘留於腔室81或處理氣體導入管線82之第2蝕刻氣體，然後，介隔著處理氣體導入管線82將第3蝕刻氣體導入腔室81，在第3層蝕刻後，藉由排氣系統84之真空拉製，排出殘留於腔室81或處理氣體導入管線82之第3蝕刻氣體，然後，介隔著處理氣體導入管線82將後處理氣體導入腔室81。
[先前技術文獻] [專利文獻]
[專利文獻1]特開2009-283715號公報
但是，殘留於腔室81或處理氣體導入管線82之各蝕刻氣體係藉由排氣系統84之真空拉製進行排出，特別是處理氣體導入管線82係介隔著腔室81進行真空拉製，因此排氣系統84所產生之負壓會難以傳遞，各蝕刻氣體之排出效率將變低，而會產生在各蝕刻氣體之排出時所需時間的問題。
又，藉由排氣系統84之真空拉製，腔室81內被大幅減壓後，新的蝕刻氣體將被導入，因此會產生用於將腔室81內之壓力調整到適於新的蝕刻處理中之值之所需時間的問題。
本發明的目的係提供能夠使用複數個處理氣體，縮短對基板連續施加複數個處理時之所需時間的基板處理方法、基板處理裝置、基板處理程式、及記憶媒體。
為了達成上述目的，請求項1所記載之基板處理方法，係在具備處理室與將處理氣體導入該處理室之處理氣體導入路徑的基板處理裝置，使用複數個處理氣體，對基板連續施加複數個處理之基板處理方法，其特徵係具有在一個處理及接著該處理之下個處理之間，停止將前述處理氣體導入前述處理室，使前述一個處理及前述下個處理之皆不會阻礙的置換氣體流入前述處理氣體導入路 徑，並使該置換氣體導入前述處理室之氣體置換步驟。
請求項2所記載之基板處理方法，其中，係如請求項1所記載之基板處理方法，藉由前述置換氣體將用於前述一個處理之處理氣體由前述處理氣體導入路徑及前述處理室排出後，使用於前述下個處理之處理氣體流入前述處理氣體導入路徑，並且導入前述處理室。
請求項3所記載之基板處理方法，其中，係如請求項1或2所記載之基板處理方法，前述基板處理裝置係更具備使複數個處理氣體各別流入前述處理氣體導入路徑之處理氣體流入裝置，在前述氣體置換步驟中，於至少前述處理氣體流入裝置的正下方，停止將前述處理氣體流入前述處理氣體導入路徑的同時，使前述置換氣體流入前述處理氣體導入路徑。
請求項4所記載之基板處理方法，其中，係如請求項1~3任一項所記載之基板處理方法，前述基板處理裝置係更具備：排氣系統，對前述處理室進行真空拉製；側路，由前述處理氣體導入路徑分支，使該處理氣體導入路徑及前述排氣系統直接連通；在前述氣體置換步驟中，於前述處理室及前述側路之間截斷前述處理氣體導入路徑的同時，不是位於比至少前述處理氣體導入路徑所截斷之部份更上流之位置，使前述置換氣體流入前述處理氣體導入路徑，並導入前述處理室。
請求項5所記載之基板處理方法，其中，係如請求項1~4任一項所記載之基板處理方法，前述置換 氣體係由稀有氣體構成。
請求項6所記載之基板處理方法，其中，係如請求項1~5任一項所記載之基板處理方法，前述處理室係於內部具有處理空間，前述基板處理裝置係更具備將高頻電力施加到前述處理空間之高頻電源，前述所施加之高頻電力係由處理氣體產生電漿，前述高頻電源係在執行前述複數個處理之間，將高頻電力施加到前述處理空間的同時，即使在前述氣體置換步驟中亦可繼續對前述處理空間施加高頻電力。
請求項7所記載之基板處理方法，其中，係如請求項6所記載之基板處理方法，在前述氣體置換步驟中施加到前述處理空間之高頻電力的值係比在執行前述複數個處理之間施加至前述處理空間之高頻電力之值更小。
為了達成上述目的，在請求項8所記載之具備處理室、將處理氣體導入該處理室之處理氣體導入路徑、及使複數個處理氣體各別流入前述處理氣體導入路徑之處理氣體流入裝置的基板處理裝置中，其特徵係具備：開關閥，設置於前述處理氣體流入裝置及前述處理氣體導入路徑之間；置換氣體流入路徑，使置換氣體流入前述處理氣體導入路徑；前述置換氣體流入路徑不是位於比前述開關閥更上流的位置，匯合到前述處理氣體導入路徑。
在請求項9所記載之基板處理裝置係如請求項8所記載之基板處理裝置中，前述開放閥係三通閥，前述置換氣體流入路徑係介隔著前述三通閥匯合到前述處理 氣體導入路徑。
在請求項10所記載之基板處理裝置係如請求項9所記載之基板處理裝置，更具備：排氣系統，對前述處理室進行真空拉製；側路，由前述處理氣體導入路徑分支，使該處理氣體導入路徑及前述排氣系統直接連通；其他的置換氣體流入路徑，使前述置換氣體流入；前述處理氣體導入路徑係在前述處理室及前述側路之間具有其他的三通閥，前述其他的置換氣體流入路徑係在前述其他的三通閥匯合到前述處理氣體導入路徑。
在請求項11所記載之基板處理裝置係如請求項9所記載之基板處理裝置，更具備：排氣系統，對前述處理室進行真空拉製；側路，由前述處理氣體導入路徑分支，使該處理氣體導入路徑及前述排氣系統直接連通；其他的置換氣體流入路徑，使前述置換氣體流入；前述處理氣體導入路徑係在與前述側路分支之分支點具有其他的三通閥，前述其他的置換氣體流入路徑係在前述其他的三通閥與前述處理室之間匯合到前述處理氣體導入路徑。
請求項12所記載之基板處理裝置係如請求項10或11所記載之基板處理裝置，前述排氣系統係具有：排氣管；第1排氣泵，配置於該排氣管；第2排氣泵，在前述處理室及前述第1排氣泵之間，配置於前述排氣管，前述側路係在前述第1排氣泵與前述第2排氣泵之間，與前述排氣管匯合。
為了達成上述目的，請求項13所記載之基板 處理程式，係在具備處理室與將處理氣體導入該處理室之處理氣體導入路徑的基板處理裝置中，使用複數個處理氣體，對基板連續施加複數個處理之基板處理方法，其特徵係將具有在一個處理及接著該處理之下個處理之間，停止將前述處理氣體導入前述處理室，使前述一個處理及前述下個處理之皆不會阻礙的置換氣體流入前述處理氣體導入路徑，並使該置換氣體導入前述處理室之氣體置換步驟之基板處理方法使執行在電腦之基板處理程式，且至少具有執行前述氣體置換步驟之氣體置換模組。
請求項14所記載之電腦可讀取的記憶媒體係儲存如請求項13所記載之基板處理程式。
根據本發明，在一個處理及接著該處理之下個處理之間，停止將處理氣體導入處理室，使一個處理及下個處理之皆不會阻礙的置換氣體流入處理氣體導入路徑並使該置換氣體導入處理室，因此用於殘留於處理氣體導入路徑或處理室之一個處理的處理氣體係藉由置換氣體被擠壓而排出。因此，用於一個處理之處理氣體的排出效率會變高，對用於一個處理之處理氣體的排出不需要時間，其結果，能夠使用複數個處理氣體，縮短對基板施加連續複數個處理時所需的時間。又，導入處理室之置換氣體皆不會對一個處理及下個處理產生阻礙，因此能夠適切地對基板施加一個處理及下個處理。
根據本發明，使置換氣體流入處理氣體導入路徑之置換氣體流入路徑係比設置於處理氣體流入裝置及處理氣體導入路徑之間的開關閥更下流且匯合到處理氣體導入路徑，因此由處理氣體流入裝置之處理氣體的流入係能夠使置換氣體流入由開關閥所截斷之處理氣體導入路徑，並且能夠藉由置換氣體有效率的擠壓而排出用於殘留於處理氣體導入路徑或處理室之一個處理的處理氣體。其結果，對用於一個處理之處理氣體的排出不需要時間，能夠使用複數個處理氣體，縮短對基板施加連續複數個處理時所需的時間。
S‧‧‧基板
P‧‧‧反應生成物
PS‧‧‧處理空間
10，44，50，55‧‧‧基板處理裝置
11‧‧‧腔室
12‧‧‧處理氣體導入管線
13‧‧‧氣體箱
14‧‧‧排氣管線
18‧‧‧高頻電源
19‧‧‧導入管
21‧‧‧第1MFC
22‧‧‧第2MFC
23‧‧‧第3MFC
24‧‧‧第4MFC
25‧‧‧第5MFC
27，30，33，36，39，48‧‧‧配管
28，31，34，37，47‧‧‧三通閥
40‧‧‧排氣管
41‧‧‧初步抽氣泵(back pump)
42‧‧‧渦輪分子泵
45‧‧‧分流管
49‧‧‧第6MFC
[圖1]概略地表示關於本發明實施形態之基板處理裝置之構成的剖面圖。
[圖2]關於圖1之基板處理裝置所實行之本實施形態之基板處理方法的時序圖。
[圖3]用於說明對處理空間連續施加高頻電力時中的反應生成物之排出情況的圖。
[圖4]概略地表示關於本實施形態之基板處理裝置之第1變形例之構成的剖面圖。
[圖5]概略地表示表示關於本實施形態之基板處理裝置之第2變形例之構成的剖面圖。
[圖6]概略地表示表示關於本實施形態之基板處理裝 置之第3變形例之構成的剖面圖。
[圖7]關於本實施形態之基板處理方法之第1變形例的時序圖。
[圖8]關於本實施形態之基板處理方法之第2變形例的時序圖。
[圖9]關於本實施形態之基板處理方法之第3變形例的時序圖。
[圖10]概略地表示以往之基板處理裝置之構成的剖面圖。
[圖11]對圖10之基板處理裝置所實行之基板進行連續蝕刻處理的時序圖。
[實施形態]
以下，參閱圖面來詳細說明關於本發明之實施形態。
首先，對關於本發明之實施形態的基板處理裝置進行說明。
圖1係概略地表示關於本實施形態之基板處理裝置之構成的剖面圖。
在圖1中，基板處理裝置10係具備：腔室11(處理室)，收容基板S；處理氣體導入管線12(處理氣體導入路徑)，將處理氣體導入腔室11；氣體箱13，使複數個處理氣體的各個或置換氣體選擇性地流入處理氣體導入 管線12；排氣管線14(排氣系統)，對腔室11進行真空拉製。
腔室11係具有：本體15，為殼體狀；載置台16，配置於本體15之內部下方並載置基板S；噴頭17，配置於本體15之內部上方並與載置台16相對；高頻電源18，與載置台16連接並對該載置台16供給高頻電力；載置台16及噴頭17之間的空間係構成電漿所產生之處理空間PS。
在腔室11中，由處理氣體導入管線12所導入之處理氣體係藉由噴頭17向處理空間PS擴散，載置台16係對處理空間PS施加高頻電力，在處理空間PS中，處理氣體係藉由高頻電力被激發且產生電漿，藉由該電漿對與處理空間PS相對之基板S施加所希望之電漿處理例如蝕刻處理。在本實施形態中，腔室11係使用不同種類之處理氣體，對基板S所形成之第1層、第2層及第3層(皆未圖示)各自連續施加蝕刻處理。此外，第1層、第2層及第3層係由上方以該順序進行層積。
在腔室11，連續施加蝕刻處理之基板S例如為第2代以後之FPD用基板，本體15之大小係例如高度為1.5m以上，長度為1.0m以上，寬度為1.0m以上。
處理氣體導入管線12具有：導入管19，連接腔室11及氣體箱13；開關閥20，配置於該導入管19。此外，處理氣體導入管線12之長度係例如為6m。
氣體箱13係具有：第1MFC(Mass Flow Controller：處理氣體流入裝置)21，控制用於對基板S上之被處理層施加蝕刻處理或後處理(例如清洗)之第1處理氣體的流量；第2MFC22，控制第2處理氣體的流量；第3MFC23，控制第3處理氣體的流量；第4MFC24，控制第4處理氣體的流量；第5MFC25，控制用於置換上述處理氣體之置換氣體的流量。蝕刻處理及後處理係以任意之流量比等組合第1~第4之處理氣體，藉由供給來執行。例如基板S上之被處理層係由第1層、第2層、第3層構成時，第1~第4之處理氣體係具有用於對例如以第1流量比組合而成之第1層施加蝕刻處理之第1組成的第1蝕刻氣體；第1~第4之處理氣體係具有用於對例如以第2流量比組合而成之第2層施加蝕刻處理之第2組成的第2蝕刻氣體；第1~第4之處理氣體係藉由具有用於對例如以第3流量比組合而成之第3層施加蝕刻處理之第3組成的第3蝕刻氣體，對第1層、第2層、第3層各別施加蝕刻處理，對第3層進行蝕刻處理後，第1~第4之處理氣體係藉由具有用於施加例如以第4流量比組合而成之後處理之第4組成的後處理氣體，對基板S施加後處理。
第1MFC21係在一端介隔著開關閥26連接於第1處理氣體供給源(未圖示)，在另一端介隔著配管27連接於導入管19，在配管27中，於第1MFC21的正下方配置有三通閥28(開關閥)。第2MFC22係在一端介隔著開關閥29連接於第2處理氣體供給源(未圖示)，在另一端介隔著配管30連接於導入管19，在配管30中，於第 2MFC22的正下方配置有三通閥31(開關閥)。第3MFC23係在一端介隔著開關閥32連接於第3處理氣體供給源(未圖示)，在另一端介隔著配管33連接於導入管19，在配管33中，於第3MFC23的正下方配置有三通閥34(開關閥)。第4MFC24係在一端介隔著開關閥35連接於第4處理氣體供給源(未圖示)，在另一端介隔著配管36連接於導入管19，在配管36中，於第4MFC24的正下方配置有三通閥37(開關閥)。即，各三通閥28，31，34，37係設置在各個第1MFC21、第2MFC22、第3MFC23、第4MFC24及導入管19之間。
第5MFC25係在一端介隔著開關閥38連接於置換氣體供給源(未圖示)，在另一端介隔著配管39與各個三通閥28，31，34，37連接。在本實施形態中，第5MFC25及配管39係構成置換氣體流入路徑，該置換氣體流入路徑係介隔著各個三通閥28，31，34，37，匯合到導入管19。
在本實施形態中，例如三通閥28係介隔著配管27使配管39及導入管19連通時，由導入管19截斷第1MFC21，介隔著配管27使第1MFC21及導入管19連通時，由導入管19截斷配管39。此外，其他的三通閥31，34，37也具有相同功能。
氣體箱13係對第1MFC21、第2MFC22、第3MFC23、第4MFC24、第5MFC25及各三通閥28，31，34，37各別進行操作，且使第1處理氣體、第2處理氣 體、第3處理氣體、第4處理氣體或置換氣體流入處理氣體導入管線12。
排氣管線14係具有：排氣管40；初步抽氣泵41(第1排氣泵)，配置於排氣管40；渦輪分子泵42(第2排氣泵)，在腔室11及初步抽氣泵41之間，配置於排氣管40；初步抽氣泵41及渦輪分子泵42一起動作且對腔室11進行真空拉製。
在基板處理裝置10中，在第1層蝕刻、第2層蝕刻、第3層蝕刻、及後處理各別結束後，使置換氣體由置換氣體流入路徑流入導入管19且使該置換氣體導入腔室11，藉由置換氣體對組成殘留於導入管19或腔室11之第1蝕刻氣體、第2蝕刻氣體、第3蝕刻氣體或後處理氣體之第1處理氣體、第2處理氣體、第3處理氣體及第4處理氣體(以下稱為「第1處理氣體等」)進行擠壓並排出。
在基板處理裝置10中，配管39係連接至各三通閥28，31，34，37，置換氣體係由置換氣體流入路徑流入在第1MFC21、第2MFC22、第3MFC23及第4MFC24之正下方各配管27，30，33，36並流入導入管19，因此能夠將大部份殘留於各配管27，30，33，36或導入管19之第1處理氣體等擠壓出來，且能夠將第1處理氣體等由各配管27，30，33，36或導入管19確實地排出。
作為本實施形態中的置換氣體，第1層蝕 刻、第2層蝕刻、第3層蝕刻之皆不會產生阻礙的惰性氣體例如氦氣、氬氣、氡氣、氙氣等稀有氣體為較佳。置換氣體係對殘留於導入管19或腔室11之第1蝕刻氣體等進行擠壓並排出，因此分子量較大者為較佳，特別是使用氬氣、氡氣或氙氣為佳。又，若考慮容易取得的問題，則最適合的是使用氬氣。此外，置換氣體不限於稀有氣體，只要是不阻礙各蝕刻處理的氣體皆可使用，例如亦可使用氮氣。
圖2係關於圖1之基板處理裝置所實行之本實施形態之基板處理方法的時序圖。
在圖2中，首先，藉由排氣管線14對腔室11進行真空拉製後，使置換氣體由氣體箱13流入導入管19並導入腔室11，藉由具備有排氣管線14之調壓閥(未圖示)等，將腔室11內之壓力調整為在第1層蝕刻中適當的值。
接下來，藉由切換三通閥28，31，34，37，以第1組成將組成第1蝕刻氣體之第1~第4處理氣體代替置換氣體，由氣體箱13之第1MFC21、第2MFC22、第3MFC23、第4MFC24介隔著配管27，30，33，36，使流入導入管19並導入腔室11，藉由施加到處理空間PS之高頻電力，由第1蝕刻氣體產生電漿，藉由該電漿對基板S之第1層進行蝕刻。又，在對處理空間PS施加高頻電力後，直到後處理結束為止繼續進行。此外，不一定要完全使用第1~第4處理氣體來組成第1蝕刻氣體，亦可因 應處理內容使用未使用之處理氣體。此時，對應未使用之處理氣體的MFC係將流量控制為0。關於後述之第2蝕刻氣體、第3蝕刻氣體及後處理氣體的組成亦相同。
接下來，在第1層蝕刻結束後，藉由切換三通閥28，31，34，37，代替組成第1蝕刻氣體之第1~第4處理氣體，使置換氣體由氣體箱13流入導入管19並導入腔室11(氣體置換步驟)。此時，置換氣體係由第1MFC21，第2MFC22，第3MFC23，第4MFC24之正下方介隔著配管27，30，33，36流入導入管19，因此能夠將大部份殘留於配管27，30，33，36或導入管19以及腔室11之第1蝕刻氣體進行擠壓並排出。即，殘留於配管27，30，33，36、導入管19或腔室11之第1~第4處理氣體被置換為置換氣體。
接下來，藉由切換三通閥28，31，34，37，以第2組成將第2蝕刻氣體組成之第1~第4處理氣體代替置換氣體，由氣體箱13之第1MFC21、第2MFC22、第3MFC23、第4MFC24介隔著配管27，30，33，36，使流入導入管19並導入腔室11，藉由施加到處理空間PS之高頻電力，由第2蝕刻氣體產生電漿，藉由該電漿對基板S之第2層進行蝕刻。
接下來，在第2層蝕刻結束後，藉由切換三通閥28，31，34，37，代替組成第2蝕刻氣體之第1~第4處理氣體，使置換氣體由氣體箱13流入導入管19並導入腔室11(氣體置換步驟)。此時，置換氣體係由第 1MFC21，第2MFC22，第3MFC23，第4MFC24之正下方流入配管27，30，33，36、導入管19，因此能夠將大部份殘留於配管27，30，33，36或導入管19以及腔室11之第2蝕刻氣體進行擠壓並排出，殘留於配管27，30，33，36、導入管19或腔室11之第1~第4處理氣體被置換為置換氣體。
接下來，相同地，藉由切換三通閥28，31，34，37，以第3組成將組成第3蝕刻氣體之第1~第4處理氣體代替置換氣體，由氣體箱13之第1MFC21、第2MFC22、第3MFC23、第4MFC24介隔著配管27，30，33，36，使流入導入管19並導入腔室11，藉由施加到處理空間PS之高頻電力，由第3蝕刻氣體產生電漿，藉由該電漿對基板S之第3層進行蝕刻。
接下來，在第3層蝕刻結束後，藉由切換三通閥28，31，34，37，代替組成第3蝕刻氣體之第1~第4處理氣體，使置換氣體由氣體箱13流入導入管19並導入腔室11(氣體置換步驟)。此時，置換氣體係由第1MFC21，第2MFC22，第3MFC23，第4MFC24之正下方，介隔著配管27，30，33，36流入導入管19，因此能夠將大部份殘留於配管27，30，33，36或導入管19以及腔室11之第3蝕刻氣體等進行擠壓並排出，殘留於配管27，30，33，36、導入管19或腔室11之第1~第4處理氣體被置換為置換氣體。
接下來，藉由切換三通閥28，31，34，37， 以第4組成將組成後處理氣體之第1~第4處理氣體代替置換氣體，由氣體箱13之第1MFC21、第2MFC22、第3MFC23、第4MFC24介隔著配管27，30，33，36，使流入導入管19並導入腔室11，藉由施加到處理空間PS之高頻電力，由後處理氣體產生電漿，藉由該電漿執行後處理例如對腔室11內之零件等進行清洗。又，後處理結束後，立刻停止對處理空間PS施加高頻電力。
接下來，在後處理結束後，藉由切換三通閥28，31，34，37，代替後處理氣體，使置換氣體由氣體箱13流入導入管19並導入腔室11(氣體置換步驟)。此時，置換氣體係由第1MFC21、第2MFC22、第3MFC23、第4MFC24之正下方，介隔著配管27，30，33，36流入導入管19，因此可將大部份殘留於配管27，30，33，36或導入管19以及腔室11之後處理氣體進行擠壓並排出，殘留於配管27，30，33，36、導入管19或腔室11之後處理氣體被置換為置換氣體。
然後，停止將置換氣體由氣體箱13流入導入管19，並結束對基板S進行連續之蝕刻處理。
根據本實施形態之基板處理方法，在第1層蝕刻及第2層蝕刻之間、第2層蝕刻及第3層蝕刻之間、及第3層蝕刻及後處理之間(以下總稱為「最先之電漿處理及其次之電漿處理之間」)，使最先之電漿處理及其次之電漿處理之皆不會阻礙的置換氣體流入處理氣體導入管線12的導入管19並將該置換氣體導入腔室11，因此殘 留於導入管19或腔室11之第1處理氣體等係藉由置換氣體會被擠壓並排出。因此，第1處理氣體等之排出效率會變高，對第1處理氣體等之排出不需要時間，其結果，能夠使用第1處理氣體，縮短對基板S施加連續電漿處理時所需的時間。又，導入腔室11之置換氣體皆不會對最先之電漿處理及其次之電漿處理產生阻礙，因此能夠適切地對基板S施加最先之電漿處理及其次之電漿處理。
在上述之本實施形態之基板處理方法中，於最先之電漿處理結束後，置換氣體被導入腔室11，因此能夠迅速稀釋殘留於該腔室11之第1處理氣體等，並且藉由殘留之第1處理氣體等，能夠抑制第1層等被蝕刻至期望值以上。
又，在關於上述本實施形態之基板處理方法中，例如藉由置換氣體將具有第1組成之第1蝕刻氣體，由導入管19及腔室11排出後，使具有第2組成之第2蝕刻氣體流入導入管19，並將該置換氣體導入腔室11，因此彼此組成之不同的第1蝕刻氣體與第2蝕刻氣體不會混合在一起。又，例如將第1蝕刻氣體由導入管19及腔室11排出後，置換氣體亦停留在導入管19或腔室11，因此導入管19或腔室11無法大量減壓，並且將第2蝕刻氣體導入腔室11時，能夠縮短用於將腔室11內之壓力調整到下個電漿處理中適當值的時間，其結果，使用第1蝕刻氣體等，更能夠縮短對基板S施加連續電漿處理時所需的時間。
且，關於上述之本實施形態之基板處理方法係，在第1層蝕刻、第2層蝕刻、第3層蝕刻或執行後處理之間，不止對處理空間PS施加高頻電力，也在最先之電漿處理及其次之電漿處理之間對處理空間PS施加高頻電力。對處理空間PS所施加之高頻電力係對置換氣體進行電漿化，電漿係在最先之電漿處理，將能量給予到所產生之反應生成物P，如圖3所示，抑制對腔室11之內壁之反應生成物P的附著，且促進對腔室11之內壁所附著之反應生成物P的脫離，因此藉由排氣管線14藉由腔室11內生成之排氣流43，卷進浮遊或脫離之反應生成物P，能夠有效地由腔室11排出。其結果，在腔室11中能夠防止對基板S之反應生成物的附著，並且能夠提高來自基板S之產品的生產性。又，作為結果，由第1層蝕刻至後處理為止繼續進行高頻電力之施加，因此在開始施加高頻電力時，能夠減少進行所需之施加的穩定處理的次數，並且，更能夠縮短對基板S進行連續電漿處理時之所需的時間。
又，根據圖1之基板處理裝置10，置換氣體流入路徑係介隔著各三通閥28，31，34，37匯合到導入管19，因此例如藉由三通閥28，使連通第1MFC21及導入管19時，置換氣體流入路徑係藉由該三通閥28被截斷，因此能夠防止第1處理氣體等回繞至置換氣體流入路徑，且提高對第1處理氣體等之腔室11的導入效率。又，例如藉由三通閥28，使連通置換氣體流入路徑及導 入管19連通時，第1MFC21係藉由該三通閥28被截斷，因此能夠防止置換氣體回繞至第1MFC21，且提高對置換氣體之導入管19的流入效率，並且，更能夠提高殘留於導入管19之第1處理氣體等的排出效率。
圖4係概略地表示關於本實施形態之基板處理裝置之第1變形例之構成的剖面圖。關於第1變形例之基板處理裝置44係在具備迂回腔室11之分流管45與僅將置換氣體導入腔室11之其他置換氣體流入路徑之觀點中，與圖1之基板處理裝置10相異。
在圖4，基板處理裝置44係具備：分流管45(側路)，由導入管19分支使該導入管19及排氣管40直接連通的同時，具有開放閥61；三通閥47(其他的開關閥)，在導入管19設置於朝向腔室11及分流管45之分支點46之間；其他的置換氣體流入路徑，藉由該三通閥47匯合到導入管19。
分流管45係在初步抽氣泵41及渦輪分子泵42之間匯合到排氣管40。又，其他的置換氣體流入路徑係由配管48介隔著該配管48且連接於三通閥47之第6MFC49所構成。第6MFC49亦與置換氣體供給源(未圖示)連接，使置換氣體流入導入管19。
關於置換氣體流入路徑與其他的置換氣體流入路徑之關係，在基板處理裝置44中，使置換氣體由置換氣體流入路徑流入導入管19時，藉由三通閥47將腔室11由置換氣體流入路徑截斷，使其他的置換氣體流入路 徑與腔室11連通。此時，由置換氣體流入路徑流入導入管19之置換氣體係不可導入腔室11，介隔著開放閥61所開放之分流管45到達排氣管線14。又，由其他的置換氣體流入路徑流入導入管19之置換氣體係被導入腔室11，然後到達排氣管線14。即，由置換氣體流入路徑流入導入管19之置換氣體係介隔著分流管45，僅排出殘留於導入管19之氣體(例如第1蝕刻氣體)，導入腔室11之置換氣體係僅排出殘留於腔室11之氣體(例如第1蝕刻氣體)。因此，能夠有效率地排出殘留於導入管19及腔室11之第1蝕刻氣體等。
又，在基板處理裝置44中，分流管45係在初步抽氣泵41之間及渦輪分子泵42之間匯合到排氣管40，因此流過分流管45之第1蝕刻氣體等被渦輪分子泵42阻礙且不會逆流到腔室11。
在本變形例中，關於對基板S施加電漿處理時的動作，藉由關閉分流管45之開關閥61及三通閥47，將腔室11由配管48截斷，且介隔著導入管19使氣體箱13與腔室11連通之外的動作係與圖1之基板處理裝置10對基板S施加電漿處理時的動作相同。
圖5係概略地表示關於本實施形態之基板處理裝置之第2變形例之構成的剖面圖。關於第2變形例之基板處理裝置50係在氣體箱13不具備置換氣體流入路徑之論點中，與圖4之基板處理裝置44相異。
在圖5中，基板處理裝置50之氣體箱13係 不具有藉由第5MFC25及配管39所構成之置換氣體流入路徑，對連接第1MFC21及導入管19之配管27，係只配置有僅進行截斷、連接第1MFC21及導入管19之開關閥51，連接第2MFC22及導入管19之配管30，係只配置有僅進行截斷、連接第2MFC22及導入管19之開關閥52，對連接第3MFC23及導入管19之配管33，係只配置有僅進行截斷、連接第3MFC23及導入管19之開關閥53，連接第4MFC24及導入管19之配管36，係只配置有僅進行截斷、連接第4MFC24及導入管19之開關閥54。
在基板處理裝置50，於最先之電漿處理及其次之電漿處理之間，藉由三通閥47將腔室11由氣體箱13截斷，使其他的置換氣體流入路徑與腔室11連通。此時，由其他的置換氣體流入路徑流入導入管19之置換氣體係被導入腔室11，然後到達排氣管線14，因此藉由置換氣體能夠對殘留於腔室11之第1蝕刻氣體等進行擠壓並排出。藉此，能夠提高由第1蝕刻氣體等之腔室11的排出效率。
此外，在基板處理裝置50中，殘留於導入管19之第1蝕刻氣體等係對開放閥61進行開放，藉由初步抽氣泵41介隔著分流管45藉由對導入管19進行真空拉製來排出。
又，在第2變形例中，氣體箱13之構成被簡化，在各MFC之2次側，具體而言係在各MFC與三通閥47之間的導入管19，容易殘留由各MFC所導入之殘留氣 體的影響，因此改變處理氣體並同時連續執行複數之電漿處理時，必須考慮不同處理氣體相互的反應性等。
此外，在圖4之第1變形例及圖5之第2變形例中，將三通閥47設置於其他的置換氣體流入路徑之配管48與導入管19之連接點，且將開放閥61設置於分流管45，如關於圖6所示之第3變形例之基板處理裝置55，將三通閥設置於分支點46的同時亦可將開放閥63設置於配管48。
圖6係概略地表示關於本實施形態之基板處理裝置之第3變形例之構成的剖面圖。
在圖6中，基板處理裝置55係具備：分流管45(側路)，由導入管19分支並使該導入管19及排氣管40直接連通；三通閥62，在導入管19設置於朝向腔室11及分流管45之分支點；其他的置換氣體流入路徑，在該三通閥62與腔室11之間匯合到導入管19。
分流管45係在初步抽氣泵41及渦輪分子泵42之間匯合到排氣管40。又，其他的置換氣體流入路徑係由具有開放閥63之配管48與介隔著該配管48且連接於導入管19之第6MFC49所構成。第6MFC49亦與置換氣體供給源(未圖示)連接，使置換氣體流入導入管19。
關於置換氣體流入路徑與其他的置換氣體流入路徑之關係，在基板處理裝置55中，使置換氣體由置換氣體流入路徑流入導入管19時，藉由三通閥62將腔室11由置換氣體流入路徑截斷並對開放閥63進行開放，使 其他的置換氣體流入路徑與腔室11連通。此時，由置換氣體流入路徑流入導入管19之置換氣體係不被導入腔室11，介隔著分流管45到達排氣管線14。又，由其他的置換氣體流入路徑流入導入管19之置換氣體係被導入腔室11，然後到達排氣管線14。即，由置換氣體流入路徑流入導入管19之置換氣體係介隔著分流管45，僅排出殘留於導入管19之氣體(例如第1蝕刻氣體)，導入腔室11之置換氣體係僅排出殘留於腔室11之氣體(例如第1蝕刻氣體)。因此，能夠有效率地排出殘留於導入管19及腔室11之第1蝕刻氣體等。
又，在基板處理裝置55中，分流管45係在初步抽氣泵41之間及渦輪分子泵42之間匯合到排氣管40，因此流過分流管45之第1蝕刻氣體等被渦輪分子泵42阻礙且不會逆流到腔室11。
在本變形例中，關於對基板S施加電漿處理時的動作，藉由關閉配管48之開關閥63及三通閥62，將分流管45由配管19截斷，且介隔著導入管19使氣體箱13與腔室11連通之外的動作係與圖1之基板處理裝置10對基板S施加電漿處理時的動作相同。
圖7係關於本實施形態之基板處理方法之第1變形例的時序圖。關於本變形例之基板處理方法係在施加到處理空間PS之高頻電力的值為不固定之觀點，與圖2之基板處理方法不同。
在圖7，高頻電源18係在最先之電漿處理及 其次之電漿處理之間將施加到處理空間PS之高頻電力的值設定為比在第1層蝕刻、第2層蝕刻、第3層蝕刻及後處理(以下總稱為「各電漿處理」)所施加到處理空間PS之高頻電力的值還小。
在最先之電漿處理及其次之電漿處理之間，用於最先之電漿處理之蝕刻氣體係暫時殘留於腔室11，因此有藉由用於該最先之電漿處理之蝕刻氣體，對基板S繼續施加最先之電漿處理所引起之蝕刻。
對應於此，在關於本變形例之基板處理方法中，在最先之電漿處理及其次之電漿處理之間，減少對處理空間PS所施加之高頻電力的值。藉此，抑制最先之電漿處理及其次之電漿處理之間的蝕刻氣體之激發並減少電漿之生成量，能夠減低繼續施加之最先之電漿處理所引起之蝕刻對基板S的影響。
圖8係關於本實施形態之基板處理方法之第2變形例的時序圖。關於本變形例之基板處理方法係以圖6之基板處理裝置55來執行，特別是在由置換氣體流入路徑之置換氣體(以圖中「第1置換氣體」表示)之流入時間、及由其他的置換氣體流入路徑的置換氣體(以圖中「第2置換氣體」表示)的流入時間不同之觀點，與圖2之基板處理方法相異。
在圖8，使置換氣體由置換氣體流入路徑流入導入管19時，藉由三通閥62將腔室11由置換氣體流入路徑截斷，對開放閥63進行開放並使其他的置換氣體流 入路徑與腔室11連通，將由其他的置換氣體流入路徑之置換氣體的流入時間設為比由置換氣體流入路徑之置換氣體的流入時間更長。藉此，在腔室11，流入大量的置換氣體且能夠有效率地排出殘留於腔室11之氣體的同時，能夠僅使必要足夠之置換氣體流入導入管19，能夠同時達到殘留之氣體之排出的效率化與置換氣體的節約。
圖9係關於本實施形態之基板處理方法之第3變形例的時序圖。關於本變形例之基板處理方法係以圖6之基板處理裝置55來執行，特別是在最先之電漿處理及其次之電漿處理之間，將對處理空間PS所施加之高頻電力的值設為0之期間的觀點與圖2之基板處理方法相異。
在圖9，於最先之電漿處理及其次之電漿處理之間，使置換氣體(以圖中「第1置換氣體」表示)由置換氣體流入路徑流入導入管19的同時，使置換氣體(以圖中「第2置換氣體」表示)由其他的置換氣體流入路徑流入腔室11，在停止對腔室11流入置換氣體後，持續到其次之電漿處理為止之期間，將對處理空間PS所施加之高頻電力的值設為0。藉此，在使置換氣體流入腔室11後，即使用於最先之電漿處理之蝕刻氣體殘留於腔室11，也不會由該蝕刻氣體產生電漿，因此能夠消除最先之電漿處理所引起之對過剩之蝕刻之基板S的影響。
以上，使用上述實施形態對關於本發明進行說明，但本發明並不限定為上述實施形態者。例如，在圖2之基板處理方法中，對FPD用基板實施連續的蝕刻處 理，但亦可使用圖2之基板處理方法對半導體晶圓實施連續的蝕刻處理。
本發明之目的係將記錄實現上述之實施形態之功能之軟體程式的記憶媒體供給到電腦等，電腦之CPU係讀取儲存於記憶媒體之程式例如上述之平台冷卻程式且藉由執行來達成。
此時，由記憶媒體所讀取之程式本身係可實現上述之實施形態的功能，記憶程式及其程式之記憶媒體可構成本發明。
又，作為用於供給程式之記憶媒體，例如亦可為RAM、NV-RAM、軟碟(登錄商標)、硬碟、光磁碟、CD-ROM、CD-R、CD-RW、DVD(DVD-ROM、DVD-RAM、DVD-RW、DVD+RW)等之光碟、磁帶、非揮發性記憶體、其他的ROM等之記憶上述程式者。或是，上述程式係可藉由來自網際網路、商用網路、或連接於區域網路等之未圖示之其他的電腦或資料庫等來進行下載，供給到電腦。
又，藉由執行電腦之CPU所讀出之程式，不止是可實現上述實施形態之功能，根據其程式之指示，在CPU上運轉之OS(作業系統)等進行實際之處理的一部份或全部，亦包含藉由該處理實現上述之實施形態時的功能。
且，由記憶媒體所讀出之程式寫入到具有插入電腦之功能擴充卡或連接到電腦之功能擴充單元的記憶 體後，根據其程式之指示，具有其功能擴張卡或功能擴充單元之CPU等進行實際之處理的一部份或全部，亦包含藉由該處理實現上述之實施形態時的功能。
上述程式之形態係由供給到藉由目標碼、編譯器所執行之程式、OS之腳本資料等的形態形成。
首先，在關於以往技術之基板處理裝置80，使用氧氣作為處理氣體，在腔室81藉由由氧氣所產生之電漿，對基板施加蝕刻處理後，停止對腔室81導入氧氣的同時，停止由高頻電源對處理空間施加高頻電力，藉由排氣系統84，對腔室81持續進行10秒的真空拉製，然後使氬氣由氣體箱83以1000sccm流入處理氣體導入管線82並導入腔室81，且從開始導入氬氣8秒後再次對處理空間施加高頻電力，將由殘留於此時所觀測之腔室81之氧氣所產生之電漿的發光強度設為基準發光強度。即，由停止對腔室81導入氧氣到氧氣之密度降低至對應之基準發光強度的密度為止的時間係18秒(比較例1)。
接下來，在關於本實施形態之基板處理裝置10中，使用氧氣作為處理氣體，在腔室11藉由由氧氣所產生之電漿，對基板S施加蝕刻處理後，繼續對由高頻電源18之處理空間PS施加高頻電力的同時，停止對腔室11導入氧氣，接著，作為置換氣體使氬氣由置換氣體流入路徑以1000sccm流入處理氣體導入管線12之導入管19並導入腔室11，觀測由殘留於腔室11氧氣所產生之電漿的發光強度。且，計側由停止對腔室11導入氧氣到所 觀測之電漿的發光強度降低至基準發光強度為止所需要之時間，所計測之時間為9秒(實施例1)。
又，作為置換氣體將流入導入管19之氬氣的流量設定為2000sccm之外，以與實施例1相同的條件，觀測由殘留於腔室11之氧氣所產生之電漿的發光強度，由停止對腔室11導入氧氣到所觀測之電漿的發光強度降低至基準發光強度之所需的時間為6秒(實施例2)。
且，除了將導入管19的長度由6m變更為2m之外，以與實施例2相同的條件，觀測由殘留於腔室11之氧氣所產生之電漿的發光強度，由停止對腔室11導入氧氣到所觀測之電漿的發光強度降低至基準發光強度之所需的時間為5秒(實施例3)。
由比較例1與實施例1之對比，了解到藉由置換氣體由導入管19或腔室11進行擠壓並排出的方法比藉由排氣系統84之真空拉製，排出作為殘留於導入管19或腔室11之處理氣體的氧氣，其氧氣的排出效率較高，作為結果能夠縮短對基板S施加連續蝕刻處理時之所需要的時間。
又，由實施例1與實施例2之對比可了解到將置換氣體之流量設為較大的話，較能夠提高氧氣之排出效率，由實施例2與實施例3之對比可了解到減少殘留於導入管19之氧氣的量的話，較能夠使氧氣的排出時間變短。
接下來，在基板處理裝置80中，使用六氟化 硫(SF6)氣體作為處理氣體，在腔室81藉由由六氟化硫氣體所產生之電漿，持續30秒且將對基板之矽層施加蝕刻處理時的蝕刻量(10546Å)設為基準蝕刻量(比較例2)。
接下來，在基板處理裝置10中，使用六氟化硫氣體作為處理氣體，在腔室11藉由由六氟化硫氣體所產生之電漿，持續30秒且將對基板S之矽層施加蝕刻處理後，繼續對由高頻電源18之處理空間PS施加1000W的高頻電力的同時，停止對腔室11導入六氟化硫氣體，然後，作為置換氣體使氬氣由置換氣體流入路徑以1500sccm流入處理氣體導入管線12之導入管19，並測定導入腔室11時之矽層的蝕刻量。在此，所測定之蝕刻量係在對比較例2之基準蝕刻量，停止對腔室11導入六氟化硫氣體後，追加由殘留於腔室11之六氟化硫氣體所產生之電漿之蝕刻量者。此時，所測定之蝕刻量係12006Å(實施例4)。
又，作為置換氣體除了將流入導入管19之氬``流`設定為2000sccm之外，以與實施例4相同的條件進行矽層的蝕刻並測定蝕刻量，所測定之蝕刻量係11890Å(實施例5)。
接下來，除了將施加到處理空間PS之高頻電力的值設定為300W之外，以與實施例5相同的條件進行矽層的蝕刻並測定蝕刻量，所測定之蝕刻量係11396Å(實施例6)。
接下來，除了將導入管19之長度由6m變更 為2m之外，以與實施例4相同的條件進行矽層的蝕刻並測定蝕刻量，所測定之蝕刻量係11116Å(實施例7)。
接下來，作為置換氣體除了將流入導入管19之氬氣的流量設定為2000sccm之外，以與實施例7相同的條件進行矽層的蝕刻並測定蝕刻量，所測定之蝕刻量係11116Å(實施例8)。
在實施例4~8所測定之蝕刻量不止是大幅超過基準蝕刻量者，且並不太認同對矽層之蝕刻產生不良影響例如過剩之蝕刻。特別是在實施例8所測定之蝕刻量係固定在增加基準蝕刻量的5%，幾乎不認為會對矽層之蝕刻產生不良影響。由上述，可了解到對處理空間PS連續施加高頻電力所引起之矽層之蝕刻產生不良影響係作為置換氣體將流入導入管19之氬氣的流量設為1500sccm以上的話則大致能夠解決，且由使導入管19之長度變短來抑制對矽層之蝕刻產生的不良影響的觀點來看，此為較佳。

Claims (12)

  1. 一種基板處理方法，係在具備有於內部具有處理空間之處理室、將處理氣體導入前述處理空間之處理氣體導入路徑、及將高頻電力施加到前述處理空間之高頻電源，且前述所施加之高頻電力由前述處理氣體產生電漿的基板處理裝置中，使用複數個處理氣體，對基板連續施加複數個處理，該基板處理方法，其特徵係具有：氣體置換步驟，在一個處理及接著該處理之下個處理之間，停止將前述處理氣體導入前述處理室，使前述一個處理及前述下個處理之皆不會阻礙的置換氣體流入前述處理氣體導入路徑，並使該置換氣體導入前述處理室，前述高頻電源，係在執行前述複數個處理的期間，將高頻電力施加到前述處理空間的同時，即使在前述氣體置換步驟亦可繼續對前述處理空間施加高頻電力，在前述氣體置換步驟中，施加到前述處理空間之高頻電力的值，係比在執行前述複數個處理的期間，施加至前述處理空間之高頻電力的值更小。
  2. 如請求項1所記載之基板處理方法，其中，藉由前述置換氣體將用於前述一個處理之處理氣體由前述處理氣體導入路徑及前述處理室排出後，使用於前述下個處理之處理氣體流入前述處理氣體導入路徑，並且導入前述處理室。
  3. 如請求項1或2所記載之基板處理方法，其中，前述基板處理裝置係更具備使複數個處理氣體之各個 流入前述處理氣體導入路徑之處理氣體流入裝置，在前述氣體置換步驟中，於至少前述處理氣體流入裝置的正下方，停止將前述處理氣體流入前述處理氣體導入路徑的同時，使前述置換氣體流入前述處理氣體導入路徑。
  4. 如請求項1或2所記載之基板處理方法，其中，前述基板處理裝置係更具備：排氣系統，對前述處理室進行真空拉製；側路，由前述處理氣體導入路徑分支，使該處理氣體導入路徑及前述排氣系統直接連通；在前述氣體置換步驟中，於前述處理室及前述側路之間截斷前述處理氣體導入路徑的同時，不是位於比至少前述處理氣體導入路徑所截斷之部份更上流之位置，使前述置換氣體流入前述處理氣體導入路徑，並導入前述處理室。
  5. 如請求項1或2所記載之基板處理方法，其中，前述置換氣體係由稀有氣體所構成。
  6. 一種基板處理裝置，係具備有於內部具有處理空間之處理室、將處理氣體導入前述處理空間之處理氣體導入路徑、將高頻電力施加到前述處理空間之高頻電源、及使複數個處理氣體之各個流入前述處理氣體導入路徑之處理氣體流入裝置，其特徵係具備：開關閥，設置於前述處理氣體流入裝置及前述處理氣體導入路徑之間；置換氣體流入路徑，使置換氣體流入前述處理氣體導 入路徑；前述置換氣體流入路徑不是位於比前述開關閥更上流的位置，匯合到前述處理氣體導入路徑，前述高頻電源，係將在使置換氣體流入前述處理氣體導入路徑時，施加到前述處理空間之前述高頻電力的值設成為比在使前述處理氣體流入前述處理氣體導入路徑時，施加至前述處理空間之前述高頻電力的值更小。
  7. 如請求項6所記載之基板處理裝置，其中，前述開放閥係三通閥，前述置換氣體流入路徑係介隔著前述三通閥匯合到前述處理氣體導入路徑。
  8. 如請求項7所記載之基板處理裝置，其中，更具備：排氣系統，對前述處理室進行真空拉製；側路，由前述處理氣體導入路徑分支，使該處理氣體導入路徑及前述排氣系統直接連通；其他的置換氣體流入路徑，使流入前述置換氣體；前述處理氣體導入路徑係在前述處理室及前述側路之間，具有其他的三通閥；前述其他的置換氣體流入路徑係在前述其他的三通閥，與前述處理氣體導入路徑匯合。
  9. 如請求項7所記載之基板處理裝置，其中，更具備：排氣系統，對前述處理室進行真空拉製；側路，由前述處理氣體導入路徑分支，使該處理氣體 導入路徑及前述排氣系統直接連通；其他的置換氣體流入路徑，使流入前述置換氣體；前述處理氣體導入路徑係在與前述側路分支之分支點，具有其他的三通閥；前述其他的置換氣體流入路徑係在前述其他的三通閥與前述處理室之間，與前述處理氣體導入路徑匯合。
  10. 如請求項8或9所記載之基板處理裝置，其中，前述排氣系統係具有：排氣管；第1排氣泵，配置於該排氣管；第2排氣泵，在前述處理室及前述第1排氣泵之間，配置於前述排氣管；前述側路係在前述第1排氣泵與前述第2排氣泵之間，與前述排氣管匯合。
  11. 一種基板處理程式，係使電腦執行基板處理方法，該基板處理方法，係在具備有於內部具有處理空間之處理室、將處理氣體導入前述處理空間之處理氣體導入路徑、及將高頻電力施加到前述處理空間之高頻電源，且前述所施加之高頻電力由前述處理氣體產生電漿的基板處理裝置中，使用複數個處理氣體，對基板連續施加複數個處理，且具有在一個處理及接著該處理之下個處理之間，停止對前述處理室導入前述處理氣體，使前述一個處理及前述下個處理之皆不會阻礙的置換氣體流入前述處理氣體導入路徑，並使該置換氣體導入前述處理室的氣體置換步驟，前述高頻電源係在執行前述複數個處理的期間，將高頻電力施加到前述處理空間的同時，即使在前述氣體置換 步驟亦可繼續對前述處理空間施加高頻電力，在前述氣體置換步驟，施加到前述處理空間之高頻電力的值係比在執行前述複數個處理的期間，施加至前述處理空間之高頻電力的值更小，該基板處理程式，其特徵係具有：至少具有執行前述氣體置換步驟之氣體置換模組。
  12. 一種電腦可讀取的記憶媒體，其特徵係：儲存如請求項11所記載之基板處理程式。
TW102116197A 2012-05-14 2013-05-07 Substrate processing method, substrate processing apparatus, substrate processing program and memory medium TWI594313B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012110447A JP5887201B2 (ja) 2012-05-14 2012-05-14 基板処理方法、基板処理装置、基板処理プログラム、及び記憶媒体

Publications (2)

Publication Number Publication Date
TW201409559A TW201409559A (zh) 2014-03-01
TWI594313B true TWI594313B (zh) 2017-08-01

Family

ID=49651321

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102116197A TWI594313B (zh) 2012-05-14 2013-05-07 Substrate processing method, substrate processing apparatus, substrate processing program and memory medium

Country Status (4)

Country Link
JP (1) JP5887201B2 (zh)
KR (1) KR101739611B1 (zh)
CN (1) CN103426746B (zh)
TW (1) TWI594313B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6305087B2 (ja) * 2014-02-07 2018-04-04 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP6504770B2 (ja) * 2014-06-30 2019-04-24 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP6438751B2 (ja) * 2014-12-01 2018-12-19 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP6316735B2 (ja) * 2014-12-04 2018-04-25 東京エレクトロン株式会社 プラズマエッチング方法
JP6504989B2 (ja) * 2015-05-14 2019-04-24 東京エレクトロン株式会社 エッチング方法
JP6752447B2 (ja) * 2016-12-21 2020-09-09 日本電気硝子株式会社 ガラス基板の製造装置及び製造方法
JP6869765B2 (ja) * 2017-03-23 2021-05-12 株式会社日立ハイテク プラズマ処理装置及びプラズマ処理方法
JP6595658B1 (ja) * 2018-05-09 2019-10-23 キヤノントッキ株式会社 電子部品の製造方法
JP7278822B2 (ja) * 2019-03-22 2023-05-22 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、および、基板処理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03276719A (ja) * 1990-03-27 1991-12-06 Yasuhiro Horiike デジタルエツチング方法
JP2007287924A (ja) * 2006-04-17 2007-11-01 Hitachi High-Technologies Corp プラズマ処理方法およびプラズマ処理装置
JP2011155044A (ja) * 2010-01-26 2011-08-11 Hitachi High-Technologies Corp 真空処理装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100479283B1 (ko) * 2000-11-17 2005-03-28 동경 엘렉트론 주식회사 금속 막 형성 방법 및 반도체 제조 장치
JP4718274B2 (ja) * 2005-08-25 2011-07-06 東京エレクトロン株式会社 半導体製造装置，半導体製造装置の流量補正方法，プログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03276719A (ja) * 1990-03-27 1991-12-06 Yasuhiro Horiike デジタルエツチング方法
JP2007287924A (ja) * 2006-04-17 2007-11-01 Hitachi High-Technologies Corp プラズマ処理方法およびプラズマ処理装置
JP2011155044A (ja) * 2010-01-26 2011-08-11 Hitachi High-Technologies Corp 真空処理装置

Also Published As

Publication number Publication date
CN103426746A (zh) 2013-12-04
KR20130127370A (ko) 2013-11-22
KR101739611B1 (ko) 2017-05-24
CN103426746B (zh) 2017-06-09
JP5887201B2 (ja) 2016-03-16
JP2013239513A (ja) 2013-11-28
TW201409559A (zh) 2014-03-01

Similar Documents

Publication Publication Date Title
TWI594313B (zh) Substrate processing method, substrate processing apparatus, substrate processing program and memory medium
US9340879B2 (en) Substrate processing apparatus, method for manufacturing semiconductor device and computer-readable recording medium
TWI487053B (zh) 在具有資源共享的處理系統中用於處理基板之方法
JP2008091625A (ja) 処理ガス供給機構および処理ガス供給方法ならびにガス処理装置
TW201946098A (zh) 用於鹵化物驅氣的處理系統及方法
JP2009026779A (ja) 真空処理装置
TWI689802B (zh) 氣體供給控制方法
CN107093544B (zh) 预清洗腔室及半导体加工设备
JP2010021196A (ja) テクスチャーの形成方法
KR20080011096A (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 장치,컴퓨터 기억 매체 및 처리 레시피가 기억된 기억 매체
JP5494405B2 (ja) 半導体製造装置および半導体製造方法
JP2011228546A (ja) プラズマｃｖｄ装置およびそのクリーニング方法
JP5013484B2 (ja) 半導体製造装置のクリーニング方法および半導体製造装置
CN110600364B (zh) 改善晶圆边缘刻蚀机台内缺陷的方法
JP3725988B2 (ja) ガス供給システム
KR102517020B1 (ko) 플라즈마 에칭 방법
KR101021546B1 (ko) 기판처리장치 및 이를 이용하여 기판을 처리하는 기판처리방법
JP6165518B2 (ja) プラズマ処理方法および真空処理装置
JP2001185544A (ja) 処理装置
KR101912404B1 (ko) 기판 처리장치 및 기판 처리방법
JP2007251127A (ja) 純水供給システム、純水を用いた洗浄システムおよび洗浄方法
JP2006210671A (ja) 半導体製造装置のクリーニング方法
JP2022135120A (ja) 基板処理装置、基板処理方法、ガス再生システム、及びガス再生方法
JP4044549B2 (ja) 処理装置及び被処理体の処理方法
KR20170032690A (ko) 원격플라즈마 세정 장치 및 이를 이용한 세정방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees