TWI570723B - 電阻式記憶體及量測該電阻式記憶體的量測系統 - Google Patents

電阻式記憶體及量測該電阻式記憶體的量測系統 Download PDF

Info

Publication number
TWI570723B
TWI570723B TW104105250A TW104105250A TWI570723B TW I570723 B TWI570723 B TW I570723B TW 104105250 A TW104105250 A TW 104105250A TW 104105250 A TW104105250 A TW 104105250A TW I570723 B TWI570723 B TW I570723B
Authority
TW
Taiwan
Prior art keywords
voltage
variable resistor
bit
test machine
source
Prior art date
Application number
TW104105250A
Other languages
English (en)
Other versions
TW201631580A (zh
Inventor
林立偉
林家鴻
蔡宗寰
鄭如傑
曾逸賢
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW104105250A priority Critical patent/TWI570723B/zh
Priority to US15/019,187 priority patent/US9543010B2/en
Publication of TW201631580A publication Critical patent/TW201631580A/zh
Application granted granted Critical
Publication of TWI570723B publication Critical patent/TWI570723B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

電阻式記憶體及量測該電阻式記憶體的量測系統
本發明係有關於一種非揮發性記憶體，特別是有關於一種電阻式記憶體及量測電阻式記憶體的量測系統。
一般而言，電腦的記憶體分為揮發性記憶體與非揮發性記憶體。非揮發性記憶體包括，唯讀記憶體(ROM)、可規化式唯讀記憶體(PROM)、可擦可規化式唯讀記憶體(EPROM)、以及快閃記憶體。揮發性記憶體包括，動態隨機存取記憶體(DRAM)以及靜態隨機存取記憶體(SRAM)。
目前新型非揮發性記憶體包括，鐵電記憶體(ferroelectric memory)、相變化記憶體(phase-change memory)、磁性記憶體(MRAM)及電阻式記憶體(RRAM)。由於電阻式記憶體具有結構簡單、成本低與低功耗等優點，故大幅被使用。
本發明提供一種量測系統，包括一測試機台以及一電阻式記憶體。測試機台提供一列位址、一行位址、一字元電壓、一位元電壓以及一源極電壓。電阻式記憶體包括，一列控制器、一行控制器以及一第一記憶胞。列控制器耦接複數字元線，並根據列位址將字元電壓傳送予字元線中之一第一字元線。行控制器耦接複數位元線，並根據行位址將位元電壓傳送 予位元線中之一第一位元線。第一記憶胞具有至少一電晶體以及至少一可變電阻。電晶體的閘極耦接第一字元線。電晶體的源極耦接一源極線。可變電阻耦接於第一位元線與電晶體的汲極之間。源極線接收源極電壓。在一特定期間，測試機台提供一寫入電壓，用以改變可變電阻的阻態，並在一維持期間，維持寫入電壓，並測量流經可變電阻的電流。當流經可變電阻的電流未達一預設值，該測試機台增加該寫入電壓。
本發明提供一種電阻式記憶體，用以接收一列位址、一行位址、一字元電壓、一位元電壓以及一源極電壓。電阻式記憶體包括，一列控制器、一行控制器以及一第一記憶胞。列控制器耦接複數字元線，並根據該列位址將該字元電壓傳送予該等字元線中之一第一字元線。行控制器耦接複數位元線，並根據該行位址將該位元電壓傳送予該等位元線中之一第一位元線。第一記憶胞具有至少一電晶體以及至少一可變電阻。電晶體的閘極耦接該第一字元線。電晶體的源極耦接一源極線。可變電阻耦接於該第一位元線與該電晶體的汲極之間。源極線接收源極電壓。在一特定期間，電阻式記憶體接收一寫入電壓以改變可變電阻的阻態，並在一維持期間，寫入電壓被維持。當流經可變電阻的電流未達一預設值，電阻式記憶體所接收的寫入電壓增加。
為讓本發明之特徵和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
100‧‧‧量測系統
110‧‧‧測試機台
120‧‧‧電阻式記憶體
VWL‧‧‧字元電壓
VBL‧‧‧位元電壓
VSL‧‧‧源極電壓
ADSR‧‧‧列位址
ADSC‧‧‧行位址
121‧‧‧列控制器
122‧‧‧行控制器
123‧‧‧源極控制器
CL11~CLmn‧‧‧記憶胞
WL1~WLm‧‧‧字元線
124‧‧‧字元線邏輯控制器
125‧‧‧列解碼器
BL1~BLn‧‧‧位元線
126‧‧‧位元線邏輯控制器
127‧‧‧行解碼器
SL1~SLn‧‧‧源極線
210、230、250‧‧‧電晶體
220、240、260‧‧‧可變電阻
IM1~IM3‧‧‧預設值
300‧‧‧形成期間
t1‧‧‧時間點
310、320、410、420、510、520‧‧‧曲線
301~303、401~403‧‧‧維持期間
VF1~VFn、VS1~VSn‧‧‧位準值
第1圖為本發明一實施例之量測系統之示意圖。
第2A及2B圖為本發明實施例之記憶胞的示意圖。
第3圖顯示在形成期間流經可變電阻的電流示意圖。
第4圖顯示在設定期間流經可變電阻的電流示意圖。
第5圖顯示在重置期間流經可變電阻的電流示意圖。
第1圖為本發明之量測系統示意圖。量測系統100包括一測試機台110以及一電阻式記憶體(RRAM)120。測試機台110用以測試電阻式記憶體120是否可正常存取資料。本實施例中，測試機台110提供一字元電壓VWL、一位元電壓VBL、一源極電壓VSL、一列位址ADSR及一行位址ADSC。在一可能實施例中，列位址ADSR以及行位址ADSC均為並列資料。
電阻式記憶體120包括一列控制器121、一行控制器122、一源極控制器123以及記憶胞CL11~CLmn。列控制器121耦接字元線WL1~WLm，並根據列位址ADSR將字元電壓VWL傳送予字元線WL1~WLm之一者。在其它實施例中，列控制器121可能將字元電壓VWL提供予2條以上的字元線。
在本實施例中，列控制器121包括一字元線邏輯控制器124以及一列解碼器125。字元線邏輯控制器124接收字元電壓VWL，並提供字元電壓VWL予列解碼器125。列解碼器125解碼列位址ADSR，並根據解碼結果輸出字元電壓VWL予字元線WL1~WLm之至少一者。另，行控制器122耦接位元線BL1~BLn，並根據行位址ADSC將位元電壓VBL傳送予位元線BL1~BLn之一者。其它實施例中，行控制器122可能提供位元電壓VBL予2條 以上的位元線。本實施例中，行控制器122包括一位元線邏輯控制器126及一行解碼器127。位元線邏輯控制器126接收位元電壓VBL，並提供位元電壓VBL予行解碼器127。行解碼器127解碼行位址ADSC，並根據解碼結果輸出位元電壓VBL予位元線BL1~BLn之至少一者。
記憶胞CL11~CLmn之每一者耦接一相對應的字元線、位元線與源極線，用以接收字元電壓VWL、位元電壓VBL以及源極電壓VSL。以記憶胞CL11為例，記憶胞CL11耦接字元線WL1、位元線BL1與源極線SL1。另一可能實施例中，字元線WL1具有兩次字元線(未顯示)，而位元線BL1也可能具有兩次位元線(未顯示)。因此，記憶胞CL11可能耦接兩次字元線，及/或耦接兩次位元線。
本實施例中，相同列的記憶胞(如CL11~CLm1)係耦接到相同的源極線。舉例而言，記憶胞CL11~CLm1均耦接到源極線SL1，記憶胞CL1n~CLmn均耦接到源極線SLn。其它實施例中，不同的記憶胞耦接到不同的源極線。本發明不限定記憶胞的排列方式。在一可能實施例中，記憶胞CL11~CLmn係以矩陣方式排列。具體地，源極控制器123接收源極電壓VSL，並將源極電壓VSL提供予源極線SL1~SLn。本實施例之源極控制器123透過源極線SL1~SLn提供源極電壓VSL耦接到記憶胞CL11~CLmn。其它實施例中，源極控制器123僅透過單一源極線將源極電壓VSL耦接到記憶胞CL11~CLmn。
第2A圖為本發明之記憶胞的示意圖。由於記憶胞CL11~CLmn的架構均相同，故以下僅以記憶胞CL11為例說明其 架構。如圖所示，記憶胞CL11包括一電晶體210以及一可變電阻220。記憶胞CL11根據字元電壓VWL、位元電壓VBL與源極電壓VSL呈現高阻態(high-resistance state；HRS)或是低阻態(low-resistance state；LRS)，用以表示儲存資料0或資料1。其中，電晶體210的閘極耦接字元線WL1，用以接收字元電壓VWL。電晶體210的源極耦接源極線SL1，用以接收源極電壓VSL。可變電阻220耦接於位元線BL1與電晶體210的汲極之間，並接收位元電壓VBL。測試機台110藉由控制字元電壓VWL、位元電壓VBL與源極電壓VSL，便可控制可變電阻220的阻態。
第2B圖為本發明之記憶胞的另一示意圖。圖中記憶胞CL11包括電晶體230、250及可變電阻240、260。電晶體230的閘極耦接字元線WL1A，其源極耦接源極線SL1，其汲極耦接可變電阻240。可變電阻240的另一端耦接位元線BL1A。電晶體250的閘極耦接字元線WL1B，其源極耦接源極線SL1，其汲極耦接可變電阻260。可變電阻260的另一端耦接位元線BL1B。
第2B圖中，電晶體230與250耦接到同一源極線SL1，但非用以限制本發明。另一可能實施例中，電晶體230與250耦接到不同的源極線。一些實施例中，可變電阻240與260耦接到同一位元線。本實施例之測試機台110藉由控制字元線WL1A及WL1B、位元線BL1A及BL1B及源極線SL1的電壓位準便可控制可變電阻240與260的阻態，進而控制記憶胞CL11儲存的資料。
舉例而言，當可變電阻240為低阻態並且可變電阻260為高阻態時，表示記憶胞CL11係儲存資料0或1；當可變電阻240為高阻態並且可變電阻260為低阻態時，表示記憶胞CL11 係儲存資料1或0。另一實施例中，當可變電阻240與260均為低阻態時，表示記憶胞CL11係儲存資料0或1；當可變電阻240與260均為高阻態時，表示記憶胞CL11係儲存資料1或0。
在本實施例中，測試機台110在一特定期間提供一寫入電壓，用以改變可變電阻220的阻態，並在一維持期間，維持該寫入電壓，用以測量流經可變電阻220的電流。當流經可變電阻220的電流小於一預設值，測試機台110增加該寫入電壓，並提供增加後的寫入電壓予記憶胞CL11。
本發明並不限定特定期間的種類。在一可能實施例中，特定期間係指一形成(forming)期間、一重置(reset)期間或是一設定(set)期間。若特定期間係為形成期間時，測試機台110藉由字元電壓VWL、位元電壓VBL及源極電壓VSL，令可變電阻220為低阻態。在此期間，位元電壓VBL大於源極電壓VSL。當測試機台110係在形成期間測試記憶胞CL11時，則上述的寫入電壓係指位元電壓VBL。測試機台110一邊增加位元電壓VBL，一邊讀取流經可變電阻220的電流大小。
若特定期間係為重置期間時，測試機台110同樣藉由字元電壓VWL、位元電壓VBL及源極電壓VSL，令可變電阻220由低阻態轉換成高阻態。在此期間，位元電壓VBL小於源極電壓VSL。當測試機台110係在重置期間測試記憶胞CL11時，則上述的寫入電壓係指源極電壓VSL。測試機台110一邊增加源極電壓VSL，一邊讀取流經可變電阻220的電流大小。
若特定期間係為設定期間時，測試機台110藉由字元電壓VWL、位元電壓VBL及源極電壓VSL，令可變電阻220由高 阻態轉換成低阻態。在此期間，位元電壓VBL大於源極電壓VSL。當測試機台110係在設定期間測試記憶胞CL11時，則上述的寫入電壓係指位元電壓VBL。測試機台110一邊增加位元電壓VBL，一邊讀取流經可變電阻220的電流大小。
第3圖顯示若特定期間係為形成期間時，位元電壓VBL與流經可變電阻220的電流示意圖。曲線310表示流經可變電阻220的電流。曲線320表示位元電壓VBL的位準值。測試機台110在形成期間300內，以步進(stepping)方式，調整位元線BL1上的位元電壓VBL，用以改變可變電阻220的阻態。此時，測試機台110固定源極電壓VSL的位準，並提供一形成電壓予字元電壓VWL。
在本實施例中，測試機台110施加位元電壓VBL予記憶胞CL11後，在位元電壓VBL不變的情況下，測量流經可變電阻220的電流。當流經可變電阻220的電流未達預設值IM1時，測試機台110增加位元電壓VBL的位準，直到流經可變電阻220的電流達預設值IM1。
舉例，在維持期間301，測試機台110令位元電壓VBL為位準值VF1，並測量流經可變電阻220的電流。由於流經可變電阻220的電流小於預設值IM1，故測試機台110增加位元電壓VBL的位準。本實施例中，測試機台110將位元電壓VBL的位準由原本的位準值VF1增加至位準值VF2，並在維持期間302內，令位元電壓VBL維持在位準值VF2。接著，測試機台110再度測量流經可變電阻220的電流。由於流經可變電阻220的電流仍小於預設值IM1，故測試機台110再次增加位元電壓VBL的位準， 直到流經可變電阻220的電流大於預設值IM1。如圖所示，當位元電壓VBL的位準為位準值VFn時，流經可變電阻220的電流大於等於預設值IM1，故測試機台110停止提供位元電壓VBL。其它實施例中，當流經可變電阻220的電流大於預設值IM1時，測試機台110將位元電壓VBL維持在一固定位準，如VFn。
本發明不限定維持期間301~303之間的關係。一實施例中，維持期間301~303均相同。另一實施例中，維持期間係逐漸增加。舉例而言，維持期間301小於維持期間302，維持期間302小於維持期間303。其它實施例中，位準值VF1與VF2之間的差異等於或小於位準值VF2與VF3之間的差異。
如圖所示，在時間點t1前，由於可變電阻220尚未處於低阻態，故流經可變電阻220的電流約略等於0V。因此，測試機台110逐漸增加位元電壓VBL。在時間點t1時，因可變電阻220為低阻態，故流經可變電阻220的電流快速地上升至預設值IM1。在本實施例中，流經可變電阻220的電流並非隨著位元電壓VBL的上升而線性上升，而是在可變電阻220為低阻態時(如時間點t1)，突然上升。
第4圖顯示若特定期間係為設定期間，位元電壓VBL與流經可變電阻220的電流示意圖。曲線410表示流經可變電阻220的電流。曲線420表示位元電壓VBL的位準值。在一可能實施例中，第4圖的位元電壓VBL的維持期間(如401~403)小於第3圖的位元電壓VBL的維持期間(如301~303)。在另一可能實施例中，第4圖的位準值VS1與VS2之間的差異可能小於第3圖的位準值VF1與VF2之間的差異。在其它實施例中，第4圖的 預設值IM2可能小於第3圖的預設值IM1。另外，第4圖的位準值VS1可能等於第3圖的VF1。
第5圖顯示若特定期間係為重置期間，位元電壓VBL與流經可變電阻220的電流示意圖。曲線510表示流經可變電阻220的電流。曲線520表示源極電壓VSL的位準值。測試機台110在重置期間500內，固定位元電壓VBL的位準，並逐漸增加源極線SL1上的源極電壓VSL，用以將可變電阻220從低阻態調整至高阻態。此時，測試機台110提供一重置電壓予字元電壓VWL。
在本實施例中，測試機台110施加源極電壓VSL予記憶胞後，在源極電壓VSL不變的情況下，測量流經可變電阻220的電流。當流經可變電阻220的電流未達預設值IM3時，測試機台110增加源極電壓VSL的位準，直到流經可變電阻220的電流達預設值IM3。
本發明不限定測試機台110在何時逐漸增加相對應的電壓。舉例而言，測試機台110在形成期間、重置期間與設定期間之至少一者中，逐漸增加位元電壓VBL或源極電壓VSL。在一可能實施例中，測試機台110只有在形成期間，逐漸增加位元電壓VBL。在此例中，在重置及設定期間，測試機台110不逐漸增加位元電壓VBL或源極電壓VSL。
在另一可能實施例中，測試機台110係在形成期間與設定期間逐漸增加位元電壓VBL。在此例中，在形成期間內的維持期間(如301~303)可能大於在設定期間內的維持期間(如401~403)。另外，在形成期間內的位元電壓VBL的增加幅度可 能大於在設定期間內的位元電壓VBL的增加幅度。
除非另作定義，在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外，除非明白表示，詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致，而不應解釋為理想狀態或過分正式之語態。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
310、320‧‧‧曲線
IM1‧‧‧預設值
301~303‧‧‧維持期間
300‧‧‧形成期間
VF1~VFn‧‧‧位準值
t1‧‧‧時間點

Claims (10)

  1. 一種量測系統，包括：一測試機台，提供一列位址、一行位址、一字元電壓、一位元電壓以及一源極電壓；以及一電阻式記憶體，包括：一列控制器，耦接複數字元線，並根據該列位址將該字元電壓傳送予該等字元線中之一第一字元線；一行控制器，耦接複數位元線，並根據該行位址將該位元電壓傳送予該等位元線中之一第一位元線；以及一第一記憶胞，具有至少一電晶體以及至少一可變電阻，該電晶體的閘極耦接該第一字元線，該電晶體的源極耦接一源極線，該可變電阻耦接於該第一位元線與該電晶體的汲極之間，其中，該源極線接收該源極電壓；其中，在一特定期間，該測試機台提供一寫入電壓，用以改變該可變電阻的阻態，並在一維持期間，維持該寫入電壓，並測量流經該可變電阻的電流，當流經該可變電阻的電流未達一預設值，該測試機台增加該寫入電壓。
  2. 如申請專利範圍第1項所述之量測系統，其中該特定期間係為一形成期間，並且該寫入電壓係為該位元電壓，用以令該可變電阻為一低阻態。
  3. 如申請專利範圍第1項所述之量測系統，其中該特定期間係為一重置期間，並且該寫入電壓係為該源極電壓，用以將該可變電阻由一低阻態改變至一高阻態。
  4. 如申請專利範圍第1項所述之量測系統，其中該特定期間係 為一設定期間，並且該寫入電壓係為該位元電壓，用以將該可變電阻由一高阻態改變至一低阻態。。
  5. 如申請專利範圍第1項所述之量測系統，其中該特定期間包括一形成期間以及一設定期間，在該形成期間，該測試機台提供一第一位元電壓，用以改變該可變電阻的阻態，並在一第一維持期間，維持該第一位元電壓，用以測量流經該可變電阻的電流，當流經該可變電阻的電流未達一第一預設值，該測試機台增加該第一位元電壓；在該設定期間，該測試機台提供一第二位元電壓，用以改變該可變電阻的阻態，並在一第二維持期間，維持該第二位元電壓，用以測量流經該可變電阻的電流，當流經該可變電阻的電流未達一第二預設值，該測試機台增加該第二位元電壓。
  6. 如申請專利範圍第1項所述之量測系統，其中該測試機台持續增加該寫入電壓，直到流經該可變電阻的電流達該預設值。
  7. 如申請專利範圍第1項所述之量測系統，其中在該特定期間，該測試機台固定該字元電壓。
  8. 如申請專利範圍第1項所述之量測系統，其中在該維持期間，該測試機台將該寫入電壓維持在一第一位準值，當流經該可變電阻的電流未達該預設值時，該測試機台將該寫入電壓由該第一位準值提升至一第二位準值，並將該寫入電壓維持在該第二位準值，並測量流經該可變電阻的電流，當流經該可變電阻的電流仍未達該預設值時，該測試機台將該寫入電壓由該第二位準值提升至一第三位準值，該第一 及第二位準值之間的差異等於該第二及第三位準值之間的差異。
  9. 如申請專利範圍第1項所述之量測系統，其中該測試機台係利用一步進式方式，調整該寫入電壓。
  10. 一種電阻式記憶體，用以接收一列位址、一行位址、一字元電壓、一位元電壓以及一源極電壓，該電阻式記憶體包括：一列控制器，耦接複數字元線，並根據該列位址將該字元電壓傳送予該等字元線中之一第一字元線；一行控制器，耦接複數位元線，並根據該行位址將該位元電壓傳送予該等位元線中之一第一位元線；以及一第一記憶胞，具有至少一電晶體以及至少一可變電阻，該電晶體的閘極耦接該第一字元線，該電晶體的源極耦接一源極線，該可變電阻耦接於該第一位元線與該電晶體的汲極之間，其中，該源極線接收該源極電壓；其中，在一特定期間，該電阻式記憶體接收一寫入電壓以改變該可變電阻的阻態，並在一維持期間，該寫入電壓被維持，當流經該可變電阻的電流未達一預設值，該電阻式記憶體所接收的該寫入電壓增加。
TW104105250A 2015-02-16 2015-02-16 電阻式記憶體及量測該電阻式記憶體的量測系統 TWI570723B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104105250A TWI570723B (zh) 2015-02-16 2015-02-16 電阻式記憶體及量測該電阻式記憶體的量測系統
US15/019,187 US9543010B2 (en) 2015-02-16 2016-02-09 Resistive memory and measurement system thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104105250A TWI570723B (zh) 2015-02-16 2015-02-16 電阻式記憶體及量測該電阻式記憶體的量測系統

Publications (2)

Publication Number Publication Date
TW201631580A TW201631580A (zh) 2016-09-01
TWI570723B true TWI570723B (zh) 2017-02-11

Family

ID=56622299

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105250A TWI570723B (zh) 2015-02-16 2015-02-16 電阻式記憶體及量測該電阻式記憶體的量測系統

Country Status (2)

Country Link
US (1) US9543010B2 (zh)
TW (1) TWI570723B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7869253B2 (en) * 2006-08-21 2011-01-11 Qimonda Ag Method of determining a memory state of a resistive memory cell and device measuring the memory state of a resistive memory cell
US8144507B2 (en) * 2009-09-02 2012-03-27 Samsung Electronics Co., Ltd. Method of measuring a resistance of a resistive memory device
CN103928057A (zh) * 2014-04-11 2014-07-16 中国科学院微电子研究所 一种测量阻变存储器激活能的方法
WO2014118255A1 (fr) * 2013-01-30 2014-08-07 Commissariat à l'énergie atomique et aux énergies alternatives Procede de programmation d'un dispositif memoire resistif a commutation bipolaire
US8848421B2 (en) * 2010-03-30 2014-09-30 Panasonic Corporation Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7869253B2 (en) * 2006-08-21 2011-01-11 Qimonda Ag Method of determining a memory state of a resistive memory cell and device measuring the memory state of a resistive memory cell
US8144507B2 (en) * 2009-09-02 2012-03-27 Samsung Electronics Co., Ltd. Method of measuring a resistance of a resistive memory device
US8848421B2 (en) * 2010-03-30 2014-09-30 Panasonic Corporation Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
WO2014118255A1 (fr) * 2013-01-30 2014-08-07 Commissariat à l'énergie atomique et aux énergies alternatives Procede de programmation d'un dispositif memoire resistif a commutation bipolaire
CN103928057A (zh) * 2014-04-11 2014-07-16 中国科学院微电子研究所 一种测量阻变存储器激活能的方法

Also Published As

Publication number Publication date
US9543010B2 (en) 2017-01-10
TW201631580A (zh) 2016-09-01
US20160240268A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
JP6585845B2 (ja) メモリおよびその動作を含む装置および方法
JP2006202383A (ja) メモリ装置及びそのリフレッシュ方法
TWI701665B (zh) 可變電阻式記憶體
JP6256718B2 (ja) 不揮発性半導体記憶装置
CN104900261B (zh) 可变电阻式存储器及其写入方法
TW201616503A (zh) 非揮發性記憶體裝置
CN105976854A (zh) 半导体存储装置及其驱动方法
KR20160059525A (ko) 저항 또는 셀에 저장된 정보를 리드하는 반도체 장치
KR20170082518A (ko) 불휘발성 메모리 장치, 및 불휘발성 메모리 장치의 제어 방법
KR20170017328A (ko) 메모리 장치
TW201619963A (zh) 電阻式隨機存取記憶體以及其製作方法
JP5989611B2 (ja) 半導体記憶装置、及びそのデータ制御方法
KR102471567B1 (ko) 메모리 장치 및 메모리 장치의 제어 방법
JP5988061B2 (ja) 不揮発性半導体記憶装置
TWI725780B (zh) 具有多個1TnR結構的電阻式隨機存取記憶體
TWI570723B (zh) 電阻式記憶體及量測該電阻式記憶體的量測系統
CN106033679B (zh) 电阻式存储器及量测该电阻式存储器的量测系统
CN105304129B (zh) 电阻可变型存储器及其写入方法
JP5774154B1 (ja) 抵抗変化型メモリ
US9472276B1 (en) Semiconductor apparatus for reading stored information of a resistor or cell
US20180122461A1 (en) Resistive memory apparatus
JP2021149983A (ja) 半導体記憶装置及びその制御方法
TWI514392B (zh) 電阻式記憶體及其控制方法與記憶胞
TWI547944B (zh) 電阻可變型記憶體及其寫入方法
TW201624485A (zh) 電阻式隨機存取記憶體