CN105976854A - 半导体存储装置及其驱动方法 - Google Patents

半导体存储装置及其驱动方法 Download PDF

Info

Publication number
CN105976854A
CN105976854A CN201510547973.1A CN201510547973A CN105976854A CN 105976854 A CN105976854 A CN 105976854A CN 201510547973 A CN201510547973 A CN 201510547973A CN 105976854 A CN105976854 A CN 105976854A
Authority
CN
China
Prior art keywords
voltage
wordline
bit line
data
variable resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510547973.1A
Other languages
English (en)
Other versions
CN105976854B (zh
Inventor
宫崎隆行
市原玲华
杉前纪久子
岩田佳久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN105976854A publication Critical patent/CN105976854A/zh
Application granted granted Critical
Publication of CN105976854B publication Critical patent/CN105976854B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本发明涉及半导体存储装置及其驱动方法。一种半导体存储装置包括可变电阻元件作为存储元件，该可变电阻元件根据施加的电压的极性和大小更改电阻值。半导体存储装置包括待命模式，在待命模式中，电源电压或接地电压被施加到字线和位线这两者上。半导体存储装置包括数据写入模式，在数据写入模式中，在字线和位线之间施加等于或大于第一电压的电压差。半导体存储装置包括读取模式，在读取模式中，通过仅更改在待命模式中施加的字线和位线的一个电压，在字线和位线之间施加小于第一电压的电压差，并且读取被写入存储元件的数据。

Description

半导体存储装置及其驱动方法
相关申请的交叉引用
本申请基于并要求2015年3月12日提交的编号为2015-50034的日本专利申请的优先权益，该申请的全部内容通过引用的方式在此纳入。
技术领域
此处描述的实施例一般地涉及半导体存储装置及其驱动方法。
背景技术
传统上，公开了一种用于半导体存储装置的技术，该半导体存储装置使用可变电阻元件作为存储元件。该可变电阻元件根据所施加的电压的值、所施加的电压的极性、或施加时间更改电阻值。电阻值的差异被赋予数据“0”或“1”，以便可变电阻元件可被用作存储元件。
在相关技术中，在读取被写入可变电阻元件的数据的情况下，或者在将数据写入可变电阻元件的情况下，在全部字线和全部位线的电位被增加到预定电压的状态(即，预充电状态)下读取或写入数据。但是，由于预充电会花费时间，因此在读取和写入数据之前需要时间。此外，期望的是，减少在从待命(standby)模式直到数据被读取或写入的预充电状态下消耗的能量。
发明内容
实施例的一个方面提供一种半导体存储装置及其驱动方法，其可以快速地读出或写入数据，并且还可降低电力消耗。
一个实施例提供：
一种半导体存储装置，其配备可变电阻元件作为存储元件，所述可变电阻元件被连接在字线和位线之间，以根据在所述字线和所述位线之间施加的电压的极性和所述电压的大小更改电阻值，所述半导体存储装置包括：
待命模式，其将高电位侧的电源电压或接地电压施加到所述字线和所述位线这两者上；
数据写入模式，其通过在所述字线和所述位线之间施加等于或大于第一电压的电压以更改所述存储元件的电阻值，来将数据写入所述存储元件；以及
读取模式，其通过在所述字线和所述位线之间施加小于所述第一电压的电压，来读取被写入所述存储元件的数据，其中通过更改在所述待命模式中施加的所述字线和所述位线中的一者的电压，从所述待命模式转换为所述读取模式。
进一步地，一个实施例提供：
一种半导体存储装置的驱动方法，该半导体存储装置配备可变电阻元件作为存储元件，所述可变电阻元件被连接在字线和位线之间以根据在所述字线和所述位线之间施加的电压的极性和所述电压的大小更改电阻值，所述驱动方法包括：
在待命模式中，将高电位侧的电源电压或接地电压施加到所述字线和所述位线这两者上；
在所述字线和所述位线之间施加等于或大于第一电压的电压，以将数据写入所述存储元件；以及
在读取模式中，在所述字线和所述位线之间施加小于所述第一电压的电压，以读取被写入所述存储元件的数据，其中通过更改在所述待命模式的状态下施加的所述字线和所述位线中的一者的电压，从所述待命模式转换为所述读取模式。
进一步地，一个实施例提供：
一种半导体存储装置，其包括：
多个字线；
多个位线；
多个可变电阻元件，所述多个可变电阻元件中的每一个相应地连接到所述字线和所述位线并且通过被施加到其两端上的电压而更改电阻值；以及
控制电路，其将预定电压施加到所述多个字线和所述多个位线，其中
所述控制电路被配置为：
在待命模式中，将高电位侧的电源电压或接地电压施加到所述多个字线和所述多个位线这两者上；
在被连接到选定的可变电阻元件的所述字线和所述位线之间施加等于或大于第一电压的电压，以将数据写入所述选定的可变电阻元件；以及
在读取模式中，在被连接到所述选定的可变电阻元件的所述字线和所述位线之间施加小于所述第一电压的电压，以读取被写入所述选定的可变电阻元件的数据，其中所述控制电路进行控制以更改在所述待命模式中被施加的所述字线和所述位线中的一者的电压，以便从所述待命模式转换为所述读取模式。
附图说明
图1是示出第一实施例的半导体存储装置的配置的图；
图2是用于描述第二实施例的半导体存储装置的驱动方法的图；
图3是用于描述第三实施例的半导体存储装置的驱动方法的图；
图4是用于描述第四实施例的半导体存储装置的驱动方法的图；
图5是用于描述第五实施例的半导体存储装置的驱动方法的图；
图6是用于描述第六实施例的半导体存储装置的驱动方法的图；
图7是用于描述第七实施例的半导体存储装置的驱动方法的图；
图8是用于描述第八实施例的半导体存储装置的驱动方法的图；
图9是用于描述可变电阻元件的特征的图；以及
图10是示出感测放大器的实施例的图。
具体实施方式
下面将参考附图详细地解释半导体存储装置及其驱动方法的示例性实施例。本发明不限于以下实施例。
(第一实施例)
图1是示出第一实施例的半导体存储装置的配置的图。该实施例的半导体存储装置包括存储单元阵列10。存储单元阵列10包括多个位线(BL0到BLn)和多个字线(WL0到WLn)。可变电阻元件VR被连接在每个位线和每个字线之间。
作为可变电阻元件VR，例如，可使用双极型可变电阻元件，通过更改在可变电阻元件的电极之间施加的电压的极性，可将这种双极型可变电阻元件的状态设定为高电阻状态或低电阻状态。进一步地，可使用这样的可变电阻元件：这种可变电阻元件通过沉淀金属阳离子在电极之间形成导电桥，或者通过电离沉淀的金属以破坏导电桥来更改电阻值。
该实施例包括行控制电路20。行控制电路20包括电压产生电路(22到27)，这些电路根据半导体存储装置的每个操作模式产生电压。待命电压产生电路22产生待命模式中的电压待命电压。例如，高电位侧的电源电压VDD或接地电压(ground voltage)VSS可被用作待命电压。
待命读电压产生电路23产生待命读取(下文称为SBRD)模式中的电压SBRD电压。SBRD模式将在下面描述。作为SBRD电压，例如，使用比电源电压VDD低预定电压的电压或比接地电压VSS高预定电压的电压。使用SBRD电压和电源电压VDD之间的电压差或SBRD电压和接地电压VSS之间的电压差作为用于读取选定的存储单元(下文称为选定存储单元)的数据的电压。在SBRD电压被施加到选定存储单元VR1上的情况下，SBRD电压被设定为这样的电压：该电压使得选定存储单元VR1的电阻值不被更改，从而防止数据被破坏。待命写电压产生电路24产生待命写入(下文称为SBWT)模式中的电压SBWT电压。SBWT将在下面描述。读电压产生电路25产生读取操作中的电压READ电压。写电压产生电路26产生写入操作中的电压WRITE电压。预充电电压产生电路27产生预充电操作中的电压PRCH电压。PRCH电压例如被设定为在电源电压VDD和接地电压VSS之间的中间电压。
该实施例包括行选择电路21。行选择电路21通过控制电路40的控制，将电压产生电路(22到27)的电压施加到根据半导体存储装置的操作模式选定的字线(WL0到WLn)上。
该实施例包括列控制电路30。列控制电路30包括电压产生电路(32到37)，这些电路根据半导体存储装置的每个操作模式产生电压。待命电压产生电路32产生待命模式中的电压待命电压。例如，高电位侧的电源电压VDD或接地电压VSS可被用作待命电压。SBRD电压产生电路33产生SBRD模式中的电压SBRD电压。作为SBRD电压，使用比电源电压VDD低预定电压的电压或比接地电压VSS高预定电压的电压。待命写电压产生电路34产生SBWT时的电压SBWT电压。读电压产生电路35产生读取操作中的电压READ电压。写电压产生电路36产生写入操作中的电压WRITE电压。预充电电压产生电路37产生预充电操作中的电压PRCH电压。PRCH电压例如被设定为在电源电压VDD和接地电压VSS之间的中间电压。
在待命模式中，待命电压从行选择电路21和列选择电路31被施加到全部字线和全部位线上。例如，高电位侧的电源电压VDD或接地电压VSS中的一个电压被施加到全部字线和全部位线上。
在SBRD模式中，在不进入预充电状态的情况下，将SBRD电压从行选择电路21和列选择电路31施加到与选定存储单元相连的字线(下文称为选定字线)和与选定存储单元相连的位线(下文称为选定位线)上。例如，在待命模式中接地电压VSS被施加到全部字线和全部位线上的状态下选择被连接到字线WL0和位线BL1的存储单元VR1的情况下，仅增加被连接到选定存储单元VR1的选定字线WL0的电压，并且SBRD电压被施加到选定存储单元VR1上。换言之，仅增加选定字线WL0的电压，并且电压SBRD电压被施加到选定存储单元VR1上以读取数据。由于仅增加选定字线WL0的电压，因此电压可在短时间内增加。此外，由于在不进入预充电状态的情况下仅使选定字线WL0增加，因此消除了转换到SBRD之前的预充电状态，并且可降低电力消耗。进一步地，在待命模式中高电位侧的电源电压VDD被施加到全部字线和全部位线上的情况下，在SBRD中施加SBRD电压，SBRD电压比电源电压VDD低这样的电压：该电压是将数据从选定存储单元VR1读到与选定存储单元VR1相连的选定位线BL1所需的电压。因此，SBRD电压被施加到选定存储单元VR1上。
在SBWT模式中，在不进入预充电状态的情况下，将SBWT电压从行选择电路21和列选择电路31施加到选定字线WL0和选定位线BL1上。例如，在待命模式中接地电压VSS被施加到全部字线和全部位线上的状态下选择被连接到字线WL0和位线BL1的存储单元VR1的情况下，仅增加被连接到选定存储单元VR1的选定字线WL0的电压，并且SBWT电压被施加到选定存储单元VR1上。换言之，仅增加选定字线WL0的电压，并且电压SBWT电压被施加到选定存储单元VR1上以读取数据。由于仅增加选定字线WL0的电压，因此电压可在短时间内增加。此外，由于在不进入预充电状态的情况下仅使选定字线WL0增加，因此消除了转换到SBWT之前的预充电状态，并且可降低电力消耗。进一步地，在SBWT模式中写入数据例如可在这样的情况下使用：在此情况下，写入具有用于将数据“0”或“1”写入可变电阻元件VR的低电压的数据。
在该实施例的半导体存储装置中，由于SBRD模式被用于在不进入预充电状态的情况下将数据从选定存储单元VR1读出，因此可执行快速读取操作。此外，由于在SBRD模式中仅增加选定字线WL0的电压，因此与通过预充电状态执行读取操作的情况相比，可降低电力消耗。进一步地，为了方便起见，行控制电路20的电压产生电路(22到27)和列控制电路30的电压产生电路(32到37)被描述为根据各个操作产生预定电压的单独的电压产生电路，但是可以是根据控制电路40的控制产生待命电压、SBRD电压、SBWT电压、READ电压、WRITE电压或PRCH电压的电路配置。
(第二实施例)
图2是用于描述第二实施例的半导体存储装置的驱动方法的图。此驱动方法在状态转换图中示出。在该实施例中，包括从标准模式(100)直接转换为SBRD模式(600)的模式(106)，其中读取选定存储单元的数据。在SBRD模式(600)中，仅更改被连接到选定存储单元的选定字线或被连接到选定存储单元的选定位线中的一者的电压，以读取选定存储单元的数据。进一步地，包括从SBRD模式(600)转换为待命模式(100)的模式(161)，以及包括从SBRD模式(600)转换为预充电状态(200)的模式(602)。
在该实施例中，包括从待命模式(100)直接转换为SBWT模式(700)的模式(107)，其中数据被写入选定存储单元。在SBWT模式(700)中，仅更改被连接到选定存储单元的选定字线和被连接到选定存储单元的选定位线中的一者的电压，以将数据写入选定存储单元。包括从SBWT模式(700)转换为待命模式(100)的模式(171)，以及包括从SBWT模式(700)转换为预充电状态(200)的模式(702)。
在该实施例中，包括从预充电状态(200)转换为读取操作(300)的模式(203)。包括从读取操作(300)转换为预充电状态(200)的模式(262)，以及包括从读取操作(300)转换为待命模式(100)的模式(301)。
在该实施例中，包括从预充电状态(200)转换为写入操作(400)的模式(204)。包括从写入操作(400)转换为预充电状态(200)的模式(242)，以及包括从写入操作(400)转换为待命模式(100)的模式(401)。
在该实施例中，包括从待命模式(100)转换为预充电状态(200)的模式(101)，以及包括从预充电状态(200)转换为待命模式(100)的模式(102)。
在该实施例中，包括重置全部存储单元的数据的重置模式(500)。例如，包括通过预充电状态(200)转换为重置模式(500)的模式(205)，以及包括在重置模式(500)之后转换为预充电状态(200)的模式(252)。此外，包括在重置模式(500)之后转换为待命模式(100)的模式(501)。例如，通过从行选择电路21和列选择电路31向字线(WL0到WLn)和位线(BL0到BLn)提供WRITE电压以将数据“0”写入全部存储单元，来将“0”写入所有存储单元，从而可重置全部存储单元。
在该实施例中，包括在不进入预充电状态(200)的情况下直接读取选定存储单元VR1的数据的SBRD模式(600)，以及包括将数据直接写入选定存储单元VR1的SBWT模式(700)。因此，数据可被快速地从选定存储单元VR1读出，并且数据可被快速地写入选定存储单元。进一步地，在控制电路40的控制下，通过借助行选择电路21和列选择电路31向字线(WL0到WLn)和位线(BL0到BLn)中的每一个提供对应于每个模式的电压，从而进行到每个模式的转换。
(第三实施例)
图3是用于描述第三实施例的半导体存储装置的驱动方法的图。此驱动方法在状态转换图中示出。对应于上述实施例的配置由相同的标号指示。在该实施例中，包括在图2中描述的各个模式中的待命模式(100)、SBRD模式(600)、预充电状态(200)、读取模式(300)和写入模式(400)。通过仅更改被连接到选定存储单元VR1的选定字线WL0或被连接到选定存储单元VR1的选定位线BL1中的一者的电压，可进行从待命模式(100)到SBRD模式(600)的转换。
在该实施例中，包括在不进入预充电状态(200)的情况下直接读取选定存储单元VR1的数据的SBRD模式(600)。因此，数据可被快速地从选定存储单元VR1读出。由于在不进入预充电状态(200)的情况下进行到SBRD模式(600)的转换，因此可消除数据被读出之前的预充电状态PRCH，并且可降低电力消耗。
(第四实施例)
图4是用于描述第四实施例的半导体存储装置的驱动方法的图。在该实施例中，在提供待命模式STBY、SBRD模式SBRD、写入模式WRITE、读取模式READ、以及预充电状态PRCH的情况下提供了一种驱动方法的实施例。该实施例是与图3的状态转换图中示出的实施例对应的驱动方法的实施例。
在待命模式中，接地电压VSS被施加到全部字线(WL0到WLn)和全部位线(BL0到BLn)上。在从待命模式转换为SBRD模式，并且读取选定存储单元VR1的数据的情况下，SBRD电压VSBRD被施加到与选定存储单元VR1相连的选定字线WL0上。SBRD电压VSBRD被设定为这样的电压：该电压使得选定存储单元VR1的电阻值不被更改，从而防止数据被破坏。此外，SBRD电压VSBRD的施加时间被设定为这样的时间：该时间不会由于施加SBRD电压VSBRD而导致存储单元VR1的电阻值的更改。
在该实施例中，在SBRD模式之后进行到预充电状态的转换。例如，行控制电路20的预充电电压产生电路27的预充电电压PRCH电压通过行选择电路21被施加到全部字线(WL0到WLn)上。此外，同时，列控制电路30的预充电电压产生电路37的预充电电压PRCH电压通过列选择电路31被施加到全部位线(BL0到BLn)上。
在将数据“1”写入选定存储单元VR1的情况下，例如，电源电压VDD作为WRITE电压被施加到选定字线WL0上。同时，接地电压VSS作为WRITE电压被施加到选定位线BL1上。因此，在选定存储单元VR1的两端之间施加与电源电压VDD相同的电压。通过施加与电源电压VDD相同的电压，更改选定存储单元VR1的电阻值，可写入数据“1”。
在数据“1”被写入选定存储单元VR1之后，预充电电压VPRCH被施加到全部字线(WL0到WLn)和全部位线(BL0到BLn)上，以转换为预充电状态。
接下来，在将数据“0”写入选定存储单元VR1的情况下，例如，接地电压VSS被施加到选定字线WL0上。同时，电源电压VDD被施加到选定位线BL1上。因此，在选定存储单元VR1的两端之间施加这样的电压：该电压的充电极性与写入数据“1”(具有等于电源电压VDD的绝对值)的情况下的电压的极性相反。因此，更改选定存储单元VR1的电阻值，从而可写入数据“0”。
在数据“0”被写入选定存储单元VR1之后，预充电电压PRCH电压被施加到全部字线(WL0到WLn)和全部位线(BL0到BLn)上，以转换为预充电状态。
接下来，进行到用于读取选定存储单元VR1的数据的读取模式READ的转换。在读取模式READ中，读出电压VREADW被施加到与选定存储单元VR1相连的选定字线WL0上。同时，读出电压VREADB被施加到与选定存储单元VR1相连的选定位线BL1上。例如，被施加到选定字线WL0上的读出电压VREADW是略高于预充电电压VPRCH的电压，被施加到选定位线BL0上的读出电压VREADB是略低于预充电电压VPRCH的电压。被施加到选定字线WL0上的读出电压VREADW和被施加到选定位线BL1上的读出电压VREADB之间的电压差被设定为这样的范围：在此范围内，更改选定存储单元VR1的电阻值，以防止数据被破坏。
在该实施例中，包括SBRD模式，在该模式中，仅通过从待命模式STBY(其中接地电压VSS被施加到全部字线和全部位线上)起更改选定字线WL0的电压来将数据从选定存储单元VR1读出。因此，在不进入预充电状态的情况下，可快速地读取选定存储单元VR1的数据。此外，由于在不进入预充电状态的情况下进行到SBRD模式的转换，因此可以降低进入预充电状态所导致的电力消耗。
(第五实施例)
图5是用于描述第五实施例的半导体存储装置的驱动方法的图。在该实施例中，在SBRD模式中，将非选定位线的电位增加电压ΔV。因此，由于被连接到非选定可变电阻元件VR的非选定位线(BL1到BLn)和选定字线WL0之间的电压差变小，所以可降低电力消耗。
尽管将非选定位线的电位增加电压ΔV以在非选定位线和非选定字线之间产生电压差，但是通过使用具有非线性特征的可变电阻元件(其中电流不会在小电压下流动)，可以避免施加电压ΔV而导致的电流流过非选定位线和非选定字线之间的非选定可变电阻元件。SBRD模式之后的操作模式转换与第四实施例的情况类似。
在该实施例中，在SBRD模式中，将非选定位线的电位增加电压ΔV。因此，由于被连接到非选定可变电阻元件VR的非选定位线和选定字线之间的电压差变小，所以可降低电力消耗。可抑制SBRD模式中的电力消耗。
(第六实施例)
图6是用于描述第六实施例的半导体存储装置的驱动方法的图。在该实施例中，在待命模式中，电源电压VDD被施加到全部字线(WL0到WLn)和全部位线(BL0到BLn)上。
在该实施例中，在SBRD模式中，只有被连接到选定存储单元VR1的选定位线BL1的电压降低为SBRD电压VSBRD。因此，在选定存储单元VR1的两端产生电压差(VDD-VSBRD)，并且通过电压差读取选定存储单元VR1的数据。
在下文中，通过预充电状态、数据(1)的WRITE(1)、预充电状态、数据(0)的WRITE(0)、预充电状态、以及读取模式READ进行到待命模式的转换。
在该实施例中，在其中电源电压VDD被施加到全部字线(WL0到WLn)和全部位线(BL0到BLn)上的待命模式之后包括SBRD模式，并且在SBRD模式中，通过仅更改选定位线BL1的电压来将数据从选定存储单元VR1读出。因此，在不进入预充电状态的情况下，可快速地读取选定存储单元VR1的数据。此外，由于直接进行从待命模式到SBRD模式的转换，因此可以降低进入预充电状态所导致的电力消耗。
(第七实施例)
图7是用于描述第七实施例的半导体存储装置的驱动方法的图。在该实施例中，在SBRD模式中，将非选定字线(WL1到WLn)的电位降低或减少电压ΔV。因此，由于被连接到非选定可变电阻元件VR的非选定字线(WL1到WLn)和选定位线BL1之间的电压差变小，所以可降低电力消耗。
尽管将非选定字线的电位降低电压ΔV以产生非选定字线和非选定位线之间的电压差，但是通过使用具有非线性特征的可变电阻元件(其中电流不会在小电压下流动)，可以避免施加在非选定字线和非选定位线之间所产生的电压差ΔV而导致的电流流过非选定可变电阻元件。SBRD模式之后的操作模式转换与第六实施例的情况类似。
在该实施例中，在SBRD模式中，将非选定字线的电位降低这样的电压：该电压不会导致可变电阻元件的电阻值变化。因此，在SBRD模式中，可降低电力消耗。
(第八实施例)
图8是用于描述第八实施例的半导体存储装置的驱动方法的图。在该实施例中，在待命模式之后，包括SBWT模式，在SBWT中，数据“1”被写入选定存储单元。换言之，在其中接地电压VSS被施加到全部字线(WL0到WLn)和全部位线(BL0到BLn)上的待命模式之后包括SBWT模式，并且在SBWT模式中，通过将增加的SBWT电压VSBWT施加到选定字线WL0上，将数据写入选定存储单元VR1。
在以不同的电压将数据“0”和“1”写入可变电阻元件的情况下，可在需要较低的写电压的数据被写入时使用SBWT模式。
在SBWT模式之后，进行到预充电状态的转换。在预充电状态下，预充电电压VPRCH被施加到全部字线(WL0到WLn)和全部位线(BL0到BLn)上。
接下来，数据“0”被写入选定存储单元VR1。接地电压VSS作为写电压被施加到选定字线WL0上，并且电源电压VDD作为写电压被施加到选定位线BL1上，以便将数据“0”写入选定存储单元VR1。
在数据“0”被写入之后，进行到预充电状态的转换。在预充电状态下，预充电电压VPRCH通过行选择电路21被施加到全部字线(WL0到WLn)，并且预充电电压VPRCH从列选择电路21被施加到全部位线(BL0到BLn)上。
在读取模式READ下，读出电压VREADW被施加到选定字线WL0上，并且读出电压VREADB被施加到选定位线BL1上。读出电压VREADW是略高于预充电电压VPRCH的电压，读出电压VREADB是略低于预充电电压VPRCH的电压。读出电压VREADW和读出电压VREADB之间的电压差(VREADW-VREADB)被用于将数据从选定存储单元VR1读出。
根据该实施例，包括SBWT模式，其中在不从待命模式进入预充电状态的情况下将数据直接写入选定存储单元VR1。因此，在不进入预充电状态的情况下，可快速地将数据写入选定存储单元VR1。此外，由于直接从待命模式转换为SBWT模式，因此可以降低进入预充电状态所导致的电力消耗。
图9是用于描述可变电阻元件的特征的图。水平轴指示电压施加时间(t)，垂直轴指示电阻(R)。作为充当上述实施例的存储单元的可变电阻元件VR的特征，例如，在可变电阻元件VR的两端之间施加高电压(例如，电源电压VDD)的情况下，电阻值在时间t1处增加，如实线(i)所示。在可变电阻元件VR的两端之间施加低电压(例如，电源电压VDD和接地电压VSS之间的中间电压)的情况下，电阻值在时间t2处增加，如实线(ii)所示。因此，可根据所施加的电压以及施加时间的设定将对应于电阻值的数据写入选定存储单元VR1。
(第九实施例)
图10是示出感测放大器的实施例的图，该感测放大器可被用于读取在上述实施例中被写入选定存储单元的数据。该实施例的感测放大器包括端子92，该端子被连接到选定存储单元80的一端。选定字线的电压VWL被施加到端子92上。端子94被连接到空单元(dummy cell)81的一端。空单元81具有对应于预定数据“1”或“0”的电阻值。作为空单元81，可变电阻元件VR以类似于选定存储单元80的方式被使用。选定字线的电压VWL被施加到端子94上。
选定存储单元80的另一端被连接到NMOS晶体管60的漏极和栅极。NMOS晶体管61的栅极被连接到NMOS晶体管60的栅极。NMOS晶体管60和61充当电流镜电路(current mirror circuit)。NMOS晶体管60的源极被连接到NMOS晶体管71的漏极。NMOS晶体管61的源极被连接到NMOS晶体管72的漏极。
空单元81的另一端被连接到NMOS晶体管63的漏极和栅极。NMOS晶体管62的栅极被连接到NMOS晶体管63的栅极。NMOS晶体管62和63充当电流镜电路。NMOS晶体管63的源极被连接到NMOS晶体管74的漏极。NMOS晶体管62的源极被连接到NMOS晶体管73的漏极。NMOS晶体管71到74的栅极被连接到端子70。控制信号S/A被施加到端子70以控制感测放大器的操作。当控制信号S/A处于H电平时，操作感测放大器以执行读取操作。NMOS晶体管(71到74)的源极被连接到端子75。在选定位线BL1上施加的电压VBL被施加到端子75上。
NMOS晶体管62的漏极被连接到PMOS晶体管91的漏极。NMOS晶体管61的漏极被连接到PMOS晶体管90的漏极和栅极。PMOS晶体管90的栅极被连接到PMOS晶体管91的栅极。PMOS晶体管90和91充当电流镜电路。PMOS晶体管(90和91)的源极被连接到端子93。电源电压VDD被施加到端子93上。
在执行读取操作(SBRD和READ)时，被施加到端子70的控制信号S/A达到H电平。NMOS晶体管71到74通过控制信号S/A而被接通，并且电流被提供给选定存储单元80和空单元81。端子95的输出电压根据选定存储单元80和空单元81之间的电阻值差异而不同。在选定存储单元80的电阻小于空单元81的电阻的情况下，充当电流镜电路的PMOS晶体管90和PMOS晶体管91的栅电压降低，PMOS晶体管91的漏电压增加，并且端子95的电压达到高电平。相反地，在选定存储单元80的电阻大于空单元81的电阻的情况下，充当电流镜电路的PMOS晶体管90和PMOS晶体管91的栅电压增加，并且PMOS晶体管91的漏电压降低，从而端子95的电压达到低电平。由于可通过测定端子95的电压来获取选定存储单元80的电阻值和空单元81的电阻值之间的大小关系，因此可读取被写入选定存储单元80的数据。
尽管已经描述了特定实施例，但是这些实施例仅通过举例的方式给出，并非旨在限制本发明的范围。实际上，此处描述的新颖实施例可通过多种其它形式体现；而且，在不偏离本发明的精神的情况下，可对此处描述的实施例的形式做出各种省略、替换和更改。所附权利要求及其等同物旨在涵盖这些将落在本发明的范围和精神内的形式或修改。

Claims (20)

1.一种半导体存储装置，其配备可变电阻元件作为存储元件，所述可变电阻元件被连接在字线和位线之间，以根据在所述字线和所述位线之间施加的电压的极性和所述电压的大小更改电阻值，所述半导体存储装置包括：
待命模式，其将高电位侧的电源电压或接地电压施加到所述字线和所述位线这两者上；
数据写入模式，其通过在所述字线和所述位线之间施加等于或大于第一电压的电压以更改所述存储元件的电阻值，来将数据写入所述存储元件；以及
读取模式，其通过在所述字线和所述位线之间施加小于所述第一电压的电压，来读取被写入所述存储元件的数据，其中通过更改在所述待命模式中施加的所述字线和所述位线中的一者的电压，从所述待命模式转换为所述读取模式。
2.根据权利要求1所述的半导体存储装置，其中
在所述待命模式中，所述接地电压被施加到所述字线和所述位线上，并且在所述读取模式中，比所述接地电压高预定电压的电压被施加到所述字线上，以在所述字线和所述位线之间施加小于所述第一电压的电压。
3.根据权利要求1所述的半导体存储装置，其中
在所述待命模式中，所述高电位侧的所述电源电压被施加到所述字线和所述位线上，并且在所述读取模式中，比所述电源电压低预定电压的电压被施加到所述位线上，以在所述字线和所述位线之间施加小于所述第一电压的电压。
4.根据权利要求1所述的半导体存储装置，其中
所述数据写入模式包括第一写入模式和第二写入模式，在所述第一写入模式中，通过将所述高电位侧的所述电源电压施加到所述字线上以及将所述接地电压施加到所述位线上来写入第一数据，在所述第二写入模式中，通过将所述接地电压施加到所述字线上以及将所述高电位侧的所述电源电压施加到所述位线上来写入第二数据。
5.根据权利要求1所述的半导体存储装置，其中
所述数据写入模式包括第三写入模式和第四写入模式，在所述第三写入模式中，通过在所述可变电阻元件的两端之间施加等于或大于所述第一电压的电压以更改所述可变电阻元件的电阻值，来写入对应于第一数据的数据，在所述第四写入模式中，通过在所述可变电阻元件的两端之间施加低于所述第一电压的电压以更改所述可变电阻元件的电阻值，来写入对应于第二数据的数据，并且
在所述待命模式中施加的所述字线和所述位线的一个电压被更改，以在所述可变电阻元件的两端之间施加小于所述第一电压的电压，以便从所述待命模式直接转换为所述第四写入模式。
6.一种半导体存储装置的驱动方法，该半导体存储装置配备可变电阻元件作为存储元件，所述可变电阻元件被连接在字线和位线之间以根据在所述字线和所述位线之间施加的电压的极性和所述电压的大小更改电阻值，所述驱动方法包括：
在待命模式中，将高电位侧的电源电压或接地电压施加到所述字线和所述位线这两者上；
在所述字线和所述位线之间施加等于或大于第一电压的电压，以将数据写入所述存储元件；以及
在读取模式中，在所述字线和所述位线之间施加小于所述第一电压的电压，以读取被写入所述存储元件的数据，其中通过更改在所述待命模式的状态下施加的所述字线和所述位线中的一者的电压，从所述待命模式转换为所述读取模式。
7.根据权利要求6所述的半导体存储装置的驱动方法，其中
施加小于所述第一电压的电压包括：将所述字线的电压增加到比所述接地电压高预定电压的电压，其中在所述待命模式中，所述接地电压被施加到所述字线和所述位线上。
8.根据权利要求6所述的半导体存储装置的驱动方法，其中
施加小于所述第一电压的电压包括：将所述位线的电压降低到比所述电源电压低预定电压的电压，其中在所述待命模式中，所述高电位侧的所述电源电压被施加到所述字线和所述位线上。
9.根据权利要求8所述的半导体存储装置的驱动方法，进一步包括在施加电压以读取被写入所述存储元件的数据之后，将预充电电压施加到所述字线和所述位线这两者上。
10.根据权利要求9所述的半导体存储装置的驱动方法，进一步包括在将所述预充电电压施加到所述字线和所述位线这两者上之后，在所述字线和所述位线之间施加等于或大于所述第一电压的电压，以将数据写入所述存储元件。
11.根据权利要求6所述的半导体存储装置的驱动方法，进一步包括
在用于将第一数据写入所述可变电阻元件的电压不同于用于将第二数据写入所述可变电阻元件的电压的情况下，以及在将通过用于写入所述第一数据和所述第二数据的电压之间的较低电压而写入的数据写入所述可变电阻元件的情况下，更改被施加到所述字线和所述位线上的电压中的一者的电压以将所述第一数据或所述第二数据写入所述可变电阻元件，以便从所述待命模式进行转换。
12.根据权利要求11所述的半导体存储装置的驱动方法，进一步包括在更改被施加到所述字线和所述位线上的电压中的一者的电压之后，将预充电电压施加到所述字线和所述位线这两者上。
13.根据权利要求12所述的半导体存储装置的驱动方法，进一步包括在将所述预充电电压施加到所述字线和所述位线上之后，在所述字线和所述位线之间施加等于或大于所述第一电压的电压，以将数据写入所述存储元件。
14.根据权利要求6所述的半导体存储装置的驱动方法，其中
所述半导体存储装置包括多个字线、多个位线、以及多个可变电阻元件，所述可变电阻元件相应地连接到所述字线和所述位线并且通过施加到其两端上的电压而更改电阻值，
在所述待命模式中，所述高电位侧的所述电源电压或所述接地电压被施加到所有多个字线和所有多个位线这两者上，
施加电压以写入包括：在所述多个字线和所述多个位线中的被连接到在所述多个可变电阻元件中选定的可变电阻元件的所述字线和所述位线之间施加等于或大于所述第一电压的电压，其中
施加电压以读取包括：更改所述多个字线和所述多个位线中的被连接到在所述多个可变电阻元件中选定的可变电阻元件的所述字线和所述位线中的一者的电压。
15.根据权利要求14所述的半导体存储装置的驱动方法，进一步包括在施加电压以读取时，在所述待命模式中所述接地电压被施加到所述多个字线和所述多个位线上的情况下，将除了连接到所述选定的可变电阻元件的所述位线之外的位线的电压增加预定电压。
16.根据权利要求14所述的半导体存储装置的驱动方法，进一步包括在施加电压以读取时，在所述待命模式中所述高电位侧的所述电源电压被施加到所述多个字线和所述多个位线上的情况下，将除了连接到所述选定的可变电阻元件的所述字线之外的字线的电压降低预定电压。
17.一种半导体存储装置，其包括：
多个字线；
多个位线；
多个可变电阻元件，所述多个可变电阻元件中的每一个相应地连接到所述字线和所述位线并且通过施加到其两端上的电压而更改电阻值；以及
控制电路，其将预定电压施加到所述多个字线和所述多个位线，其中
所述控制电路被配置为：
在待命模式中，将高电位侧的电源电压或接地电压施加到所述多个字线和所述多个位线这两者上；
在连接到选定的可变电阻元件的所述字线和所述位线之间施加等于或大于第一电压的电压，以将数据写入所述选定的可变电阻元件；以及
在读取模式中，在被连接到所述选定的可变电阻元件的所述字线和所述位线之间施加小于所述第一电压的电压，以读取被写入所述选定的可变电阻元件的数据，其中所述控制电路进行控制以更改在所述待命模式中被施加的所述字线和所述位线中的一者的电压，以便从所述待命模式转换为所述读取模式。
18.根据权利要求17所述的半导体存储装置，其中
在所述待命模式中所述高电位侧的所述电源电压被施加到所述多个字线和所述多个位线上的情况下，所述控制电路在所述读取模式中将除了被连接到所述选定的可变电阻元件的所述字线之外的字线的电压降低预定电压。
19.根据权利要求17所述的半导体存储装置，其中
在所述待命模式中所述接地电压被施加到所述多个字线和所述多个位线上的情况下，所述控制电路在所述读取模式中将除了被连接到所述选定的可变电阻元件的所述位线之外的位线的电压增加预定电压。
20.根据权利要求17所述的半导体存储装置，其中
在用于将第一数据写入所述可变电阻元件的电压不同于用于将第二数据写入所述可变电阻元件的电压的情况下，以及在将通过用于写入所述第一数据和所述第二数据的电压之间的较低电压而写入的数据写入所述选定的可变电阻元件的情况下，所述控制电路更改在所述待命模式中被施加于连接到所述选定的可变电阻元件的所述字线或连接到所述选定的可变电阻元件的所述位线上的电压中的一者的电压。
CN201510547973.1A 2015-03-12 2015-08-31 半导体存储装置及其驱动方法 Expired - Fee Related CN105976854B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-050034 2015-03-12
JP2015050034A JP2016170840A (ja) 2015-03-12 2015-03-12 半導体記憶装置とその駆動方法

Publications (2)

Publication Number Publication Date
CN105976854A true CN105976854A (zh) 2016-09-28
CN105976854B CN105976854B (zh) 2019-06-14

Family

ID=56886900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510547973.1A Expired - Fee Related CN105976854B (zh) 2015-03-12 2015-08-31 半导体存储装置及其驱动方法

Country Status (4)

Country Link
US (1) US9679644B2 (zh)
JP (1) JP2016170840A (zh)
CN (1) CN105976854B (zh)
TW (1) TWI595504B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106898371A (zh) * 2017-02-24 2017-06-27 中国科学院上海微系统与信息技术研究所 三维存储器读出电路及其字线与位线电压配置方法
CN107644664A (zh) * 2017-09-27 2018-01-30 中国科学院上海微系统与信息技术研究所 三维垂直型存储器电路及位线与字线电压配置方法
CN107919151A (zh) * 2016-10-10 2018-04-17 三星电子株式会社 存储器器件及其操作方法，以及存储器系统

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10157671B1 (en) * 2017-09-12 2018-12-18 Macronix International Co., Ltd. Fast switching 3D cross-point array
KR102702780B1 (ko) * 2019-05-03 2024-09-05 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 동작 방법
KR20200127743A (ko) * 2019-05-03 2020-11-11 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 동작 방법
US11249679B2 (en) * 2019-07-31 2022-02-15 Micron Technology, Inc. Selecting a write operation mode from multiple write operation modes
JP7150787B2 (ja) 2020-07-31 2022-10-11 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型クロスバーアレイ装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103635971A (zh) * 2011-05-26 2014-03-12 株式会社东芝 半导体存储装置
US20140254242A1 (en) * 2013-03-05 2014-09-11 Sandisk 3D Llc Non-volatile storage system biasing conditions for standby and first read
US20140340972A1 (en) * 2007-11-29 2014-11-20 Zeno Semiconductor, Inc. Method of Maintaining the State of Semiconductor Memory Having Electrically Floating Body Transistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8514622B2 (en) * 2007-11-29 2013-08-20 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
JP5085405B2 (ja) * 2008-04-25 2012-11-28 株式会社東芝 不揮発性半導体記憶装置
US8289749B2 (en) * 2009-10-08 2012-10-16 Sandisk 3D Llc Soft forming reversible resistivity-switching element for bipolar switching
US8526237B2 (en) * 2010-06-08 2013-09-03 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof
US8462580B2 (en) * 2010-11-17 2013-06-11 Sandisk 3D Llc Memory system with reversible resistivity-switching using pulses of alternatrie polarity

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140340972A1 (en) * 2007-11-29 2014-11-20 Zeno Semiconductor, Inc. Method of Maintaining the State of Semiconductor Memory Having Electrically Floating Body Transistor
CN103635971A (zh) * 2011-05-26 2014-03-12 株式会社东芝 半导体存储装置
US20140254242A1 (en) * 2013-03-05 2014-09-11 Sandisk 3D Llc Non-volatile storage system biasing conditions for standby and first read

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107919151A (zh) * 2016-10-10 2018-04-17 三星电子株式会社 存储器器件及其操作方法，以及存储器系统
CN107919151B (zh) * 2016-10-10 2022-11-29 三星电子株式会社 存储器器件及其操作方法，以及存储器系统
CN106898371A (zh) * 2017-02-24 2017-06-27 中国科学院上海微系统与信息技术研究所 三维存储器读出电路及其字线与位线电压配置方法
CN106898371B (zh) * 2017-02-24 2020-08-28 中国科学院上海微系统与信息技术研究所 三维存储器读出电路及其字线与位线电压配置方法
CN107644664A (zh) * 2017-09-27 2018-01-30 中国科学院上海微系统与信息技术研究所 三维垂直型存储器电路及位线与字线电压配置方法

Also Published As

Publication number Publication date
US9679644B2 (en) 2017-06-13
TWI595504B (zh) 2017-08-11
US20160267974A1 (en) 2016-09-15
TW201633298A (zh) 2016-09-16
JP2016170840A (ja) 2016-09-23
CN105976854B (zh) 2019-06-14

Similar Documents

Publication Publication Date Title
CN105976854A (zh) 半导体存储装置及其驱动方法
US10529422B2 (en) Method for programming 1-R resistive change element arrays
CN102354529B (zh) 半导体存储器件
CN109949837B (zh) 存储装置的漏电流补偿读取方法
JP5214566B2 (ja) 抵抗変化メモリ装置
CN105378850B (zh) 感测放大器局部反馈以控制位线电压
CN103035289B (zh) 半导体存储装置及半导体装置
JPWO2007034542A1 (ja) 半導体装置
CN104900261B (zh) 可变电阻式存储器及其写入方法
CN108648776A (zh) 用于补偿字线电压增加的设备、感测电路及方法
TWI701665B (zh) 可變電阻式記憶體
CN110910931A (zh) 存储器设备
JP4469649B2 (ja) 半導体フラッシュメモリ
US8134855B2 (en) Ferroelectric memory and method for testing the same
TWI675438B (zh) 半導體記憶裝置
KR101884203B1 (ko) 자기 메모리 소자 및 자기 메모리 소자의 데이터 기록 방법
WO2016133661A1 (en) Resistive switching memory with cell access by analog signal controlled transmission gate
CN105304129B (zh) 电阻可变型存储器及其写入方法
JP2021149983A (ja) 半導体記憶装置及びその制御方法
TWI620180B (zh) 半導體記憶裝置
US20220157363A1 (en) Resistive memory device
TW201624485A (zh) 電阻式隨機存取記憶體
CN104700879A (zh) 半导体存储器装置、读出方法及编程方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170810

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Toshiba Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190614

CF01 Termination of patent right due to non-payment of annual fee