TW201633298A - 半導體儲存裝置及其驅動方法 - Google Patents

半導體儲存裝置及其驅動方法 Download PDF

Info

Publication number
TW201633298A
TW201633298A TW104125667A TW104125667A TW201633298A TW 201633298 A TW201633298 A TW 201633298A TW 104125667 A TW104125667 A TW 104125667A TW 104125667 A TW104125667 A TW 104125667A TW 201633298 A TW201633298 A TW 201633298A
Authority
TW
Taiwan
Prior art keywords
voltage
word line
mode
bit line
variable resistance
Prior art date
Application number
TW104125667A
Other languages
English (en)
Other versions
TWI595504B (zh
Inventor
宮崎隆行
市原玲華
杉前紀久子
岩田佳久
Original Assignee
東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝股份有限公司 filed Critical 東芝股份有限公司
Publication of TW201633298A publication Critical patent/TW201633298A/zh
Application granted granted Critical
Publication of TWI595504B publication Critical patent/TWI595504B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本發明揭示一種半導體儲存裝置，其包含一可變電阻元件作為一記憶體元件，該可變電阻元件根據一所施加電壓之一極性及一量值來改變一電阻值。該半導體儲存裝置包含一待用模式，其中一電源電壓或一接地電壓施加至一字線及一位元線兩者。該半導體儲存裝置包含一資料寫入模式，其中等於或大於一第一電壓之一電壓差施加於該字線與該位元線之間。該半導體儲存裝置包含一讀取模式，其中小於該第一電壓之一電壓差藉由僅改變在該待用模式中所施加的該字線及該位元線之一個電壓而施加於該字線與該位元線之間，且讀取在該記憶體元件中寫入之資料。

Description

半導體儲存裝置及其驅動方法 相關申請案之交叉參考
本申請案基於並主張於2015年3月12日提出申請之第2015-50034號日本專利申請案之優先權之權益；該日本專利申請案之全部內容以引用之方式併入本文中。
本文中所闡述之實施例一般而言係關於一種半導體儲存裝置及其一種驅動方法。
習用地，揭示用於使用一可變電阻元件作為一記憶體元件之半導體儲存裝置之一技術。可變電阻元件根據一所施加電壓之一值、該所施加電壓之一極性或一施加時間來改變一電阻值。電阻值之一差指派至資料「0」或「1」，使得可變電阻元件可用作記憶體元件。
在相關技術中，在其中讀取在可變電阻元件中寫入之資料之一情形中，或在其中將資料寫入於可變電阻元件中之一情形中，以其中使所有字線及所有位元線之電位增加高達一預定電壓之一狀態(亦即，一預充電狀態)讀取或寫入資料。然而，由於預充電花費一段時間，因此在讀取及寫入資料之前需要一段時間。此外，期望減少在自一待用模式直至讀取或寫入資料為止之預充電狀態中所消耗之電力。
實施例之一項態樣提供一種半導體儲存裝置及其一種驅動方法，其可迅速地讀出或寫入資料且亦可減少電力消耗。
一實施例提供；一種具備一可變電阻元件作為一記憶體元件之半導體儲存裝置，該可變電阻元件連接於一字線與一位元線之間以根據施加於該字線與該位元線之間的一電壓之一極性及該電壓之一量值來改變一電阻值，該半導體儲存裝置包括：一待用模式，其用以將一高電位側上之一電源電壓或一接地電壓施加至該字線及該位元線兩者；一資料寫入模式，其用以藉由將等於或大於一第一電壓之一電壓施加於該字線與該位元線之間以便改變該記憶體元件之一電阻值而將資料寫入至該記憶體元件；及一讀取模式，其用以藉由將小於該第一電壓之一電壓施加於該字線與該位元線之間而讀取在該記憶體元件中寫入之資料，其中藉由改變在該待用模式中所施加的該字線及該位元線中之一者之該電壓而自該待用模式轉變為該讀取模式。
進一步地，一實施例提供；一種具備一可變電阻元件作為一記憶體元件之一半導體儲存裝置之驅動方法，該可變電阻元件連接於一字線與一位元線之間以根據施加於該字線與該位元線之間的一電壓之一極性及該電壓之一量值來改變一電阻值，該驅動方法包括：在一待用模式中，將一高電位側上之一電源電壓或一接地電壓施加至該字線及該位元線兩者；將等於或大於一第一電壓之一電壓施加於該字線與該位元線之間以將一資料寫入至該記憶體元件；及在一讀取模式中，將小於該第一電壓之一電壓施加於該字線與 該位元線之間以讀取在該記憶體元件中寫入之該資料，其中藉由改變在該待用模式之一狀態中所施加的該字線及該位元線中之一者之該電壓而自該待用模式轉變為該讀取模式。
進一步地，一實施例提供；一種半導體儲存裝置，其包括：複數個字線；複數個位元線；複數個可變電阻元件，其中之每一者對應地連接至該字線及該位元線且藉由施加至其兩端之一電壓而改變一電阻值；及一控制電路，其將一預定電壓施加至該複數個字線及該複數個位元線，其中該控制電路經組態以：在一待用模式中，將一高電位側上之一電源電壓或一接地電壓施加至該複數個字線及該複數個位元線兩者；將等於或大於一第一電壓之一電壓施加於連接至一選定可變電阻元件之該字線與該位元線之間以將資料寫入至該選定可變電阻元件；及在一讀取模式中，將小於該第一電壓之一電壓施加於連接至該選定可變電阻元件之該字線與該位元線之間以讀取在該選定可變電阻元件中寫入之資料，其中該控制電路控制改變在該待用模式中所施加的該字線及該位元線中之一者之該電壓以自該待用模式轉變為該讀取模式。
10‧‧‧記憶體胞元陣列
20‧‧‧列控制電路
21‧‧‧列選擇電路
22‧‧‧電壓產生電路/待用電壓產生電路
23‧‧‧電壓產生電路/待用讀取電壓產生電路
24‧‧‧電壓產生電路/待用寫入電壓產生電路
25‧‧‧電壓產生電路/讀取電壓產生電路
26‧‧‧電壓產生電路/寫入電壓產生電路
27‧‧‧電壓產生電路/預充電電壓產生電路
30‧‧‧行控制電路
31‧‧‧行選擇電路
32‧‧‧電壓產生電路/待用電壓產生電路
33‧‧‧電壓產生電路/SBRD電壓產生電路
34‧‧‧電壓產生電路/待用寫入電壓產生電路
35‧‧‧電壓產生電路/讀取電壓產生電路
36‧‧‧電壓產生電路/寫入電壓產生電路
37‧‧‧電壓產生電路/預充電電壓產生電路
40‧‧‧控制電路
60‧‧‧NMOS電晶體
61‧‧‧NMOS電晶體
62‧‧‧NMOS電晶體
63‧‧‧NMOS電晶體
70‧‧‧端子
71‧‧‧NMOS電晶體
72‧‧‧NMOS電晶體
73‧‧‧NMOS電晶體
74‧‧‧NMOS電晶體
75‧‧‧端子
80‧‧‧選擇記憶體胞元
81‧‧‧虛擬胞元
90‧‧‧PMOS電晶體
91‧‧‧PMOS電晶體
92‧‧‧端子
93‧‧‧端子
94‧‧‧端子
95‧‧‧端子
100‧‧‧待用模式
101‧‧‧模式
102‧‧‧模式
106‧‧‧模式
107‧‧‧模式
161‧‧‧模式
171‧‧‧模式
200‧‧‧預充電狀態
203‧‧‧模式
204‧‧‧模式
205‧‧‧模式
242‧‧‧模式
252‧‧‧模式
262‧‧‧模式
300‧‧‧讀取操作/讀取模式
301‧‧‧模式
400‧‧‧寫入操作/寫入模式
401‧‧‧模式
500‧‧‧重設模式
501‧‧‧模式
600‧‧‧SBRD模式
602‧‧‧模式
700‧‧‧SBWT模式
702‧‧‧模式
BL0‧‧‧位元線/選擇位元線
BL1‧‧‧位元線/選擇位元線/非選擇位元線
BL2‧‧‧位元線/選擇位元線/非選擇位元線
BLn‧‧‧位元線/非選擇位元線
i‧‧‧實線
ii‧‧‧實線
R‧‧‧電阻
S/A‧‧‧控制信號
t‧‧‧電壓施加時間
t1‧‧‧時序
t2‧‧‧時序
VBL‧‧‧電壓
VDD‧‧‧電源電壓
VPRCH‧‧‧預充電電壓
VR‧‧‧可變電阻元件/非選擇可變電阻元件
VR1‧‧‧選擇記憶體胞元/記憶體胞元
VREADB‧‧‧讀出電壓
VREADW‧‧‧讀出電壓
VSBRD‧‧‧SBRD電壓
VSBWT‧‧‧SBWT電壓
VSS‧‧‧接地電壓
VWL‧‧‧電壓
WL0‧‧‧字線/選擇字線
WL1‧‧‧字線/非選擇字線
WL2‧‧‧字線/非選擇字線
WLn‧‧‧字線/非選擇字線
△V‧‧‧電壓
圖1係圖解說明一第一實施例之一半導體儲存裝置之一組態之一圖式；圖2係用於闡述一第二實施例之一半導體儲存裝置之一驅動方法 之一圖式；圖3係用於闡述一第三實施例之一半導體儲存裝置之一驅動方法之一圖式；圖4係用於闡述一第四實施例之一半導體儲存裝置之一驅動方法之一圖式；圖5係用於闡述一第五實施例之一半導體儲存裝置之一驅動方法之一圖式；圖6係用於闡述一第六實施例之一半導體儲存裝置之一驅動方法之一圖式；圖7係用於闡述一第七實施例之一半導體儲存裝置之一驅動方法之一圖式；圖8係用於闡述一第八實施例之一半導體儲存裝置之一驅動方法之一圖式；圖9係用於闡述一可變電阻元件之一特性之一圖式；及圖10係圖解說明一感測器放大器之一實施例之一圖式。
下文將參考附圖詳細地闡釋一半導體儲存裝置及其一驅動方法之例示性實施例。本發明並不限於以下實施例。
(第一實施例)
圖1係圖解說明一第一實施例之一半導體儲存裝置之一組態之一圖式。此實施例之半導體儲存裝置包含一記憶體胞元陣列10。記憶體胞元陣列10包含複數個位元線(BL0至BLn)及複數個字線(WL0至WLn)。一可變電阻元件VR連接於每一位元線與每一字線之間。
舉例而言，可使用一雙極可變電阻元件作為可變電阻元件VR，可藉由改變施加於可變電阻元件之電極之間的一電壓之一極性而將該雙極可變電阻元件之狀態設定為一高電阻狀態或一低電阻狀態。進一 步地，可使用藉由沈澱金屬陽離子而在電極之間形成一導電橋或藉由使經沈澱金屬離子化以破壞該導電橋來改變一電阻值的一可變電阻元件。
此實施例包含一列控制電路20。列控制電路20包含根據半導體儲存裝置之每一操作模式來產生電壓之電壓產生電路(22至27)。在一待用模式中，一待用電壓產生電路22產生一電壓(待用電壓)。舉例而言，高電位側上之一電源電壓VDD或一接地電壓VSS可用作待用電壓。
在一待用讀取(在下文中，稱為SBRD)模式中，一待用讀取電壓產生電路23產生一電壓(SBRD電壓)。下文將闡述SBRD模式。舉例而言，使用比電源電壓VDD低一預定電壓之一電壓或比接地電壓VSS高一預定電壓之一電壓作為SBRD電壓。SBRD電壓與電源電壓VDD之間的一電壓差或SBRD電壓與接地電壓VSS之間的一電壓差用作用以讀取一選定記憶體胞元(在下文中，稱為一選擇記憶體胞元)之資料之一電壓。在其中SBRD電壓施加至一選擇記憶體胞元VR1之情形中，SBRD電壓設定為一電壓，使得不改變選擇記憶體胞元VR1之電阻值以防止損壞資料。在一待用寫入(在下文中，稱為SBWT)模式中，一待用寫入電壓產生電路24產生一電壓(SBWT電壓)。下文將闡述SBWT。在一讀取操作中，一讀取電壓產生電路25產生一電壓(READ電壓)。在一寫入操作中，一寫入電壓產生電路26產生一電壓(WRITE電壓)。在一預充電操作中，一預充電電壓產生電路27產生一電壓(PRCH電壓)。舉例而言，PRCH電壓設定為電源電壓VDD與接地電壓VSS之間的一中間電壓。
此實施例包含一列選擇電路21。列選擇電路21根據半導體儲存裝置之操作模式藉由一控制電路40之控制而將電壓產生電路(22至27)之一電壓施加至所選擇之字線(WL0至WLn)。
此實施例包含一行控制電路30。行控制電路30包含根據半導體儲存裝置之每一操作模式產生一電壓之電壓產生電路(32至37)。在待用模式中，待用電壓產生電路32產生一電壓(待用電壓)。舉例而言，高電位側上之電源電壓VDD或接地電壓VSS可用作待用電壓。在SBRD模式中，SBRD電壓產生電路33產生一電壓(SBRD電壓)。使用比電源電壓VDD低一預定電壓之一電壓或比接地電壓VSS高一預定電壓之一電壓作為SBRD電壓。在SBWT時，待用寫入電壓產生電路34產生一電壓(SBWT電壓)。在讀取操作中，讀取電壓產生電路35產生一電壓(READ電壓)。在寫入操作中，寫入電壓產生電路36產生一電壓(WRITE電壓)。在預充電操作中，預充電電壓產生電路37產生一電壓(PRCH電壓)。舉例而言，PRCH電壓設定為電源電壓VDD與接地電壓VSS之間的一中間電壓。
在待用模式中，待用電壓自列選擇電路21及一行選擇電路31施加至所有字線及所有位元線。舉例而言，高電位側上之電源電壓VDD或接地電壓VSS中之一個電壓施加至所有字線及所有位元線。
在SBRD模式中，在不進入一預充電狀態之情況下，SBRD電壓自列選擇電路21及行選擇電路31施加至連接至選擇記憶體胞元之字線(在下文中，稱為一選擇字線)及連接至選擇記憶體胞元之位元線(在下文中，稱為一選定位元線)。舉例而言，在其中選擇連接至一字線WL0及一位元線BL1之記憶體胞元VR1(在其中在待用模式中接地電壓VSS施加至所有字線及所有位元線之一狀態中)之一情形中，僅增加連接至選擇記憶體胞元VR1之一選擇字線WL0之電壓且SBRD電壓施加至選擇記憶體胞元VR1。換言之，僅增加選擇字線WL0之電壓，且電壓(SBRD電壓)施加至選擇記憶體胞元VR1以便讀取資料。由於僅增加選擇字線WL0之電壓，因此可在一短時間內增加該電壓。此外，由於在不進入預充電狀態之情況下僅增加選擇字線WL0，因此消除轉 變為SBRD之前的預充電狀態，且可減少電力消耗。進一步地，在其中在待用模式中高電位側上之電源電壓VDD施加至所有字線及所有位元線之一情形中，施加SBRD電壓，在SBRD中，SBRD電壓比電源電壓VDD低自選擇記憶體胞元VR1至連接至選擇記憶體胞元VR1之一選擇位元線BL1讀取資料所必需之一電壓。因此，SBRD電壓施加至選擇記憶體胞元VR1。
在一SBWT模式中，在不進入預充電狀態之情況下，SBWT電壓自列選擇電路21及行選擇電路31施加至選擇字線WL0及選擇位元線BL1。舉例而言，在其中選擇連接至字線WL0及位元線BL1之記憶體胞元VR1(在其中在待用模式中接地電壓VSS施加至所有字線及所有位元線之一狀態中)之一情形中，僅增加連接至選擇記憶體胞元VR1之選擇字線WL0之電壓且SBWT電壓施加至選擇記憶體胞元VR1。換言之，僅增加選擇字線WL0之電壓，且電壓(SBWT電壓)施加至選擇記憶體胞元VR1以便讀取資料。由於僅增加選擇字線WL0之電壓，因此可在一短時間內增加該電壓。此外，由於在不進入預充電狀態之情況下僅增加選擇字線WL0，因此消除轉變為SBWT模式之前的預充電狀態，且可減少電力消耗。進一步地，舉例而言，可在其中寫入具有用於將資料「0」或「1」寫入至可變電阻元件VR之一低電壓之資料之一情形中使用SBWT模式中之資料寫入。
在此實施例之半導體儲存裝置中，由於SBRD模式用以在不進入預充電狀態之情況下自選擇記憶體胞元VR1讀出資料，因此可執行一迅速讀取操作。此外，由於在SBRD模式中僅增加選擇字線WL0之電壓，因此與其中透過預充電狀態來執行讀取操作之一情形相比可減少電力消耗。進一步地，為方便起見，將列控制電路20之電壓產生電路(22至27)及行控制電路30之電壓產生電路(32至37)闡述為根據每一操作產生一預定電壓之個別電壓產生電路，但可係根據控制電路40之控 制來產生待用電壓、SBRD電壓、SBWT電壓、READ電壓、WRITE電壓或PRCH電壓之一電路組態。
(第二實施例)
圖2係用於闡述一第二實施例之一半導體儲存裝置之一驅動方法之一圖式。在一狀態轉變圖式中圖解說明該驅動方法。在此實施例中，包含自一標準模式(100)直接轉變為其中讀取選擇記憶體胞元之資料之SBRD模式(600)之一模式(106)。在SBRD模式(600)中，僅改變連接至選擇記憶體胞元之選擇字線或連接至選擇記憶體胞元之選擇位元線中之一者之電壓以讀取選擇記憶體胞元之資料。進一步地，包含自SBRD模式(600)轉變為待用模式(100)之一模式(161)，且包含自SBRD模式(600)轉變為一預充電狀態(200)之一模式(602)。
在此實施例中，包含自待用模式(100)直接轉變為其中將資料寫入至選擇記憶體胞元之SBWT模式(700)之一模式(107)。在SBWT模式(700)中，僅改變連接至選擇記憶體胞元之選擇字線及連接至選擇記憶體胞元之選擇位元線中之一者之電壓以將資料寫入至選擇記憶體胞元。包含自SBWT模式(700)轉變為待用模式(100)之一模式(171)，且包含自SBWT模式(700)轉變為預充電狀態(200)之一模式(702)。
在此實施例中，包含自預充電狀態(200)轉變為一讀取操作(300)之一模式(203)。包含自讀取操作(300)轉變為預充電狀態(200)之一模式(262)，且包含自讀取操作(300)轉變為待用模式(100)之一模式(301)。
在此實施例中，包含自預充電狀態(200)轉變為一寫入操作(400)之一模式(204)。包含自寫入操作(400)轉變為預充電狀態(200)之一模式(242)，且包含自寫入操作(400)轉變為待用模式(100)之一模式(401)。
在此實施例中，包含自待用模式(100)轉變為預充電狀態(200)之 一模式(101)，且包含自預充電狀態(200)轉變為待用模式(100)之一模式(102)。
在此實施例中，包含重設所有記憶體胞元之資料之一重設模式(500)。舉例而言，包含透過預充電狀態(200)轉變為重設模式(500)之一模式(205)，且包含在重設模式(500)之後轉變為預充電狀態(200)之一模式(252)。此外，包含在重設模式(500)之後轉變為待用模式(100)之一模式(501)。舉例而言，藉由自列選擇電路21及行選擇電路31至字線(WL0至WLn)及位元線(BL0至BLn)供應一WRITE電壓以將資料「0」寫入至所有記憶體胞元而將「0」寫入至所有記憶體胞元，且使得可重設所有記憶體胞元。
在此實施例中，包含在不進入預充電狀態(200)之情況下直接讀取選擇記憶體胞元VR1之資料之SBRD模式(600)，且包含將資料直接寫入至選擇記憶體胞元VR1之SBWT模式(700)。因此，可自選擇記憶體胞元VR1迅速地讀出資料，且可將資料迅速地寫入至選擇記憶體胞元。進一步地，可藉由在控制電路40之控制下透過列選擇電路21及行選擇電路31將對應於每一模式之一電壓供應至字線(WL0至WLn)及位元線(BL0至BLn)中之每一者而轉變為每一模式。
(第三實施例)
圖3係用於闡述一第三實施例之一半導體儲存裝置之一驅動方法之一圖式。在一狀態轉變圖式中圖解說明該驅動方法。對應於上文所闡述之實施例之組態由相同符號表示。在此實施例中，包含圖2中所闡述之各別模式中之待用模式(100)、SBRD模式(600)、預充電狀態(200)、讀取模式(300)及寫入模式(400)。可藉由僅改變連接至選擇記憶體胞元VR1之選擇字線WL0或連接至選擇記憶體胞元VR1之選擇位元線BL1中之一者之電壓而自待用模式(100)轉變為SBRD模式(600)。
在此實施例中，包含在不進入預充電狀態(200)之情況下直接讀 取選擇記憶體胞元VR1之資料之SBRD模式(600)。因此，可自選擇記憶體胞元VR1迅速地讀出資料。由於在不進入預充電狀態(200)之情況下轉變為SBRD模式(600)，因此可消除讀出資料之前的一預充電狀態PRCH，且可減少電力消耗。
(第四實施例)
圖4係用於闡述一第四實施例之一半導體儲存裝置之一驅動方法之一圖式。在此實施例中，在其中提供待用模式STBY、SBRD模式SBRD、寫入模式WRITE、讀取模式READ及預充電狀態PRCH之一情形中，提供一驅動方法之一實施例。此實施例係對應於圖3之狀態轉變圖式中所圖解說明之實施例之一驅動方法之一實施例。
在待用模式中，接地電壓VSS施加至所有字線(WL0至WLn)及所有位元線(BL0至BLn)。在其中自待用模式轉變為SBRD模式且讀取選擇記憶體胞元VR1之資料之情形中，SBRD電壓VSBRD施加至連接至選擇記憶體胞元VR1之選擇字線WL0。SBRD電壓VSBRD設定為一電壓，使得不改變選擇記憶體胞元VR1之電阻值以防止損壞資料。此外，SBRD電壓VSBRD之一施加時間設定為不導致歸因於SBRD電壓VSBRD之施加的記憶體胞元VR1之一電阻值之一改變的一時間。
在此實施例中，在SBRD模式之後轉變為預充電狀態。舉例而言，列控制電路20之預充電電壓產生電路27之一預充電電壓(PRCH電壓)透過列選擇電路21施加至所有字線(WL0至WLn)。此外，同時，行控制電路30之預充電電壓產生電路37之預充電電壓(PRCH電壓)透過行選擇電路31施加至所有位元線(BL0至BLn)。
在其中將資料「1」寫入至選擇記憶體胞元VR1之情形中，舉例而言，電源電壓VDD作為WRITE電壓施加至選擇字線WL0。同時，接地電壓VSS作為WRITE電壓施加至選擇位元線BL1。因此，與電源電壓VDD相同之電壓施加於選擇記憶體胞元VR1之兩端之間。藉由施 加與電源電壓VDD相同之電壓而改變選擇記憶體胞元VR1之電阻值，且可寫入資料「1」。
在將資料「1」寫入至選擇記憶體胞元VR1之後，一預充電電壓VPRCH施加至所有字線(WL0至WLn)及所有位元線(BL0至BLn)以轉變為預充電狀態。
接下來，在其中將資料「0」寫入至選擇記憶體胞元VR1之一情形中，舉例而言，接地電壓VSS施加至選擇字線WL0。同時，電源電壓VDD施加至選擇位元線BL1。因此，以帶有與其中寫入資料「1」(具有等於電源電壓VDD之絕對值)之一情形中之電壓相反之一極性之一電壓施加於選擇記憶體胞元VR1之兩端之間。因此，改變選擇記憶體胞元VR1之電阻值，使得可寫入資料「0」。
在將資料「0」寫入至選擇記憶體胞元VR1之後，預充電電壓(PRCH電壓)施加至所有字線(WL0至WLn)及所有位元線(BL0至BLn)以轉變為預充電狀態。
接下來，轉變為讀取選擇記憶體胞元VR1之資料之讀取模式READ。在讀取模式READ中，一讀出電壓VREADW施加至連接至選擇記憶體胞元VR1之選擇字線WL0。同時，一讀出電壓VREADB施加至連接至選擇記憶體胞元VR1之選擇位元線BL1。舉例而言，施加至選擇字線WL0之讀出電壓VREADW係稍微高於預充電電壓VPRCH之一電壓，且施加至選擇位元線BL0之讀出電壓VREADB係稍微低於預充電電壓VPRCH之一電壓。施加至選擇字線WL0之讀出電壓VREADW與施加至選擇位元線BL1之讀出電壓VREADB之間的一電壓差設定為其中改變選擇記憶體胞元VR1之電阻值以防止損壞資料之一範圍。
在此實施例中，包含SBRD模式，在該SBRD模式中僅藉由自待用模式STBY(其中接地電壓VSS施加至所有字線及所有位元線)改變選 擇字線WL0之電壓而自選擇記憶體胞元VR1讀出資料。因此，可在不進入預充電狀態之情況下迅速地讀取選擇記憶體胞元VR1之資料。此外，由於在不進入預充電狀態之情況下轉變為SBRD模式，因此可能減少因進入預充電狀態導致之電力消耗。
(第五實施例)
圖5係圖解說明一第五實施例之一半導體儲存裝置之一驅動方法之一圖式。在此實施例中，在SBRD模式中，一非選擇位元線之電位增加△V之一電壓。因此，由於連接至非選擇可變電阻元件VR之非選擇位元線(BL1至BLn)與選擇字線WL0之間的一電壓差變小，因此可減少電力消耗。
儘管非選擇位元線之電位增加△V之一電壓以便產生一非選擇位元線與一非選擇字線之間的電壓差，但可能使用可變電阻元件來避免因電壓△V之施加導致的一電流在非選擇位元線與非選擇字線之間流動穿過非選定可變電阻元件，該可變電阻元件具有其中一電流並不在一小電壓下流動之一非線性特性。SBRD模式之後的操作模式之轉變類似於第四實施例之情形。
在此實施例中，在SBRD模式中，非選擇位元線之電位增加電壓△V。因此，由於連接至非選擇可變電阻元件VR之非選擇位元線與選擇字線之間的電壓差變小，因此可減少電力消耗。可抑制SBRD模式中之電力消耗。
(第六實施例)
圖6係用於闡述一第六實施例之一半導體儲存裝置之一驅動方法之一圖式。在此實施例中，在待用模式中，電源電壓VDD施加至所有字線(WL0至WLn)及所有位元線(BL0至BLn)。
在此實施例中，在SBRD模式中，僅連接至選擇記憶體胞元VR1之選擇位元線BL1之電壓下降至SBRD電壓VSBRD。因此，在選擇記 憶體胞元VR1之兩端中產生電壓差(VDD-VSBRD)，且藉由該電壓差而讀取選擇記憶體胞元VR1之資料。
在下文中，透過預充電狀態、資料(1)之一WRITE(1)、預充電狀態、資料(0)之一WRITE(0)、預充電狀態及讀取模式READ而轉變為待用模式。
在此實施例中，在其中電源電壓VDD施加至所有字線(WL0至WLn)及所有位元線(BL0至BLn)之待用模式之後包含SBRD模式，且在SBRD模式中，藉由僅改變選擇位元線BL1之電壓而自選擇記憶體胞元VR1讀出資料。因此，可在不進入預充電狀態之情況下迅速地讀取選擇記憶體胞元VR1之資料。此外，由於自待用模式直接轉變為SBRD模式，因此可能減少因進入預充電狀態導致之電力消耗。
(第七實施例)
圖7係用於闡述一第七實施例之一半導體儲存裝置之一驅動方法之一圖式。在此實施例中，在SBRD模式中，非選擇字線(WL1至WLn)之電位降低或減小△V之一電壓。因此，由於連接至非選擇可變電阻元件VR之非選擇字線(WL1至WLn)與選擇位元線BL1之間的電壓差變小，因此可減少電力消耗。
儘管非選擇字線之電位減小△V之一電壓以便產生非選擇字線與非選擇位元線之間的電壓差，但可能使用可變電阻元件來避免一電流藉由在非選擇字線與非選擇位元線之間產生之電壓差△V之施加而流動穿過非選擇可變電阻元件，該可變電阻元件具有其中一電流並不在一小電壓下流動之一非線性特性。SBRD模式之後的操作模式之轉變類似於第六實施例之情形。
在此實施例中，在SBRD模式中，非選擇字線之電位降低不導致可變電阻元件之電阻值之一改變之一電壓。因此，在SBRD模式中可減少電力消耗。
(第八實施例)
圖8係用於闡述一第八實施例之一半導體儲存裝置之一驅動方法之一圖式。在此實施例中，在待用模式之後包含其中將資料「1」寫入至選擇記憶體胞元之SBWT模式。換言之，在其中接地電壓VSS施加至所有字線(WL0至WLn)及所有位元線(BL0至BLn)之待用模式之後包含SBWT模式，且在SBWT模式中，藉由將經增加SBWT電壓VSBWT施加至選擇字線WL0而將資料寫入至選擇記憶體胞元VR1。
在其中以不同電壓將資料「0」及「1」寫入至可變電阻元件VR之一情形中，當寫入需要用於寫入之一較低電壓之資料時，可使用SBWT模式。
在SBWT模式之後，轉變為預充電狀態。在預充電狀態中，預充電電壓VPRCH施加至所有字線(WL0至WLn)及所有位元線(BL0至BLn)。
接下來，將資料「0」寫入至選擇記憶體胞元VR1。接地電壓VSS作為寫入電壓施加至選擇字線WL0，且電源電壓VDD作為寫入電壓施加至選擇位元線BL1，使得將資料「0」寫入至選擇記憶體胞元VR1。
在寫入資料「0」之後，轉變為預充電狀態。在預充電狀態中，預充電電壓VPRCH透過列選擇電路21施加至所有字線(WL0至WLn)，且預充電電壓VPRCH自行選擇電路31施加至所有位元線(BL0至BLn)。
在讀取模式READ中，讀出電壓VREADW施加至選擇字線WL0，且讀出電壓VREADB施加至選擇位元線BL1。讀出電壓VREADW係稍微高於預充電電壓VPRCH之一電壓，且讀出電壓VREADB係稍微低於預充電電壓VPRCH之一電壓。讀出電壓VREADW與讀出電壓VREADB之間的電壓差(VREADW-VREADB)用以自選擇記憶體胞元 VR1讀出資料。
根據此實施例，包含其中在不自待用模式進入預充電狀態之情況下將資料直接寫入至選擇記憶體胞元VR1之SBWT模式。因此，可在不進入預充電狀態之情況下迅速地將資料寫入至選擇記憶體胞元VR1。此外，由於自待用模式直接轉變為SBWT模式，因此可能減少因進入預充電狀態導致之電力消耗。
圖9係用於闡述可變電阻元件之一特性之一圖式。水平軸指示一電壓施加時間(t)，且垂直軸指示電阻(R)。作為可變電阻元件VR(如上文所提及之實施例之記憶體胞元)之特性，舉例而言，在其中一高電壓(舉例而言，電源電壓VDD)施加於可變電阻元件VR之兩端之間之一情形中，電阻值在t1之一時序處增加，如藉助一實線(i)所指示。在其中一低電壓(舉例而言，電源電壓VDD與接地電壓VSS之間的一中間電壓)施加於可變電阻元件VR之兩端之間之一情形中，電阻值在t2之一時序處增加，如藉助一實線(ii)所指示。因此，可根據所施加電壓及施加時間之設定來將對應於電阻值之資料寫入至選擇記憶體胞元VR1。
(第九實施例)
圖10係圖解說明可用以讀取在上文所闡述之實施例中之選擇記憶體胞元中寫入之一資料之一感測放大器之一實施例之一圖式。此實施例之感測放大器包含連接至一選擇記憶體胞元80之一端之一端子92。選擇字線之一電壓VWL施加至端子92。一端子94連接至一虛擬胞元81之一端。虛擬胞元81具有對應於預定資料「1」或「0」之一電阻值。類似於選擇記憶體胞元80地使用可變電阻元件VR作為虛擬胞元81。選擇字線之電壓VWL施加至端子94。
選擇記憶體胞元80之另一端連接至一NMOS電晶體60之汲極及閘極。一NMOS電晶體61之閘極連接至NMOS電晶體60之閘極。NMOS 電晶體60及61用作一電流鏡電路。NMOS電晶體60之源極連接至一NMOS電晶體71之汲極。NMOS電晶體61之源極連接至一NMOS電晶體72之汲極。
虛擬胞元81之另一端連接至一NMOS電晶體63之汲極及閘極。NMOS電晶體62之閘極連接至NMOS電晶體63之閘極。NMOS電晶體62及63用作電流鏡電路。NMOS電晶體63之源極連接至一NMOS電晶體74之汲極。NMOS電晶體62之源極連接至NMOS電晶體73之汲極。NMOS電晶體71至74之閘極連接至一端子70。一控制信號S/A施加至端子70以控制感測器放大器之操作。當控制信號S/A處於H位準時，感測器放大器經操作以進行讀取操作。NMOS電晶體(71至74)之源極連接至一端子75。施加至選擇位元線BL1之一電壓VBL施加至端子75。
NMOS電晶體62之汲極連接至一PMOS電晶體91之汲極。NMOS電晶體61之汲極連接至PMOS電晶體90之汲極及閘極。PMOS電晶體90之閘極連接至一PMOS電晶體91之閘極。PMOS電晶體90及91用作電流鏡電路。PMOS電晶體(90及91)之源極連接至一端子93。電源電壓VDD施加至端子93。
在讀取操作(SBRD及READ)時，施加至端子70之控制信號S/A處於H位準。NMOS電晶體71至74由控制信號S/A接通，且電流經供應至選擇記憶體胞元80及虛擬胞元81。一端子95之輸出電壓根據選擇記憶體胞元80與虛擬胞元81之間的電阻值之一差而係不同的。在其中選擇記憶體胞元80之電阻小於虛擬胞元81之電阻之一情形中，用作電流鏡電路之PMOS電晶體90及PMOS電晶體91之閘極電壓減小，PMOS電晶體91之汲極電壓增加，且端子95之電壓處於高位準。相反地，在其中選擇記憶體胞元80之電阻大於虛擬胞元81之電阻之一情形中，用作電流鏡電路之PMOS電晶體90及PMOS電晶體91之閘極電壓增加且PMOS 電晶體91之汲極電壓減小，使得端子95之電壓處於低位準。由於可藉由量測端子95之電壓而獲得選擇記憶體胞元80之電阻值與虛擬胞元81之電阻值之間的一量值關係，因此可讀取在選擇記憶體胞元80中寫入之資料。
雖然已闡述了某些實施例，但僅以實例之方式呈現了此等實施例，且並非意欲限制本發明之範疇。實際上，本文中所闡述之新穎實施例可以各種其他形式來體現；此外，可在不背離本發明之精神之情況下對本文中所闡述之實施例之形式做出各種省略、替代及改變。意欲使隨附申請專利範圍及其等效形式涵蓋如將歸屬於本發明之範疇及精神內之此等形式或修改。
10‧‧‧記憶體胞元陣列
20‧‧‧列控制電路
21‧‧‧列選擇電路
22‧‧‧電壓產生電路/待用電壓產生電路
23‧‧‧電壓產生電路/待用讀取電壓產生電路
24‧‧‧電壓產生電路/待用寫入電壓產生電路
25‧‧‧電壓產生電路/讀取電壓產生電路
26‧‧‧電壓產生電路/寫入電壓產生電路
27‧‧‧電壓產生電路/預充電電壓產生電路
30‧‧‧行控制電路
31‧‧‧行選擇電路
32‧‧‧電壓產生電路/待用電壓產生電路
33‧‧‧電壓產生電路/SBRD電壓產生電路
34‧‧‧電壓產生電路/待用寫入電壓產生電路
35‧‧‧電壓產生電路/讀取電壓產生電路
36‧‧‧電壓產生電路/寫入電壓產生電路
37‧‧‧電壓產生電路/預充電電壓產生電路
40‧‧‧控制電路
BL0‧‧‧選擇位元線
BL1‧‧‧位元線/選擇位元線/非選擇位元線
BL2‧‧‧位元線/非選擇位元線
BLn‧‧‧位元線/非選擇位元線
VR‧‧‧可變電阻元件/非選擇可變電阻元件
VR1‧‧‧選擇記憶體胞元/記憶體胞元
WL0‧‧‧字線/選擇字線
WL1‧‧‧字線/非選擇字線
WL2‧‧‧字線/非選擇字線
WLn‧‧‧字線/非選擇字線

Claims (20)

  1. 一種具備一可變電阻元件作為一記憶體元件之半導體儲存裝置，該可變電阻元件連接於一字線與一位元線之間以根據施加於該字線與該位元線之間的一電壓之一極性及該電壓之一量值來改變一電阻值，該半導體儲存裝置包括：一待用模式，其用以將一高電位側上之一電源電壓或一接地電壓施加至該字線及該位元線兩者；一資料寫入模式，其用以藉由將等於或大於一第一電壓之一電壓施加於該字線與該位元線之間以便改變該記憶體元件之一電阻值而將資料寫入至該記憶體元件；及一讀取模式，其用以藉由將小於該第一電壓之一電壓施加於該字線與該位元線之間而讀取在該記憶體元件中寫入之資料，其中藉由改變在該待用模式中所施加的該字線及該位元線中之一者之該電壓而自該待用模式轉變為該讀取模式。
  2. 如請求項1之半導體儲存裝置，其中在該待用模式中，該接地電壓施加至該字線及該位元線，且比該接地電壓高一預定電壓之一電壓施加至該字線以在該讀取模式中將小於該第一電壓之該電壓施加於該字線與該位元線之間。
  3. 如請求項1之半導體儲存裝置，其中在該待用模式中，該高電位側上之該電源電壓施加至該字線及該位元線，且比該電源電壓低一預定電壓之一電壓施加至該位元線以在該讀取模式中將小於該第一電壓之該電壓施加於該字線與該位元線之間。
  4. 如請求項1之半導體儲存裝置，其中 該資料寫入模式包含：一第一寫入模式，其中藉由將該高電位側上之該電源電壓施加至該字線且將該接地電壓施加至該位元線而寫入第一資料；及一第二寫入模式，其中藉由將該接地電壓施加至該字線且將該高電位側上之該電源電壓施加至該位元線而寫入第二資料。
  5. 如請求項1之半導體儲存裝置，其中該資料寫入模式包含：一第三寫入模式，其中藉由將等於或大於該第一電壓之一電壓施加於該可變電阻元件之兩端之間以便改變該可變電阻元件之一電阻值而寫入對應於第一資料之資料；及一第四寫入模式，其中藉由將低於該第一電壓之一電壓施加於該可變電阻元件之兩端之間以便改變該可變電阻元件之一電阻值而寫入對應於第二資料之資料，且改變在該待用模式中所施加的該字線及該位元線之一個電壓以將小於該第一電壓之一電壓施加於該可變電阻元件之該兩端之間以便自該待用模式直接轉變為該第四寫入模式。
  6. 一種具備一可變電阻元件作為一記憶體元件之一半導體儲存裝置之驅動方法，該可變電阻元件連接於一字線與一位元線之間以根據施加於該字線與該位元線之間的一電壓之一極性及該電壓之一量值來改變一電阻值，該驅動方法包括：在一待用模式中，將一高電位側上之一電源電壓或一接地電壓施加至該字線及該位元線兩者；將等於或大於一第一電壓之一電壓施加於該字線與該位元線之間以將一資料寫入至該記憶體元件；及在一讀取模式中，將小於該第一電壓之一電壓施加於該字線與該位元線之間以讀取在該記憶體元件中寫入之該資料，其中藉由改變在該待用模式之一狀態中所施加的該字線及該位元線 中之一者之該電壓而自該待用模式轉變為該讀取模式。
  7. 如請求項6之半導體儲存裝置之驅動方法，其中該施加小於該第一電壓之該電壓包含：將該字線之一電壓增加至比該接地電壓高一預定電壓之一電壓，其中在該待用模式中該接地電壓施加至該字線及該位元線。
  8. 如請求項6之半導體儲存裝置之驅動方法，其中該施加小於該第一電壓之該電壓包含：將該位元線之一電壓減小至比該電源電壓低一預定電壓之一電壓，其中在該待用模式中該高電位側上之該電源電壓施加至該字線及該位元線。
  9. 如請求項8之半導體儲存裝置之驅動方法，其進一步包括：在該施加該電壓以讀取在該記憶體元件中寫入之該資料之後，將一預充電電壓施加至該字線及該位元線兩者。
  10. 如請求項9之半導體儲存裝置之驅動方法，其進一步包括：在該將該預充電電壓施加至該字線及該位元線兩者之後，將等於或大於該第一電壓之一電壓施加於該字線與該位元線之間以將一資料寫入至該記憶體元件。
  11. 如請求項6之半導體儲存裝置之驅動方法，其進一步包括在其中用以將第一資料寫入至該可變電阻元件之一電壓不同於用以將第二資料寫入至該可變電阻元件之一電壓之一情形中，且在其中將藉由用以寫入該第一資料及該第二資料之該等電壓之間的一較低電壓所寫入之資料寫入至該可變電阻元件之一情形中，改變施加至該字線及該位元線之該等電壓中之一者之該電壓以將該第一資料或該第二資料寫入至該可變電阻元件，以自該待用模式轉變。
  12. 如請求項11之半導體儲存裝置之驅動方法，其進一步包括：在該改變施加至該字線及該位元線之該等電壓中之一者之該電壓 之後，將一預充電電壓施加至該字線及該位元線兩者。
  13. 如請求項12之半導體儲存裝置之驅動方法，其進一步包括：在將該預充電電壓施加至該字線及該位元線之後，將等於或大於該第一電壓之一電壓施加於該字線與該位元線之間以將一資料寫入至該記憶體元件。
  14. 如請求項6之半導體儲存裝置之驅動方法，其中該半導體儲存裝置包含複數個字線、複數個位元線及複數個可變電阻元件，該可變電阻元件對應地連接至該字線及該位元線且藉由施加至其兩端之一電壓而改變一電阻值，在該待用模式中，該高電位側上之該電源電壓或該接地電壓施加至所有該複數個字線及所有該複數個位元線兩者，該施加用以寫入之該電壓包含：將等於或大於該第一電壓之一電壓施加於該複數個字線及該複數個位元線中之連接至在該複數個可變電阻元件中所選擇之一可變電阻元件之該字線與該位元線之間，其中該施加用以讀取之該電壓包含：改變該複數個字線及該複數個位元線中之連接至在該複數個可變電阻元件中所選擇之一可變電阻元件之該字線及該位元線中之一者之該電壓。
  15. 如請求項14之半導體儲存裝置之驅動方法，其進一步包括：在其中在該待用模式中該接地電壓施加至該複數個字線及該複數個位元線之一情形中，在施加用以讀取之該電壓之後，旋即使除連接至該選定可變電阻元件之該位元線之外的該等位元線之一電壓增加一預定電壓。
  16. 如請求項14之半導體儲存裝置之驅動方法，其進一步包括：在其中在該待用模式中該高電位側上之該電源電壓施加至該複數個字線及該複數個位元線之一情形中，在施加用以讀取之該電 壓之後，旋即使除連接至該選定可變電阻元件之該字線之外的該等字線之一電壓減小一預定電壓。
  17. 一種半導體儲存裝置，其包括：複數個字線；複數個位元線；複數個可變電阻元件，其中之每一者對應地連接至該字線及該位元線且藉由施加至其兩端之一電壓而改變一電阻值；及一控制電路，其將一預定電壓施加至該複數個字線及該複數個位元線，其中該控制電路經組態以：在一待用模式中，將一高電位側上之一電源電壓或一接地電壓施加至該複數個字線及該複數個位元線兩者；將等於或大於一第一電壓之一電壓施加於連接至一選定可變電阻元件之該字線與該位元線之間以將資料寫入至該選定可變電阻元件；及在一讀取模式中，將小於該第一電壓之一電壓施加於連接至該選定可變電阻元件之該字線與該位元線之間以讀取在該選定可變電阻元件中寫入之資料，其中該控制電路控制改變該待用模式中所施加的該字線及該位元線中之一者之該電壓以自該待用模式轉變為該讀取模式。
  18. 如請求項17之半導體儲存裝置，其中在其中在該待用模式中該高電位側上之該電源電壓施加至該複數個字線及該複數個位元線之一情形中，該控制電路使除在該讀取模式中連接至該選定可變電阻元件之該字線之外的該等字線之一電壓降低一預定電壓。
  19. 如請求項17之半導體儲存裝置，其中 在其中在該待用模式中該接地電壓施加至該複數個字線及該複數個位元線之一情形中，該控制電路使除在該讀取模式中連接至該選定可變電阻元件之該位元線之外的該等位元線之一電壓增加一預定電壓。
  20. 如請求項17之半導體儲存裝置，其中在其中用以將第一資料寫入至該可變電阻元件之一電壓不同於用以將第二資料寫入至該可變電阻元件之一電壓之一情形中，及在其中將藉由用以寫入該第一資料及該第二資料之該等電壓之間的一較低電壓所寫入之資料寫入至該選定可變電阻元件之一情形中，該控制電路改變在該待用模式中施加至連接至該選定可變電阻元件之該字線或連接至該選定可變電阻元件之該位元線之該等電壓中之一者之該電壓。
TW104125667A 2015-03-12 2015-08-06 半導體儲存裝置及其驅動方法 TWI595504B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015050034A JP2016170840A (ja) 2015-03-12 2015-03-12 半導体記憶装置とその駆動方法

Publications (2)

Publication Number Publication Date
TW201633298A true TW201633298A (zh) 2016-09-16
TWI595504B TWI595504B (zh) 2017-08-11

Family

ID=56886900

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104125667A TWI595504B (zh) 2015-03-12 2015-08-06 半導體儲存裝置及其驅動方法

Country Status (4)

Country Link
US (1) US9679644B2 (zh)
JP (1) JP2016170840A (zh)
CN (1) CN105976854B (zh)
TW (1) TWI595504B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701663B (zh) * 2017-09-12 2020-08-11 旺宏電子股份有限公司 具有記憶胞之積體電路及記憶陣列中之被選記憶胞的寫入方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102634322B1 (ko) * 2016-10-10 2024-02-07 삼성전자주식회사 양방향 스위치를 갖는 가변 저항 메모리 장치, 메모리 시스템, 그리고 그것의 동작 방법
CN106898371B (zh) * 2017-02-24 2020-08-28 中国科学院上海微系统与信息技术研究所 三维存储器读出电路及其字线与位线电压配置方法
CN107644664A (zh) * 2017-09-27 2018-01-30 中国科学院上海微系统与信息技术研究所 三维垂直型存储器电路及位线与字线电压配置方法
US10839901B1 (en) * 2019-05-03 2020-11-17 SK Hynix Inc. Electronic device and operating method of electronic device
KR20200127743A (ko) * 2019-05-03 2020-11-11 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 동작 방법
US11249679B2 (en) 2019-07-31 2022-02-15 Micron Technology, Inc. Selecting a write operation mode from multiple write operation modes
JP7150787B2 (ja) 2020-07-31 2022-10-11 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型クロスバーアレイ装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8514622B2 (en) * 2007-11-29 2013-08-20 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US8130547B2 (en) * 2007-11-29 2012-03-06 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
JP5085405B2 (ja) 2008-04-25 2012-11-28 株式会社東芝 不揮発性半導体記憶装置
US8289749B2 (en) * 2009-10-08 2012-10-16 Sandisk 3D Llc Soft forming reversible resistivity-switching element for bipolar switching
US8526237B2 (en) * 2010-06-08 2013-09-03 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof
US8462580B2 (en) * 2010-11-17 2013-06-11 Sandisk 3D Llc Memory system with reversible resistivity-switching using pulses of alternatrie polarity
JP5542742B2 (ja) * 2011-05-26 2014-07-09 株式会社東芝 半導体記憶装置
US9047943B2 (en) * 2013-03-05 2015-06-02 Sandisk 3D Llc Non-volatile storage system biasing conditions for standby and first read

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701663B (zh) * 2017-09-12 2020-08-11 旺宏電子股份有限公司 具有記憶胞之積體電路及記憶陣列中之被選記憶胞的寫入方法

Also Published As

Publication number Publication date
TWI595504B (zh) 2017-08-11
CN105976854A (zh) 2016-09-28
US9679644B2 (en) 2017-06-13
JP2016170840A (ja) 2016-09-23
CN105976854B (zh) 2019-06-14
US20160267974A1 (en) 2016-09-15

Similar Documents

Publication Publication Date Title
TWI595504B (zh) 半導體儲存裝置及其驅動方法
CN107134291B (zh) 磁性随机存取存储器（mram）和操作方法
US9196338B2 (en) Magnetoresistive memory device with reduced leakage and high speed operation in an SoC
US9105331B2 (en) Semiconductor memory apparatus and method of operating using the same
KR20110102822A (ko) 제어전압 생성 회로 및 그것을 구비한 불휘발성 기억 장치
KR100725373B1 (ko) 플래쉬 메모리 장치
TW201928970A (zh) 記憶裝置之漏電流補償讀取方法
JP2010140526A (ja) 半導体装置
US9373364B2 (en) Semiconductor memory and method of operating semiconductor memory
JP2006127728A (ja) 低電圧用半導体メモリ装置
JP5748877B1 (ja) 抵抗変化型メモリ
US9472264B2 (en) Semiconductor memory device having sense amplifier
US8134855B2 (en) Ferroelectric memory and method for testing the same
JP2006287225A (ja) 低電圧用の半導体メモリ装置
JP2008305469A (ja) 半導体記憶装置
TWI584301B (zh) 記憶體電路及其操作方法
US12027205B2 (en) Resistive memory with low voltage operation
JP7114097B2 (ja) 抵抗変化型メモリ装置の読み出し回路及びその読み出し方法
JP2007134037A (ja) 半導体メモリ装置
JP5291593B2 (ja) 半導体記憶装置
JP2001229671A (ja) 半導体記憶装置
JP2004178734A (ja) メモリ装置
JP2010140557A (ja) 不揮発性半導体記憶装置
JPH11195300A (ja) 不揮発性半導体記憶装置
JP2009259351A (ja) 不揮発性記憶装置および不揮発性記憶装置の制御方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees