TWI567820B - 用於防護電漿蝕刻器電極之設備及方法 - Google Patents

用於防護電漿蝕刻器電極之設備及方法 Download PDF

Info

Publication number
TWI567820B
TWI567820B TW100136223A TW100136223A TWI567820B TW I567820 B TWI567820 B TW I567820B TW 100136223 A TW100136223 A TW 100136223A TW 100136223 A TW100136223 A TW 100136223A TW I567820 B TWI567820 B TW I567820B
Authority
TW
Taiwan
Prior art keywords
wafer
plasma
cathode
electrode shield
inches
Prior art date
Application number
TW100136223A
Other languages
English (en)
Other versions
TW201222661A (en
Inventor
丹尼爾Ｋ 伯柯
艾蓮娜Ｂ 伍雅德
狄恩Ｇ 史考特
Original Assignee
西凱渥資訊處理科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 西凱渥資訊處理科技公司 filed Critical 西凱渥資訊處理科技公司
Publication of TW201222661A publication Critical patent/TW201222661A/zh
Application granted granted Critical
Publication of TWI567820B publication Critical patent/TWI567820B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Description

用於防護電漿蝕刻器電極之設備及方法
本發明之實施例係關於半導體處理，且特定而言係關於電漿蝕刻。
可使用電漿蝕刻程序在一基板上形成通孔及其他結構。舉例而言，一電漿蝕刻程序可用於在異質接面雙極電晶體(HBT)或雙極場效電晶體(BiFET)GaAs程序中蝕刻晶圓。
一晶圓在一電漿蝕刻器中之處理時間對於一製作設施之生產量而言可係重要的。因此，可期望在一相對短的時間中完成一電漿蝕刻程序。此外，可期望減小一電漿蝕刻器之維修及修理頻繁性，以便改良生產量並降低成本。
因此，需要蝕刻晶圓特徵之經改良方法及經改良電漿蝕刻器。
在某些實施例中，本發明係關於一種在一晶圓上蝕刻複數個特徵之方法。該方法包含：將該晶圓定位於一電漿蝕刻器之一室內；使用一射頻電源及一電漿源氣體產生電漿離子；使用一電場引導該等電漿離子朝向該晶圓；及使用一電漿集中環集中該等電漿離子。該電漿集中環經組態以增加到達該晶圓之一表面處之電漿離子之一通量以控制與其相關聯之該複數個特徵及結構之形成。
在各種實施例中，該等結構係柱。
在某些實施例中，該複數個特徵包含複數個通孔。
在若干項實施例中，該複數個特徵包含複數個穿晶圓通孔。
根據數項實施例，該方法進一步包含以足以防止蝕刻副產物在該複數個穿晶圓通孔中形成柱之一速率自該室移除廢氣。
在各種實施例中，每一穿晶圓通孔具有大於約100,000立方微米之一體積。
在數項實施例中，每一穿晶圓通孔具有大於約90微米之一深度。
根據若干項實施例，該晶圓係一GaAs晶圓。
在各種實施例中，該晶圓具有大於或等於約150毫米之一直徑。
根據數項實施例，該晶圓具有小於約200微米之一厚度。
在某些實施例中，該晶圓接合至一載體基板。
在某些實施例中，該載體基板係一藍寶石基板。
在若干項實施例中，該電漿源氣體包含氯。
根據各種實施例，該電漿集中環具有在約5英吋至約12英吋之範圍中之一內徑。
在數項實施例中，該方法進一步包含將該集中環定位於距該晶圓之一距離處，該距離係介於約1英吋至約4英吋之間。
在某些實施例中，該電漿集中環包含一陶瓷。
在某些實施例中，本發明係關於一種用於在一晶圓上蝕刻複數個特徵之設備。該設備包含：一室；一固持件，其安置於該室中經組態以固持該晶圓；一氣體通道，其經組態以接納一電漿源氣體；一射頻電源，其經組態以自該電漿源氣體產生電漿離子；一幫浦，其經組態以自該室移除氣體及蝕刻粒子；及一集中環，其經組態以集中電漿離子朝向該固持件，從而增加遞送至該晶圓之電漿離子之密度以控制與其相關聯之複數個特徵及結構之形成。
在各種實施例中，該等結構係柱。
在某些實施例中，該複數個特徵包含複數個通孔。
在若干項實施例中，該複數個特徵包含複數個穿晶圓通孔。
根據某些實施例，該固持件經組態以固持接合至一載體基板之一晶圓，該載體基板具有大於該晶圓之一直徑之一直徑。
在某些實施例中，該固持件經組態以固持一晶圓，該晶圓具有大於或等於約150毫米之一直徑。
在各種實施例中，該電漿集中環具有在約5英吋至約12英吋之範圍中之一內徑。
在數項實施例中，該電漿集中環經定位而距固持件一距離，該距離介於約1英吋至約4英吋之間。
根據若干項實施例中，該電漿集中環包含一陶瓷。
在各種實施例中，該設備進一步包含一夾具，該夾具用於抵靠該固持件固持該晶圓。
在某些實施例中，該設備進一步包含一彈簧夾具總成及一連桿，該彈簧夾具總成具有連接至該夾具之一第一端及連接至該連桿之一第一端之一第二端。
在若干項實施例中，該設備進一步包含定位於該固持件上方之一陽極及定位於該固持件下面之一陰極，該陽極及該陰極電連接至該射頻電源。
在數項實施例中，該設備進一步包含包圍該陰極之一電極防護罩。
在某些實施例中，該電極防護罩包含一連桿孔，該連桿孔經組態以接納該連桿之一第二端。
根據各種實施例，該彈簧夾具總成包含一上部主體及一下部主體，該上部主體包含用於接納一彈簧及用於將該上部主體附接至該下部主體之一螺絲兩者之一組裝孔。
根據某些實施例，該上部主體進一步包含一安裝孔，該安裝孔用於接納用於將該上部主體附接至該夾具之一螺絲。
在若干項實施例中，該下部主體包含一孔，該孔用於接納用於將該下部主體附接至該連桿之該第一端之一螺絲。
在某些實施例中，本發明係關於一種在一晶圓上蝕刻複數個特徵之方法。該方法包含：將一晶圓定位於一電漿蝕刻器之一室內之一特徵板上；在該室內提供一電漿源氣體；在該特徵板上方提供一陽極且在該特徵板下方提供一陰極；將該陰極之一部分連接至該特徵板；使用一射頻電源及該電漿源氣體產生電漿離子；使用一電場引導該等電漿離子朝向該晶圓；及在該陰極周圍提供一電極防護罩，該電極防護罩經組態以保護該陰極免受引導朝向該陰極之離子之影響，該陰極包含連接至該特徵板之該陰極之該部分。
在各種實施例中，該方法進一步包含在該室內提供一電漿集中環。
在某些實施例中，該複數個特徵包含複數個通孔。
在若干項實施例中，該複數個特徵包含複數個穿晶圓通孔。
根據數項實施例，該方法進一步包含以足以防止蝕刻副產物在該複數個穿晶圓通孔內形成結構之一速率自該室移除廢氣。
在某些實施例中，該等結構係柱。
在各種實施例中，每一穿晶圓通孔具有大於約100,000立方微米之一體積。
根據某些實施例中，每一穿晶圓通孔具有大於約90微米之一深度。
在數項實施例中，該晶圓係一GaAs晶圓。
在某些實施例中，該晶圓係具有大於或等於約150毫米之一直徑之一GaAs晶圓。
根據若干項實施例，該晶圓係接合至一載體基板之一GaAs晶圓。
在某些實施例中，該載體基板係一藍寶石基板。
在若干項實施例中，該電漿源氣體包含氯。
在各種實施例中，該電極防護罩具有在約8.2英吋至約8.5英吋之範圍中之一內徑。
根據數項實施例，該電極防護罩具有在約9英吋至約10英吋之範圍中之一外徑。
在某些實施例中，該電極防護罩之一內圓周與該陰極之一外圓周隔開至少約0.1英吋之一距離。
根據某些實施例，該電極防護罩包含鋁。
在某些實施例中，該電極防護罩包含至少一個安裝孔，該至少一個安裝孔用於將該電極防護罩安裝至該電漿蝕刻器。
在若干項實施例中，該方法進一步包含提供一夾具，該夾具用於抵靠該特徵板固持該晶圓。
在某些實施例中，本發明係關於一種用於在一晶圓上蝕刻複數個特徵之設備。該設備包含：一室；一特徵板，其安置於該室中用於固持該晶圓；一氣體通道，其經組態以接納一電漿源氣體；一陽極，其安置於該特徵板上方；一陰極，其安置於該特徵板下方，該陰極包含連接至該特徵板之一部分；一射頻電源，其經組態以在該陽極與該陰極之間提供一射頻電壓以便自該電漿源氣體產生電漿離子；一幫浦，其用於自該室移除氣體及蝕刻粒子；及一電極防護罩，其經組態以保護該陰極免受引導朝向該陰極之離子之影響，該陰極包含連接至該特徵板之該部分。
在各種實施例中，該複數個特徵包含複數個通孔。
在某些實施例中，該複數個特徵包含複數個穿晶圓通孔。
在若干項實施例中，該特徵板經組態以固持接合至一載體基板之一晶圓，該載體基板具有大於該晶圓之一直徑之一直徑。
根據數項實施例，該特徵板經組態以固持具有至少約150毫米之一直徑之一晶圓。
根據某些實施例，該設備進一步包含一電漿集中環，該電漿集中環定位於該特徵板與該陽極之間。
在各種實施例中，該電極防護罩具有在約8.2英吋至約8.5英吋之範圍中之一內徑。
在數項實施例中，該電極防護罩具有在約9英吋至約10英吋之範圍中之一外徑。
在某些實施例中，該電極防護罩之一內圓周與該陰極之一外圓周隔開至少約0.1英吋之一距離。
根據若干項實施例，該電極防護罩包含鋁。
在各種實施例中，該電極防護罩包含至少一個安裝孔，該至少一個安裝孔用於將該電極防護罩安裝至該電漿蝕刻器。
根據數項實施例，該設備進一步包含一夾具，該夾具用於抵靠該特徵板固持該晶圓。
在某些實施例中，該設備進一步包含一彈簧夾具總成及一連桿，該彈簧夾具總成具有連接至該夾具之一第一端及連接至該連桿之一第一端之一第二端。
在數項實施例中，該電極防護罩包含一連桿孔，該連桿孔經組態以接納該連桿之一第二端。
在若干項實施例中，該彈簧夾具總成包含一上部主體及一下部主體，該上部主體包含用於接納一彈簧及用於將該上部主體附接至該下部主體之一螺絲之一組裝孔。
在某些實施例中，該上部主體進一步包含一安裝孔，該安裝孔用於接納用於將該上部主體附接至該夾具之一螺絲。
在若干項實施例中，該下部主體包含一孔，該孔用於接納用於將該下部主體附接至該連桿之該第一端之一螺絲。
在某些實施例中，本發明係關於一種用於在一晶圓上蝕刻複數個特徵之設備。該設備包含：一室；一特徵板，其安置於該室中用於固持該晶圓；一陽極及一陰極，其在該室內；一射頻電源，其經組態以在該陽極與該陰極之間提供一射頻電壓；一夾具，其用於抵靠該特徵板固持該晶圓；一連桿；及一彈簧夾具總成，其具有連接至該夾具之一第一端及連接至該連桿之一第一端之一第二端；及一電極防護罩，其包圍該陰極之至少一部分，該電極防護罩包含接納該連桿之一第二端之一孔。
在若干項實施例中，該彈簧夾具總成包含一上部主體及一下部主體。
在各種實施例中，該上部主體包含一組裝孔，該組裝孔用於接納一彈簧及用於將該上部主體附接至該下部主體之一螺絲兩者。
在數項實施例中，該上部主體包含一安裝孔，該安裝孔用於接納用於將該上部主體附接至該夾具之一螺絲。
在若干項實施例中，該下部主體包含一孔，該孔用於接納用於將該下部主體附接至該連桿之該第一端之一螺絲。
在某些實施例中，本發明係關於一種在一晶圓上蝕刻複數個特徵之方法。該方法包含：將一晶圓定位於一電漿蝕刻器之一室內之一特徵板上；使用一夾具抵靠該特徵板夾持該晶圓，該夾具包含至少一個量測孔；在該室內提供一電漿源氣體；在該夾具上方提供一陽極且在該夾具及該特徵板下方提供一陰極；使用一射頻電源及該電漿源氣體產生電漿離子；使用一電場引導該等電漿離子朝向該晶圓；使該等電漿離子之一部分通過該至少一個量測孔；及使用通過該至少一個量測孔之該等電漿離子之該部分來量測一電特性。
在各種實施例中，該方法進一步包含在該陰極周圍提供一電極防護罩，該電極防護罩經組態以保護該陰極免受引導朝向該陰極之離子之影響。
在某些實施例中，該電極防護罩包含至少一個連桿孔，該至少一個連桿孔用於在該電極防護罩與該夾具之間連接一連桿。
根據數項實施例中，該方法進一步包含在該室內提供一電漿集中環。
在各種實施例中，該複數個特徵包含複數個通孔。
在數項實施例中，該複數個特徵包含複數個穿晶圓通孔。
在某些實施例中，該方法進一步包含以足以防止蝕刻副產物沈積在該晶圓上並在該複數個穿晶圓通孔內形成結構之一速率自該室移除廢氣。
在若干項實施例中，該等結構係柱。
在各種實施例中，每一穿晶圓通孔具有大於約100,000立方微米之一體積。
在某些實施例中，每一穿晶圓通孔具有大於約90微米之一深度。
在各種實施例中，該晶圓係一GaAs晶圓。
根據數項實施例，該晶圓係具有至少約150毫米之一直徑之一GaAs晶圓。
在某些實施例中，該晶圓係接合至一載體基板之一GaAs晶圓。
在數項實施例中，該載體基板係一藍寶石基板。
在若干項實施例中，該電漿源氣體包含氯。
在某些實施例中，該至少一個量測孔具有介於約0.2英吋至約0.7英吋之間的一直徑。
在某些實施例中，該至少一個量測孔包含2至6個量測孔。
在若干項實施例中，量測一電特性包含量測一DC偏壓。
根據某些實施例，該方法進一步包含至少部分地基於所量測DC偏壓來調整提供至該射頻電源之一電力。
在若干項實施例中，該夾具包含一陶瓷。
在數項實施例中，該夾具經組態以與該特徵板配合。
根據各種實施例，該特徵板包含鋁。
在某些實施例中，該特徵板具有在約0.2英吋至約0.5英吋之範圍中之一厚度。
在某些實施例中，本發明係關於一種用於在一晶圓上蝕刻複數個特徵之設備。該設備包含：一室；一特徵板，其安置於該室中用於固持該晶圓；一氣體通道，其經組態以接納一電漿源氣體；一陽極，其安置於該特徵板上方；一陰極，其安置於該特徵板下方；一射頻電源，其經組態以在該陽極與該陰極之間提供一射頻電壓以便自該電漿源氣體產生電漿離子；一幫浦，其經組態以自該室移除氣體及蝕刻粒子；及一夾具，其經組態以抵靠該特徵板夾持該晶圓，該夾具包含至少一個量測孔，該至少一個量測孔用於使該等電漿離子之一部分通過以量測該特徵板之一DC偏壓。
在各種實施例中，該複數個特徵包含複數個通孔。
根據數項實施例，該複數個特徵包含複數個穿晶圓通孔。
在某些實施例中，該特徵板經組態以固持接合至一載體基板之一晶圓，該載體基板具有大於該晶圓之直徑之一直徑。
在數項實施例中，該特徵板經組態以固持具有至少約150毫米之一直徑之一晶圓。
根據若干項實施例，該設備進一步包含一電漿集中環，該電漿集中環定位於該夾具與該陽極之間。
在某些實施例中，該設備進一步包含一彈簧夾具總成及一連桿，該彈簧夾具總成具有連接至該夾具之一第一端及連接至該連桿之一第一端之一第二端。
在若干項實施例中，該設備進一步包含包圍該陰極之一電極防護罩，該電極防護罩經組態以保護該陰極免受引導朝向該陰極之離子之影響。
在各種實施例中，該電極防護罩包含一孔，該孔經組態以接納該連桿之一第二端。
根據數項實施例，該彈簧夾具總成包含一上部主體及一下部主體，該上部主體包含用於接納一彈簧及用於將該上部主體附接至該下部主體之一螺絲兩者之一組裝孔。
在若干項實施例中，該上部主體進一步包含一安裝孔，該安裝孔用於接納用於將該上部主體附接至該夾具之一螺絲。
在某些實施例中，該下部主體包含一孔，該孔用於接納用於將該下部主體附接至該連桿之該第一端之一螺絲。
出於概述本發明之目的，本文中已闡述該等發明之某些態樣、優點及新穎特徵。應理解，未必可根據本發明之任一特定實施例來達成所有此等優點。因此，可以達成或最佳化如本文中所教示之一個優點或優點群組而未必達成如本文中可教示或提出之其他優點之方式體現或實施本發明。
本文中所提供之標題(若有)僅為了方便起見而未必影響所主張之本發明之範疇或意義。
本文中提供用於處理諸如半導體晶圓之晶圓之各種方法及裝置。圖1展示其中進一步處理一功能性晶圓以形成諸如通孔之穿晶圓特徵及後側金屬層之一程序10之一實例。如圖1中進一步展示，實例性程序10可包含將一晶圓接合至一載體以便支撐及/或促進該程序之各個步驟期間之處置，並在完成此等步驟之後將該晶圓自該載體去接合。圖1進一步展示可進一步處理與該載體分離之此一晶圓以便產出若干個晶粒。
在本文中之說明中，在GaAs基板晶圓之背景下闡述各種實例。然而，將理解，可在處理其他類型之半導體晶圓時實施本發明之特徵中之某些或全部特徵。此外，該等特徵中之某些特徵亦可應用於涉及非半導體晶圓之情況。
在本文中之說明中，在後側處理晶圓之背景下闡述各種實例。然而，將理解，可在前側處理晶圓時實施本發明之特徵中之某些或全部特徵。
在圖1之程序10中，可提供一功能性晶圓(方塊11)。圖2A繪示具有第一側及第二側之此一晶圓30之一側視圖。該第一側可係一前側，且該第二側係一後側。
圖2B繪示晶圓30之一部分31之一放大視圖。晶圓30可包含一基板層32(例如，一GaAs基板層)。晶圓30可進一步包含形成於其前側上或中之若干個特徵。在所展示之實例中，將一電晶體33及一金屬墊35繪示為形成於該前側上。將實例性電晶體33繪示為具有一射極34b、基極34a、34c及一集極34d。雖然未展示，但該電路亦可包含形成之被動組件，諸如電感器、電容器以及用於合併平面場效電晶體(FET)與異質接面雙極電晶體(HBT)之源極、閘極及汲極。可藉由對已沈積於該基板層上之磊晶層執行之各個程序來形成此等結構。
參照圖1之程序10，可在接合之前以若干種方式測試方塊11之功能性晶圓(方塊12)。此一預接合測試可包含(例如)與程序控制參數相關聯之DC及RF測試。
在此測試之後，可將該晶圓接合至一載體(方塊13)。在某些實施方案中，可在該載體在該晶圓上方之情形下達成此一接合。因此，圖2C展示可自接合方塊13產生之晶圓30與一載體40(在該晶圓上方)之一實例性總成。在某些實施方案中，可使用諸如蠟或市售CrystalbondTM之暫時性安裝黏合劑來接合該晶圓與載體。在圖2C中，此一黏合劑繪示為一黏合劑層38。
在某些實施方案中，載體40可係具有類似於其正在支撐之晶圓之一形狀(例如，圓形)之一板。較佳地，載體板40具有某些物理性質。舉例而言，載體板40可係相對剛性的以用於為晶圓提供結構性支撐。在另一實例中，載體板40可耐受與各個晶圓程序相關聯之若干種化學品及環境。在另一實例中，載體板40可具有某些所要光學性質以促進若干個程序(例如，適應光學校準及檢驗之透明度)。
具有上述性質中之某些或全部性質之材料可包含藍寶石、硼矽酸鹽(亦稱作Pyrex)、石英及玻璃(例如，SCG72)。
在某些實施方案中，載體板40可經確定尺寸而大於晶圓30。因此，對於圓形晶圓，一載體板亦可具有帶有大於其所支撐之一晶圓之直徑之一直徑之一圓形形狀。載體板之此一較大尺寸可促進所安裝晶圓之較容易處置，且因此可允許更高效地處理該晶圓之週邊處或附近之區域。
表1A及表1B列出各種實例性尺寸範圍及可在圖1之程序10中利用之某些實例性圓形形狀之載體板之實例性尺寸。
圖2D中繪示圖2C中之經接合總成之一放大部分39。該經接合總成可包含其上係若干個裝置(諸如參照圖2B所闡述之電晶體(33)及金屬墊(35))之GaAs基板層32。將具有此等基板(32)及裝置(例如，33、35)之晶圓(30)繪示為經由黏合劑層38接合至載體板40。
如圖2D中所展示，此階段之基板層32具有一厚度y1，且載體板40具有一大體上固定之厚度(例如，表1中之厚度中之一者)。因此，該經接合總成之總厚度(Tassembly)可由層38中之黏合劑量決定。
在若干個處理情況下，較佳提供足夠量之黏合劑以覆蓋(一或多個)最高特徵以便產出晶圓與載體板之間的一更均勻黏合，且亦使得此一高特徵不直接嚙合該載體板。因此，在圖2D中所展示之實例中，射極特徵(圖2B中之34b)在該等實例性特徵當中係最高的；且黏合劑層38足夠厚以覆蓋此一特徵並提供晶圓30與載體板40之間的一相對不間斷黏合。
參照圖1之程序10，可在方塊14及15中薄化該晶圓(此刻安裝至該載體板)以便產出一所要基板厚度。在方塊14中，研磨掉基板32之後側(例如，經由藉助粗及細金剛石鑲嵌式研磨輪之兩步驟研磨)以便產出具有一相對粗糙的表面之一中間厚度基板(具有如圖2E中所展示之厚度y2)。在某些實施方案中，可在該基板之底部表面面朝下之情形下執行此一研磨程序。
在方塊15中，可移除該相對粗糙的表面以便產出基板32之一較平滑後表面。在某些實施方案中，可藉由一O2電漿灰化程序，後跟利用酸性或鹼性化學物質之一濕式蝕刻程序來達成對該粗糙基板表面之此移除。此一酸性或鹼性化學物質可包含與H2O2及/或H2O混合之HCl、H2SO4、HNO3、H3PO4、H3COOH、NH4OH、H2O2等。此一蝕刻程序可提供自由於該粗糙研磨表面而對晶圓產生之可能應力之解弛。
在某些實施方案中，可在基板32之後側面朝上之情形下執行上述電漿灰化及濕式蝕刻程序。因此，圖2F中之經接合總成繪示載體板40上方之晶圓30。圖2G展示具有一經薄化及平滑化之表面以及一對應厚度y3之基板層32。
藉助一實例，一150毫米(亦稱作「6英吋」)GaAs基板之預研磨厚度(圖2D中之y1)可係大約675微米。由於研磨程序產生之厚度y2(圖2E)可係在大約102微米至120微米之一範圍中。該等灰化及蝕刻程序可移除大約2微米至20微米之粗糙表面以便產出大約100微米之一厚度。(圖2G中之y3)其他厚度亦可行。
在某些情況下，該後側表面經平滑化之基板層之一所要厚度可係一重要設計參數。因此，期望能夠監測薄化(方塊14)及應力解弛(方塊15)程序。由於可難以在晶圓接合至載體板且被處理時量測基板層，因此可量測經接合總成之厚度以便允許推斷該基板層厚度。可藉由(例如)允許在不接觸之情形下偵測表面(例如，基板之後側及載體板之「前」表面)之一氣體(例如，空氣)背壓量測系統來達成此一量測。
如參照圖2D所闡述，可量測經接合總成之厚度(Tassembly)；且載體板40及未經薄化基板32之厚度可具有已知值。因此，經接合總成之後續薄化可歸因於基板32之薄化；且可估計基板32之厚度。
參照圖1之程序10，經薄化及應力解弛之晶圓可經歷一穿晶圓通孔形成程序(方塊16)。圖2H至圖2J展示一通孔44之形成期間之不同階段。此一通孔在本文中闡述為自基板32之後側形成且延伸穿過基板32以便終止於實例性金屬墊35處。將理解，本文中所闡述之一或多個特徵亦可實施用於可未必自始至終延伸穿過該基板之其他深特徵。此外，可出於除提供至該前側上之一金屬特徵之一通路以外之目的而形成其他特徵(不管其是否延伸穿過該晶圓)。方塊16之額外細節可如下文參照圖3至圖15所闡述。
為形成界定一蝕刻開口43之一蝕刻抗蝕劑層42(圖2H)，可利用光微影。可以已知方式來達成在基板之後表面上塗佈一抗蝕劑材料、曝光一遮罩圖案及顯影經曝光之抗蝕劑塗層。在圖2H之實例性組態中，抗蝕劑層42可具有在約15微米至20微米之一範圍中之一厚度。
為自該基板之後表面至金屬墊35形成一穿晶圓通孔44(圖2I)，可利用諸如乾式電感耦合電漿(ICP)蝕刻(藉助諸如BCl3/Cl2之化學物質)之技術。在各種實施方案中，一所要形狀之通孔對於在後續程序中促進其中之適當金屬覆蓋可係一重要設計參數。電漿蝕刻之額外細節可如下文參照圖3至圖15所闡述。
圖2J展示所形成之通孔44，其中抗蝕劑層42被移除。為移除抗蝕劑層42，可使用(例如)一批次噴塗工具來施加(諸如)NMP(N-甲基吡啶-2-吡咯烷酮)及EKC之光阻劑剝除溶劑。在各種實施方案中，自基板表面適當移除抗蝕劑材料42可對於後續金屬黏合係一重要考量因素。為移除可在溶劑剝除程序之後剩下之抗蝕劑材料之殘留物，可將一電漿灰化(例如，O2)程序應用於該晶圓之後側。
參照圖1之程序10，可在方塊17中於基板32之後表面上形成一金屬層。圖2K及圖2L展示黏合層/晶種層及一較厚金屬層之實例。
圖2K展示在某些實施方案中，可藉由(例如)濺鍍在基板之後側及通孔44之表面上形成一黏合劑層45，諸如一個鎳釩(NiV)層。較佳地，在施加NiV之前清潔(例如，藉助HCl)該等表面。圖2K亦展示可藉由(例如)濺鍍在黏合劑層45上形成一晶種層46，諸如一薄金層。此一晶種層促進一厚金屬層47(諸如圖2L中所展示之一厚金層)之形成。在某些實施方案中，可藉由一電鍍技術形成該厚金層。
在某些實施方案中，可在一預電鍍清潔程序(例如，O2電漿灰化及HCl清潔)之後執行該鍍金程序。該電鍍可經執行以形成約3微米至6微米之一金層以促進上述電連接性及熱轉移功能性。該經電鍍表面可經歷一電鍍後清潔程序(例如，O2電漿灰化)。
以上述方式形成之金屬層形成電連接至該前側上之金屬墊35之一後側金屬平面。此一連接可為金屬墊35提供一穩健電參考(例如，接地電位)。此一連接亦可提供用於在後側金屬平面與金屬墊35之間傳導熱之一高效通路。
因此，可看到通孔44中之金屬層之完整性及其連接至金屬墊35及該後側金屬平面之方式可對於晶圓上之各種裝置之效能係重要因素。因此，期望以一有效方式實施該金屬層形成。更特定而言，期望在可不太容易接近之特徵(諸如通孔)中提供一有效金屬層形成。
參照圖1之程序10，具有形成於其後側上之一金屬層之晶圓可經歷一深蝕道(street)形成程序(方塊18)。圖2M至圖2O展示在一深蝕道50之形成期間之不同階段。此一深蝕道在本文中闡述為自晶圓之後側形成且延伸穿過金屬層52以促進後續晶粒單粒化。將理解，本文中所闡述之一或多個特徵亦可實施用於晶圓之後表面上或附近之其他深蝕道狀特徵。此外，可出於除促進該單粒化程序以外之目的而形成其他深蝕道狀特徵。
為形成界定一蝕刻開口49之一蝕刻抗蝕劑層48(圖2M)，可利用光微影。可以已知方式來達成在基板之後表面上塗佈一抗蝕劑材料、曝光一遮罩圖案及顯影經曝光之抗蝕劑塗層。
為形成穿過金屬層52之一深蝕道50(圖2N)，可利用(諸如)濕式蝕刻(藉助諸如碘化鉀之化學物質)之技術。可在該蝕刻程序之前執行一預蝕刻清潔程序(例如，O2電漿灰化)。在各種實施方案中，抗蝕劑48之厚度及此一抗蝕劑施加至該晶圓之後側之方式可對於防止某些非所要效應(諸如通孔環)及在該蝕刻程序期間對通孔邊沿之非所要蝕刻係重要考量因素。
圖2O展示所形成之深蝕道50，其中抗蝕劑層48被移除。為移除抗蝕劑層48，可使用(例如)一批次噴塗工具來施加光阻劑剝除溶劑，諸如NMP(N-甲基吡啶-2-吡咯烷酮)。為移除可在溶劑剝除程序之後剩下之抗蝕劑材料之殘留物，可將一電漿灰化(例如，O2)程序應用於該晶圓之後側。
在參照圖1及圖2所闡述之實例性後側晶圓程序中，深蝕道(50)形成及抗蝕劑(48)之移除產出不再需要安裝至一載體板之一晶圓。因此，參照圖1之程序10，在方塊19中將該晶圓與該載體板去接合或分離。圖2P至圖2R展示晶圓30之分離及清潔之不同階段。
在某些實施方案中，可在晶圓30在載體板40下方之情形下執行晶圓30與載體板40之分離(圖2P)。為將晶圓30與載體板40分離，可對黏合劑層38加熱以減小黏合劑之接合性質。對於實例性CrystalbondTM黏合劑，達到約130℃至170℃之一範圍之一高溫可使該黏合劑熔化以促進晶圓30與載體板40更容易分離。可將某一形式之機械力施加至晶圓30、載體板40或其某一組合，以達成此分離(圖2P中之箭頭53)。在各種實施方案中，在減小晶圓上之擦刮及裂紋之可能性之情形下達成晶圓之此一分離可對於促進良好晶粒之一高良率係一重要程序參數。
在圖2P及圖2Q中，將黏合劑層38繪示為保持與晶圓30在一起而非載體板40。將理解，某些黏合劑可保持與載體板40在一起。
圖2R展示黏合劑38自晶圓30之前側被移除。可藉由一清潔溶液(例如，丙酮)來移除該黏合劑，且可藉由(例如)一電漿灰化(例如，O2)程序進一步移除剩下之殘留物。
參照圖1之程序10，可在單粒化之前以若干種方式測試(方塊20)方塊19之經去接合晶圓。此一去接合後測試可包含(例如)經由對晶圓之前側使用程序控制參數來測試形成於穿晶圓通孔上之金屬互連件之電阻。其他測試可解決與各種程序相關聯之品質控制，諸如穿晶圓通孔蝕刻、晶種層沈積及鍍金之品質。
參照圖1之程序10，可切割經測試晶圓以產出若干個晶粒(方塊21)。在某些實施方案中，方塊18中形成之深蝕道(50)中之至少某些深蝕道可促進該切割程序。圖2S展示正沿著深蝕道50進行以便將一晶粒60陣列分離成個別晶粒之切割61。此一切割程序可藉由(例如)一金剛石劃線與輥輪折斷器、鋸或雷射來達成。
在雷射切割之背景下，圖2T展示藉由一雷射切割之毗鄰晶粒60之邊緣上之一效應。當雷射進行切割61時，通常形成一粗糙邊緣特徵62(通常稱作重鑄)。此一重鑄之存在可增加一裂紋形成於其中且傳播至對應晶粒之功能性部分中之可能性。
因此，參照圖1之程序10，可在方塊22中執行使用酸性及/或鹼性化學物質(例如，類似於參照方塊15所闡述之實例)之一重鑄蝕刻程序。對重鑄特徵62及由該重鑄形成之缺陷之此蝕刻增加晶粒強度且減小晶粒裂紋斷裂之可能性(圖2U)。
參照圖1之程序10，可進一步檢驗並隨後封裝經重鑄蝕刻之晶粒(圖2V)。
藉助技術進步，可在半導體製造程序(諸如上文參照圖1及圖2所闡述之程序)中使用具有增加之直徑之晶圓。舉例而言，可處理6英吋晶圓而非4英吋晶圓。用以處理先前晶圓之相同製造設施可經改裝以處理較大晶圓，此乃因製造設施建造起來極其昂貴且裝配起來用於生產耗費時間。用以修改一製造設施以用於生產較大晶圓之改裝之部分可包含修改一電漿蝕刻器以適應一較大晶圓大小。藉由修改現有工具，可避免或降低與新裝備及該製造設施之修改相關聯之大量成本。
電漿蝕刻系統之概述
圖3係與一電漿蝕刻器一同使用之一蝕刻系統100之一個實例之一示意性圖解說明。所圖解說明之蝕刻系統100包含一電漿蝕刻器102、一轉移模組111、一裝載模組112、一氣體源模組114、一分子幫浦116、一副產物排出管線117及一壓力通道118。如所圖解說明，電漿蝕刻器102包含一外部殼體104、一氣體源通道106、一排出通道108及一裝載通道110。可在圖1之程序10之穿晶圓通孔形成程序(方塊16)中使用蝕刻系統100。
裝載模組112可用於將晶圓裝載至蝕刻系統100中。舉例而言，一操作者可將一或多個晶圓插入至裝載模組112之一第一端中以用於處理。一旦裝載至裝載模組112中，便可使用一機器人將該等晶圓轉移至可係壓力控制之轉移模組111中。可使用機器人技術經由裝載通道110將該等晶圓自轉移模組111裝載至電漿蝕刻器102中。在處理之後，可以一類似方式自裝載模組112移除該等晶圓。雖然將裝載模組112圖解說明為服務於單個電漿蝕刻器102，但在某些實施例中，裝載模組112可連接至複數個電漿蝕刻器及轉移模組。
可採用電漿蝕刻器102以使用各種半導體程序形成特徵。舉例而言，可在HBT GaAs或BiFET GaAs程序中使用電漿蝕刻器102以形成穿晶圓通孔或其他特徵。
殼體104可幫助形成一密封室以用於處理樣品。該等樣品可係(例如)具有至少約6英吋之一直徑之GaAs晶圓。可使用氣體源通道106及氣體源模組114將一電漿氣體源供應至電漿蝕刻器102之內部室。排出通道108可連接至一或多個幫浦且可用以自電漿蝕刻器102內移除氣體。舉例而言，分子幫浦116可經組態以使用排出通道117移除副產物，且可使用壓力通道118達成壓力控制。
電漿蝕刻器102可自氣體源通道106接收一電漿源氣體。該電漿源氣體可包含(例如)一含氯氣體(諸如Cl2及/或BCl3)。可將一晶圓定位於電漿蝕刻器102內之一陰極上，且該陰極可具有一受控電壓電位且用作一第一電極。可將一陽極或第二電極提供於電漿蝕刻器102內，且可由施加於該第一電極與第二電極之間的一射頻電源來刺激該電漿源氣體。
該射頻電源可使該電漿源之一部分離子化以形成含電子及正離子之電漿。該等電子可回應於RF驅動電壓所產生之變化電場，此可導致當在RF驅動電壓之週期上平均化時在具有一淨正電荷之電極附近形成護套區。帶正電荷之護套區之形成可自電漿至晶圓形成一電場。因此，該等離子可由於一電場而朝向該晶圓加速。該等離子可轟擊該基板，且可增強在該晶圓之表面處發生之化學程序。與僅使用化學方法之一程序相比，採用電漿可幫助在相對低的溫度下處理晶圓。
電漿蝕刻器102可在一相對低的壓力(諸如小於約1托之一壓力)下處理樣品。在一相對低的壓力下處理晶圓可幫助使用離子遞送活化能至一晶圓之一表面，同時最小化遞送至該晶圓之熱。
排出通道108可幫助自電漿蝕刻器102之內部移除氣體。舉例而言，一或多個幫浦可連接至排出通道108，且排出通道108可用作用於移除由於蝕刻程序產生之粒子以及電漿源氣體兩者之一通道。在某些處理系統中，排出通道108可連接至具有一有限抽送能力之一幫浦。舉例而言，分子幫浦118之抽送速率可受該幫浦之設計限制，及/或該幫浦可連接至具有一有限排放能力之一排出管線117。
當形成具有一相對大的總計體積之特徵(諸如相對大的通孔及/或溝渠)時，可難以移除粒子。舉例而言，如上文所闡述，該電漿蝕刻器之幫浦速率可係有限的，此可限制可自電漿蝕刻器102移除之廢氣及粒子之量。此外，正蝕刻之特徵可相對大，且可難以自某些特徵之底部移除粒子。不能以一足夠速率移除粒子可導致眾多問題，包含在該等特徵內形成結構(諸如柱)，如下文參照圖5A至圖5B將詳細闡述。不能適當蝕刻一晶圓可導致包含不可靠及甚至不能操作之晶粒之問題。此可造成一對應之良率降低。
圖4A係一經蝕刻晶圓120之一個實例之一示意性平面視圖。晶圓120包含由一電漿蝕刻器(諸如圖3之電漿蝕刻器102)形成之特徵121。晶圓120可係(例如)一GaAs晶圓。可將晶圓120薄化至一相對小的厚度，諸如小於約200微米之一厚度。在某些實施例中，可將晶圓120接合至一載體板或基板122(諸如一藍寶石基板)以幫助處理晶圓120以用於蝕刻。舉例而言，載體基板122可對一經薄化晶圓提供結構性支撐，從而幫助防止破裂或對晶圓120之其他損壞。
特徵121可係(例如)通孔、溝渠或其他形態。舉例而言，如下文參照圖4B至圖4C將闡述，特徵121可包含穿晶圓通孔。為了使用電漿蝕刻器102形成特徵121，可需要在一相對短的時間中自晶圓120移除一相對大的體積之材料。
圖4B係圖4A之晶圓120之一部分之一部分經放大平面視圖。圖4C係沿線4C-4C截取之圖4B之晶圓120之一部分剖面。晶圓120包含一基板126、一磊晶層127及一導電層129。一黏合劑124已提供於晶圓120之一第一主表面上，且已經用來將一載體基板122接合至晶圓120。該黏合劑可係(例如)任一合適聚合物或蠟。一光阻劑層128已形成於晶圓120之一第二表面上，且已用作一遮罩以用於自晶圓120之第二主表面至導電層129蝕刻一穿晶圓通孔125。
晶圓120可係(例如)具有大於至少約6英吋之一直徑及一(100)晶體定向之一GaAs晶圓。晶圓120可具有各種厚度，包含(例如)介於約80微米至約120微米之間的一厚度，例如約200微米。如圖4C中所展示，可使用黏合劑124將晶圓120接合至載體基板122，載體基板122可係(例如)具有大於晶圓120之直徑之一直徑之一藍寶石基板。然而，在某些實施例中，無需包含載體基板122及黏合劑124。
在晶圓120之一第一表面上形成磊晶層127，且磊晶層127可包含(例如)一子集極層、一集極層、一基極層及/或一射極層以幫助形成HBT電晶體結構。晶圓120可包含額外層，諸如經組態以形成一BiFET裝置之至少一部分之一或多個層。磊晶層127可具有(例如)介於約1.5微米至約3.5微米之間的一厚度h3。雖然將晶圓120圖解說明為包含磊晶層127，但在某些實施例中，可省略磊晶層127。
晶圓120包含導電層129，導電層129可係任一合適導體，包含(例如)金或銅。導電層129之一部分可定位於穿晶圓通孔125下方上以便准許一隨後沈積之導電層在晶圓120之第一表面與第二表面之間進行電接觸。在一項實施例中，晶圓120包含形成於晶圓120之第一主表面上之複數個電晶體及形成於該晶圓之第二主表面上之一導電接地平面，且該穿晶圓通孔用以在該等電晶體與該導電接地平面之間提供一穩健電路徑。
光阻劑層128已提供於晶圓120之第二表面上以幫助形成穿晶圓通孔125。可使用任一合適技術來形成光阻劑層128，包含使用旋轉塗佈沈積光阻劑且隨後使用光微影圖案化該光阻劑。可在形成穿晶圓通孔125之後移除光阻劑層128。舉例而言，可使用採用任一合適活性物質(包含氧及/或氟)之一電漿灰化程序來移除光阻劑層128。光阻劑層128可用以界定額外特徵，包含穿晶圓通孔及/或其他特徵。
穿晶圓通孔125可界定晶圓120中之一腔，該腔具有一第一端及一第二端，其中該第一端之面積小於該第二端之面積。舉例而言，該穿晶圓通孔可包含晶圓120中具有一寬度W1及一長度L1之一第一端及具有一寬度W2及一長度L2之一第二端，其中W2大於W1且L2大於L1。在一項實施例中，W2介於約60微米至約120微米之間，L2介於約60微米至約120微米之間，W1介於約15微米至約50微米之間，且L1介於約20微米至約60微米之間。
雖然針對具有在形狀上實質上係矩形之一剖面之第一開口及第二開口之情形圖解說明圖4B，但穿晶圓通孔125可具有係各種形狀(包含，例如橢圓形、圓形或正方形形狀)中之任一者之開口。因此，在某些實施例中，該第一開口之剖面可具有介於約300平方微米至約3,000平方微米之間的一面積，且該第二開口之剖面可具有介於約3,600平方微米至約14,400平方微米之間的一面積。穿晶圓通孔125之深度或高度可相對大。在一項實施例中，穿晶圓通孔125之高度h1係在約80微米至約120微米之範圍中，例如約100微米。
在蝕刻期間光阻劑層128之側壁蝕刻可減小穿晶圓通孔125之各向異性，且可造成具有傾斜側之穿晶圓通孔125。該等傾斜側可改良一隨後沈積層之均勻性，該隨後沈積層係諸如在移除光阻劑層128之後提供於穿晶圓通孔125上方之一銅或金層。穿晶圓通孔125之一部分可具有相對於晶圓120之表面實質上垂直之側。在一項實施例中，實質上垂直之側之高度h2介於約1微米至約25微米之間。
在一項實施例中，每一穿晶圓通孔125具有介於約100,000立方微米至約600,000立方微米之間的一體積，且該晶圓上之穿晶圓通孔之總數目係在約40,000至約90,000之範圍中。每晶圓蝕刻之GaAs材料之總體積可介於約4e10立方微米至約54e10立方微米之間。
形成穿晶圓通孔可包含自晶圓120移除一相對大的材料量。為了以一相對快的速率處理晶圓，可使用一相對高的RF電力、一相對大的電漿源氣體量且以一相對高的排出幫浦速率操作電漿蝕刻器。電漿蝕刻器102可不經設計以用於移除相對大的副產物及廢氣量，且因此該電漿蝕刻器可不具有足以移除蝕刻殘留物及氣體之排出幫浦速率。一晶圓在一電漿蝕刻器中之處理時間對於一製作設施之生產量而言可係重要的。因此，延長蝕刻處理時間可不切實可行。
雖然上文闡述了該晶圓之一特定實施例，但本文中所闡述之教示適用於一寬廣範圍之晶圓及經蝕刻特徵。
圖5A係具有柱形態136之一穿晶圓通孔131之一掃描電子顯微鏡影像134。可在蝕刻穿晶圓通孔131而未充分移除蝕刻殘留物時形成柱形態136。舉例而言，當不以一足夠速率移除殘留物時，蝕刻殘留物可沈積在晶圓120上且可充當對離子之一遮罩。
柱形態136已形成於一第一導電層132上。如上文所闡述，一第二導電層隨後可沈積於穿晶圓通孔131上方以准許該晶圓之相對表面之間的電連接。當柱形態136存在時，可抑制該晶圓之相對表面之間的一電連接的形成。因此，未經一遮罩及/或光阻劑層界定之柱形態136或其他結構之存在可導致電不可靠及/或不能操作之穿晶圓通孔，且可因此降低良率。
圖5B係具有形成於第一導電層132之一表面上之柱形態136之一穿晶圓通孔137之一掃描電子顯微鏡影像138。該等柱形態可具有約1微米之一直徑。
圖6A係根據一項實施例之一電漿蝕刻器140之一剖面。電漿蝕刻器140包含一氣體源通道106、一排出通道108、一裝載通道110、一陽極或第一電極142、一陰極或第二電極143、一電源144、一室146、一特徵板148、一夾具149、室壁151及室底部152。電漿蝕刻器140可用以在一晶圓150上蝕刻特徵，諸如穿晶圓通孔或其他結構。晶圓150可係一GaAs晶圓，且可接合至一載體基板(諸如一藍寶石基板)以幫助在晶圓150上形成特徵。在某些例項中，晶圓150可具有至少6英吋之一直徑。
可使用氣體源通道106以將一電漿氣體源供應至室146，如上文所闡述。該電漿源氣體可包含(例如)一含氯氣體(諸如Cl2及/或BCl3)。電源144可在第一電極142與第二電極143之間施加一射頻電壓。電源144可包含(例如)感應線圈或任一其他合適RF電源。電源144可在第一電極142與第二電極143之間施加一RF電壓，此可刺激室146內之電漿源氣體。第一電極142及第二電極143可包括任一合適材料，包含(例如)不銹鋼。排出通道108可幫助自電漿蝕刻器102之內部移除氣體。排出通道108及氣體源通道106之額外細節可如早先(例如)參照圖3所闡述。
電源144可使該電漿源之一部分離子化以形成含電子及正離子之電漿。該等電子可回應於RF電源144所產生之變化電場，此可導致當在RF驅動電壓之一週期上平均化時在具有一淨正電荷之電極附近形成護套區。帶正電荷之護套區之形成可自電漿至晶圓150形成一電場。因此，電漿中之離子134可由於一電場而朝向晶圓150加速。離子134可轟擊晶圓150，且可增強在晶圓150之表面處發生之化學程序。與僅使用化學方法之一程序相比，採用電漿可幫助在相對低的溫度下處理晶圓。
電漿蝕刻器140可在一相對低的壓力(諸如小於約1托之一壓力)下處理室146中之樣品。在一相對低的壓力下處理晶圓可幫助使用離子遞送活化能至一晶圓之一表面，同時減少遞送至該晶圓之熱。
室146包含室壁151及室底部152。室壁151及室底部152可包括任一合適材料，包含(例如)氧化鋁。室壁151及室底部152之厚度可經選擇以對室146提供足夠的結構性剛性。
電漿蝕刻器140包含用於固持晶圓150之特徵板148。可使用特徵板148來處理各種各樣的樣品，包含接合至一不導電載體(諸如一藍寶石載體)之晶圓。特徵板148可具有相對於典型晶圓吸盤增強之一厚度，如下文稍後將闡述。
可提供夾具149以在處理期間幫助固持晶圓150。夾具149可包括(例如)氧化鋁，且可經組態以與特徵板148配合。夾具149可包含匹配至晶圓150及/或特徵板148之凹部以在處理期間幫助固持晶圓150。下文參照圖14A至圖14B詳細闡述夾具149之一項實施例。
當在晶圓150中蝕刻相對大的特徵(諸如穿晶圓通孔)時，可將一相對大的電漿源氣體量提供至室146且可藉由電源144施加一相對大的電力。此可准許蝕刻程序在一相對短的時間中完成，且可增加電漿蝕刻器140之生產量。在一項實施例中，RF電力介於約100 W至約1,200 W之間，且電漿源氣體之量介於每分鐘約300標準立方釐米(sccm)至約600 sccm之間。相對大的電漿源氣體及電力量可增加離子之通量及蝕刻粒子及廢氣之量，此可竭盡自排出通道108之抽送且可增加對電漿蝕刻器140之組件之離子損壞。另外，當不以一足夠速率移除粒子時，蝕刻副產物可沈積在晶圓150上且操作為對離子之一遮罩，此可導致柱或其他未界定結構之形成，如上文參照圖5A至圖5B所闡述。
圖6B係根據另一實施例之一電漿蝕刻器160之一剖面。電漿蝕刻器160包含氣體源通道106、排出通道108、裝載通道100、陽極或第一電極142、陰極或第二電極143、電源144、室146、特徵板148、夾具149、室壁151及室底部152，其可類似於上文參照圖6A所闡述之彼等。然而，與圖6A之電漿蝕刻器140相比，圖6B之電漿蝕刻器160進一步包含一電漿集中環162。
電漿集中環162實質上可係圓盤形狀且可包含定位於約該環之中心處之一開口。然而，在其他實施例中，電漿集中環162可包括其他形狀。如上文所闡述，RF電源可形成可朝向晶圓150引導離子139之一電場。離子139可到達電漿集中環162，且可在一電場之影響下通過環162之開口。
採用電漿集中環162可增加提供至晶圓150之離子139之通量，此可增加在晶圓150之表面上發生之反應之速率。另外，使用電漿集中環162可減小達成一既定蝕刻量而在該室中所需要之電漿源氣體之量。因此，電漿集中環162可使該室之體積顯著較小。對於具有穿過排出通道108之一有限抽送能力之一電漿蝕刻器而言，使用電漿集中環162可相對於其中電漿源氣體及提供至電源144之RF電力各自經增加以改良晶圓150之表面處之蝕刻速率之一方案減小廢氣量。藉由使用電漿集中環162來集中電漿，可將廢氣之數量保持足夠低以使得排出通道108可充分移除氣體及反應物並避免未經一遮罩及/或光阻劑層界定之柱或其他結構之形成。
圖7A係圖6A至圖6B之特徵板148之一透視圖。圖7B係圖7A之特徵板148之一剖面。特徵板148包含冷卻孔153及安裝孔154。冷卻孔153可用於使用(例如)氦來冷卻樣品，氦可幫助避免一光阻劑層(諸如圖4B之光阻劑層128)之燃燒。如上文所闡述，特徵板148可固持一樣品，諸如安裝至一藍寶石載體之一GaAs晶圓。雖然針對三個冷卻孔153之情形圖解說明特徵板148，但可提供更多或更少之冷卻孔153。
特徵板148可由任一合適材料(包含(例如)鋁)形成。特徵板148可具有一內徑d1及一外徑d2。內徑d1可經定大小以固持一樣品，諸如安裝至一載體且具有至少約6英吋之一直徑之一半導體晶圓。在一項實施例中，內徑d1係在約6英吋至約8英吋之範圍中，例如約6.373英吋，且外徑d2具有經組態而約等於陰極143之外徑之直徑之一直徑。
內徑d1內之特徵板148之一部分之厚度t2可比該內徑與該外徑之間的該板之一部分之一厚度t1相對更厚。舉例而言，厚度t2可係在約0.2英吋至約0.5英吋之範圍中，例如約0.328英吋，而厚度t1可係在約0.1英吋至約0.3英吋之範圍中，例如約0.2英吋。特徵板153可相對厚以幫助保護特徵板153免受損壞。舉例而言，如下文參照圖13至圖15將詳細闡述，在某些實施例中電漿離子可到達特徵板148，且特徵板148可具有一增加之厚度以達成增強之保護。
如圖7B中所圖解說明，特徵板148可包含一傾斜側155，傾斜側155可用以使特徵板148與夾具149上之一對應傾斜側配合，如下文將進一步詳細闡述。傾斜側155可具有任一合適角度，諸如約45度之一角度。
安裝孔154可用以將特徵板148連接至一陰極，諸如圖6B之陰極143。雖然圖解說明六個安裝孔154，但可採用任一合適數目個安裝孔154。安裝孔154可經組態以接納(例如)一螺絲或銷。
圖8係圖6B之集中環162之一透視圖。集中環162具有一內徑d3及一外徑d4。在一項實施例中，內徑d3係在約5英吋至約12英吋之範圍中，例如約8英吋。外徑d4可係任一合適直徑，諸如約14英吋之一直徑。外徑d4可經組態以匹配室146之內徑。集中環162可包括任一合適材料，包含(例如)一陶瓷，且可具有各種厚度，諸如在約0.1英吋至約0.2英吋之範圍中之一厚度，例如約0.125英吋。
圖9係圖解說明根據一項實施例蝕刻一晶圓特徵之一方法180之一流程圖。將理解，本文中所論述之方法可包含更多或更少之操作且可視需要以任一次序執行該等操作。方法180之特徵之任一組合可體現於一非暫時性電腦可讀媒體中且儲存於非揮發性電腦記憶體中。當被執行時，該非暫時性電腦可讀媒體可致使執行方法180之一部分或全部。所圖解說明之方法可用以蝕刻一晶圓特徵，諸如圖4B至圖4C之穿晶圓通孔125。
用於蝕刻一晶圓特徵之方法180在方塊181處開始。在一接下來發生之方塊182中，提供一集中環。舉例而言，如上文所闡述，一電漿集中環可定位於一電漿蝕刻器之一室內之陽極與陰極之間。該集中環可具有一開口以用於使電漿離子通過。該電漿集中環可包括任一合適材料，諸如Al2O3(氧化鋁)。
在一接下來發生之方塊183中，提供一晶圓。該晶圓可係(例如)具有至少約6英吋之一直徑之一GaAs晶圓。可將該晶圓安裝於任一合適載體(諸如一藍寶石載體)上。可使用任一合適方法(包含(例如)使用機器人技術經由一裝載通道將該晶圓提供至一特徵板上)將該晶圓定位於該室中。
方法180在一方塊184處繼續，在方塊184中使一陰極及一陽極帶電荷以形成電漿。舉例而言，可將一RF電源提供於一電漿蝕刻器中之一陽極與一汲極之間，該電漿蝕刻器具有用一電漿源氣體(諸如一含氯氣體)填充之一室。該RF電源可激勵該電漿源氣體，且可產生電漿。
在一接下來發生之方塊186中，使用電漿集中環來集中電漿離子。如早先所闡述，一電場可使電漿離子朝向該晶圓加速。可將一集中環提供於該等離子之路徑中，且該等離子可通過該電漿集中環之一開口。該電漿集中環可增加遞送至該晶圓之離子之通量。
方法180在一方塊188處繼續，在方塊188中使用所集中之電漿來蝕刻一晶圓特徵。該晶圓特徵可係一相對大的特徵(諸如一穿晶圓通孔)，如早先所闡述。採用該電漿集中環可增加在一晶圓之表面上發生之反應之速率。使用電漿集中環可減小在該晶圓之表面處達成一所要位準之蝕刻而在該電漿蝕刻器之室內所需要之電漿源氣體之量。對於具有一有限抽送能力之一電漿蝕刻器而言，使用該電漿集中環可相對於其中省略電漿集中環之一方案減小廢氣量。因此，可將廢氣之數量保持充足低以充分移除廢氣及蝕刻副產物。
改良自該室對反應物及廢氣之移除可防止蝕刻副產物充當對離子到達該晶圓之表面處之一遮罩。舉例而言，在一穿晶圓通孔之形成期間不能以一足夠速率移除粒子可導致該等粒子充當對電漿離子之一遮罩且可導致在該穿晶圓通孔內形成結構(諸如柱)，如上文參照圖5A至圖5B所闡述。該方法在189處結束。
圖10係根據又一實施例之一電漿蝕刻器200之一剖面。電漿蝕刻器200包含氣體源通道106、排出通道108、裝載通道110、陽極或第一電極142、陰極或第二電極143、電源144、室146、特徵板148、夾具149、室壁151及室底部152，其可如早先所闡述。與圖6B之電漿蝕刻器160相比，電漿蝕刻器200進一步包含一電極防護罩202。
電極防護罩202可用以保護陰極143免受損壞。舉例而言，當在晶圓150中蝕刻相對大的特徵(諸如穿晶圓通孔)時，可由電源144施加一相對大的電力且可使用氣體源通道106供應一相對大的電漿源氣體量。此可幫助在一相對短的時間中完成蝕刻程序，以便增加電漿蝕刻器200之生產量。然而，施加一相對大的電漿源氣體量及一相對大的電力可增加該室之某些區(諸如陰極143附近之室之一區)中之離子139之數目。離子139可具有一相對高的能量且可對陰極143造成損壞。由於陰極143可相對昂貴且難以替換，因此可使用電極防護罩202來減小撞擊陰極143之離子139之數目。
電極防護罩202亦可執行除保護陰極143之外之功能。舉例而言，電極防護罩202可包圍陰極143且可防止在陰極143附近形成電漿袋狀物，該等電漿袋狀物可促使RF失落。因此，包含電極防護罩202可增強一電漿蝕刻器之電特性。
電極防護罩202可包括任一合適材料，包含(例如)一陶瓷(諸如氧化鋁)。電極防護罩202可成形為一圓柱形圓筒，其具有一外徑d6及一內徑d5。內徑d5可大於陰極143之直徑以准許電極防護罩202包圍陰極143。在一項實施例中，內徑d5經選擇而在約8.2英吋至約8.5英吋之範圍中，例如約8.374英吋，且外徑d6經選擇以在約9英吋至約10英吋之範圍中，例如約9.69英吋。
內徑d5可經選擇以在電極防護罩202與陰極143之間提供一足夠間距以便避免妨礙陰極143之電操作及該室內電漿之形成。舉例而言，電極防護罩202可與陰極143隔開一距離，該距離在約0.05英吋至約0.1英吋之範圍中。
電極防護罩202可具有一總高度h5，總高度h5可經選擇而約等於陰極143之高度以幫助保護陰極143(包含特徵板148附近之陰極143之一部分)。電極防護罩202可包含具有一高度h4之減小之厚度之一區以准許電極防護罩202連接至室底部152及/或准許連桿257或其他結構連接於夾具149與電極防護罩202之間。可使用連桿257抵靠特徵板148固定夾具149，同時准許夾具149選擇性地升高以允許插入及移除晶圓150。在一項實施例中，電極防護罩202之總高度h5係在約3.5英吋至約4英吋之範圍中，例如約3.995英吋，且減小之厚度區之高度h4係在約1.2英吋至約1.54英吋之範圍中，例如約1.532英吋。如圖10中所展示，陰影防護罩可與特徵板隔開一間隙以便避免干涉電漿蝕刻器之電操作。該間隙可相對小以幫助提供對陰極143之增強之保護以免受電漿離子之影響。在一項實施例中，該間隙係在約0.1英吋至約0.4英吋之範圍中。
圖11A係圖10之電極防護罩202之透視圖。圖11B係電極防護罩202之一俯視平面視圖。如上文所闡述，電極防護罩202可用於防護一陰極，諸如圖10之陰極143。
電極防護罩202可係由任一合適材料(包含(例如)鋁)形成。電極防護罩202可具有一總厚度x1，總厚度x1可在約0.5英吋至約0.8英吋之範圍中，例如約0.658英吋。電極防護罩202可包含減小之厚度x2之一區，厚度x2可在約0.1英吋至約0.2英吋之範圍中，例如約0.106英吋。
減小之厚度之區可為用於將電極防護罩202連接至電漿蝕刻器之其他結構(諸如一室底部或一夾具)之結構提供空間。舉例而言，電極防護罩202包含安裝孔204及連桿孔206。安裝孔204可用以准許使用(例如)螺絲或銷將電極防護罩202安裝至電漿蝕刻器。連桿孔206可准許用於將一夾具連接至該室底部之連桿通過，從而允許選擇性地升高或降低該夾具以允許插入及移除一晶圓。
雖然已將電極防護罩202圖解說明為具有四個安裝孔204及四個連桿孔206，但可採用更多或更少之安裝孔204及/或連桿孔206。此外，在某些實施例中，可省略安裝孔204及/或連桿孔206。電極防護罩202之額外細節可如上文參照圖10所闡述。
圖12係圖解說明根據另一實施例蝕刻一晶圓特徵之一方法220之一流程圖。自一電漿蝕刻器(諸如圖10之電漿蝕刻器200)之角度繪示方法220。將理解，本文中所論述之方法可包含更多或更少之操作且可視需要以任一次序執行該等操作。方法220之特徵之任一組合可體現於一非暫時性電腦可讀媒體中且儲存於非揮發性電腦記憶體中。當被執行時，該非暫時性電腦可讀媒體可致使執行方法220之一部分或全部。所圖解說明之方法可用以蝕刻一晶圓特徵，諸如圖4B至圖4C之穿晶圓通孔125。
用於蝕刻一晶圓特徵之方法220在221處開始。在一接下來發生之方塊222中，提供一電極防護罩。該電極防護罩可實質上成形為一圓柱形圓筒，且可具有經組態以包圍一電極(諸如一陰極)之外圓周之一空心內部。該電極防護罩可與該電極隔開以便避免妨礙該電漿蝕刻器之電操作。該電極防護罩可包括任一合適材料(諸如鋁)。
在一接下來發生之方塊223中，提供一晶圓。該晶圓可係(例如)具有至少約6英吋之一直徑之一GaAs晶圓。該晶圓可安裝於任一適合載體(諸如具有大於該晶圓之直徑之一直徑之一藍寶石載體)上。
方法220在一方塊224處繼續，在方塊224中使電極帶電荷以形成電漿。舉例而言，可將一RF電源提供於一電漿蝕刻器中之一第一電極與第二電極之間，該電漿蝕刻器具有用一電漿源氣體填充之一室。該RF電源可激勵該電漿源氣體且產生電漿。該電極防護罩可包圍該等電極中之一者之圓周，且可與該電極隔開以便避免妨礙該電漿蝕刻器之電操作。該電漿蝕刻器可如上文所闡述包含一電漿集中環，且一電場可朝向該晶圓加速電漿離子。該電極防護罩可保護該電極，甚至在一電漿集中環已增加了晶圓附近之該電極之一區中之離子的通量時。
方法220在一方塊226處繼續，在方塊226中使用該電漿來蝕刻一晶圓特徵。該晶圓特徵可係一相對大的特徵，諸如一穿晶圓通孔，如早先所闡述。在該蝕刻程序期間，可使用該電極防護罩來保護該等電極中之一者。當蝕刻相對大的穿晶圓通孔或其他相對大的特徵時，可使用大電漿源氣體量且可由一RF電源施加一相對大的電力量。所得離子可在該室之某些區(諸如該晶圓附近之一電極之一區)中具有一相對大的通量。該等離子可藉助一相對大的能量朝向該電極加速。由於該電極可相對昂貴且難以替換，因此可使用電極防護罩來減小撞擊該電極之離子之數目。方法220在229處結束。
圖13係根據又一實施例之一電漿蝕刻器240之一剖面。電漿蝕刻器240包含氣體源通道106、排出通道108、裝載通道110、陽極或第一電極142、陰極或第二電極143、電源144、室146、特徵板148、夾具250、室壁151、室底部152及電極防護罩202，其可如早先所闡述。與圖10之電漿蝕刻器200相比，電漿蝕刻器240之夾具250包含一或多個電量測孔251。
如上文所闡述，當在晶圓150上蝕刻相對大的特徵(諸如穿晶圓通孔)時，可由電源144施加一相對大的電力且可使用氣體源通道106供應一相對大的電漿源氣體量。為保護陰極143，可提供電極防護罩202。為准許該晶圓附近之電特性之量測(諸如一DC偏壓量測)，可提供電量測孔251。電量測孔251准許電漿離子通過夾具149並撞擊特徵板148，從而准許晶圓150附近之電特性之經改良之量測，甚至係在其中電極防護罩202包圍陰極143之實施例中。由於特徵板148可相對便宜且相比於陰極143較易於替換，因此相比對陰極143之離子損壞可在一較大程度上忍受對特徵板148之離子損壞。
該晶圓附近之電特性之量測(諸如DC偏壓)可幫助改良對晶圓150之表面處之蝕刻速率之控制。舉例而言，蝕刻速率係相關於離子能，該離子能可取決於相對於晶圓150附近之電位之陽極142之電位。由於電漿蝕刻器之阻抗可影響晶圓150附近之電位，因此可難以判定用以達成所要離子能位準而使用電源144施加之RF電力之量。舉例而言，室損失(包含因駐波效應及/或集膚效應而產生之彼等室損失)可導致晶圓150附近之電位之變化。電位之該變化可在相對高的RF電力及與形成穿晶圓通孔相關聯之頻率下惡化，在此情形下阻抗損失可相對大。
量測孔251准許離子到達特徵板148，且因此改良電特性之量測並使用電源144准許經改良之蝕刻速率控制。夾具250及量測孔251之額外細節可如下文所闡述。
圖14A係圖13之夾具250之一仰視透視圖。圖14B係沿線14B-14B截取之圖14A之夾具250之一剖面。
夾具250包含量測孔251及安裝孔253。量測孔251可具有用於准許離子通過之任一合適直徑，包含在約0.2英吋至約0.7英吋之範圍中之一直徑。採用複數個量測孔251可減小特定積聚所造成之量測孔251之阻塞之頻繁性，且可減小損壞下伏特徵板之離子濃度。在一項實施例中，量測孔251之數目經選擇而在約一個至約六個之範圍中，例如約四個。
安裝孔253可用於將夾具250附接至一電漿蝕刻器。舉例而言，安裝孔253可用於將連桿(諸如連桿257)附接至夾具250。雖然圖解說明四個安裝孔253，但可採用任一合適數目個安裝孔253。另外，在某些實施例中，可省略安裝孔253。
夾具250可經組態以與一晶圓及/或一特徵板配合。舉例而言，夾具250可具有用於固持一晶圓之一第一直徑d7及一第一厚度t4以及用於固持用於一晶圓之一載體基板之一第二直徑d8及一第二厚度t5。因此，夾具250之第一直徑d7及第二直徑d8以及第一厚度t4及第二厚度t5可經選擇以使得夾具250可固持接合至一藍寶石載體之一經薄化GaAs晶圓。在一項實施例中，第一直徑d7係在約4英吋至約8英吋之範圍中，例如約6.1英吋；第二直徑d8係在約4.2英吋至約8.2英吋之範圍中，例如約6.24英吋；第一厚度t4係在約0.05英吋至約0.3英吋之範圍中，例如約0.1英吋；且第二厚度t5係在約0.1英吋至約0.3英吋之範圍中，例如約0.2英吋。
夾具250可包含界定一傾斜側254之位置之一第三直徑d9。傾斜側254可具有經組態以與一特徵板配合之一角度。舉例而言，夾具250之傾斜側254可經組態以與特徵板148之傾斜側155配合。在一項實施例中，第三直徑d9係在約4英吋至約8英吋之範圍中，例如約6.4英吋。
夾具250亦可包含第四直徑d10及一外徑d11。第三直徑d9與第四直徑d10之間的夾具250之一部分可具有一第三厚度t6，且可在夾具250固持一晶圓時界定夾具250與一特徵板之間的一間隙。第四直徑d10與外徑d10之間的夾具250之部分可具有一第四厚度t7，第四厚度t7可表示夾具250之總厚度。在一項實施例中，第三直徑d9係在約4.5英吋至約8.5英吋之範圍中，例如約6.7英吋；外徑d10係在約7英吋至約9英吋之範圍中，例如約8.45英吋；第三厚度t6係在約0.15英吋至約0.35英吋之範圍中，例如約0.24英吋；且第四厚度t7係在約0.3英吋至約0.6英吋之範圍中，例如約0.432英吋。
圖15係圖解說明根據又一實施例蝕刻一晶圓特徵之一方法260之一流程圖。自一電漿蝕刻器(諸如圖13之電漿蝕刻器240)之角度繪示方法260。將理解，本文中所論述之方法可包含更多或更少之操作且可視需要以任一次序執行該等操作。所圖解說明之方法可用以蝕刻一晶圓特徵，諸如圖4B至圖4C之穿晶圓通孔125。
用於蝕刻一晶圓特徵之方法260在261處開始。在一接著發生之方塊262中，提供具有至少一個電量測孔之一夾具。該夾具可用以抵靠一特徵板固定一晶圓，且該電量測孔可用於量測各種電特性，包含(例如)一DC偏壓電壓，如下文將闡述。
在一接下來發生之方塊263中，提供一晶圓。該晶圓可係(例如)具有至少約6英吋之一直徑之一GaAs晶圓。該晶圓可安裝於任一合適載體(諸如具有大於該晶圓之直徑之一直徑之一藍寶石載體)上。
方法260在一方塊264處繼續，在方塊264中使一陽極及一陰極帶電荷以形成電漿。舉例而言，可將一RF電源提供於一電漿蝕刻器中之該陽極與該陰極之間，該電漿蝕刻器具有用一電漿源氣體填充之一室。該RF電源可激勵該電漿源氣體且產生電漿。該電漿蝕刻器可包含一集中環，且該陰極可包含包圍該陰極之外圓周之一電極防護罩。
方法260在一方塊266處繼續，在方塊266中使用所集中之電漿來蝕刻一晶圓特徵。該晶圓特徵可係一相對大的特徵，諸如一穿晶圓通孔，如早先所闡述。
在一接下來發生之方塊268中，使電漿通過量測孔。准許電漿離子通過量測孔可准許該晶圓附近之更準確電量測，諸如一更準確DC偏壓量測，該等更準確電量測可幫助改良對該晶圓之表面處之蝕刻速率之控制。舉例而言，蝕刻速率係相關於離子能，該離子能可取決於相對於該晶圓附近之電位之陽極之電位。此外，使用該量測孔甚至在其中一電極防護罩包圍該陰極之實施例中准許量測DC偏壓。
方法260在一方塊266處繼續，在方塊266中量測該晶圓附近之DC偏壓或指示電漿蝕刻速率之任一其他合適電參數。該方法260在279處結束。
圖16A係根據一項實施例之一彈簧夾具總成280之一分解透視圖。圖16B、圖16C及圖16D分別係圖16A之上部彈簧夾具主體及下部彈簧夾具主體之俯視圖、側視圖及正視圖。彈簧夾具總成280包含第一螺絲及第二螺絲281、彈簧282、一第三螺絲283、一上部彈簧夾具主體291及一下部彈簧夾具主體292。上部彈簧夾具主體291包含彈簧孔286、安裝孔288及一螺絲接近孔290。下部彈簧夾具主體292包含組裝孔289及一螺絲孔284。
上部彈簧夾具主體291包含可接納彈簧282及螺絲281之彈簧孔286。彈簧孔286可經定大小以契合彈簧282及螺絲281。彈簧281可通過彈簧孔286且可具有經選擇以便准許螺絲281通過彈簧281之中心之一直徑。螺絲281可具有大於上部彈簧夾具主體291之高度之一長度以便准許螺絲281到達下部彈簧夾具主體292之組裝孔289。因此，螺絲281可用以將上部彈簧夾具主體291與下部彈簧夾具主體292固定在一起。
彈簧282可藉由增加對樣品及/或一電漿蝕刻器之組件之間的厚度之變化之一容限來改良一夾具(諸如圖13之夾具250)之操作。舉例而言，該樣品可係安裝於一載體上之一經薄化晶圓，且該樣品之一厚度可根據樣品不同而變化。包含彈簧282可幫助提供對厚度變化之一容限，此可改良夾持。改良夾持可改良晶圓冷卻且可保護光阻劑及/或其他熱敏層不會燃燒，從而改良良率。
上部彈簧夾具主體291進一步包含安裝孔288以用於接納用於將彈簧夾具總成280連接至一電漿蝕刻器中之一夾具之螺絲。舉例而言，螺絲可通過彈簧夾具總成280之安裝孔288且可接納至圖2A之夾具250之安裝孔253中，從而將彈簧夾具總成280連接至夾具250。
下部彈簧夾具主體292包含螺絲孔284以用於接納第三螺絲283。第三螺絲283可用以連接至一連桿。舉例而言，一連桿(諸如圖13之連桿257)之一第一端可使用第三螺絲283及螺絲孔284連接至彈簧夾具總成280。連桿257之一第二端可連接至一電極防護罩，諸如圖13之電極防護罩202。上部彈簧夾具主體292之螺絲接近孔290可用以接近第三螺絲283以幫助組裝及拆卸彈簧夾具總成280。
上部彈簧夾具主體291及下部彈簧夾具主體292可係由任何合適材料形成。舉例而言，上部彈簧夾具主體291及下部彈簧夾具主體292可包含鋁。
當自上方觀看時，上部彈簧夾具主體291可具有介於約1.2英吋至約1.8英吋之間的一寬度x3(例如，約1.5英吋)，及介於約0.3英吋至約0.45英吋之間的一長度x4(例如，約0.38英吋)。該上部主體可具有任一合適高度，包含介於約0.6英吋至約0.75英吋之間的一高度x5(例如，約0.68英吋)。上部彈簧夾具主體291可包含定位於安裝孔288及螺絲接近孔290下方之一凹部，以便在組裝上部彈簧夾具主體291及下部彈簧夾具主體292時形成一腔294。腔294可具有經定大小以便准許第三螺絲283之一頭部裝配於腔294內之一高度。
下部彈簧夾具主體292可具有約等於上部彈簧夾具主體291之寬度之一寬度x3。如圖16D中所圖解說明，下部彈簧夾具主體292可具有用於使螺絲孔284通過之一基底及具有組裝孔289之臂。在一項實施例中，下部彈簧夾具主體292之臂之高度x6係在約0.1英吋至約0.25英吋之範圍中，例如約0.17英吋，且下部彈簧夾具主體292之基底之高度x7係在約0.35英吋至約0.5英吋之範圍中，例如約0.42英吋。下部彈簧夾具主體292之基底之寬度x8可係任一合適寬度，諸如在約0.4英吋至約0.6英吋之範圍中之一寬度，例如，約0.42英吋。
雖然在圖16A至圖16D中已圖解說明瞭彈簧夾具總成280之一項實施例，但其他組態係可能的。
結論
除非上下文另外明確要求，否則在整個說明及申請專利範圍中，措詞「包括」、「包括」及諸如此類應解釋為具有與一排他性或窮盡性意義相反之一包含性意義；亦即，具有「包含但不限於」之意義。如本文中通常所使用，措詞「經耦合」係指可直接連接或藉助一或多個中間元件連接之兩個或兩個以上元件。另外，當在本申請案中使用時，措詞「本文」、「上文」、「下文」及類似含義之措詞將整體地指代本申請案而非指代本申請案之任何特定部分。在上下文准許之情形下，使用單數或複數之上文實施方式中之措詞亦可分別包含複數或單數。參照含兩個或兩個以上項目之一清單之措詞「或」，彼措詞涵蓋該措詞之以下解釋中之全部：該清單中之項目中之任一者、該清單中之項目之全部及該清單中之項目之任一組合。
此外，除非另外特定陳述或另外在上下文內如所使用而理解，本文中所使用之條件語言(諸如，除其他之外「可(can)」、「可(could)」、「可(might)」、「可(can)」、「例如(e.g.)」、「例如(for example)」、「諸如(such as)」及諸如此類)通常意欲傳達某些實施例包含而其他實施例不包含某些特徵、元件及/或狀態。因此，此條件語言通常不意欲暗示一或多個實施例以任何方式需要特徵、元件及/或狀態或一或多個實施例必然包含在有或沒有作者輸入或提示之情形下決定在任一特定實施例中是否包含或執行此等特徵、元件及/或狀態之邏輯。
上文對本發明實施例之詳細說明並非意欲作為窮盡性或將本發明限制於上文所揭示之精確形式。儘管上文出於圖解說明之目的闡述本發明之特定實施例及實例，但如熟習相關技術者將認識到，可在本發明之範疇內做出各種等效修改。舉例而言，儘管以一既定次序來呈現程序或方塊，但替代性實施例亦可以一不同次序來執行具有步驟之常式或採用具有方塊之系統，且可刪除、移動、添加、細分、組合及/或修改某些程序或方塊。此等程序或方塊中之每一者可以各種不同方式實施。而且，儘管有時將程序或方塊展示為串行執行，但亦可並行執行或者可在不同時間執行此等程序或方塊。
本文中提供之本發明之教示可應用於其他系統，未必上文所闡述之系統。可組合上文所闡述之各種實施例之元件及動作以提供另外的實施例。
儘管已闡述了本發明之某些實施例，但此等實施例僅以實例方式呈現，且並非意欲限制本發明之範疇。實際上，本文中所闡述之新穎方法及系統可以各種其他形式體現；此外，可在不背離本發明精神之情形下對本文中所闡述之方法及系統之形式做出各種省略、替代及改變。隨附申請專利範圍及其等效範圍意欲涵蓋將歸屬於本發明之範疇及精神之此等形式或修改。
30．．．晶圓
31．．．部分
32．．．基板層
33．．．電晶體
34a．．．基極
34b．．．射極
34c．．．基極
34d．．．集極
35．．．金屬墊
38．．．黏合劑層
39．．．放大部分
40．．．載體板
42．．．抗蝕劑材料
43．．．蝕刻開口
44．．．穿晶圓通孔
45．．．黏合劑層
46．．．晶種層
47．．．厚金屬層
48．．．抗蝕劑層
49．．．蝕刻開口
50．．．深蝕道
52．．．金屬層
53．．．箭頭
60．．．晶粒
61．．．切割
62．．．粗糙邊緣特徵
100．．．蝕刻系統
102．．．電漿蝕刻器
104．．．殼
106．．．氣體源通道
108．．．排出通道
110．．．裝載通道
111．．．轉移模組
112．．．裝載模組
114．．．氣體源模組
116．．．分子幫浦
117．．．副產物排出管線
118．．．壓力通道
120．．．晶圓
121．．．特徵
122．．．載體板或基板
124．．．黏合劑
125．．．穿晶圓通孔
126．．．基板
127．．．磊晶層
128．．．光阻劑層
129．．．導電層
131．．．穿晶圓通孔
132．．．第一導電層
134．．．掃描電子顯微鏡影像
136．．．柱形態
137．．．穿晶圓通孔
138．．．掃描電子顯微鏡影像
139．．．離子
140．．．電漿蝕刻器
142．．．陽極或第一電極
143．．．陰極或第二電極
144．．．電源
146．．．室
148．．．特徵板
149．．．夾具
150．．．晶圓
151．．．室壁
152．．．室壁
153．．．冷卻孔
154．．．安裝孔
155．．．傾斜側
160．．．電漿蝕刻器
162．．．電漿集中環
200．．．電漿蝕刻器
202．．．電極防護罩
204．．．安裝孔
206．．．連桿孔
240．．．電漿蝕刻器
250．．．夾具
251．．．電量測孔
253．．．安裝孔
254．．．傾斜側
257．．．連桿
280．．．彈簧夾具總成
281．．．第一螺絲
282．．．第二螺絲
283．．．第三螺絲
284．．．螺絲孔
286．．．彈簧孔
288．．．安裝孔
289．．．組裝孔
290．．．螺絲接近孔
291．．．上部彈簧夾具主體
292．．．下部彈簧夾具主體
294．．．腔
d1．．．內徑
d2．．．外徑
d3．．．內徑
d4．．．外徑
d5．．．內徑
d6．．．外徑
d7．．．第一直徑
d8．．．第二直徑
d9．．．第三直徑
d10．．．第四直徑
d11．．．外徑
h1．．．高度
h2．．．高度
h3．．．厚度
h4．．．高度
h5．．．總高度
L1．．．長度
L2．．．長度
t1．．．厚度
t2．．．厚度
t4．．．厚度
t5．．．厚度
t6．．．厚度
t7．．．厚度
Tassembly．．．總厚度
W1．．．寬度
W2．．．寬度
x1．．．總厚度
x2．．．減小之厚度
x3．．．寬度
x4．．．長度
x5．．．高度
x6．．．高度
x7．．．高度
x8．．．寬度
y1．．．厚度
y2．．．厚度
y3．．．厚度
圖1展示用於形成諸如通孔之穿晶圓特徵之一實例性晶圓處理序列。
圖2A至圖2V展示圖1之處理序列之各個階段處之結構的實例。
圖3係與一電漿蝕刻器一同使用之一蝕刻系統之一個實例之一示意性圖解說明。
圖4A係一經蝕刻晶圓之一個實例之一示意性平面視圖。
圖4B係圖4A之晶圓之一部分之一俯視平面視圖。
圖4C係沿線4C-4C截取之圖4B之晶圓之一剖面。
圖5A及圖5B圖解說明具有柱形態之穿晶圓通孔之掃描電子顯微鏡影像。
圖6A係根據一項實施例之一電漿蝕刻器之一剖面。
圖6B係根據另一實施例之一電漿蝕刻器之一剖面。
圖7A係根據一項實施例之一特徵板之一透視圖。
圖7B係沿線7B-7B截取之圖7A之特徵板之一剖面。
圖8係根據一項實施例之一集中環之一透視圖。
圖9係圖解說明根據一項實施例蝕刻一晶圓特徵之一方法之一流程圖。
圖10係根據又一實施例之一電漿蝕刻器之一剖面。
圖11A係根據一項實施例之一電極防護罩之透視圖。
圖11B係圖11A之電極防護罩之一俯視平面視圖。
圖12係圖解說明根據另一實施例蝕刻一晶圓特徵之一方法之一流程圖。
圖13係根據又一實施例之一電漿蝕刻器之一剖面。
圖14A係根據一項實施例之一夾具之一仰視透視圖。
圖14B係沿線14B-14B截取之圖14A之夾具之一剖面。
圖15係圖解說明根據又一實施例蝕刻一晶圓特徵之一方法之一流程圖。
圖16A係根據一項實施例之一夾具彈簧總成之一分解透視圖。
圖16B係圖16A之夾具彈簧主體之一俯視圖。
圖16C係圖16A之夾具彈簧主體之一側視圖。
圖16D係圖16A之夾具彈簧主體之一正視圖。
106．．．氣體源通道
108．．．排出通道
110．．．裝載通道
139．．．離子
142．．．陽極或第一電極
143．．．陰極或第二電極
144．．．電源
146．．．室
148．．．特徵板
149．．．夾具
150．．．晶圓
151．．．室壁
152．．．室壁
162．．．電漿集中環
200．．．電漿蝕刻器
202．．．電極防護罩
257．．．連桿
d5．．．內徑
d6．．．外徑
h4．．．高度
h5．．．高度

Claims (60)

  1. 一種在一晶圓上蝕刻複數個特徵之方法，該方法包括：將一晶圓定位於一電漿蝕刻器之一室內之一特徵板上；在該特徵板上方提供一陽極且在該特徵板下方提供一陰極；使用一射頻電源及在該室內之一電漿源氣體來產生電漿離子；使用一電場引導該等電漿離子朝向該晶圓；在該陰極周圍提供一電極防護罩，該電極防護罩經組態以保護該陰極免受引導朝向該陰極之離子之影響，該陰極包含連接至該特徵板之該陰極之該部分，該電極防護罩包含具有一第一厚度之一第一區域，及具有小於該第一厚度之一第二厚度之一第二區域，該電極防護罩包含通過該第一區域之複數個連桿孔；提供一夾具，該夾具經組態以抵靠該特徵板而固持該晶圓，該夾具包含一或多個電量測孔，該一或多個電量測孔經組態以使該等電漿離子之一部分通過該夾具以撞擊該特徵板，及提供複數個連桿，該複數個連桿經組態以抵靠該特徵板而固定該夾具，該複數個連桿經組態以通過該電極防護罩之該複數個連桿孔；及提供一彈簧夾具總成，該彈簧夾具總成具有連接至該夾具之一第一端及連接至該複數個連桿之一第一連桿之一第二端，該彈簧夾具總成包含一彈簧，該彈簧經組態 以提供對在該室中處理之晶圓之間的厚度變化之容限。
  2. 如請求項1之方法，其進一步包括在該室內提供一電漿集中環。
  3. 如請求項1之方法，其中該複數個特徵包含複數個通孔。
  4. 如請求項3之方法，其中該複數個特徵包含複數個穿晶圓通孔。
  5. 如請求項3之方法，其進一步包括以足以防止蝕刻副產物在該複數個該等穿晶圓通孔內形成結構之一速率自該室移除廢氣。
  6. 如請求項5之方法，其中該等結構係柱。
  7. 如請求項3之方法，其中每一穿晶圓通孔具有大於約100，000立方微米之一體積。
  8. 如請求項3之方法，其中每一穿晶圓通孔具有大於約90微米之一深度。
  9. 如請求項3之方法，其中該晶圓係一GaAs晶圓。
  10. 如請求項9之方法，其中該晶圓係具有大於或等於約150毫米之一直徑之一GaAs晶圓。
  11. 如請求項10之方法，其中該晶圓係接合至一載體基板之一GaAs晶圓。
  12. 如請求項11之方法，其中該載體基板係一藍寶石基板。
  13. 如請求項9之方法，其中該電漿源氣體包含氯。
  14. 如請求項1之方法，其中該電極防護罩具有在約8.2英吋至約8.5英吋之範圍中之一內徑。
  15. 如請求項14之方法，其中該電極防護罩具有在約9英吋至約10英吋之範圍中之一外徑。
  16. 如請求項14之方法，其中該電極防護罩之一內圓周與該陰極之一外圓周隔開至少約0.1英吋之一距離。
  17. 如請求項14之方法，其中該電極防護罩包含鋁。
  18. 如請求項14之方法，其中該電極防護罩包含至少一個安裝孔，該至少一個安裝孔用於將該電極防護罩安裝至該電漿蝕刻器。
  19. 如請求項1之方法，其進一步包括連接該陰極之一部分至該特徵板。
  20. 一種用於在一晶圓上蝕刻複數個特徵之設備，該設備包括：一室；一特徵板，其安置於該室中用於固持該晶圓；一氣體通道，其經組態以接納一電漿源氣體；一陽極，其安置於該特徵板上方；一陰極，其安置於該特徵板下方，該陰極包含連接至該特徵板之一部分；一射頻電源，其經組態以在該陽極與該陰極之間提供一射頻電壓以便自該電漿源氣體產生電漿離子；一電極防護罩，其經組態以保護該陰極免受引導朝向該陰極之離子之影響，該陰極包含連接至該特徵板之該部分，該電極防護罩包含具有一第一厚度之一第一區域，及具有小於該第一厚度之一第二厚度之一第二區 域，該電極防護罩進一步包含通過該第一區域之複數個連桿孔；一夾具，其經組態以抵靠該特徵板而固持該晶圓，該夾具包含一或多個電量測孔，該一或多個電量測孔經組態以使該等電漿離子之一部分通過該夾具以撞擊該特徵板；複數個連桿，其經組態以抵靠該特徵板而固定該夾具，該複數個連桿經組態以通過該電極防護罩之該複數個連桿孔；及一彈簧夾具總成，其具有連接至該夾具之一第一端及連接至該複數個連桿之一第一連桿之一第二端，該彈簧夾具總成包含一彈簧，該彈簧經組態以提供對在該室中處理之晶圓之間的厚度變化之容限。
  21. 如請求項20之設備，其中該複數個特徵包含複數個通孔。
  22. 如請求項21之設備，其中該複數個特徵包含複數個穿晶圓通孔。
  23. 如請求項20之設備，其中該特徵板經組態以固持接合至一載體基板之一晶圓，該載體基板具有大於該晶圓之一直徑之一直徑。
  24. 如請求項23之設備，其中該特徵板經組態以固持具有至少約150毫米之一直徑之一晶圓。
  25. 如請求項20之設備，其進一步包括一電漿集中環，該電漿集中環定位於該特徵板與該陽極之間。
  26. 如請求項20之設備，其中該電極防護罩具有在約8.2英吋至約8.5英吋之範圍中之一內徑。
  27. 如請求項26之設備，其中該電極防護罩具有在約9英吋至約10英吋之範圍中之一外徑。
  28. 如請求項20之設備，其中該電極防護罩之一內圓周與該陰極之一外圓周隔開至少約0.1英吋之一距離。
  29. 如請求項20之設備，其中該電極防護罩包括鋁。
  30. 如請求項29之設備，其中該電極防護罩包含至少一個安裝孔，該至少一個安裝孔用於將該電極防護罩安裝至該電漿蝕刻器。
  31. 如請求項29之設備，其中該夾具經組態以與該晶圓及該特徵板配合。
  32. 如請求項20之設備，其進一步包括一幫浦，其經組態以自該室內移除氣體及蝕刻粒子。
  33. 如請求項20之設備，其中該彈簧夾具總成包含一上部主體及一下部主體，該上部主體包含用於接納一彈簧及用於將該上部主體附接至該下部主體之一螺絲之一組裝孔。
  34. 如請求項33之設備，其中該上部主體進一步包含一安裝孔，該安裝孔用於接納用於將該上部主體附接至該夾具之一螺絲。
  35. 如請求項33之設備，其中該下部主體包含一孔，該孔用於接納用於將該下部主體附接至該連桿之該第一端之一螺絲。
  36. 如請求項33之設備，其中該彈簧經組態以提供對在該室中處理之晶圓之間的厚度變化之容限。
  37. 如請求項20之設備，其中該複數個連桿可操作以選擇性地升高或降低該夾具。
  38. 如請求項20之設備，其中該電極防護罩與該陰極隔開一間隙。
  39. 如請求項38之設備，其中該間隙之一間距經選擇以在約0.05英吋至約0.1英吋之範圍中。
  40. 如請求項20之設備，其中該電極防護罩經組態以抑制在該陰極附近形成電漿袋狀物。
  41. 如請求項20之設備，其進一步包括用於插入或移除該晶圓之一裝載通道。
  42. 如請求項41之設備，其中該複數個連桿可操作以選擇性地升高或降低該夾具，以用於經由該裝載通道插入或移除該晶圓。
  43. 如請求項20之設備，其進一步包括一排出通道。
  44. 如請求項20之設備，其中該特徵板安裝至該陰極。
  45. 如請求項20之設備，其中該電極防護罩進一步包含通過該第一區域之複數個安裝孔，該複數個安裝孔之每一者定位於該複數個連桿孔之一對連桿孔之間。
  46. 一種用於在一晶圓上蝕刻複數個特徵之設備，該設備包括：一室；一特徵板，其安置於該室中用於固持該晶圓； 一陽極及一陰極，其在該室內；一射頻電源，其經組態以在該陽極與該陰極之間提供一射頻電壓；一夾具，其用於抵靠該特徵板固持該晶圓，該夾具包含一或多個電量測孔，該一或多個電量測孔經組態以使該等電漿離子之一部分通過該夾具以撞擊該特徵板；複數個連桿，其經組態以抵靠該特徵板而固定該夾具，該複數個連桿包含一第一連桿；一彈簧夾具總成，其具有連接至該夾具之一第一端及連接至該第一連桿之一第一端之一第二端，該彈簧夾具總成包含一彈簧，該彈簧經組態以提供對在該室中處理之晶圓之間的厚度變化之容限；及一電極防護罩，其包圍該陰極之至少一部分，該電極防護罩包含具有一第一厚度之一第一區域，及具有小於該第一厚度之一第二厚度之一第二區域，該電極防護罩包含通過該第一區域之複數個連桿孔，該複數個連桿經組態以穿過該複數個連桿孔。
  47. 如請求項46之設備，其中該彈簧夾具總成包含一上部主體及一下部主體。
  48. 如請求項46之設備，其中該上部主體包含一組裝孔，該組裝孔用於接納該彈簧及用於將該上部主體附接至該下部主體之一螺絲兩者。
  49. 如請求項46之設備，其中該上部主體包含一安裝孔，該安裝孔用於接納用於將該上部主體附接至該夾具之一螺 絲。
  50. 如請求項46之設備，其中該下部主體包含一孔，該孔用於接納用於將該下部主體附接至該連桿之該第一端之一螺絲。
  51. 如請求項46之設備，其進一步包括一幫浦，其經組態以自該室內移除氣體及蝕刻粒子。
  52. 如請求項46之設備，其中該複數個連桿可操作以選擇性地升高或降低該夾具。
  53. 如請求項46之設備，其中該電極防護罩與該陰極隔開一間隙。
  54. 如請求項53之設備，其中該間隙之一間距經選擇以在約0.05英吋至約0.1英吋之範圍中。
  55. 如請求項46之設備，其中該電極防護罩經組態以抑制在該陰極附近形成電漿袋狀物。
  56. 如請求項46之設備，其中該夾具經組態以與該晶圓及該特徵板配合。
  57. 如請求項46之設備，其進一步包括用於插入或移除該晶圓之一裝載通道。
  58. 如請求項57之設備，其中該複數個連桿可操作以選擇性地升高或降低該夾具，以用於經由該裝載通道插入或移除該晶圓。
  59. 如請求項46之設備，其中該特徵板安裝至該陰極。
  60. 如請求項46之設備，其中該電極防護罩進一步包含通過該第一區域之複數個安裝孔，該複數個安裝孔之每一者定位於該複數個連桿孔之一對連桿孔之間。
TW100136223A 2010-10-05 2011-10-05 用於防護電漿蝕刻器電極之設備及方法 TWI567820B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/898,579 US9478428B2 (en) 2010-10-05 2010-10-05 Apparatus and methods for shielding a plasma etcher electrode

Publications (2)

Publication Number Publication Date
TW201222661A TW201222661A (en) 2012-06-01
TWI567820B true TWI567820B (zh) 2017-01-21

Family

ID=45890181

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100136223A TWI567820B (zh) 2010-10-05 2011-10-05 用於防護電漿蝕刻器電極之設備及方法

Country Status (2)

Country Link
US (2) US9478428B2 (zh)
TW (1) TWI567820B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120083129A1 (en) 2010-10-05 2012-04-05 Skyworks Solutions, Inc. Apparatus and methods for focusing plasma
US9478428B2 (en) 2010-10-05 2016-10-25 Skyworks Solutions, Inc. Apparatus and methods for shielding a plasma etcher electrode
TWI659450B (zh) * 2014-12-26 2019-05-11 日商Ａ Ｓａｔ股份有限公司 電漿蝕刻裝置
US10655224B2 (en) * 2016-12-20 2020-05-19 Lam Research Corporation Conical wafer centering and holding device for semiconductor processing
US10903066B2 (en) 2017-05-08 2021-01-26 Applied Materials, Inc. Heater support kit for bevel etch chamber

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03131024A (ja) * 1989-10-17 1991-06-04 Hikari Gijutsu Kenkyu Kaihatsu Kk 半導体のエッチング方法
US5513594A (en) * 1993-10-20 1996-05-07 Mcclanahan; Adolphus E. Clamp with wafer release for semiconductor wafer processing equipment
US5571366A (en) * 1993-10-20 1996-11-05 Tokyo Electron Limited Plasma processing apparatus
US5804042A (en) * 1995-06-07 1998-09-08 Tokyo Electron Limited Wafer support structure for a wafer backplane with a curved surface
JPH11260921A (ja) * 1998-01-15 1999-09-24 Lg Semicon Co Ltd 半導体素子の多層配線用ビアホ―ルの形成方法
US6125788A (en) * 1994-07-18 2000-10-03 Applied Materials, Inc. Plasma reactor with enhanced plasma uniformity by gas addition, reduced chamber diameter and reduced RF wafer pedestal diameter
US20020132389A1 (en) * 2001-03-15 2002-09-19 Reflectivity, Inc., A Delaware Corporation Method for making a micromechanical device by using a sacrificial substrate
US20050151544A1 (en) * 2003-08-14 2005-07-14 Advanced Energy Industries, Inc. Sensor array for measuring plasma characteristics in plasma processing environments
US20100159120A1 (en) * 2008-12-22 2010-06-24 Varian Semiconductor Equipment Associates, Inc. Plasma ion process uniformity monitor

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4184188A (en) * 1978-01-16 1980-01-15 Veeco Instruments Inc. Substrate clamping technique in IC fabrication processes
US4427516A (en) * 1981-08-24 1984-01-24 Bell Telephone Laboratories, Incorporated Apparatus and method for plasma-assisted etching of wafers
JPS59175125A (ja) 1983-03-24 1984-10-03 Toshiba Corp ドライエツチング装置
US4542298A (en) 1983-06-09 1985-09-17 Varian Associates, Inc. Methods and apparatus for gas-assisted thermal transfer with a semiconductor wafer
EP0168509B1 (de) 1984-07-16 1989-03-22 Ibm Deutschland Gmbh Herstellung von Verbindungslöchern in Kunstoffplatten und Anwendung des Verfahrens
EP0213488A2 (en) 1985-08-26 1987-03-11 Itt Industries, Inc. Process for manufacturing gallium arsenide monolithic microwave integrated circuits
US5262029A (en) * 1988-05-23 1993-11-16 Lam Research Method and system for clamping semiconductor wafers
ATE208961T1 (de) * 1988-05-24 2001-11-15 Unaxis Balzers Ag Vakuumanlage
JPH02268427A (ja) * 1989-04-11 1990-11-02 Tokyo Electron Ltd プラズマ処理装置
US5013400A (en) * 1990-01-30 1991-05-07 General Signal Corporation Dry etch process for forming champagne profiles, and dry etch apparatus
US5452177A (en) * 1990-06-08 1995-09-19 Varian Associates, Inc. Electrostatic wafer clamp
JP2741552B2 (ja) * 1990-11-22 1998-04-22 株式会社日立製作所 イオンビーム加工装置および該装置の試料交換方法
US5280894A (en) * 1992-09-30 1994-01-25 Honeywell Inc. Fixture for backside wafer etching
JPH06326175A (ja) * 1993-04-22 1994-11-25 Applied Materials Inc 集積回路処理装置において使用されるウエハサポートの誘電材への保護被覆とその形成方法
US5384009A (en) 1993-06-16 1995-01-24 Applied Materials, Inc. Plasma etching using xenon
TW277139B (zh) * 1993-09-16 1996-06-01 Hitachi Seisakusyo Kk
US5354417A (en) 1993-10-13 1994-10-11 Applied Materials, Inc. Etching MoSi2 using SF6, HBr and O2
US5573596A (en) 1994-01-28 1996-11-12 Applied Materials, Inc. Arc suppression in a plasma processing system
US5900103A (en) * 1994-04-20 1999-05-04 Tokyo Electron Limited Plasma treatment method and apparatus
US5685914A (en) * 1994-04-05 1997-11-11 Applied Materials, Inc. Focus ring for semiconductor wafer processing in a plasma reactor
US5895549A (en) * 1994-07-11 1999-04-20 Applied Komatsu Technology, Inc. Method and apparatus for etching film layers on large substrates
US5891350A (en) 1994-12-15 1999-04-06 Applied Materials, Inc. Adjusting DC bias voltage in plasma chambers
US5928427A (en) * 1994-12-16 1999-07-27 Hwang; Chul-Ju Apparatus for low pressure chemical vapor deposition
US5733426A (en) * 1995-05-23 1998-03-31 Advanced Micro Devices, Inc. Semiconductor wafer clamp device and method
JP3477953B2 (ja) * 1995-10-18 2003-12-10 東京エレクトロン株式会社 熱処理装置
US5589003A (en) * 1996-02-09 1996-12-31 Applied Materials, Inc. Shielded substrate support for processing chamber
JPH1083985A (ja) 1996-09-06 1998-03-31 Mitsubishi Electric Corp 化合物半導体の選択エッチング方法とこの方法を用いた化合物半導体装置の製造方法
US6284093B1 (en) 1996-11-29 2001-09-04 Applied Materials, Inc. Shield or ring surrounding semiconductor workpiece in plasma chamber
US5885428A (en) 1996-12-04 1999-03-23 Applied Materials, Inc. Method and apparatus for both mechanically and electrostatically clamping a wafer to a pedestal within a semiconductor wafer processing system
JP3341619B2 (ja) * 1997-03-04 2002-11-05 東京エレクトロン株式会社 成膜装置
US5900064A (en) 1997-05-01 1999-05-04 Applied Materials, Inc. Plasma process chamber
US6007635A (en) * 1997-11-26 1999-12-28 Micro C Technologies, Inc. Platform for supporting a semiconductor substrate and method of supporting a substrate during rapid high temperature processing
US6936153B1 (en) * 1997-09-30 2005-08-30 Semitool, Inc. Semiconductor plating system workpiece support having workpiece-engaging electrode with pre-conditioned contact face
US20030205192A1 (en) * 1999-01-19 2003-11-06 Tokyo Electron Limited Film forming method
US6444087B2 (en) 1999-01-20 2002-09-03 Hitachi, Ltd. Plasma etching system
US6536777B2 (en) 1999-03-31 2003-03-25 Lam Research Corporation Sealing techniques suitable for different geometries and constrained spaces
US6257168B1 (en) * 1999-06-30 2001-07-10 Lam Research Corporation Elevated stationary uniformity ring design
JP3551867B2 (ja) 1999-11-09 2004-08-11 信越化学工業株式会社 シリコンフォーカスリング及びその製造方法
US6863835B1 (en) 2000-04-25 2005-03-08 James D. Carducci Magnetic barrier for plasma in chamber exhaust
US6440219B1 (en) * 2000-06-07 2002-08-27 Simplus Systems Corporation Replaceable shielding apparatus
US6489249B1 (en) 2000-06-20 2002-12-03 Infineon Technologies Ag Elimination/reduction of black silicon in DT etch
US6494958B1 (en) 2000-06-29 2002-12-17 Applied Materials Inc. Plasma chamber support with coupled electrode
US6433484B1 (en) * 2000-08-11 2002-08-13 Lam Research Corporation Wafer area pressure control
TW518690B (en) 2000-09-14 2003-01-21 Tokyo Electron Ltd Plasma processing apparatus and its electrode plate, its electrode supporting body and its shield ring
TW506234B (en) 2000-09-18 2002-10-11 Tokyo Electron Ltd Tunable focus ring for plasma processing
US6391787B1 (en) 2000-10-13 2002-05-21 Lam Research Corporation Stepped upper electrode for plasma processing uniformity
JP2002134596A (ja) * 2000-10-25 2002-05-10 Tokyo Electron Ltd 処理装置
TW519716B (en) 2000-12-19 2003-02-01 Tokyo Electron Ltd Wafer bias drive for a plasma source
JP2002198356A (ja) 2000-12-26 2002-07-12 Tokyo Electron Ltd プラズマ処理装置
JP3946640B2 (ja) 2001-01-22 2007-07-18 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
AT502233B1 (de) * 2001-06-07 2007-04-15 Thallner Erich Vorrichtung zum lösen eines trägers von einer halbleiterscheibe
US6527911B1 (en) 2001-06-29 2003-03-04 Lam Research Corporation Configurable plasma volume etch chamber
JP2003131024A (ja) 2001-10-24 2003-05-08 Seiko Epson Corp カラーフィルタ基板及びその製造方法、液晶表示パネル、液晶表示装置、並びに電子機器
US6863926B2 (en) 2002-01-15 2005-03-08 David Mark Lynn Corrosive-resistant coating over aluminum substrates for use in plasma deposition and etch environments
US6744212B2 (en) 2002-02-14 2004-06-01 Lam Research Corporation Plasma processing apparatus and method for confining an RF plasma under very high gas flow and RF power density conditions
US6730174B2 (en) * 2002-03-06 2004-05-04 Applied Materials, Inc. Unitary removable shield assembly
US7232591B2 (en) * 2002-04-09 2007-06-19 Matsushita Electric Industrial Co., Ltd. Method of using an adhesive for temperature control during plasma processing
US6547559B1 (en) * 2002-05-20 2003-04-15 Veeco Instruments, Inc. Clamping of a semiconductor substrate for gas-assisted heat transfer in a vacuum chamber
US6841943B2 (en) 2002-06-27 2005-01-11 Lam Research Corp. Plasma processor with electrode simultaneously responsive to plural frequencies
JP2004087738A (ja) 2002-08-26 2004-03-18 Tokyo Electron Ltd Ｓｉエッチング方法
US8366830B2 (en) * 2003-03-04 2013-02-05 Cree, Inc. Susceptor apparatus for inverted type MOCVD reactor
EP1458019A3 (de) * 2003-03-13 2005-12-28 VenTec Gesellschaft für Venturekapital und Unternehmensberatung Mobiler transportabler elektrostatischer Substrathalter
JP3799336B2 (ja) * 2003-05-12 2006-07-19 キヤノンアネルバ株式会社 基板処理装置におけるリングチャックの取り扱い方法
US20050011859A1 (en) * 2003-07-15 2005-01-20 Bing Ji Unsaturated oxygenated fluorocarbons for selective aniostropic etch applications
JP2005039004A (ja) 2003-07-18 2005-02-10 Hitachi High-Technologies Corp プラズマエッチング装置およびプラズマエッチング方法
US7233878B2 (en) 2004-01-30 2007-06-19 Tokyo Electron Limited Method and system for monitoring component consumption
US7954219B2 (en) * 2004-08-20 2011-06-07 Jds Uniphase Corporation Substrate holder assembly device
KR100596327B1 (ko) * 2004-09-08 2006-07-06 주식회사 에이디피엔지니어링 플라즈마 처리장치
US20060183055A1 (en) * 2005-02-15 2006-08-17 O'neill Mark L Method for defining a feature on a substrate
JP4707421B2 (ja) * 2005-03-14 2011-06-22 東京エレクトロン株式会社 処理装置，処理装置の消耗部品管理方法，処理システム，処理システムの消耗部品管理方法
TWI298909B (en) 2005-04-12 2008-07-11 Nat Univ Tsing Hua An inductively-coupled plasma etch apparatus and a feedback control method thereof
US7232770B2 (en) 2005-05-03 2007-06-19 General Chemical Performance Products Llc High temperature and chemical resistant process for wafer thinning and backside processing
US20060252262A1 (en) 2005-05-03 2006-11-09 Rockwell Scientific Licensing, Llc Semiconductor structures having via structures between planar frontside and backside surfaces and methods of fabricating the same
CN101176201B (zh) * 2005-05-18 2011-04-27 株式会社村田制作所 定位载物台、使用该定位载物台的凸瘤形成装置和凸瘤形成方法
US7644745B2 (en) * 2005-06-06 2010-01-12 Applied Materials, Inc. Bonding of target tiles to backing plate with patterned bonding agent
US7837825B2 (en) 2005-06-13 2010-11-23 Lam Research Corporation Confined plasma with adjustable electrode area ratio
US20070217119A1 (en) 2006-03-17 2007-09-20 David Johnson Apparatus and Method for Carrying Substrates
US7722778B2 (en) 2006-06-28 2010-05-25 Lam Research Corporation Methods and apparatus for sensing unconfinement in a plasma processing chamber
JP2008098456A (ja) 2006-10-13 2008-04-24 Eudyna Devices Inc 半導体装置の製造方法
US8283255B2 (en) 2007-05-24 2012-10-09 Lam Research Corporation In-situ photoresist strip during plasma etching of active hard mask
JP5072531B2 (ja) 2007-10-24 2012-11-14 東京エレクトロン株式会社 プラズマエッチング方法及び記憶媒体
JP2009182178A (ja) * 2008-01-31 2009-08-13 Disco Abrasive Syst Ltd デバイスの製造方法
JP2009239012A (ja) 2008-03-27 2009-10-15 Tokyo Electron Ltd プラズマ処理装置及びプラズマエッチング方法
JP5100617B2 (ja) 2008-11-07 2012-12-19 東京エレクトロン株式会社 リング状部材及びその製造方法
JP2010118549A (ja) 2008-11-13 2010-05-27 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
US8043965B2 (en) 2009-02-11 2011-10-25 Northrop Grumann Systems Corporation Method of forming a through substrate via in a compound semiconductor
US20100264566A1 (en) 2009-03-17 2010-10-21 Suss Microtec Inc Rapid fabrication of a microelectronic temporary support for inorganic substrates
JP5584517B2 (ja) 2010-05-12 2014-09-03 東京エレクトロン株式会社 プラズマ処理装置及び半導体装置の製造方法
US8888085B2 (en) 2010-10-05 2014-11-18 Skyworks Solutions, Inc. Devices and methodologies for handling wafers
US8357263B2 (en) * 2010-10-05 2013-01-22 Skyworks Solutions, Inc. Apparatus and methods for electrical measurements in a plasma etcher
WO2012047819A2 (en) 2010-10-05 2012-04-12 Skyworks Solutions, Inc. Apparatus and methods for plasma etching
US9478428B2 (en) 2010-10-05 2016-10-25 Skyworks Solutions, Inc. Apparatus and methods for shielding a plasma etcher electrode
US20120083129A1 (en) * 2010-10-05 2012-04-05 Skyworks Solutions, Inc. Apparatus and methods for focusing plasma

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03131024A (ja) * 1989-10-17 1991-06-04 Hikari Gijutsu Kenkyu Kaihatsu Kk 半導体のエッチング方法
US5513594A (en) * 1993-10-20 1996-05-07 Mcclanahan; Adolphus E. Clamp with wafer release for semiconductor wafer processing equipment
US5571366A (en) * 1993-10-20 1996-11-05 Tokyo Electron Limited Plasma processing apparatus
US6125788A (en) * 1994-07-18 2000-10-03 Applied Materials, Inc. Plasma reactor with enhanced plasma uniformity by gas addition, reduced chamber diameter and reduced RF wafer pedestal diameter
US5804042A (en) * 1995-06-07 1998-09-08 Tokyo Electron Limited Wafer support structure for a wafer backplane with a curved surface
JPH11260921A (ja) * 1998-01-15 1999-09-24 Lg Semicon Co Ltd 半導体素子の多層配線用ビアホ―ルの形成方法
US20020132389A1 (en) * 2001-03-15 2002-09-19 Reflectivity, Inc., A Delaware Corporation Method for making a micromechanical device by using a sacrificial substrate
US20050151544A1 (en) * 2003-08-14 2005-07-14 Advanced Energy Industries, Inc. Sensor array for measuring plasma characteristics in plasma processing environments
US20100159120A1 (en) * 2008-12-22 2010-06-24 Varian Semiconductor Equipment Associates, Inc. Plasma ion process uniformity monitor

Also Published As

Publication number Publication date
US20120083130A1 (en) 2012-04-05
US9478428B2 (en) 2016-10-25
US20160315021A1 (en) 2016-10-27
TW201222661A (en) 2012-06-01
US9905484B2 (en) 2018-02-27

Similar Documents

Publication Publication Date Title
TWI543252B (zh) 在電漿蝕刻器中用於電量測之設備及方法
US10453697B2 (en) Methods of measuring electrical characteristics during plasma etching
US9905484B2 (en) Methods for shielding a plasma etcher electrode
JP6450763B2 (ja) 半導体ウエハをプラズマ・ダイシングするための方法及び装置
US8415805B2 (en) Etched wafers and methods of forming the same
TWI528433B (zh) 用於電漿切割半導體晶圓的方法與設備
JP4878109B2 (ja) 基板移載システムおよび基板移載方法
JP2016520991A (ja) 半導体ウエハをプラズマ・ダイシングするための方法及び装置
TWI579915B (zh) 用於電漿切割半導體晶圓之方法和設備
WO2003075333A1 (en) Electrode for dry etching a wafer
KR20170124620A (ko) 인-시츄 제거 가능한 정전 척
JP2019197899A (ja) 半導体ウエハをプラズマ・ダイシングするための方法及び装置
WO2012047819A2 (en) Apparatus and methods for plasma etching
KR20230071649A (ko) 기판 처리 장치 및 방법
JP2021040015A (ja) ノズルプラズマ装置
JP2011061654A (ja) 基板のドライエッチング方法
JP2005150665A (ja) プラズマエッチング装置
KR20070098121A (ko) 정전척 및 그를 구비하는 반도체 제조설비
KR20060134675A (ko) 건식 식각 장치