TWI558278B - 封裝基板及其製法 - Google Patents

封裝基板及其製法 Download PDF

Info

Publication number
TWI558278B
TWI558278B TW101139404A TW101139404A TWI558278B TW I558278 B TWI558278 B TW I558278B TW 101139404 A TW101139404 A TW 101139404A TW 101139404 A TW101139404 A TW 101139404A TW I558278 B TWI558278 B TW I558278B
Authority
TW
Taiwan
Prior art keywords
conductive
opening
insulating protective
protective layer
substrate
Prior art date
Application number
TW101139404A
Other languages
English (en)
Other versions
TW201417648A (zh
Inventor
胡迪群
陳宗源
程石良
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW101139404A priority Critical patent/TWI558278B/zh
Publication of TW201417648A publication Critical patent/TW201417648A/zh
Application granted granted Critical
Publication of TWI558278B publication Critical patent/TWI558278B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

封裝基板及其製法
  本發明係有關一種封裝基板,尤指一種提升可靠度之封裝基板及其製法。
  隨著半導體封裝技術的演進,半導體裝置(Semiconductor device)已開發出不同的封裝型態,例如:打線式(Wire bonding)、覆晶式(flip chip)或混合式(hybrid,即覆晶式配合打線式)。
  目前覆晶式封裝基板中,可於電性連接墊上形成導電柱,以令後續回焊製程中之焊錫凸塊有較大的接著面積,而增加該焊錫凸塊與導電柱之間的結合力,並提升該封裝基板與半導體晶片結合時之可靠度。藉此,於該封裝基板與晶片覆晶相接合所構成之封裝結構中,所形成之電性接點更能夠承受該封裝基板與晶片之間所產生之應力,而使封裝結構具有更佳的可靠度表現。
  第1A至1C圖係為習知覆晶式封裝基板1之製法的剖視示意圖。
  如第1A圖所示,一基板10之上表面上具有一線路層101與複數形成於電性連接墊(圖略)上之銅材導電柱11,而該基板10之下表面上亦具有一線路層,且該基板10下表面之線路層具有複數植球墊102。該導電柱11具有相對之第一端11a與第二端11b及連結該第一端11a與第二端11b之側面11c,且該導電柱11以其第二端11b結合於該基板10上。
  如第1B圖所示,於該基板10之上、下表面上形成一絕緣保護層12,且該絕緣保護層12形成有一開口120與複數開孔121,以令該導電柱11完全外露於該開口120而露出該基板10之部分上表面,且令各該植球墊102對應外露於各該開孔121。
  如第1C圖所示,於該導電柱11及植球墊102上形成一表面處理層14,以完成該封裝基板1之製作。
  於後續覆晶製程中,如第1D圖所示,將一晶片4藉由複數焊錫凸塊40覆晶結合於該導電柱11上,且經回焊該些焊錫凸塊40,使該焊錫凸塊40完全包覆該導電柱11。再以底膠5形成於該晶片4與該基板10上表面之間,以包覆該些焊錫凸塊40。
  惟,習知封裝基板1中,由於該導電柱11之第一端11a與該開口120底部(即該基板10之上表面)之間的段差h過大,會使該底膠5之填充高度過高,以致於形成該底膠5時該底膠5底部之流動性不佳,而無法排除該底膠5底部所殘餘的空氣,導致空洞(void)現象(如第1D圖所示之圈狀S)之發生,遂致造成可靠度問題與良率損失。
  因此,如何克服上述習知技術之問題,實已成目前亟欲解決的課題。
  鑑於上述習知技術之缺失,本發明係提供一種封裝基板,係包括:一基板之上表面係定義出至少一置晶區,並具有複數導電柱位於該置晶區中,各該導電柱具有相對之第一端與第二端,且各該導電柱係以其第二端結合於該基板;以及絕緣保護層,係形成於該基板上,並包覆該導電柱側面,該絕緣保護層並形成有至少一對應該置晶區中之導電柱之階梯狀開口,以令該置晶區中之各導電柱之第一端凸出該開口之底部但低於該開口之口端。
  本發明復提供一種封裝基板之製法,係包括:提供一具有置晶區之基板;複數導電柱設置於該置晶區中,其中該導電柱具有相對之第一端與第二端,且該導電柱以其第二端結合於該基板上;於該基板上形成絕緣保護層,以包覆該導電柱之側面與該第一端之端面;以及於該絕緣保護層上形成至少一對應該導電柱之開口,以令該導電柱之第一端凸出該開口之底部但低於該開口之口端。
  本發明另提供一種封裝基板之製法,係包括:提供一具有置晶區之基板;複數導電柱設置於該置晶區中,該導電柱具有相對之第一端與第二端,且該導電柱以其第二端結合於該基板上;於該基板上形成第一絕緣保護層,以包覆該導電柱之側面與該第一端之端面;移除該第一絕緣保護層之部分材質,以露出該導電柱之第一端,且該導電柱之第一端係凸出該第一絕緣保護層表面;以及於該第一絕緣保護層上形成至少一第二絕緣保護層,且於該第二絕緣保護層上形成至少一對應該導電柱之開口,以令該導電柱之第一端低於該開口之口端。
  由上可知,本發明之封裝基板,係藉由該絕緣保護層包覆置晶區中之該導電柱,而僅使該導電柱之第一端凸出該開口之底部並低於該開口之口端,以降低該第一端之凸出高度,因而能有效提高底膠的流動性,使底膠內不致殘留空氣,故能避免習知技術產生空洞現象之問題,而達成高良率及高功能性之目的。
  另外,本發明復提供該封裝基板之製法,如下所述。
  以下藉由特定的具體實施例說明本發明之實施方式,熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。 
  須知,本說明書所附圖式所繪示之結構、比例、大小等,均僅用以配合說明書所揭示之內容,以供熟悉此技藝之人士之瞭解與閱讀,並非用以限定本發明可實施之限定條件,故不具技術上之實質意義,任何結構之修飾、比例關係之改變或大小之調整,在不影響本發明所能產生之功效及所能達成之目的下,均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時,本說明書中所引用之如“上”、“下”、“第一”、“第二”、及“一”等之用語,亦僅為便於敘述之明瞭,而非用以限定本發明可實施之範圍,其相對關係之改變或調整,在無實質變更技術內容下,當亦視為本發明可實施之範疇。
  第2A至2D圖係為本發明封裝基板2之製法之第一實施例的剖視示意圖。
  如第2A圖所示,提供一基板20之上表面係定義出至少一置晶區A,並具有複數導電柱21位於該置晶區A中。各該導電柱21具有相對之第一端21a與第二端21b及連結該第一端21a與第二端21b之側面21c,且各該導電柱21以其第二端21b結合於該基板20上。
  於本實施例中,該基板20之一表面(如圖示之上表面)上形成有一線路層201與該導電柱21,而該基板20之另一表面(如圖示之下表面)上亦形成有一線路層201,且該基板20下表面之線路層具有複數植球墊202。
  又,該線路層201可選擇性電性連接該些導電柱21。
  另外,有關基板之內部結構並無特別限制,例如,可依需求進行佈線,且該佈線係電性連通該線路層201、導電柱21及植球墊202,而該導電柱21可形成於電性連接墊(圖略)上。
  如第2B圖所示,於該基板20上形成一絕緣保護層22,以包覆該基板20上表面之線路層201、及該導電柱21之側面21c與該第一端21a之端面。
  於本實施例中,該絕緣保護層22係於該置晶區A周圍形成至少一導膠道25,且該基板20上表面之部分線路層201係選擇性地外露於該導膠道25。
  再者,該絕緣保護層22復形成於該基板20之下表面上,且該絕緣保護層22具有複數開孔221,以令該植球墊202對應外露於該開孔221。
  如第2C圖所示,於該絕緣保護層22上形成至少一開口220,以令該導電柱21之第一端21a位於該開口220中,且該導電柱21之第一端21a係凸出該開口220之底部220b並低於該開口220之口端220a。
  於本實施例中,係藉由光罩燒蝕之方式移除該絕緣保護層22之部分材質,以形成階梯狀之開口220。所述之光罩燒蝕係利用激光多普勒流速測量技術(LDA),即利用透光率計算出金屬面的深度,以移除該絕緣保護層22之部分材質。
  再者,該導膠道25係位於該開口220外圍。
  如第2D圖所示,於該導電柱21之第一端21a及植球墊202上形成一表面處理層24,以完成該封裝基板2之製作。
  於本實施例中,形成該表面處理層24之材質係為化學鍍鎳/金(Ni/Au)、化鎳浸金(ENIG)、或化鎳鈀浸金(ENEPIG)等,但不限於上述。
  於後續置晶製程中,如第2E圖所示,將至少一晶片4藉由複數如焊錫凸塊40之導電凸塊覆晶且回焊結合於該導電柱21之第一端21a上,再以底膠5形成於該晶片4與該開口220底部220b之間,以包覆該些導電凸塊。
  本發明之製法之第一實施例中,係藉由該絕緣保護層22包覆該導電柱21,以將各該導電柱21間的空隙填滿該絕緣保護層22,而僅使該導電柱21之第一端21a凸出該開口220之底部220b並低於該開口220之口端220a,以將該導電柱21之第一端21a之端面與該開口220之底部220b之間的段差t(該段差t即該第一端21a之凸出高度)降至最低。
  因此,於進行填充該底膠5之製程時,本發明之封裝基板2能有效提高該底膠5的流動性,使該底膠5內不會殘留空氣,故可避免習知技術之空洞現象之發生,以達成高良率及高功能性之目的。
  再者,本發明之製法之第一實施例係使用一次防焊製程(形成該絕緣保護層22之製程),故可降低成本並提高該開口220之對位精度。
  第3A至3C圖係為本發明封裝基板3之製法之第二實施例的剖視示意圖。本實施例與第一實施例之相同處不再贅述,特此述明。
  如第3A圖所示,係接續第2A圖之製程,於該基板20之上表面與下表面上形成一第一絕緣保護層32’,以包覆該基板20上表面之線路層201、基板20下表面之線路層(含該植球墊202)、及該導電柱21之側面21c與該第一端21a之端面。
  如第3B圖所示,移除該第一絕緣保護層32’之部分材質,以露出該導電柱21之第一端21a及該植球墊202,且該導電柱21之第一端21a及該植球墊202係凸出該第一絕緣保護層32表面。
  於本實施例中,係藉由研磨、蝕刻或刮除之方式移除該第一絕緣保護層32’之部分材質。具體地,先以填膠方式將各該導電柱21間的空隙填滿該第一絕緣保護層32’,再利用刮刀刮平該第一絕緣保護層32’,以大幅移除該導電柱21之第一端21a之端面上多餘之第一絕緣保護層32’。之後,藉由電漿(Plsama)方式或除膠渣(desmear)液清除該第一絕緣保護層32’剩餘之部分。
  再者,該第一絕緣保護層32仍包覆該基板20上表面之線路層201。
  如第3C圖所示,於該第一絕緣保護層32上形成兩第二絕緣保護層33a,33b,且於該些第二絕緣保護層33a,33b上形成至少一開口330,以令該導電柱21位於該開口330中,且該導電柱21之第一端21a係低於該開口330之口端330a,以完成該封裝基板3之製作。
  於本實施例中,該開口330係為階梯狀,且該階梯狀係由各該第二絕緣保護層33a,33b之不同尺寸開口區所構成,例如,下方開口區小於上方開口區。
  再者,該第一絕緣保護層32與該些第二絕緣保護層33a,33b係可視為一絕緣保護層22’之整體結構,使該基板20上表面之第一絕緣保護層32表面可作為該開口330之底部330b。
  又,該基板20下表面之絕緣保護層22’具有複數階梯狀之開孔331,以令各該植球墊202對應外露於各該開孔331,且亦可於該導電柱21之第一端21a與該植球墊202上形成該表面處理層24。
  另外,於該絕緣保護層22’上亦可形成該導膠道25(第二實施例係圖略)。
  於後續置晶製程中,如第3D圖所示,將至少一晶片4藉由複數如焊錫凸塊40之導電凸塊覆晶且回焊結合於該導電柱21之第一端21a上,再以底膠5形成於該晶片4與該開口330底部330b之間,以包覆該些導電凸塊。
  本發明之製法之第二實施例中,係藉由該第一絕緣保護層32包覆該導電柱21,以將各該導電柱21間的空隙填滿該第一絕緣保護層32,而僅使該導電柱21之第一端21a凸出該第一絕緣保護層32表面並低於該開口330之口端330a,以將該導電柱21之第一端21a之端面與該開口330之底部330b之間的段差t’降至最低,故該封裝基板3能有效提高該底膠5的流動性,使該底膠5內不會殘留空氣。
  本發明復提供一種封裝基板2,3,係包括:一基板20以及一絕緣保護層22,22’。
  所述之基板20係具有複數導電柱21,該導電柱21具有相對之第一端21a與第二端21b,且該導電柱21以其第二端21b結合於該基板20的置晶區中。
  所述之絕緣保護層22,22’係設於該基板20上及該導電柱21之側面21c上,該絕緣保護層22,22’形成有階梯狀開口220,330,以令該導電柱21之第一端21a位於該開口220,330中,且該導電柱21之第一端21a係凸出該開口220b,330b之底部並低於該開口220,330之口端220a,330a。
  所述之封裝基板2,3復包括形成於該導電柱21之第一端21a上的表面處理層24。
  於一實施例中,該封裝基板2,3可包括形成於該開口220,330周圍之導膠道25。
  綜上所述,本發明之封裝基板及其製法,主要藉由該絕緣保護層包覆該導電柱,而僅使該導電柱之第一端凸出該絕緣保護層表面但低於該開口之口端,以降低該導電柱之第一端之凸出高度,而提高底膠的流動性,故可避免空洞現象之問題。
  上述實施例係用以例示性說明本發明之原理及其功效,而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下,對上述實施例進行修改。因此本發明之權利保護範圍,應如後述之申請專利範圍所列。
1,2,3...封裝基板
10,20...基板
101,201...線路層
102,202...植球墊
11,21...導電柱
11a,21a...第一端
11b,21b...第二端
11c,21c...側面
12,22,22’...絕緣保護層
120,220,330...開口
121,221,331...開孔
14,24...表面處理層
220a,330a...口端
220b,330b...底部
25...導膠道
32,32’...第一絕緣保護層
33a,33b...第二絕緣保護層
4...晶片
40...焊錫凸塊
5...底膠
A...置晶區
h,t,t’...段差
S...圈狀
  第1A至1C圖係為習知封裝基板之製法的剖視示意圖;
  第1D圖係為第1C圖之後續置晶製程之剖視示意圖;
  第2A至2D圖係為本發明封裝基板之製法之第一實施例的剖視示意圖;
  第2E圖係為第2D圖之後續置晶製程之剖視示意圖;
  第3A至3C圖係為本發明封裝基板之製法之第二實施例的剖視示意圖;以及
  第3D圖係為第3C圖之後續置晶製程之剖視示意圖。
2...封裝基板
20...基板
201...線路層
202...植球墊
21...導電柱
21a...第一端
21b...第二端
21c...側面
22...絕緣保護層
220...開口
220a...口端
220b...底部
24...表面處理層
25...導膠道

Claims (5)

  1. 一種封裝基板,係包括:基板,其上係定義出至少一置晶區,並具有複數導電柱位於該置晶區中,各該導電柱具有相對之第一端與第二端,且各該導電柱以其第二端結合於該基板;單一絕緣保護層,係形成於該基板上,並包覆該導電柱側面,該絕緣保護層並形成有至少一對應該置晶區中之導電柱之階梯狀開口,以令該置晶區中之各導電柱之第一端凸出該開口之底部但低於該開口之口端;形成於該導電柱之第一端上的表面處理層;以及形成於該開口周圍之導膠道。
  2. 一種封裝基板之製法,係包括:提供一具有置晶區之基板;複數導電柱設置於該置晶區中,其中,該導電柱具有相對之第一端與第二端,且該導電柱以其第二端結合於該基板上;於該基板上形成單一絕緣保護層,以包覆該導電柱之側面與該第一端之端面;於該絕緣保護層上形成至少一對應該導電柱之開口,以令該導電柱之第一端凸出該開口之底部但低於該開口之口端,其中該開口係為階梯狀;於該導電柱之第一端上形成表面處理層;以及於該開口周圍形成導膠道。
  3. 如申請專利範圍第2項所述之封裝基板之製法,其中, 係藉由光罩燒蝕之方式移除該絕緣保護層之部分材質,以形成該開口。
  4. 一種封裝基板之製法,係包括:提供一具有置晶區之基板;複數導電柱設置於該置晶區中,該導電柱具有相對之第一端與第二端,且該導電柱以其第二端結合於該基板上;於該基板上形成第一絕緣保護層,以包覆該導電柱之側面與該第一端之端面;移除該第一絕緣保護層之部分材質,以露出該導電柱之第一端,且該導電柱之第一端係凸出該第一絕緣保護層表面;於該第一絕緣保護層上形成至少一第二絕緣保護層,且於該第二絕緣保護層上形成至少一對應該導電柱之開口,以令該導電柱之第一端低於該開口之口端,其中該開口係為階梯狀;於該導電柱之第一端上形成表面處理層;以及於該開口周圍形成導膠道。
  5. 如申請專利範圍第4項所述之封裝基板之製法,其中,係藉由研磨、蝕刻或刮除之方式移除該第一絕緣保護層之部分材質。
TW101139404A 2012-10-25 2012-10-25 封裝基板及其製法 TWI558278B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101139404A TWI558278B (zh) 2012-10-25 2012-10-25 封裝基板及其製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101139404A TWI558278B (zh) 2012-10-25 2012-10-25 封裝基板及其製法

Publications (2)

Publication Number Publication Date
TW201417648A TW201417648A (zh) 2014-05-01
TWI558278B true TWI558278B (zh) 2016-11-11

Family

ID=51294025

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101139404A TWI558278B (zh) 2012-10-25 2012-10-25 封裝基板及其製法

Country Status (1)

Country Link
TW (1) TWI558278B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200636881A (en) * 2005-04-08 2006-10-16 Phoenix Prec Technology Corp Method for fabricating a flip chip package
TW200924121A (en) * 2007-11-26 2009-06-01 Phoenix Prec Technology Corp Semiconductor package substrate and method of forming same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200636881A (en) * 2005-04-08 2006-10-16 Phoenix Prec Technology Corp Method for fabricating a flip chip package
TW200924121A (en) * 2007-11-26 2009-06-01 Phoenix Prec Technology Corp Semiconductor package substrate and method of forming same

Also Published As

Publication number Publication date
TW201417648A (zh) 2014-05-01

Similar Documents

Publication Publication Date Title
TWI544599B (zh) 封裝結構之製法
TWI497669B (zh) 形成於半導體基板上之導電凸塊及其製法
TWI551199B (zh) 具電性連接結構之基板及其製法
TWI446501B (zh) 承載板、半導體封裝件及其製法
TW201911508A (zh) 電子封裝件
JP2017152646A (ja) 電子部品、電子装置及び電子機器
KR20130098685A (ko) 반도체 패키지
TWI508247B (zh) 半導體裝置及其製法
TWI611486B (zh) 半導體結構及其製法
TW201507064A (zh) 半導體封裝件及其製法
TWI831821B (zh) 半導體封裝
TW201306202A (zh) 半導體封裝件及其製法
TWI544593B (zh) 半導體裝置及其製法
TW201401456A (zh) 基板結構與封裝結構
TWI469294B (zh) 半導體封裝件及其製法
KR20160103786A (ko) 반도체 디바이스 및 그 제조 방법
TWI641094B (zh) 基板結構及其製法
TWI669793B (zh) 基板結構
TWI579937B (zh) 基板結構及其製法暨導電結構
TWI549203B (zh) 防止中介導體橋接之半導體封裝件立體堆疊方法
TWI807827B (zh) 電子封裝件及其製法
TW201637139A (zh) 電子封裝結構及電子封裝件之製法
TWI467723B (zh) 半導體封裝件及其製法
TWI558278B (zh) 封裝基板及其製法
JP4728079B2 (ja) 半導体装置用基板および半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees