TWI556407B - 具金屬閘極之半導體裝置及其製造方法 - Google Patents
具金屬閘極之半導體裝置及其製造方法 Download PDFInfo
- Publication number
- TWI556407B TWI556407B TW100113671A TW100113671A TWI556407B TW I556407 B TWI556407 B TW I556407B TW 100113671 A TW100113671 A TW 100113671A TW 100113671 A TW100113671 A TW 100113671A TW I556407 B TWI556407 B TW I556407B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- gate
- work function
- region
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 41
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 229910052751 metal Inorganic materials 0.000 title description 27
- 239000002184 metal Substances 0.000 title description 27
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 63
- 239000001301 oxygen Substances 0.000 claims description 63
- 229910052760 oxygen Inorganic materials 0.000 claims description 63
- 239000000758 substrate Substances 0.000 claims description 55
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 30
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 14
- 229910052797 bismuth Inorganic materials 0.000 claims description 11
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 11
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims description 9
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- 229910052914 metal silicate Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 66
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 47
- 229910000420 cerium oxide Inorganic materials 0.000 description 25
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 25
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 17
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 16
- 229910052732 germanium Inorganic materials 0.000 description 14
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 12
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 11
- 238000002955 isolation Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 10
- 239000002801 charged material Substances 0.000 description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 10
- 229910052721 tungsten Inorganic materials 0.000 description 10
- 239000010937 tungsten Substances 0.000 description 10
- 230000001965 increasing effect Effects 0.000 description 9
- 229910004129 HfSiO Inorganic materials 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- ZRALSGWEFCBTJO-UHFFFAOYSA-N Guanidine Chemical compound NC(N)=N ZRALSGWEFCBTJO-UHFFFAOYSA-N 0.000 description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- MLTOIJUGARZAAC-UHFFFAOYSA-N N,N,2-trimethylundecan-2-amine Chemical compound CN(C)C(CCCCCCCCC)(C)C MLTOIJUGARZAAC-UHFFFAOYSA-N 0.000 description 2
- CHJJGSNFBQVOTG-UHFFFAOYSA-N N-methyl-guanidine Natural products CNC(N)=N CHJJGSNFBQVOTG-UHFFFAOYSA-N 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- DIOQZVSQGTUSAI-UHFFFAOYSA-N decane Chemical compound CCCCCCCCCC DIOQZVSQGTUSAI-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- SWSQBOPZIKWTGO-UHFFFAOYSA-N dimethylaminoamidine Natural products CN(C)C(N)=N SWSQBOPZIKWTGO-UHFFFAOYSA-N 0.000 description 2
- 238000006396 nitration reaction Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005191 phase separation Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本發明請求在2010年7月30日提出之韓國專利申請案第10-2010-0074356號的優先權益，其在此全部併入作為參考。
本發明之例示具體實例係關於一種半導體裝置製造方法，且更具體而言，係關於一種具金屬閘極之半導體裝置及製造該半導體裝置之方法。
以高資料率操作之半導體裝置係包括NMOSFETs及PMOSFETs。由於NMOSFET及PMOSFET均以高速操作，其希望NMOSFETs之閘電極與PMOSFETs之閘電極各具有合適之功函數以具有最適特徵。換言之，NMOSFETs之閘電極的功函數可能接近矽導帶(conduction band)邊緣之能階，且PMOSFETs之閘電極的功函數可能接近矽價帶(valence band)邊緣之能階。在此情形，NMOSFETs及PMOSFETs之通道可形成表面通道。因此NMOSFETs及PMOSFETs均可以高速操作。
第1圖係圖解習知半導體裝置之結構。
參考第1圖，隔離層12係形成於半導體基板11上。隔離層12界定在半導體基板11中形成NMOSFET之第一區101、及形成PMOSFET之第二區102。第一閘極103係形成於第一區101上，且第二閘極104係形成於第二區102上。第一閘極103係藉由將氧化矽(SiO2)層13A、摻N+-多晶矽層14A與鎢(W)層15A堆疊而形成。第二閘極104係藉由將氧化矽(SiO2)層13B、摻P+-多晶矽層14B與鎢(W)層15B堆疊而形成。
依照上述之習知半導體裝置，為了增加驅動電流之目的而將氧化矽(SiO2)層13A與13B生長成具有小於30埃之厚度。然而由於直接穿隧效應(tunneling effect)而可能增加洩漏電流(leakage current)值。因而關閉狀態特徵可能退化，如此將該技術應用於低電力行動產品時受限。
此外，為了形成作為閘電極之摻N+-多晶矽層14A與摻P+-多晶矽層14B，習知技術可能需要實行複雜之製程，如實行多晶矽沉積之程序、微影術程序及離子植入程序。
又摻P+-多晶矽層14B之摻染劑(dopant)(如硼)可能滲入P+-多晶矽層14B下方之閘極絕緣層，其為氧化矽(SiO2)層13B，且增加洩漏電流。
此外，依照習知技術，由於閘電極係由摻雜N-型及P-型雜質之多晶矽層所形成，其電阻率高，且NMOSFETs及PMOSFETs之操作速度由於在此閘電極中所形成之耗乏區而可能降低。
本發明之例示具體實例係關於一種可降低閘極絕緣層之洩漏電流且增加操作電流的半導體裝置，及其製造方法。
依照本發明之一個例示具體實例，一種半導體裝置係包括：形成於基板上且具有高介電常數之閘極絕緣層、形成於該閘極絕緣層上之閘電極、及形成於基板與該閘極絕緣層之間且誘發閘電極之功函數偏移的功函數控制層。
該功函數控制層可包括第一層及每單位面積之氧濃度較第一層高的第二層。該第一層可包括氧化矽層，且該第二層可包括氧化鋁層。該功函數控制層可包括第一層、及每單位面積之氧濃度較第一層低的第二層。該第一層可包括氧化矽層，且該第二層可包括氧化鑭層。
依照本發明之另一個例示具體實例，一種半導體裝置係包括：形成於基板之第一與第二區上且具有高介電常數之閘極絕緣層；形成於該閘極絕緣層上之閘電極；及形成於基板與該閘極絕緣層之間，且係設計成增加基板第一區中閘電極之功函數，以及降低基板第二區中閘電極之功函數的功函數控制層。
依照本發明之又一個例示具體實例，一種製造半導體裝置之方法係包括：在基板之第一區上形成第一功函數控制層；在基板之第二區上形成第二功函數控制層；在形成第一功函數控制層與第二功函數控制層之後，在基板上形成具有高介電常數之閘極絕緣層；在該閘極絕緣層上形成閘極傳導層；及藉由蝕刻閘極傳導層、閘極絕緣層、第一功函數控制層、與第二功函數控制層而各在第一區與第二區中形成具有不同功函數之第一閘極與第二閘極。
第一區可為形成PMOSFET之區域，且第一閘極可為PMOSFET之閘極。第二區可為形成PMOSFET之區域，且第二閘極可為NMOSFET之閘極。
以下參考附圖而更詳細地揭述本發明之例示具體實例。然而本發明可以不同之形式具體化，且不應視為限於在此所述之具體實例。而是提供這些具體實例使本揭示完整而完全，且對熟悉該技術領域者完全地表達本發明之範圍。在全部揭示中，在本發明之各圖及具體實例中同樣之參考號碼係指同樣之部分。
圖式未必按比例，且在某些情形為了明確地圖解具體實例之特點而可能誇大比例。在指稱第一層係在第二層「上」或在基板「上」時，其不僅指將第一層直接形成於第二層或基板上之情形，亦指在第一層與第二層或基板之間存在第三層之情形。
本發明之技術係使用具有高介電常數之金屬矽酸鹽作為閘極絕緣層，以藉由降低洩漏電流而改良關閉狀態特徵。該金屬矽酸鹽可包括矽酸鉿(HfSiO)。
又以金屬氮化物形成閘電極以增加驅動電流。金屬氮化物層可包括氮化鈦(TiN)層。又功函數控制層係形成以誘發閘電極之功函數偏移，使得驅動電流增加。功函數控制層係增加或降低閘電極之功函數。在NMOSFET中可形成功函數控制層以降低閘電極之功函數。在PMOSFET中可形成功函數控制層以增加閘電極之功函數。
第2A圖係圖解依照本發明第一例示具體實例之半導體裝置。
參考第2A圖，將第一區202與第二區203彼此電分離之隔離層204係形成於基板201上。第一區202為PMOSFET用區域，及第二區203為NMOSFET用區域。基板201可為矽基板。
第一閘極G1與第二閘極G2係形成於基板201上。第一閘極G1係形成於第一區202上且變成PMOSFET之閘極。第二閘極G2係形成於第二區203上且變成NMOSFET之閘極。
第一閘極G1係藉由首先將第一功函數控制層23、第一閘極絕緣層25、與第一閘電極26堆疊而形成。第一閘極絕緣層25係包括具有高介電常數(即高k)之高介電層。第一閘極絕緣層25係由金屬矽酸鹽所形成。依照本發明之一個例示具體實例，該金屬矽酸鹽可包括矽酸鉿(HfSiO)。第一閘電極26係包括金屬氮化物層。依照本發明之一個例示具體實例，第一閘電極26可包括氮化鈦(TiN)層。
第一功函數控制層23係形成於基板201與第一閘極絕緣層25之間，且誘發第一閘電極26之功函數偏移。具體而言，第一功函數控制層23增加第一閘電極26之功函數。第一功函數控制層23係包括第一界面層21、及每單位面積之氧濃度較第一界面層21高的第一覆蓋層22。第一界面層21可包括氧化矽(SiO2)層，且第一覆蓋層22可包括氧化鋁(Al2O3)層。該氧化矽(SiO2)層係具有大約1莫耳/體積之氧濃度，而該氧化鋁(Al2O3)層係具有大約1.37莫耳/體積之氧濃度。因而在該氧化矽(SiO2)層與該氧化鋁層之間形成偶極。例如在該氧化矽(SiO2)層與該氧化鋁層彼此接觸時，該氧化鋁層之氧擴散至該氧化矽(SiO2)層中。因而在該氧化鋁層中形成氧空位且具氧空位之氧化鋁層變成正電性，及氧擴散至其中之氧化矽(SiO2)層變成負電性。結果在各為正電性及負電性之兩種材料之間形成偶極。依照本發明之一個例示具體實例，在將氧化鋁層形成於氧化矽(SiO2)層上時，該氧化鋁層變成正電性且該氧化矽(SiO2)層變成負電性。因此第一閘電極26之功函數增加。
同時第二閘極G2係藉由首先將第二功函數控制層33、第二閘極絕緣層34、與第二閘電極35堆疊而形成。第二閘極絕緣層34係包括具有高介電常數(即高k)之高介電層。第二閘極絕緣層34可由矽酸鉿(HfSiO)形成。第二閘電極35係包括金屬氮化物層。依照本發明之一個例示具體實例，第二閘電極35可包括氮化鈦(TiN)層。
第二功函數控制層33係形成於基板201與第二閘極絕緣層34之間，且係誘發第二閘電極35之功函數偏移。具體而言，第二功函數控制層33降低第二閘電極35之功函數。第二功函數控制層33係包括第二界面層31、及每單位面積之氧濃度較第二界面層31低的第二覆蓋層32。第二界面層31可包括氧化矽(SiO2)層，且第二覆蓋層32可包括氧化鑭(La2O3)層。該氧化矽(SiO2)層係具有大約1莫耳/體積之氧濃度，而該氧化鑭(La2O3)層係具有大約0.88莫耳/體積之氧濃度。因而在該氧化矽(SiO2)層與該氧化鑭(La2O3)層之間形成偶極。例如在該氧化矽(SiO2)層與該氧化鑭(La2O3)層彼此接觸時，該氧化矽(SiO2)層之氧擴散至該氧化鑭(La2O3)層中。因而在該氧化矽(SiO2)層中形成氧空位。如此具氧空位之氧化矽(SiO2)層變成正電性，及氧擴散至其中之氧化鑭(La2O3)層變成負電性。結果在正電性材料與負電性材料之間形成偶極。依照本發明之一個例示具體實例，在將氧化鑭(La2O3)層形成於氧化矽(SiO2)層上時，該氧化矽(SiO2)層變成正電性且該氧化鑭(La2O3)層變成負電性。因此第二閘電極35之功函數降低。
第一閘極G1與第二閘極G2係各包括抗反應層41、及堆疊在第一閘電極26與第二閘電極35上之低電阻金屬層42。抗反應層41係包括多晶矽層。該多晶矽層係摻雜高濃度之N-型雜質。低電阻金屬層42係由用於降低各閘極之電阻的材料所形成。例如低電阻金屬層42可包括鎢(W)層。
在第一閘極G1之第一閘極絕緣層25與第一覆蓋層22之間可另外形成氧化鑭(La2O3)層24。
第2B圖係圖解依照本發明第二例示具體實例之半導體裝置。
參考第2B圖，將第一區202與第二區203彼此電隔離之隔離層204係形成於基板201上。第一區202為PMOSFET區，及第二區203為NMOSFET區。基板201可包括矽基板。
第一閘極G1係藉由首先將第一功函數控制層23、第一閘極絕緣層25、與第一閘電極26堆疊而形成。第一閘極絕緣層25係包括具有高介電常數(即高k)之高介電層。第一閘極絕緣層25係由金屬矽酸鹽所形成。依照本發明之一個例示具體實例，該金屬矽酸鹽可包括矽酸鉿(HfSiO)。第一閘電極26係包括金屬氮化物層。依照本發明之一個例示具體實例，第一閘電極26可包括氮化鈦(TiN)層。
第一功函數控制層23係形成於基板201與第一閘極絕緣層25之間，且係誘發第一閘電極26之功函數偏移。具體而言，第一功函數控制層23增加第一閘電極26之功函數。第一功函數控制層23係包括第一界面層21、及每單位面積之氧濃度較第一界面層21高的第一覆蓋層22。第一界面層21可包括氧化矽(SiO2)層，且第一覆蓋層22可包括氧化鋁(Al2O3)層。該氧化矽(SiO2)層係具有大約1莫耳/體積之氧濃度，而該氧化鋁(Al2O3)層係具有大約1.37莫耳/體積之氧濃度。因而在該氧化矽(SiO2)層與該氧化鋁層之間形成偶極。例如在該氧化矽(SiO2)層與該氧化鋁層彼此接觸時，該氧化鋁層之氧擴散至該氧化矽(SiO2)層中。因而在該氧化鋁層中形成氧空位，如此具氧空位之氧化鋁層變成正電性，及氧擴散至其中之氧化矽(SiO2)層變成負電性。結果在正電性材料與負電性材料之間形成偶極。依照本發明之一個例示具體實例，在將氧化鋁層形成於氧化矽(SiO2)層上時，該氧化鋁層變成正電性且該氧化矽(SiO2)層變成負電性。因此第一閘電極26之功函數增加。
同時第二閘極G2係藉由首先將第二功函數控制層33、第二閘極絕緣層34、與第二閘電極35堆疊而形成。第二閘極絕緣層34係包括具有高介電常數(即高k)之高介電層。第二閘極絕緣層34係由金屬矽酸鹽所形成。依照本發明之一個例示具體實例，該金屬矽酸鹽可包括矽酸鉿(HfSiO)。第二閘電極35係包括金屬氮化物層。依照本發明之一個例示具體實例，第二閘電極35可包括氮化鈦(TiN)層。
第二功函數控制層33係形成於基板201與第二閘極絕緣層34之間，且係誘發第二閘電極35之功函數偏移。具體而言，第二功函數控制層33降低第二閘電極35之功函數。第二功函數控制層33係包括第二界面層31、及每單位面積之氧濃度較第二界面層31低的第二覆蓋層32。第二界面層31可包括氧化矽(SiO2)層，且第二覆蓋層32可包括氧化鑭(La2O3)層。該氧化矽(SiO2)層係具有大約1莫耳/體積之氧濃度，而該氧化鑭(La2O3)層係具有大約0.88莫耳/體積之氧濃度。因而在該氧化矽(SiO2)層與該氧化鑭(La2O3)層之間形成偶極。例如在該氧化矽(SiO2)層與該氧化鑭(La2O3)層彼此接觸時，該氧化矽(SiO2)層之氧擴散至該氧化鑭(La2O3)層中。因而在該氧化矽(SiO2)層中形成氧空位。如此具氧空位之氧化矽(SiO2)層變成正電性，及氧擴散至其中之氧化鑭(La2O3)層變成負電性。結果在正電性材料與負電性材料之間形成偶極。依照本發明之一個例示具體實例，在將氧化鑭(La2O3)層形成於氧化矽(SiO2)層上時，該氧化矽(SiO2)層變成正電性且該氧化鑭(La2O3)層變成負電性。因此第二閘電極35之功函數降低。
第一閘極G1與第二閘極G2係各包括抗反應層41、及堆疊在第一閘電極26與第二閘電極35上之低電阻金屬層42。抗反應層41係包括多晶矽層。該多晶矽層係摻雜高濃度之N-型雜質。低電阻金屬層42係由用於降低各閘極之電阻的材料所形成。例如低電阻金屬層42可包括鎢(W)層。
在第2B圖所示之例示具體實例中，第一閘極G1不包括氧化鑭(La2O3)層。依照上示之例示具體實例，由於第一閘極絕緣層25及第二閘極絕緣層34係包括金屬矽酸鹽，其抑制洩漏電流之產生。
由於第一閘電極26及第二閘電極35各係包括氮化鈦層，其改良閘極及閘極絕緣層之界面特徵，因而亦可改良其電子移動力特徵。
又由於適合PMOSFET及/或NMOSFET之閘電極之功函數偏移係藉由在第一閘極絕緣層25及第二閘極絕緣層34之下形成第一功函數控制層23及第二功函數控制層33而誘發，PMOSFET及/或NMOSFET之低限電壓(threshold voltage)降低。
此外，洩漏電流之產生因使用金屬矽酸鹽作為第一閘極絕緣層25及第二閘極絕緣層34而抑制，且驅動電流因使用氮化鈦層作為第一閘電極26及第二閘電極35，以及因在第一閘極絕緣層25及第二閘極絕緣層34之下形成第一功函數控制層23及第二功函數控制層33而增加。
第3及4圖係說明依照本發明例示具體實例之功函數控制層的偶極形成原理。第3圖係顯示適用於PMOSFET之情形，及第4圖係顯示適用於NMOSFET之情形。
參考第3圖，氧化矽(SiO2)層係具有大約1莫耳/體積之氧濃度，而氧化鋁層係具有大約1.37莫耳/體積之氧濃度。因而在氧化矽(SiO2)層與氧化鋁層之間形成偶極29。例如在該氧化矽(SiO2)層與該氧化鋁層彼此接觸時，該氧化鋁層之氧27擴散至該氧化矽(SiO2)層中。因而在該氧化鋁層中形成氧空位28。如此具氧空位28之氧化鋁層變成正電性，及氧27擴散至其中之氧化矽(SiO2)層變成負電性。結果在正電性材料與負電性材料之間形成偶極29。依照本發明之一個例示具體實例，在將氧化鋁層形成於氧化矽(SiO2)層上時，該氧化鋁層變成正電性且該氧化矽(SiO2)層變成負電性。因此PMOSFET之閘電極26的功函數增加。
參考第4圖，首先氧化矽(SiO2)層係具有大約1莫耳/體積之氧濃度，而氧化鑭(La2O3)層係具有大約0.88莫耳/體積之氧濃度。因而在氧化矽(SiO2)層與氧化鑭(La2O3)層之間形成偶極38。例如在該氧化矽(SiO2)層與該氧化鑭(La2O3)層彼此接觸時，該氧化矽(SiO2)層之氧36擴散至該氧化鑭(La2O3)層中。因而在該氧化矽(SiO2)層中形成氧空位37。如此具氧空位37之氧化矽(SiO2)層變成正電性，及氧擴散至其中之氧化鑭(La2O3)層變成負電性。結果在正電性材料與負電性材料之間形成偶極38。依照本發明之一個例示具體實例，在將氧化鑭(La2O3)層形成於氧化矽(SiO2)層上時，該氧化矽(SiO2)層變成正電性且該氧化鑭(La2O3)層變成負電性。因此NMOSFET之閘電極的功函數降低。
如上所述，在氧化矽(SiO2)層與接觸氧化矽(SiO2)層之材料之間形成偶極29與38。
第5A至5F圖係說明製造依照本發明第一例示具體實例之半導體裝置之方法。
參考第5A圖，用於將PMOSFET區與NMOSFET區彼此電隔離之隔離層52係形成於PMOSFET區與NMOSFET區接觸之基板51上。基板51可包括矽基板。隔離層52可經由淺溝槽隔離(STI)法而形成。雖然在圖示中未圖解，P-型井係形成於基板51之NMOSFET區，且N-型井係形成於基板51之PMOSFET區。
界面層53係形成於基板51上。在形成界面層53之前，其實行清洗程序以從基板51之表面移除天然氧化物層。該清洗程序係包括氟化氫(HF)清洗程序。該HF清洗程序以氫將基板51表面上之懸鍵鈍化。結果抑制氧化物層之形成，直到實行後續之程序。
界面層53係包括氧化矽(SiO2)層。在基板51包括矽基板之處，界面層53可為藉由將矽基板之表面氧化而生長之氧化矽(SiO2)層。界面層53可生長成具有大約10埃之厚度。依照一個例示具體實例，界面層53係經由使用臭氧(O3)之濕氧化法而生長。界面層53改良基板之界面特徵，因而改良電子移動力。
第一覆蓋層54係形成於界面層53上。第一覆蓋層54係包括氧化鋁(Al2O3)層。該氧化鋁(Al2O3)層係經由原子層沉積(ALD)法而生長成具有大約10埃之厚度。依照ALD法，氧化鋁(Al2O3)層係藉由將三甲基鋁(TMA)與臭氧(O3)在大約450℃之溫度接觸而生長。第一覆蓋層54為用於PMOSFET之層。
作為第一覆蓋層54之氧化鋁(Al2O3)層的每單位面積之氧濃度係較作為界面層53之氧化矽(SiO2)層為高。例如該氧化矽(SiO2)層係具有大約1莫耳/體積之氧濃度，而該氧化鋁(Al2O3)層係具有大約1.37莫耳/體積之氧濃度。
由於氧化鋁(Al2O3)層與氧化矽(SiO2)層的每單位面積之氧濃度不同，氧從氧化鋁(Al2O3)層擴散至氧化矽(SiO2)層。在氧擴散時，其在氧化鋁(Al2O3)層中形成氧空位，且具氧空位之氧化鋁(Al2O3)層變成正電性。另一方面，氧化矽(SiO2)層由於氧擴散至氧化矽(SiO2)層中而變成負電性。結果在該氧化鋁(Al2O3)層與該氧化矽(SiO2)層之間形成偶極。在形成偶極時，後續形成之閘電極的功函數增加。由於氧化鋁(Al2O3)層僅殘留於在後續程序中形成PMOSFET之第二區中，PMOSFET之閘電極的功函數增加。
其對第一覆蓋層54實行微影術程序而形成覆蓋PMOSFET區之光阻圖案55，且將NMOSFET區中之第一覆蓋層54曝光。即光阻圖案55係覆蓋PMOSFET區中之第一覆蓋層54。
參考第5B圖，其使用光阻圖案55作為蝕刻障壁而移除一部分之第一覆蓋層54。因而第一覆蓋層圖案54A殘留在PMOSFET區上，且移除NMOSFET區上之第一覆蓋層54。其可實行選擇性地移除氧化鋁(Al2O3)之清洗程序，以從NMOSFET區之上部移除第一覆蓋層54。
該清洗程序係在移除光阻圖案55後實行。
參考第5C圖，其在包括第一覆蓋層圖案54A之基板結構上形成氧化鑭(La2O3)層作為第二覆蓋層56。該氧化鑭(La2O3)層係藉由實行ALD法而生長成具有大約10埃之厚度。依照ALD法，氧化鑭(La2O3)層係藉由將參(二-四甲基庚二酸)鑭(La(tmhd)3)與H2O在大約310℃之溫度接觸而生長。
參考第5D圖，其在包括第二覆蓋層56之基板結構上形成閘極絕緣層57。閘極絕緣層57係包括金屬矽酸鹽層，如矽酸鉿(HfSiO)層。該矽酸鉿(HfSiO)層係經由金屬有機原子層沉積(MOALD)法而生長成具有大約30埃之厚度。依照MOALD法，矽酸鉿(HfSiO)層係藉由將肆乙基甲基胺基鉿(TEMAH)、參(二甲基胺基)矽烷(tris-DMASiH)與臭氧(O3)彼此接觸，或者藉由將肆乙基甲基胺基鉿(TEMAH)、參(二甲基胺基)矽烷(tris-DMASiH)與臭氧(O3)在大約330℃之溫度彼此接觸而生長。
繼而實行電漿硝化程序。該電漿硝化程序係在氬氣(Ar)與氮氣(N2)之大氣中，在大約1.0托耳之壓力下於大約600℃之溫度施加大約3仟瓦之電力歷時大約120秒而實行。電漿硝化程序誘發氮滲入矽酸鉿層中，因而在後續之高溫熱處理期間防止矽酸鉿相分離。
繼而實行退火程序。此程序係稱為介電後退火(PDA)程序。該退火程序係在氮氣(N2)之大氣中，在大約10托耳之壓力下於大約950℃之溫度實行大約60秒。經由該退火程序而將矽酸鉿層密化。
經由上述之電漿硝化程序及PDA程序可將矽酸鉿層(作為閘極絕緣層57)之洩漏電流最小化。
參考第5E圖，閘極傳導層58係形成於基板結構上。閘極傳導層58係包括氮化鈦(TiN)層。該氮化鈦(TiN)層係經由電漿增強原子層沉積(PEALD)法而生長成具有大約60埃之厚度。依照PEALD法，氮化鈦(TiN)層係在大約300℃之溫度形成。氮化鈦(TiN)層可藉由將鈦有機物質與氮電漿反應而形成。
其在閘極傳導層58上形成多晶矽層作為抗反應層59。該多晶矽層係在大約1.0托耳之壓力下於大約550℃之溫度形成而具有大約800埃之厚度。多晶矽層係藉由將矽烷(SiH4)與膦(PH3)反應而形成。多晶矽層係包括高濃度N-型雜質。因而多晶矽層係包括摻N+-多晶矽層。
抗反應層59防止閘極傳導層58與鎢(W)層60(其在以後形成)之間的反應。
鎢(W)層60係形成於抗反應層59上以降低閘電極之電阻率。
參考第5F圖，其經由微影術程序而形成閘罩(未示)，且實行閘極蝕刻程序。
結果在基板51之PMOSFET區上形成第一閘極G1，及在基板51之NMOSFET區上形成第二閘極G2。第一閘極G1變成PMOSFET之閘極，及第二閘極G2變成NMOSFET之閘極。第二閘極G2係包括界面層53、第二覆蓋層56、閘極絕緣層57、及閘電極58B。第一閘極G1係包括界面層53、第一覆蓋層圖案54A、第二覆蓋層56、閘極絕緣層57、及閘電極58A。各第一閘極G1及第二閘極G2進一步包括抗反應層59、及形成於閘電極58A與58B上之鎢(W)層60。
同時，其可依照如第一例示具體實例之相同方法，實行製造依照本發明第二例示具體實例之半導體裝置之方法，除了從PMOSFET區移除第二覆蓋層56。
例如為了從第一閘極G1移除第二覆蓋層56，其可在第5C圖之程序之後從PMOSFET區選擇性地移除第二覆蓋層56。依照本發明第二例示具體實例之半導體裝置係具有其中在第5F圖之結構中移除第一閘極G1之第二覆蓋層56的最終結構。
依照本發明之一個例示具體實例，由於使用具有高介電常數之金屬矽酸鹽作為NMOSFET及PMOSFET，其改良關閉狀態特徵，且因抑制其中之洩漏電流而降低電力消耗。因此可適用於行動DRAM產品。
亦因為使用誘發閘電極之功函數偏移的物質，其誘發適合NMOSFET及PMOSFET之功函數偏移而降低低限電壓。結果操作速度經由驅動電流之增加而增加，且本發明之技術可適用於高速DRAM產品。
因為使用金屬氮化物層作為閘電極且使用金屬矽酸鹽作為閘極絕緣層，其改良閘電極與閘極絕緣層之間的界面特徵。因此改良電子轉移特徵且增加驅動電流而降低低限電壓。
雖然本發明已針對指定具體實例而揭述，其可進行各種變化及修改而不背離本發明之精神及範圍(如以下申請專利範圍所界定)，對熟悉該技術領域者為顯而易知。
11．．．半導體基板
12．．．隔離層
13A．．．氧化矽(SiO2)層
13B．．．氧化矽(SiO2)層
14A．．．摻N+-多晶矽層
14B．．．摻P+-多晶矽層
15A．．．鎢(W)層
15B．．．鎢(W)層
21．．．第一界面層
22．．．第一覆蓋層
23．．．第一功函數控制層
24．．．氧化鑭(La2O3)層
25．．．第一閘極絕緣層
26．．．第一閘電極
27．．．氧
28．．．氧空位
29．．．偶極
31．．．第二界面層
32．．．第二覆蓋層
33．．．第二功函數控制層
34．．．第二閘極絕緣層
35．．．第二閘電極
36．．．氧
37．．．氧空位
38．．．偶極
41．．．抗反應層
42．．．低電阻金屬層
51．．．基板
52．．．隔離層
53．．．界面層
54．．．第一覆蓋層
54A．．．第一覆蓋層圖案
55．．．光阻圖案
56．．．第二覆蓋層
57．．．閘極絕緣層
58．．．閘極傳導層
58A．．．閘電極
58B．．．閘電極
59．．．抗反應層
60．．．鎢(W)層
101．．．第一區
102．．．第二區
103．．．第一閘極
104．．．第二閘極
201．．．基板
202．．．第一區
203．．．第二區
204．．．隔離層
G1．．．第一閘極
G2．．．第二閘極
第1圖係圖解習知半導體裝置之結構。
第2A圖係圖解依照本發明第一例示具體實例之半導體裝置。
第2B圖係圖解依照本發明第二例示具體實例之半導體裝置。
第3及4圖係說明依照本發明例示具體實例之功函數控制層的偶極形成原理。
第5A至5F圖係例示地說明製造依照本發明第一例示具體實例之半導體裝置之方法。
21．．．第一界面層
22．．．第一覆蓋層
23．．．第一功函數控制層
24．．．氧化鑭(La2O3)層
25．．．第一閘極絕緣層
26．．．第一閘電極
31．．．第二界面層
32．．．第二覆蓋層
33．．．第二功函數控制層
34．．．第二閘極絕緣層
35．．．第二閘電極
41．．．抗反應層
42．．．低電阻金屬層
201．．．基板
202．．．第一區
203．．．第二區
204．．．隔離層
G1．．．第一閘極
G2．．．第二閘極
Claims (20)
- 一種半導體裝置，其係包含：形成於基板上且具有高介電常數之閘極絕緣層；形成於該閘極絕緣層上之閘電極；及形成於基板與該閘極絕緣層之間且誘發閘電極之功函數偏移的功函數控制層；其中該功函數控制層包含第一層、形成在該第一層上的第二層以及形成在該第二層上的第三層；其中該第一層具有比該第三層高的每單位面積之氧濃度；其中該第一層具有比該第二層低的每單位面積之氧濃度。
- 如申請專利範圍第1項之半導體裝置，其中該第一層係包含氧化矽層，且該第二層係包含氧化鋁層。
- 如申請專利範圍第1項之半導體裝置，其中該第三層係包含氧化鑭層。
- 如申請專利範圍第1項之半導體裝置，其中該閘極絕緣層係包含金屬矽酸鹽層。
- 如申請專利範圍第1項之半導體裝置，其中該閘極絕緣層係包含矽酸鉿層。
- 如申請專利範圍第1項之半導體裝置，其中該閘電極係包含氮化鈦層。
- 一種半導體裝置，其係包含：形成於基板之第一與第二區上且具有高介電常數之 閘極絕緣層；形成於該閘極絕緣層上之閘電極；及形成於基板與該閘極絕緣層之間，且係設計成增加基板第一區中閘電極之功函數，以及降低基板第二區中閘電極之功函數的功函數控制層；其中在該第一區中的該功函數控制層包含第一層、形成在該第一層上的第二層以及形成在該第二層上的第三層；其中該第一層具有比該第三層高的每單位面積之氧濃度；其中該第一層具有比該第二層低的每單位面積之氧濃度。
- 如申請專利範圍第7項之半導體裝置，其中該第一層係包含氧化矽層，且該第二層係包含氧化鋁層。
- 如申請專利範圍第7項之半導體裝置，其中該閘極絕緣層係包含矽酸鉿層。
- 如申請專利範圍第7項之半導體裝置，其中該閘電極係包含氮化鈦層。
- 如申請專利範圍第7項之半導體裝置，其中第一區及第二區係各包含基板之PMOSFET區及NMOSFET區。
- 如申請專利範圍第7項之半導體裝置，其中該第三層係包含氧化鑭層。
- 一種製造半導體裝置之方法，其係包含： 在基板之第一區上形成第一功函數控制層；在基板之第二區上形成第二功函數控制層；在該第一與第二功函數控制層上形成具有高介電常數之閘極絕緣層；在該閘極絕緣層上形成閘極傳導層；及藉由蝕刻閘極傳導層、閘極絕緣層、第一功函數控制層、與第二功函數控制層而各在第一區與第二區中形成具有不同功函數之第一閘極與第二閘極；其中該第一功函數控制層包含第一層、形成在該第一層上的第二層以及形成在該第二層上的第三層；其中該第一層具有比該第三層高的每單位面積之氧濃度；其中該第一層具有比該第二層低的每單位面積之氧濃度。
- 如申請專利範圍第13項之方法，其中第一區為形成PMOSFET之區域，且第一閘極為PMOSFET之閘極。
- 如申請專利範圍第13項之方法，其中第一功函數控制層係藉由將氧濃度不同之材料組合以增加第一閘極之功函數而形成。
- 如申請專利範圍第13項之方法，其中第二區為形成NMOSFET之區域，且第二閘極為NMOSFET之閘極。
- 如申請專利範圍第16項之方法，其中第二功函數控制層係藉由將氧濃度不同之材料組合以降低第二閘極之功 函數而形成。
- 如申請專利範圍第16項之方法，其中第二功函數控制層係藉由將氧化矽層與氧化鑭層循序地堆疊而形成。
- 如申請專利範圍第13項之方法，其中閘極絕緣層係包含金屬矽酸鹽層。
- 如申請專利範圍第13項之方法，其中閘電極係包含氮化鈦層。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100074356A KR101282343B1 (ko) | 2010-07-30 | 2010-07-30 | 금속게이트를 갖는 반도체장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201205782A TW201205782A (en) | 2012-02-01 |
| TWI556407B true TWI556407B (zh) | 2016-11-01 |
Family
ID=45525872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100113671A TWI556407B (zh) | 2010-07-30 | 2011-04-20 | 具金屬閘極之半導體裝置及其製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8653611B2 (zh) |
| KR (1) | KR101282343B1 (zh) |
| CN (1) | CN102347362B (zh) |
| TW (1) | TWI556407B (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102110650A (zh) * | 2009-12-29 | 2011-06-29 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| JP5521726B2 (ja) * | 2010-04-16 | 2014-06-18 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US8987096B2 (en) * | 2012-02-07 | 2015-03-24 | United Microelectronics Corp. | Semiconductor process |
| KR20140034347A (ko) * | 2012-08-31 | 2014-03-20 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR101977286B1 (ko) * | 2012-12-27 | 2019-05-30 | 에스케이하이닉스 주식회사 | 듀얼 일함수 게이트스택, 그를 구비한 반도체장치 및 제조 방법 |
| KR102084657B1 (ko) * | 2013-11-04 | 2020-03-04 | 에스케이하이닉스 주식회사 | 트랜지스터의 문턱전압조절을 위한 방법 및 게이트구조물 |
| KR102057431B1 (ko) | 2013-11-05 | 2019-12-19 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102155511B1 (ko) * | 2013-12-27 | 2020-09-15 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102211254B1 (ko) | 2015-02-03 | 2021-02-04 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102356701B1 (ko) * | 2015-09-21 | 2022-01-27 | 삼성전자주식회사 | 집적회로 소자 및 그 제조 방법 |
| US9859392B2 (en) | 2015-09-21 | 2018-01-02 | Samsung Electronics Co., Ltd. | Integrated circuit device and method of manufacturing the same |
| CN106611788B (zh) | 2015-10-26 | 2019-12-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US10431583B2 (en) | 2016-02-11 | 2019-10-01 | Samsung Electronics Co., Ltd. | Semiconductor device including transistors with adjusted threshold voltages |
| US9799519B1 (en) * | 2016-06-24 | 2017-10-24 | International Business Machines Corporation | Selective sputtering with light mass ions to sharpen sidewall of subtractively patterned conductive metal layer |
| US11245020B2 (en) * | 2017-01-04 | 2022-02-08 | International Business Machines Corporation | Gate-all-around field effect transistor having multiple threshold voltages |
| US10128347B2 (en) * | 2017-01-04 | 2018-11-13 | International Business Machines Corporation | Gate-all-around field effect transistor having multiple threshold voltages |
| KR102295721B1 (ko) * | 2017-09-08 | 2021-08-30 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| EP3660924A1 (en) * | 2018-11-30 | 2020-06-03 | IMEC vzw | A pmos low thermal-budget gate stack |
| CN110010691B (zh) * | 2019-04-11 | 2022-07-12 | 中国科学院微电子研究所 | 负电容场效应晶体管及其制备方法 |
| US11309387B2 (en) * | 2019-11-05 | 2022-04-19 | Nanya Technology Corporation | Semiconductor device and method for fabricating the same |
| US11430698B2 (en) * | 2020-05-19 | 2022-08-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | In-situ formation of metal gate modulators |
| US11961895B2 (en) * | 2021-09-08 | 2024-04-16 | International Business Machines Corporation | Gate stacks with multiple high-κ dielectric layers |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100187612A1 (en) * | 2009-01-27 | 2010-07-29 | Daisuke Ikeno | Semiconductor device and method of manufacturing the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6727148B1 (en) * | 1998-06-30 | 2004-04-27 | Lam Research Corporation | ULSI MOS with high dielectric constant gate insulator |
| JP4057770B2 (ja) * | 2000-10-11 | 2008-03-05 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| US6861712B2 (en) | 2003-01-15 | 2005-03-01 | Sharp Laboratories Of America, Inc. | MOSFET threshold voltage tuning with metal gate stack control |
| US7285829B2 (en) * | 2004-03-31 | 2007-10-23 | Intel Corporation | Semiconductor device having a laterally modulated gate workfunction and method of fabrication |
| KR100629267B1 (ko) * | 2004-08-09 | 2006-09-29 | 삼성전자주식회사 | 듀얼-게이트 구조를 갖는 집적회로 소자 및 그 제조 방법 |
| US20060289948A1 (en) * | 2005-06-22 | 2006-12-28 | International Business Machines Corporation | Method to control flatband/threshold voltage in high-k metal gated stacks and structures thereof |
| JP4837011B2 (ja) | 2008-09-18 | 2011-12-14 | 株式会社東芝 | 半導体装置、及び半導体装置の製造方法 |
| JP5203905B2 (ja) | 2008-12-02 | 2013-06-05 | 株式会社東芝 | 半導体装置およびその製造方法 |
-
2010
- 2010-07-30 KR KR1020100074356A patent/KR101282343B1/ko active IP Right Grant
-
2011
- 2011-02-15 US US13/027,379 patent/US8653611B2/en active Active
- 2011-04-20 TW TW100113671A patent/TWI556407B/zh active
- 2011-05-19 CN CN201110130247.1A patent/CN102347362B/zh active Active
-
2014
- 2014-02-14 US US14/181,360 patent/US9034747B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100187612A1 (en) * | 2009-01-27 | 2010-07-29 | Daisuke Ikeno | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120012289A (ko) | 2012-02-09 |
| US8653611B2 (en) | 2014-02-18 |
| KR101282343B1 (ko) | 2013-07-04 |
| CN102347362B (zh) | 2015-08-26 |
| US20120025327A1 (en) | 2012-02-02 |
| TW201205782A (en) | 2012-02-01 |
| CN102347362A (zh) | 2012-02-08 |
| US9034747B2 (en) | 2015-05-19 |
| US20140162448A1 (en) | 2014-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI556407B (zh) | 具金屬閘極之半導體裝置及其製造方法 | |
| US7479423B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| TWI495106B (zh) | 鰭式場效電晶體及其製造方法 | |
| TWI508149B (zh) | 具有奈米線與鰭式場效電晶體之積體電路裝置與製造方法 | |
| TWI523110B (zh) | 具有不同厚度之閘極介電層之高介電係數堆疊形閘極之工作函數調整方法 | |
| JP2007208260A (ja) | 二重仕事関数金属ゲートスタックを備えるｃｍｏｓ半導体装置 | |
| JP2009059882A (ja) | 半導体装置 | |
| JP2004253767A (ja) | デュアルゲート構造およびデュアルゲート構造を有する集積回路の製造方法 | |
| US10217640B2 (en) | Methods of fabricating semiconductor devices | |
| US8980718B2 (en) | PMOS transistors and fabrication method | |
| JP2005072405A (ja) | 薄膜の形成方法および半導体装置の製造方法 | |
| JP2007243105A (ja) | 半導体装置およびその製造方法 | |
| US8735240B2 (en) | CET and gate current leakage reduction in high-k metal gate electrode structures by heat treatment after diffusion layer removal | |
| JP2004158487A (ja) | 半導体装置の製造方法 | |
| JP2010186853A (ja) | 半導体装置の製造方法 | |
| JP5275056B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4635070B2 (ja) | 半導体装置 | |
| JP2013026466A (ja) | 半導体装置及びその製造方法 | |
| TW200945444A (en) | Semiconductor device and manufacturing method therefor | |
| CN104681440A (zh) | 一种半导体器件及其制备方法 | |
| JP2009054609A (ja) | Ｐチャネルｍｏｓトランジスタ、ｎチャネルｍｏｓトランジスタ及び不揮発性半導体記憶装置 | |
| JP2010165705A (ja) | 半導体装置の製造方法 | |
| US7972927B2 (en) | Method of manufacturing a nonvolatile semiconductor memory device | |
| JP2010206137A (ja) | 半導体装置の製造方法 | |
| KR100844929B1 (ko) | 금속 게이트전극을 구비한 반도체소자의 제조 방법 |