TWI555055B - 具有減少的邊緣曲率的特徵之積體電路裝置及其製造方法 - Google Patents

具有減少的邊緣曲率的特徵之積體電路裝置及其製造方法 Download PDF

Info

Publication number
TWI555055B
TWI555055B TW101126042A TW101126042A TWI555055B TW I555055 B TWI555055 B TW I555055B TW 101126042 A TW101126042 A TW 101126042A TW 101126042 A TW101126042 A TW 101126042A TW I555055 B TWI555055 B TW I555055B
Authority
TW
Taiwan
Prior art keywords
layer
interface
sidewall
sidewall surface
plane
Prior art date
Application number
TW101126042A
Other languages
English (en)
Other versions
TW201320151A (zh
Inventor
維特 莫羅茲
賴爾斯 巴姆哈特
Original Assignee
希諾皮斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 希諾皮斯股份有限公司 filed Critical 希諾皮斯股份有限公司
Publication of TW201320151A publication Critical patent/TW201320151A/zh
Application granted granted Critical
Publication of TWI555055B publication Critical patent/TWI555055B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

具有減少的邊緣曲率的特徵之積體電路裝置及其製造方法
本發明關於積體電路製造，且較具體而言關於製造高密度積體電路裝置的方法。
光微影製程可被用來形成各種積體電路結構於半導體晶圓上。在光微影中，這些結構的特徵典型藉由曝光遮罩圖案(或光罩)以投射影像至晶圓上來加以產生，該晶圓以諸如光阻的光敏材料塗佈。在曝光以後，該光阻中所形成的圖案可接著經由蝕刻而轉移至下層(例如金屬、多晶矽等)以產生想要的特徵。
與製造具有極小特徵的裝置關聯的一個問題係因為光微影製程所導致的變化而產生。具體而言，抗蝕材料性質、製程條件、光學失真及其他因子可造成該等特徵的蝕刻形狀會系統性及隨機性偏離其想要的形狀。偏差的實例包括角圓化、線縮短及線邊緣粗糙。
在典型的微影圖案化製程中，抗蝕線被用來作為蝕刻遮罩以產生對應材料線於下層中。在此種情況中，該圖案化的抗蝕線之偏差將被轉移至該下層中的線的關鍵尺寸。隨著製程技術持續縮小，這些偏差變成該材料線的關鍵尺寸的更大百分比，其可能降低產率且導致裝置(諸如利用這些材料線的電晶體)中的顯著性能變化性。
因此，想要的是提供諸如積體電路裝置的高密度結構 ，其克服或減輕光微影製程導致的偏差所造成的問題，藉此改善此種裝置的性能及製造產率。
一種結構(諸如積體電路裝置)被描述而具有材料線，該材料線具有在實質小於用以製造該材料線之遮罩元件(諸如圖案化抗蝕元件)的分布量內變化的關鍵尺寸。非晶化及部份再結晶化製程被描述而用以界定該材料線的側壁表面，其不帶有光微影製程或其他形成該遮罩元件涉及的圖案化製程所導致之遮罩元件的側壁表面變化。該遮罩元件被用來作為離子植入遮罩以形成非晶相區於該結晶相材料層內。部份再結晶化製程經由在能量上有利的步驟或該界面的扭結位置(kink site)的結晶生長使非晶/結晶材料界面變直。該非晶相區的剩餘部分接著被選擇性移除以留下該材料線的側壁表面。由於此製程，該材料線的側壁表面之變化可能比該遮罩元件的側壁表面之變化受到更嚴格的控制。此導致該材料線具有的線清晰度(line definition)被改善、具有比使用該遮罩元件作為蝕刻遮罩時更直的邊緣及更尖銳的角。在此處所述技術的實施例中，該材料線的線邊緣粗糙度小於或等於1 nm，其遠比利用微影蝕刻遮罩技術時更小。
一種製造結構的方法如此處所述包括形成遮罩元件(諸如圖案化抗蝕元件)，該遮罩元件覆蓋結晶相材料層(諸如半導體基板)。藉由使用該遮罩元件作為植入遮罩將 離子植入至該層中，藉此轉變該層的一區而成為非晶相。該非晶相區具有與該遮罩元件下層之結晶相材料的第一界面。該非晶相區接著被部份再結晶化以形成相鄰於該第一界面的再結晶化部分且留下該非晶相中的剩餘部分。該剩餘部分具有與該再結晶化部分的第二界面。該非晶相區的剩餘部分接著被選擇性移除以在該第二界面所界定的位置留下該層中的側壁表面。
一種結構如此處所述包含：具有第一側壁表面及第二側壁表面的結晶相材料線。該第一側壁表面及該第二側壁表面各具有小於或等於1 nm的線邊緣粗糙度。在此處所述的實施例中，該結晶相材料線進一步具有在該第一側壁與該第二側壁間的小於或等於1.5 nm之線寬粗糙度。
以上本發明的發明內容被提供以便提供本發明一些方面的基本理解。此發明內容非意圖識別本發明的關鍵或重要元件或者描述本發明的範圍。其唯一目的為以簡化形式呈現本發明的一些概念作為稍後被呈現的較詳細說明之序幕。本發明的其他方面及優點可藉由檢閱隨後的圖式、實施方式、及申請專利範圍來加以理解。
下列說明被呈現以讓任何熟習本技藝之人士能夠作出且使用本發明，且在特定應用與其要求的情境中加以提供。對所揭示實施例的各種修改將輕易地對熟習本技藝之人士而言顯而易見，且此處所定義的通用原則可被應用至其 他實施例及應用而不背離本發明的精神與範圍。因此，本發明非意圖被限於所示實施例，但意圖符合與此處所揭示原則和特徵一致的最廣範圍。
第1至4圖示出此處所述之非晶化及部份再結晶化製程的實施例之製程流程的階段。將被理解的是，參照第1至4圖所述的程序步驟及結構未描述用以製造積體電路裝置的完整程序。此處所述之非晶化及部份再結晶化製程可在製造各種類型的積體電路組件中被利用。
第1A及1B圖(統稱「第1圖」)分別示出被圖案化於材料層110上的遮罩元件100的俯視圖及剖面圖。遮罩元件100具有第一側壁表面102及第二側壁表面104。遮罩元件100可藉由使用微影製程圖案化光阻層來加以形成。例如，遮罩元件100可藉由例如使用193 nm微影、極紫外線(EUV)輻射、電子束、奈米壓印微影、間隔微影、或雙圖案化來加以形成。替代地，其他材料及圖案化製程可被用來形成遮罩元件100。
材料層110為結晶相材料層。如較詳細描述於下，材料層110為一種可在處於非晶相中時相對於該材料的結晶相被選擇性蝕刻的材料。材料層110可例如包含矽或其他半導體材料。替代地，材料層110可包含其他材料。在一些實施例中，材料層110可為下層與遮罩元件100間的中間層。
遮罩元件100具有形狀的變化，因為圖案化製程中的瑕疵與圖案逼真度限制以及在形成遮罩元件100期間的其 他因子。第1A圖的俯視圖中的虛線101、103表示遮罩元件100的理想形狀。術語「線邊緣粗糙度」(LER)意指沿著一段側壁表面的長度之該側壁表面的實際位置相對於平均側壁表面位置的統計測量值(諸如標準差)。此處所述的LER之值意指該側壁表面的粗糙度的三個sigma標準差，除非另有所指。術語「線寬粗糙度」(LWR)意指沿著一段的線(具有二個側壁表面)的長度之實際線寬度相對於平均線寬度的統計測量值(諸如標準差)。此處所述的LWR之值意指該寬度的粗糙度的三個sigma標準差，除非另有所指。
如第1A及1B圖中可見，第一側壁表面102及第二側壁表面104各具有明顯的LER。因此，遮罩元件100具有明顯的LWR。
其次，離子植入係藉由使用遮罩元件100作為植入遮罩而對第1A及1B圖所示的結構加以實施，導致第2A及2B圖(統稱「第2圖」)的俯視圖及剖面圖中所示的結構。該離子植入轉變鄰近第一側壁表面102的材料層110的第一區200而成為非晶相。第一區200具有與遮罩元件100下層之材料層110的區150中的結晶相材料之界面202。如第2A及2B圖中所示，第一側壁表面102的變化被帶至第一區200的結晶/非晶界面202。由於原子的橫向散射，第一區200擴展一段距離到遮罩元件100下方。
在示出的實施例中，該離子植入被實施以藉由使用中性物質(諸如矽、鍺、或氙)來非晶化材料層110，使得 額外電荷不會被引入至材料層110中。在一些實施例中，該離子植入係藉由使用與材料層110相同的原子來加以實施。例如，在其中材料層110為矽的一個實施例中，矽原子被使用於該離子植入中。
該離子植入也轉變鄰近第二側壁表面104的材料層110的第二區210而成為非晶相。第二區210具有與區150中的結晶相材料之界面212。如第2A及2B圖中所示，第二側壁表面104的變化被帶至第二區210的結晶/非晶界面212。
其次，退火係對第2A及2B圖所示的結構加以實施，以部份再結晶化第一區200及第二區210，導致第3A及3B圖(統稱「第3圖」)的俯視圖及剖面圖中所示的結構。該退火製程的溫度及期間可憑經驗加以決定，且可在實施例與實施例之間變化。
如參照第5A至5F、6A至6C及7圖加以詳細描述於下，該部份再結晶化製程使結晶/非晶材料界面沿著平行於材料層110的晶格之平面的方向變直。結晶/非晶材料界面的此變直經由在能量上有利的步驟或該界面的扭結位置的結晶生長而發生。該變直取決於該退火製程的溫度及期間、以及沿著該界面的晶格的哪一平面擴展。
如第3A及3B圖所示，第一區200的部份再結晶化形成第一區200的再結晶化部分300及再結晶化部分305，且留下該非晶相中的剩餘部分310。該非晶相中的剩餘部分310具有與再結晶化部分300的界面320。由於部份 再結晶化製程，界面320的變化遠小於原始界面202的變化，且因此遠小於遮罩元件100的第一側壁表面102之變化。換句話說，界面320比界面320所源自之遮罩元件100的第一側壁表面102更直。
也如第3A及3B圖中所示，第二區210的部份再結晶化形成該第二區的再結晶化部分330及再結晶化部分335，且留下剩餘部分340。該非晶相中的剩餘部分340具有與再結晶化部分330的界面350。由於部份再結晶化製程，界面350的變化遠小於原始界面212的變化，且因此遠小於遮罩元件100的第二側壁表面104之變化。換句話說，界面350比界面350所源自之遮罩元件100的第二側壁表面104更直。
其次，蝕刻被實施以選擇性移除第一區200的剩餘部分310且移除第二區210的剩餘部分340，導致第4A及4B圖(統稱「第4圖」)的俯視圖及剖面圖中所示的結構。該蝕刻製程選擇性移除材料層110的非晶相材料，相對於材料層110的結晶相材料。所使用的蝕刻製程取決於材料層110的材料，且可在實施例與實施例之間變化。在其中材料層110為矽的一個實施例中，該選擇性蝕刻製程藉由使用氫氟酸(HF)加以實施。
如第4A及4B圖中所示，選擇性移除剩餘部分310在界面320所界定的位置留下材料層110中的側壁表面400。類似地，選擇性移除剩餘部分340在界面350所界定的位置留下材料層110中的側壁表面410。
側壁表面400及側壁表面410界定材料層110中的結晶相材料的線420之相對側。線420具有線寬度425。線寬度425可例如為15 nm或更小。
由於前面的非晶化及部份再結晶化製程，該線的側壁表面400、410之變化可受到控制而在遠小於遮罩元件100的側壁表面102、104的變化之分布量內。這些小變化產生是因為側壁表面400、410具有的變化係取決於被用來界定它們的再結晶化界面320、350之變化。再結晶化界面320、350的變化轉而藉由使經由在能量上有利的原子步驟或扭結位置的結晶生長之非晶/結晶材料界面變直(其可被輕易控制)來加以決定。結果，側壁表面400、410的這些變化可受到控制而在遠小於光微影製程(、或其他形成遮罩元件100的側壁表面102、104所涉及之圖案化製程)所造成之變化的分布量內。此導致線420具有的線清晰度被改善、具有比使用遮罩元件100作為蝕刻遮罩時更直的側壁表面400、410。因此，藉由使用線420所實施的積體電路元件(諸如FinFET電晶體、互連線或諸如奈米導線的其他小特徵)將以先前技術中不可能的方式展現一致性能及高產率。
舉例而言，使用微影製程，遮罩元件100的第一側壁表面102及第二側壁表面104之LER可能大於4 nm。如以上所解說，線420的側壁表面400、410之變化實質上小於側壁表面102、104的變化。結果，側壁表面400、410的LER更小，諸如例如小於或等於1 nm。此導致線 420的寬度425具有實質上小於遮罩元件100的LWR，諸如例如小於或等於1.5 nm。
在一些實施例中，側壁表面400、410的變化為+/-材料層110的材料之原子步階值(step size)。在其中材料層110為矽的一個實施例中，該變化為矽的原子步階值：+/-0.3 nm。
第5A至5F圖示出離子植入以後使非晶/結晶材料界面504變直的剖面圖之實例。
第5A圖示出在實施離子植入以轉變區500而成為非晶相以後的剖面圖。非晶相區500具有與結晶相區510內的晶格中所排列之原子的界面504，在圖中以虛線加以表示。區510內的晶格之類型取決於區510的材料。在一個實施例中，區510中的原子為以鑽石立方晶體結構加以排列的矽原子。具有其他類型的晶格結構之材料可替代地被使用。由於該離子植入，非晶相區500中的原子(未示出)被隨機排列於非晶相區500各處。
如第5A圖中所示，界面504包括了界定界面504的粗糙度之扭結位置。扭結位置為沿著界面504之結晶相區510中的二或更多個原子可能與來自非晶相區500的單一原子鍵結之位置。例如，扭結位置520為原子522及原子524可能被單一原子鍵結在一起的位置。該等扭結位置為對結晶生長而言能量上有利的位置，因為較難將原子鍵結於已經平坦的晶體表面。鍵結至平坦表面的原子將包括數個懸鍵，其造成該原子的總能量相對高。對比地，鍵結至 扭結位置的原子將具有比被附接至平坦表面時更少的懸鍵，且因此總能量較低。結果，在退火期間，非晶相區500內的原子將鍵結在這些能量上有利的扭結位置，其促進結晶生長沿著區510的晶面。此轉而造成該非晶/結晶界面變直。
第5B圖示出在退火期間非晶相區500的部份再結晶化之發展的階段。如第5B圖中所示，來自非晶相區500的原子530鍵結至結晶相區510的原子524及522，因此在該扭結位置再結晶化。如同比較第5A與5B圖時可見，此造成界面504的位移。
第5C、5D、5E及5F圖示出在退火期間非晶相區500的部份再結晶化之發展的進一步階段。如這些圖中所示，來自非晶相區500的額外原子持續鍵結在可用的扭結位置，因此造成界面504前進及變直。
第6A至6C圖示出離子植入以後使非晶/結晶材料界面504變直的剖面圖之實例的透視圖。該模擬可藉由使用諸如從Synopsys,Inc可得的Sentaurus工具之模擬器加以完成。
第6A圖示出在實施離子植入以轉變結晶相材料層的區600而成為非晶相以後的透視圖。在此實例中，該結晶相材料層為具有(100)方向的矽晶圓。遮罩邊緣係沿著<110>晶體方向，且非晶化係藉由使用Ge原子加以實施。非晶相區600具有與結晶相區610內的晶格中所排列之原子的界面604。
第6B圖示出在退火期間非晶相區600的部份再結晶化之發展的階段。如同比較第6A與6B圖時可見，該再結晶化造成界面604位移及變直。
第6C圖示出在退火期間非晶相區600的部份再結晶化之發展的另一階段。如同比較第6B與6C圖時可見，持續的再結晶化造成界面604進一步位移及變直。
第7圖示出沿著具有鑽石立方晶體結構的材料之晶格的不同平面之用於各種表面的部份再結晶化製程之範例模擬。在此實例中，該材料為矽。
如第7圖中可見，該非晶/結晶材料界面的粗糙度取決於該界面沿著該晶格的哪一平面擴展。因此，在一些實施例中，該遮罩元件及該材料層被配置成，使得該非晶/結晶材料界面沿著與該材料層的晶格之平面(其將為退火以後最直者)平行的方向擴展。
如第7圖中所示，針對該鑽石立方晶體結構，{111}平面在退火以後為最直，{110}平面為次直，且{100}平面為最不直。在各種平面之中平直度的變化會產生是因為沿著{111}平面的表面具有最慢的生長率且沿著{100}平面的表面具有最快的生長率。因此，在{111}平面上，原子將附接至平坦表面的機率小於原子將附接至{100}平面上的平坦表面之機率。因此，在其中該材料層包含了具有鑽石立方晶體結構的材料(諸如矽)之一個實施例中，該材料層的頂表面係沿著(110)平面，且側壁被形成於該材料層中而沿著與該鑽石立方晶體結構的{111}平面平行的方 向擴展。
在以上所述的實例中，該非晶化及部份再結晶化製程被實行以使該等側壁表面變直而沿著材料的延長線的較長側擴展。如參照第8至11圖加以描述於下，此處所述的技術也可被實行以同時使該側壁表面沿著材料的延長線的較短側變直，以便讓較長側與較短側的角很尖銳。
第8至11圖示出第2至4圖中所示之非晶化及部份再結晶化製程(使用第8圖中所示的遮罩元件800)的製程流程之階段。
第8A及8B圖分別示出被圖案化於結晶相材料的材料層110上的遮罩元件800的俯視圖及剖面圖。第8A圖的俯視圖中的虛線801、803、805表示遮罩元件800的理想形狀。遮罩元件800具有細長形狀，具有沿著較長側的第一側壁表面802、第二側壁表面804、以及沿著較短側的第三側壁表面806。遮罩元件800可藉由使用微影製程圖案化光阻層來加以形成。替代地，其他材料及圖案化製程可被用來形成遮罩元件800。
其次，離子植入係藉由使用遮罩元件800作為植入遮罩而對第8A及8B所示的結構加以實施，導致第8A及8B圖的俯視圖與剖面圖中所示的結構。該離子植入轉變鄰近第一側壁表面802的材料層110的第一區900而成為非晶相。第一區900具有與遮罩元件800下層之材料層110的區950中的結晶相材料之界面902。如第9A及9B圖中所示，第一側壁表面802的變化被帶至第一區900的 結晶/非晶界面902。由於原子的橫向散射，第一區900擴展一段距離到遮罩元件800下方。
該離子植入也轉變鄰近第二側壁表面804的材料層110的第二區910而成為非晶相。第二區910具有與區950中的結晶相材料之界面912。該離子植入也轉變鄰近第三側壁表面806的材料層110的第三區920而成為非晶相。第三區920具有與區950中的結晶相材料的界面922。
其次，退火係對第9A及9B圖所示的結構加以實施，以部份再結晶化第一區900、第二區910、及第三區920，導致第9A及9B圖的俯視圖及剖面圖中所示的結構。該退火製程的溫度及期間可憑經驗加以決定，且可在實施例與實施例之間變化。
如以上所述，該部份再結晶化製程使結晶/非晶材料界面沿著平行於材料層110的晶格之平面的方向變直。
如第10A及10B圖所示，第一區900的部份再結晶化形成第一區900的再結晶化部分1000及再結晶化部分1005，且留下剩餘部分1010。該非晶相中的剩餘部分1010具有與再結晶化部分1000的界面1020。由於該部份再結晶化製程，界面1020的變化遠小於原始界面902的變化，且因此遠小於遮罩元件800的第一側壁表面802之變化。換句話說，界面1020比界面1020所源自之遮罩元件800的第一側壁表面802更直。
也如第10A及10B圖所示，第二區910的部份再結 晶化形成第二區910的再結晶化部分1030及再結晶化部分1035，且留下剩餘部分1040。該非晶相中的剩餘部分1040具有與再結晶化部分1030的界面1050。由於該部份再結晶化製程，界面1050的變化遠小於原始界面912的變化，且因此遠小於遮罩元件800的第二側壁表面804之變化。換句話說，界面1050比界面1050所源自之遮罩元件800的第二側壁表面804更直。
第三區920的部份再結晶化形成第三區920的再結晶化部分1060及，且留下剩餘部分1070。該非晶相中的剩餘部分1070具有與再結晶化部分1060的界面1080。由於該部份再結晶化製程，界面1080的變化遠小於原始界面922的變化，且因此接著遠小於界面1050所源自之遮罩元件800的第三側壁表面806之變化。
其次，蝕刻被實施以選擇性移除第一區900的剩餘部分1010、移除第二區910的剩餘部分1040、且移除第三區920的剩餘部分1070。生成的結構被示於第11A及11B圖的俯視圖及剖面圖中。
如第11A及11B圖中所示，選擇性移除剩餘部分1010在界面1020所界定的位置留下材料層110中的側壁表面1100。類似地，選擇性移除剩餘部分1040在界面1050所界定的位置留下材料層110中的側壁表面1110。並且，選擇性移除剩餘部分1070在界面1080所界定的位置留下材料層110中的側壁表面1120。
側壁表面1100及側壁表面1110界定材料層110中的 結晶相材料的線1130之相對側。側壁表面1120在側壁表面1100與1110之間擴展以界定該線1130的末端或終端。線1130具有線寬度1135。
該非晶化及部份再結晶化製程導致線1130具有的線清晰度被改善、具有比使用遮罩元件800作為蝕刻遮罩時更直的側壁表面1100、1110、1120以及在該等側壁表面之更尖銳的角。
角圓化半徑為假想圓(具有沿著線的大致垂直側的交點之平均位置)的90度圓弧之半徑。舉例而言，使用微影製程，該角圓化半徑可能大於50 nm。使用此處所述的技術，該角圓化半徑可例如小於3 nm。
如以上所述，在退火以後的非晶/結晶材料界面的粗糙度取決於該界面沿著該晶格的哪一平面擴展。因此，在較佳的實施例中，遮罩元件800及材料層110被配置成，使得隨後所形成的側壁表面1100、1110分別沿著與材料層110的晶格之一個平面平行的第一方向擴展，且側壁表面1120沿著與材料層110的晶格之另一平面平行的第二方向擴展。在其中材料層110為一種具有鑽石立方晶體結構的材料之一個實施例中，側壁表面1100、1110沿著與該鑽石立方晶體結構的{111}平面及{110}平面之一者平行的方向擴展，且側壁表面1120沿著該{111}平面及該{110}平面之另一者擴展。
在以上所述的實例中，該非晶化及部份再結晶化製程較佳被實行以形成該材料線之沿著材料層110的晶格之特 定平面(其在該製程期間被變直)擴展的側壁表面。然而，在一些裝置中，其他考量(諸如應力工程、載子遷移率、及表面電荷/阱)可能會不想要藉由使用方向沿著這些特定平面的材料線來實施某些積體電路元件。例如，某些積體電路元件可能典型地藉由使用具有<110>電晶體方向的{100}晶圓而形成於矽中。
如此處所使用，晶圓方向由其法線方向加以界定，且目前{100}系列的方向為半導體製造中的標準。因為晶體對稱性，{100}系列中的所有特定方向具有相同再結晶化性質。而一系列的晶圓方向在此處以大括號加以表示，如果特定方向在此處被提到，其加上括號，諸如(100)。大部分的現代微影製程定向所有電晶體，使得它們的縱向方向為<110>系列的晶體方向。如此處所使用，電晶體的「縱向」方向為與該電晶體中的電流流動平行的方向，且電晶體的「橫向」方向為與該電晶體中的電流流動交叉的方向。一系列的微影方向以尖括號加以表示，而如果特定方向在此處被提到，其加上方括號，諸如[110]。
如參照第12至14圖加以描述於下，此處所述的技術也可被實行以形成材料線(其可接著被用來作為在圖案化下層材料層期間的蝕刻遮罩)。這樣做，具有直的邊緣與尖銳的角之線可被形成於該下層中，而沒有被限於該下層內的特定方向。
第12至14圖示出此處所述之非晶化及部份再結晶化製程的第二實施例之製程流程的階段。
第12A及12B圖分別示出被圖案化於結晶相材料的材料層110上的遮罩元件1200的俯視圖及剖面圖。第12A圖的俯視圖中的虛線1201、1203表示遮罩元件1200的理想形狀。遮罩元件1200具有第一側壁表面1202及第二側壁表面1204。遮罩元件1200可藉由使用微影製程圖案化光阻層來加以形成。替代地，其他材料及圖案化製程可被用來形成遮罩元件1200。
如第12B圖中所示，材料層110與材料層1220被中間層1210分離。中間層1210在對材料層1220所實行的非晶化及部份再結晶化製程(以下加以描述)期間保護材料層1220。中間層1210可包含例如二氧化矽。替代地，中間層1210可包含其他材料。
材料層1220可例如包含矽或其他半導體材料。替代地，材料層1220可包含其他材料。例如，材料層1220可能為多晶矽或金屬材料。第13A及13B圖中所示的多層結構可例如藉由使用絕緣層上矽(SOI)技術來加以製造。替代地，不是SOI層，而是具有強烈的各向異性蝕刻性質的其他材料可被用於層110。
其次，如以上參照第2至4圖所述之非晶相材料的非晶化、部份再結晶化、及選擇性蝕刻係對第12A及12B圖中所示的結構加以實施。生成的結構被示於第13A及13B圖的俯視圖及剖面圖中。
如第13A及13B圖所示，此程序形成材料線1300於材料層110內。該線1300包括在非晶/結晶界面(於材料 層110的非晶化及部份再結晶化期間加以形成)所界定的位置之第一側壁表面1310及第二側壁表面1320。
該非晶化及部份再結晶化製程導致線1300具有的線清晰度被改善、具有比使用遮罩元件800作為蝕刻遮罩時更直的側壁表面1310、1320。
其次，蝕刻製程藉由使用線1300作為蝕刻遮罩而對第13A及13B圖中所示的結構加以實施，導致第14A及14B圖的俯視圖及剖面圖中所示的結構。
如第14A及14B圖中所示，該蝕刻在側壁表面1310所界定的位置留下材料層1220中的側壁表面1410。類似地，該蝕刻在側壁表面1320所界定的位置留下材料層1220中的側壁表面1420。
側壁表面1410及側壁表面1420界定材料層1220中的材料線1430之相對側。線1430具有線寬度1435。
該蝕刻製程可能為二步驟製程。在此種情況中，第一蝕刻製程可被實施以藉由使用線1300作為蝕刻遮罩來蝕刻通過中間層1210。第二蝕刻製程可接著被實施而使用剩餘的中間層1210作為蝕刻遮罩以形成材料層1220中的線1430。替代地，該蝕刻製程可能為單一蝕刻製程，諸如電漿蝕刻通過中間層1210且進入材料層1220。
使用材料層110中的線1300來形成材料層1220中的線1430容許線1300的側壁表面1310、1320沿著材料層110的晶格之特定平面擴展，而沒有限制材料層1220中的線1430之側壁表面1410、1420的方向。換句話說，線 1300的側壁表面1310、1320可能沿著與材料層110的晶格之特定平面平行的方向擴展，且側壁表面1410、1420可能沿著與材料層1220的晶格之不同平面平行的方向擴展。此導致線1430具有的線清晰度被改善，同時也使諸如應力效應的其他因子能夠在決定線1430的側壁表面1410、1420之方向時被考慮到。
各種類型的積體電路裝置(諸如FinFET電晶體、互連線或諸如奈米導線的其他小特徵)可藉由使用線1430來加以實施。此外，線1430可被實施成在製造後續裝置的期間所使用之遮罩圖案(或光罩)的一部份。
儘管本發明係參照較佳實施例及以上所詳述的實例來加以揭示，將理解的是，這些實例意圖呈現例示性涵義而非限制性涵義。考慮到的是，修改及組合將對熟習本技藝之人士而言輕而易舉，該等修改及組合將在本發明的精神及下列申請專利範圍的範疇內。
100‧‧‧遮罩元件
101‧‧‧虛線
102‧‧‧第一側壁表面
103‧‧‧虛線
104‧‧‧第二側壁表面
110‧‧‧材料層
150‧‧‧區
200‧‧‧第一區
202‧‧‧界面
210‧‧‧第二區
212‧‧‧界面
300‧‧‧再結晶化部分
305‧‧‧再結晶化部分
310‧‧‧剩餘部分
320‧‧‧界面
330‧‧‧再結晶化部分
335‧‧‧再結晶化部分
340‧‧‧剩餘部分
350‧‧‧界面
400‧‧‧側壁表面
410‧‧‧側壁表面
420‧‧‧線
425‧‧‧線寬度
500‧‧‧非晶相區
504‧‧‧界面
510‧‧‧結晶相區
520‧‧‧扭結位置
522‧‧‧原子
524‧‧‧原子
530‧‧‧原子
600‧‧‧非晶相區
604‧‧‧界面
610‧‧‧結晶相區
800‧‧‧遮罩元件
801‧‧‧虛線
802‧‧‧第一側壁表面
803‧‧‧虛線
804‧‧‧第二側壁表面
805‧‧‧虛線
806‧‧‧第三側壁表面
900‧‧‧第一區
902‧‧‧界面
910‧‧‧第二區
920‧‧‧第三區
922‧‧‧界面
950‧‧‧區
1000‧‧‧再結晶化部分
1005‧‧‧再結晶化部分
1010‧‧‧剩餘部分
1020‧‧‧界面
1030‧‧‧線
1035‧‧‧線寬度
1040‧‧‧剩餘部分
1050‧‧‧界面
1060‧‧‧再結晶化部分
1070‧‧‧剩餘部分
1080‧‧‧界面
1100‧‧‧側壁表面
1110‧‧‧側壁表面
1120‧‧‧側壁表面
1130‧‧‧線
1135‧‧‧線寬度
1200‧‧‧遮罩元件
1201‧‧‧虛線
1202‧‧‧第一側壁表面
1203‧‧‧虛線
1204‧‧‧第二側壁表面
1210‧‧‧中間層
1220‧‧‧材料層
1300‧‧‧材料線
1310‧‧‧側壁表面
1320‧‧‧側壁表面
1410‧‧‧側壁表面
1420‧‧‧側壁表面
1430‧‧‧材料線
1435‧‧‧線寬度
第1至4圖示出此處所述之非晶化及部份再結晶化製程的實施例之製程流程的階段。
第5A至5F圖示出經由在能量上有利的步驟或該界面的扭結位置的結晶生長使非晶/結晶材料界面變直之部份再結晶化製程的實例。
第6A至6C圖示出該部份再結晶化製程的範例模擬。
第7圖示出沿著具有鑽石立方晶體結構的材料之晶格的不同平面之用於各種表面的部份再結晶化製程之範例模擬。
第8至11圖示出第2至4圖中所示之非晶化及部份再結晶化製程(使用第8圖中所示的遮罩元件)的製程流程之階段。
第12至14圖示出此處所述之非晶化及部份再結晶化製程的第二實施例之製程流程的階段。
100‧‧‧遮罩元件
101‧‧‧虛線
102‧‧‧第一側壁表面
103‧‧‧虛線
104‧‧‧第二側壁表面
110‧‧‧材料層

Claims (31)

  1. 一種製造積體電路裝置的方法，該方法包含：提供結晶相材料的第一層，其包括具有不同的晶膜生長率之結晶平面，該第一層被定向為使得具有最慢的晶膜生長率之該等結晶平面中的第一者相對於結晶相材料的該第一層的頂表面垂直地擴展；形成遮罩元件，該遮罩元件覆蓋結晶相材料的該第一層；藉由使用該遮罩元件作為植入遮罩來植入離子至該第一層中，藉此轉變該第一層的一區而成為非晶相區，該非晶相區與該遮罩元件下層之結晶相材料具有第一界面；部份再結晶化該非晶相區而成為該結晶相，以形成相鄰於該第一界面的再結晶化部分且留下該非晶相區中的剩餘部分，該剩餘部分與該再結晶化部分具有第二界面；及選擇性移除該非晶相區中的該剩餘部分以在該第二界面所界定的位置留下該第一層中的第一側壁表面，其中，該第一側壁平行於具有最慢的晶膜生長率之該等結晶平面中的該第一者擴展。
  2. 如申請專利範圍第1項之方法，其中該第二界面比該第一界面更直。
  3. 如申請專利範圍第2項之方法，其中該第一側壁表面比該第一界面更直。
  4. 如申請專利範圍第1項之方法，其中該第一界面具有第一線邊緣粗糙度，且該第二界面具有小於該第一線 邊緣粗糙度的第二線邊緣粗糙度。
  5. 如申請專利範圍第4項之方法，其中該第一線邊緣粗糙度大於4nm，且該第二線邊緣粗糙度小於或等於1nm。
  6. 如申請專利範圍第4項之方法，其中該第一側壁表面具有小於該第一線邊緣粗糙度的第三線邊緣粗糙度。
  7. 如申請專利範圍第1項之方法，其中該第一層包含具有鑽石立方晶體結構的材料。
  8. 如申請專利範圍第7項之方法，其中該第二界面沿著與該鑽石立方晶體結構的{111}平面平行之方向擴展。
  9. 如申請專利範圍第1項之方法，其中：植入離子至該第一層中進一步轉變該第一層的第二區而成為第二非晶相區，該第二非晶相區與該遮罩元件下層之結晶相材料具有第三界面；進一步部份再結晶化該第二非晶相區而成為該結晶相，以形成相鄰於該第三界面的第二再結晶化部分且留下該第二非晶相區中的第二剩餘部分，該第二剩餘部分與該第二再結晶化部分具有第四界面；及進一步選擇性移除該第二剩餘部分以在該第四界面所界定的位置留下第二側壁於該第一層中。
  10. 如申請專利範圍第9項之方法，其中該第一側壁及該第二側壁界定結晶相材料線的相對側。
  11. 如申請專利範圍第10項之方法，其中該結晶相 材料線具有在該第一側壁與該第二側壁間的小於或等於1.5nm之線寬粗糙度。
  12. 如申請專利範圍第1項之方法，其中形成該遮罩元件包含實施微影製程。
  13. 如申請專利範圍第1項之方法，進一步包含使用該再結晶化部分作為蝕刻遮罩來蝕刻該第一層下層的第二層，藉此在該第一層中的該第一側壁表面所界定之位置形成第二側壁表面於該第二層中。
  14. 如申請專利範圍第13項之方法，其中該第二層包含與該第一層不同的材料。
  15. 如申請專利範圍第13項之方法，其中該第一層及該第二層各包含具有鑽石立方晶體結構的材料。
  16. 如申請專利範圍第15項之方法，其中該第一層中的該第一側壁表面沿著與該第一層的該鑽石立方晶體結構的第一平面平行之第一方向擴展，且該第二層中的該第二側壁表面沿著與該第二層的該鑽石立方晶體結構的第二平面平行之方向擴展，該第二方向與該第一方向不同。
  17. 如申請專利範圍第7項之方法，其中該第一層的該頂表面係沿著(110)平面。
  18. 如申請專利範圍第9項之方法，其中該第二側壁為垂直的。
  19. 如申請專利範圍第18項之方法，其中該第一及第二側壁表面為相互平行的。
  20. 如申請專利範圍第18項之方法，其中該第一及 第二側壁表面垂直地相互交會。
  21. 如申請專利範圍第13項之方法，其中該第二層包括結晶相材料，該結晶相材料具有不同的晶膜生長率之結晶平面，該第二層被定向為使得在該第二層中具有最慢的晶膜生長率之該等結晶平面不會相對於該第一層的該頂表面垂直地擴展。
  22. 如申請專利範圍第21項之方法，其中該第一層的該頂表面係沿著(110)平面，且該第二層的頂表面係沿著(100)平面。
  23. 如申請專利範圍第1項之方法，進一步包含提供結晶相材料的第二層，其包括具有不同的晶膜生長率之結晶平面，該第二層在該第一層下層且被定向為使得具有最慢的晶膜生長率之該第二層的該等結晶平面中的一者不會相對於該第一層的該頂表面垂直地擴展，其中，植入離子至該第一層中進一步轉變該第一層的第二區而成為第二非晶相區，該第二非晶相區與該遮罩元件下層之該結晶相材料具有第三界面；其中，部份再結晶化進一步將該第二非晶相區部份再結晶化成為該結晶相，以形成相鄰於該第三界面的第二再結晶化部分且留下該第二非晶相區中的第二剩餘部分，該第二剩餘部分與該第二再結晶化部分具有第四界面；及其中，選擇性移除進一步選擇性移除該第二剩餘部分以在該第四界面所界定的位置留下第二側壁於該第一層中， 進一步包含使用該再結晶化部分作為蝕刻遮罩來蝕刻該第二層，藉此分別在該第一層中的該第一及第二側壁表面所界定之位置形成第三及第四側壁表面於該第二層中。
  24. 如申請專利範圍第23項之方法，其中該第一層及該第二層各包含具有鑽石立方晶體結構的材料，其中該第一層的該頂表面係沿著(110)平面，且其中該第二層的頂表面係沿著(100)平面。
  25. 如申請專利範圍第23項之方法，其中該第一層中的該第一及第二側壁表面均沿著平行於該第一平面的方向擴展。
  26. 如申請專利範圍第23項之方法，其中該第一層中的該第一側壁表面沿著平行於該第一平面的方向擴展，且該第一層中的該第二側壁表面與該第一側壁表面交會。
  27. 一種積體電路裝置，包含：具有第一側壁表面及第二側壁表面的結晶相材料線，該結晶向材料包括具有不同的晶膜生長率之結晶平面，該結晶向材料被定向為使得該第一側壁表面和該第二側壁表面兩者均沿著與具有最慢的晶膜生長率的該等結晶平面的第一者平行之方向擴展；及其中，該第一側壁表面及該第二側壁表面各具有小於或等於1nm的線邊緣粗糙度。
  28. 如申請專利範圍第27項之積體電路裝置，其中該結晶相材料線具有在該第一側壁表面與該第二側壁表面間的小於或等於1.5nm之線寬粗糙度。
  29. 如申請專利範圍第27或28項之積體電路裝置，其中該結晶相材料具有鑽石立方晶體結構。
  30. 如申請專利範圍第29項之積體電路裝置，其中該第一側壁表面及該第二側壁表面沿著與該鑽石立方晶體結構的{111}平面和{110}平面的一者平行之方向擴展，且該線還具有第三側壁表面，該第三側壁表面沿著與該{111}平面和該{110}平面的另一者平行之方向擴展。
  31. 如申請專利範圍第27或28項之積體電路裝置，其中該第一側壁表面及該第二側壁表面相對於該積體電路裝置的基板垂直地擴展。
TW101126042A 2011-07-25 2012-07-19 具有減少的邊緣曲率的特徵之積體電路裝置及其製造方法 TWI555055B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/190,319 US9064808B2 (en) 2011-07-25 2011-07-25 Integrated circuit devices having features with reduced edge curvature and methods for manufacturing the same

Publications (2)

Publication Number Publication Date
TW201320151A TW201320151A (zh) 2013-05-16
TWI555055B true TWI555055B (zh) 2016-10-21

Family

ID=47596555

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101126042A TWI555055B (zh) 2011-07-25 2012-07-19 具有減少的邊緣曲率的特徵之積體電路裝置及其製造方法

Country Status (3)

Country Link
US (3) US9064808B2 (zh)
TW (1) TWI555055B (zh)
WO (1) WO2013016140A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064808B2 (en) 2011-07-25 2015-06-23 Synopsys, Inc. Integrated circuit devices having features with reduced edge curvature and methods for manufacturing the same
US8609550B2 (en) * 2011-09-08 2013-12-17 Synopsys, Inc. Methods for manufacturing integrated circuit devices having features with reduced edge curvature
US10516884B2 (en) * 2014-03-05 2019-12-24 Lg Electronics Inc. Method for encoding/decoding image on basis of polygon unit and apparatus therefor
FR3028350B1 (fr) * 2014-11-10 2018-09-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede ameliore de realisation de motifs dans une couche mince
US9659784B1 (en) 2015-12-22 2017-05-23 Varian Semiconductor Equipment Associates, Inc. Ion-assisted deposition and implantation of photoresist to improve line edge roughness
US20170178866A1 (en) * 2015-12-22 2017-06-22 Varian Semiconductor Equipment Associates, Inc. Apparatus and techniques for time modulated extraction of an ion beam
US11139402B2 (en) 2018-05-14 2021-10-05 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes
US11264458B2 (en) 2019-05-20 2022-03-01 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes
US11355342B2 (en) 2019-06-13 2022-06-07 Nanya Technology Corporation Semiconductor device with reduced critical dimensions and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050116290A1 (en) * 2003-12-02 2005-06-02 De Souza Joel P. Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers
US20080121882A1 (en) * 2006-11-07 2008-05-29 Jack Hwang Method to reduce junction leakage through partial regrowth with ultrafast anneal and structures formed thereby
US20110104875A1 (en) * 2009-10-30 2011-05-05 Wojtczak William A Selective silicon etch process

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3026180A (en) 1957-07-12 1962-03-20 Montedison Spa Process for the production of hydrogen peroxide from alkylanthraquinones
US3765969A (en) 1970-07-13 1973-10-16 Bell Telephone Labor Inc Precision etching of semiconductors
US4882294A (en) 1988-08-17 1989-11-21 Delco Electronics Corporation Process for forming an epitaxial layer having portions of different thicknesses
US5828080A (en) 1994-08-17 1998-10-27 Tdk Corporation Oxide thin film, electronic device substrate and electronic device
JP3454951B2 (ja) 1994-12-12 2003-10-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6482742B1 (en) 2000-07-18 2002-11-19 Stephen Y. Chou Fluid pressure imprint lithography
JP3426928B2 (ja) 1996-09-18 2003-07-14 株式会社東芝 電力用半導体装置
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
JP2000349264A (ja) 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
JPWO2002022920A1 (ja) 2000-09-18 2004-02-05 第一稀元素化学工業株式会社 希土類−鉄ガーネット単結晶体及びその製造方法
JP2002134374A (ja) 2000-10-25 2002-05-10 Mitsubishi Electric Corp 半導体ウェハ、その製造方法およびその製造装置
WO2002080281A1 (en) 2001-04-02 2002-10-10 The Regent Of The University Of California Horizontal current bipolar transistor
JP2003068654A (ja) 2001-08-27 2003-03-07 Hoya Corp 化合物単結晶の製造方法
US6787433B2 (en) * 2001-09-19 2004-09-07 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
WO2003038153A1 (en) * 2001-10-31 2003-05-08 Nagraj Kulkarni Process for low temperature, dry etching, and dry planarization of copper
TW540117B (en) 2002-05-24 2003-07-01 Taiwan Semiconductor Mfg Method for improving the roughness of the sidewall of a polysilicon layer in an etching process
US7335908B2 (en) 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
JP4190906B2 (ja) 2003-02-07 2008-12-03 信越半導体株式会社 シリコン半導体基板及びその製造方法
JP4695824B2 (ja) 2003-03-07 2011-06-08 富士電機ホールディングス株式会社 半導体ウエハの製造方法
KR100728173B1 (ko) 2003-03-07 2007-06-13 앰버웨이브 시스템즈 코포레이션 쉘로우 트렌치 분리법
US20070029643A1 (en) 2003-03-21 2007-02-08 Johnson Mark A L Methods for nanoscale structures from optical lithography and subsequent lateral growth
US7812340B2 (en) 2003-06-13 2010-10-12 International Business Machines Corporation Strained-silicon-on-insulator single-and double-gate MOSFET and method for forming the same
WO2004113977A1 (en) 2003-06-16 2004-12-29 Massachusetts Institute Of Technology Multiple oxidation and etch smoothing method for reducing silicon waveguide roughness
US20050067630A1 (en) 2003-09-25 2005-03-31 Zhao Jian H. Vertical junction field effect power transistor
US7799699B2 (en) 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
KR20050118435A (ko) 2004-06-14 2005-12-19 매그나칩 반도체 유한회사 트랜지스터의 제조 방법
US8129822B2 (en) * 2006-10-09 2012-03-06 Solexel, Inc. Template for three-dimensional thin-film solar cell manufacturing and methods of use
US7326969B1 (en) 2004-12-02 2008-02-05 T-Ram Semiconductor, Inc. Semiconductor device incorporating thyristor-based memory and strained silicon
US7514764B2 (en) 2005-03-23 2009-04-07 Wisconsin Alumni Research Foundation Materials and methods for creating imaging layers
US7135365B2 (en) * 2005-03-30 2006-11-14 United Microelectronics Corp. Method of manufacturing MOS transistors
US7553740B2 (en) 2005-05-26 2009-06-30 Fairchild Semiconductor Corporation Structure and method for forming a minimum pitch trench-gate FET with heavy body region
US8546264B2 (en) * 2005-06-02 2013-10-01 The Regents Of The University Of California Etching radical controlled gas chopped deep reactive ion etching
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
KR100640657B1 (ko) 2005-07-25 2006-11-01 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
WO2007048110A2 (en) 2005-10-19 2007-04-26 University Of Notre Dame Du Lac High-index-contrast waveguide
US20070099404A1 (en) 2005-10-28 2007-05-03 Sridhar Govindaraju Implant and anneal amorphization process
US7459363B2 (en) 2006-02-22 2008-12-02 Micron Technology, Inc. Line edge roughness reduction
US7297564B1 (en) 2006-05-02 2007-11-20 Sharp Laboratories Of America, Inc. Fabrication of vertical sidewalls on (110) silicon substrates for use in Si/SiGe photodetectors
JP2007324384A (ja) 2006-06-01 2007-12-13 Sharp Corp 半導体装置の製造方法
KR100843043B1 (ko) 2006-06-28 2008-07-01 주식회사 하이닉스반도체 반도체 소자의 레지스트 패턴 형성 방법
US7435671B2 (en) 2006-08-18 2008-10-14 International Business Machines Corporation Trilayer resist scheme for gate etching applications
WO2008030468A2 (en) 2006-09-07 2008-03-13 Massachusetts Institute Of Technology Microphotonic waveguide including core/cladding interface layer
MY149190A (en) 2006-09-20 2013-07-31 Univ Illinois Release strategies for making transferable semiconductor structures, devices and device components
US7827519B2 (en) 2006-12-29 2010-11-02 Cadence Design Systems, Inc. Method, system, and computer program product for preparing multiple layers of semiconductor substrates for electronic designs
JP5108489B2 (ja) 2007-01-16 2012-12-26 株式会社日立ハイテクノロジーズ プラズマ処理方法
WO2008124154A2 (en) 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaics on silicon
US20090115094A1 (en) * 2007-05-29 2009-05-07 Chou Stephen Y Methods for making continuous nanochannels
US20080305437A1 (en) * 2007-06-11 2008-12-11 International Business Machines Corporation Multi-layer mask method for patterned structure ethcing
KR20080114158A (ko) 2007-06-27 2008-12-31 주식회사 하이닉스반도체 반도체 소자의 패턴 형성방법
TW200910526A (en) * 2007-07-03 2009-03-01 Renesas Tech Corp Method of manufacturing semiconductor device
US8026180B2 (en) 2007-07-12 2011-09-27 Micron Technology, Inc. Methods of modifying oxide spacers
US20090032873A1 (en) * 2007-07-30 2009-02-05 Jeffrey Scott Cites Ultra thin single crystalline semiconductor TFT and process for making same
US7788818B1 (en) 2007-10-02 2010-09-07 Sandia Corporation Mesoscale hybrid calibration artifact
JP5178257B2 (ja) 2008-03-13 2013-04-10 キヤノン株式会社 パラメータ決定方法、露光方法、デバイス製造方法及びプログラム
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8030108B1 (en) 2008-06-30 2011-10-04 Stc.Unm Epitaxial growth of in-plane nanowires and nanowire devices
US8268729B2 (en) * 2008-08-21 2012-09-18 International Business Machines Corporation Smooth and vertical semiconductor fin structure
US8148801B2 (en) * 2008-08-25 2012-04-03 Soraa, Inc. Nitride crystal with removable surface layer and methods of manufacture
US8617799B2 (en) 2008-09-22 2013-12-31 Api Technologies Corp. Post arrays and methods of making the same
JP4989800B2 (ja) 2008-09-27 2012-08-01 Ｈｏｙａ株式会社 マスクブランク及び転写用マスクの製造方法
DE102009006801B4 (de) 2009-01-30 2011-05-19 Amd Fab 36 Limited Liability Company & Co. Kg Verfahren zur Herstellung eines Feldeffekt-Kurzkanaltransistors mit geringerer Längenfluktuation durch Verwenden eines amorphen Elektrodenmaterials während der Implantation
JP5400405B2 (ja) * 2009-02-05 2014-01-29 株式会社東芝 半導体装置の製造方法
JP5185158B2 (ja) 2009-02-26 2013-04-17 Ｈｏｙａ株式会社 多階調フォトマスクの評価方法
US7977766B2 (en) 2009-03-10 2011-07-12 International Business Machines Corporation Trench anti-fuse structures for a programmable integrated circuit
JP5428450B2 (ja) 2009-03-30 2014-02-26 ソニー株式会社 イオン照射ダメージの予測方法とイオン照射ダメージのシミュレータ、およびイオン照射装置とイオン照射方法
JP5698922B2 (ja) 2009-06-26 2015-04-08 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 電子デバイスを形成する方法
US8877641B2 (en) 2009-12-28 2014-11-04 Spansion Llc Line-edge roughness improvement for small pitches
CN102117737B (zh) 2009-12-30 2015-01-07 中国科学院微电子研究所 减小半导体器件中ler的方法及半导体器件
TWI562195B (en) 2010-04-27 2016-12-11 Pilegrowth Tech S R L Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication
US20110291188A1 (en) * 2010-05-25 2011-12-01 International Business Machines Corporation Strained finfet
US8617956B2 (en) * 2010-08-19 2013-12-31 International Business Machines Corporation Method and structure for forming high-K/metal gate extremely thin semiconductor on insulator device
KR101204667B1 (ko) 2010-09-13 2012-11-26 에스케이하이닉스 주식회사 위상반전마스크의 시디 보정방법 및 그 제조방법
KR20130141550A (ko) * 2010-10-27 2013-12-26 어플라이드 머티어리얼스, 인코포레이티드 포토레지스트 선폭 거칠기를 조절하기 위한 방법들 및 장치
US9330910B2 (en) 2010-11-01 2016-05-03 The Board Of Trustees Of The University Of Illinois Method of forming an array of nanostructures
US8273598B2 (en) * 2011-02-03 2012-09-25 International Business Machines Corporation Method for forming a self-aligned bit line for PCRAM and self-aligned etch back process
US9064808B2 (en) 2011-07-25 2015-06-23 Synopsys, Inc. Integrated circuit devices having features with reduced edge curvature and methods for manufacturing the same
US8609550B2 (en) 2011-09-08 2013-12-17 Synopsys, Inc. Methods for manufacturing integrated circuit devices having features with reduced edge curvature

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050116290A1 (en) * 2003-12-02 2005-06-02 De Souza Joel P. Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers
US20080121882A1 (en) * 2006-11-07 2008-05-29 Jack Hwang Method to reduce junction leakage through partial regrowth with ultrafast anneal and structures formed thereby
US20110104875A1 (en) * 2009-10-30 2011-05-05 Wojtczak William A Selective silicon etch process

Also Published As

Publication number Publication date
US20170373136A1 (en) 2017-12-28
US9786734B2 (en) 2017-10-10
WO2013016140A2 (en) 2013-01-31
WO2013016140A3 (en) 2013-04-04
US20150295021A1 (en) 2015-10-15
US10256293B2 (en) 2019-04-09
US20130026607A1 (en) 2013-01-31
TW201320151A (zh) 2013-05-16
US9064808B2 (en) 2015-06-23

Similar Documents

Publication Publication Date Title
TWI555055B (zh) 具有減少的邊緣曲率的特徵之積體電路裝置及其製造方法
TWI534880B (zh) 具有減少的邊緣曲率的特徵之積體電路裝置之製造方法
US7659208B2 (en) Method for forming high density patterns
TWI633583B (zh) 形成記憶體fin圖案的方法與系統
KR20180045892A (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
US20210192121A1 (en) Integrated Circuit Layouts with Line-End Extensions
TW200901278A (en) Method of fabricating pattern in semiconductor device using spacer
US11901190B2 (en) Method of patterning
US10153162B2 (en) Shrink process aware assist features
WO2018222915A1 (en) Two-dimensional patterning of integrated circuit layer by tilted ion implantation
JP4967616B2 (ja) 多段階段状素子並びにモールドの製造方法
US9947545B2 (en) Methods for gate formation in circuit structures
JP2008103386A (ja) イオン注入用ステンシルマスクの製造方法
JP3807964B2 (ja) 半導体装置の製造方法
WO2024054362A1 (en) Double patterning method of patterning a substrate