TWI549300B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI549300B
TWI549300B TW103113246A TW103113246A TWI549300B TW I549300 B TWI549300 B TW I549300B TW 103113246 A TW103113246 A TW 103113246A TW 103113246 A TW103113246 A TW 103113246A TW I549300 B TWI549300 B TW I549300B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
semiconductor
layer
opening
gate
Prior art date
Application number
TW103113246A
Other languages
English (en)
Other versions
TW201448227A (zh
Inventor
美濃浦優一
岡本直哉
Original Assignee
富士通股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通股份有限公司 filed Critical 富士通股份有限公司
Publication of TW201448227A publication Critical patent/TW201448227A/zh
Application granted granted Critical
Publication of TWI549300B publication Critical patent/TWI549300B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)
  • Dc-Dc Converters (AREA)

Description

半導體裝置及其製造方法 發明領域
本發明在此大致有關於一種半導體裝置及其製造方法。
發明背景
例如GaN、AlN及InN之氮化物半導體，及這些材料之混合結晶具有一寬能帶間隙且被用來作為高輸出電子裝置、發短波光裝置等。欲被用來作為高輸出裝置，已發展出有關場效電晶體(FET)，特別地，高電子遷移率電晶體(HEMT)之技術(請參見，例如，專利文獻1)。使用該氮化物半導體之一HEMT係被用於一高輸出、高效率放大器，一高功率開關裝置等。
此外，正常關係一高輸出、高效率放大器，一高功率開關裝置等所需之其中一特性。又，由一安裝操作之觀點來看，正常關是重要的。但是，在一使用GaN之HEMT中，由於在GaN中壓電極化及自發極化，電子之密度在一電子輸送層中產生之2DEG(二維電子氣體)中非常高，因此實現正常關被視為是困難的。因此，正在調查研究各種方 法來為一使用GaN之HEMT實現正常關。
為一HEMT實現正常關之其中一方法是形成一閘極凹部之一方法。詳而言之，該方法在一閘極電極正下方之一電子供應層中形成一凹部以使2DEG在該閘極電極正下方之區域消失而實現正常關。
又，作為使用一氮化物半導體之其中一半導體裝置，有具有一UMOS(U金屬氧化物半導體)之一電晶體，其中一U形開口形成在堆疊氮化物半導體層中，且一氧化物薄膜形成該開口上。
先前技術文獻 專利文獻
專利文獻1：日本公開專利第2002-359256號公報
專利文獻2：日本公開專利第2012-124442號公報
專利文獻3：日本公開專利第2010-62381號公報
此外，當在一HEMT中形成一閘極凹部時，該閘極凹部係通常藉由利用乾式蝕刻移除氮化物半導體層之一部份來形成。圖1顯示藉由乾式蝕刻形成一閘極凹部之一HEMT。該HEMT具有形成在一基材811上之多數層，且該等層包括依序堆疊之一由GaN構成之電子輸送層821、一由AlGaN構成之電子供應層822及一由n-GaN構成之蓋層823。又，在形成一閘極電極841之一區域正下方，藉由利用乾式蝕刻移除該蓋層823及該電子供應層822之一部份形成一閘極凹部850。該閘極電極841係形成在如上所述地形成之閘極凹部850內側之側壁及底部，且具有一積層於其間之絕緣 層831作為一閘極絕緣膜。請注意一源極電極842及一汲極電極843係形成為接觸該電子供應層822。
具有該結構之該HEMT，因為形成該閘極凹部850，故該電子供應層822在該閘極電極841正下方具有較小厚度。因此，雖然在該電子輸送層821與該電子供應層822間之一界面附近在該電子輸送層821中產生2DEG 821a，但是因為該電子供應層822在該閘極電極841正下方具有較小厚度，故該2DEG 821a在該處消失。這可在該HEMT中實現正常關。
此外，在具有上述結構之該HEMT中，當藉由乾式蝕刻形成該閘極凹部850時，下方層在該閘極凹部850之底部之末端部份850a比在例如一中心部份850b之該底部之其他部份移除更多。即，該閘極凹部850之底部之末端部份850a係形成為比在例如一中心部份850b之該底部之其他部份深。這現象係在藉由在一氮化物半導體中乾式蝕刻形成一閘極凹部時產生之一固有問題。如果施加一電壓至該閘極凹部850之底部之末端部份850a形成為比該底部之中心部份850b深之裝置，則一電場集中在該閘極凹部850之底部之末端部份850a。這造成該閘極凹部850之底部之末端部份850a之破壞，且降低信賴性。
又，當在具有一UMOS結構之一電晶體中形成一開口時，該開口係通常藉由利用乾式蝕刻移除氮化物半導體層之一部份而形成。圖2顯示具有藉由乾式蝕刻形成之一開口之一UMOS結構的一電晶體。具有該UMOS結構之電晶 體具有形成在由n-GaN構成之一基材911之一表面上的多數層，且該等層包括依序堆疊一n-GaN層921、一p-GaN層922及一n-GaN層923。在形成一閘極電極941之一區域正下方，藉由利用乾式蝕刻移除n-GaN層923、該p-GaN層922及該n-GaN層921之一部份形成一閘極凹部950。該閘極電極941係形成在如上所述地形成之閘極凹部950內側之側壁及底部，且具有一積層於其間之絕緣層931作為一閘極絕緣膜。請注意一源極電極942形成為接觸n-GaN層923且一汲極電極943形成在該基材911之背面。因此，當具有該UMOS結構之電晶體操作時，一電流以一垂直於該基材911之方向流動。
在具有上述結構之HEMT中，當藉由乾式蝕刻形成該閘極凹部950時，下方層在該閘極凹部950之底部之末端部份950a比在例如一中心部份950b之該底部之其他部份移除更多。即，該閘極凹部950之底部之末端部份950a係形成為比在例如一中心部份850b之該底部之其他部份深。類似於上述一閘極凹部之情形，這現象係在藉由在一氮化物半導體中乾式蝕刻形成一開口時產生之一固有問題。如果施加一電壓至該閘極凹部950之底部之末端部份950a形成為比該底部之中心部份950b深之裝置，則一電場集中在該閘極凹部950之底部之末端部份950a。這造成該閘極凹部950之底部之末端部份950a之破壞，且降低信賴性。
發明概要
鑒於上述者，一閘極凹部或一開口之底部之末端部份未比中心部份深之使用例如GaN之一氮化物半導體之的半導體裝置需要一製造方法，以實現高電阻及高信賴性。
依據本發明之一實施例，一種半導體裝置包括：一第一半導體層，係在一基材上由一氮化物半導體形成；一第二半導體層，係在該第一半導體層上由一氮化物半導體形成；一閘極槽，係形成在該第二半導體層中或在該等第二與第一半導體層中；一閘極電極，係形成在該閘極槽；及一源極電極及一汲極電極，係形成在該第二半導體層上。該閘極槽具有該閘極槽之一底部之末端部份，且該等末端部份係形成為比該底部之一中心部份淺。該閘極槽之一側壁之一部份係由包括一a-平坦表面之一表面形成。該底部之該中心部份係一c-平坦表面。該底部之該等末端部份形成由該c-平坦表面至該a-平坦表面之一斜面。
依據揭露之半導體裝置及半導體裝置製造方法，可在使用例如GaN之一氮化物半導體之半導體裝置中增加電阻及信賴性。
11‧‧‧基材
12‧‧‧初始成長層
13‧‧‧緩衝層
21‧‧‧電子輸送層
21a‧‧‧2DEG
22‧‧‧電子供應層
23‧‧‧蓋層
31‧‧‧絕緣層
31t‧‧‧絕緣膜
41‧‧‧閘極電極
42‧‧‧源極電極
43‧‧‧汲極電極
50‧‧‧閘極槽
50a‧‧‧末端部份
50b‧‧‧中心部份
50c‧‧‧側壁
61‧‧‧閘極匯流排線
62‧‧‧源極匯流排線
62a‧‧‧橋接部份
63‧‧‧汲極匯流排線
71‧‧‧硬遮罩
71a‧‧‧指形開口
72‧‧‧第一開口
72a‧‧‧側壁
72b‧‧‧底部
72c‧‧‧角部份
72d‧‧‧斜面
73‧‧‧光阻圖案
73a‧‧‧開口
74‧‧‧第二開口
74a‧‧‧側壁
74b‧‧‧底部
111‧‧‧基材
121‧‧‧第一半導體層
122‧‧‧第二半導體層
123‧‧‧第三半導體層
131‧‧‧絕緣層
131t‧‧‧絕緣膜
141‧‧‧閘極電極
142‧‧‧源極電極
143‧‧‧汲極電極
150‧‧‧閘極槽
150a‧‧‧末端部份
150b‧‧‧中心部份
150c‧‧‧側壁
161‧‧‧閘極匯流排線
162‧‧‧源極匯流排線
171‧‧‧硬遮罩
171a‧‧‧指形開口
172‧‧‧第一開口
172a‧‧‧側壁
172b‧‧‧底部
172c‧‧‧角部份
172d‧‧‧斜面
173‧‧‧光阻圖案
174‧‧‧第二開口
174a‧‧‧側壁
74b‧‧‧底部
410‧‧‧半導體晶片
411‧‧‧閘極電極
412‧‧‧源極電極
413‧‧‧汲極電極
420‧‧‧引線框
421‧‧‧閘極引線
422‧‧‧源極引線
423‧‧‧汲極引線
430‧‧‧晶片黏著劑
431,432,433‧‧‧接合線
440‧‧‧模製樹脂
460‧‧‧電源裝置
461‧‧‧一次電路
462‧‧‧二次電路
463‧‧‧變壓器
464‧‧‧AC電源
465‧‧‧橋式整流電路
466,467,468‧‧‧開關元件
470‧‧‧高頻放大器
471‧‧‧數位預失真電路
472‧‧‧混合器
473‧‧‧功率放大器
474‧‧‧定向耦合器
811‧‧‧基材
821‧‧‧電子輸送層
821a‧‧‧2DEG
822‧‧‧電子供應層
823‧‧‧蓋層
831‧‧‧絕緣層
841‧‧‧閘極電極
842‧‧‧源極電極
843‧‧‧汲極電極
850‧‧‧閘極凹部
850a‧‧‧末端部份
850b‧‧‧中心部份
911‧‧‧基材
921‧‧‧n-GaN層
922‧‧‧p-GaN層
923‧‧‧n-GaN層
931‧‧‧絕緣層
941‧‧‧閘極電極
942‧‧‧源極電極
943‧‧‧汲極電極
950‧‧‧閘極凹部
950a‧‧‧末端部份
950b‧‧‧中心部份
圖式簡單說明
圖1係顯示形成一閘極凹部之一HEMT之示意圖；圖2係顯示具有一UMOS結構之一電晶體的示意圖；圖3係依據一第一實施例之一半導體裝置的俯視圖； 圖4係顯示依據第一實施例之半導體裝置之一結構的示意圖；圖5A至5C係顯示依據第一實施例之該半導體裝置之一製造方法的第一程序圖；圖6A至6C係顯示依據第一實施例之該半導體裝置之一製造方法的第二程序圖；圖7A至7C係顯示依據第一實施例之該半導體裝置之一製造方法的第三程序圖；圖8A至8C係顯示依據第一實施例之該半導體裝置之一製造方法的第四程序圖；圖9A至9C係顯示依據第一實施例之一閘極凹部之一形成方法的示意圖；圖10係顯示濕式蝕刻一GaN材料之示意圖；圖11係依據第一實施例之一製造程序之第一俯視圖；圖12係依據第一實施例之一製造程序之第二俯視圖；圖13係依據第一實施例之一製造程序之第三俯視圖；圖14係依據一第二實施例之一半導體裝置的俯視圖；圖15係顯示依據第二實施例之半導體裝置之一結構的示意圖；圖16A至16C係顯示依據第二實施例之該半導體裝置之一製造方法的第一程序圖；圖17A至17C係顯示依據第二實施例之該半導體裝置之一製造方法的第二程序圖；圖18A至18C係顯示依據第二實施例之該半導體裝置之 一製造方法的第三程序圖；圖19A至19C係顯示依據第二實施例之該半導體裝置之一製造方法的第四程序圖；圖20A至20C係顯示依據第二實施例之一閘極凹部之一形成方法的示意圖；圖21係依據第二實施例之一製造程序之第一俯視圖；圖22係依據第二實施例之一製造程序之第二俯視圖；圖23係依據第二實施例之一製造程序之第三俯視圖；圖24係顯示依據一第三實施例之在一獨立封裝體中之一半導體裝置的示意圖；圖25係顯示依據第三實施例之一電源裝置之電路圖；及圖26係顯示依據第三實施例之一高輸出放大器之一結構的示意圖。
實施例之說明
以下，將參照圖式說明本發明之實施例。請注意相同構件等在全部圖式中賦予相同數字編碼，且因此省略其說明。
[第一實施例]
(半導體裝置)
以下將依據圖3至4說明一HEMT，且該HEMT係在第一實施例中之一半導體裝置。請注意圖3係依據該實施例之半導體裝置之俯視圖，且圖4係沿圖3之虛線3A至3B截 取之該半導體裝置之橫截面圖。雖然該實施例中之說明假設多數HEMT形成在相同基材上，但是可只形成一HEMT。
在該實施例中之半導體裝置具有形成在一基材11上之多數層，且該等層包括依序堆疊且由氮化物半導體構成之一初始成長層12、一緩衝層13、一電子輸送層21、一電子供應層22及一蓋層23。又，一閘極槽50係藉由在欲形成一閘極電極41之一區域中利用乾式蝕刻移除該蓋層23及該電子供應層22之一部份而形成。該閘極電極41係形成在如上所述地形成之閘極槽50內側之側壁及底部，且具有一積層於其間之絕緣層31作為一閘極絕緣膜。即，該絕緣層31係形成在該閘極槽50之內側之側壁及底部上，且該閘極電極41係形成在絕緣層31上。請注意一源極電極42及一汲極電極43係形成為接觸該電子供應層22。又，如果如圖3所示地形成多數HEMT，則各HEMT之閘極電極41係與一閘極匯流排線61連接。又，該源極電極42係透過一橋接部份62a與一源極匯流排線62連接，且該汲極電極43係與一汲極匯流排線63連接。
在該實施例之半導體裝置中，因為形成該閘極槽50，故該電子供應層22在該閘極電極41正下方具有較小厚度。因此，雖然在該電子輸送層21與該電子供應層22間之一界面附近在該電子輸送層21中產生2DEG 21a，但是因為該電子供應層22在該閘極電極41正下方具有較小厚度，故該2DEG 21a在該處消失。這可使該半導體裝置在該實施例中呈正常關之狀態。
又，在該實施例之半導體裝置中，該閘極槽50之底部之末端部份50a係形成為比，例如，該底部之一中心部份50b之該底部之其他部份淺。這防止電場集中在該閘極槽50之底部之末端部份50a，且這增加該半導體裝置之耐電壓性及信賴性。請注意，以此方式形成，該閘極槽50該底部之中心部份50b係一c-平坦表面(0001)，且該閘極槽50之側壁50c係一a-平坦表面(11-20)。
請注意上述係具有一MIS(金屬絕緣體半導體)結構之一HEMT，其中GaN係作為該電子輸送層21使用，且AlGaN係作為該電子供應層22使用。或者，在該實施例之半導體裝置可為GaN係作為該電子輸送層21使用且InAlN係作為該電子供應層22使用之一HEMT，或可為未形成一絕緣層31之一肖特基型HEMT。又，請注意在本發明之實施例中，n型可被稱為一第一傳導型，且p型可被稱為一第二傳導型。
(半導體裝置之製造方法)
以下，將依據圖5A至8C說明在該第一實施例中該半導體裝置之一製造方法。
首先，如圖5A所示，藉由磊晶成長在該基材11上形成多數氮化物半導體層，且該等氮化物半導體層包括該初始成長層12、該緩衝層13、該電子輸送層21、該電子供應層22及該蓋層23。這在該電子輸送層21與該電子供應層22間之界面在該電子輸送層21中產生該2DEG 21。當藉由磊晶成長形成一氮化物半導體層時，使用一MOCVD(金 屬有機化學蒸氣沈積)法。請注意在該實施例中以此方式形成之氮化物半導體層之表面係一c-平坦表面(0001)。又，這些氮化物半導體層亦可藉由一MBE(分子束磊晶)法，而非MOCVD形成。
例如，可使用一藍寶石基材、一Si基材或一SiC基材作為該基材11。在該實施例中，使用一Si基材作為該基材11。該初始成長層12係由具有大約100nm之薄膜厚度之AlN形成，且該緩衝層13係由具有大約100nm之薄膜厚度之AlGaN形成。
該電子輸送層21係由具有大約1μm之薄膜厚度之I-GaN形成。
該電子供應層22係由具有大約30nm之薄膜厚度之AlGaN形成，使得當以AlXGa1-XN表示時，X為一0.1至0.3之值。該電子供應層22可為i-AlGaN或n-AlGaN。在該實施例中，該電子供應層22係由n-AlGaN形成。
該蓋層23係由具有大約5nm之薄膜厚度之n-GaN形成。
當藉由MOCVD形成這些氮化物半導體層之薄膜時，使用TMA(三甲基鋁)作為一Al之原料氣體，使用TMG(三甲基鎵)作為一Ga之原料氣體，且使用NH3(氨)作為一N之原料氣體。請注意這些原料氣體係使用氫(H2)作為一載體氣體供應至一MOVPE裝置之一反應器。又，當供應至該反應器用以形成這些氮化物半導體層時，氨氣之流量係100至10000sccm，且用以形成該等氮化物半導體層之 成長壓力，即在該反應器中之壓力係50Torr至300Torr。
詳而言之，該初始成長層12係藉由使用一TMA與NH3之混合氣體作為一原料氣體，在該基材溫度在1000℃至1300℃之一條件下成長AlN而形成。
該緩衝層13係藉由使用一TMG、TMA與NH3之混合氣體作為一原料氣體，在該基材溫度在900℃至1300℃之一條件下成長AlGaN而形成。請注意AlGaN可藉由調整供應至該反應器之TMG及TMA之一流量比而以一所需組成比成長。
該電子輸送層21係藉由使用一TMG與NH3之混合氣體作為一原料氣體，在該基材溫度在900℃至1100℃之一條件下成長GaN而形成。
該電子供應層22係藉由使用一TMG、TMA與NH3之混合氣體作為一原料氣體，在該基材溫度在900℃至1300℃之一條件下成長n-AlGaN而形成。該電子供應層22係摻雜Si作為一n型雜質元素使得Si之密度為1×1018cm-3至1×1020cm-3，例如，1×1019cm-3。使用SiH4等作為Si之一原料氣體。請注意n-AlGaN可藉由調整供應至該反應器之TMG及TMA之一流量比而以一所需組成比成長。
該蓋層23係藉由使用一TMA與NH3之混合氣體作為一原料氣體，在該基材溫度在900℃至1100℃之一條件下成長n-GaN而形成。該蓋層23係摻雜Si作為一n型雜質元素使得Si之密度為1×1018cm-3至1×1020cm-3，例如，1×1019cm-3。使用SiH4等作為Si之一原料氣體。
接著，如圖5B所示，在該蓋層23上形成一硬遮罩71。詳而言之，藉由CVD(化學蒸氣沈積法)在該蓋層23上形成一Si3N4薄膜至具有大約200nm之厚度。然後，在該Si3N4薄膜上施加光阻，接著藉由一曝光裝置曝光及顯影該光阻，因此形成一光阻圖案(未圖示)。然後，藉由例如使用一以氟為主之氣體作為一蝕刻氣體之RIE(反應性離子蝕刻)等之乾式蝕刻，在未形成該光阻圖案之一區域中移除該Si3N4薄膜。因此，在該蓋層23上形成該硬遮罩71。然後，藉由一有機溶劑等移除該光阻圖案(未圖示)。請注意上述係一藉由乾式蝕刻移除該Si3N4薄膜之情形。或者，可藉由使用一緩衝氫氯酸等作為一蝕刻液之濕式蝕刻移除該Si3N4薄膜。又，形成該硬遮罩71之材料可為藉由CVD、濺鍍、SOG等形成之SiO2。依此方式形成之硬遮罩71包括在該電子輸送層21中沿GaN之m-軸<1-100>的一指形開口71a。
接著，如圖5C所示，藉由利用使用該硬遮罩71作為一遮罩之例如RIE等乾式蝕刻移除該蓋層23及該電子供應層22之一部份，形成一第一開口72。使用一以氯為主之氣體作為一蝕刻氣體以進行這乾式蝕刻。此時，實行蝕刻使得該開口72之側壁72a實質垂直於該基材11以使該第一開口72之側壁72a成為一a-平坦表面(11-20)或接近一a-平坦表面(11-20)之一表面。請注意上述係該電子供應層22在該第一開口72之底部72b之情形。或者，該第一開口72可形成為使得該蓋層23係在該第一開口72之底部72b，或 該電子供應層22可在該第一開口72之底部72b完全移除以暴露該電子輸送層21。
接著，如圖6A所示，在該硬遮罩71上形成該光阻圖案73，且該電子供應層22在該第一開口72之底部72b等暴露。這光阻圖案73具有形成在該第一開口72之底部72b之中心部份之開口73a。詳而言之，該光阻圖案73係藉由在該硬遮罩71上施加光阻形成，且該電子供應層22在該第一開口72之底部72b等暴露，接著藉由一曝光裝置曝光，且顯影。
接著，如圖6B所示，藉由利用使用一以氯為主之氣體作為一蝕刻氣體之例如RIE等乾式蝕刻在該光阻圖案73之開口73a移除該電子供應層22的一部份，形成該第二開口74。此時，該第二開口74係藉由使用一以氯為主之氣體作為一蝕刻氣體之例如RIE等乾式蝕刻，使得該第二開口74之一底部74b係定位比該第一開口72之底部72b深數nm而形成。因此，在該第一開口72之底部72b與該第二開口74之底部74b之間形成該第二開口74之側壁74a。然後，藉由一有機溶劑等移除該光阻圖案73。
接著，如圖6C所示，藉由濕式蝕刻在該第一開口72之底部72b移除該電子供應層22之一部份。這濕式蝕刻使用一高溫KOH溶劑或一TMAH(四甲基氫氧化銨)溶劑作為一蝕刻液，且該蝕刻液係，例如，一具有在75℃之溫度及2mol/L之濃度的KOH溶劑，或一具有在75℃之溫度及25%之濃度的TMAH溶劑。請注意這濕式蝕刻可使用一 KOH溶劑或一TMAH溶劑以外之一鹼性蝕刻液作為一蝕刻液。因此，藉由加工該第一開口72及該第二開口74形成該閘極槽50。這閘極槽50在底部具有形成為相對該基材11具有10°至30°之角度之斜面的末端部份50a，且在該底部之該等末端部份50a係形成在比該底部之中心部份50b淺之一位置。又，該第二開口74之底部74b幾乎不會被濕式蝕刻移除，因為它是一c-平坦表面(0001)。因此，該第二開口74之底部74b係該閘極槽50之底部之中心部份50b。
以下將依據圖9A至9C說明這濕式蝕刻程序。圖9A係在圖6B所示之狀態之一核心部份之放大圖。在這狀態下，該第二開口74係如上所述地形成在該第一開口72之底部72b。又，該硬遮罩71係形成在該蓋層23上，但是形成該第一開口72及該第二開口74之一區域除外。該第二開口74之底部74b係形成在比該第一開口72之底部72b深之一位置，且一階部係形成在該第二開口74之底部74b與該第一開口72之底部72b之間。在該實施例中，在該第一開口72之底部72b中該第二開口74側之邊緣將被稱為該第一開口72之底部72b之角部份72c。請注意，在這狀態下，該第一開口72之側壁72a及該第二開口74之側壁74a係a-平坦表面(11-20)或接近a-平坦表面(11-20)之表面。又，該第一開口72之底部72b及該第二開口74之底部74b係c-平坦表面(0001)或接近c-平坦表面(0001)之表面。
藉由從圖9A所示之狀態使用一高溫KOH溶劑或一TMAH溶劑實施濕式蝕刻，蝕刻由該第一開口72之底部 72b之角部份72c開始，逐漸地進行。因此，如圖9B所示，形成一斜面72d，且該斜面72d相對該基材11具有一10°至30°之角度。此時，該第一開口72之側壁72a幾乎未被蝕刻，因為該硬遮罩71形成在上方。
然後，藉由進一步濕式蝕刻，如圖9C所示，已由該第一開口72之底部72b之角部份72c開始之蝕刻進一步進行，使該斜面72d與該第二開口74之該底部74b接觸。因此，形成該閘極槽50。在這閘極槽50中，該等末端部份50a係在該底部以該等斜面72d形成，且該底部之中心部份50b係以該第二開口74之底部74b形成。即，該第一開口72之底部72b係一c-平坦表面(0001)或接近一c-平坦表面(0001)之一表面，且該第二開口74之側壁係一a-平坦表面(11-20)或接近一a-平坦表面(11-20)之一表面。因此，在該第一開口72之底部72b在該角部份72c之Ga具有一如圖10所示之懸鍵，且具有該懸鍵之Ga將會被移除，使該蝕刻由該部份開始進行。
接著，藉由濕式蝕刻移除該硬遮罩71，如圖7A所示。為進行這濕式蝕刻，使用一氫氯酸等作為一蝕刻液。請注意圖11係在這狀態下之俯視圖，且圖7A係沿圖11之虛線11A-11B所截取之橫截面圖。
接著，如圖7B所示，在欲形成該源極電極42及該汲極電極43之區域中移除該蓋層23以暴露該電子供應層22。此時，可移除該電子供應層22之一部份。詳而言之，藉由在該蓋層23上施加光阻，且接著藉由一曝光裝置曝光 及顯影，形成在欲形成該源極電極42及該汲極電極43之區域中具有多數開口之一光阻圖案(未圖示)。然後，藉由例如RIE等乾式蝕刻在未形成該光阻圖案之區域中移除該蓋層23，以暴露該電子供應層22。請注意該光阻圖案(未圖示)係藉由一有機溶劑等移除。
接著，如圖7C所示，在形成該閘極槽50之一區域中在該電子供應層22等上且在該蓋層23上形成一絕緣膜31t。詳而言之，該絕緣膜31t係藉由利用ALD(原子層沉積)形成一Al2O3之薄膜至具有大約50nm之厚度而形成。該絕緣膜31t可由Al2O3以外之材料形成，只要它是一氧化物或氮化物即可，例如，選自於SiO2、HfO2、Ga2O3、Si3N4中之一或一以上材料。此外，這些材料可堆疊以形成該薄膜。
接著，如圖8A所示，在欲形成該源極電極42及該汲極電極43之區域中移除該絕緣膜31t以暴露該電子供應層22。因此，藉由在欲形成該源極電極42及該汲極電極43之區域中移除該絕緣膜31t，該絕緣層31係以剩餘之絕緣膜31t形成。詳而言之，藉由在該絕緣膜31t上施加光阻，接著藉由一曝光裝置曝光及顯影，形成在欲形成該源極電極42及該汲極電極43之區域中具有一開口之一光阻圖案(未圖示)。然後，藉由乾式蝕刻或濕式蝕刻在未形成該光阻圖案之區域中移除該絕緣膜31t，以形成該絕緣層31作為一閘極絕緣膜。請注意如果該絕緣膜31t係由Al2O3形成，該絕緣膜31t可藉由離子蝕刻等移除。又，該光阻圖案(未 圖示)係藉由有機溶劑等移除。
接著，如圖8B所示，形成該源極電極42及該汲極電極43。詳而言之，藉由在該絕緣層31之表面及該電子供應層22上施加光阻，接著藉由一曝光裝置曝光及顯影，形成在欲形成該源極電極42及該汲極電極43之區域中具有一開口之一光阻圖案(未圖示)。然後，藉由真空沈積在形成該光阻圖案之表面上形成一由Ti/Al構成之堆疊金屬薄膜。在該堆疊金屬薄膜中，堆疊具有大約10nm之厚度之一Ti薄膜及具有大約300nm之厚度之一Al薄膜。然後，藉由浸入一有機溶劑等，藉由剝離法移除形成在該光阻圖案上之該堆疊金屬薄膜，以及該光阻圖案。因此，該源極電極42及該汲極電極43係以該剩餘之堆疊金屬薄膜形成。然後，在一氮環境中在400℃至1000℃，例如，在700℃之溫度，藉由RTA(快速熱退火)等施加熱處理。因此，在該源極電極42及該汲極電極43之間建立歐姆接觸。請注意圖12係在這狀態下之俯視圖，且圖8B係沿圖12之虛線12A-12B所截取之橫截面圖。
接著，如圖8C所示，形成該閘極電極41。詳而言之，藉由在該絕緣層31之表面、該源極電極42及該汲極電極43上施加光阻，接著藉由一曝光裝置曝光及顯影，形成在欲形成該閘極電極41之一區域中具有一開口的一光阻圖案(未圖示)。然後，藉由真空沈積在形成該光阻圖案之表面上形成一由Ni/Au構成之堆疊金屬薄膜。然後，藉由浸入一有機溶劑等，藉由剝離法移除形成在該光阻圖案 上之該堆疊金屬薄膜，以及該光阻圖案。因此，該閘極電極41係在該閘極槽50中以該剩餘之堆疊金屬薄膜形成。圖13係在這狀態下之俯視圖，且圖8C係沿圖13之虛線13A-13B所截取之橫截面圖。
然後，可形成一層間絕緣膜(未圖示)以形成佈線等。
藉由上述程序可製造在該實施例中之半導體裝置。
[第二實施例]
(半導體裝置)
以下將依據圖14至15說明具有一UMOS結構之一電晶體作為該第二實施例中之一半導體裝置。請注意圖14係依據該實施例之半導體裝置之俯視圖，且圖15係沿圖14之虛線14A至14B截取之該半導體裝置之橫截面圖。雖然該實施例中之說明假設多數電晶體形成在相同基材上，但是可只形成一電晶體。
在該實施例中之半導體裝置具有形成在一基材111上之多數層，且該等層包括依序堆疊之一第一半導體層121、一第二半導體層122及一第三半導體層123。請注意該基材111係一n型基材，例如，一n-GaN基材。該第一半導體層121係n型且由，例如，n-GaN形成，該第二半導體層122係p型且由，例如，p-GaN形成，且該第三半導體層123係n型且由，例如，n-GaN形成。
又，藉由利用在形成一閘極電極141之一區域中 乾式蝕刻移除該第三半導體層123、該第二半導體層122及該第一半導體層121之一部份，形成一閘極槽150。該閘極電極141係形成在如上所述地形成之該閘極槽150內側之側壁與底部上，且具有一積層於其間之絕緣層131作為一閘極絕緣膜。即，該絕緣層131係形成在該閘極槽150之內側之側壁及底部上，且該閘極電極141係形成在絕緣層131上。請注意源極電極142係形成在該第三半導體層123上且一汲極電極143係形成在該基材111之背面，即相反側表面上。又，如果如圖14所示地形成具有該UMOS結構之多數電晶體，則各具有該UMOS結構之電晶體之閘極電極141係與一閘極匯流排線161連接，且各具有該UMOS結構之電晶體之源極電極142係與一源極匯流排線162連接。
又，在該實施例之半導體裝置中，該閘極槽150之底部之末端部份150a係形成為比，例如，該底部之一中心部份150b之該底部之其他部份淺。這防止電場集中在該閘極槽150之底部之末端部份150a，且這增加該半導體裝置之耐電壓性及信賴性。請注意，以此方式形成，該閘極槽150該底部之中心部份150b係一c-平坦表面(0001)，且該閘極槽150之側壁150c係一a-平坦表面(11-20)。
為詳細說明在該實施例中之半導體裝置，將考慮一偏電壓一直施加在該等源極電極142與該汲極電極143之間，同時使該汲極電極143被正偏壓的情形。
在這情形下，在該電壓未施加在該閘極電極141之一關狀態中，一電場集中在該閘極槽150之底部之末端 部份150a，且在該第一半導體層121及該第二半導體層122之間之p-n接面。特別在具有一UMOS結構之一電晶體中，該電場會集中在該閘極槽150之底部之末端部份，導致破壞等。在該實施例之半導體裝置中，該閘極槽150之底部之末端部份150a係形成為比該底部之中心部份150b淺，防止該電場集中，且增加耐電壓性。
又，在該電壓施加於該閘極電極141之一開狀態中，相對於作為一基準之該源極電極142，一正偏壓施加於該閘極電極141。此時，在由p-GaN等形成之該第二半導體層122中與該絕緣層131之一界面附近形成一倒轉層，在該源極電極142與該汲極電極143之間產生傳導。此時，在該實施例之半導體裝置中，該閘極槽150之側壁150c具有作為一電流通路之高遷移率，因為它是不太受到GaN之極化電荷影響之一非極化表面，或一a-平坦表面(11-20)。因此，可保持導通電阻為低。又，如果該閘極槽150之側壁係如專利文獻2中所揭露地形成一錐形，則一閘極臨界值電壓因GaN之極化電荷而變動，且該導通電阻及流動之電流產生一變化，這會減少產率等。但是，在該實施例之半導體裝置中，該閘極槽150之側壁150c係對該閘極臨界值電壓影響非常小之一非極性表面，這會增加該半導體裝置之產率。
(半導體裝置之製造方法)
以下，將依據圖16A至19C說明在該第二實施例中該半導體裝置之一製造方法。
首先，如圖16A所示，藉由磊晶成長在該基材111之表面上形成多數氮化物半導體層，且該等氮化物半導體層包括該第一半導體層121、該第二半導體層122及該第三半導體層123。當藉由磊晶成長形成該等氮化物半導體層時，使用一MOCVD(金屬有機化學蒸氣沈積)法。請注意在該實施例中以此方式形成之氮化物半導體層之表面係一3-平坦表面(0001)。又，這些氮化物半導體層亦可藉由一MBE(分子束磊晶)法，而非MOCVD形成。
使用一n-GaN基材作為該基材111，且該基材111係摻雜Si作為一n型雜質元素使得Si之密度為1×1019cm-3。
該第一半導體層121係由具有大約10μm之薄膜厚度之n-GaN形成，該第二半導體層122係由具有大約1μm之薄膜厚度之p-GaN形成，且該第三半導體層123係由具有大約100μm之薄膜厚度之n-GaN形成。因此，在該基材111上依序形成且堆疊該第一半導體層121、該第二半導體層122及該第三半導體層123。
當藉由MOCVD形成這些氮化物半導體層之薄膜時，使用TMG(三甲基鎵)作為一Ga之原料氣體，且使用NH3(氨)作為一N之原料氣體。請注意這些原料氣體係使用氫(H2)作為一載體氣體供應至一MOVPE裝置之一反應器。又，當供應至該反應器以形成這些氮化物半導體層時，氨氣之流量係100至10000sccm，且用以形成該等氮化物半導體層之成長壓力，即在該反應器中之壓力係50Torr至300Torr。
詳而言之，該第一半導體層121係藉由使用一TMG與NH3之混合氣體及包括一n型雜質元素之一氣體的原料氣體在900℃至1100℃之基材溫度之一條件下成長n-GaN而形成。Si作為一n型雜質元素使用，且使用SiH4等作為一原料氣體，以1×1015cm-3至1×1018cm-3，例如，5×1016cm-3之密度摻雜。
該第二半導體層122係係藉由使用一TMG與NH3之混合氣體及包括一n型雜質元素之一氣體的原料氣體在900℃至1100℃之基材溫度之一條件下成長p-GaN而形成。使用Mg作為一p型雜質元素，且使用Cp2Mg(雙環戊二烯鎂)等作為一原料氣體，以5×1018cm-3至5×1029cm-3，例如，1×1019cm-3之密度摻雜。請注意，在形成該第二半導體層122之薄膜後，在一N2環境中在一400℃至1000℃之溫度施加熱處理以將它活化為p型。
該第三半導體層123係藉由使用一TMG與NH3之混合氣體及包括一n型雜質元素之一氣體的原料氣體在900℃至1100℃之基材溫度之一條件下成長n-GaN而形成。Si作為一n型雜質元素使用，且使用SiH4等作為一原料氣體，以1×1015cm-3至1×1018cm-3，例如，5×1016cm-3之密度摻雜。
接著，如圖16B所示，在該第三半導體層123上形成一硬遮罩171。詳而言之，藉由CVD在該第三半導體層123上形成具有大約500nm之厚度之一Si3N4薄膜。然後，在該Si3N4薄膜上施加光阻，接著藉由一曝光裝置曝光及顯影該光阻，形成一光阻圖案(未圖示)。然後，藉由例如使 用一以氟為主之氣體作為一蝕刻氣體之RIE(反應性離子蝕刻)等之乾式蝕刻，在未形成該光阻圖案之一區域中移除該Si3N4薄膜。因此，在該第三半導體層123上形成該硬遮罩171。然後，藉由一有機溶劑等移除該光阻圖案(未圖示)。請注意上述係一藉由乾式蝕刻移除該Si3N4薄膜之情形。或者，可藉由使用一緩衝氫氯酸等作為一蝕刻液之濕式蝕刻移除該Si3N4薄膜。又，形成該硬遮罩171之材料可為藉由CVD、濺鍍、SOG等形成之SiO2。依此方式形成之硬遮罩171包括在該第三半導體層123中沿GaN之m-軸<1-100>的一指形開口171a。
接著，如圖16C所示，藉由利用使用該硬遮罩171作為一遮罩之例如RIE等乾式蝕刻移除該第三半導體層123、該第二半導體層122及該第一半導體層121之一部份，形成一第一開口172。使用一以氯為主之氣體作為一蝕刻氣體以進行這乾式蝕刻。此時，實行蝕刻使得該開口172之側壁172a實質垂直於該基材111以使該第一開口172之側壁172a成為一a-平坦表面(11-20)或接近一a-平坦表面(11-20)之一表面。因此，形成該開口172，其中該第一半導體層121係暴露在該底部172b。
接著，如圖17A所示，在該硬遮罩171上形成該光阻圖案173，且該第一半導體層121在該第一開口172之底部172b等上暴露。這光阻圖案173具有形成在該第一開口172之底部172b之中心部份之開口173a。詳而言之，該光阻圖案173係藉由在該硬遮罩171上施加光阻形成，且該 第一半導體層121在該第一開口172之底部172b等暴露，接著藉由一曝光裝置曝光，且顯影。
接著，如圖17B所示，藉由利用例如RIE等乾式蝕刻在該光阻圖案173之開口173a移除該第一半導體層121之一部份，形成該第二開口174。此時，該第二開口174係藉由例如RIE等乾式蝕刻，使得該第二開口174之底部174b係定位比該第一開口172之底部172b深數十nm而形成。因此，在該第一開口172之底部172b與該第二開口174之底部174b之間形成該第二開口174之側壁174a。然後，藉由一有機溶劑等移除該光阻圖案173。
接著，如圖17C所示，藉由濕式蝕刻在該第一開口172之底部172b移除該第一半導體層121之一部份。這濕式蝕刻使用一高溫KOH溶劑或一TMAH(四甲基氫氧化銨)溶劑作為一蝕刻液，且該蝕刻液係，例如，一具有在75℃之溫度及2mol/L之濃度的KOH溶劑，或一具有在75℃之溫度及25%之濃度的TMAH溶劑。請注意這濕式蝕刻可使用一KOH溶劑或一TMAH溶劑以外之一鹼性蝕刻液作為一蝕刻液。因此，藉由加工該第一開口172及該第二開口174形成該閘極槽150。這閘極槽150具有形成為相對該基材111具有10°至30°之角度之斜面的底部之末端部份150a，且在該底部之該等末端部份150a係形成在比該底部之中心部份150b淺之一位置。又，該第二開口174之底部174b幾乎不會被濕式蝕刻移除，因為它是一c-平坦表面(0001)。因此，該第二開口174之底部174b係在該閘極槽150之底部 中之中心部份150b。
以下將依據圖20A至20C說明這濕式蝕刻程序。圖20A係在圖17B所示之狀態之一核心部份之放大圖。在這狀態下，該第二開口174係如上所述地形成在該第一開口172之底部172b。又，該硬遮罩171係形成在該第三半導體層123上，但是形成該第一開口172及該第二開口174之區域除外。該第二開口174之底部174b係形成在比該第一開口172之底部172b深之一位置，且一階部係形成在該第二開口174之底部174b與該第一開口172之底部172b之間。在該實施例中，在該第一開口172之底部172b中該第二開口174側之邊緣將被稱為該第一開口172之底部172b之角部份172c。請注意，在這狀態下，該第一開口172之側壁172a及該第二開口174之側壁174a係a-平坦表面(11-20)或接近a-平坦表面(11-20)之表面。又，該第一開口172之底部172b及該第二開口174之底部174b係c-平坦表面(0001)或接近c-平坦表面(0001)之表面。
藉由從圖20A所示之狀態使用一高溫KOH溶劑或一TMAH溶劑實施濕式蝕刻，蝕刻由該第一開口172之底部172b之角部份172c開始，逐漸地進行。因此，如圖20B所示，形成一斜面172d，且該斜面172d相對該基材111具有一10°至30°之角度。此時，該第一開口172之側壁172a幾乎未被蝕刻，因為該硬遮罩171形成在上方。
然後，藉由進一步濕式蝕刻，如圖20C所示，已由該第一開口172之底部172b之角部份172c開始之蝕刻進 一步進行，使該斜面172d與該第二開口174之該底部174b連接。因此，形成該閘極槽150。在這閘極槽150中，該等末端部份150a係在該底部以該等斜面172d形成，且該底部之中心部份150b係藉由該第二開口174之底部174b形成。即，該第一開口172之底部172b係一c-平坦表面(0001)或接近一c-平坦表面(0001)之一表面，且該第二開口174之側壁係一a-平坦表面(11-20)或接近一a-平坦表面(11-20)之一表面。因此，在該第一開口172之底部172b在該角部份172c之Ga具有一如圖10所示之懸鍵，且具有該懸鍵之Ga將會被移除，使該蝕刻由該部份開始進行。
接著，藉由濕式蝕刻移除該硬遮罩171，如圖18A所示。為進行這濕式蝕刻，使用一氫氯酸等作為一蝕刻液。請注意圖21係在這狀態下之俯視圖，且圖18A係沿圖11之虛線21A-21B所截取之橫截面圖。
接著，如圖18B所示，在該基材111之背面，即，該表面之另一側上形成該汲極電極143。藉由真空沈積形成一由Ti/Al構成之堆疊金屬薄膜以形成該汲極電極143。在該堆疊金屬薄膜中，堆疊具有大約10nm之厚度之一Ti薄膜及具有大約300nm之厚度之一Al薄膜。
接著，如圖18C所示，形成該等源極電極142。詳而言之，藉由在閘極槽150中在該第三半導體層123及該第一半導體層121上施加光阻，且接著藉由一曝光裝置曝光及顯影，形成在欲形成該等源極電極142之區域中具有多數開口之一光阻圖案(未圖示)。然後，藉由真空沈積在 形成該光阻圖案之表面上形成一由Ti/Al構成之堆疊金屬薄膜。在該堆疊金屬薄膜中，堆疊具有大約10nm之厚度之一Ti薄膜及具有大約300nm之厚度之一Al薄膜。然後，藉由浸入一有機溶劑等，藉由剝離法移除形成在該光阻圖案上之該堆疊金屬薄膜，以及該光阻圖案。因此，該等源極電極142係以該剩餘之堆疊金屬薄膜形成。然後，在一氮環境中在400℃至1000℃，例如，在700℃之溫度，施加熱處理。因此，在該等源極電極142及該等汲極電極143之間建立一歐姆接觸。請注意圖22係在這狀態下之俯視圖且圖18B係沿圖22之虛線22A-22B所截取之橫截面圖。
接著，如圖19A所示，在形成該閘極槽150之一區域中在該第一半導體層121等上且在該第三半導體層123上形成一絕緣膜131t。詳而言之，該絕緣膜131t係藉由利用ALD(原子層沉積)形成具有大約50nm之厚度之一Al2O3之薄膜而形成。該絕緣膜131t可由Al2O3以外之材料形成，只要它是一氧化物或氮化物即可，例如，選自於SiO2、HfO2、Ga2O3、Si3N4中之一或一以上材料。此外，這些材料可堆疊以形成該薄膜。
接著，如圖19B所示，形成該閘極電極141。詳而言之，藉由在該絕緣膜131t之表面上施加光阻，接著藉由一曝光裝置曝光及顯影，形成在欲形成該閘極電極141之一區域中具有一開口的一光阻圖案(未圖示)。然後，藉由真空沈積在形成該光阻圖案之表面上形成一由Ni/Au構成之堆疊金屬薄膜。然後，藉由浸入一有機溶劑等，藉由 剝離法移除形成在該光阻圖案上之該堆疊金屬薄膜，以及該光阻圖案。因此，該閘極電極141係在該閘極槽150中以該剩餘之堆疊金屬薄膜形成。
接著，如圖19C所示，藉由移除覆蓋該等源極電極142之絕緣膜131t暴露該等源極電極142。詳而言之，藉由在該絕緣膜131t上施加光阻，接著藉由一曝光裝置曝光及顯影，形成在欲形成該等源極電極142之區域中具有多數開口之一光阻圖案(未圖示)。然後，藉由乾式蝕刻或濕式蝕刻在未形成該光阻圖案之區域中移除該絕緣膜131t，以形成該絕緣層131作為一閘極絕緣膜。請注意如果該絕緣膜131t係由Al2O3形成，該絕緣膜131t可藉由離子蝕刻等移除。又，該光阻圖案(未圖示)係藉由有機溶劑等移除。
然後，可形成一層間絕緣膜(未圖示)以形成佈線等。又，可藉由使該源極電極142之一部份接觸在該第二半導體層122等中之p-GaN，形成一本體二極體。
藉由上述程序可製造在該實施例中之半導體裝置。
[第三實施例]
以下，將說明第三實施例。該實施例係有關於一半導體裝置，一電源裝置及一高頻放大器。
該實施例中之半導體裝置係包含在一獨立封裝體中之依據該第一或第二實施例之一半導體裝置，且將依據圖24說明該獨立封裝半導體裝置。請注意圖24示意地顯示該等電極等之位置可與在該第一與第二實施例中者不同 之該獨立封裝半導體裝置內部。又，在該實施例中，有假設一單一HEMT或具有該UMOS結構之一單一電晶體形成在該第一或第二實施例中作為一半導體裝置之情形。
首先，藉由切割等切斷依據該第一或第二實施例製造之一半導體裝置以形成一半導體晶片410，且該半導體晶片410係由GaN半導體材料構成之一HEMT。該半導體晶片410係以一例如焊料等之晶片黏著劑430固定在一引線框420上。請注意該半導體晶片410對應於該第一及第二實施例中之其中一半導體裝置。
接著，一閘極電極411藉由一接合線431與一閘極引線421連接，一源極電極412藉由一接合線432與一源極引線422連接，且一汲極電極413藉由一接合線433與一汲極引線423連接。請注意該等接合線431、432與433係藉由一例如Al之金屬材料形成。又，在該實施例中，該閘極電極411是一閘極電極墊，且該閘極電極墊係與依據第一實施例之一半導體裝置之閘極電極41，或依據第二實施例之一半導體裝置之閘極電極141連接。此外，該源極電極412是一源極電極墊，且該源極電極墊係與依據第一實施例之一半導體裝置之源極電極42，或依據第二實施例之一半導體裝置之源極電極142連接。又，該汲極電極413是一汲極電極墊，且該汲極電極墊係與依據第一實施例之一半導體裝置之汲極電極43，或依據第二實施例之一半導體裝置之汲極電極143連接。
接著，藉由一轉移模製法，使用一模製樹脂440 實行樹脂密封。因此，可製造使用一GaN半導體材料之HEMT作為該獨立封裝半導體裝置。
以下，將說明依據該實施例之一電源裝置及一高頻放大器。在該實施例中，該電源裝置及該高頻放大器係分別使用該等第一與第二實施例中之其中一半導體裝置之一電源裝置及一高頻放大器。
首先，將依據圖25說明該實施例中之電源裝置。該實施例中之一電源裝置460包括一高電壓一次電路461，一低電壓二次電路462，及一設置在該一次電路461與該二次電路462之間的變壓器463。該一次電路461包括一AC電源464，一所謂橋式整流電路465，多數開關元件466(在圖25所示之例子中有4個)，及一開關元件467。該二次電路462包括多數開關元件468(在圖25所示之例子中有3個)。在圖25所示之例子中，依據該第一或第二實施例之半導體裝置係作為該一次電路461中之開關元件466與467使用。請注意該一次電路461中之開關元件466與467宜為正常關半導體裝置。又，在該二次電路462中使用之開關元件468分別使用由矽形成之一般MISFET(金屬絕緣體半導體場效電晶體)。
接著，將依據圖26說明該實施例中之高頻放大器。該實施例中之一高頻放大器470可作為，例如，一行動電話用基地台之一功率放大器使用。該高頻放大器470具有一數位預失真電路471，多數混合器472，一功率放大器473及一定向耦合器474。該數位預失真電路471補償一輸入信號之非直線失真。該等混合器472混合非直線失真被補償之該輸 入信號與多數交流信號。該功率放大器473放大已與該交流信號混合之該輸入信號。在圖26所示之例子中，該功率放大器473包括依據該第一或第二實施例之一半導體裝置。該定向耦合器474監測一輸入信號及一輸出信號。在圖26所示之電路中，例如，藉由開/關一開關，可藉由使用該等混合器472混合該輸出信號與該交流信號混合，且將該混合信號傳送至該數位預失真電路471。
該等實施例已說明如上。此外，本發明不限於這些實施例，且可在不偏離本發明之範圍之情形下進行各種變化及修改。
11‧‧‧基材
12‧‧‧初始成長層
13‧‧‧緩衝層
21‧‧‧電子輸送層
21a‧‧‧2DEG
22‧‧‧電子供應層
23‧‧‧蓋層
31‧‧‧絕緣層
41‧‧‧閘極電極
42‧‧‧源極電極
43‧‧‧汲極電極
50‧‧‧閘極槽
50a‧‧‧末端部份
50b‧‧‧中心部份
50c‧‧‧側壁

Claims (18)

  1. 一種半導體裝置，包含：一第一半導體層，係在一基材上由一氮化物半導體形成；一第二半導體層，係在該第一半導體層上由一氮化物半導體形成；一閘極槽，係形成在該第二半導體層中或在該第二半導體層與該第一半導體層中；一閘極電極，係形成在該閘極槽；及一源極電極與一汲極電極，係形成在該第二半導體層上，其中該閘極槽具有該閘極槽之一底部之末端部份，且該等末端部份係形成為比該底部之一中心部份淺，該閘極槽之一側壁之一部份係由包括一a-平坦表面之一表面形成，該閘極槽之該底部之該中心部份係一c-平坦表面，且該閘極槽之該底部之該等末端部份形成由該c-平坦表面至該a-平坦表面之一斜面。
  2. 如請求項1之半導體裝置，其中該第一半導體層係由包括GaN之一材料形成，且該第二半導體層係由包括AlGaN之一材料形成。
  3. 如請求項1之半導體裝置，其中該閘極槽形成有一絕緣 層，且該閘極電極係形成在該絕緣層上。
  4. 如請求項1之半導體裝置，其中一第一傳導型之一第三半導體層係在該第二半導體層上由一氮化物半導體形成。
  5. 一種半導體裝置，包含：一第一傳導型之一第一半導體層，係在具有傳導性之一基材之一表面上由一氮化物半導體形成；一第二傳導型之一第二半導體層，係在該第一半導體層上由一氮化物半導體形成；該第一傳導型之一第三半導體層，係在該第二半導體層上由一氮化物半導體形成；一閘極槽，係形成在該第三半導體層、該第二半導體層與該第一半導體層中；一絕緣層，係形成在該閘極槽；一閘極電極，係形成在該閘極槽；一源極電極，係形成在該第三半導體層上；及一汲極電極，係形成在該基材之另一表面上，其中該閘極槽具有該閘極槽之一底部之末端部份，且該等末端部份係形成為比該底部之一中心部份淺，該閘極槽之一側壁之一部份係由包括一a-平坦表面之一表面形成，該閘極槽之該底部之該中心部份係一c-平坦表面，且該閘極槽之該底部之該等末端部份形成由該c-平 坦表面至該a-平坦表面之一斜面。
  6. 如請求項5之半導體裝置，其中該第一半導體層、該第二半導體層與該第三半導體層係分別由包括GaN之材料形成。
  7. 如請求項5之半導體裝置，其中該第一傳導型係一n型，且該第一半導體層與該第三半導體層具有摻雜作為一雜質元素之Si，其中該第二傳導型係一p型，且該第二半導體層具有摻雜作為一雜質元素之Mg。
  8. 一種半導體裝置之製造方法，該方法包含下列步驟：在一基材上形成由一氮化物半導體構成之一第一半導體層，且在該第一半導體層上形成由一氮化物半導體構成之一第二半導體層；藉由乾式蝕刻在該第二半導體層或該第二半導體層與該第一半導體層中形成一第一開口；藉由乾式蝕刻在該第一開口之一底部形成一第二開口，且形成一角部份，該角部份係以該第一開口之該底部作為一c-平坦表面及該第二開口之一側壁作為一a-平坦表面形成；在形成該第二開口後，藉由利用濕式蝕刻移除該角部份形成一斜面，以形成一閘極槽；在該閘極槽中形成一閘極電極；及在該第二半導體層上形成一源極電極與一汲極電極。
  9. 如請求項8之製造方法，其中該第一半導體層係由包括GaN之一材料形成，且該第二半導體層係由包括AlGaN之一材料形成。
  10. 如請求項8之製造方法，其中該第一半導體層與該第二半導體層係藉由MOCVD形成。
  11. 如請求項8之製造方法，該方法更包含：在該閘極槽形成後，在該閘極槽形成一絕緣層；其中該形成該閘極電極之步驟在於該閘極槽形成之該絕緣層上形成該閘極電極。
  12. 一種半導體裝置之製造方法，該方法包含下列步驟：在具有傳導性之一基材之一表面上形成由一氮化物半導體構成之第一傳導型之一第一半導體層，在該第一半導體層上形成由一氮化物半導體構成之一第二傳導型之一第二半導體層，且在該第二半導體層上形成由一氮化物半導體構成之該第一傳導型之一第三半導體層；藉由乾式蝕刻在該第三半導體層、該第二半導體層與該第一半導體層中形成一第一開口；藉由乾式蝕刻在該第一開口之一底部形成一第二開口，且形成一角部份，該角部份係以該第一開口之該底部作為一c-平坦表面及該第二開口之一側壁作為一a-平坦表面形成；在形成該第二開口後，藉由利用濕式蝕刻移除該角部份形成一斜面，以形成一閘極槽；在該閘極槽形成一絕緣層； 在於該閘極槽形成之該絕緣層上形成一閘極電極；在該第三半導體層上形成一源極電極；及在該基材之另一表面上形成一汲極電極。
  13. 如請求項12之製造方法，其中該第一半導體層、該第二半導體層與該第三半導體層係分別由包括GaN之材料形成。
  14. 如請求項12之製造方法，其中該第一半導體層、該第二半導體層與該第三半導體層係藉由MOCVD形成。
  15. 如請求項12之製造方法，其中該閘極槽之一側壁之一部份係由包括一a-平坦表面之一表面形成。
  16. 如請求項12之製造方法，其中該濕式蝕刻係使用KOH或TMAH實行。
  17. 一種電源裝置，其包括如請求項1之半導體裝置。
  18. 一種放大器，其包括如請求項1之半導體裝置。
TW103113246A 2013-05-24 2014-04-10 半導體裝置及其製造方法 TWI549300B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013110373A JP6136571B2 (ja) 2013-05-24 2013-05-24 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201448227A TW201448227A (zh) 2014-12-16
TWI549300B true TWI549300B (zh) 2016-09-11

Family

ID=51934798

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103113246A TWI549300B (zh) 2013-05-24 2014-04-10 半導體裝置及其製造方法

Country Status (4)

Country Link
US (3) US9312350B2 (zh)
JP (1) JP6136571B2 (zh)
CN (1) CN104183636B (zh)
TW (1) TWI549300B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6401053B2 (ja) * 2014-12-26 2018-10-03 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2017054960A (ja) 2015-09-10 2017-03-16 株式会社東芝 半導体装置
ITUB20155536A1 (it) * 2015-11-12 2017-05-12 St Microelectronics Srl Transistore hemt di tipo normalmente spento includente una trincea contenente una regione di gate e formante almeno un gradino, e relativo procedimento di fabbricazione
US10069002B2 (en) * 2016-07-20 2018-09-04 Semiconductor Components Industries, Llc Bond-over-active circuity gallium nitride devices
TWI706566B (zh) * 2016-08-01 2020-10-01 晶元光電股份有限公司 一種高功率半導體元件
US10204995B2 (en) * 2016-11-28 2019-02-12 Infineon Technologies Austria Ag Normally off HEMT with self aligned gate structure
CN106449419A (zh) * 2016-12-08 2017-02-22 西安电子科技大学 基于Ga2O3材料的U型栅MOSFET及其制备方法
GB2565805B (en) 2017-08-23 2020-05-13 X Fab Semiconductor Foundries Gmbh Noff III-nitride high electron mobility transistor
CN111183523A (zh) * 2018-01-12 2020-05-19 英特尔公司 在源极区和漏极区之间包括第一和第二半导体材料的晶体管及其制造方法
JP6957536B2 (ja) 2019-01-04 2021-11-02 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US11164950B2 (en) * 2019-03-07 2021-11-02 Toyoda Gosei Co., Ltd. Semiconductor device and production method
CN109841677A (zh) * 2019-03-28 2019-06-04 英诺赛科（珠海）科技有限公司 高电子迁移率晶体管及其制造方法
JP7151620B2 (ja) * 2019-05-15 2022-10-12 株式会社デンソー 半導体装置の製造方法
TWI811394B (zh) * 2019-07-09 2023-08-11 聯華電子股份有限公司 高電子遷移率電晶體及其製作方法
JP7242489B2 (ja) * 2019-09-18 2023-03-20 株式会社東芝 半導体装置
JP7332548B2 (ja) * 2020-08-06 2023-08-23 株式会社東芝 半導体装置
JP7470008B2 (ja) * 2020-10-19 2024-04-17 株式会社東芝 半導体装置
WO2023035103A1 (en) * 2021-09-07 2023-03-16 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0034877A2 (en) * 1980-01-28 1981-09-02 General Electric Company Mildew resistant RTV silicone compositions
US6020226A (en) * 1998-04-14 2000-02-01 The United States Of America As Represented By The Secretary Of The Air Force Single layer integrated metal process for enhancement mode field-effect transistor
US20020055193A1 (en) * 2000-04-28 2002-05-09 Trw, Inc. Process perturbation to measured-modeled method for semiconductor device technology modeling
US20110318913A1 (en) * 2008-11-13 2011-12-29 Furukawa Electric Co., Ltd. Semiconductor device and method for fabricating the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE512813C2 (sv) * 1997-05-23 2000-05-15 Ericsson Telefon Ab L M Förfarande för framställning av en integrerad krets innefattande en dislokationsfri kollektorplugg förbunden med en begravd kollektor i en halvledarkomponent, som är omgiven av en dislokationsfri trench samt integrerad krets framställd enligt förfarandet
JP4631103B2 (ja) * 1999-05-19 2011-02-16 ソニー株式会社 半導体装置およびその製造方法
JP4857487B2 (ja) 2001-05-30 2012-01-18 富士電機株式会社 トレンチ型半導体装置の製造方法
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
JP4865189B2 (ja) * 2002-02-21 2012-02-01 古河電気工業株式会社 ＧａＮ系電界効果トランジスタ
US7091573B2 (en) * 2002-03-19 2006-08-15 Infineon Technologies Ag Power transistor
JP4251006B2 (ja) * 2003-04-25 2009-04-08 パナソニック株式会社 半導体装置
JP2005210105A (ja) * 2003-12-26 2005-08-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20050139838A1 (en) 2003-12-26 2005-06-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US7521732B2 (en) * 2005-11-18 2009-04-21 General Electric Company Vertical heterostructure field effect transistor and associated method
JP2008205414A (ja) * 2007-01-26 2008-09-04 Rohm Co Ltd 窒化物半導体素子、窒化物半導体パッケージおよび窒化物半導体素子の製造方法
JP2008211172A (ja) * 2007-01-31 2008-09-11 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP5189771B2 (ja) * 2007-02-01 2013-04-24 ローム株式会社 ＧａＮ系半導体素子
JP2008311489A (ja) * 2007-06-15 2008-12-25 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
US7859021B2 (en) * 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
JP2009164235A (ja) * 2007-12-28 2009-07-23 Rohm Co Ltd 窒化物半導体素子およびその製造方法
JP5442229B2 (ja) 2008-09-04 2014-03-12 ローム株式会社 窒化物半導体素子の製造方法
JP2011134985A (ja) * 2009-12-25 2011-07-07 Fuji Electric Co Ltd トレンチゲート型半導体装置とその製造方法
JP5728922B2 (ja) 2010-12-10 2015-06-03 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2012169470A (ja) 2011-02-15 2012-09-06 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0034877A2 (en) * 1980-01-28 1981-09-02 General Electric Company Mildew resistant RTV silicone compositions
US6020226A (en) * 1998-04-14 2000-02-01 The United States Of America As Represented By The Secretary Of The Air Force Single layer integrated metal process for enhancement mode field-effect transistor
US20020055193A1 (en) * 2000-04-28 2002-05-09 Trw, Inc. Process perturbation to measured-modeled method for semiconductor device technology modeling
US20110318913A1 (en) * 2008-11-13 2011-12-29 Furukawa Electric Co., Ltd. Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
JP6136571B2 (ja) 2017-05-31
TW201448227A (zh) 2014-12-16
US9947781B2 (en) 2018-04-17
CN104183636B (zh) 2017-06-20
US9312350B2 (en) 2016-04-12
JP2014229838A (ja) 2014-12-08
US20140346525A1 (en) 2014-11-27
US20170309737A1 (en) 2017-10-26
US20160204241A1 (en) 2016-07-14
CN104183636A (zh) 2014-12-03
US9728618B2 (en) 2017-08-08

Similar Documents

Publication Publication Date Title
TWI549300B (zh) 半導體裝置及其製造方法
JP5114947B2 (ja) 窒化物半導体装置とその製造方法
TWI500148B (zh) 半導體裝置
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
JP5564815B2 (ja) 半導体装置及び半導体装置の製造方法
CN103325822B (zh) 化合物半导体器件及其制造方法
US7956383B2 (en) Field effect transistor
US20180151692A1 (en) High Electron Mobility Transistor and Method of Forming the Same
KR101358489B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US20140091364A1 (en) Compound semiconductor device and method of manufacturing the same
US20140264364A1 (en) Semiconductor device
US10032875B2 (en) Semiconductor device and method for manufacturing the semiconductor device
CN103022116B (zh) 化合物半导体器件及其制造方法
TW201413944A (zh) 半導體裝置及半導體裝置的製造方法
US20130083569A1 (en) Manufacturing method of compound semiconductor device
TW201413960A (zh) 化合物半導體裝置及其製造方法
JP2017085062A (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP2014027187A (ja) 化合物半導体装置及びその製造方法
JP2014072388A (ja) 化合物半導体装置及びその製造方法
TWI481034B (zh) 化合物半導體裝置及其製造方法
US9691890B2 (en) Compound semiconductor device and manufacturing method thereof
JP2019114581A (ja) 化合物半導体装置及びその製造方法
JP2019125600A (ja) 化合物半導体装置及びその製造方法
JP2017085014A (ja) 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
JP6156038B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees