TWI546644B - 固定電壓產生電路 - Google Patents

固定電壓產生電路 Download PDF

Info

Publication number
TWI546644B
TWI546644B TW103107507A TW103107507A TWI546644B TW I546644 B TWI546644 B TW I546644B TW 103107507 A TW103107507 A TW 103107507A TW 103107507 A TW103107507 A TW 103107507A TW I546644 B TWI546644 B TW I546644B
Authority
TW
Taiwan
Prior art keywords
resistor
transistor
coupled
voltage
resistance
Prior art date
Application number
TW103107507A
Other languages
English (en)
Other versions
TW201435541A (zh
Inventor
陳智聖
趙傳珍
Original Assignee
立積電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立積電子股份有限公司 filed Critical 立積電子股份有限公司
Priority to TW103107507A priority Critical patent/TWI546644B/zh
Publication of TW201435541A publication Critical patent/TW201435541A/zh
Application granted granted Critical
Publication of TWI546644B publication Critical patent/TWI546644B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45244—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more explicit bias circuits, e.g. to bias the tail current sources, to bias the load transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45392—Indexing scheme relating to differential amplifiers the AAC comprising resistors in the source circuit of the AAC before the common source coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45508—Indexing scheme relating to differential amplifiers the CSC comprising a voltage generating circuit as bias circuit for the CSC

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Description

固定電壓產生電路
本發明係有關於一種固定電壓產生電路，尤指一種適用於砷化鎵(GaAs)製程的固定電壓產生電路。
砷化鎵製程可製作出具有良好性能及高效率的RF功率放大器。其特點包括在高頻工作時不易產生信號失真、雜訊值低、功率耗損小、增益值大及元件面積小等，因此可以達到元件小、高效率、低耗電等效果，適合應用在手機及各項通訊設備產品。
為使砷化鎵功率放大器在大範圍輸入電壓變動的情形下仍可正常動作，便需要提供穩定電壓給功率放大器以確保其工作正常。
通常固定電壓產生電路使用CMOS製程，其中會使用到PMOS。然而PMOS並不適合用在砷化鎵製程，因此無法整合此固定電壓產生電路於同一砷化鎵製程，而需另外提供一個由CMOS製程製作的固定電壓產生電路以提供砷化鎵功率放大器穩定電壓。如此會增加製程所需要的面積及降低集成度(integration)。
本發明之一實施例提供一種固定電壓產生電路，包含第一電阻、第一電晶體、第二電晶體、第三電晶體、第四電晶體、第二電阻及第三電阻。第一電阻包含第一端及第二端，該第一電阻的第二端耦接於電壓源。第一電 晶體包含第一端、第二端，以及控制端，第一電晶體的控制端耦接於第一電阻的第一端，第一電晶體的第一端耦接於一接地端，第一電晶體的第二端耦接於第一電晶體的控制端。第二電晶體包含第一端、第二端，以及控制端，第二電晶體的控制端耦接於第一電晶體的控制端，第二電晶體的第一端耦接於接地端。第三電晶體包含第一端、第二端，以及控制端，第三電晶體的控制端用以接收第一差動電壓，第三電晶體的第一端耦接於第二電晶體的第二端。第四電晶體包含第一端、第二端，以及控制端，第四電晶體的控制端用以接收第二差動電壓，第四電晶體的第一端耦接於第二電晶體的第二端。第二電阻包含第一端以及第二端，第二電阻的第一端耦接於第三電晶體的第二端，第二電阻的第二端耦接於電壓源。第三電阻包含第一端以及第二端，第三電阻的第一端耦接於第四電晶體的第二端，第三電阻的第二端耦接於電壓源。其中第二電阻的阻值及第三電阻的阻值與第一電阻的阻值有關。
100、200、300、400、500、800、900、1000‧‧‧固定電壓產生電路
102‧‧‧第一電阻
104‧‧‧第二電阻
106‧‧‧第三電阻
108‧‧‧第一電晶體
110‧‧‧第二電晶體
112‧‧‧第三電晶體
114‧‧‧第四電晶體
202‧‧‧第四電阻
302‧‧‧第五電阻
304‧‧‧第六電阻
520‧‧‧二極體
60‧‧‧場效電晶體
70‧‧‧雙極性接面電晶體
VDD‧‧‧電壓源
VD‧‧‧輸出電壓
I‧‧‧偏壓電流
第1圖為本發明一實施例之固定電壓產生電路的電路圖。
第2圖為本發明一實施例之固定電壓產生電路的電路圖。
第3圖為本發明一實施例之固定電壓產生電路的電路圖。
第4圖為本發明一實施例之固定電壓產生電路的電路圖。
第5圖為本發明一實施例之固定電壓產生電路的電路圖。
第6圖為一利用場效電晶體實現二極體的電路圖。
第7圖為一利用雙極性接面電晶體實現二極體的電路圖。
第8圖為本發明一實施例之固定電壓產生電路的電路圖。
第9圖為本發明一實施例之固定電壓產生電路的電路圖。
第10圖為本發明一實施例之固定電壓產生電路的電路圖。
請參考第1圖，第1圖為本發明的第一實施例說明一種固定電壓 產生電路100的示意圖。固定電壓產生電路100包含第一電阻102、第二電阻104、第三電阻106、第一電晶體108、第二電晶體110、第三電晶體112及第四電晶體114。第一電阻102包含第一端及第二端，其中第一電阻102的第二端耦接於電壓源VDD。第一電晶體108包含控制端、第一端及第二端，其中第一電晶體108的控制端耦接於第一電阻102的第一端，第一電晶體108的第一端耦接於接地端，及第一電晶體108的第二端耦接於第一電晶體108的控制端。第二電晶體110包含控制端、第一端及第二端，其中第二電晶體110的控制端耦接於第一電晶體108的控制端，及第二電晶體110第一端耦接於接地端。第三電晶體112包含控制端、第一端及第二端，其中第三電晶體112的控制端用以接收第一差動電壓，及第三電晶體112的第一端耦接於第二電晶體110的第二端。第四電晶體114包含控制端、第一端及第二端，其中第四電晶體114的控制端用以接收第二差動電壓，及第四電晶體114的第一端耦接於第二電晶體110的第二端。第二電阻104包含第一端及第二端，其中第二電阻104的第一端耦接於第三電晶體112的第二端，及第二電阻104的第二端耦接於電壓源VDD。第三電阻106包含第一端及第二端，其中第三電阻106的第一端耦接於第四電晶體114的第二端，及第三電阻106的第二端耦接於電壓源VDD。在此實施例中，第一電阻102、第二電阻104與第三電阻106的阻值比例係為1：2：2，且第二電阻104及第三電阻106的阻值實質上相等。在此實施例中，第一電晶體108及第二電晶體110的尺寸比例為1：1。
在第1圖的電路中，第一電阻102根據電壓源VDD於第一電晶 體108的控制端產生一偏壓。第一電晶體108及第二電晶體110組成電流鏡，即鏡像電流源(Mirror Current Source)。其中，第二電晶體110的控制端受偏於第一電晶體108的控制端之偏壓，因此第二電晶體110產生映射流經第一 電晶體108電流的偏壓電流I。偏壓電流I可透過計算流經第一電晶體108的電流而得到，如式(1)所示。
其中Vt1是第一電晶體108的導通電壓，而R1為第一電阻102的 阻值。偏壓電流I流過由第三電晶體112、第四電晶體114、第二電阻104及第三電阻106組成的差動對，由於差動對左右兩側的組件對稱，因此流過差動對的右側，包含第四電晶體114及第三電阻106的電流為偏壓電流I的一半。差動對亦耦接於電壓源VDD，因此於第四電晶體114的第二端會產生輸出電壓VD，如式(2)。
其中R3為第三電阻106的阻值，Re1為第二電阻104及第三電阻 106的等效阻值。由於差動對左右兩側為並聯結構，第二電阻104及第三電阻106的等效阻值為第二電阻104及第三電阻106並聯後的阻值，且第二電 阻104及第三電阻106的阻值實質上相等，所以。在此實施例中， 第一電阻102、第二電阻104與第三電阻106的阻值比例係為1：2：2，所以Re1=R1。由式(2)，輸出電壓VD的電壓值為一固定值。
另外，由式(1)，當電壓源VDD變化時，流過差動對的偏壓電流I亦隨之改變。若電壓源VDD的電壓變化為dVDD，偏壓電流I的變化為dI，則dI如式(3)，而輸出電壓VD的變化dVD如式(4)。於式(4)中，若R1=Re1，亦即第一電阻102的阻值實質上等於第二電阻104及第三電阻106的等效阻 值Re1，則輸出電壓VD的變化dVD為零。輸出電壓VD為固定電壓而不隨電壓源VDD的電壓變化dVDD而改變，以使該差動對得以輸出穩定的輸出電壓。
由上述可知，固定電壓產生電路100之輸出電壓VD的電壓值會 被維持在固定值，而且不會隨著電壓源VDD的變動而產生變化，因此可以在大範圍輸入電壓變動的情形下正常地工作。通常在CMOS產生固定電壓的電路製程中，第二電阻104及第三電阻106是由PMOS所取代，但由於CMOS製程中所使用到的PMOS並不適合用在砷化鎵製程中，因此要將CMOS製程中的電路結構予以套用在砷化鎵製程中並不符合實際應用，但由於以上之第一實施例中藉由調整多個電阻阻值的比例以及電阻連接於電壓源VDD的方式，可在砷化鎵製程中產生固定電壓，而不須另使用CMOS製程以提供固定電壓，如此可減少製程所需要的面積及增加集成度。
第1圖電路中，第一電晶體108及第二電晶體110的尺寸比例可 從1：1改為1：N，N為正整數，此時只要將第二電阻104及第三電阻106的等 效阻值設計為，則仍可使得輸出電壓VD的電壓值維持在固定值， 且不會隨著電壓源VDD的變動而產生變化。此外，Re1電阻阻值降低，可進一步減少製程所需要的面積。當N=2時，第一電阻102、第二電阻104及第三電阻106的阻值相等，此實施例中，所有電阻設計為同一尺寸，可減少製程變異造成的誤差。
第1圖的電路中，第一電晶體108及第二電晶體110的尺寸比例 也可從1：1改為N：1，N為正整數，當第二電阻104及第三電阻106並聯後的等效阻值設計為Re1=N＊R1，仍可使得輸出電壓VD的電壓值維持在固定值。而Re1電阻阻值增加，亦可降低電流消耗。
請參照第2圖，第2圖為本發明的第二實施例說明固定電壓產生 電路200的示意圖。固定電壓產生電路200包含固定電壓產生電路100的元件以及另一第四電阻202。其中第二電阻104及第三電阻106不直接耦接至電壓源VDD而是經由第四電阻202耦接至電壓源VDD。第四電阻202包含第一端及第二端，其中第四電阻202的第一端耦接於第二電阻104的第二端及第三電阻106的第二端，及第四電阻202的第二端耦接於電壓源VDD。第二電阻104、第三電阻106及第四電阻202的等效阻值Re2實質上等於第一電阻102的阻值，且第二電阻104及第三電阻106的阻值實質上相等。
第2圖的偏壓電流原理及動作同式(1)及式(3)所述。其中偏壓電流 I流過第四電阻202之後，會分流至由第三電晶體112、第四電晶體114、第二電阻104及第三電阻106組成的差動對。由於差動對左右兩側的組件對稱，因此流過差動對的右側，包含第四電晶體114及第三電阻106的電流為偏壓電流I的一半，因此於第四電晶體114的第二端產生的輸出電壓VD係如式(5)所示。
其中，R3為第三電阻106的阻值，R4為第四電阻202阻值，Re2 為第二電阻104、第三電阻106及第四電阻202的等效阻值。由於差動對左右兩側為並聯結構，第二電阻104及第三電阻106的等效阻值為第二電阻104及第三電阻106並聯後的阻值，而第二電阻104、第三電阻106及第四電阻202的等效阻值為第二電阻104及第三電阻106的等效阻值加上第四電阻202的阻值，且由於第二電阻104及第三電阻106的阻值實質上相等，因此 。在此實施例中，Re2=R1。由式(5)，輸出電壓VD之電壓值為 Vt1。
當電壓源VDD的電壓變化(dVDD)時，偏壓電流I亦隨之改變 (dI)，dI如式(3)，而輸出電壓VD的變化dVD如式(6)。於式(6)中，若R1=Re2，亦即第一電阻102的阻值實質上等於第二電阻104、第三電阻106及第四電阻202的等效阻值Re2，則輸出電壓VD的變化dVD為零。亦即輸出電壓VD為穩定的固定電壓且不隨著電壓源VDD的電壓變化dVDD而改變。
由上述可知，固定電壓產生電路200之輸出電壓VD的電壓值維 持在固定值，而且不會隨著電壓源VDD的變動而產生變化，因此可在不使用CMOS製程情況下，於砷化鎵製程中產生固定電壓並在大範圍輸入電壓變動的情形下正常地工作。另外，第2圖的第二電阻104、第三電阻106及第四電阻202的電阻相加總值會小於第1圖的第二電阻104及第三電阻106的電阻相加總值，如此可有效減少電阻的佈局面積，進一步增加集成度。
請參照第3圖，第3圖為本發明的第三實施例說明固定電壓產生 電路300的示意圖。固定電壓產生電路300包含固定電壓產生電路200的元件以及第五電阻302和第六電阻304，其中第五電阻302係耦接於第三電晶體112的第一端與第二電晶體110的第二端之間，而第六電阻304則係耦接於第四電晶體114的第一端與第二電晶體110的第二端之間。第五電阻302及第六電阻304是射極退化電阻，為了產生負反饋作用，增加差動對的輸入電阻及增大差動電壓輸入電壓範圍。
第3圖中，偏壓電流I流過第四電阻202、差動對、第五電阻302 及第六電阻304，當第二電阻104阻值等於第三電阻106阻值，第五電阻302阻值等於第六電阻304阻值時，流過差動對右側的電流仍為偏壓電流I的一半，此時第3圖的原理及動作同式(1)、式(3)、式(5)、式(6)所述。因此只要R1=Re2，亦即若第一電阻102的阻值實質上等於第二電阻104、第三電阻106及第四電阻202的等效阻值Re2，則輸出電壓VD的變化dVD為零。亦即輸出電壓VD的電壓值為一穩定的固定值，不隨著電壓源VDD的電壓變化dVDD而改變。
請參照第4圖，第4圖為本發明的第四實施例說明固定電壓產生 電路400的示意圖。固定電壓產生電路400包含固定電壓產生電路100的元件、第五電阻302及第六電阻304。其中第五電阻302係耦接於第三電晶體112的第一端與第二電晶體110的第二端之間；而第六電阻304則係耦接於第四電晶體114的第一端與第二電晶體110的第二端之間。
第4圖中，偏壓電流I流過差動對、第五電阻302及第六電阻304， 當第二電阻104阻值等於第三電阻106阻值，第五電阻302阻值等於第六電阻304阻值時，流過差動對右側的電流仍為偏壓電流I的一半，此時第4圖的原理及動作同式(1)、式(2)、式(3)、式(4)所述。因此只要R1=Re1，亦即 若第一電阻102的阻值實質上等於第二電阻104及第三電阻106的等效阻值Re1，則輸出電壓VD的變化dVD為零。亦即輸出電壓VD的電壓值為一固定值且不隨電壓源VDD的電壓變化dVDD而改變。
請參照第5圖，第5圖為本發明的第五實施例說明固定電壓產生 電路500的示意圖。固定電壓產生電路500包含固定電壓產生電路100的元件以及n個二極體520，其中n為正整數。第一電阻102與n個二極體520串聯，且於此串聯線路當中每一個二極體520皆以順偏壓的方式連接，亦即每一個二極體520的陽極之電位要比陰極的電位來得高。於第5圖的實施例中，n個二極體520可串聯於電壓源VDD及第一電阻102之間，而於另一實施例中，第一電阻102可串聯於電壓源VDD及n個二極體520之間，於又一實施例中，第一電阻102亦可串聯於任意兩個二極體520之間，此外，第一電阻102可為由分佈於電壓源VDD及第一電晶體108的控制端之間的複數個電阻所組成，然而本發明並不以此為限。
於一實施例中，二極體520可為接面二極體、場效電晶體或雙極 性接面電晶體。請參考第6圖，第6圖說明了場效電晶體60如何實現二極體520的作法。場效電晶體60包含控制端60A，第一端60B及第二端60C。於一實施例中，場效電晶體60為N型場效電晶體，而其控制端60A耦接於場效電晶體60的第一端60B並等效為二極體520的陽極，而場效電晶體60的第二端60C則等效為二極體520的陰極。於另一實施例中，場效電晶體60為P型場效電晶體，而其控制端60A耦接於場效電晶體60的第一端60B並等效為二極體520的陰極，而場效電晶體60的第二端60C則等效為二極體520的陽極。請參考第7圖，第7圖說明了雙極性接面電晶體70如何實現二極體520的作法。雙極性接面電晶體70包含控制端70A，第一端70B及第二端70C。於一實施例中，雙極性接面電晶體70為PNP型雙極性接面電晶體， 而其控制端70A耦接於雙極性接面電晶體70的第一端70B並等效為二極體520的陰極，而雙極性接面電晶體70的第二端70C則等效為二極體520的陽極。於另一實施例中，雙極性接面電晶體70為NPN型雙極性接面電晶體，而其控制端70A耦接於雙極性接面電晶體70的第一端70B並等效為二極體520的陽極，而雙極性接面電晶體70的第二端70C則等效為二極體520的陰極。
固定電壓產生電路500與固定電壓產生電路100之差異在於固定 電壓產生電路500之第一電晶體108之控制端的偏壓係由第一電阻102及n個二極體520根據電壓源VDD產生，由於第二電晶體110為第一電晶體108的電流鏡，因此第二電晶體110的控制端亦會根據此偏壓產生偏壓電流I，如式(7)所示。
其中Vt1是電晶體108的導通電壓，而VDk則係第k個二極體520 的順向偏壓。偏壓電流I流過由第三電晶體112、第四電晶體114、第二電阻104及第三電阻106組成的差動對，由於差動對左右兩側的組件對稱，因此流過差動對的右側，包含第四電晶體114及第三電阻106的電流為偏壓電流I的一半。差動對亦耦接於電壓源VDD，因此於第四電晶體114的第二端會產生輸出電壓VD，如式(8)。
其中式(8)中的Re1與式(2)中的Re1同為第二電阻104及第三電阻 106的等效阻值。由於差動對左右兩側為並聯結構，第二電阻104及第三電阻106的等效阻值為第二電阻104及第三電阻106並聯後的阻值，且第二電 阻104及第三電阻106的阻值實質上相等，所以。在此實施例中， 第一電阻102、第二電阻104與第三電阻106的阻值比例為1：2：2，所以 Re1=R1。由式(8)，輸出電壓VD的電壓值為，亦即只要透過改變 二極體520的個數n即可調整輸出電壓VD的電壓值。
另外，根據式(7)，當電壓源VDD變化時，流過差動對的偏壓電 流I亦隨之改變。若電壓源VDD的電壓變化為dVDD，偏壓電流I的變化為dI，則dI如式(9)，而輸出電壓VD的變化dVD如式(10)。於式(10)中，若R1=Re1，則輸出電壓VD的變化dVD為零。亦即輸出電壓VD仍為固定電壓且不隨電壓源VDD的電壓變化dVDD而改變。
由上述可知，如第5圖的電路結構可產生不隨電壓源VDD變化 的輸出電壓VD，並且可以藉由調整二極體的數量來改變輸出電壓VD的電壓值，且於上述調整過程中，僅需調整多個電阻阻值的比例及二極體的數量，因此無須另使用CMOS製程，而可在砷化鎵製程中產生固定電壓，如此可減少製程所需要的面積及增加集成度。
請參照第8圖，第8圖為本發明的第六實施例說明固定電壓產生 電路800的示意圖。固定電壓產生電路800包含固定電壓產生電路200的元件以及n個二極體520。第一電阻102與n個二極體520串聯，且於此串聯線路當中每一個二極體520皆以順偏壓的方式連接，亦即每一個二極體520的陽極之電位要比陰極的電位來得高。
第8圖中的固定電壓產生電路800與第2圖中的固定電壓產生電 路200有相同的原理及操作，其差別僅在於第8圖中的偏壓電流I係如式(7)所示。於第8圖中，偏壓電流I流過第四電阻202及由第三電晶體112、第四電晶體114、第二電阻104及第三電阻106組成的差動對。由於差動對左右兩側的組件對稱，導致流過第四電晶體114及第三電阻106的電流為偏壓電流I的一半，因此輸出電壓VD係如式(11)所示。
由於差動對左右兩側為並聯結構，第二電阻104及第三電阻106 的等效阻值為第二電阻104及第三電阻106並聯後的阻值，而第二電阻104、第三電阻106及第四電阻202的等效阻值為第二電阻104及第三電阻106的等效阻值加上第四電阻202的阻值，且第二電阻104及第三電阻106的阻值實質上相等，所以。由式(11)，輸出電壓VD之電壓值為
由式(7)，當電壓源VDD變化時，偏壓電流I亦隨之改變。偏壓 電流I的變化dI如式(9)，而輸出電壓VD的變化dVD如式(12)。於式(12)中，若R1=Re2，亦即第一電阻102的阻值實質上等於第二電阻104、第三電阻106及第四電阻202的等效阻值Re2，則輸出電壓VD的變化dVD為零。亦即輸出電壓VD為穩定的固定電壓，且不隨著電壓源VDD的電壓變化dVDD而改變。
由上述可知，固定電壓產生電路800之輸出電壓VD不會隨著電 壓源VDD的變動而產生變化，且可以透過改變二極體520的數量來改變輸出電壓VD的電壓值。因此可在不使用CMOS製程情況下，於砷化鎵製程中產生固定電壓，並可在大範圍輸入電壓變動的情形下正常工作。
請參照第9圖，第9圖為本發明的第七實施例說明固定電壓產生 電路900的示意圖。固定電壓產生電路900包含固定電壓產生電路300的元件以及n個二極體520。第一電阻102與n個二極體520串聯，且於此串聯線路當中每一個二極體520皆以順偏壓的方式連接，亦即每一個二極體520的陽極之電位要比陰極的電位來得高。
第9圖中，偏壓電流I流過差動對、第四電阻202、第五電阻302 及第六電阻304，當第二電阻104阻值等於第三電阻106阻值，第五電阻302阻值等於第六電阻304阻值時，流過差動對右側的電流仍為偏壓電流I的一半。第9圖的原理及動作同式(7)、式(9)、式(11)、式(12)所述。因此只要R1=Re2，亦即若第一電阻102的阻值實質上等於第二電阻104、第三電阻106及第四電阻202的等效阻值Re2，則輸出電壓VD的變化dVD為零。亦即輸出 電壓VD為一穩定的固定電壓且不隨著電壓源VDD的電壓變化dVDD而改變，且輸出電壓VD的電壓值可透過串聯二極體520的數量來調整。
請參照第10圖，第10圖為本發明的第八實施例說明固定電壓產 生電路1000的示意圖。固定電壓產生電路1000包含固定電壓產生電路400的元件以及n個二極體520。其中n為大於0之正整數。第一電阻102與n個二極體520串聯，且於此串聯線路當中每一個二極體520皆以順偏壓的方式連接，亦即每一個二極體520的陽極之電位要比陰極的電位來得高。
第10圖中，偏壓電流I流過差動對、第五電阻302及第六電阻 304，當第二電阻104阻值等於第三電阻106阻值，第五電阻302阻值等於第六電阻304阻值時，流過差動對右側的電流仍為偏壓電流I的一半。第10圖的原理及動作同式(7)、式(8)、式(9)、式(10)所述。因此只要R1=Re1，亦即若第一電阻102的阻值實質上等於第二電阻104及第三電阻106的等效阻值Re1，則輸出電壓VD的變化dVD為零。亦即輸出電壓VD為一穩定的固定電壓且不會隨電壓源VDD的電壓變化dVDD而改變，且輸出電壓VD的電壓值可透過串聯二極體520的數量來調整。
如第5圖的實施例，在第8至10圖的實施例中，n個二極體520 可串聯於電壓源VDD及第一電阻102之間，或第一電阻102可串聯於電壓源VDD及n個二極體520之間，或者第一電阻102亦可串聯於任意兩個二極體520之間，此外，第一電阻102可為由分佈於電壓源VDD及第一電晶體108的控制端之間的複數個電阻所組成，然而本發明並不以此為限。
綜上所述，本發明提出的固定電壓產生電路可產生穩定的輸出電壓，而且不會隨著電壓源的變動而產生變化，因此可以在大範圍輸入電壓變動的情形下正常地工作。另外，本發明亦可透過串聯多個二極體來調整輸出 電壓的電壓值以符合系統的需求。由於本發明係藉由調整多個電阻之阻值的比例以及電阻連接於電壓源的方式來提供輸出電壓，因此可以在砷化鎵製程中產生固定電壓，而不須另使用CMOS製程，如此可減少製程所需要的面積及增加集成度。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧固定電壓產生電路
102‧‧‧第一電阻
104‧‧‧第二電阻
106‧‧‧第三電阻
108‧‧‧第一電晶體
110‧‧‧第二電晶體
112‧‧‧第三電晶體
114‧‧‧第四電晶體
VDD‧‧‧電壓源
VD‧‧‧輸出電壓
I‧‧‧偏壓電流

Claims (10)

  1. 一種固定電壓產生電路，包含：一第一電阻，包含第一端及第二端，該第一電阻的第二端耦接於一電壓源；一第一電晶體，包含第一端、第二端，以及控制端，該第一電晶體的控制端耦接於該第一電阻的第一端，該第一電晶體的第一端耦接於一接地端，及該第一電晶體的第二端耦接於該第一電晶體的控制端；一第二電晶體，包含第一端、第二端，以及控制端，該第二電晶體的控制端耦接於該第一電晶體的控制端，及該第二電晶體的第一端，耦接於該接地端；一第三電晶體，包含第一端、第二端，以及控制端，該第三電晶體的控制端用以接收一第一差動電壓，該第三電晶體的第一端耦接於該第二電晶體的第二端；一第四電晶體，包含第一端、第二端，以及控制端，該第四電晶體的控制端用以接收一第二差動電壓，該第四電晶體的第一端耦接於該第二電晶體的第二端，及該第四電晶體的第二端用以輸出一固定電壓；一第二電阻，包含第一端以及第二端，該第二電阻的第一端耦接於該第三電晶體的第二端，該第二電阻的第二端耦接於該電壓源；及一第三電阻，包含第一端以及第二端，該第三電阻的第一端耦接於該第四電晶體的第二端，該第三電阻的第二端耦接於該電壓源；其中該第二電阻的阻值及該第三電阻的阻值與該第一電阻的阻值有關。
  2. 如請求項1所述的固定電壓產生電路，另包含：一第四電阻，包含第一端及第二端，該第四電阻的第一端耦接於該第二電阻的第二端及該第三電阻的第二端，及該第四電阻的第二端耦接 於該電壓源。
  3. 如請求項2所述的固定電壓產生電路，另包含：一第五電阻，耦接於該第三電晶體的第一端與該第二電晶體的第二端之間；及一第六電阻，耦接於該第四電晶體的第一端與該第二電晶體的第二端之間。
  4. 如請求項2或3所述的固定電壓產生電路，其中該第二電阻、該第三電阻，及該第四電阻的等效阻值等於該第一電阻的阻值，且該第一電晶體及該第二電晶體的尺寸比例係為1：1。
  5. 如請求項1所述的固定電壓產生電路，另包含：一第五電阻，耦接於該第三電晶體的第一端與該第二電晶體的第二端之間；及一第六電阻，耦接於該第四電晶體的第一端與該第二電晶體的第二端之間。
  6. 如請求項1或5所述的固定電壓產生電路，其中該第二電阻與該第三電阻的等效阻值等於該第一電阻的阻值，該第一電晶體及該第二電晶體的尺寸比例係為1：1。
  7. 如請求項1至3及5中任一項所述的固定電壓產生電路，另包含n個二極體，耦接於該電壓源與該第一電晶體的控制端之間，其中n為正整數。
  8. 如請求項7所述的固定電壓產生電路，其中該些二極體為接面二極體、場效電晶體或雙極性接面電晶體。
  9. 如請求項1至3及5中任一項所述的固定電壓產生電路，其中該第一電晶體及該第二電晶體形成一電流鏡，該第一電晶體及該第二電晶體的尺寸比例係為1：N或N：1，N為正整數。
  10. 如請求項1至3及5中任一項所述的固定電壓產生電路，其中該固定電壓產生電路為使用一砷化鎵製程。
TW103107507A 2013-03-05 2014-03-05 固定電壓產生電路 TWI546644B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103107507A TWI546644B (zh) 2013-03-05 2014-03-05 固定電壓產生電路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102107705 2013-03-05
TW103107507A TWI546644B (zh) 2013-03-05 2014-03-05 固定電壓產生電路

Publications (2)

Publication Number Publication Date
TW201435541A TW201435541A (zh) 2014-09-16
TWI546644B true TWI546644B (zh) 2016-08-21

Family

ID=51466271

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103107507A TWI546644B (zh) 2013-03-05 2014-03-05 固定電壓產生電路

Country Status (3)

Country Link
US (1) US20140253087A1 (zh)
CN (1) CN104035466B (zh)
TW (1) TWI546644B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9088252B2 (en) * 2013-03-05 2015-07-21 Richwave Technology Corp. Fixed voltage generating circuit
US10848109B2 (en) 2017-01-26 2020-11-24 Analog Devices, Inc. Bias modulation active linearization for broadband amplifiers
TWI734221B (zh) * 2019-10-16 2021-07-21 立積電子股份有限公司 射頻裝置及其電壓產生裝置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495425A (en) * 1982-06-24 1985-01-22 Motorola, Inc. VBE Voltage reference circuit
US4492929A (en) * 1983-05-13 1985-01-08 Motorola, Inc. Operational amplifier having enhanced gain through current feedback
JP3016317B2 (ja) * 1993-02-05 2000-03-06 日本電気株式会社 可変利得増幅器
JPH07106875A (ja) * 1993-09-30 1995-04-21 Nec Corp 半導体集積回路
JP4031043B2 (ja) * 1996-02-28 2008-01-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 温度補償を有する基準電圧源
US5856749A (en) * 1996-11-01 1999-01-05 Burr-Brown Corporation Stable output bias current circuitry and method for low-impedance CMOS output stage
JP3147082B2 (ja) * 1997-10-15 2001-03-19 日本電気株式会社 差動増幅回路
JP2000174562A (ja) * 1998-12-09 2000-06-23 Sony Corp 入力回路
JP2009021685A (ja) * 2007-07-10 2009-01-29 Mitsubishi Electric Corp 定電流源回路及び差動増幅装置
JP5003346B2 (ja) * 2007-08-21 2012-08-15 日本電気株式会社 参照電圧生成回路及び参照電圧分配方法
US9088252B2 (en) * 2013-03-05 2015-07-21 Richwave Technology Corp. Fixed voltage generating circuit

Also Published As

Publication number Publication date
US20140253087A1 (en) 2014-09-11
CN104035466B (zh) 2016-08-24
CN104035466A (zh) 2014-09-10
TW201435541A (zh) 2014-09-16

Similar Documents

Publication Publication Date Title
CN102053645B (zh) 一种宽输入电压高电源抑制比基准电压源
JP2015061294A (ja) カスコード増幅器
EP2652872A1 (en) Current mirror and high-compliance single-stage amplifier
TWI546644B (zh) 固定電壓產生電路
GB2477572A (en) A class AB wideband high-power current output push-pull amplifier
US8742845B2 (en) Amplifier circuits with reduced power consumption
KR102278562B1 (ko) 플로팅 전류 소스를 위한 방법 및 장치
US10141897B2 (en) Source follower
CN101834575B (zh) 运算放大器
JP2018110281A (ja) アクティブインダクタ及び増幅回路
CN108693912B (zh) 具有倒置带隙对的带隙基准电路
US9088252B2 (en) Fixed voltage generating circuit
KR101618971B1 (ko) 인버터 형태의 전력 증폭기
CN107395146B (zh) 一种恒定跨导放大器电路
TWI644195B (zh) 緩衝級和控制電路
US20160070288A1 (en) Voltage generation circuit
US20130181771A1 (en) Light receiving circuit and photo-coupling type insulated circuit
JP6969884B2 (ja) 電流検出アンプ
JP2008172538A (ja) バイアス回路および電力増幅器
CN108170195B (zh) 源极跟随器
US7230476B1 (en) Bipolar high impedance element
KR20050030610A (ko) 커런트 미러 회로
JP2009265954A5 (zh)
JP6020238B2 (ja) 増幅回路
JP2014241091A (ja) 電圧発生回路