CN104035466A - 固定电压产生电路 - Google Patents

固定电压产生电路 Download PDF

Info

Publication number
CN104035466A
CN104035466A CN201410076779.5A CN201410076779A CN104035466A CN 104035466 A CN104035466 A CN 104035466A CN 201410076779 A CN201410076779 A CN 201410076779A CN 104035466 A CN104035466 A CN 104035466A
Authority
CN
China
Prior art keywords
resistance
transistor
voltage
coupled
fixed voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410076779.5A
Other languages
English (en)
Other versions
CN104035466B (zh
Inventor
陈智圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Richwave Technology Corp
Original Assignee
Richwave Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Richwave Technology Corp filed Critical Richwave Technology Corp
Publication of CN104035466A publication Critical patent/CN104035466A/zh
Application granted granted Critical
Publication of CN104035466B publication Critical patent/CN104035466B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45244—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more explicit bias circuits, e.g. to bias the tail current sources, to bias the load transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45392—Indexing scheme relating to differential amplifiers the AAC comprising resistors in the source circuit of the AAC before the common source coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45508—Indexing scheme relating to differential amplifiers the CSC comprising a voltage generating circuit as bias circuit for the CSC

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开一种固定电压产生电路包含一电流镜、一差动对及一耦接于该电流镜的电阻。该电阻的一端耦接于一电压源，该差动对包含二电阻，亦耦接于该电压源，以使该差动对得以输出一稳定的输出电压。

Description

固定电压产生电路
技术领域
本发明系有关于一种固定电压产生电路，尤指一种适用于砷化镓(GaAs)制程的固定电压产生电路。
背景技术
砷化镓制程可制作出具有良好性能及高效率的RF功率放大器。其特点包括在高频工作时不易产生信号失真、噪声值低、功率耗损小、增益值大及组件面积小等，因此可以达到组件小、高效率、低耗电等效果，适合应用在手机及各项通讯设备产品。
为使砷化镓功率放大器在大范围输入电压变动的情形下仍可正常动作，便需要提供稳定电压给功率放大器以确保其工作正常。
通常固定电压产生电路使用CMOS制程，其中会使用到PMOS。然而PMOS并不适合用在砷化镓制程，因此无法整合此固定电压产生电路于同一砷化镓制程，而需另外提供一个由CMOS制程制作的固定电压产生电路以提供砷化镓功率放大器稳定电压。如此会增加制程所需要的面积及降低集成度(integration)。
发明内容
为了克服现有技术中存在的缺陷，本发明公开一种固定电压产生电路，包含第一电阻、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第二电阻及第三电阻。第一电阻包含第一端及第二端，该第一电阻的第二端耦接于电压源。第一晶体管包含第一端、第二端，以及控制端，第一晶体管的控制端耦接于第一电阻的第一端，第一晶体管的第一端耦接于一接地端，第一晶体管的第二端耦接于第一晶体管的控制端。第二晶体管包含第一端、第二端，以及控制端，第二晶体管的控制端耦接于第一晶体管的控制端，第二晶体管的第一端耦接于接地端。第三晶体管包含第一端、第二端，以及控制端，第三晶体管的控制端用以接收第一差动电压，第三晶体管的第一端耦接于第二晶体管的第二端。第四晶体管包含第一端、第二端，以及控制端，第四晶体管的控制端用以接收第二差动电压，第四晶体管的第一端耦接于第二晶体管的第二端。第二电阻包含第一端以及第二端，第二电阻的第一端耦接于第三晶体管的第二端，第二电阻的第二端耦接于电压源。第三电阻包含第一端以及第二端，第三电阻的第一端耦接于第四晶体管的第二端，第三电阻的第二端耦接于电压源。其中第二电阻的阻值及第三电阻的阻值与第一电阻的阻值有关。
更进一步的，该固定电压产生电路还包含第四电阻，该第四电阻包含第一端及第二端，该第四电阻的第一端耦接于该第二电阻的第二端及该第三电阻的第二端，及该第四电阻的第二端耦接于该电压源。
更进一步的，该固定电压产生电路还包含第五电阻，耦接于该第三晶体管的第一端与该第二晶体管的第二端之间；及第六电阻，耦接于该第四晶体管的第一端与该第二晶体管的第二端之间。
更进一步的，该第二电阻、该第三电阻，及该第四电阻的等效阻值等于该第一电阻的阻值，且该第一晶体管及该第二晶体管的尺寸比例系为1:1。
更进一步的，该第二电阻与该第三电阻的等效阻值等于该第一电阻的阻值，该第一晶体管及该第二晶体管的尺寸比例系为1:1。
更进一步的，该固定电压产生电路，另包含n个二极管，耦接于该电压源与该第一晶体管的控制端之间，其中n为正整数。
更进一步的，该些二极管可为接面二极管、场效晶体管或双极性接面晶体管。
更进一步的，该第一晶体管及该第二晶体管形成一电流镜，该第一晶体管及该第二晶体管的尺寸比例系为1:N或N:1，N为正整数。
更进一步的，该固定电压产生电路为使用一砷化镓制程。
与现有技术相比较，本发明提出的固定电压产生电路可产生稳定的输出电压，而且不会随着电压源的变动而产生变化，因此可以在大范围输入电压变动的情形下正常地工作。另外，本发明亦可透过串联多个二极管来调整输出电压的电压值以符合系统的需求。由于本发明系藉由调整多个电阻之阻值的比例以及电阻连接于电压源的方式来提供输出电压，因此可以在砷化镓制程中产生固定电压，而不须另使用CMOS制程，如此可减少制程所需要的面积及增加集成度。
附图说明
关于本发明的优点与精神可以通过以下的发明详述及所附图式得到进一步的了解。
图1：本发明一实施例之固定电压产生电路的电路图。
图2：本发明一实施例之固定电压产生电路的电路图。
图3：本发明一实施例之固定电压产生电路的电路图。
图4：本发明一实施例之固定电压产生电路的电路图。
图5：本发明一实施例之固定电压产生电路的电路图。
图6：一利用场效晶体管实现二极管的电路图。
图7：一利用双极性接面晶体管实现二极管的电路图。
图8：本发明一实施例之固定电压产生电路的电路图。
图9：本发明一实施例之固定电压产生电路的电路图。
图10：本发明一实施例之固定电压产生电路的电路图。
主要图示说明：
100、200、300、400、500、800、900、1000 固定电压产生电路
102 第一电阻
104 第二电阻
106 第三电阻
108 第一晶体管
110 第二晶体管
112 第三晶体管
114 第四晶体管
202 第四电阻
302 第五电阻
304 第六电阻
520 二极管
60 场效晶体管
70 双极性接面晶体管
VDD 电压源
VD 输出电压
I 偏压电流
具体实施方式
请参考图1，图1为本发明的第一实施例说明一种固定电压产生电路100的示意图。固定电压产生电路100包含第一电阻102、第二电阻104、第三电阻106、第一晶体管108、第二晶体管110、第三晶体管112及第四晶体管114。第一电阻102包含第一端及第二端，其中第一电阻102的第二端耦接于电压源VDD。第一晶体管108包含控制端、第一端及第二端，其中第一晶体管108的控制端耦接于第一电阻102的第一端，第一晶体管108的第一端耦接于接地端，及第一晶体管108的第二端耦接于第一晶体管108的控制端。第二晶体管110包含控制端、第一端及第二端，其中第二晶体管110的控制端耦接于第一晶体管108的控制端，及第二晶体管110第一端耦接于接地端。第三晶体管112包含控制端、第一端及第二端，其中第三晶体管112的控制端用以接收第一差动电压，及第三晶体管112的第一端耦接于第二晶体管110的第二端。第四晶体管114包含控制端、第一端及第二端，其中第四晶体管114的控制端用以接收第二差动电压，及第四晶体管114的第一端耦接于第二晶体管110的第二端。第二电阻104包含第一端及第二端，其中第二电阻104的第一端耦接于第三晶体管112的第二端，及第二电阻104的第二端耦接于电压源VDD。第三电阻106包含第一端及第二端，其中第三电阻106的第一端耦接于第四晶体管114的第二端，及第三电阻106的第二端耦接于电压源VDD。在此实施例中，第一电阻102、第二电阻104与第三电阻106的阻值比例系为1:2:2，且第二电阻104及第三电阻106的阻值实质上相等。在此实施例中，第一晶体管108及第二晶体管110的尺寸比例为1:1。
在图1的电路中，第一电阻102根据电压源VDD于第一晶体管108的控制端产生一偏压。第一晶体管108及第二晶体管110组成电流镜，即镜像电流源（Mirror Current Source）。其中，第二晶体管110的控制端受偏于第一晶体管108的控制端之偏压，因此第二晶体管110产生映射流经第一晶体管108电流的偏压电流I。偏压电流I可透过计算流经第一晶体管108的电流而得到，如式(1)所示。
I = VDD - Vt 1 R 1 式(1)
其中Vt1是第一晶体管108的导通电压，而R1为第一电阻102的阻值。偏压电流I流过由第三晶体管112、第四晶体管114、第二电阻104及第三电阻106组成的差动对，由于差动对左右两侧的组件对称，因此流过差动对的右侧，包含第四晶体管114及第三电阻106的电流为偏压电流I的一半。差动对亦耦接于电压源VDD，因此于第四晶体管114的第二端会产生输出电压VD，如式(2)。 VD = VDD - I 2 × R 3 = VDD - I × Re 1 = VDD - VDD - Vt 1 R 1 × Re 1 式(2)
其中R3为第三电阻106的阻值，Re1为第二电阻104及第三电阻106的等效阻值。由于差动对左右两侧为并联结构，第二电阻104及第三电阻106的等效阻值为第二电阻104及第三电阻106并联后的阻值，且第二电阻104及第三电阻106的阻值实质上相等，所以在此实施例中，第一电阻102、第二电阻104与第三电阻106的阻值比例系为1:2:2，所以Re1=R1。由式(2)，输出电压VD的电压值为一固定值。
另外，由式(1)，当电压源VDD变化时，流过差动对的偏压电流I亦随之改变。若电压源VDD的电压变化为dVDD，偏压电流I的变化为dI，则dI如式(3)，而输出电压VD的变化dVD如式(4)。于式(4)中，若R1=Re1，亦即第一电阻102的阻值实质上等于第二电阻104及第三电阻106的等效阻值Re1，则输出电压VD的变化dVD为零。输出电压VD为固定电压而不随电压源VDD的电压变化dVDD而改变，以使该差动对得以输出稳定的输出电压。
dI = dVDD R 1 式(3)
dVD = dVDD - dI 2 × R 3 = dVDD - dI × Re 1 = dVDD - dVDD R 1 × Re 1 式(4)
由上述可知，固定电压产生电路100之输出电压VD的电压值会被维持在固定值，而且不会随着电压源VDD的变动而产生变化，因此可以在大范围输入电压变动的情形下正常地工作。通常在CMOS产生固定电压的电路制程中，第二电阻104及第三电阻106是由PMOS所取代，但由于CMOS制程中所使用到的PMOS并不适合用在砷化镓制程中，因此要将CMOS制程中的电路结构予以套用在砷化镓制程中并不符合实际应用，但由于以上之第一实施例中藉由调整多个电阻阻值的比例以及电阻连接于电压源VDD的方式，可在砷化镓制程中产生固定电压，而不须另使用CMOS制程以提供固定电压，如此可减少制程所需要的面积及增加集成度。
图1电路中，第一晶体管108及第二晶体管110的尺寸比例可从1:1改为1:N，N为正整数，此时只要将第二电阻104及第三电阻106的等效阻值设计为则仍可使得输出电压VD的电压值维持在固定值，且不会随着电压源VDD的变动而产生变化。此外，Re1电阻阻值降低，可进一步减少制程所需要的面积。当N=2时，第一电阻102、第二电阻104及第三电阻106的阻值相等，此实施例中，所有电阻设计为同一尺寸，可减少制程变异造成的误差。
图1的电路中，第一晶体管108及第二晶体管110的尺寸比例也可从1:1改为N:1，N为正整数，当第二电阻104及第三电阻106并联后的等效阻值设计为Re1＝N*R1，仍可使得输出电压VD的电压值维持在固定值。而Re1电阻阻值增加，亦可降低电流消耗。
请参照图2，图2为本发明的第二实施例说明固定电压产生电路200的示意图。固定电压产生电路200包含固定电压产生电路100的组件以及另一第四电阻202。其中第二电阻104及第三电阻106不直接耦接至电压源VDD而是经由第四电阻202耦接至电压源VDD。第四电阻202包含第一端及第二端，其中第四电阻202的第一端耦接于第二电阻104的第二端及第三电阻106的第二端，及第四电阻202的第二端耦接于电压源VDD。第二电阻104、第三电阻106及第四电阻202的等效阻值Re2实质上等于第一电阻102的阻值，且第二电阻104及第三电阻106的阻值实质上相等。
图2的偏压电流原理及动作同式(1)及式(3)所述。其中偏压电流I流过第四电阻202之后，会分流至由第三晶体管112、第四晶体管114、第二电阻104及第三电阻106组成的差动对。由于差动对左右两侧的组件对称，因此流过差动对的右侧，包含第四晶体管114及第三电阻106的电流为偏压电流I的一半，因此于第四晶体管114的第二端产生的输出电压VD系如式(5)所示。
VD = VDD - I × R 4 - I 2 × R 3 = VDD - I × Re 2 = VDD - VDD - Vt 1 R 1 × Re 2 式(5)
其中，R3为第三电阻106的阻值，R4为第四电阻202阻值，Re2为第二电阻104、第三电阻106及第四电阻202的等效阻值。由于差动对左右两侧为并联结构，第二电阻104及第三电阻106的等效阻值为第二电阻104及第三电阻106并联后的阻值，而第二电阻104、第三电阻106及第四电阻202的等效阻值为第二电阻104及第三电阻106的等效阻值加上第四电阻202的阻值，且由于第二电阻104及第三电阻106的阻值实质上相等，因此在此实施例中，Re2=R1。由式(5)，输出电压VD之电压值为Vt1。
当电压源VDD的电压变化(dVDD)时，偏压电流I亦随之改变（dI），dI如式(3)，而输出电压VD的变化dVD如式(6)。于式(6)中，若R1=Re2，亦即第一电阻102的阻值实质上等于第二电阻104、第三电阻106及第四电阻202的等效阻值Re2，则输出电压VD的变化dVD为零。亦即输出电压VD为稳定的固定电压且不随着电压源VDD的电压变化dVDD而改变。
dVD = dVDD - dI × R 4 - dI 2 × R 3 = dVDD - dI × Re 2 = dVDD - dVDD R 1 × Re 2 式(6)
由上述可知，固定电压产生电路200之输出电压VD的电压值维持在固定值，而且不会随着电压源VDD的变动而产生变化，因此可在不使用CMOS制程情况下，于砷化镓制程中产生固定电压并在大范围输入电压变动的情形下正常地工作。另外，图2的第二电阻104、第三电阻106及第四电阻202的电阻相加总值会小于图1的第二电阻104及第三电阻106的电阻相加总值，如此可有效减少电阻的布局面积，进一步增加集成度。
请参照图3，图3为本发明的第三实施例说明固定电压产生电路300的示意图。固定电压产生电路300包含固定电压产生电路200的组件以及第五电阻302和第六电阻304，其中第五电阻302系耦接于第三晶体管112的第一端与第二晶体管110的第二端之间，而第六电阻304则系耦接于第四晶体管114的第一端与第二晶体管110的第二端之间。第五电阻302及第六电阻304是射极退化电阻，为了产生负反馈作用，增加差动对的输入电阻及增大差动电压输入电压范围。
图3中，偏压电流I流过第四电阻202、差动对、第五电阻302及第六电阻304，当第二电阻104阻值等于第三电阻106阻值，第五电阻302阻值等于第六电阻304阻值时，流过差动对右侧的电流仍为偏压电流I的一半，此时图3的原理及动作同式(1)、式(3)、式(5)、式(6)所述。因此只要R1=Re2，亦即若第一电阻102的阻值实质上等于第二电阻104、第三电阻106及第四电阻202的等效阻值Re2，则输出电压VD的变化dVD为零。亦即输出电压VD的电压值为一稳定的固定值，不随着电压源VDD的电压变化dVDD而改变。
请参照图4，图4为本发明的第四实施例说明固定电压产生电路400的示意图。固定电压产生电路400包含固定电压产生电路100的组件、第五电阻302及第六电阻304。其中第五电阻302系耦接于第三晶体管112的第一端与第二晶体管110的第二端之间；而第六电阻304则系耦接于第四晶体管114的第一端与第二晶体管110的第二端之间。
图4中，偏压电流I流过差动对、第五电阻302及第六电阻304，当第二电阻104阻值等于第三电阻106阻值，第五电阻302阻值等于第六电阻304阻值时，流过差动对右侧的电流仍为偏压电流I的一半，此时图4的原理及动作同式(1)、式(2)、式(3)、式(4)所述。因此只要R1=Re1，亦即若第一电阻102的阻值实质上等于第二电阻104及第三电阻106的等效阻值Re1，则输出电压VD的变化dVD为零。亦即输出电压VD的电压值为一固定值且不随电压源VDD的电压变化dVDD而改变。
请参照图5，图5为本发明的第五实施例说明固定电压产生电路500的示意图。固定电压产生电路500包含固定电压产生电路100的组件以及n个二极管520，其中n为正整数。第一电阻102与n个二极管520串联，且于此串联线路当中每一个二极管520皆以顺偏压的方式连接，亦即每一个二极管520的阳极之电位要比阴极的电位来得高。于图5的实施例中，n个二极管520可串联于电压源VDD及第一电阻102之间，而于另一实施例中，第一电阻102可串联于电压源VDD及n个二极管520之间，于又一实施例中，第一电阻102亦可串联于任意两个二极管520之间，此外，第一电阻102可为由分布于电压源VDD及第一晶体管108的控制端之间的复数个电阻所组成，然而本发明并不以此为限。
于一实施例中，二极管520可为接面二极管、场效晶体管或双极性接面晶体管。请参考图6，图6说明了场效晶体管60如何实现二极管520的作法。场效晶体管60包含控制端60A，第一端60B及第二端60C。于一实施例中，场效晶体管60为N型场效晶体管，而其控制端60A耦接于场效晶体管60的第一端60B并等效为二极管520的阳极，而场效晶体管60的第二端60C则等效为二极管520的阴极。于另一实施例中，场效晶体管60为P型场效晶体管，而其控制端60A耦接于场效晶体管60的第一端60B并等效为二极管520的阴极，而场效晶体管60的第二端60C则等效为二极管520的阳极。请参考图7，图7说明了双极性接面晶体管70如何实现二极管520的作法。双极性接面晶体管70包含控制端70A，第一端70B及第二端70C。于一实施例中，双极性接面晶体管70为PNP型双极性接面晶体管，而其控制端70A耦接于双极性接面晶体管70的第一端70B并等效为二极管520的阴极，而双极性接面晶体管70的第二端70C则等效为二极管520的阳极。于另一实施例中，双极性接面晶体管70为NPN型双极性接面晶体管，而其控制端70A耦接于双极性接面晶体管70的第一端70B并等效为二极管520的阳极，而双极性接面晶体管70的第二端70C则等效为二极管520的阴极。
固定电压产生电路500与固定电压产生电路100之差异在于固定电压产生电路500之第一晶体管108之控制端的偏压系由第一电阻102及n个二极管520根据电压源VDD产生，由于第二晶体管110为第一晶体管108的电流镜，因此第二晶体管110的控制端亦会根据此偏压产生偏压电流I，如式(7)所示。
I = ( VDD - V t 1 - Σ k = 1 n V Dk ) R 1 式(7)
其中Vt1是晶体管108的导通电压，而VDk则系第k个二极管520的顺向偏压。偏压电流I流过由第三晶体管112、第四晶体管114、第二电阻104及第三电阻106组成的差动对，由于差动对左右两侧的组件对称，因此流过差动对的右侧，包含第四晶体管114及第三电阻106的电流为偏压电流I的一半。差动对亦耦接于电压源VDD，因此于第四晶体管114的第二端会产生输出电压VD，如式(8)。
VD = VDD - I 2 × R 3 = VDD - I × Re 1 = VDD - ( VDD - V t 1 - Σ k = 1 n V Dk ) R 1 × Re 1 式(8)
其中式(8)中的Re1与式(2)中的Rel同为第二电阻104及第三电阻106的等效阻值。由于差动对左右两侧为并联结构，第二电阻104及第三电阻106的等效阻值为第二电阻104及第三电阻106并联后的阻值，且第二电阻104及第三电阻106的阻值实质上相等，所以在此实施例中，第一电阻102、第二电阻104与第三电阻106的阻值比例为1:2:2，所以Re1=R1。由式(8)，输出电压VD的电压值为亦即只要透过改变二极管520的个数n即可调整输出电压VD的电压值。
另外，根据式(7)，当电压源VDD变化时，流过差动对的偏压电流I亦随之改变。若电压源VDD的电压变化为dVDD，偏压电流I的变化为dI，则dI如式(9)，而输出电压VD的变化dVD如式(10)。于式(10)中，若R1=Re1，则输出电压VD的变化dVD为零。亦即输出电压VD仍为固定电压且不随电压源VDD的电压变化dVDD而改变。
dI = dVDD R 1 式(9)
dVD = dVDD - dI 2 × R 3 = dVDD - dI × Re 1 = dVDD - dVDD R 1 × Re 1 式(10)
由上述可知，如图5的电路结构可产生不随电压源VDD变化的输出电压VD，并且可以藉由调整二极管的数量来改变输出电压VD的电压值，且于上述调整过程中，仅需调整多个电阻阻值的比例及二极管的数量，因此无须另使用CMOS制程，而可在砷化镓制程中产生固定电压，如此可减少制程所需要的面积及增加集成度。
请参照图8，图8为本发明的第六实施例说明固定电压产生电路800的示意图。固定电压产生电路800包含固定电压产生电路200的组件以及n个二极管520。第一电阻102与n个二极管520串联，且于此串联线路当中每一个二极管520皆以顺偏压的方式连接，亦即每一个二极管520的阳极之电位要比阴极的电位来得高。
图8中的固定电压产生电路800与图2中的固定电压产生电路200有相同的原理及操作，其差别仅在于图8中的偏压电流I系如式(7)所示。于图8中，偏压电流I流过第四电阻202及由第三晶体管112、第四晶体管114、第二电阻104及第三电阻106组成的差动对。由于差动对左右两侧的组件对称，导致流过第四晶体管114及第三电阻106的电流为偏压电流I的一半，因此输出电压VD系如式(11)所示。
VD = VDD - I × R 4 - I 2 × R 3 = VDD - I × Re 2 = VDD - ( VDD - V t 1 - Σ k = 1 n V Dk ) R 1 × Re 2 式(11)
由于差动对左右两侧为并联结构，第二电阻104及第三电阻106的等效阻值为第二电阻104及第三电阻106并联后的阻值，而第二电阻104、第三电阻106及第四电阻202的等效阻值为第二电阻104及第三电阻106的等效阻值加上第四电阻202的阻值，且第二电阻104及第三电阻106的阻值实质上相等，所以 Re 2 = R 3 2 + R 4 . 由式(11)，输出电压VD的电压值为 Vt 1 + Σ k = 1 n V Dk .
由式(7)，当电压源VDD变化时，偏压电流I亦随之改变。偏压电流I的变化dI如式(9)，而输出电压VD的变化dVD如式(12)。于式(12)中，若R1=Re2，亦即第一电阻102的阻值实质上等于第二电阻104、第三电阻106及第四电阻202的等效阻值Re2，则输出电压VD的变化dVD为零。亦即输出电压VD为稳定的固定电压，且不随着电压源VDD的电压变化dVDD而改变。
dVD = dVDD - dI × R 4 - dI 2 × R 3 = dVDD - dI × Re 2 = dVDD - dVDD R 1 × Re 2 式(12)
由上述可知，固定电压产生电路800之输出电压VD不会随着电压源VDD的变动而产生变化，且可以透过改变二极管520的数量来改变输出电压VD的电压值。因此可在不使用CMOS制程情况下，于砷化镓制程中产生固定电压，并可在大范围输入电压变动的情形下正常工作。
请参照图9，图9为本发明的第七实施例说明固定电压产生电路900的示意图。固定电压产生电路900包含固定电压产生电路300的组件以及n个二极管520。第一电阻102与n个二极管520串联，且于此串联线路当中每一个二极管520皆以顺偏压的方式连接，亦即每一个二极管520的阳极之电位要比阴极的电位来得高。
图9中，偏压电流I流过差动对、第四电阻202、第五电阻302及第六电阻304，当第二电阻104阻值等于第三电阻106阻值，第五电阻302阻值等于第六电阻304阻值时，流过差动对右侧的电流仍为偏压电流I的一半。图9的原理及动作同式(7)、式(9)、式(11)、式(12)所述。因此只要R1=Re2，亦即若第一电阻102的阻值实质上等于第二电阻104、第三电阻106及第四电阻202的等效阻值Re2，则输出电压VD的变化dVD为零。亦即输出电压VD为一稳定的固定电压且不随着电压源VDD的电压变化dVDD而改变，且输出电压VD的电压值可透过串联二极管520的数量来调整。
请参照图10，图10为本发明的第八实施例说明固定电压产生电路1000的示意图。固定电压产生电路1000包含固定电压产生电路400的组件以及n个二极管520。其中n为大于0之正整数。第一电阻102与n个二极管520串联，且于此串联线路当中每一个二极管520皆以顺偏压的方式连接，亦即每一个二极管520的阳极之电位要比阴极的电位来得高。
图10中，偏压电流I流过差动对、第五电阻302及第六电阻304，当第二电阻104阻值等于第三电阻106阻值，第五电阻302阻值等于第六电阻304阻值时，流过差动对右侧的电流仍为偏压电流I的一半。图10的原理及动作同式(7)、式(8)、式(9)、式(10)所述。因此只要R1=Re1，亦即若第一电阻102的阻值实质上等于第二电阻104及第三电阻106的等效阻值Re1，则输出电压VD的变化dVD为零。亦即输出电压VD为一稳定的固定电压且不会随电压源VDD的电压变化dVDD而改变，且输出电压VD的电压值可透过串联二极管520的数量来调整。
如图5的实施例，在第8至10图的实施例中，n个二极管520可串联于电压源VDD及第一电阻102之间，或第一电阻102可串联于电压源VDD及n个二极管520之间，或者第一电阻102亦可串联于任意两个二极管520之间，此外，第一电阻102可为由分布于电压源VDD及第一晶体管108的控制端之间的复数个电阻所组成，然而本发明并不以此为限。
综上所述，本发明提出的固定电压产生电路可产生稳定的输出电压，而且不会随着电压源的变动而产生变化，因此可以在大范围输入电压变动的情形下正常地工作。另外，本发明亦可透过串联多个二极管来调整输出电压的电压值以符合系统的需求。由于本发明系藉由调整多个电阻之阻值的比例以及电阻连接于电压源的方式来提供输出电压，因此可以在砷化镓制程中产生固定电压，而不须另使用CMOS制程，如此可减少制程所需要的面积及增加集成度。
以上所述仅为本发明之较佳实施例，凡依本发明申请专利范围所做之均等变化与修饰，皆应属本发明之涵盖范围。

Claims (10)

1.一种固定电压产生电路，其特征在于，包含：
一第一电阻，包含第一端及第二端，该第一电阻的第二端耦接于一电压源；
一第一晶体管，包含第一端、第二端，以及控制端，该第一晶体管的控制端耦接于该第一电阻的第一端，该第一晶体管的第一端耦接于一接地端，及该第一晶体管的第二端耦接于该第一晶体管的控制端；
一第二晶体管，包含第一端、第二端，以及控制端，该第二晶体管的控制端耦接于该第一晶体管的控制端，及该第二晶体管的第一端，耦接于该接地端；
一第三晶体管，包含第一端、第二端，以及控制端，该第三晶体管的控制端用以接收一第一差动电压，该第三晶体管的第一端耦接于该第二晶体管的第二端；
一第四晶体管，包含第一端、第二端，以及控制端，该第四晶体管的控制端用以接收一第二差动电压，及该第四晶体管的第一端耦接于该第二晶体管的第二端；
一第二电阻，包含第一端以及第二端，该第二电阻的第一端耦接于该第三晶体管的第二端，该第二电阻的第二端耦接于该电压源；及
一第三电阻，包含第一端以及第二端，该第三电阻的第一端耦接于该第四晶体管的第二端，该第三电阻的第二端耦接于该电压源；
其中该第二电阻的阻值及该第三电阻的阻值与该第一电阻的阻值有关。
2.如权利要求1所述的固定电压产生电路，其特征在于，另包含：
一第四电阻，包含第一端及第二端，该第四电阻的第一端耦接于该第二电阻的第二端及该第三电阻的第二端，及该第四电阻的第二端耦接于该电压源。
3.如权利要求2所述的固定电压产生电路，其特征在于，另包含：
一第五电阻，耦接于该第三晶体管的第一端与该第二晶体管的第二端之间；及
一第六电阻，耦接于该第四晶体管的第一端与该第二晶体管的第二端之间。
4.如权利要求2或3所述的固定电压产生电路，其特征在于，其中该第二电阻、该第三电阻，及该第四电阻的等效阻值等于该第一电阻的阻值，且该第一晶体管及该第二晶体管的尺寸比例系为1:1。
5.如权利要求1所述的固定电压产生电路，其特征在于，另包含：
一第五电阻，耦接于该第三晶体管的第一端与该第二晶体管的第二端之间；及
一第六电阻，耦接于该第四晶体管的第一端与该第二晶体管的第二端之间。
6.如权利要求1或5所述的固定电压产生电路，其特征在于，其中该第二电阻与该第三电阻的等效阻值等于该第一电阻的阻值，该第一晶体管及该第二晶体管的尺寸比例系为1:1。
7.如权利要求1至3及5中任一项所述的固定电压产生电路，其特征在于，另包含n个二极管，耦接于该电压源与该第一晶体管的控制端之间，其中n为正整数。
8.如权利要求7所述的固定电压产生电路，其特征在于，其中该些二极管可为接面二极管、场效晶体管或双极性接面晶体管。
9.如权利要求1至3及5中任一项所述的固定电压产生电路，其特征在于，其中该第一晶体管及该第二晶体管形成一电流镜，该第一晶体管及该第二晶体管的尺寸比例系为1:N或N:1，N为正整数。
10.如权利要求1至3及5中任一项所述的固定电压产生电路，其特征在于，其中该固定电压产生电路为使用一砷化镓制程。
CN201410076779.5A 2013-03-05 2014-03-05 固定电压产生电路 Active CN104035466B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102107705 2013-03-05
TW102107705 2013-03-05

Publications (2)

Publication Number Publication Date
CN104035466A true CN104035466A (zh) 2014-09-10
CN104035466B CN104035466B (zh) 2016-08-24

Family

ID=51466271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410076779.5A Active CN104035466B (zh) 2013-03-05 2014-03-05 固定电压产生电路

Country Status (3)

Country Link
US (1) US20140253087A1 (zh)
CN (1) CN104035466B (zh)
TW (1) TWI546644B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9088252B2 (en) * 2013-03-05 2015-07-21 Richwave Technology Corp. Fixed voltage generating circuit
US10848109B2 (en) 2017-01-26 2020-11-24 Analog Devices, Inc. Bias modulation active linearization for broadband amplifiers
TWI734221B (zh) * 2019-10-16 2021-07-21 立積電子股份有限公司 射頻裝置及其電壓產生裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232663A (ja) * 1993-02-05 1994-08-19 Nec Corp 可変利得増幅器
JPH07106875A (ja) * 1993-09-30 1995-04-21 Nec Corp 半導体集積回路
JPH11186860A (ja) * 1997-10-15 1999-07-09 Nec Corp 差動増幅回路
US6002276A (en) * 1996-11-01 1999-12-14 Burr-Brown Corporation Stable output bias current circuitry and method for low-impedance CMOS output stage
JP2000174562A (ja) * 1998-12-09 2000-06-23 Sony Corp 入力回路
US20090051416A1 (en) * 2007-08-21 2009-02-26 Nec Corporation Apparatus, electronic component and method for generating reference voltage

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495425A (en) * 1982-06-24 1985-01-22 Motorola, Inc. VBE Voltage reference circuit
US4492929A (en) * 1983-05-13 1985-01-08 Motorola, Inc. Operational amplifier having enhanced gain through current feedback
JP4031043B2 (ja) * 1996-02-28 2008-01-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 温度補償を有する基準電圧源
JP2009021685A (ja) * 2007-07-10 2009-01-29 Mitsubishi Electric Corp 定電流源回路及び差動増幅装置
US9088252B2 (en) * 2013-03-05 2015-07-21 Richwave Technology Corp. Fixed voltage generating circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232663A (ja) * 1993-02-05 1994-08-19 Nec Corp 可変利得増幅器
JPH07106875A (ja) * 1993-09-30 1995-04-21 Nec Corp 半導体集積回路
US6002276A (en) * 1996-11-01 1999-12-14 Burr-Brown Corporation Stable output bias current circuitry and method for low-impedance CMOS output stage
JPH11186860A (ja) * 1997-10-15 1999-07-09 Nec Corp 差動増幅回路
JP2000174562A (ja) * 1998-12-09 2000-06-23 Sony Corp 入力回路
US20090051416A1 (en) * 2007-08-21 2009-02-26 Nec Corporation Apparatus, electronic component and method for generating reference voltage

Also Published As

Publication number Publication date
US20140253087A1 (en) 2014-09-11
TW201435541A (zh) 2014-09-16
TWI546644B (zh) 2016-08-21
CN104035466B (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
CN105022441B (zh) 一种与温度无关的集成电路电流基准源
CN106200732A (zh) 生成输出电压的电路及低压降稳压器的输出电压的设置方法
CN104238617A (zh) 一种电流型带隙基准源
US9628076B2 (en) Transmission circuit and semiconductor integrated circuit
CN105955391A (zh) 一种带隙基准电压产生方法及电路
WO2020103725A1 (zh) 差分输入电路及放大电路、显示装置
CN102096435B (zh) 改进型带隙基准电压源及带隙基准电压产生电路
US20120326696A1 (en) Variable voltage generation circuit
CN104035466A (zh) 固定电压产生电路
CN104199501A (zh) 一种高输出阻抗电流源电路
US10141897B2 (en) Source follower
CN101825910B (zh) 一种可调电流大小的电流源装置
CN203870501U (zh) 一种与温度无关的集成电路电流基准源
CN106505953B (zh) 运算放大器电路
CN103631310B (zh) 带隙基准电压源
CN102983853B (zh) 一种模拟平方电路
CN209297190U (zh) 一种低压降镜像电流源电路
CN203950228U (zh) 电流源电路
US20220253086A1 (en) Current mirror circuit
US9088252B2 (en) Fixed voltage generating circuit
CN104238618B (zh) 一种电压调整电路
CN109582077B (zh) 低耗电电源启动重设电路与参考信号电路
JP5175131B2 (ja) 半導体集積回路装置
US20190036492A1 (en) Current switching circuit
CN108628379A (zh) 偏压电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant