TWI541328B - 蝕刻組成物及使用其製造半導體裝置之方法 - Google Patents

蝕刻組成物及使用其製造半導體裝置之方法 Download PDF

Info

Publication number
TWI541328B
TWI541328B TW101146509A TW101146509A TWI541328B TW I541328 B TWI541328 B TW I541328B TW 101146509 A TW101146509 A TW 101146509A TW 101146509 A TW101146509 A TW 101146509A TW I541328 B TWI541328 B TW I541328B
Authority
TW
Taiwan
Prior art keywords
etching
alkyl
nitride film
film
group
Prior art date
Application number
TW101146509A
Other languages
English (en)
Other versions
TW201331343A (zh
Inventor
曹成爀
洪權
朴瀅淳
金奎顯
韓智惠
林廷訓
李珍旭
朴宰完
鄭燦槿
Original Assignee
愛思開海力士有限公司
韓國首爾步瑞股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司, 韓國首爾步瑞股份有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201331343A publication Critical patent/TW201331343A/zh
Application granted granted Critical
Publication of TWI541328B publication Critical patent/TWI541328B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Weting (AREA)
  • Non-Volatile Memory (AREA)

Description

蝕刻組成物及使用其製造半導體裝置之方法
本申請案請求在2100年12月16日所提出的韓國專利申請案第10-2011-0136430號之優先權益，其全部併入此處作為參考。
本發明之例示具體實施例有關一種蝕刻組成物，尤其是一種使氧化物膜之蝕刻速率最小而可選擇性移除氮化物膜之高選擇性蝕刻組成物，及一種製造半導體裝置之方法，其包括使用該蝕刻組成物之蝕刻法。
在半導體製程中，一般使用如氧化矽膜(SiO2)之氧化物膜、及如氮化矽膜(SiNx)之氮化物膜作為絕緣膜。這些氧化物及氮化物膜可單獨或彼此交錯地堆疊而使用。另外，這些氧化物及氮化物膜均可作為如金屬互連線之導電圖案用之硬光罩。
在用於移除氮化物膜之濕式蝕刻法中通常使用磷酸與去離子水之混合物。去離子水係用於防止氮化物膜蝕刻速率降低、及氮化物膜相對氧化物膜之蝕刻選擇性變化。然而，即使是去離子水用量些微地改變，氮化物膜蝕刻法仍會失敗。強酸之一的磷酸為腐蝕性，因此難以處理。
為了試圖解決這些問題，現已建議一種使用包含氫氟酸(HF)與磷酸(H3PO4)，或硝酸(HNO3)與磷酸(H3PO4)的蝕刻組成物移除氮化物膜之技術，但卻造成氮化物膜相對氧化物膜之蝕刻選擇性降低。另外，亦已建議一種 使用包含磷酸與矽酸鹽、或磷酸與矽酸的蝕刻組成物移除氮化物膜之技術，但是矽酸鹽或矽酸不適合用於半導體製程，因為其產生會影響基板的粒子。
第1A及1B圖為顯示快閃記憶體裝置之裝置隔離法的橫切面圖。
如第1A圖所示，在基板10上循序地形成穿隧氧化物膜11、多晶矽膜12、緩衝氧化物膜13、及襯墊氮化物膜14。繼而選擇性地蝕刻多晶矽膜12、緩衝氧化物膜13、及襯墊氮化物膜14而形成溝渠。然後形成SOD氧化物膜15而填充溝渠的間隙。接著使用襯墊氮化物膜14作為研磨中止膜而對SOD氧化物膜15實行CMP法。
然後如第1B圖所示，使用磷酸溶液藉濕式蝕刻法移除襯墊氮化物膜14，及藉清潔法移除緩衝氧化物膜13。因此在場區域中形成裝置隔離膜15A。然而，在將磷酸用於此方法而移除襯墊氮化物膜14時，由於氮化物膜相對氧化物膜之蝕刻選擇性降低，故不僅襯墊氮化物膜14，SOD氧化物膜15亦被蝕刻，而難以控制有效場氧化物高度(EFH)。因此可能無法確定用於移除氮化物膜之濕式蝕刻時間，或者需要額外的方法，而造成負面地影響裝置特徵之變化。
因而現在需要一種高選擇性蝕刻組成物，其可相對氧化物膜而選擇性蝕刻氮化物膜，同時不造成如粒子產生之問題。
本發明之例示具體實施例係關於一種高蝕刻性蝕刻 組成物，其使氧化物膜之蝕刻速率最小而可選擇性移除氮化物膜，且不造成如產生負面地影響裝置特徵之粒子的問題，亦關於一種使用其製造半導體裝置之方法。
依照本發明之一例示具體實施例，蝕刻組成物包括由下式1所表示的矽烷基磷酸酯化合物、磷酸及去離子水： 其中R1選自由以下所組成的群組：氫、羥基、經取代或未經取代(C1-C20)烷基、(C1-C20)烷氧基、(C2-C20)烯基、(C3-C20)環烷基、胺基(C1-C20)烷基、胺基(C1-C10)烷基胺基(C1-C10)烷基、(C6-C20)芳基、(C1-C20)烷基羰基、(C1-C20)烷基羰氧基、及氰基(C1-C10)烷基；其中R2與R3各自獨立地選自由以下所組成的群組：氫、羥基、經取代或未經取代(C1-C20)烷基、(C1-C20)烷氧基、(C2-C20)烯基、(C3-C20)環烷基、胺基(C1-C20)烷基、胺基(C1-C10)烷基胺基(C1-C10)烷基、(C6-C20)芳基、(C1-C20)烷基羰基、(C1-C20)烷基羰氧基、氰基(C1-C10)烷基、及由下式3所表示之基： 其中R4與R5各自獨立地選自由以下所組成的群組：氫、(C1-C10)烷基、(C2-C10)烯基、(C3-C20)環烷基、胺基(C1-C10)烷基、及經一個以上的選自由鹵素、苯基與環己烯氧化物所組成的群組之取代基取代的(C1-C10)烷基；及其中n為1n4之整數。
依照本發明之另一例示具體實施例，製造半導體裝置之方法包括使用包括由上式1所表示的矽烷基磷酸酯化合物、磷酸及去離子水之蝕刻組成物所進行的蝕刻法。
以下參考附圖而詳述本發明之例示具體實施例。然而，本發明仍可以其他形式實現且不應視為限於所述的具體實施例。此外，這些具體實施例係提供以使本揭示透徹而完全，且對所屬技術領域者完整地傳達本發明之範圍。在本揭示全文中，本發明之各圖式及具體實施例中相同的參考號碼係指相同的零件。
圖式未必按比例，且在某些情形為了明確地描述具體實施例之特點而誇大比例。在將第一層稱為在第二層「上」或在基板「上」時，不僅指第一層係直接形成於 第二層或基板上的情形，亦指在第一層與第二層或基板之間有第三層的情形。
本發明之一態樣係關於一種包含矽烷基磷酸酯化合物、磷酸及去離子水之蝕刻組成物。
本發明之蝕刻組成物所含的矽烷基磷酸酯化合物較佳為具有至少一種由下式2所表示的結構：[式2][Si-O-P]
尤其是本發明之蝕刻組成物所含的矽烷基磷酸酯化合物可具有式2之矽烷基磷酸酯、或式2之矽烷基磷酸酯的重複單元。
該矽烷基磷酸酯化合物特佳為由下式1所表示的化合物： 其中R1選自由以下所組成的群組：氫、OH、經取代或未經取代(C1-C20)烷基、(C1-C20)烷氧基、(C2-C20)烯基、(C3-C20)環烷基、胺基(C1-C20)烷基、胺基(C1-C10)烷基胺 基(C1-C10)烷基、(C6-C20)芳基、(C1-C20)烷基羰基、(C1-C20)烷基羰氧基、及氰基(C1-C10)烷基；其中R2與R3各自獨立地選自由以下所組成的群組：氫、OH、經取代或未經取代(C1-C20)烷基、(C1-C20)烷氧基、(C2-C20)烯基、(C3-C20)環烷基、胺基(C1-C20)烷基、胺基(C1-C10)烷基胺基(C1-C10)烷基、(C6-C20)芳基、(C1-C20)烷基羰基、(C1-C20)烷基羰氧基、氰基(C1-C10)烷基、及由下式3所表示之基： 其中R4與R5各自獨立地選自由以下所組成的群組：氫、(C1-C10)烷基、(C2-C10)烯基、(C3-C20)環烷基、胺基(C1-C10)烷基、及經一個以上的選自由鹵素、苯基與環己烯氧化物所組成的群組之取代基取代的(C1-C10)烷基；及其中n為1n4之整數。
在此所使用的術語「(C1-C10)烷基」係表示具有1至10個碳原子之直鏈或分支非環狀飽和烴類。
術語「(C1-C20)烷基」係表示具有1至20個碳原子之直鏈或分支非環狀飽和烴類。
術語「(C2-C10)烯基」係表示具有2至10個碳原子 且含有至少一個碳-碳雙鍵之直鏈或分支非環狀飽和烴類。
術語「(C2-C20)烯基」係表示具有2至20個碳原子且含有至少一個碳-碳雙鍵之直鏈或分支非環狀飽和烴類。
術語「(C1-C10)烷氧基」係表示具有一個以上的醚基及1至10個碳原子之直鏈或分支非環狀飽和烴類。
術語「(C1-C20)烷氧基」係表示具有一個以上的醚基及1至20個碳原子之直鏈或分支非環狀飽和烴類。
術語「(C3-C20)環烷基」係表示具有3至20個碳原子之環狀飽和烴類。
術語「(C6-C20)芳基」係表示具有6至20個碳原子之芳香族烴類。
在一例示具體實施例中，R1可選自由以下所組成的群組：氫、(C1-C10)烷基、(C2-C10)烯基、(C3-C20)環烷基、胺基(C1-C10)烷基、及經一個或以上的選自由鹵素、苯基與環己烯氧化物所組成的群組之取代基取代的(C1-C10)烷基。
在另一例示具體實施例中，R1可選自由以下所組成的群組：氫、(C1-C6)烷基、(C2-C6)烯基、(C3-C10)環烷基、胺基(C1-C6)烷基、及經一個以上的選自由鹵素、苯基與環己烯氧化物所組成的群組之取代基取代的(C1-C6)烷基。
在一例示具體實施例中，R2與R3可各自獨立地選自由以下所組成的群組：氫、OH、(C1-C10)烷基、(C1-C10) 烷氧基、(C2-C10)烯基、(C3-C20)環烷基、胺基(C1-C10)烷基、經至少一個苯基取代的(C1-C10)烷基、及由式3所表示之基。
在另一例示具體實施例中，R2與R3可各自獨立地選自由以下所組成的群組：氫、OH、(C1-C6)烷基、(C1-C6)烷氧基、(C2-C6)烯基、(C3-C10)環烷基、胺基(C1-C6)烷基、經至少一個苯基取代的(C1-C6)烷基、及由式3所表示之基。
在一例示具體實施例中，R4與R5可各自獨立地選自由以下所組成的群組：氫、(C1-C6)烷基、(C2-C6)烯基、(C3-C10)環烷基、胺基(C1-C6)烷基、及經一個以上的選自由鹵素、苯基與環己烯氧化物所組成的群組之取代基取代的(C1-C6)烷基。
在另一例示具體實施例中，R4與R5可各自獨立地選自由以下所組成的群組：(C3-C20)環烷基、(C2-C10)烯基、胺基(C1-C10)烷基、及經至少一個鹵素取代的(C1-C10)烷基。
在又一例示具體實施例中，R4與R5可分別選自由以下所組成的群組：(C3-C10)環烷基、(C2-C6)烯基、胺基(C1-C6)烷基、及經至少一個鹵素取代的(C1-C6)烷基。
本發明之蝕刻組成物所含的矽烷基磷酸酯化合物可藉由控制氧化物膜蝕刻速率而容易地控制有效場氧化物高度(EFH)。
蝕刻組成物中的矽烷基磷酸酯化合物含量於蝕刻組成物總重量中較佳為0.01-15重量百分比，更佳為0.5-15 重量百分比，甚至更佳為1-15重量百分比，且最佳為3-7重量百分比。
如果矽烷基磷酸酯化合物含量小於0.01重量百分比，則無法獲得對氮化物膜之高蝕刻選擇性。如果矽烷基磷酸酯化合物含量超過15重量百分比，則含量增加不會進一步蝕刻選擇性提高，且會造成如粒子產生的問題。
本發明之蝕刻組成物所含的磷酸係用於對蝕刻組成物提供氫離子而促進蝕刻。
蝕刻組成物中的磷酸含量於蝕刻組成物總重量中較佳為70-99重量百分比，更佳為70-90重量百分比，且甚至更佳為75-85重量百分比。
如果蝕刻組成物中的磷酸含量小於70重量百分比，則可能不易移除氮化物膜，且會產生粒子。如果磷酸含量超過99重量百分比，則無法獲得對氮化物膜之高蝕刻選擇性。
蝕刻組成物所含的水並未特別地限制，且較佳為去離子水。
另外，為了改良其蝕刻性能，本發明之蝕刻組成物可進一步包含任何通常用於所屬技術領域之添加劑。可用於本發明之添加劑的實例包括界面活性劑、螫合劑、抗腐蝕劑等。
包含矽烷基磷酸酯化合物及磷酸之本發明蝕刻組成物有顯著高的氮化物膜相對氧化物膜之蝕刻選擇性，因此可用於氮化物膜蝕刻法。
因此，在使用本發明蝕刻組成物之氮化物膜蝕刻法 中，藉由使氧化物膜蝕刻速率最小可容易地控制EFH。另外，使用該蝕刻組成物選擇性蝕刻及移除氮化物膜之方法可防止因氧化物膜損壞或氧化物膜蝕刻所造成的電性質退化，且不產生粒子，而改良裝置特徵。
根據本發明之另一態樣，製造半導體裝置之方法包含使用本發明之蝕刻組成物所進行的蝕刻法。
在一例示具體實施例中，此蝕刻法可包含蝕刻氮化物膜。尤其是該蝕刻法可包含相對氧化物膜而選擇性蝕刻氮化物膜。
本發明之蝕刻組成物可蝕刻的氮化物膜之實例包括SiN膜、SiON膜等。
另外，氧化物膜可為至少一種選自由以下所組成的群組：氧化矽膜(例如SOD(旋塗式介電體)膜)、HDP(高密度電漿)膜、熱氧化物膜、BPSG(硼磷酸鹽矽酸鹽玻璃)膜、PSG(磷矽酸鹽玻璃)膜、BSG(硼矽酸鹽玻璃)膜、PSZ(聚矽氮烷)膜、FSG(氟化矽酸鹽玻璃)膜、LPTEOS(低壓四乙基正矽酸鹽)膜、PETEOS(電漿強化四乙基正矽酸鹽)膜、HTO(高溫氧化物)膜、MTO(中壓氧化物)膜、USG(無摻雜矽酸鹽玻璃)膜、SOG(旋塗式玻璃)膜、APL(先進平坦化層)膜、ALD(原子層沉積)膜、電漿強化氧化物膜、O3-TEOS(O3-四乙基正矽酸鹽)膜、及其組合。
使用本發明蝕刻組成物之蝕刻法可藉所屬技術領域已知的濕式法實行，例如浸泡法或噴灑法。
該蝕刻法可在50至300℃，且較佳為100至200℃ 之間的溫度進行。蝕刻法之溫度可根據其他方法及其他因素而適當地改變。
包含使用本發明之蝕刻組成物所進行的蝕刻法之製造半導體裝置之方法可從其中氮化物膜與氧化物膜係交錯地堆疊或共存的結構中選擇性蝕刻氮化物膜。另外，其可防止在先行技藝蝕刻法中成問題的粒子產生，因而確保方法安定性及可靠性。
因此，此方法可有效地應用於各種需要相對氧化物膜而選擇性移除氮化物膜之半導體製造方法。
第2A至2C圖為描述快閃記憶體用之裝置隔離法的橫切面圖，其中包括使用本發明之一例示具體實施例的蝕刻組成物之蝕刻法。
參考第2A圖，在基板20上循序地形成穿隧氧化物膜21、多晶矽膜22、緩衝氧化物膜23、及襯墊氮化物膜24。
然後藉微影術及蝕刻法選擇性蝕刻襯墊氮化物膜24、緩衝氧化物膜23、多晶矽膜22、及穿隧氧化物膜21，而暴露基板20之裝置隔離區域。
接著使用襯墊氮化物膜24作為光罩以選擇性蝕刻基板20之暴露區域，而從表面形成複數個具有預定深度之溝渠25。
參考第2B圖，例如藉化學蒸氣沉積法(CVD)在基板20之全部表面上形成氧化物膜26而填充複數個溝渠25的間隙。
然後使用襯墊氮化物膜24作為研磨中止膜而對氧 化物膜26進行化學機械研磨(CMP)法。
接著藉乾式蝕刻進行清潔法。
參考第2C圖，使用本發明之蝕刻組成物藉濕式蝕刻法選擇性移除襯墊氮化物膜24，然後藉清潔法移除緩衝氧化物膜23，因而在場區域中形成裝置隔離膜26A。
如第2C圖所示，在根據本發明使用氮化物膜相對氧化物膜之蝕刻選擇性顯著高的高選擇性蝕刻組成物時，使填充STI圖案中間隙之氧化物膜的蝕刻最小而經過充分的時間可完全選擇性移除氮化物膜。因而可容易地控制有效場氧化物膜高度(EFH)，其可防止因氧化物膜損壞或氧化物膜蝕刻所造成的電特徵退化，且防止粒子產生，因而改良裝置特徵。
雖然以上的具體實施例係關於快閃記憶體裝置而揭述，但是本發明之高選擇性蝕刻組成物亦可應用於DRAM裝置用之裝置隔離法。
第3A至3F圖為顯示用於形成快閃記憶體裝置用之通道之方法的橫切面圖，其中包含使用本發明之一例示具體實施例的蝕刻組成物之蝕刻法。
參考第3A圖，在基板30上形成管閘極電極膜31，其中埋入用於形成管道之氮化物膜32。組成管閘極電極膜31之第一及第二導電膜31A及31B可包括例如摻有雜質之多晶矽。
尤其是在基板30上形成第一導電膜31A，且將氮化物膜沉積在第一導電膜31A上及圖案化而形成用於形成管道之氮化物膜32。繼而在經由氮化物膜32所暴露的 第一導電膜31A上形成第二導電膜31B。第一與第二導電膜31A與31B形成管閘極電極膜31。
然後為了形成複數個垂直堆疊之記憶格而在由以上方法所生成的結構上交錯地堆疊第一層間絕緣膜33及第一閘極電極膜34。以下為了便於說明而將第一層間絕緣膜33與第一閘極電極膜34之交錯堆疊稱為格閘極結構(CGS)。
第一層間絕緣膜33在此係用於將一記憶格分隔成複數層，且可包含例如氧化物膜，及第一閘極電極膜34可包含例如摻有雜質之多晶矽。此具體實施例顯示複數片第一閘極電極膜34係由6層所組成，但是不受其限制。
然後將格閘極結構(CGS)選擇性蝕刻而形成暴露氮化物膜32之一對第一與第二孔H1與H2。第一與第二孔H1與H2為用於形成記憶格用之通道的區域。
參考第3B圖，其中形成被埋入第一與第二孔H1與H2中的氮化物膜35。氮化物膜35係在第一閘極電極膜34經由第一與第二孔H1與H2而暴露時，用於在後續溝渠形成法(參見第3C圖)中防止損壞發生。
參見第3C圖，其中選擇性蝕刻一對第一與第二孔H1與H2之間的格閘極結構(CGS)而將複數片第一閘極電極膜34分別分隔成對應第一與第二孔H1與H2之部分，因而形成溝渠S。
參見第3D圖，其中形成被埋入溝渠S中的犧牲膜36。
參見第3E圖，其中為了形成選擇電晶體而在由以上 方法所生成的結構上循序形成第二層間絕緣膜37、第二閘極電極膜38、及第二層間絕緣膜37。以下為了便於說明而將第二層間絕緣膜37、第二閘極電極膜38、與第二層間絕緣膜37之堆疊稱為選擇閘極結構(SGS)。
第二層間絕緣膜37可包含例如氧化物膜，且第二閘極電極膜38可包含例如摻有雜質之多晶矽。
然後將選擇閘極結構(SGS)選擇性蝕刻而形成第三與第四孔H3與H4，其暴露被埋入一對第一與第二孔H1與H2中的氮化物膜35。第三與第四孔H3與H4為欲形成選擇電晶體用之通道的區域。
參考第3F圖，其中使用本發明之蝕刻組成物藉濕式蝕刻法而選擇性移除經由第三與第四孔H3與H4所暴露的氮化物膜35、及配置於氮化物膜35之間的氮化物膜32。
此蝕刻法不僅形成一對通道孔H5與H6，其中形成記憶格用之通道膜，亦形成管道孔H7，其係配置於通道孔H5與H6下方而將通道孔H5與H6彼此連接。在此蝕刻法中，使用高選擇性蝕刻組成物經過充分的時間可完全選擇性移除氮化物膜而無氧化物膜損失，因此可準確地形成管道而無剖面損失。另外，其可防止在先行技藝中成問題的粒子產生，因此確保方法安定性及可靠性。
然後進行後續方法，例如用於形成浮動閘極之方法、及用於形成控制閘極之方法，因而形成快閃記憶體裝置。
第4A及4B圖為描述用於形成相變化記憶體裝置用 之二極體之方法的橫切面圖，其包含使用本發明之另一具體實施例的蝕刻組成物之蝕刻法。
參考第4A圖，其中在基板40上提供絕緣結構，其具有暴露導電區域41之孔。導電區域41可為例如n+雜質區域。
然後形成多晶矽膜42而填充部分之孔，接著為雜質離子移植而形成二極體。
然後在多晶矽膜42上形成矽化鈦膜43。矽化鈦膜43可藉由形成鈦膜，且將所形成的鈦膜熱處理而與多晶矽膜42反應而形成。
接著在矽化鈦膜43上循序形成氮化鈦膜44及氮化物膜45。
然後使用硬光罩進行乾式蝕刻法而在所形成的二極體之間的隔離空間中形成氧化物膜46，及進行CMP法而形成彼此隔離的下電極之主要結構。
參考第4B圖，其中使用本發明之蝕刻組成物對由以上方法所生成的結構進行濕式蝕刻法而選擇性移除氮化物膜45。在使用本發明之高選擇性蝕刻組成物移除氮化物膜時，經過充分的時間可完全選擇性移除氮化物膜而無氧化物膜損失。另外，其可防止因氧化物膜損壞或氧化物膜蝕刻所造成的電特徵退化，且可防止粒子產生，因此改良裝置特徵。
然後將鈦沉積在移除氮化物膜45後所剩餘的空間中，因而形成下電極。
除了上述方法，使用本發明之蝕刻組成物進行包含 蝕刻法之半導體裝置製造方法尤其適用於其中需要選擇性移除氮化物膜之方法。此方法較佳為包括必須從其中氮化物膜與氧化物膜係交錯地堆疊或共存的結構中選擇性蝕刻氮化物膜之方法。
以下參考實施例及比較例而詳述本發明。然而應了解，這些實施例為例證目的且不意圖限制本發明之範圍。
〔實施例1至12〕
將由上式1所表示的矽烷基磷酸酯化合物與磷酸以以下表1所示的重量比例彼此混合，其餘為去離子水，而製備本發明之蝕刻組成物。這些實施例係使用磷酸之85%水溶液。在157℃之方法溫度使用該蝕刻組成物蝕刻氮化物膜及氧化物膜。使用橢圓偏光計(NANO VIEW,SEMG-1000)，其為膜厚度測量系統，測量氮化物膜及氧化物膜之蝕刻速率及選擇性。測量結果係示於以下表2。蝕刻速率係將各膜蝕刻300秒，且測量各膜的蝕刻前厚度與各膜的蝕刻後厚度之差而測定。因此，蝕刻速率係將該厚度差除以蝕刻時間(分鐘)而得。蝕刻選擇性係以氮化物膜之蝕刻速率對氧化物膜之蝕刻速率的比例表示。
〔比較例1至3〕
在比較例1中，蝕刻係在157℃之方法溫度使用磷酸而進行。蝕刻速率及蝕刻選擇性係以如以上實施例的相同方式測量。在比較例2中，蝕刻係在130℃之低溫使用包含0.05%之氫氟酸與磷酸的混合物而進行。在比較例3中，蝕刻係在157℃之方法溫度使用如比較例2的相同混合物而進行。在比較例2與3中，蝕刻速率及選擇性係以如以上實施例的相同方式測量。用於實施例1至3之磷酸為磷酸之85%水溶液。比較例1至3之測量結果係示於以下表3。
由表2及3可知，與比較例1至3作比較，實施例1至12之蝕刻組成物有顯著高的氮化物膜相對氧化物膜之蝕刻選擇性。因此，在使用本發明之高選擇性蝕刻組成物時，藉由控制氧化物膜之蝕刻速率即可容易地控制EFH。另外，其可防止在先行技藝中成問題的粒子產生，因此確保蝕刻法之安定性及可靠性。
〔實施例13與14及比較例4〕
實施例13與14(分別稱為4% SiOP HSP與5% SiOP HSP)係分別將4重量百分比之矽烷基磷酸酯化合物(CH3-Si[O-P(=O)(OH)2]3)及5重量百分比之矽烷基磷酸酯化合物(CH3-Si[O-P(=O)(OH)2]3)混合磷酸。使用各混合物在混合後立即(0小時)及混合後8小時蝕刻氮化物膜及氧化物膜。測量氮化物膜及氧化物膜之蝕刻速率及選擇性。比較例4(base PA)係以如實施例13與14之相同方式，使用磷酸評估氮化物膜及氧化物膜之蝕刻速率及選擇性。該評估係在160℃之方法溫度實行。用於實施例13與14之磷酸為磷酸之85%水溶液。蝕刻速率係將各膜蝕刻300秒，且測量各膜的蝕刻前厚度與各膜 的蝕刻後厚度之差而測定。因此，蝕刻速率係將該厚度差除以蝕刻時間(分鐘)而得。蝕刻選擇性係以氮化物膜之蝕刻速率對氧化物膜之蝕刻速率的比例表示。
由以上表4及第5圖可知，與包含磷酸之先行技藝蝕刻組成物作比較，本發明之蝕刻組成物對氮化物膜之蝕刻選擇性非常高。因此，在使用本發明之高選擇性蝕刻組成物移氮化物膜時可選擇性蝕刻氮化物膜，同時可防止因氧化物膜損壞或氧化物膜蝕刻所造成的電特徵退化，且可防止粒子產生而改良裝置特徵。
如以上所述，本發明之蝕刻組成物的氮化物膜相對氧化物膜之蝕刻選擇性高，因此可藉由控制氧化物膜之蝕刻速率而容易地控制EFH。
因而可將本發明應用於大範圍之方法，包括其中相對氧化物膜而選擇性移除氮化物膜之半導體製造方法，例如快閃記憶體裝置用之裝置隔離法、用於形成3D快閃記憶體裝置用之管道之方法、用於形成相變化記憶體裝置用之二極體之方法等。因此本發明可改良此類方法之效率。
雖然本發明已針對特定具體實施例而說明，但是所屬技術領域者顯然已知，可進行不脫離如以下申請專利範圍所義的本發明之精神及範圍的各種變化及修改。
10‧‧‧基板
11‧‧‧穿隧氧化物膜
12‧‧‧多晶矽膜
13‧‧‧緩衝氧化物膜
14‧‧‧襯墊氮化物膜
15‧‧‧SOD氧化物膜
15A‧‧‧裝置隔離膜
20‧‧‧基板
21‧‧‧穿隧氧化物膜
22‧‧‧多晶矽膜
23‧‧‧緩衝氧化物膜
24‧‧‧襯墊氮化物膜
25‧‧‧溝渠
26‧‧‧氧化物膜
26A‧‧‧裝置隔離膜
30‧‧‧基板
31‧‧‧管閘極電極膜
31A‧‧‧第一導電膜
31B‧‧‧第二導電膜
32‧‧‧氮化物膜
33‧‧‧第一層間絕緣膜
34‧‧‧第一閘極電極膜
35‧‧‧氮化物膜
36‧‧‧犧牲膜
37‧‧‧第二層間絕緣膜
38‧‧‧第二閘極電極膜
40‧‧‧基板
41‧‧‧導電區域
42‧‧‧多晶矽膜
43‧‧‧矽化鈦膜
44‧‧‧氮化鈦膜
45‧‧‧氮化物膜
46‧‧‧氧化物膜
CGS‧‧‧格閘極結構
H1‧‧‧第一孔
H2‧‧‧第二孔
H3‧‧‧第三孔
H4‧‧‧第四孔
H5‧‧‧通道孔
H6‧‧‧通道孔
H7‧‧‧管道孔
S‧‧‧溝渠
SGS‧‧‧選擇閘極結構
第1A及1B圖為描述根據先行技藝的快閃記憶體用之裝置隔離法的橫切面圖。
第2A至2C圖為描述快閃記憶體用之裝置隔離法的橫切面圖，其中包括使用本發明之一具體實施例的蝕刻溶液之蝕刻法。
第3A至3F圖為描述用於形成快閃記憶體用之管道之方法的橫切面圖，其中包括使用本發明之一具體實施例的蝕刻溶液之蝕刻法。
第4A及4B圖為描述用於形成相變化記憶體裝置用之二極體之方法的橫切面圖，其中包括使用本發明之一具體實施例的蝕刻溶液之蝕刻法。
第5圖為顯示在實施例13與14及比較例4中所測量的蝕刻速率的圖表。
20‧‧‧基板
21‧‧‧穿隧氧化物膜
22‧‧‧多晶矽膜
23‧‧‧緩衝氧化物膜
24‧‧‧襯墊氮化物膜
25‧‧‧溝渠

Claims (17)

  1. 一種蝕刻組成物，其包含由下式1所表示的矽烷基磷酸酯化合物、磷酸及去離子水： 其中R1選自由以下所組成的群組：氫、羥基、經取代或未經取代(C1-C20)烷基、(C1-C20)烷氧基、(C2-C20)烯基、(C3-C20)環烷基、胺基(C1-C20)烷基、胺基(C1-C10)烷基胺基(C1-C10)烷基、(C6-C20)芳基、(C1-C20)烷基羰基、(C1-C20)烷基羰氧基、及氰基(C1-C10)烷基；其中R2與R3各自獨立地選自由以下所組成的群組：氫、羥基、經取代或未經取代(C1-C20)烷基、(C1-C20)烷氧基、(C2-C20)烯基、(C3-C20)環烷基、胺基(C1-C20)烷基、胺基(C1-C10)烷基胺基(C1-C10)烷基、(C6-C20)芳基、(C1-C20)烷基羰基、(C1-C20)烷基羰氧基、氰基(C1-C10)烷基、及由下式3所表示之基：[式3] 其中R4與R5各自獨立地選自由以下所組成的群組：氫、(C1-C10)烷基、(C2-C10)烯基、(C3-C20)環烷基、胺基(C1-C10)烷基、及經一個以上的選自由鹵素、苯基與環己烯氧化物所組成的群組之取代基取代的(C1-C10)烷基；及其中n為1n4之整數。
  2. 如申請專利範圍第1項之蝕刻組成物，其中R1選自由以下所組成的群組：氫、(C1-C10)烷基、(C2-C10)烯基、(C3-C20)環烷基、胺基(C1-C10)烷基、及經一個以上的選自由鹵素、苯基與環己烯氧化物所組成的群組之取代基取代的(C1-C10)烷基。
  3. 如申請專利範圍第1項之蝕刻組成物，其中R2與R3各自獨立地選自由以下所組成的群組：氫、羥基、(C1-C10)烷基、(C1-C10)烷氧基、(C2-C10)烯基、(C3-C20)環烷基、胺基(C1-C10)烷基、經至少一個苯基取代的(C1-C10)烷基、及由下式3所表示之基：[式3] 其中R4與R5各自獨立地選自由以下所組成的群組：氫、(C1-C10)烷基、(C2-C10)烯基、(C3-C20)環烷基、胺基(C1-C10)烷基、及經一個以上的選自由鹵素、苯基與環己烯氧化物所組成的群組之取代基取代的(C1-C10)烷基。
  4. 如申請專利範圍第1項之蝕刻組成物，其中該蝕刻組成物包含0.01-15重量百分比之矽烷基磷酸酯化合物，70-99重量百分比之磷酸，其餘為去離子水。
  5. 如申請專利範圍第1項之蝕刻組成物，其中該蝕刻組成物進一步包含一種以上的選自由界面活性劑、螫合劑、及抗腐蝕劑所組成的群組之添加劑。
  6. 如申請專利範圍第1項之蝕刻組成物，其中該蝕刻組成物係用於蝕刻氮化物膜。
  7. 一種製造半導體裝置之方法，該方法包含使用如申請專利範圍第1項之蝕刻組成物而進行的蝕刻法。
  8. 如申請專利範圍第7項之方法，其中該蝕刻法包含蝕刻氮化物膜。
  9. 如申請專利範圍第8項之方法，其中該蝕刻法包含相對氧化物膜而選擇性蝕刻該氮化物膜。
  10. 如申請專利範圍第8項之方法，其中該氮化物膜包含氮化矽膜。
  11. 如申請專利範圍第8項之方法，其中該蝕刻法係在50至300℃之間的溫度進行。
  12. 如申請專利範圍第7項之方法，其中該方法包含濕式蝕刻法，其係在半導體裝置用之裝置隔離法中使用該蝕刻組成物進行。
  13. 如申請專利範圍第12項之方法，其中該方法包含：在基板上形成氮化物膜；使用該氮化物膜作為硬光罩而在該基板中形成溝渠；形成氧化物膜而填充該溝渠；使用該氮化物膜作為研磨中止膜而實行化學機械研磨法，直到暴露該氮化物膜；及使用該蝕刻組成物藉濕式蝕刻法移除該氮化物膜。
  14. 如申請專利範圍第7項之方法，其中該方法包含濕式蝕刻法，其係在用於形成快閃記憶體裝置用之通道之方法中使用該蝕刻組成物進行。
  15. 如申請專利範圍第14項之方法，其中該方法包含：在基板上形成管閘極電極膜，其中埋入用於形成管道之第一氮化物膜；在所生成的基板上形成格閘極結構，其係由第一層間絕緣膜與第一閘極電極膜之交錯堆疊所組成；選擇性蝕刻該格閘極結構而形成一對第一與第二 孔而暴露該第一氮化物膜，且形成第二氮化物膜而填充該第一與第二孔；選擇性蝕刻該格閘極結構而形成溝渠，其將該第一閘極電極膜隔離成分別對應該第一與第二孔之部分；在所生成的其中形成溝渠之基板上形成包含用於形成選擇電晶體之第二層間絕緣膜的選擇閘極結構，及第二閘極電極膜；選擇性蝕刻該選擇閘極結構以形成第三與第四孔，而暴露填充於該對第一與第二孔中之該第二氮化物膜；及使用該蝕刻組成物實行濕式蝕刻法而移除經由該第三與第四孔所暴露的該第二氮化物膜，及該第二氮化物膜下方之該第一氮化物膜。
  16. 如申請專利範圍第7項之方法，其中該方法包含濕式蝕刻法，其係在用於形成相變化記憶體裝置用之二極體之方法中使用該蝕刻組成物進行。
  17. 如申請專利範圍第16項之方法，其中該方法包含：在基板上提供絕緣結構，其具有暴露導電區域之孔；在該孔中形成接觸該導電區域之二極體；繼而在各二極體上形成矽化鈦膜、氮化鈦膜與氮化物膜；實行乾式蝕刻法而在該二極體之間的隔離空間中形成氧化物膜，接著為化學機械研磨法； 使用該蝕刻組成物實行濕式蝕刻法而移除該氮化物膜；及將鈦沉積在移除該氮化物膜後所剩餘的空間中而形成下電極。
TW101146509A 2011-12-16 2012-12-11 蝕刻組成物及使用其製造半導體裝置之方法 TWI541328B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110136430A KR101809192B1 (ko) 2011-12-16 2011-12-16 식각 조성물 및 이를 이용한 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
TW201331343A TW201331343A (zh) 2013-08-01
TWI541328B true TWI541328B (zh) 2016-07-11

Family

ID=48522294

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101146509A TWI541328B (zh) 2011-12-16 2012-12-11 蝕刻組成物及使用其製造半導體裝置之方法

Country Status (6)

Country Link
US (1) US8821752B2 (zh)
JP (1) JP6161274B2 (zh)
KR (1) KR101809192B1 (zh)
CN (1) CN103160282B (zh)
DE (1) DE102012222385B4 (zh)
TW (1) TWI541328B (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102157677B1 (ko) * 2013-11-15 2020-09-21 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR20160010267A (ko) * 2014-07-17 2016-01-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR101539373B1 (ko) * 2014-07-17 2015-07-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
US9868902B2 (en) * 2014-07-17 2018-01-16 Soulbrain Co., Ltd. Composition for etching
JP6580397B2 (ja) * 2014-07-17 2019-09-25 ソウルブレイン シーオー．， エルティーディー． エッチング用組成物及びこれを用いた半導体素子の製造方法
KR101539374B1 (ko) * 2014-07-17 2015-07-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR101539375B1 (ko) * 2014-07-17 2015-07-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102326126B1 (ko) 2014-12-05 2021-11-15 삼성전자주식회사 포토레지스트용 고분자, 패턴 형성 방법 및 반도체 장치의 제조 방법
KR102369551B1 (ko) * 2014-12-24 2022-03-03 솔브레인 주식회사 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
US10147619B2 (en) 2015-08-27 2018-12-04 Toshiba Memory Corporation Substrate treatment apparatus, substrate treatment method, and etchant
US9793204B2 (en) * 2015-11-17 2017-10-17 Taiwan Semiconductor Manufacturing Company Limited Method of manufacturing semiconductor structure comprising plurality of through holes using metal hard mask
KR102415960B1 (ko) * 2016-02-05 2022-07-01 동우 화인켐 주식회사 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법
JP6645900B2 (ja) 2016-04-22 2020-02-14 キオクシア株式会社 基板処理装置および基板処理方法
US10995269B2 (en) 2016-11-24 2021-05-04 Samsung Electronics Co., Ltd. Etchant composition and method of fabricating integrated circuit device using the same
CN117568038A (zh) * 2016-12-26 2024-02-20 秀博瑞殷株式公社 蚀刻用组合物和使用该蚀刻用组合物制造半导体器件的方法
KR102629574B1 (ko) * 2017-11-24 2024-01-26 동우 화인켐 주식회사 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102469797B1 (ko) * 2017-11-24 2022-11-23 동우 화인켐 주식회사 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102602860B1 (ko) * 2017-11-24 2023-11-16 동우 화인켐 주식회사 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR101907637B1 (ko) 2018-02-09 2018-12-05 엘티씨에이엠 주식회사 실리콘질화막의 고선택비 식각 조성물
KR20190096785A (ko) 2018-02-09 2019-08-20 엘티씨에이엠 주식회사 실리콘질화막 식각을 위한 고선택비 식각용 조성물
KR20190096786A (ko) 2018-02-09 2019-08-20 엘티씨에이엠 주식회사 실리콘질화막 식각을 위한 고선택비 식각용 조성물
KR102653096B1 (ko) * 2018-02-13 2024-04-01 동우 화인켐 주식회사 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR101932441B1 (ko) * 2018-03-23 2018-12-26 주식회사 제우스이엔피 실리콘질화막 식각액 조성물
KR102024758B1 (ko) 2018-05-26 2019-09-25 에스케이이노베이션 주식회사 식각액 조성물, 절연막의 식각방법, 반도체 소자의 제조방법 및 실란화합물
JP7325224B2 (ja) * 2018-06-04 2023-08-14 東京エレクトロン株式会社 エッチング処理方法およびエッチング処理装置
CN111066129B (zh) * 2018-06-04 2024-04-05 东京毅力科创株式会社 蚀刻处理方法和蚀刻处理装置
KR102250433B1 (ko) * 2018-06-15 2021-05-11 주식회사 이엔에프테크놀로지 폴리실록산계 화합물 및 이를 포함하는 실리콘 질화막 식각 조성물
KR102258316B1 (ko) * 2018-06-25 2021-06-01 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물
KR102460326B1 (ko) * 2018-06-28 2022-10-31 오씨아이 주식회사 실리콘 기판 식각 용액
US11555798B2 (en) * 2018-10-08 2023-01-17 Eci Technology, Inc. Selective monitoring of multiple silicon compounds
CN111048415B (zh) * 2018-10-11 2023-03-14 上海新阳半导体材料股份有限公司 一种选择性刻蚀液组合物及其制备方法和应用
JP2022508036A (ja) * 2018-10-24 2022-01-19 長江存儲科技有限責任公司 三次元メモリデバイス
KR102557642B1 (ko) * 2018-10-25 2023-07-20 에스케이이노베이션 주식회사 식각 조성물 첨가제, 그 제조방법 및 이를 포함하는 식각 조성물
KR102633743B1 (ko) * 2018-10-26 2024-02-05 에스케이이노베이션 주식회사 식각액 조성물, 절연막의 식각방법 및 반도체 소자의 제조방법
WO2019138654A1 (ja) 2018-10-26 2019-07-18 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
KR102571430B1 (ko) * 2018-10-31 2023-08-28 오씨아이 주식회사 실리콘 기판 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR20200051301A (ko) * 2018-11-05 2020-05-13 에스케이하이닉스 주식회사 3차원 비휘발성 메모리 장치 및 그 제조방법
KR20200137410A (ko) * 2019-05-30 2020-12-09 에스케이이노베이션 주식회사 식각 조성물, 이를 이용한 절연막 식각 방법 및 반도체 소자의 제조방법, 그리고 신규 화합물
KR102345230B1 (ko) * 2019-08-23 2021-12-30 주식회사 제우스이엔피 실리콘질화막 식각액 조성물 및 이의 제조방법
KR20210052822A (ko) 2019-11-01 2021-05-11 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
CN110878208A (zh) * 2019-11-08 2020-03-13 湖北兴福电子材料有限公司 一种提高氮化硅蚀刻均匀性的酸性蚀刻液
KR20210062347A (ko) 2019-11-21 2021-05-31 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
WO2021171458A1 (ja) 2020-02-27 2021-09-02 株式会社日立ハイテク プラズマ処理方法
CN111849487B (zh) * 2020-08-14 2021-09-28 上海新阳半导体材料股份有限公司 一种高选择比氮化硅蚀刻液、其制备方法及应用
KR20220109911A (ko) * 2021-01-29 2022-08-05 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041586A (en) 1990-11-29 1991-08-20 Dow Corning Corporation Method of preparing a silyphosphate mixture, silyphosphate mixture and its use in stabilizing metal silanolates in siloxane polymers
US5472562A (en) * 1994-08-05 1995-12-05 At&T Corp. Method of etching silicon nitride
KR19990022348A (ko) * 1995-06-05 1999-03-25 미리암 디. 메코너헤이 실란 관능기를 함유하는 코팅 조성물
US6162370A (en) 1998-08-28 2000-12-19 Ashland Inc. Composition and method for selectively etching a silicon nitride film
SG121817A1 (en) * 2002-11-22 2006-05-26 Nishiyama Stainless Chemical Co Ltd Glass substrate for flat planel display, and process for producing the same
DE102004014218A1 (de) * 2004-03-23 2005-10-13 Wacker-Chemie Gmbh Verfahren zur Herstellung von aminofunktionellen Organopolysiloxanen
JP2007012640A (ja) * 2005-06-03 2007-01-18 Tosoh Corp エッチング用組成物
JP4983422B2 (ja) * 2007-06-14 2012-07-25 東ソー株式会社 エッチング用組成物及びエッチング方法
JP5165635B2 (ja) * 2009-05-01 2013-03-21 倉敷紡績株式会社 エッチング液再生システム
KR101279127B1 (ko) 2010-06-15 2013-06-26 엘지디스플레이 주식회사 입체영상표시장치

Also Published As

Publication number Publication date
DE102012222385B4 (de) 2022-07-21
TW201331343A (zh) 2013-08-01
JP2013128109A (ja) 2013-06-27
US8821752B2 (en) 2014-09-02
CN103160282A (zh) 2013-06-19
KR101809192B1 (ko) 2017-12-15
CN103160282B (zh) 2016-03-02
JP6161274B2 (ja) 2017-07-12
KR20130068952A (ko) 2013-06-26
DE102012222385A1 (de) 2013-06-20
US20130157427A1 (en) 2013-06-20

Similar Documents

Publication Publication Date Title
TWI541328B (zh) 蝕刻組成物及使用其製造半導體裝置之方法
KR102545802B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR101627181B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR101539375B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR101539373B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
CN117568038A (zh) 蚀刻用组合物和使用该蚀刻用组合物制造半导体器件的方法
KR101539374B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
TW201604265A (zh) 蝕刻用組合物
KR102534841B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20160077937A (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20180074951A (ko) 식각용 조성물, 이의 제조 방법 및 이를 이용한 반도체 소자의 제조방법
KR20180075417A (ko) 식각용 조성물, 이의 제조 방법 및 이를 이용한 반도체 소자의 제조방법
KR20220019642A (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20210026307A (ko) 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법
KR20220019592A (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20180075418A (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법