TWI540549B - A two-layer flexible wiring substrate, and a flexible wiring board using the same - Google Patents

A two-layer flexible wiring substrate, and a flexible wiring board using the same Download PDF

Info

Publication number
TWI540549B
TWI540549B TW103136429A TW103136429A TWI540549B TW I540549 B TWI540549 B TW I540549B TW 103136429 A TW103136429 A TW 103136429A TW 103136429 A TW103136429 A TW 103136429A TW I540549 B TWI540549 B TW I540549B
Authority
TW
Taiwan
Prior art keywords
layer
copper
flexible wiring
film
wiring board
Prior art date
Application number
TW103136429A
Other languages
English (en)
Other versions
TW201528232A (zh
Inventor
Masashi Noguchi
Hiroshi Takenouchi
Yoshihide Nishiyama
Tomio Shimamura
Seiji KOUKAMI
Hiroki Hata
Original Assignee
Sumitomo Metal Mining Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co filed Critical Sumitomo Metal Mining Co
Publication of TW201528232A publication Critical patent/TW201528232A/zh
Application granted granted Critical
Publication of TWI540549B publication Critical patent/TWI540549B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54—Electroplating of non-metallic surfaces
    • C25D5/56—Electroplating of non-metallic surfaces of plastics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

二層可撓性佈線用基板及使用其之可撓性佈線板
本發明係關於一種利用電鍍銅法使銅層之一部分析出而改良耐折性之二層可撓性佈線用基板、及使用該二層可撓性佈線用基板之可撓性佈線板。
可撓性佈線板有效地利用其撓曲性而廣泛地用於硬碟之讀寫頭或印表機頭等電子設備之需要折曲或撓曲之部分、或液晶顯示器內之折曲佈線等。
該可撓性佈線板之製造可使用如下方法：利用減成法等對積層有銅層與樹脂層之可撓性佈線用基板(亦稱為覆銅積層板(FCCL，Flexible Copper Clad Lamination))進行佈線加工。
所謂減成法，係對可撓性佈線用基板之銅層進行化學蝕刻處理而去除不需要之部分之方法。即，於可撓性佈線用基板之銅層中之欲以導體佈線之形式殘留的部分之表面設置抗蝕劑，經過利用與銅對應之蝕刻液之化學蝕刻處理與水洗，選擇性地去除銅層之不需要之部分而形成導體佈線者。
然而，可撓性佈線用基板(FCCL)可分類為3層FCCL板(以下，稱為3層FCCL)與二層FCCL板(稱為二層FCCL)。
3層FCCL成為使電解銅箔或壓延銅箔與基底(絕緣層)之樹脂膜接著之構造(銅箔/接著劑層/樹脂膜)。另一方面，二層FCCL成為 積層有銅層或銅箔與樹脂膜基材之構造(銅層或銅箔/樹脂膜)。
又，上述二層FCCL大致區分而存在3種。
即，於樹脂膜之表面依序鍍敷基底金屬層與銅層而形成之FCCL(通稱金屬噴鍍基板)、於銅箔上塗佈樹脂膜之清漆而形成絕緣層之FCCL(通稱流延基板)、及將樹脂膜層壓於銅箔上而成之FCCL(通稱層壓基板)。
上述金屬噴鍍基板即於樹脂膜之表面依序鍍敷基底金屬層與銅層而形成之FCCL可實現銅層之薄膜化，且聚醯亞胺膜與銅層界面之平滑性較高，故而相較於流延基板或層壓基板或3層FCCL，適於佈線之精細圖案化。
例如，金屬噴鍍基板之銅層可藉由乾式鍍敷法及電鍍法而自由地控制層厚，相對於此，流延基板或層壓基板或3層FCCL根據所使用之銅箔，其厚度等受到制約。
又，關於可撓性佈線板之佈線所使用之銅箔，例如，藉由對銅箔實施熱處理之方法(參照專利文獻1)、或進行壓延加工之方法(參照專利文獻2)，而謀求耐折性之提高。
然而，該等方法係與3層FCCL之壓延銅箔或電解銅箔、二層FCCL中之流延基板與層壓基板中所使用之銅箔本身之處理相關者。
再者，關於銅箔之耐折性評價，係於工業上使用依「JIS C-5016-1994」等或「ASTM D2176」標準之MIT耐折曲度試驗(Folding Endurance Test)。
於該試驗中，係以試片中所形成之電路圖案斷線為止之折曲次數進行評價，且該折曲次數越大耐折性越良好。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開平8-283886號公報
[專利文獻2]日本專利特開平6-269807號公報
作為本發明目的之二層可撓性佈線用基板係於樹脂膜基材之至少單面依序形成不藉由接著劑而形成之籽晶層與由鍍銅層構成的金屬層之鍍敷基板，故而難以僅實施如先前技術文獻中揭示之鍍銅層之熱處理或壓延加工而提高耐折性，而對鍍敷基板可期待製造耐折性優異之鍍敷基板。
鑒於此種情況，本發明提供一種耐折性優異之二層可撓性佈線用基板及可撓性佈線板。
本發明人等為了解決上述課題，對藉由鍍敷法而形成於聚醯亞胺樹脂層上之銅層之耐折性進行努力研究，結果確認耐折性前後之晶向性之變化及微晶徑的增加對耐折性試驗結果所造成之影響，從而完成本發明。
本發明之第1發明係一種二層可撓性佈線用基板，其係具有於聚醯亞胺膜之表面不藉由接著劑而由鎳合金構成之基底金屬層、及於該基底金屬層之表面設置之銅層之積層構造者，其特徵在於：於JIS C-5016-1994中所規定之耐折性試驗之實施前後獲得之銅層的晶向比[(200)/(111)]之差d[(200)/(111)]為0.03以上，銅 層之(111)面之晶向指數為1.2以上，且微晶徑為300nm以上。
本發明之第2發明係一種二層可撓性佈線用基板，其特徵在於：第1發明中之銅層之膜厚為5μm~12μm。
本發明之第3發明係一種二層可撓性佈線用基板，其特徵在於：其由第1及第2發明中之銅層於基底金屬層之表面成膜之銅薄膜層、及於該銅薄膜層之表面成膜之電鍍銅層構成，且電鍍銅層係於自其表面至在聚醯亞胺膜方向之膜厚之10%以上之厚度範圍內，藉由利用週期性地進行短時間之電位反轉之週期逆向(Periodic Reverse)電流之銅電鍍而形成。
本發明之第4發明係一種二層可撓性佈線用基板，其特徵在於：第1至第3發明中之銅層之表面粗糙度以算術平均粗糙度Ra計為0.2μm以下。
本發明之第5發明係一種可撓性佈線基板，其係具有於聚醯亞胺膜之表面不藉由接著劑而由鎳合金構成之基底金屬層、及於該基底金屬層之表面具備銅層之積層構造之佈線者，其特徵在於：於JIS-P-8115中所規定之耐折性試驗之實施前後獲得之上述銅層的晶向比[(200)/(111)]之差d[(200)/(111)]為0.03以上，及上述銅層之(111)面之晶向指數為1.2以上且微晶徑為300nm以上。
本發明之第6發明係一種可撓性佈線基板，其特徵在於：第5發明中之銅層係於基底金屬層之表面成膜之銅薄膜層及於銅薄膜層的表面成膜之電鍍銅層構成，且電鍍銅層係於自其表面至在聚醯亞胺膜方向之電鍍銅層膜厚之10%以上之厚度範圍內，藉由利用週期性地進行短時間之電位反轉之Periodic Reverse電流之銅電鍍而形成。
本發明之第7發明係一種可撓性佈線基板，其特徵在於：第5及第6發明中之銅層之表面粗糙度以算術平均粗糙度Ra計為0.2μm以下。
根據本發明之二層可撓性佈線用基板，基板之耐折性明顯改善，於工業上發揮顯著之效果，該二層可撓性佈線用基板顯示：其具有於聚醯亞胺膜之表面不藉由接著劑而由鎳合金構成之基底金屬層、及於該基底金屬層之表面設置銅層之積層構造，且於JIS C-5016-1994中所規定之耐折性試驗之實施前後獲得之銅層的晶向比[(200)/(111)]之差d[(200)/(111)]為0.03以上，該銅層之(111)面之晶向指數為1.2以上，且微晶徑為300nm以上。
1‧‧‧聚醯亞胺膜(樹脂膜基板)
2‧‧‧基底金屬層
3‧‧‧銅薄膜層
4‧‧‧電鍍銅層
5‧‧‧銅層
6‧‧‧二層可撓性佈線用基板
10‧‧‧輥-輥濺鍍裝置
12‧‧‧殼體
13‧‧‧捲出輥
14‧‧‧罐輥
15a、15b、15c、15d‧‧‧濺鍍陰極
16a‧‧‧前進料輥
16b‧‧‧後進料輥
17a、17b‧‧‧張力輥
18‧‧‧捲取輥
20‧‧‧輥-輥方式之連續鍍敷裝置
21‧‧‧電鍍槽
22‧‧‧捲出輥
23‧‧‧反轉輥
24a~24t‧‧‧陽極
26a~26k‧‧‧饋電輥
28‧‧‧鍍敷液
28a‧‧‧鍍敷液之液面
29‧‧‧捲取輥
F‧‧‧樹脂膜基板(聚醯亞胺膜)
F2‧‧‧附有銅薄膜層之聚醯亞胺膜(附有銅薄膜層之樹脂膜基板)
S‧‧‧二層可撓性佈線用基板
圖1係藉由金屬噴鍍法製作之二層可撓性佈線用基板之剖面模式圖。
圖2係表示成膜二層可撓性佈線用基板之基底金屬層及銅薄膜層之輥-輥濺鍍裝置之概要圖。
圖3係表示二層可撓性佈線用基板之製造中之進行電鍍之輥-輥方式的連續鍍敷裝置之概要圖。
圖4係示意性地表示本發明中之週期逆向(PR，Periodic Reverse)電流之時間與電流密度之圖。
(1)二層可撓性佈線用基板
首先，對本發明之二層可撓性佈線用基板進行說明。
本發明之二層可撓性佈線用基板採用於聚醯亞胺膜之至少單面不藉由接著劑而依次積層基底金屬層與銅層之積層構造，該銅層係藉由銅薄膜層與電鍍銅層構成。
圖1係表示藉由金屬噴鍍法製作之二層可撓性佈線用基板6之剖面之模式圖。
於樹脂膜基板1使用聚醯亞胺膜，於該聚醯亞胺膜之至少一面，自聚醯亞胺膜側起依序成膜、積層基底金屬層2、銅薄膜層3、電鍍銅層4。由銅薄膜層3與電鍍銅層4構成銅層5。
作為所使用之樹脂膜基板，除聚醯亞胺膜以外，可使用聚醯胺膜、聚酯膜、聚四氟乙烯膜、聚苯硫醚膜、聚萘二甲酸乙二酯膜、液晶聚合物膜等。
尤其是就機械強度或耐熱性或電絕緣性之觀點而言，較佳為聚醯亞胺膜。
進而，可較佳地使用膜之厚度為12.5~75μm之上述樹脂膜基板。
基底金屬層2係確保樹脂膜基板與銅等金屬層之密接性或耐熱性等可靠性者。因此，基底金屬層之材質係設為選自鎳、鉻或該等之合金中之任一種，但若考慮密接強度或佈線製作時之蝕刻容易程度，則較適合為鎳．鉻合金。
該鎳．鉻合金之組成較理想為鉻15重量%以上且22重量%以下，並可期待耐蝕性或耐遷移性之提高。
其中，20重量%鉻之鎳．鉻合金係以鎳鉻合金之形式進行流通，可作為磁控濺鍍法之濺鍍靶而容易地獲取。又，於包含鎳之合金中 亦可添加鉻、釩、鈦、鉬、鈷等。
進而，亦可積層鉻濃度不同之數種鎳．鉻合金之薄膜，而構成設定了鎳．鉻合金之濃度梯度之基底金屬層。
基底金屬層2之膜厚較理想為3nm~50nm。
若基底金屬層之膜厚未滿3nm，則無法保持聚醯亞胺膜與銅層之密接性，耐蝕性或耐遷移性較差。另一方面，若基底金屬層之膜厚超過50nm，則於利用減成法進行佈線加工時，產生難以充分去除基底金屬層之情形。於該基底金屬層之去除不充分之情形時，擔憂有佈線間之遷移等不良情況。
銅薄膜層3主要由銅構成，其膜厚較理想為10nm~1μm。
若銅薄膜層之膜厚未滿10nm，則無法確保於銅薄膜層上利用電鍍法形成電鍍銅層時之導電性，而導致電鍍時之外觀不良。即便銅薄膜層之膜厚超過1μm，亦不會產生二層可撓性佈線用基板之品質上之問題，但存在生產性較差之問題。
(2)基底金屬層與銅薄膜層之成膜方法
基底金屬層及銅薄膜層較佳為利用藉由乾式鍍敷法形成。
乾式鍍敷法可列舉：濺鍍法、離子電鍍法、離子團束法、真空蒸鍍法、化學氣相沈積(CVD，Chemical Vapor Deposition)法等，就基底金屬層之組成控制等觀點而言，較理想為濺鍍法。
對樹脂膜基板之濺鍍成膜可利用公知之濺鍍裝置成膜，對長條之樹脂膜基板之成膜可利用公知之輥-輥方式濺鍍裝置進行。若使用該輥-輥濺鍍裝置，則可於長條之聚醯亞胺膜之表面連續地成膜 基底金屬層及銅薄膜層。
圖2為輥-輥濺鍍裝置之一例。
輥-輥濺鍍裝置10具備收納其構成零件之大部分之長方體狀之殼體12。
殼體12亦可為圓筒狀，其形狀不限，只要可保持減壓至10-4Pa~1Pa之範圍之狀態即可。
該殼體12內具有：捲出輥13，其供給作為長條之樹脂膜基板之聚醯亞胺膜F；罐輥14；濺鍍陰極15a、15b、15c、15d；前進料輥16a；後進料輥16b；張力輥17a；張力輥17b；捲取輥18。
捲出輥13、罐輥14、前進料輥16a、捲取輥18具備由伺服馬達所產生之動力。捲出輥13、捲取輥18藉由利用粉粒離合器(powder clutch)等之轉矩控制，而保持聚醯亞胺膜F之張力平衡性。
張力輥17a、17b之表面係藉由硬質鍍鉻進行精加工，且具備張力感測器。
濺鍍陰極15a~15d係以磁控陰極式與罐輥14對向地配置。濺鍍陰極15a~15d之聚醯亞胺膜F之寬度方向的尺寸只要寬於聚醯亞胺膜F之寬度即可。
聚醯亞胺膜F係於屬於輥-輥真空成膜裝置之輥-輥濺鍍裝置10內被搬送，於與罐輥14對向之濺鍍陰極15a~15d上成膜，而被加工成附有銅薄膜層之聚醯亞胺膜F2。
罐輥14，其表面係藉由硬質鍍鉻進行精加工，於其內部自殼體12之外部供給之冷媒或熱媒進行循環，而調整為大致一定之溫度。
於使用輥-輥濺鍍裝置10成膜基底金屬層與銅薄膜層 之情形時，分別將具有基底金屬層之組成之靶裝著於濺鍍陰極15a，將銅靶裝著於濺鍍陰極15b~15d，使將聚醯亞胺膜設置於捲出輥13而成之裝置內進行真空排氣之後，導入氬等濺鍍氣體而將裝置內保持為1.3Pa左右。
又，於藉由濺鍍形成基底金屬層之後，亦可利用蒸鍍法成膜銅薄膜層。
(3)電鍍銅層與其成膜方法
電鍍銅層係藉由電鍍法成膜。該電鍍銅層之膜厚較理想為1μm~20μm。
此處，所使用之電鍍法係於包含鐵離子之硫酸銅之鍍浴中使用不溶性陽極而進行電鍍者，所使用之鍍銅浴之組成亦可為通常所使用之印刷佈線板用之High Throw硫酸銅鍍浴。
圖3係可用於本發明之二層可撓性佈線用基板之製造的輥-輥連續電鍍裝置(以下稱為鍍敷裝置20)之一例。
成膜基底金屬層與銅薄膜層而獲得之附有銅薄膜層之聚醯亞胺膜F2係自捲出輥22捲出，一邊反覆進行對電鍍槽21內之鍍敷液28中之浸漬，一邊連續地被搬送。再者，28a係指鍍敷液之液面。
附有銅薄膜層之聚醯亞胺膜F2，於浸漬於鍍敷液28之期間藉由電鍍於金屬薄膜之表面成膜銅層，於形成既定膜厚之銅層之後，以作為金屬化樹脂膜基板之二層可撓性佈線用基板S之形式被捲取於捲取輥29。再者，附有銅薄膜層之聚醯亞胺膜F2之搬送速度較佳為數m~數十m/min之範圍。
若具體地進行說明，則附有銅薄膜層之聚醯亞胺膜 F2係自捲出輥22捲出，經由饋電輥26a，被浸漬於電鍍槽21內之鍍敷液28中。進入至電鍍槽21內之附有銅薄膜層之聚醯亞胺膜F2經由反轉輥23而將搬送方向反轉，並藉由饋電輥26b被拉出至電鍍槽21外。
如此，附有銅薄膜層之聚醯亞胺膜F2係於反覆進行數次(圖3中為10次)對鍍敷液中之浸漬之期間，於附有銅薄膜層之聚醯亞胺膜F2之金屬薄膜上形成銅層者。
於饋電輥26a與陽極24a之間連接有電源(未圖示)。
藉由饋電輥26a、陽極24a、鍍敷液、附有銅薄膜層之聚醯亞胺膜F2及電源，構成電鍍電路。
又，陽極較佳為不溶性陽極。不溶性陽極無需特別者，只要為利用導電性陶瓷塗佈表面之公知之陽極即可。再者，於電鍍槽21之外部具備於鍍敷液28中供給銅離子之機構。
銅離子對鍍敷液28之供給係利用氧化銅水溶液、氫氧化銅水溶液、碳酸銅水溶液等進行供給。或者亦存在如下方法：於鍍敷液中添加微量之鐵離子，使無氧銅球溶解而供給銅離子。銅之供給方法可使用上述任一種方法。
鍍敷中之電流密度，隨著自陽極24a於搬送方向下游前進而使電流密度階段性地上升，且於陽極24o至24t中成為最大之電流密度。
藉由如此使電流密度上升，可防止銅層之變色。尤其是於銅層之膜厚較薄之情形時，若電流密度較高，則容易產生銅層之變色，故而鍍敷中之電流密度除下述Periodic Reverse電流之反轉電流以外，較理想為0.1A/dm2~8A/dm2。若電流密度增高，則產生電鍍 銅層之外觀不良。
為了製造本發明之二層可撓性佈線用基板，於自電鍍銅層之膜厚之表面起10%以上之範圍內使用PR電流而形成。
於使用Periodic Reverse電流(以下有時稱為PR電流)之情形時，反轉電流只要施加正電流之1~9倍之電流即可。
作為反轉電流時間比例，較理想為1~10%左右。
又，PR電流之後之反轉電流流通之週期較理想為10m秒以上，更理想為20m秒~300m秒。
圖4係模式性地表示PR電流之時間與電流密度者。
再者，鍍敷電壓只要以可實現上述電流密度之方式進行適當調整即可。
為了利用輥-輥連續電鍍裝置(以下稱為鍍敷裝置20)製造本發明之二層可撓性佈線用基板，只要自搬送路徑之下游側起於1個以上之陽極中流通PR電流即可，流通PR電流之陽極數係藉由如何設定自電鍍銅層之表面至在聚醯亞胺膜側利用PR電流形成的範圍之比例而決定。即，至少陽極24t係流通PR電流，視需要可於陽極24s、陽極24r、陽極24q中流通PR電流。
再者，亦可於全部陽極中流通PR電流，但由於PR電流用之整流器較昂貴，故而製造成本增加。因此，本發明之二層可撓性佈線用基板中，只要自電鍍銅層之表面於聚醯亞胺方向利用PR電流成膜膜厚之10%，則於耐折性試驗(JIS C-5016-1994)之實施前後，銅層之晶向比[(200)/(111)]之差d[(200)/(111)]成為0.03以上，因此結果可期待耐折性試驗(MIT試驗)之提高。
使用PR電流之銅電鍍較理想之理由係：若使電流反 轉，則電鍍銅層之銅之微晶徑可設為300nm左右以上，而可減少晶粒界，因此可減少晶界中所產生之龜裂之起點。
進而於鍍銅液中添加鐵離子，藉此容易溶解之(111)以外之配向優先地溶解，而可使(111)配向之結晶成長。
鍍銅液中所含之鐵離子之濃度，以2價與3價離子之合計計較佳為0.1g~20g/L。
於鍍銅之過程中，鐵離子之價數自3價至2價，然後自2價至3價循環地變化。因此，若鐵離子之濃度超過20g/L，則造成如下不良影響：鐵之離子之消耗增加而不經濟，及鍍銅層容易溶解。另一方面，若鐵離子濃度未滿0.1g/L，則無法期待(111)配向之結晶之優先之成長。
通常，於電鍍法中，鍍敷析出之銅受到經鍍銅之基材表面之影響，但只要自電鍍銅層之表面利用PR電流成膜膜厚之10%以上，則可控制晶粒界。因此，只要自二層可撓性佈線用基板之電鍍銅層之表面膜厚的10%以上成為耐折性一致之結晶，則可獲得對電鍍銅層之耐折性之效果，而可達成本發明之課題。
再者，於藉由化學研磨等調整所獲得之二層可撓性佈線用基板之銅層的厚度之情形時，只要自研磨後之銅層之表面殘留膜厚之10%以上的藉由PR電流而成膜之層，則可發揮本發明之效果。
(4)電鍍銅層之特徵
本發明之二層可撓性佈線用基板中之銅層的特徵為顯示1.2以上之銅之(111)晶向指數。於該狀態下，於MIT耐折試驗(JIS C-5016-1994)中，結晶容易滑動。再者，本發明之可撓性佈線用基 板之銅層中除包含(111)配向以外，亦包含(200)、(220)、(311)配向，其中(111)配向占大部分，其晶向指數顯示1.20以上。
進一步之特徵在於：MIT耐折性試驗(JIS C-5016-1994)前後之結晶之配向比[(200)/(111)]的差成為0.03以上之狀態。該狀態被認為係因進行MIT耐折試驗，而結晶滑動，並發生再結晶。
表面之光澤性，係為了不使表面之凹凸成為切口之主要原因，較佳為光澤膜。
又，微晶徑之大小雖越大越佳，但亦會影響利用減成法於可撓性佈線板上對可撓性佈線用基板進行佈線加工時之銅層之蝕刻，故而必須注意。
於減成法中之銅層之蝕刻使用氯化鐵水溶液之情形時，亦存在不影響銅層之微晶徑之情形，於蝕刻銅層之晶粒之晶界之情形時，微晶徑亦影響佈線之形狀。作為微晶徑，較理想為200nm~400nm左右。其原因在於：若為200nm以下，則晶粒界較多，容易產生成為斷裂之起點之龜裂，設為400nm以下係為了保持金屬表面之平滑性。
又，本發明之可撓性佈線用基板之銅層可藉由上述銅層之成膜方法獲得，成為具有如下特性等之銅層：MIT耐折試驗前後之晶向比[(200)/(111)]之差為0.03以上，及微晶徑為300nm以上。再者，電鍍銅層之晶向與微晶徑可由X射線繞射裝置得知。
進而，藉由上述方法而獲得之銅層之銅結晶於折曲時具有常溫下之動態再結晶效果。耐折性試驗後之平均微晶徑有以再結晶計成為100nm~200nm左右的傾向。
通常認為，銅之電鍍膜於常溫下不會進行動態再結晶。然而， 本發明之可撓性佈線用基板由於在常溫下進行動態再結晶，因此結果若進行如MIT試驗之折曲試驗，則試樣難斷開。銅層之平均結晶粒徑與常溫下之動態再結晶可利用剖面二次離子顯微鏡(SIM，Secondary Ion Microscope)像進行觀察。
繼而，算術表面粗糙度Ra較理想為0.2μm以下。
若表面粗糙度Ra超過0.2μm，則MIT耐折試驗前後之晶向比[(200)/(111)]之差即便為0.03以上，耐折性之改善效果亦較少。因此，較理想為，MIT耐折試驗前後之晶向比[(200)/(111)]之差為0.03以上，且算術表面粗糙度Ra為0.2μm以下。
當然，於利用化學研磨等對銅層之表面進行研磨之情形時，化學研磨後之銅層之表面之算術表面粗糙度Ra成為0.2μm以下即可。
(5)可撓性佈線板
本發明之可撓性佈線板係利用減成法對本發明之二層可撓性佈線用基板進行佈線加工而製造。
在佈線上加工電鍍銅層等之蝕刻加工所使用之蝕刻液，並不限定於包含特別調配之氯化鐵、氯化銅及硫酸銅之水溶液或特殊之藥液，可使用通常之包含比重1.30~1.45之氯化鐵水溶液或比重1.30~1.45之氯化銅水溶液的市售之蝕刻液。
於佈線之表面，視需要對所需之部位實施鍍錫、鍍鎳、鍍金等，並利用公知之阻焊劑等覆蓋表面。然後，安裝半導體元件等電子零件而形成電子裝置。
[實施例]
以下，使用實施例進一步說明本發明。
附有銅薄膜層之聚醯亞胺膜係使用輥-輥濺鍍裝置10製造。
分別將用以成膜基底金屬層之鎳-20重量%鉻合金靶裝著於濺鍍陰極15a，將銅靶裝著於濺鍍陰極15b~15d，於使設置了厚度38μm之聚醯亞胺膜(Kapton，註冊商標，東麗‧杜邦股份有限公司製造)之裝置內進行真空排氣之後，導入氬氣而將裝置內保持為1.3Pa，從而製造附有銅薄膜層之聚醯亞胺膜。基底金屬層(鎳-鉻合金)之膜厚為20nm，銅薄膜層之膜厚為200nm。
於所獲得之附有銅薄膜層之聚醯亞胺膜上，使用鍍敷裝置20進行銅電鍍，而成膜電鍍銅層。鍍敷液係使用pH值1以下之硫酸銅水溶液，陽極24o至24t只要未特別說明，則以成為最大之電流密度(PR電流之反轉電流除外)之方式，並以最終使電鍍銅層之膜厚成為8.5μm之方式調整電流密度。
耐折性試驗係將氯化鐵用於蝕刻液，利用減成法形成JIS-C-5016-1994之測試圖案，並依據相同標準進行評價。
耐折性試驗前後之電鍍銅層之晶向係利用X射線繞射使用Wilson之配向度指數進行測定。
[實施例1]
為了自電鍍銅層之表面至10%之膜厚範圍使用PR電流進行電鍍，於陽極24t中流通PR電流，而製作實施例1之二層可撓性佈線用基板。將鐵離子濃度設為5g/L。
MIT耐折性試驗前之電鍍銅層之(111)晶向指數為1.34、MIT耐折性試驗前後之以X射線配向指數表示之晶向比[(200)/(111)]之差為0.04、微晶徑為383nm、算術表面粗糙度Ra為0.06μm之實 施例1之樣品，於MIT耐折性試驗中獲得349次之良好之結果。
[實施例2]
MIT耐折性試驗前之電鍍銅層之晶向之(111)晶向指數為1.36，為了自電鍍銅層之表面至40%之膜厚範圍使用PR電流進行電鍍，於陽極24r~24t中流通PR電流，除此以外，以與實施例1同樣之方式進行，而製作實施例2之二層可撓性佈線用基板。
MIT耐折性試驗前後之以X射線配向指數表示之晶向比[(200)/(111)]之差為0.05、微晶徑為363nm、算術表面粗糙度Ra為0.18μm之實施例2之樣品，於MIT耐折性試驗中獲得247次之良好之結果。
[實施例3]
MIT耐折性試驗前之電鍍銅層之晶向之(111)晶向指數為1.37，為了自電鍍銅層之表面至40%之膜厚範圍使用PR電流進行電鍍，於陽極24r~24t中流通PR電流，並將鐵離子濃度設為0.1g/L，除此以外，以與實施例1同樣之方式進行，而製作實施例3之二層可撓性佈線用基板。
MIT耐折性試驗前後之以X射線配向指數表示之晶向比[(200)/(111)]之差為0.05、微晶徑為327nm、算術表面粗糙度Ra為0.20μm之實施例3之樣品，於MIT耐折性試驗中獲得180次之結果。
(比較例1)
MIT耐折性試驗前之電鍍銅層之晶向之(111)晶向指數為0.98，為了自電鍍銅層之表面至8%之膜厚範圍使用PR電流進行電 鍍，於陽極24t中流通PR電流，並將該陽極之電流密度設為實施例1之80%，除此以外，以與實施例1同樣之方式進行，而製作比較例1之二層可撓性佈線用基板。
MIT耐折性試驗前後之以X射線配向度指數表示之晶向比[(200)/(111)]之差為0.02、微晶徑為280nm、算術表面粗糙度Ra為0.15μm之比較例1之樣品，於MIT耐折性試驗中為135次之未見改善效果之結果。
(比較例2)
MIT耐折性試驗前之電鍍銅層之晶向之(111)晶向指數為0.85，為了自電鍍銅層之表面至5%之膜厚範圍利用PR電流進行電鍍，於陽極24t中流通PR電流，並將該陽極之電流密度設為實施例1之50%，除此以外，以與實施例1同樣之方式進行，而製作比較例2之二層可撓性佈線用基板。
MIT耐折性試驗前後之以X射線配向指數表示之晶向比[(200)/(111)]之差為0.01、微晶徑為195nm、算術表面粗糙度Ra為0.16μm之比較例2之樣品，於MIT耐折性試驗中為83次之未見改善效果之結果。
(比較例3)
MIT耐折性試驗前之電鍍銅層之晶向之(111)晶向指數為1.06，為了自電鍍銅層之表面至9%之膜厚範圍使用PR電流進行電鍍，於陽極24t中流通PR電流，並將該陽極之電流密度設為實施例1之90%，除此以外，以與實施例1同樣之方式進行，而製作比 較例3之二層可撓性佈線用基板。
MIT耐折性試驗前後之以X射線配向指數表示之晶向比[(200)/(111)]之差為0.02、微晶徑為190nm、算術表面粗糙度Ra為0.11μm之比較例3之樣品，於MIT耐折性試驗中為141次之未見改善效果之結果。

Claims (8)

  1. 一種二層可撓性佈線用基板，其係具有於聚醯亞胺膜之表面不藉由接著劑而由鎳合金構成之基底金屬層、及於上述基底金屬層之表面設置之銅層之積層構造者，其特徵在於：於JIS C-5016-1994中所規定之耐折性試驗之實施前後獲得之上述銅層的晶向比[(200)/(111)]之差d[(200)/(111)]為0.03以上，及上述銅層之(111)面之晶向指數為1.2以上且微晶徑為300nm以上。
  2. 如申請專利範圍第1項之二層可撓性佈線用基板，其中，上述銅層之膜厚為5μm~12μm。
  3. 如申請專利範圍第1項之二層可撓性佈線用基板，其中，上述銅層由在上述基底金屬層之表面成膜之銅薄膜層、及在上述銅薄膜層之表面成膜之電鍍銅層構成，且上述電鍍銅層係自其表面至在上述聚醯亞胺膜方向之膜厚之10%以上之厚度範圍內，藉由利用週期性地進行短時間之電位反轉之Periodic Reverse電流之銅電鍍而形成。
  4. 如申請專利範圍第2項之二層可撓性佈線用基板，其中，上述銅層由在上述基底金屬層之表面成膜之銅薄膜層、及在上述銅薄膜層之表面成膜之電鍍銅層構成，且上述電鍍銅層係自其表面至在上述聚醯亞胺膜方向之膜厚之10%以上之厚度範圍內，藉由利用週期性地進行短時間之電位反轉之Periodic Reverse電流之銅電鍍而形成。
  5. 如申請專利範圍第1至4項中任一項之二層可撓性佈線用基板，其中，上述銅層之表面粗糙度以算術平均粗糙度Ra計為0.2μm以下。
  6. 一種可撓性佈線板，其係具有於聚醯亞胺膜之表面不藉由接著劑而由鎳合金構成之基底金屬層、及於上述基底金屬層之表面具備銅層之積層構造之佈線者，其特徵在於：於JIS-P-8115中所規定之耐折性試驗之實施前後獲得之上述銅層的晶向比[(200)/(111)]之差d[(200)/(111)]為0.03以上，及上述銅層之(111)面之晶向指數為1.2以上且微晶徑為300nm以上。
  7. 如申請專利範圍第6項之可撓性佈線板，其中，上述銅層由在上述基底金屬層之表面成膜之銅薄膜層、及在上述銅薄膜層之表面成膜之電鍍銅層構成，且上述電鍍銅層係自其表面至在上述聚醯亞胺膜方向之上述電鍍銅層膜厚之10%以上之厚度範圍內，藉由利用週期性地進行短時間之電位反轉之Periodic Reverse電流之銅電鍍而形成。
  8. 如申請專利範圍第6或7項之可撓性佈線板，其中，上述銅層之表面粗糙度以算術平均粗糙度Ra計為0.2μm以下。
TW103136429A 2013-10-22 2014-10-22 A two-layer flexible wiring substrate, and a flexible wiring board using the same TWI540549B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013219366 2013-10-22

Publications (2)

Publication Number Publication Date
TW201528232A TW201528232A (zh) 2015-07-16
TWI540549B true TWI540549B (zh) 2016-07-01

Family

ID=53038016

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103136429A TWI540549B (zh) 2013-10-22 2014-10-22 A two-layer flexible wiring substrate, and a flexible wiring board using the same

Country Status (4)

Country Link
JP (1) JP6398596B2 (zh)
KR (1) KR101626214B1 (zh)
CN (1) CN104582257B (zh)
TW (1) TWI540549B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102525201B1 (ko) 2016-03-22 2023-04-25 삼성디스플레이 주식회사 플렉서블 전자 장치
KR102589528B1 (ko) * 2018-03-23 2023-10-13 후루카와 덴키 고교 가부시키가이샤 리드프레임재 및 그 제조 방법, 및 그를 사용한 반도체 패키지
JP7087759B2 (ja) * 2018-07-18 2022-06-21 住友金属鉱山株式会社 銅張積層板
KR102364447B1 (ko) * 2020-07-20 2022-02-17 도레이첨단소재 주식회사 연성동박 적층필름 및 이를 포함하는 전기 소자
CN116940464A (zh) * 2021-02-18 2023-10-24 Tdk株式会社 层叠树脂膜、集电体及二次电池
CN113113973B (zh) * 2021-04-19 2023-01-03 重庆触视科技有限公司 一种无线快充设计方法和装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3563730B2 (ja) * 2002-06-07 2004-09-08 松下電器産業株式会社 フレキシブルプリント回路基板
JP4175060B2 (ja) * 2002-08-30 2008-11-05 宇部興産株式会社 ボンディングシ−トおよび積層体
JP4899816B2 (ja) * 2006-11-16 2012-03-21 住友金属鉱山株式会社 銅被覆ポリイミド基板とその製造方法
JP4968266B2 (ja) * 2007-01-24 2012-07-04 住友金属鉱山株式会社 ２層フレキシブル基板とその製造方法及び該２層フレキシブル基板より得られたフレキシブルプリント配線基板
JP5055088B2 (ja) * 2007-10-31 2012-10-24 Ｊｘ日鉱日石金属株式会社 銅箔及びそれを用いたフレキシブルプリント基板
JP2009295656A (ja) * 2008-06-03 2009-12-17 Sumitomo Metal Mining Co Ltd フレキシブル配線板用基板及びその製造方法
JP5223481B2 (ja) * 2008-06-16 2013-06-26 住友金属鉱山株式会社 金属被覆ポリイミド基板とその製造方法
TW201037105A (en) * 2009-03-23 2010-10-16 Nippon Mining Co Double layered flexible board, and copper electrolytic liquid for making the same
JP2011014801A (ja) * 2009-07-03 2011-01-20 Mitsui Mining & Smelting Co Ltd フレキシブル銅張積層板及びｃｏｆ用フレキシブルプリント配線板並びにこれらの製造方法
JP5587567B2 (ja) 2009-07-07 2014-09-10 株式会社Ｊｃｕ 銅めっき方法
JP2011100846A (ja) * 2009-11-05 2011-05-19 Sumitomo Metal Mining Co Ltd ２層フレキシブル基板とその製造方法、２層フレキシブル配線板とその製造方法並びにプラズマ処理装置
KR20140140649A (ko) * 2010-11-22 2014-12-09 미쓰이금속광업주식회사 표면 처리 동박
JP5834251B2 (ja) * 2011-11-22 2015-12-16 パナソニックＩｐマネジメント株式会社 フレキシブル金属張基材、フレキシブル金属張基材の製造方法、プリント配線板、多層フレキシブルプリント配線板、及びフレックスリジッドプリント配線板
WO2013161507A1 (ja) * 2012-04-24 2013-10-31 住友金属鉱山株式会社 ２層フレキシブル配線用基板及びフレキシブル配線板並びにそれらの製造方法

Also Published As

Publication number Publication date
TW201528232A (zh) 2015-07-16
JP2015108187A (ja) 2015-06-11
CN104582257B (zh) 2018-03-27
KR20150046751A (ko) 2015-04-30
CN104582257A (zh) 2015-04-29
KR101626214B1 (ko) 2016-05-31
JP6398596B2 (ja) 2018-10-03

Similar Documents

Publication Publication Date Title
TWI522019B (zh) Layer 2 flexible wiring substrate and flexible wiring board and manufacturing method thereof
TWI540549B (zh) A two-layer flexible wiring substrate, and a flexible wiring board using the same
US20070237976A1 (en) Surface Treated Copper Foil, Flexible Copper-Clad Laminate Manufactured Using the Same, and Film Carrier Tape
JP3306404B2 (ja) 表面処理銅箔の製造方法及びその製造方法で得られた表面処理銅箔を用いた銅張積層板
WO2001021859A1 (fr) Film de cuivre electrolytique a feuille de support et procede de fabrication dudit film et stratifie plaque de cuivre utilisant ledit film de cuivre electrolytique a feuille de support
TWI568865B (zh) Layer 2 flexible wiring substrate and manufacturing method thereof, and two-layer flexible wiring board and manufacturing method thereof
JP2013229504A (ja) 金属化樹脂フィルムおよびその製造方法
JP6035678B2 (ja) フレキシブル配線板の製造方法ならびにフレキシブル配線板
JP6398175B2 (ja) ２層フレキシブル配線板およびその製造方法
JP6403095B2 (ja) フレキシブル配線用基板およびフレキシブル配線板
JP2006005149A (ja) 抵抗層付き導電性基材及び抵抗層付き回路基板材料
JP6667982B2 (ja) フレキシブル配線板
JP5835670B2 (ja) プリント配線基板およびその製造方法
JP2005008972A (ja) 銅箔の表面粗化方法及び表面粗化装置
TWI455659B (zh) Printed wiring board with copper foil and the use of its layered body
JP6405615B2 (ja) ２層フレキシブル配線用基板およびその製造方法
JP2015140447A (ja) フレキシブル配線板
US9578739B2 (en) Metal foil provided with electrically resistive layer, and board for printed circuit using said metal foil
WO2023054398A1 (ja) 粗化処理銅箔及び銅張積層板、並びにプリント配線板の製造方法
JP2014172182A (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP2010153537A (ja) フレキシブル配線用基板