TWI536724B

TWI536724B - Power supply

Info

Publication number: TWI536724B
Application number: TW100135574A
Authority: TW
Inventors: Ryotaro Kudo; Tomoaki Uno; Koji Tateno; Hideo Ishii; Kazuyuki Umezu; Koji Saikusa
Original assignee: Renesas Electronics Corp
Priority date: 2010-10-06
Filing date: 2011-09-30
Publication date: 2016-06-01
Also published as: TW201233025A; US20140173302A1; JP5690545B2; JP2012080744A; CN102447388A; US8680830B2; CN102447388B; US20120086416A1; CN105680691A

Description

電源裝置

本發明是有關電源裝置，例如有關適用於將高電壓變換成低電壓的多相型的切換電源裝置的有效技術。

例如，在專利文獻1中記載：功率MOSFET、及予以驅動的驅動電路、以及對驅動電路傳達切換控制訊號的控制電路會被搭載於1個封裝內的半導體裝置(圖1、圖2)。此半導體裝置是形成可多相動作(圖15)。

並且，在專利文獻2記載：利用複數的轉換器控制IC，以各不同的相位來對負荷供給電源的多相型DC/DC轉換器裝置(圖1)。

[先行技術文獻]

[專利文獻]

[專利文獻1]

特開2008-17620號公報

[專利文獻2]

特開2006-50891號公報

例如，在以個人電腦(以下、PC)等為代表的各種電子機器及電器是具備由成為商用電源的交流電壓(例如100V等)來生成所望的直流電壓(例如12V、5V、3.3V等)之AC/DC轉換器(例如ATX電源)。並且，在筆記型的PC等是藉由電池來供給特定值的直流電壓。在使用於PC等的各種半導體零件是需要安定的電源電壓，依情況需要複數的電源電壓值。因此，藉由此AC/DC轉換器或電池所生成的電壓是藉由降壓型的非絕緣型DC/DC轉換器(Buck converter)來變換成預定的電壓(例如1.0V等)及安定的電壓之後供給至各種半導體零件。該等一般是被稱為POL(point of load)轉換器等，例如在PC時，在主機板等的PCB(Printed Circuit Board)上被安裝於各種電路單元(CPU(Central Processing Unit)等)的附近。

近年來，在如此的POL轉換器中，隨各種半導體零件的低電壓化及高速化，對大電流化、高速反應化、及安定化的要求日益升高。為了滿足如此的要求，如專利文獻1，2等所示，使用從複數的電感器(inductor)分別以不同的相位(phase)來對共通電容器供給電荷的多相技術有助益。若使用多相技術，則原理上越增加相數越降低漣波電壓，且只要從各電感器分散負荷電流量來供給即可，因此往大電流化的對應也變得容易，可縮小電感器的值，因此亦可謀求高速反應化。但，若使用多相技術，則構成POL轉換器的零件數會增加，其零件間的配線也恐有增加之虞。如此一來，會例如發生其次那樣的問題。

第1，隨著配線數量的增加，其配線圖案的佈局會複雜化，成為謀求各種電子機器及電器的小型化的障礙。第2，隨著配線數量的增加，PCB上的電源平面(例如接地電源電壓GND、輸出電源節點VO)的面積會被限制。如此一來，電源平面(代表性的是Cu配線)的電阻值會增大，因此導致電力變換效率的降低，且放熱圖案會小面積化，因此導致發熱的增大。第3，在PCB上複數的配線圖案會長長地並走，因此會發生配線相互串音(cross talk)等的雜訊。

而且，近年來，成為POL轉換器的電源供給對象的各種電路單元(CPU等)的種類增加，其規格也多樣化。具體而言，以CPU為代表，對於GPU(Graphics Processing Unit)或記憶體等各種的電路單元，分別產生配置POL轉換器的必要性。此各種電路單元的POL轉換器是例如有生成的電源電壓值不同的情況，或隨消費電力的不同而最適的相數或切換頻率等不同的情況。並且，為了依電路單元的種類來謀求系統全體的省電力化，有時會被要求按照電路單元的動作狀況(消費電力的時系列的變化)來使POL轉換器的相數適當變化那樣的機能。雖亦可想像按照如此的電路單元的多樣化來分別開發及適用特化的規格的POL轉換器，但為了使系統全體的設計容易化，謀求低成本化，最好以一種類的POL轉換器來處理。

圖16是表示作為本發明的前提來檢討的電源裝置，(a)是表示其構成例的概略圖，(b)是表示(a)的驅動單元DRIC’的內部構成例的概略圖。圖16(a)所示的電源裝置的構成是包括PWM(Pulse Width Modulation)控制單元PWMCTLU、複數(在此是6個)的驅動單元DRIC’[1]～DRIC’[6]、複數的電感器L[1]～L[6]、電阻R[1]～R[6]、及電容C[1]～C[6]。該等的各零件是例如被適當安裝於同一PCB上。

PWM控制單元PWMCTLU是以ASIC(Application Specific Integrated Circuit)所構成，對各驅動單元DRIC’[n](n=1～6)輸出PWM訊號(脈衝寬調變訊號)PWM[n]及致能(enable)訊號EN[n]。在此，PWM[n]與PWM[n+1]是相位為相異60度。DRIC’[n]是如圖16(b)所示，具備控制邏輯電路LGCa、驅動器電路DRVh，DRV1、及功率電晶體QH，QL。QH，QL在此是使用N型的功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor)。QH是汲極會被連接至輸入電源電壓VIN(例如12V等)，閘極會被連接至DRVh，源極會被連接至外部端子P7(SW[n])，QL是汲極會被電性連接至P7(SW[n])，閘極會被電性連接至DRVl，源極會被電性連接至接地電源電壓GND。LGCa是接受PWM[n]，經由DRVh來驅動QH，根據此PWM[n]的相補訊號，經由DRVl來驅動QL。

各電感器L[n]是一端被共通連接至輸出電源節點VO，另一端被連接至成為切換訊號SW[n]的生成端子之外部端子P7。因此，各驅動單元DRIC’[n]是按照PWM[n]來分別以不同的相位供給能量至對應於本身的電感器L[n]，隨之藉由6相位的PWM動作來對VO生成預定的電源(例如1V的電壓)。然後，對應於前述各種電路單元的負荷LOD是藉由此VO的電源來驅動。另一方面，流至各電感器L[n]的電流是被串聯於其兩端之間的電阻R[n]及電容C[n]來檢測，作為一對的電流檢測訊號CS[n](+/-)來反饋至PWM控制單元PWMCTLU。PWMCTLU是接受此CS[n](+/-)、及自VO反饋的輸出電壓檢測訊號FB，加進VO的電壓或各電感器L[n]的電流的平衡等來控制各PWM訊號(脈衝寬調變訊號)PWM[n]的負荷。

並且，圖16的電源裝置是構成例如可按照負荷LOD的消費電力來變更相數。亦即，PWM控制單元PWMCTLU是形成可藉由對各驅動單元DRIC’[n]輸出致能訊號EN[n]來設定相數。例如，在使EN[1]、EN[3]、及EN[5]活性化時，藉由DRIC’[1]、DRIC’[3]、及DRIC’[5]來進行3相(0度、120度、240度)的PWM動作。

然而，在使用圖16的電源裝置時，由圖16(a)可知，每1個的相位需要4條(PWM[n]、EN[n]、CS[n](+/-))的配線，例如6相位(n=6)時需要24條，8相位(n=8)時需要32條的配線。此情況，如前述般，隨零件間的配線增加會擔憂各種問題。而且，在圖16的電源裝置，例如變更切換頻率等不容易，且難以實現90度的相位差所必要的4相位動作等，相數的變更範圍有限。因此，恐有無法依對象的電路單元的規格來適用該電源裝置之虞。

本發明是有鑑於如此情事而研發者，本發明的前述及除此以外的目的及新穎的特徵可由本說明書的記述及附圖明確得知。

在本案所揭示的發明中，若簡單地說明代表性的實施形態的概要，則如其次般。

本實施形態的電源裝置係具備：控制裝置、及一端被共通連接，對外部負荷供給第1電源的N(N≧2)個的電感器、及分別驅動N個的電感器之N個的驅動單元、及第1匯流排。控制裝置是包含類比電路單元、數位電路單元、及記憶體電路單元。在記憶體電路單元中保存有程式，數位電路單元是具備：實行該程式的處理器核心、及生成N個的時脈訊號，且將該等分別輸出至N個的驅動單元之時脈生成電路。類比電路單元是比較被供給至外部負荷的第1電源的電源電壓與預先被設定的第1目標電源電壓，將藉由放大其差分而生成的第1錯誤放大器訊號輸出至第1匯流排。N個的驅動單元是藉由使用被輸入至本身的時脈訊號的相位及來自第1匯流排的第1錯誤放大器訊號之峰值電流控制方式分別生成脈衝寬調變訊號，藉此以多相來驅動N個的電感器。在此，控制裝置是以一個的半導體晶片及半導體封裝所構成，處理器核心是根據程式來設定時脈生成電路的N個的時脈訊號的各個的頻率及相位。

藉由如此使用在一個半導體晶片上形成類比電路單元、數位電路單元、及記憶體電路單元的控制裝置來構成多相型的電源裝置，可實現電源裝置的小型化。並且，藉由設為可以程式進行隨相數的變更之時脈訊號的變更的構成，可使電源裝置的規格具有靈活性。

在本案所揭示的發明中，若簡單說明藉由代表性的實施形態所取得的效果，則可實現多相型電源裝置的小型化。並且，可使多相型電源裝置的規格具靈活性。

在以下的實施形態中基於方便起見有時需要時，分割成複數的部分或實施形態來說明，但除非特別明示時，該等並非彼此無關，一方是另一方的一部分或全部的變形例、詳細、補充說明等的關係。並且，在以下的實施形態中，言及要素的數目等(包含個數、數值、量、範圍等)時，除了特別明示時及原理上明確限定於特定的數目時等以外，並非限定於該特定的數目，亦可為特定的數目以上或以下。

而且，在以下的實施形態中，其構成要素(亦含要素步驟等)除了特別明示時及原理上明確為必須考量時等以外，當然並非一定是必須者。同樣，在以下的實施形態中，言及構成要素等的形狀、位置關係等時，除了特別明示時及原理上非得如此時等以外，實質上還包含近似或類似於其形狀等者。這是有關上述數值及範圍也同樣。

並且，構成實施形態的各機能區塊的電路元件並無特別加以限制，可藉由周知的CMOS(相補型MOS電晶體)等的集積電路技術來形成於單結晶矽之類的半導體基板上。另外，在實施形態記載MOSFET(Metal Oxide Semiconductor Field Effect Transistor)(或簡稱MOS電晶體)時，作為閘極絕緣膜，並非排除非氧化膜。

以下，根據圖面來詳細說明本發明的實施形態。另外，在用以說明實施形態的全圖中，對同一構件原則上附上同一符號，省略其重複的說明。

(實施形態1)

<<電源裝置A的全體概略構成>>

圖1是顯示本發明的實施形態1的電源裝置中其概略構成例的方塊圖。

圖1所示的電源裝置是包含：電源控制單元PCTLIC1、複數(在此是5個)的PWM搭載型驅動單元PSIP11～PSIP14，PSIP21、複數(在此是5個)的電感器L11～L14，L21、及2個的電容Cld1，Cld2。PCTLIC1是具備：微型控制器單元(數位控制器單元)MCU、類比控制器單元ACU、及記憶體單元MEMU。

PSIP11～PSIP14，PSIP21是例如分別藉由別的半導體封裝來實現。另一方面，PCTLIC1是以一個的半導體晶片(以及半導體封裝)來實現。該等的半導體封裝是在主機板或各種擴充板(顯示卡等)等的配線基板(PCB)上被安裝於成為負荷LOD的各種電路單元(例如CPU、GPU、記憶體等)的附近。在圖1是顯示CPU(Central Processing Unit)作為LOD的代表例。

電源控制單元PCTLIC1是藉由從外部供給之例如3.3V等的電源電壓VCC來動作，例如根據從外部的別的裝置輸入的致能訊號ENBL來控制內部動作的活性化‧非活性化。MCU詳細如後述，在內部具有可實行MEMU上的程式等的MPU(Micro Processing Unit)核心。MEMU是包含揮發性的記憶體、及不揮發性的記憶體。微型控制器單元(數位控制器單元)MCU是對各PWM搭載型驅動單元PSIP12～PSIP14輸出時脈訊號CLK12～CLK14。並且，MCU是經由ACU來對PSIP11輸出時脈訊號CLKO11，經由ACU來對PSIP21輸出時脈訊號CLKO21。MCU更具有在與LOD(CPU)之間進行通訊的串列介面SVID_IF，更具有在與外部的別的裝置之間進行通訊的串列介面PMBUS_IF。

SVID_IF是由：從LOD(CPU)往MCU供給的時脈訊號CK、及LOD(CPU)朝MCU進行要求，因應於此用以MCU朝LOD(CPU)傳送必要的資料的資料訊號VDIO、及MCU接受來自LOD(CPU)的要求時通知LOD(CPU)的提醒訊號ALT所構成。CK是例如具有25MHz等的頻率。PMBUS_IF是由雙方向的時脈訊號SCL及雙方向的資料訊號SDA所構成。SCL是例如具有1MHz等的頻率。

電感器L11～L14是一端被共通連接至輸出電源節點VO1，另一端分別被連接至PSIP11～PSIP14。PSIP11～PSIP14是分別以不同的相位來驅動L11～L14，藉此在VO1生成電源電壓(例如1.0V)以及電源電流。VO1的電源電壓是藉由電容Cld1來保持。L21是一端被連接至輸出電源節點VO2，另一端分別被連接至PSIP21。PSIP21是驅動L21，藉此在VO2生成電源電壓(例如1.0V)以及電源電流。VO2的電源電壓是藉由電容Cld2來保持。LOD(CPU)是藉由VO1來供給核心用的電力(電源電壓及電源電流)，藉由輸出電源節點VO2來供給邏輯用的電力。例如，核心的消費電力是邏輯的消費電力的4倍等，隨之對LOD(CPU)的核心是經由L11～L14來供給100A等的電源電流，對LOD(CPU)的邏輯是供給25A等的電源電流。

LOD(CPU)是對微型控制器單元MCU，經由利用SVID_IF的通訊來通知所欲設定於VO1或VO2的電源電壓值(稱為VID碼)。類比控制器單元ACU是從MCU接受此VID碼，且作為反饋訊號來輸入VO1及VO2的電源電壓值。ACU是放大VID碼所示的VO1用的電源電壓值與所被反饋的VO1的實際的電源電壓值的差分，輸出錯誤放大器訊號EO1。同樣，ACU是放大VID碼所示的VO2用的電源電壓值與所被反饋的VO2的實際的電源電壓值的差分，輸出錯誤放大器訊號EO2。PSIP11，PSIP12～PSIP14是藉由從外部供給的輸入電源電壓VIN(例如12V等)來動作，根據CLKO11，CLK12～CLK14及EO1，利用峰值電流控制方式(詳細如後述)來驅動L11～L14。同樣，PSIP21是藉由VIN來動作，根據CLKO21及EO2，利用峰值電流控制方式(詳細如後述)來驅動L21。

在如此的構成例中，本實施形態1的電源裝置的主要特徵，第1是在電源控制單元PCTLIC1內具備含MPU核心的MCU及MEMU的點。第2是具備MCU、MEMU及ACU的電源控制單元PCTLIC1為以一個的半導體晶片所形成的點。第3是MCU會生成往PSIP11～PSIP14，PSIP21的時脈訊號的點。第4是MCU具備各種串列介面SVID_IF，PMBUS_IF的點。第5是ACU會例如對PSIP11～PSIP14共通輸出錯誤放大器訊號EO1，且利用此，PSIP11～PSIP14會以峰值電流控制方式動作的點。

詳細如後述，依第1特徵，可利用經由MPU核心的程式控制來某程度變更PCTLIC1的各種規格。亦即，在以程式變更PCTLIC1的規格下，可對各種規格的負荷LOD適用同一電源裝置。依第2特徵，可實現電源裝置的小型化。亦即，在MCU與MEMU之間或MCU與ACU間雖存在比較多的訊號，但藉由形成於一個的半導體晶片，能以晶片內的配線來實現該等的配線，可削減晶片外的配線或隨晶片外的配線之端子。依第3特徵，亦可與第1特徵關聯來容易對應於相數的變更或切換頻率的變更等。

依第4特徵，可在與LOD(CPU)之間進行各種資訊(例如前述的VID碼或實際生成的電源電壓值或電源電流值等)的收發，且亦可與第1特徵關聯例如經由PMBUS_IF等來變更程式的內容等。依第5特徵，可削減電源控制單元PCTLIC1與PWM搭載型驅動單元(PSIP)間的配線數量。亦即，在前述的圖16的構成是每1相位需要4個控制訊號，相對的，在圖1的構成例是每1相位只要具備1個控制訊號(時脈訊號(CLKO，CLK))及在各相位共通具備1個控制訊號(錯誤放大器訊號EO1)即可。另外，詳細如後述，圖16的構成例的致能訊號(EN)在圖1的構成例是以時脈訊號(CLKO，CLK)兼用。

<<電源裝置A的主要部的構成>>

圖2是表示在圖1的電源裝置中與其電源生成動作關聯的主要部的構成例的電路方塊圖。在圖2是抽出圖1的電源控制單元PCTLIC1、PWM搭載型驅動單元PSIP11～PSIP13、電感器L11～L13、電容Cld1及負荷LOD來顯示。在PCTLIC1中，微型控制器單元MCU是被連接至外部端子P2a～P5a。從P5a是輸出模式設定訊號SMOD1，SMOD1是經由設於外部的模式設定匯流排MBS來傳送。從P2a～P4a是以同一頻率來分別輸出相位不同的時脈訊號CLK12～CLK14。並且，MCU是如圖1所述般，從LOD取得顯示電源電壓的設定值的VID碼(VID1)，且予以傳送至類比控制器單元ACU。而且，MCU朝ACU輸出與CLK12～CLK14相位不同的時脈訊號CLK11、及相位設定訊號PH、以及VS值設定訊號VSSET1。PH是決定相數者，例如經由利用SVID_IF的通訊來從LOD取得，或亦可MCU本身判別LOD的消費電流來生成。

ACU是被連接至6個的外部端子P1a，P6a～P10a。ACU是具備時脈控制電路部CKCBKP1及反饋電路部FBBKP1。CKCBKP1是具備：切換電路TSW12、OR運算電路OR11、AND運算電路AD11，AD12、單觸發脈衝生成電路OSPGm1、比較器電路CMP11、及數位‧類比變換電路DAC12。FBBKP1是具備：錯誤放大器電路EA1、放大器電路AMP11、及數位‧類比變換電路DAC11。DAC11是將自MCU所輸入的VID1予以變換，且將具有對應於VID1的電壓值之輸出電壓設定訊號VR1施加於EA1的(+)輸入節點。雖無特別加以限定，但可按照VID1，例如從0.8V～1.8V等的電壓範圍中以數十mV階段等來選擇VR1的電壓值。DAC12是將自MCU所輸入的VSSET1予以變換，且將具有對應於VSSET1的電壓值之設定電壓VS1施加於CMP11的(-)輸入節點。

放大器電路AMP11是以增益1來放大從外部端子P7a輸入的正極側輸出電壓檢測訊號VSENp1及從外部端子P8a輸入的負極側輸出電壓檢測訊號VSENn1的差分。P7a是被連接至成為LOD的高電位側電源節點的輸出電源節點VO1，P8a是被連接至成為LOD的低電位側電源節點的接地電源電壓GND。AMP11的輸出是作為輸出電壓檢測訊號DFO1來從外部端子P9a輸出。P9a是在與外部端子P6a之間經由設於外部的濾波器電路FLT1來連接，在與P10a之間經由設於外部的電阻R11來連接。FLT1是由DFO1來看具有作為低通濾波器的機能，DFO1是藉由FLT1來平滑化，此被平滑化的電壓會經由R11來作為反饋訊號FB1從P10a輸入。

錯誤放大器電路EA1是在(-)輸入節點輸入反饋訊號FB1，在(+)輸入節點輸入來自DAC11的輸出電壓設定電壓VR1。EA1是以VR1為基準放大FB1的誤差，將其結果作為錯誤放大器訊號EO1來輸出至外部端子P6a。如前述般，在P6a連接FLT1，FLT1是由EO1來看具有作為環路濾波器(相位補償電路)的機能。從P6a輸出的EO1是被傳送至錯誤匯流排EBS上。比較器電路CMP11是在(+)輸入節點輸入EO1，在(-)輸入節點輸入來自DAC12的設定電壓VS1。詳細如後述，此VS1是在輕負荷時的動作中，被使用於決定切換的開啟脈衝寬或切換頻率時。

AND運算電路AD12是在2輸入的一方輸入CMP11的輸出，在2輸入的另一方輸入來自前述MCU的模式設定訊號SMOD1。單觸發脈衝生成電路OSPGm1是接受AD12的輸出節點的升緣(rising edge)，輸出具備預定的脈衝寬的‘H’脈衝訊號。AND運算電路AD11是在2輸入的一方輸入來自MCU的時脈訊號CLK11，在2輸入的另一方輸入SMOD1的反轉訊號。OR運算電路OR11是在2輸入的一方輸入AD11的輸出，在2輸入的另一方輸入OSPGm1的輸出。切換電路TSW12是一端被連接至OR11的輸出節點，另一端被連接至外部端子P1a。從P1a是輸出時脈訊號CLKO11。TSW12是根據來自MCU的相位設定訊號PH來控制開啟‧關閉，在被控制成關閉時，將CLKO11設為高阻抗狀態。另外，詳細如後述，在此，CLKO11的高阻抗狀態會被分配於睡眠訊號SLP[1](相當於圖16的致能訊號(EN))。同樣，CLK12～CLK14的高阻抗狀態亦分別被分配於睡眠訊號SLP[2]～SLP[4]。

PWM搭載型驅動單元PSIP11是包含8個的外部端子P1[1]，P5[1]，P7[1]，P8[1]，P16[1]，P38[1]～P40[1]。在P8[1]是被供給輸入電源電壓VIN(例如12V等)，在P16[1]是被供給接地電源電壓GND。在P39[1]是來自ACU的錯誤放大器訊號EO1會經由錯誤匯流排EBS而輸入，在P40[1]是被輸入來自ACU的時脈訊號CLKO11。在P7[1]是被輸出切換訊號SW[1]且連接前述電感器L11的另一端。並且，在P5[1]被供給GND。

PSIP11是具備：電晶體(功率電晶體)QH[1]，QL[1]、驅動器電路DRVh[1]，DRV1[1]、控制邏輯電路LGC[1]、PWM控制電路PWM_CTL[1]、活性電流檢測電路ACS[1]、逆電流檢測電路RIDET[1]、及3值資訊檢測電路TSDET1[1]。QH[1]，QL[1]在此是使用N通道型的MOSFET(功率MOSFET)。QH[1]是高側電晶體，汲極會經由外部端子P8[1]來連接至輸入電源電壓VIN，閘極會被連接至DRVh[1]，源極會被連接至成為切換訊號SW[1]的輸出端子之外部端子P7[1]。QL[1]是低側電晶體，汲極會被連接至P7[1](SW[1])，閘極會被連接至DRV1[1]，源極會經由外部端子P16[1]來連接至GND。

3值資訊檢測電路TSDET1[1]是接受來自外部端子P40[1]的時脈訊號CLKO11，當CLKO11為高阻抗狀態時，使睡眠訊號SLP[1]活性化，不是時，使SLP[1]非活性化，且生成成為再驅動CLKO11的訊號之內部時脈訊號CLKi[1]。活性電流檢測電路ACS[1]是檢測出流至電晶體QH[1]的電流Idh，生成其1/N(例如N=18500等)的電流。此電流是藉由被外部連接至外部端子P38[1]的電阻Rcs[1]來變換成電壓，此電壓會成為電流檢測訊號CS[1]。

PWM控制電路PWM_CTL[1]是具備：比較器電路CMPp[1]、電阻R1[1]，R2[1]、偏移電壓源(偏移電壓)VOF[1]、偏壓電流源IB1[1]、及置位復位型正反器(FlipFlop)電路FFp[1]。R1[1]及R2[1]是被串聯於外部端子P39[1]與P5[1]之間，將從P39[1]輸入的錯誤放大器訊號EO1分壓。雖無特別加以限定，但在此是將R1[1]與R2[1]設成同一電阻值(例如50kΩ等)，藉此EO1是被分壓成1/2。IB1[1](例如490μA等)是用以使前述的電流檢測訊號CS[1]安定化者，與活性電流檢測電路ACS[1]一起對外部端子P38[1]輸出電流。CMPp[1]是在(-)輸入節點輸入藉由前述R1[1]，R2[1]所被分壓的EO1，在(+)輸入節點輸入被加算VOF[1]的偏移電壓(例如0.1V等)之CS[1]。FFp[1]是在復位輸入節點(R)輸入來自TSDET1[1]的CLKi[1]，在置位輸入節點(S)輸入來自CMPp[1]的輸出訊號，從反轉輸出節點(/Q)輸出PWM訊號(脈衝寬調變訊號)PWM[1]。

逆電流檢測電路RIDET[1]是來自前述MCU的模式設定訊號SMOD1會經由外部端子P1[1]輸入，接受根據此SMOD1的控制來動作。RIDET[1]是當SMOD1為活性狀態時，在檢測出從外部端子P7[1]往P16[1]的逆方向的電流時使逆電流檢測訊號RI[1]活性化，當SMOD1為非活性狀態時，將RI[1]維持於非活性狀態。控制邏輯電路LGC[1]是根據來自PWM控制電路PWM_CTL[1]的PWM訊號PWM[1]經由DRVh[1]，DRVl[1]來切換控制QH[1]，QL[1]。並且，LGC[1]是在接受RI[1]的活性狀態時，經由DRVl[1]來使QL[1]驅動成關閉。

另外，PWM控制電路PWM_CTL[1]是當睡眠訊號SLP[1]為活性狀態時對控制邏輯電路LGC[1]進行PWM訊號PWM[1]的供給，非活性狀態時停止PWM[1]的供給。並且，LGC[1]是當SLP[1]為活性狀態時對QH[1]及QL[1]供給對應於PWM[1]的切換訊號，非活性狀態時將QH[1]及QL[1]一起控制成關閉。而且，PWM_CTL[1]及LGC[1]更理想是SLP[1]為非活性狀態時，具備將本身遷移至省電力模式的機能。具體而言，例如可舉藉由停止供給至本身的內部電路的偏壓電流的一部分或全部來只使必要最小限度的電路動作之機能等。

PWM搭載型驅動單元PSIP12，PSIP13是除了與外部之間的輸入訊號及輸出訊號若干不同外，其餘形成與前述PSIP11同樣的內部電路構成。因此，以後是藉由[n](n=1，2，3)來區別各PSIP的外部端子、內部電路及內部訊號。在PSIP12是經由外部端子P40[2]來輸入來自MCU的時脈訊號CLK12，經由錯誤匯流排EBS及外部端子P39[2]來輸入來自ACU的錯誤放大器訊號EO1。並且，在PSIP12是經由模式設定匯流排MBS及外部端子P1[2]來輸入來自MCU的模式設定訊號SMOD1。PSIP12是經由外部端子P7[2]來輸出切換訊號SW[2]，在此P7[2]連接電感器L12。

同樣，在PSIP13是經由外部端子P40[3]來輸入來自MCU的時脈訊號CLK13，經由錯誤匯流排EBS及外部端子P39[3]來輸入來自ACU的錯誤放大器訊號EO1。並且，在PSIP13是經由模式設定匯流排MBS及外部端子P1[3]來輸入來自MCU的模式設定訊號SMOD1。PSIP13是經由外部端子P7[3]來輸出切換訊號SW[3]，在此P7[3]連接電感器L12。

<<電源裝置A的主要部的動作(負荷重時)>>

圖3是表示在圖2的電源裝置中，模式設定訊號SMOD1為‘L’位準時的動作例的波形圖，(a)是表示3相位動作時，(b)是表示2相位動作時，(c)是表示1相位動作時。在SMOD1為‘L’位準時，進行電流連續模式(CCM)的動作。首先，圖3(a)所示的3相位動作是在負荷LOD的消費電流Io大時(例如Io>50A等)使用。此情況，微型控制器單元MCU是將模式設定訊號SMOD1設為非活性狀態(‘L’位準)，輸出0度相位的CLK11、120度相位的CLK12、及240度相位的CLK13。類比控制器單元ACU是接受CLK11，SMOD1為‘L’位準，因此經由AD11、OR11、及TSW12來輸出與CLK11同樣的CLKO11。PSIP11、PSIP12、PSIP13是分別接受CLKO11、CLK12、CLK13來進行動作。

以PSIP11為例簡單說明動作，首先，TSDET1[1]會接受CLKO11來輸出同樣的CLKi[1]，接受CLKi[1]的‘H’脈衝，而FFp[1]會使PWM[1]遷移至‘H’位準。接受此PWM[1]的‘H’位準，QH[1]成為開啟，QL[1]成為關閉，在電感器L11積蓄能量。在此，流至QH[1]的電流(與流至L11的電流等價)是經由ACS[1]來作為電流檢測訊號CS[1]被檢測出。

另一方面，輸出電源節點VO1的輸出電壓是藉由ACU內的AMP11來檢測，其檢測結果(反饋訊號FB1)與輸出電壓設定訊號VR1(例如1V等)的差分會藉由EA1來放大。PSIP11內的CMPp[1]是比較來自此EA1的錯誤放大器訊號EO1(詳細是其K(電阻分壓比)倍)與電流檢測訊號CS[1]+偏移電壓VOF[1]的值，當CS[1]+VOF[1]的峰值值到達EO1×K時，輸出‘H’位準。FFp[1]是按照來自CMPp[1]的‘H’位準輸出來使PWM[1]遷移至‘L’位準，藉此，QH[1]會形成關閉，QL[1]會形成開啟。如此根據錯誤放大器訊號來控制流至電感器的電流的峰值值的方式是被稱為峰值電流控制方式。QL[1]形成開啟以後是在L11→負荷LOD及電容Cld1→QL[1]的路徑，電流會被還流，然後，再度接受CLKO11的‘H’脈衝來重複同樣的動作。並且，PSIP12，PSIP13是除了相位不同以外，進行與PSIP11同樣的動作。其結果，以和CLK11(CLKO11)～CLK13的頻率同一切換頻率來進行3相位動作。

其次，圖3(b)所示的2相位動作是在負荷為中程度時(例如25A<Io≦50A等)被使用。此情況，MCU是將SMOD1設為非活性狀態(‘L’位準)，輸出0度相位的CLK11、及180度相位的CLK12。而且，MCU是將CLK13設定成高阻抗狀態。ACU是接受CLK11來輸出與CLK11同樣的CLKO11。PSIP11、PSIP12是分別接受CLKO11、CLK12，與圖3(a)的情況同樣，以和CLK11(CLKO11)，CLK12的頻率同一切換頻率來進行2相位動作。

另一方面，PSIP13內的3值資訊檢測電路TSDET1[3]是檢測CLK13的高阻抗狀態，使睡眠訊號SLP[3]非活性化。PSIP13是接受此SLP[3]的非活性狀態，與QH[3]，QL[3]一起固定於關閉，且選擇性地停止在各內部電路所必要的偏壓電流等。藉此，PSIP13是成為省電力模式。如此，利用1個的CLK13來使時脈訊號的傳送機能與致能訊號的傳送機能併用，藉此與分別個別傳送時(亦即使用2個的訊號時)作比較，可削減MCU與各PSIP間的配線數、MCU或各PSIP的外部端子數等。

接著，圖3(c)所示的1相位動作是在負荷小時(例如Io≦25A等)被使用。此情況，MCU是將SMOD1設為非活性狀態(‘L’位準)，輸出0度相位的CLK11。而且，MCU是與CLK12，CLK13一起設定成高阻抗狀態。ACU是接受CLK11來輸出與CLK11同樣的CLKO11，PSIP11是接受CLKO11，以和CLK11(CLKO11)的頻率同一切換頻率來進行1相位動作。另一方面，PSIP12及PSIP13是分別接受CLK12及CLK13的高阻抗狀態，與圖3(b)的情況同樣，將QH[2]，QL[2]及QH[3]，QL[3]固定於關閉，且移至省電力模式。

<<電源裝置A的主要部的動作(負荷輕時)>>

圖4是表示在圖2的電源裝置中，1相位動作且模式設定訊號SMOD1為‘H’位準時的動作例的波形圖。圖4所示的動作(稱為輕負荷模式)是被使用在LOD的消費電流Io非常小的輕負荷時(例如Io為數A以下等)。此情況，MCU是將SMOD1設為活性狀態(‘H’位準)。並且，MCU是將TSW12控制成開啟狀態，將CLK12，CLK13一同設定成高阻抗狀態。由於ACU是SMOD1為‘H’位準，因此經由CMP11、AD12、OSPGm1、OR11、及TSW12來輸出CLKO11。

在輕負荷模式中，ACU是按照輸出電源節點VO1的電壓降低來上昇錯誤放大器訊號EO1的電壓。一旦此EO1的電壓到達設定電壓VS1，則CMP11會輸出‘H’脈衝，藉此，OSPGm1會輸出具有預定的脈衝寬的‘H’脈衝。來自此OSPGm1的‘H’脈衝會成為CLKO11。另一方面，在PSIP11中是根據此CLKO11來生成CLKi[1]，PWM[1]會經由FFp[1]來遷移至‘H’位準。其結果，QH[1]會形成開啟，QL[1]維持關閉。

一旦QH[1]形成開啟，則如在圖3(a)所說明般，流至電感器L11的電流、及反映此的電流檢測訊號CS[1]會隨時間而一次函數地增大。然後，在此CS[1]加算VOF[1]的電壓到達藉由電阻R1[1]，R2[2]而分壓的錯誤放大器訊號EO1的電壓(EO1/2)時，FFp[1]是使PWM[1]遷移至‘L’位準。接受此PWM[1]的‘L’位準，QH[1]成為關閉，QL[1]成為開啟。另外，切換訊號SW[1]的電壓是在QH[1]的開啟期間T1’成為VIN位準(例如12V等)，在QH[1]為關閉，QH[L]為開啟的期間T2’是形成GND位準。在此期間T1’，VO1的電壓是慢慢地上昇，對應於此，EO1的電壓是慢慢地降低。

在QH[1]成為關閉，QL[1]成為開啟的期間T2’，藉由電感器L11的起電力來流動於電感器的電流(還流電流)會隨時間而一次函數性地減少。並且，在此期間T2’，VO1的電壓是從上昇往接近停滯的狀態。在此，一旦此L11的電流到達0A(亦即積蓄於L11的能量用盡)，則SW[1]的電壓會成為VO1的電壓(例如1V程度等)，因此從P7[1]往P16[1]的逆方向的電流會開始流動。逆電流檢測電路RIDET[1]是在檢測出此逆電流時將逆電流檢測訊號RI[1]形成活性狀態(‘H’位準)。LGC[1]是接受此RI[1]的‘H’位準，而將QL[1]控制成關閉。其結果，產生QH[1]，QL[1]皆成為關閉的期間T3’。

在此QH[1]，QL[1]皆成為關閉的期間T3’是以積蓄於電容Cld1的能量來驅動負荷LOD，其結果，VO1的電壓是慢慢地降低，對應於此，EO1的電壓是慢慢地上昇。在此期間T3’，SW[1]的電壓是成為VO1的電壓(例如1V程度等)。在此，一旦此EO1的電壓到達設定電壓VS1，則再度ACU內的CMP11會輸出‘H’脈衝，藉此移至前述的期間T1’，以後，期間T2’、期間T3’、期間T1’、...會同樣地重複。在使用如此的輕負荷模式時，控制成按照負荷的消費電流Io來降低切換頻率，因此可減少切換損失，可實現輕負荷時的電力變換效率的提升。並且，圖4所示的動作方式是形成依存於輸入電源電壓VIN的切換頻率的變動難以產生的方式，例如在電池驅動的電子機器等即使電池電壓降低還是可維持高的電力變換效率。

藉由如此使用圖2(圖1)的構成例及圖3、圖4的動作例，像在圖1也敘述過那樣，可在小型的電源裝置容易實現對應於負荷LOD的消費電流之動作模式的變更(相數的變更或往輕負荷模式的移行)。而且，此各動作模式的詳細的時序規格等也可適當變更。具體而言，藉由MCU來產生相數的變更所必要的時脈訊號，因此可容易設定按照各相位的起動‧停止(時脈訊號的高阻抗設定有無)或相數之各相位間的相位差等。而且，此設定內容包含切換頻率可以程式變更。

在此，例如，假設在某負荷(設為LOD_A)需要至4相位的動作，在別的負荷(LOD_B)需要至2相位的動作時。此情況，在LOD_A適用圖2(圖1)的電源裝置時，擴充圖2，設置PCTLIC1及PSIP11～PSIP14，藉由MCU來進行設定，而使例如在4相位動作時使各時脈訊號具有90度的相位差，在3相位動作時使各時脈訊號具有120度的相位差。並且，藉由MCU來連切換頻率也設定成最適的值。另一方面，在LOD_B適用圖2(圖1)的電源裝置時，縮減圖2，設置PCTLIC1及PSIP11～PSIP12，藉由MCU來進行設定，而使例如在2相位動作時使各時脈訊號具有180度的相位差。並且，藉由MCU來連切換頻率也設定成最適的值。另外，此時，朝PSIP12的時脈訊號的供給源是並非一定限於圖2所示那樣的外部端子P2a，亦可使用P3a或P4a等。亦即，例如PCB的佈局，使用P2a以外的端子較適合時，亦可使用別的端子。如此，若使用圖2(圖1)的構成例，則可藉由同一的電源裝置(不改變PCTLIC1內部或PSIP內部的硬體構造)來對應於各種負荷LDO的規格。

並且，圖2(圖1)的構成例是動作模式的變更(相數的變更或往輕負荷模式的移行)時可進行MCU的處理。因此，可根據各種的資訊來進行動作模式的變更。代表性的，負荷LOD會經由前述的SVID_IF來對MCU發行相數的變更命令，MCU會予以解釋，而適當進行相位設定訊號PH或模式設定訊號SMOD1的控制、及各時脈訊號的頻率設定及相位設定，藉此進行動作模式的變更。但，並非限於此，例如亦可MCU判別LOD的消費電流Io，根據其判別結果來進行動作模式的變更等。前述的峰值電流控制方式，因為錯誤放大器訊號EO1的位準會與LOD的消費電流Io成比例，所以藉由MCU監視例如EO1的位準，可辨識消費電流Io的大小。

<<電源控制單元的全體構成>>

圖5是表示圖1的電源裝置的電源控制單元PCTLIC1的全體構成例的概略圖。在圖5中是顯示電源控制單元PCTLIC1的微型控制器單元MCU的外部訊號、類比控制器單元ACU的外部訊號、及MCU與ACU之間的內部訊號。另外，在圖5中，為了方便起見，記憶體單元MEMU的記載是省略。圖5的PCTLIC1是具備2系統(通道1、2)的控制機構，形成分別可控制具有任意的電壓值的2種類的電源之構成。例如，圖1的例子是藉由通道1來控制VO1的電源，藉由通道2來控制VO2的電源。

首先，說明有關圖5的MCU的外部訊號。CLK12～CLK18是分別為朝第2相位以後所被分配的PWM搭載型驅動單元(PSIP)的時脈訊號。TMP1/OCP1是詳細如後述，為來自通道1上所存在的PSIP之溫度檢測訊號/過電流檢測訊號，TMP2/OCP2為來自通道2上所存在的PSIP之溫度檢測訊號/過電流檢測訊號。TMP1/OCP1及TMP2/OCP2是分別從PSIP經由低通濾波器電路LPF14及LPF24來輸入。VIN是被供給至PSIP的輸入電壓訊號，藉由電阻R31，R32及電容C1來電阻分壓及過濾後被輸入至MCU。FAULT是在例如產生過電壓、過電流等的異常時朝負荷LOD(CPU等)通知的異常檢測訊號。

IMON1是具有與通道1上的負荷LOD的消費電流成比例的負荷比之PWM訊號，IMON2是具有與通道2上的LOD的消費電流成比例的負荷比之PWM訊號。IMON1，IMON2是分別經由低通濾波器電路LPF15，LPF25來變換成與LOD的消費電流成比例的電壓訊號，朝LOD(CPU等)輸出。該訊號是例如在控制CPU的風扇馬達時等被使用。VR_RDY1是電壓狀態通知訊號，其係用以通知該LOD是否朝通道1上的LOD的電源電壓值位於正常的範圍，VR_RDY2是電壓狀態通知訊號，其係用以通知該LOD是否朝通道2上的LOD的電源電壓值位於正常的範圍。VR_HOT1是溫度狀態通知訊號，其係通知該LOD是否通道1上的PSIP的溫度位於正常的範圍，VR_HOT2是溫度狀態通知訊號，其係用以通知該LOD是否通道2上的PSIP的溫度位於正常的範圍。SCL，SDA是如在圖1所述般構成串列介面PMBUS_IF的訊號，CK，VDIO，ALT是如在圖1所述般構成串列介面SVID_IF的訊號。並且，VCC(例如3.3V)及GND是MCU動作用的電源電壓及接地電源電壓。

其次，說明有關圖5的ACU的外部訊號。EO1是如圖2所述般朝通道1上的PSIP的錯誤放大器訊號，CLKO11是朝對應於通道1上的第1個相位的PSIP的時脈訊號。MODE1是詳細如後述，朝通道1上的PSIP以3值來通知各種資訊的模式訊號。在此被通知的3值之中，含有圖2所述的通道1用的模式設定訊號SMOD1。同樣，EO2是朝通道2上的PSIP的錯誤放大器訊號，CLKO21是朝對應於通道2上的第1個相位的PSIP的時脈訊號。MODE2是朝通道2上的PSIP以3值來通知各種資訊的模式訊號，其中含有通道2用的模式設定訊號。

VSENp1，VSENn1，DFO1，FB1是如圖2所述般，分別為通道1上的負荷LOD的正極側輸出電壓檢測訊號、負極側輸出電壓檢測訊號、輸出電壓檢測訊號、反饋訊號。同樣，VSENp2，VSENn2，DFO2，FB2是分別為通道3上的LOD的正極側輸出電壓檢測訊號、負極側輸出電壓檢測訊號、輸出電壓檢測訊號、反饋訊號。RLL1是詳細如後述，為具有與通道1上的LOD的消費電流Io成比例的電壓之輸出電流檢測訊號。EO_IN1及COR1是詳細如後述，為RLL1的生成或對通道1上的LOD之電流-電壓特性的控制(被稱為下降控制(droop control)等)所必要的各種訊號。同樣，RLL2是具有與通道2上的LOD的消費電流Io成比例的電壓之輸出電流檢測訊號。EO_IN2及COR2為RLL2的生成或對通道2上的LOD之下降控制所必要的各種訊號。又，VCC(例如3.3V)及GND是ACU動作用的電源電壓及接地電源電壓。

接著，說明有關圖5的ACU與MCU之間的內部訊號。ENBL是從外部輸入，為用以對於ACU及MCU的雙方控制動作的有效‧無效之致能訊號。VREF是在ACU內被生成，為具有不依存於溫度的固定電壓之基準電壓，作為MCU所具備的類比‧數位變換電路ADC的動作用使用，並且也被輸入至連接外部電容C2的外部端子P12ab。由此P12ab輸出的VREF是在生成前述的COR1，COR2時使用。REG11’，REG12’，REG21’，REG22’是藉由MCU所生成，為朝ACU所具備的數位‧類比變換電路DAC的輸入寄存器輸出的寄存器設定訊號。該訊號是分別具有複數位元(例如9位元等)。

DCY1是詳細如後述，在降低朝通道1用的LDO的輸出電壓時使用的斜率控制訊號，DCY2是在降低朝通道2用的LDO的輸出電壓時使用的斜率控制訊號。PH11～PH13是如在圖2所述般，為藉由MCU所生成的通道1用的相位設定訊號，PH21～PH23是藉由MCU所生成的通道2用的相位設定訊號。SMOD1是如在圖2所述般，為藉由MCU所生成的通道1用的模式設定訊號，SMOD2是藉由MCU所生成的通道2用的模式設定訊號，該模式設定訊號是如前述般在ACU輸出模式訊號MODE1，MODE2時也被使用。FAULT是異常檢測訊號，在此是藉由ACU所生成，然後，如前述般經由MCU輸出。

VOUT1是在ACU內的低通濾波器電路LPF11使前述的輸出電壓檢測訊號DFO1平滑化下取得的負荷電壓檢測訊號，VOUT2是在ACU內的低通濾波器電路LPF21使DFO2平滑化下取得的負荷電壓檢測訊號。IOUT1是在ACU內的低通濾波器電路LPF12使前述的輸出電流檢測訊號RLL1平滑化下取得的負荷電流檢測訊號，IOUT2是在ACU內的低通濾波器電路LPF22使RLL2平滑化下取得的負荷電流檢測訊號。STLO1，STLO2是藉由MCU所生成，ACU是在生成前述的模式訊號MODE1，MODE2時所必要的控制訊號。TMP1/OCP1及TMP2/OCP2是如前述般從PSIP取得的溫度檢測訊號/過電流檢測訊號，經由MCU也傳送至ACU。CLK11及CLK21是藉由MCU所生成，如圖2所示般，成為在ACU所生成的CLKO11及CLKO21的基礎的時脈訊號。

在此，VOUT1，VOUT2，IOUT1，IOUT2是被輸入至MCU內的類比‧數位變換電路ADC而變換成數位訊號。並且，前述VIN或TMP1，TMP2也是被輸入至MCU內的ADC而變換成數位訊號。藉由該等，負荷LOD的電壓資訊或電流資訊、及PSIP的輸入電壓資訊或溫度資訊可作為數位訊號取得。MCU可將此數位訊號經由SVID_IF來通知負荷LOD(CPU)，且亦可經由PMBUS_IF來通知外部的裝置。而且，MCU亦可利用該等的數位訊號來檢測各種異常，亦可根據LOD的電流資訊來自動地進行動作模式的切換(相數的變更或往輕負荷模式的遷移)。如此，在PCTLIC1內搭載MCU下，可容易實現各種的機能。

而且，由圖5可知，在ACU與MCU之間具備多數的內部訊號。特別是寄存器設定訊號(REG11’，REG12’，REG21’，REG22’)分別具備複數位元，因此需要多數的配線。假設以各別的半導體晶片來形成ACU及MCU時，為了連接各晶片間，需要多數的配線及多數的外部端子，恐有不能謀求電源裝置的小型化之虞。相對的，本實施形態1的電源裝置是如前述般在同一的半導體晶片形成ACU及MCU，因此如此隨內部訊號之配線數量的增大不成問題，可實現電源裝置的小型化。

<<微型控制器單元的詳細>>

圖6是表示在圖5的電源控制單元中其微型控制器單元MCU周圍的詳細構成例的方塊圖。圖6所示的微型控制器單元(數位控制器單元)MCU是被稱為所謂個人電腦者，形成除了可實行記憶體單元MEMU上的程式的微處理器核心(MPU核心或CPU核心)MPU_CR以外還具備各種周邊電路區塊的構成。在圖6的MCU是具備3條的周邊匯流排RERI_BUS1～RERI_BUS3及前匯流排F_BUS。在F_BUS是連接有MPU_CR、記憶體介面電路MEMIF及周邊匯流排用介面電路PERI_BUS_IF。

在RERI_BUS1是連接有間歇計時器電路ITIM、泛用輸出入介面電路GPIO、同期串列介面電路CSIO、非同期串列介面電路UART、及監視計時器(watchdog timer)電路WDT、以及PERI_BUS_IF。在RERI_BUS2是連接有PWM計時器電路[1]PWM_TIM1及[2]PWM_TIM2、PMBUS介面電路PMBUS_IFC、SVID介面電路SVID_IFC、ACU介面電路ACU_IF、類比‧數位變換電路ADC10、以及PERI_BUS_IF。在RERI_BUS3是連接有快閃記憶體控制電路FMEM_CTL及PERI_BUS_IF。

MPU_CR是具備：中斷控制器部ICUINT、核心部KRNL、調試控制器部DBGCTL、及前匯流排介面部F_BUS_IF。ICUINT是接受來自前述各種周邊電路區塊或外部端子等的中斷，進行優先順位判定等的處理。KRNL是根據來自ICUINT的中斷通知等來實行MEMU上的預定的中斷處理程式。DBGCTL是在程式除錯時等被使用。F_BUS_IF是控制MPU_CR與F_BUS之間的通訊。MEMIF是具備：擔負MEMU上的揮發性記憶體(例如SRAM)與F_BUS之間的通訊之RAM介面部RAM_IF、及負擔MEMU上的不揮發性記憶體(例如快閃記憶體)與F_BUS之間的通訊之快閃介面部FMEM_IF。MPU_CR可經由F_BUS_IF、F_BUS及MEMIF來對MEMU存取，可實行MEMU上的程式。又，MPU_CR可經由F_BUS_IF、F_BUS、PERI_BUS_IF及RERI_BUS1～RERI_BUS3在與前述各種周邊電路區塊之間進行通訊。

FMEM_CTL是控制對於MEMU上的不揮發性記憶體(快閃記憶體)的寫入。在不揮發性記憶體是加上啟動程式，前述各種中斷處理程式及在該程式所使用的各種資料等會被保存，但中斷處理程式或各種資料等是可經由此FMEM_CTL來改寫。ITIM是在想要計測各種時間時等使用。WDT是在監視系統的暴走時等使用。GPIO是例如在與外部裝置之間想要進行某些的並列通訊時使用，CSIO或UART是例如在與外部裝置之間想要進行某些的串列通訊時使用。GPIO，CSIO，UART是與外部端子連接，例如放進外部裝置而想要謀求電源裝置全體的機能擴充時等有助益。

PMBUS_IFC是被連接至外部端子，控制在圖1、圖5等所述的串列介面PMBUS_IF的通訊協議，例如控制MPU_CR與外部之間的串列通訊。SVID_IFC是被連接至外部端子，控制在圖1、圖5等所述的串列介面SVID_IF的通訊協議，例如控制MPU_CR與外部(負荷LOD(CPU))之間的串列通訊。PMBUS_IFC或SVID_IFC具體而言是例如具備串列‧並列變換電路及並列‧串列變換電路(代表性的是以位移寄存器來實現)等，經由中斷訊號等一邊與MPU_CR進行交握(handshake)一邊控制與外部之間的串列通訊。

ADC10是例如將自ACU輸入的類比訊號變換成數位訊號。具體而言，如在圖5所述般，將自ACU輸入的負荷電壓檢測訊號VOUT1，VOUT2、負荷電流檢測訊號IOUT1，IOUT2、溫度檢測訊號TMP1，TMP2等變換成數位訊號。MPU_CR是例如一邊使用ITIM一邊實行以一定的間隔來進行ADC10的起動那樣的監測器程式，藉此可以一定的間隔來取得對應於各種檢測訊號的數位訊號，或可按照來自外部裝置或各種周邊電路區塊的中斷事件進行ADC10的起動下取得數位訊號等。而且，MPU_CR可按照要求使該數位訊號經由SVID_IFC或PMBUS_IFC等來傳送至外部，或可在監測器程式上判定該數位訊號的值是否正常。並且，依情況，MPU_CR亦可根據該數位訊號的大小來實行自動地進行動作模式的切換(相數的變更或往輕負荷模式的遷移)那樣的程式。另外，如此的各程式上的各判定值是可藉由改寫FMEM上的各種資料值等來任意變更。

ACU_IF是在MCU與ACU之間進行內部訊號的傳送。該內部訊號具體而言是相當於圖5所示的MCU與ACU之間的各內部訊號。在此，於AUC_IF設有在與SVID_IFC之間直接進行通訊的路徑。該路徑是例如圖1、圖2等所說明那樣，經由SVID_IF來從負荷LOD(CPU)取得VID碼，將該VID碼設定於ACU內的數位‧類比變換電路(DAC11)時等使用。PWM_TIM1是作為圖5所示的PWM訊號IMON1，IMON2的生成用使用，生成具有對應於負荷比設定值的負荷比之PWM訊號，輸出至外部端子。此負荷比設定值是例如前述般，可根據使負荷電流檢測訊號IOUT1，IOUT2在ADC10數位變換後的值而定。PWM_TIM2是作為圖5所示的時脈訊號CLK11～CLK18、CLK21的生成用使用，生成具備預定的頻率及相位的時脈訊號，輸出至外部端子。

<<PWM計時器電路的詳細>>

圖7是表示圖6的微型控制器單元MCU的PWM計時器電路的詳細，圖7(a)是表示其概略構成例的電路方塊圖，圖7(b)是表示圖7(a)的動作例的波形圖。圖7(a)所示的PWM計時器電路PWM_TIM(PWM_TIM1，2)是具備：發振電路OSC、計數器電路CUNT、數位比較器電路DCMPs，DCMPr、置位復位閂鎖電路SRLT、切換電路TSWck、寄存器電路REGs，REGr，REGf。OSC是生成預定的頻率的基準時脈訊號CKosc，CUNT是利用CKosc來進行清點(COUNT-UP)動作。此時，CUNT的最大值是依REGf的設定值而定，當CUNT的值到達此最大值時回到零而再度進行清點動作。DCMPs是當CUNT的值到達REGs的設定值時朝SRLT的置位輸入(S)輸出脈衝訊號，DCMPr是當CUNT的值到達REGr的設定值時朝SRLT的復位輸入(R)輸出脈衝訊號。TSWck是在被控制成開啟時，作為時脈訊號CLK傳送SRLT的輸出訊號，在被控制成關閉時，將CLK設定成高阻抗狀態。

若利用如此的構成例，則如圖7(b)所示，可依REGf的設定值來設定CLK的頻率(亦即相當於電源裝置的切換頻率)，可依REGs的值來設定多相動作時的各CLK間的相位差。另外，REGr的值是決定CLK的‘H’脈衝寬。因此，例如經由圖6的處理器核心MPU_CR來以程式設定各寄存器電路REGf，REGs，REGr的值，藉此可容易實現在圖2、圖3等所述那樣在任意的相數的多相動作。在此，此各寄存器電路的設定值是可藉由改寫圖6的不揮發性記憶體FMEM上的各種資料值等來容易變更，藉此，亦可按照負荷LOD的規格來變更切換頻率等。代表性的是CLK的頻率為數百kHz等，CKosc的頻率為數十～數百MHz等。而且，經由圖6的MPU_CR來以程式控制各切換電路TSWck的開啟‧關閉下，相數的切換也可容易進行。此TSWck的開啟‧關閉訊號是對應於圖2的相位設定訊號PH。

圖8及圖9是分別表示利用圖5的電源控制單元來構成之具備與圖1不同的相數之電源裝置，(a)是表示其構成例的方塊圖，(b)是表示(a)的動作例的波形圖。在圖8(a)是具備：被分配於通道1的8個PWM搭載型驅動單元PSIP11～PSIP18、及被分配於通道2的1個PWM搭載型驅動單元PSIP21。在PSIP11，PSIP12～PSIP18是藉由圖5的電源控制單元PCTLIC1來分別供給時脈訊號CLKO11，CLK12～CLK18，在PSIP21是藉由PCTLIC1來供給時脈訊號CLKO21。藉此，如圖8(b)所示，在通道1是依切換週期T1來進行分別具有45度的相位差之最大8相位的多相電源動作，在通道2是依切換週期T2來進行1相位的電源動作。

另一方面，在圖9(a)是具備：被分配於通道1的6個PWM搭載型驅動單元PSIP11～PSIP16、及被分配於通道2的3個PWM搭載型驅動單元PSIP21～PSIP23。在PSIP11，PSIP12～PSIP16是藉由圖5的電源控制單元PCTLIC1來分別供給時脈訊號CLKO11，CLK12～CLK16，在PSIP21，PSIP22，PSIP23是藉由PCTLIC1來分別供給時脈訊號CLKO21，CLK17，CLK18。藉此，如圖9(b)所示，在通道1是依切換週期T1來進行分別具有60度的相位差之最大6相位的多相電源動作，在通道2是依切換週期T2來進行分別具有120度的相位差之最大3相位的多相電源動作。若利用圖6的微型控制器單元MCU及圖7的PWM計時器電路，則如前述般，可任意設定各時脈訊號的切換週期或相位差，因此像圖8或圖9所示那樣各不同形態的電源裝置也可容易對應。

<<類比控制器單元的詳細>>

圖10是表示在圖5的電源控制單元中其類比控制器單元ACU的詳細構成例的方塊圖。圖10的基準電壓生成電路VREFG及偏壓電流生成電路IBSG是從外部端子P18ab接受電源電壓VCC，生成不依存於溫度的基準電壓VREF，且生成複數個的偏壓電流Ibias。此Ibias是被使用於ACU內的各放大器電路等。VREF是經由外部端子P12ab來輸出。圖10的低通濾波器電路部LPFBK是具備圖5所示的複數個低通濾波器電路LPF11，LPF12，LPF21，LPF22。

圖10的時脈控制電路部CKCBK1是具備：過電壓檢測電路部OVPBK1、動作模式切換電路部MSBK1及3值緩衝電路部TSBUF1。MSBK1是與圖2的構成例同樣，除了數位.類比變換電路DAC12、比較器電路CMP11、AND運算電路AD11，AD12、單觸發脈衝生成電路OSPGm1、OR運算電路OR11、及切換電路TSW12以外還具備NOR運算電路NR12。DAC12是利用前述的VREF來動作。

MSBK1是藉由在圖2～圖4所說明的動作，將對應於模式設定訊號SMOD1的時脈訊號CLKO11輸出至外部端子P1a。在此，DAC12的輸入值在圖2是根據VS值設定訊號VSSET1所定，但這是對應於圖5的寄存器設定訊號REG12’，將該訊號的值儲存於寄存器電路REG12，藉此決定從DAC12輸出的設定電壓VS1的大小。另外，此REG12’的值(VS1的大小)當然亦可經由處理器核心MPU_CR來以程式變更。並且，NR12是根據來自相位解碼器電路PHDEC的控制訊號CNT1與來自MCU的斜率控制訊號DCY1的NOR運算結果，控制TSW12的開啟‧關閉。

PHDEC是如圖10所示，根據來自MCU的相位設定訊號PH11～PH13(通道1用)，PH21～PH23(通道2用)來生成控制訊號CNT1，CNT2。例如，藉由MCU來指示通道1上的第1個相位的非活性化(亦即通道1的電源供給動作的全停止)那樣時，CNT1會成為H’位準，TSW12會被控制成關閉。並且，DCY1是在降低通道1上的負荷LOD的電源電壓時被使用。例如若DCY1被控制成‘H’位準，則TSW12會被控制成關閉，其結果，通道1上的電源供給動作會停止，但LDO的動作是進行著，因此LDO的電源電壓(亦即圖1的電容Cld1的電壓)會自然降低。但，若電源電壓的值降低至目標的值，則DCY1會回到‘L’位準，再開始通道1上的電源供給動作。

過電壓檢測電路部OVPBK1是具備：偏移電壓生成電路VOFm1、比較器電路CMP12、AND運算電路AD13、及過電壓訊號閂鎖電路OVPLT1。CMP12是比較：對根據圖2所示的VID碼的輸出電壓設定訊號VR1加算在VOFm1的偏移電壓(例如0.2V等)的值、及將負荷LOD的電源電壓反饋而取得的輸出電壓檢測訊號DFO1的值。藉此，CMP12是只在LOD的電源電壓(DFO1)比設定值(VR1)高預定的電壓(VOFm1)時判定成過電壓，而輸出‘H’位準。AD13是進行來自MCU的控制訊號STLO1與CMP12的輸出訊號的AND運算，OVPLT1是將該AND運算結果閂鎖。

3值緩衝電路部TSBUF1是具備：構成所謂時鐘控制式反相器電路的PMOS電晶體MP10，MP11及NMOS電晶體MN10，MN11、及反相器電路IV10，IV11、以及NOR運算電路NR13。MP10，MP11是從電源電壓VCC往外部端子P5a依序串聯源極‧汲極路徑，MN10，MN11是從接地電源電壓GND往P5a依序串聯源極‧汲極路徑。IV10是將OVPLT1的輸出反轉而控制MP10的閘極，IV11是將模式設定訊號SMOD1反轉而控制MN10的閘極。NR13是依據OVPLT1的輸出及進行SMOD1的NOR運算的結果來控制MP11，MN11的閘極。在P5a是生成圖5所示的模式訊號MODE1。

如此的OVPBK1及TSBUF1是如其次般動作。首先，在控制訊號STLO1為‘H’位準時是過電壓的檢測結果會被反映於模式訊號MODE1。此情況，在CMP12的輸出為‘H’位準時(亦即過電壓被檢測出時)是對MODE1輸出‘H’位準，在未被檢測出過電壓的條件下，模式設定訊號SMOD1為‘L’位準時是對MODE1輸出‘L’位準，在SMOD1為‘H’位準時是對MODE1輸出高阻抗位準。另一方面，在STLO1為‘L’位準時是過電壓的檢測結果不會被反映於MODE1。此情況，在模式設定訊號SMOD1為‘L’位準時是對MODE1輸出‘L’位準，在SMOD1為‘H’位準時是對MODE1輸出高阻抗位準。

通常是在STLO1被設定成‘H’位準的狀態下進行電源供給動作，但例如在所欲暫時性只將模式設定訊號SMOD1的狀態(亦即輕負荷模式或電流連續模式(CCM))通知外部那樣時，STLO1會暫時性被設定於‘L’位準。另外，過電壓的檢測是如在圖5、圖6等所述般，亦可藉由MCU判別負荷電壓檢測訊號VOUT1的值等來進行，但此情況，恐有隨類比‧數位變換等而檢測需要時間之虞。於是，由瞬間檢測出異常來早期謀求各種硬體的保護之觀點，最好如圖10那樣，具備在類比電路的檢測電路。

圖10的反饋電路部FBBK1是具備：數位‧類比變換電路DAC11、放大器電路AMP11～AMP13、錯誤放大器電路EA1、切換電路TSW11[2]～TSW11[n]、NMOS電晶體MN1c、及PMOS電晶體MP1c[0]～MP1c[n]。DAC11是利用基準電壓VREF來動作。有關AMP11，EA1，DAC11的構成及動作是與圖2的情況同樣。但，DAC11的輸入值是在圖2依VID碼VID1而定，這是對應於圖5的寄存器設定訊號REG11’，將該訊號的值儲存於寄存器電路REG11，藉此決定從DAC11輸出的輸出電壓設定訊號VR1的大小。

在該FBBK1中，來自EA1的錯誤放大器訊號EO1是經由外部的濾波器電路(環路濾波器)FLT1來作為輸入錯誤放大器訊號EO_IN1從外部端子P13a輸入，施加於AMP12的(+)輸入節點。在AMP12的(-)輸入節點是從外部端子P14a輸入控制訊號COR1。COR1是具有反映來自外部端子P9a的輸出電壓檢測訊號DFO1的大小之電壓值。具體而言，P14a是在與P9a之間經由外部的電阻R15來連接，更在與接地電源電壓GND之間經由外部的電阻R14來連接，且在與基準電壓VREF之間經由外部的電阻R13來連接。藉此，COR1的電壓值是形成補正DFO1的電壓值後的值。

AMP13是對(+)輸入節點施加AMP12的輸出訊號，在其輸出節點驅動MN1c的閘極，對(-)輸入節點負反饋MN1c的源極電壓。並且，此AMP13的(-)輸入節點是被連接至外部端子P15a，在P15a與GND之間是連接有外部的電阻R12。在此P15a是生成前述輸出電流檢測訊號RLL1。MP1c[0]是在與MP1c[1]～MP1c[n]之間分別構成電流鏡電路，各電晶體大小是形成同一值。「n」的值是1個的通道所取得的最大相數，在圖5的例是形成n=8。MP1c[0]的源極‧汲極間是與MN1c的源極‧汲極間串聯，MP1c[1]～MP1c[n]的源極‧汲極間電流是共通流入外部端子P10a。但，MP1c[2]～MP1c[n]的源極‧汲極間電流是分別在TSW11[2]～TSW11[n]被開啟驅動時流入P10a。

此TSW11[2]～TSW11[n]的開啟‧關閉是根據來自前述相位解碼器電路PHDEC的控制訊號CNT1所控制。具體而言，1相位動作時，TSW11[2]～TSW11[n]是全部被控制成關閉，2相位動作時，僅TSW11[2]被控制成開啟，3相位動作時，TSWI1[2]及TSW11[3]被控制成開啟之狀態，進行相數越增加越使流入P10a的電流以整數倍增加的控制。藉此，進行其次那樣的動作。

首先，前提，對於負荷LOD的輸出電流及輸出電壓，有時被要求使具有以電流越大越縮小電壓的方式反比例控制電流與電壓之特性。如此的特性是被稱為下降(droop)等。在此，於圖10的FBBK1中，錯誤放大器訊號EO1的大小是如前述般因為使用峰值電流控制方式所以與電流值的大小成比例。於是，只要進行EO1越大，輸出電壓檢測訊號DFO1的值越降低那樣的下降控制，便可實現此下降機能。該FBBK1是例如一旦EO1的值增加，則RLL1的電壓值會經由EO_IN1、AMP12及AMP13而增加。此電壓值是在電阻R12被變換成電流，此電流會經由前述的電流鏡電路來反饋至外部端子P10a。由於在P10a與P9a之間是存在電阻R11，因此經由電流鏡電路而被反饋的電流越增加(亦即輸出電流越增加)，在R11的電壓降下越增大，其結果，使DFO1的電壓值降低(亦即使輸出電壓降低)。藉此，可實現下降機能。

另一方面，在此下降是輸出電流與輸出電壓的反比例特性的傾向是被預先規定。在以峰值電流控制方式來進行多相動作時，若將EO1的電壓值設為一定，則在2相位動作時是流動1相位動作時的2倍的電流，在3相位動作時是流動1相位動作時的3倍的電流。在此，若使EO1的電壓值固定化來思索，則在1相位動作時，若按照輸出電流I1來使輸出電壓只降低「反饋電流ΔI1×電阻R11」，則在2相位動作時，輸出電流會成為「I1×2」，因此為了維持反比例特性的傾向，連輸出電壓也需要使只降低「(ΔI1×2)×R11」。如此，為了維持反比例特性的傾向，需要按照相數使來自電流鏡電路的反饋電流以整數倍增加，承擔此的是前述的切換電路TSW11[2]～TSW11[n]。

另外，在該FBBK1中，有關RLL1是具有錯誤放大器訊號EO1的電壓值會與輸出電流成比例的大小，因此根據此經由AMP12及AMP13而取得的RLL1的電壓值也具有與輸出電流成比例的大小。但，在此是經由被輸入COR1的增益1的AMP12來進行補正之後生成RLL1的電壓值。亦即，EO1的電壓值與輸出電流的關係是實際上存在偏移成分，因此使AMP12承擔此偏移成分的除去等。藉此，當輸出電流為零時，RLL1的電壓值也成為零，以後，可取得RLL1的電壓值與輸出電流的大小成比例增加那樣的特性。

此RLL1是如圖5、圖6等所述，在類比‧數位變換電路ADC10變換成數位訊號，藉由處理器核心MPU_CR來辨識。在RLL1是如前述般被加以偏移補正，因此在予以數位變換下，可容易辨識負荷LOD的正確電流資訊。但，數位變換的對象並非一定限於RLL1，亦可為錯誤放大器訊號EO1。亦即，將EO1數位變換後，MPU_CR亦可從該數位訊號藉由數位處理來進行偏移補正等。

在圖10的輸入電壓檢測電路部UVLOBKc是藉由比較器電路CMP14來檢測出ACU的電源電壓VCC為充分的電壓位準。在圖10的輸入電壓檢測電路部UVLOBKp1是詳細如後述，從通道1上的各PSIP，本身的電源電壓VCIN的電壓位準是否充分會經由錯誤放大器訊號EO1(錯誤匯流排EBS)來通知，此通知內容會藉由比較器電路CMP15來判別。在圖10的過電流檢測電路部OCPBK1是詳細如後述，從通道1上的各PSIP，本身是否產生過電流會經由溫度檢測訊號/過電流檢測訊號TMP1/OCP1來通知，此通知內容會藉由比較器電路CMP13來判別。

圖10的時脈控制電路部CKCBK2是相當於前述CKCBK1(通道1用)的通道2用者，具備與CKCBK1同樣的構成，進行同樣的動作。圖10的反饋電路部FBBK2是相當於前述FBBK1(通道1用)的通道2用者，具備與FBBK1同樣的構成，進行同樣的動作。圖10的輸入電壓檢測電路部UVLOBKp2是相當於前述UVLOBKp1(通道1用)的通道2用者，具備與UVLOBKp1同樣的構成，進行同樣的動作。圖10的過電流檢測電路部OCPBK2是相當於前述OCPBK1(通道1用)的通道2用者，具備與OCPBK1同樣的構成，進行同樣的動作。圖10的過電流判定邏輯電路OCPLGC是根據來自OCPBK1及OCPBK2的輸出訊號來判別全體有無過電流。圖10的輸入電壓判定邏輯電路UVLOLGC是根據來自UVLOBKc，UVLOBKp1及UVLOBKp2的輸出訊號、以及致能訊號ENBL來判別全體各單元的電源電壓位準的狀態。圖10的異常判定邏輯電路FDETLGC是根據來自UVLOLGC或OCPLGC的判別結果等來對外部端子P17ab輸出異常檢測訊號FAULT。

<<PWM搭載型驅動單元的詳細>>

圖11是表示在圖1的電源裝置中其PWM搭載型驅動單元PSIP的詳細構成例的方塊圖。圖11所示的PWM搭載型驅動單元PSIP是大致由高側的電晶體(功率電晶體)QH，QH’、低側的電晶體(功率電晶體)QL、及成為該等以外的電路群，控制各電晶體的各種控制電路所構成。QH，QH’，QL是例如為n通道型MOSFET。QH，QH’是被形成於高側用的半導體晶片HSCP內，QL是被形成於低側用的半導體晶片LSCP內，除此以外的各種控制電路是被形成於控制用的半導體晶片CTLCP內。該等的各半導體晶片是如後述般例如搭載於1個的半導體封裝。在QH的源極‧汲極間形成有二極體D1，在QL的源極‧汲極間形成有蕭特基二極體SBD1。藉由此SBD1，特別是在關閉QH後開啟QL為止的空載時間(dead time)的期間，可減少隨QL側的電流路徑之電壓降下。

QH是閘極會藉由驅動器電路DRVh來驅動，汲極會被連接至被供給輸入電源電壓VIN的外部端子P8，源極會被連接至成為切換訊號SW的輸出端子的外部端子P7。QL是閘極會藉由驅動器電路DRVl來驅動，汲極會被連接至P7(SW)，源極會被連接被供給接地電源電壓PGND的外部端子P16。此P16(PGND)是成為QH，QL專用的端子，以不對其他的各種控制電路等給予切換雜訊(Switching Noise)的方式，與各種控制電路等的接地電源電壓SGND分離設置。並且，QH’是閘極會藉由DRVh來驅動，汲極會被連接至P8(VIN)，源極會被連接至電晶體(PMOS電晶體)Q1的源極。QH’是形成可在HSCP內構成QH及電流鏡電路，例如具備QH的1/18500的大小。

QH的源極(SW)及QH’的源極是分別被連接至放大器電路AMP40的2個輸入節點。然後，藉由AMP40的輸出節點來驅動電晶體Q1的閘極。QH’是用以檢測出流至QH的電流Idh之元件。在QH’是當QH’與QH的源極電壓相等時，藉由前述的電流鏡構成來流動Idh/18500的電流。於是，為了使此QH’與QH的源極電壓相等，高精度檢測出QH的電流，而設有AMP40及Q1。並且，在Q1的源極是連接有偏壓電流源IB2。此IB2是設成在QH的電流IL幾乎為零時也可將QH與QH’的源極電壓控制成相等。

藉由電晶體QH’來檢測出的電流是經由電晶體Q1來輸入至消隱電路(blanking circuit)BK。BK是以QH及QL的切換期間作為遮蔽期間(例如數十ns)，除了此期間，將根據QH’的電流檢測訊號CS供給至外部端子P38。在P38(CS)連接電流‧電壓變換用的外部電阻Rcs，藉此CS會被變換成電壓。另外，在P38(CS)連接用以謀求安定化的偏壓電流源IB1。

驅動器電路DRVh是根據來自控制邏輯電路LGC的控制來驅動QH，QH’，驅動器電路DRVl是根據從LGC經由AND運算電路AD41的控制來驅動電晶體QL。從外部端子P4供給的電源電壓VCIN(例如5V等)是被供給至輸入電壓檢測電路UVLOC及基準電壓生成電路VREFGp。VREFGp是生成預定的基準電壓，供給至UVLOC及基準電流生成電路IREFG。IREFG是利用此基準電壓及被連接至外部端子P2的外部電阻Rir來生成基準電流IREF。另外，IREFG是在睡眠訊號SLP為活性狀態時停止電流生成動作。UVLOC是檢測出VCIN為預定電壓(例如4V等)以上，在該情況使輸入電壓檢測訊號UVLO活性化。在P4(VCIN)連接電壓安定化用的電容器C41。

在外部端子P6生成昇壓電壓BOOT，此會作為驅動器電路DRVh的電源電壓供給。P6(BOOT)是在與外部端子P4(VCIN)之間經由可控制電流方向及遮斷電流路徑的電源切換PSW來連接，且在與外部端子P7(SW)之間經由昇壓用外部電容器Cb及外部電阻Rb來連接。當電晶體QH關閉時，在此Cb是VCIN會經由PSW及P6(BOOT)來施加。然後，在QH形成開啟時，藉由此Cb來將被傳達至SW的VIN昇壓而供給至DRVh。藉此，DRVh可產生QH的臨界值以上的電壓。

控制邏輯電路LGC是接受睡眠訊號SLP、輸入電壓檢測訊號UVLO、PWM訊號(脈衝寬調變訊號PWM)、過電壓檢測訊號OVP、過電流檢測訊號OCP、電流連續模式訊號CCM、及模式設定訊號SMOD來進行動作。SLP是由3值資訊檢測電路TSDET1所生成，UVLO是由輸入電壓檢測電路UVLOC所生成。PWM訊號(PWM)是由PWM控制電路PWM_CTL所生成，OCP是由比較器電路CMP40所生成。CCM、OVP及SMOD是由3值資訊檢測電路TSDET2所生成。CMP40是將外部端子P38(CS)的電壓與比較電壓VC1作比較，依其比較結果，當CS的電壓為過剩時(亦即在電晶體QH流動過剩的電流時)，使OCP活性化。

LGC是在UVLO被活性化，SLP、OVP及OCP皆被非活性化時，使用PWM訊號(PWM)來控制驅動器電路DRVh，DRVl。另一方面，在UVLO被非活性化時，或者SLP或OCP被活性化時，將QH，QL一起控制成關閉，在OVP被活性化時，將QH控制成關閉，將QL控制成開啟。在此，UVLO為活性狀態時是意指VCIN為充分的電壓位準，SLP為活性狀態時是意指從外部(電源控制單元PCTLIC1)發行睡眠命令(往省電力模式的移行命令)。並且，OCP為活性狀態時是意指在QH流動過剩的電流，OVP為活性狀態時是意指在輸出電源節點VO生成過剩的電壓。

在外部端子P40是被輸入時脈訊號CLK。CLK是如在圖2所述般被輸入至3值資訊檢測電路TSDET1，TSDET1會進行睡眠訊號SLP的活性化‧非活性化的控制、及內部時脈訊號CLKi的生成。並且，在外部端子P1(MODE)是被輸入來自在圖10所述的ACU的模式訊號MODE(MODE1，MODE2)。在MODE是如在圖10所述般含有電流連續模式(CCM)、或輕負荷模式(SMOD)、或過電壓狀態(OVP)的資訊作為3值。此MODE是被輸入至3值資訊檢測電路TSDET2，藉由TSDET2來進行此3值的切開。

PWM控制電路PWM_CTL是具備：電阻R1，R2、比較器電路CMPp、正反器電路FFp、及切換電路TSW40，TSW41。R1是被插入至外部端子P39與CMPp的一方的(-)輸入節點之間，R2是被插入至CMPp的一方的(-)輸入節點與GND之間。R1，R2是將使自P39輸入的錯誤放大器訊號EO分壓的電壓施加於CMPp的一方的(-)輸入節點。在CMPp的(+)輸入節點是被施加在自P38取得的電流檢測訊號CS附加偏移電壓(在此是0.1V)的訊號。在CMPp的另一方的(-)輸入節點是被施加藉由軟啟動(Soft Start)控制電路SSBK來控制的軟啟動控制訊號SS。

並且，TSW40是被插入R1與CMPp的一方的(-)輸入節點之間，在睡眠訊號SLP為活性狀態時(亦即被發行往省電力模式的移行命令時)是被驅動成關閉。此情況，CMPp的一方的(-)輸入節點是成為GND位準。另外，CMPp是在SLP為活性狀態時，停止比較動作。TSW41是被插入至P39與GND之間，在UVLO為非活性狀態時(亦即VCIN的電壓位準為不充分時)被驅動成開啟。在P39是如圖2等所示般連接錯誤匯流排EBS，但通常此EBS的最低電壓位準是隨圖2的ACU的錯誤放大器電路EA1的特性而成為比0V若干高的電壓位準。因此，隨TSW41的開啟，EBS的電壓位準被固定於GND位準時，在被連接至該EBS的任一PSIP中產生UVLO的非活性狀態。在圖10所說明的輸入電壓檢測電路部UVLOBKp1(UVLOBKp2)是藉由此方式來檢測出PSIP的UVLO的狀態。正反器電路FFp是按照CMPp的輸出來進行置位動作，按照CLKi來進行復位動作。然後，來自FFp的反轉輸出訊號(/Q)會作為PWM訊號(PWM)來輸出至控制邏輯電路LGC。

軟啟動控制電路SSBK是具備：比較器電路CMP42、切換電路TSW42、偏壓電流源IB3、及OR運算電路OR40。TSW42是被連接於生成軟啟動控制訊號SS的外部端子P3與GND之間。IB3是對P3供給偏壓電流。CMP42是在P3的電壓位準超過比較電壓VC2時將軟啟動判別訊號SS_L驅動成活性狀態。OR40是將UVLO，SLP，OCP，OVP作為輸入來進行OR運算，依照其運算結果來控制TSW42的開啟‧關閉。另外，在P3連接外部電容C40。

SS是UVLO，SLP，OCP，OVP的任一個為活性狀態時經由TSW42來固定於GND位準，但全部成為非活性狀態時(亦即恢復成正常的動作模式時)是成為電壓會藉由IB3及C40而慢慢地上昇的訊號。例如，在多相動作的過程，一部分的相位會藉SLP而停止，然後恢復時，在此恢復的時間點，來自P39的錯誤放大器訊號EO的電壓會有變高的情形。此情況，QH的開啟負荷會形成最大，因此為了防止如此的事態，藉由使用SSBK的軟啟動來進行慢慢擴大QH的開啟負荷那樣的恢復動作。另外，SS_L的活性狀態是意指經由軟啟動來正常地進行恢復動作。

溫度檢測電路TMP_DET是具備：放大器電路AMP41、比較器電路CMP41、二極體D2、切換電路TSW43、偏壓電流源IB4、及溫度檢測用的二極體群D3g。在D3g是藉由IB4來供給偏壓電流。AMP41的(+)輸入節點是被連接至D3g的陽極，AMP41的(-)輸入節點是被連接至D2的陽極及外部端子P36，AMP41的輸出節點是被連接至D2的陰極。在外部端子P36是產生溫度檢測訊號/過電流檢測訊號(TMP/OCP)。

在此，因為二極體(D3g)具有負的溫度特性，所以溫度越上昇，AMP41的(+)輸入節點的電壓越降低，隨AMP41的負反饋構成，P36的電壓也降低。在此，P36雖未圖示，但實際是與同一通道上的其他PSIP的P36匯流排連接。因此，隨二極體D2，該匯流排的電壓是成為各PSIP內的TMP_DET所生成的最低電壓(亦即檢測出最高溫的PSIP內的TMP_DET所生成的電壓)。但，該電壓是在D2的順方向電壓以內的範圍不降低。TSW43是被連接至P36與GND之間，在過電流檢測訊號OCP被活性化時控制成開啟。因此，在被連接至P36的匯流排的電壓成為GND位準時，意指在該匯流排上的任一PSIP中產生過電流。

在外部端子P36所生成的TMP/OCP是如圖5所示般經由低通濾波器電路來傳送至MCU，由此也被傳送至ACU。圖5及圖6所示的MCU是依據該匯流排的電壓值(TMP的電壓值)來辨識該匯流排上的各PSIP的最高溫度，圖10所示的ACU的過電流檢測電路部OCPBK(OCPBK1，OCPBK2)是藉由判別該匯流排的GND位準來檢測出OCP。並且，CMP41是在P36的電壓比預定的比較電壓VC3更大時將溫度判別訊號TMP_L驅動成活性狀態。TMP_L的活性狀態是意指在該匯流排上的PSIP中未產生過度的溫度上昇。另外，AMP41是在睡眠訊號SLP被活性化時停止動作。

並且，在圖11中，逆電流檢測電路RIDET是在模式設定訊號SMOD為活性狀態(亦即輕負荷模式)時動作有效。此情況，RIDET是例如在檢測出從P7(SW)側往P16(PGND)側的電流時，輸出逆流檢測訊號RI。並且，AND運算電路AD40是以前述的溫度判別訊號TMP_L及軟啟動判別訊號SS_L作為輸入來進行AND運算。AD40的輸出是被輸入至AND運算電路AD41的2輸入的一方。AD41的2輸入的另一方是如前述般被連接至LGC，藉由AD41的輸出來控制DRVl。

<<PWM搭載型驅動單元的封裝構成>>

圖12是表示圖11的PWM搭載型驅動單元PSIP的模式性的外形例的平面圖。圖12所示的PSIP是例如具有40個的外部端子，在內部具備3個的晶片座(die pad)。在第1晶片座是搭載前述高側的半導體晶片HSCP，在第2晶片座是搭載前述低側的半導體晶片LSCP，在第3晶片座是搭載形成有前述各種控制電路的半導體晶片CTLCP。並且，40個的外部端子是由前述CLK用(1個)、EO用(1個)、CS用(1個)、SGND用(2個)、TMP/OCP用(1個)、SW用(9個)、PGND用(13個)、VIN用(7個)、BOOT用(1個)、VCIN用(1個)、SS用(1個)、IREF用(1個)、MODE用(1個)所構成。

HSCP及LSCP在此是由以背面作為汲極的縱構造的MOSFET所構成。因此HSCP用的第1晶片座是被連接至VIN，LSCP用的第2晶片座是被連接至SW。並且，CTLCP用的第3晶片座是被連接至SGND。另外，晶片大小是LSCP要比HSCP更大2倍程度，這是因為例如將12V的VIN變換成1.0V的輸出電源電壓那樣時，開啟QL的時間要比開啟QH的時間更長10倍程度。亦即，為了藉由擴大LSCP的面積，降下開啟電阻，提高電源裝置的電力變換效率。

圖12的PSIP是例如形成QFN(Quad Flat Non-leaded package)型的面安裝型的半導體封裝(密封體)。在圖12雖省略，但實際在HSCP的表面存在源極電極(SW用)或閘極電極(DRVh用)，該等會在與外部端子、第2晶片座(SW用)及CTLCP(具有DRVh的輸出電極)之間經由接合線(Bonding Wire)或金屬板等來適當連接。同樣，在LSCP的表面存在源極電極(PGND用)或閘極電極(DRVl用)，該等會在與外部端子及CTLCP(具有DRVl的輸出電極)之間經由接合線或金屬板等來適當連接。而且，在CTLCP的表面存在各種控制訊號用的電極，該等會在與外部端子之間經由接合線等來適當連接。然後，在半導體封裝的表面，以能夠覆蓋此接合線等的各種連接配線及各半導體晶片的方式，例如設置環氧系的樹脂等。另一方面，在半導體封裝的背面，第1～第3晶片座會從半導體封裝(樹脂等)露出，在將該半導體封裝安裝於PCB上時，形成可將第1～第3晶片座就那樣作為電極使用的形態。

在如此將複數的半導體晶片匯集(封裝)於1個半導體封裝下，除了可實現電源裝置的小型化以外，還因為配線寄生電感可縮小，所以亦可實現高頻化、高效率化。並且，在使第1～第3晶片座的背面從半導體封裝的背面作為電極露出下，可謀求電極的低電阻化(亦即電力變換效率的提升)或放熱性的提升。

<<PWM搭載型驅動單元的裝置構造>>

圖13是表示在圖11及圖12中形成有高側的電晶體的半導體晶片HSCP的裝置構造例的剖面圖。在此是以高側的電晶體(功率電晶體)QH，QH’作為例子，低側的電晶體QL也是成為同樣的構造。電晶體QH，QH’是形成於具有由n+型的單結晶矽等所構成的基板本體21a及由n-型的矽單結晶所構成的磊晶層21b之半導體基板21的主面。在此磊晶層21b的主面形成有例如由氧化矽等所構成的場絕緣膜(元件分離領域)22。

在被此場絕緣膜22及其下層的p型阱PWL1所包圍的活性領域中形成有構成QH，QH’的複數個單位電晶體元件。QH是藉由該等複數個單位電晶體元件並聯來形成。另一方面，QH’是例如藉由將此並聯的單位電晶體元件的個數設為QH的1/18500等來形成。各單位電晶體元件是例如以溝槽閘極構造的n通道型的MOS電晶體所形成。基板本體21a及磊晶層21b是具有作為前述單位電晶體元件的汲極領域的機能。在半導體基板21的背面形成有汲極電極用的背面電極BE。此背面電極BE是例如從半導體基板21的背面依序層疊形成鈦(Ti)層、鎳(Ni)層及金(Au)層。在圖12所示的PSIP中，此背面電極BE是經由接着層來接合於第1晶片座而電性連接。

並且，在磊晶層21b中所形成的p型的半導體領域23是具有作為前述單位電晶體元件的通道形成領域的機能。而且，在其p型的半導體領域23的上部所形成的n+型的半導體領域24是具有作為單位電晶體元件的源極領域的機能。並且，在半導體基板21形成有從其主面延伸於半導體基板21的厚度方向的溝25。溝25是從n+型的半導體領域24的上面貫通n+型的半導體領域24及p型的半導體領域23，在其下層的磊晶層21b中形成終端。在此溝25的底面及側面形成有例如由氧化矽所構成的閘極絕緣膜26。

在溝25內是隔著閘極絕緣膜26來埋入閘極電極27。閘極電極27是例如由被添加n型雜質的多結晶矽膜所構成。閘極電極27是具有作為前述單位電晶體元件的閘極電極的機能。並且，在場絕緣膜22上的一部分也形成有由與閘極電極27同一層的導電性膜所構成的閘極拉出用的配線部27a，閘極電極27與閘極拉出用的配線部27a是被一體形成而彼此電性連接。另外，在圖13的剖面圖所被顯示的領域中，閘極電極27與閘極拉出用的配線部27a是被一體連接。閘極拉出用的配線部27a是經由予以覆蓋的絕緣膜28中所形成的接觸孔29a來與閘極配線30G電性連接。

另一方面，源極配線30S是經由被形成於絕緣膜28的接觸孔29b來與源極用的n+型的半導體領域24電性連接。並且，源極配線30S是在p型的半導體領域23的上部被電性連接至n+型的半導體領域24的鄰接間所形成的p+型的半導體領域31，經此來與通道形成用的p型的半導體領域23電性連接。閘極配線30G及源極配線30S是以能夠在形成有接觸孔29a，29b的絕緣膜28上填埋接觸孔29a，29b的方式形成金屬膜(例如鋁膜)，藉由將此金屬膜圖案化來形成。

閘極配線30G及源極配線30S是藉由聚醯亞胺樹脂等所構成的保護膜(絕緣膜)32來覆蓋。此保護膜32是半導體晶片HSCP的最上層的膜(絕緣膜)。在保護膜32的一部分是形成有其下層的閘極配線30G或源極配線30S的一部分會被露出那樣的開口部33，由此開口部33露出的閘極配線30G部分為前述的閘極電極，由開口部33露出的源極配線30S部分為前述的源極電極。如此，源極電極是在最上層藉由保護膜32來分離，但經由源極配線30S來彼此電性連接。

在閘極電極及源極電極的表面(亦即在開口部33的底部露出的閘極配線30G部分及源極配線30S部分上)是以電鍍法等來形成金屬層34。金屬層34是藉由形成於閘極配線30G或源極配線30S上的金屬層34a及形成於其上的金屬層34b的積層膜所形成。下層的金屬層34a是例如由鎳(Ni)所構成，主要具有抑制或防止底層的閘極配線30G或源極配線30S的鋁的氧化之機能。並且，其上層的金屬層34b是例如由金(Au)所構成，主要具有抑制或防止底層的金屬層34a的鎳的氧化之機能。

如此的高側的電晶體QH，QH’的單位電晶體元件的動作電流是在汲極用的磊晶層21b與源極用的n+型的半導體領域24之間沿著閘極電極27的側面(亦即溝25的側面)流動於基板21的厚度方向。亦即，通道會沿著半導體晶片HSCP的厚度方向來形成。如此，半導體晶片HSCP是形成具有溝槽型閘極構造的縱型的MOSFET(功率MOSFET)之半導體晶片。在此，所謂縱型的MOSFET是對應於源極‧汲極間的電流會流動於半導體基板(基板21)的厚度方向(與半導體基板的主面大略垂直的方向)的MOSFET。

以上，藉由使用本實施形態1的電源裝置，代表性的，可實現電源裝置的小型化。並且，可藉由電源控制單元PCTLIC1的程式來使電源裝置的規格具有靈活性。另外，在此雖是在1個的半導體封裝內搭載1個(1相位分)的PWM搭載型驅動單元PSIP，但亦可依情況在1個的半導體封裝內搭載2個(2相位分)的PSIP。並且，圖5等的電源控制單元是在1個的半導體晶片上具備2系統(2通道)的控制機構，但亦可予以設為1系統(1通道)，或3系統(3通道)以上。例如在1個的負荷LOD需要3通道時，最好在1個的半導體晶片上具備3系統(3通道)的控制機構，藉此削減零件數，謀求PCB上的安裝面積的低減(亦即電源裝置的小型化)。並且，在PCB上儘可能在負荷LOD的附近安裝電源控制單元，例如亦可將1個電源控制單元的各通道分配於各不同的負荷LOD。

(實施形態2)

在本實施形態2是說明有關與前述實施形態1不同，僅以微型控制器單元MCU及記憶體單元MEMU來構成電源控制單元的電源裝置。

<<電源裝置B的全體概略構成>>

圖14是表示在本發明的實施形態2的電源裝置中其概略構成例的方塊圖。在此是著眼於圖14的電源裝置與圖1的電源裝置的相異點來進行說明。第1相異點是圖14的電源控制單元PCTLIC2僅以微型控制器單元MCU及記憶體單元MEMU所構成的點。第2相異點是通道1上的第1相位的PWM搭載型驅動單元PSIPM11與第2～4相位的PWM搭載型驅動單元PSIP12～PSIP14是內部構成例不同，通道2上的第1相位的PWM搭載型驅動單元PSIPM21亦具備與PSIPM11同樣的內部構成例。

第3相異點是從PCTLIC2往PSIPM11供給來自MCU的時脈訊號CLK11，從PCTLIC2往PSIPM21供給來自MCU的時脈訊號CLK21的點。第4相異點是隨著第1及第2相異點，PSIPM11會接受輸出電源節點VO1的反饋而生成錯誤放大器訊號EO1，並供給至PSIP12～PSIP14，又，PSIPM21會接受輸出電源節點VO2的反饋而動作的點。第5相異點是隨著第4相異點，從PCTLIC2往PSIPM11傳送VID碼(VID1)，從PCTLIC2往PSIPM21傳送VID碼(VID2)的點。

<<電源裝置B的主要部的構成>>

圖15是表示在圖14的電源裝置中與其電源生成動作關聯的主要部分的構成例的電路方塊圖。在圖15是抽出圖14的PSIPM11及PSIP12來顯示。在圖15中，PSIP12的內部電路構成是與前述圖2的PSIP12的內部電路構成(與PSIP11同樣)同樣。PSIPM11是與圖2的PSIP11同樣，具備電晶體QH[1]，QL[1]、驅動器電路DRVh[1]，DRV1[1]、控制邏輯電路LGC[1]、PWM控制電路PWM_CTL[1]、活性電流檢測電路ACS[1]、逆電流檢測電路RIDET[1]、及3值資訊檢測電路TSDET1[1]。PSIPM11是除了該等以外更具備時脈控制電路部CKCBKM1及反饋電路部FBBKM1的點會與圖2的PSIP11不同。

CKCBKM1是具備：比較器電路CMP11、AND運算電路AD11，AD12、單觸發脈衝生成電路OSPGm1、OR運算電路OR11，形成由圖2的ACU內所含的時脈控制電路部CKCBKP1來消除切換電路TSW12及數位‧類比變換電路DAC12那樣的構成。AD11是在2輸入的一方輸入來自3值資訊檢測電路TSDET1[1]的時脈訊號CLKi[1]，在2輸入的另一方經由外部端子來輸入模式設定訊號SMOD1的反轉訊號。CMP11是在(-)輸入節點經由外部端子來輸入設定電壓VS1，在(+)輸入節點輸入藉由後述的FBBKM1所生成的錯誤放大器訊號EO1。AD12是在2輸入的一方輸入SMOD1，在2輸入的另一方輸入CMP11的輸出訊號。CKCBKM1是接受如此的輸入來進行與圖2的CKCBKP1同樣的動作，SMOD1為‘L’位準時，將CLKi[1]供給至PWM_CTL[1]，SMOD1為‘H’位準時，生成前述的輕負荷模式時的時脈訊號，供給至PWM_CTL[1]。另外，移至睡眠模式時，從外部端子輸入高阻抗狀態的時脈訊號CLK11，TSDET1[1]會檢測出此高阻抗狀態而生成睡眠訊號SLP[1]。

FBBKM1是具備：放大器電路AMP11、錯誤放大器電路EA1、數位‧類比變換電路DAC11、串列‧並列變換電路SPC，形成在圖2的ACU內所含的反饋電路部FBBKP1追加SPC那樣的構成。AMP11是從外部端子接受正極側輸出電壓檢測訊號VSENp1及負極側輸出電壓檢測訊號VSENn1。SPC是從外部端子以串列訊號接受VID碼(VID1)，予以變換成並列訊號而輸出至DAC11。FBBKM1是接受如此的輸入而進行與圖2的FBBKP1同樣的動作，從EA1生成錯誤放大器訊號EO1。此EO1是被輸出至PWM_CTL[1]或前述的CMP11，且經由外部端子來輸出，此會經由PSIP12的外部端子來輸入至PSIP12的PWM控制電路PWM_CTL[2]。

如以上，若利用本實施形態2的電源裝置，則與實施形態1的情況同樣，能以程式自由設定時脈訊號的切換頻率或相位差，因此可使電源裝置的規格具有靈活性。又，由於可減少電源控制單元與PWM搭載型驅動單元間的配線數量，因此電源裝置的小型化也可實現。而且，可使用一般的個人電腦作為電源控制單元PCTLIC2，因此可依情況實現成本的降低等。但，本實施形態2的電源裝置與本實施形態1的電源裝置作比較，因為電源控制單元難辨識負荷LOD的電壓資訊或電流資訊，所以例如該資訊往外部的通知或相數的自動切換等的高機能化難謀求。基於此觀點，實施形態1的電源裝置較理想。

以上，根據實施形態來具體說明由本發明者所研發的發明，但本發明並非限於前述實施形態，亦可在不脫離其要旨的範圍實施各種的變更。

21．．．半導體基板

22．．．場絕緣膜

23，24，31．．．半導體領域

25．．．溝

26．．．閘極絕緣膜

27．．．閘極電極

28．．．絕緣膜

29．．．接觸孔

30G．．．閘極配線

30S．．．源極配線

32．．．保護膜

33．．．開口部

34．．．金屬層

9．．．電鍍層

ACS．．．活性電流檢測電路

ACU．．．類比控制器單元

ACU_IF．．．ACU介面電路

AD．．．AND運算電路

ADC．．．類比‧數位變換電路

AMP．．．放大器電路

BK．．．消隱電路

C．．．電容

CKCBK，CKCBKP，CKCBKM．．．時脈控制電路部

CMP．．．比較器電路

CSIO．．．同期串列介面電路

CUNT．．．計數器電路

D．．．二極體

DAC．．．數位‧類比變換電路

DBGCTL．．．調試控制器部

DCMP．．．數位比較器電路

DRV．．．驅動器電路

EA．．．錯誤放大器電路

EBS．．．錯誤匯流排

F_BUS．．．前匯流排

F_BUS_IF．．．前匯流排介面部

FBBK，FBBKP，FBBKM．．．反饋電路部

FDETLGC．．．異常判定邏輯電路

FF．．．正反器電路

FLT．．．濾波器電路

FMEM．．．不揮發性記憶體

FMEM_CTL．．．快閃記憶體控制電路

FMEM_IF．．．快閃介面部

GPIO．．．泛用輸出入介面電路

HSCP，LSCP，CTLCP．．．半導體晶片

IB．．．偏壓電流源

IBSG．．．偏壓電流生成電路

ICUINT．．．中斷控制器部

IREFG．．．基準電流生成電路

ITIM．．．間歇計時器電路

IV．．．反相器電路

KRNL．．．核心部

L．．．電感器

LGC．．．控制邏輯電路

LOD．．．負荷

LPF．．．低通濾波器電路

LPFBK．．．低通濾波器電路部

MBS．．．模式設定匯流排

MCU．．．微型控制器單元

MEMIF．．．記憶體介面電路

MEMU．．．記憶體單元

MN．．．NMOS電晶體

MP．．．PMOS電晶體

MPU_CR．．．微處理器核心

MSBK．．．動作模式切換電路部

NR．．．NOR運算電路

OCPBK．．．過電流檢測電路部

OCPLGC．．．過電流判定邏輯電路

OR．．．OR運算電路

OSC．．．發振電路

OSPG．．．單觸發脈衝生成電路

OVPBK．．．過電壓檢測電路部

OVPLT．．．OVP閂鎖電路

P．．．外部端子

PCTLIC．．．電源控制單元

PERI_BUS_IF．．．周邊匯流排用介面電路

PHDEC．．．相位解碼器電路

PMBUS_IFC．．．PMBUS介面電路

PSIP，PSIPM．．．PWM搭載型驅動單元

PSW．．．電源切換

PWM_CTL．．．PWM控制電路

PWM_TIM．．．PWM計時器電路

Q．．．電晶體

QH，QH’，QL．．．功率電晶體

R．．．電阻

RAM．．．揮發性記憶體

RAM_IF‧‧‧RAM介面部

REG‧‧‧寄存器電路

RERI_BUS‧‧‧周邊匯流排

RIDET‧‧‧逆電流檢測電路

SBD‧‧‧蕭特基二極體

SRLT‧‧‧置位復位閂鎖電路

SSBK‧‧‧軟啟動控制電路

SVID_IF，PMBUS_IF‧‧‧串列介面

SVID_IFC‧‧‧SVID介面電路

TMP_DET‧‧‧溫度檢測電路

TSBUF‧‧‧3值緩衝電路部

TSDET‧‧‧3值資訊檢測電路

TSW‧‧‧切換電路

UART‧‧‧非同期串列介面電路

UVLOBK‧‧‧輸入電壓檢測電路部

UVLOC‧‧‧輸入電壓檢測電路

UVLOLGC‧‧‧輸入電壓判定邏輯電路

VO‧‧‧輸出電源節點

VOF‧‧‧偏移電壓源

VREFG‧‧‧基準電壓生成電路

WDT‧‧‧監視計時器電路

圖1是表示在本發明的實施形態1的電源裝置中其概略構成例的方塊圖。

圖2是表示在圖1的電源裝置中與其電源生成動作關聯的主要部的構成例的電路方塊圖。

圖3是表示在圖2的電源裝置中，模式設定訊號為‘L’位準時的動作例的波形圖，(a)是表示3相位動作時，(b)是表示2相位動作時，(c)是表示1相位動作時。

圖4是表示在圖2的電源裝置中，1相位動作且模式設定訊號為‘H’位準時的動作例的波形圖。

圖5是表示圖1的電源裝置的電源控制單元的全體構成例的概略圖。

圖6是表示在圖5的電源控制單元中其微型控制器單元周圍的詳細的構成例的方塊圖。

圖7是表示圖6的微型控制器單元的PWM計時器電路的詳細，(a)是表示其概略構成例的電路方塊圖，(b)是表示(a)的動作例的波形圖。

圖8是表示利用圖5的電源控制單元來構成之具備與圖1不同的相數之電源裝置，(a)是表示其構成例，(b)是表示(a)的動作例的波形圖。

圖9是表示利用圖5的電源控制單元來構成之具備與圖1不同的相數之電源裝置，(a)是表示其構成例的方塊圖，(b)是表示(a)的動作例的波形圖。

圖10是表示在圖5的電源控制單元中其類比控制器單元的詳細的構成例的方塊圖。

圖11是表示在圖1的電源裝置中其PWM搭載型驅動單元的詳細的構成例的方塊圖。

圖12是表示圖11的PWM搭載型驅動單元的模式性的外形例的平面圖。

圖13是表示在圖11及圖12中形成有高側的電晶體的半導體晶片的裝置構造例的剖面圖。

圖14是表示在本發明的實施形態2的電源裝置中其概略構成例的方塊圖。

圖15是表示在圖14的電源裝置中與其電源生成動作關聯的主要部的構成例的電路方塊圖。

圖16是表示作為本發明的前提來檢討的電源裝置，(a)是表示其構成例的概略圖，(b)是表示(a)的驅動單元的內部構成例的概略圖。

SVID_IF，PMBUS_IF．．．串列介面

PSIP11～PSIP14，PSIP21．．．PWM搭載型驅動單元

L11～L14，L21．．．電感器

Cld1，Cld2．．．電容

PCTLIC1．．．電源控制單元

MCU．．．微型控制器單元(數位控制器單元)

ACU．．．類比控制器單元

MEMU．．．記憶體單元

VCC．．．電源電壓

CLK12～CLK14，CLKO11、CLKO21．．．時脈訊號

VO1、VO2．．．電源節點

SDA．．．資料訊號

SCL．．．時脈訊號

EO1，EO2．．．錯誤放大器訊號

VIN．．．輸入電源電壓

ENBL．．．致能訊號

CK．．．時脈訊號

ALT．．．提醒訊號

VDIO．．．資料訊號

GND．．．接地電源電壓

LOD．．．負荷

Claims

一種電源裝置，係具備：控制裝置，其係包括類比電路單元、數位電路單元、及記憶體電路單元；第1~第N(N≧2)電感器，其係一端被共通連接，對外部負荷供給第1電源；第1~第N驅動單元，其係分別驅動前述第1~第N電感器；及第1匯流排，在前述記憶體電路單元係保存有程式，前述數位電路單元係具備：處理器核心，其係實行前述程式；及時脈生成電路，其係生成第1~第N時脈訊號，且將前述第1~第N時脈訊號分別輸出至前述第1~第N驅動單元，前述類比電路單元係具備：比較被供給至前述外部負荷的前述第1電源的電源電壓與預先被設定的第1目標電源電壓，將藉由放大其差分而生成的第1錯誤放大器訊號輸出至前述第1匯流排之第1錯誤放大器電路，前述第1驅動單元係藉由使用前述第1時脈訊號的相位及來自前述第1匯流排的前述第1錯誤放大器訊號之峰值電流控制方式生成第1脈衝寬調變訊號，根據前述第1脈衝寬調變訊號來驅動前述第1電感器，前述第N驅動單元係藉由使用前述第N時脈訊號的相位及來自前述第1匯流排的前述第1錯誤放大器訊號之峰值電流控制方式生成第N脈衝寬調變訊號，根據前述第N脈衝寬調變訊號來驅動前述第N電感器，前述控制裝置係以一個半導體晶片及半導體封裝所構成，前述處理器核心係根據前述程式來設定前述時脈生成電路的前述第1~第N時脈訊號的各個頻率及相位，前述處理器核心係根據前述程式來將前述時脈生成電路的前述第1~第N時脈訊號的任一個設定成高阻抗狀態，前述第1驅動單元更具備檢測出前述第1時脈訊號是否為高阻抗狀態的第1檢測電路，在前述第1檢測電路輸出檢測訊號時停止前述第1電感器的驅動動作，前述第N驅動單元更具備檢測出前述第N時脈訊號是否為高阻抗狀態的第N檢測電路，在前述第N檢測電路輸出檢測訊號時停止前述第N電感器的驅動動作。
如申請專利範圍第1項之電源裝置，其中，前述記憶體電路單元係具備保存前述程式的快閃記憶體，前述程式係可改寫。
如申請專利範圍第1項之電源裝置，其中，前述第1~第N驅動單元係分別以不同的半導體封裝所構成。
如申請專利範圍第1項之電源裝置，其中，前述數位電路單元更具備在與前述外部負荷之間進行串列通訊的第1串列介面電路，前述類比電路單元更具備數位‧類比變換電路，前述第1串列介面電路係從前述外部負荷取得第1數位電源資訊，前述數位‧類比變換電路係藉由類比變換前述第1數位電源資訊來生成前述第1目標電源電壓。
如申請專利範圍第4項之電源裝置，其中，前述數位電路單元更具備在與任意的外部裝置之間進行串列通訊的第2串列介面電路。
如申請專利範圍第1項之電源裝置，其中，前述電源裝置更具備：對前述外部負荷供給第2電源的第M(M=N+1)電感器、及驅動前述第M電感器的第M驅動單元，前述時脈生成電路更生成第M時脈訊號，且將前述第M時脈訊號輸出至前述第M驅動單元，前述類比電路單元更具備：比較被供給至前述外部負荷的前述第2電源的電源電壓與預先被設定的第2目標電源電壓，藉由放大其差分而生成第2錯誤放大器訊號的第2錯誤放大器電路，前述第M驅動單元係藉由使用前述第M時脈訊號的相位及前述第2錯誤放大器訊號之峰值電流控制方式來生成第M脈衝寬調變訊號，根據前述第M脈衝寬調變訊號來驅動前述第M電感器，前述處理器核心更根據前述程式來設定前述時脈生成電路的前述第M時脈訊號的頻率及相位。
如申請專利範圍第1項之電源裝置，其中，前述數位電路單元更具備類比‧數位變換電路，前述類比‧數位變換電路係將前述第1電源的電源電壓變換成數位訊號。
如申請專利範圍第7項之電源裝置，其中，前述類比‧數位變換電路更將前述第1錯誤放大器訊號或予以補正下生成的訊號變換成數位訊號。
如申請專利範圍第1項之電源裝置，其中，前述電源裝置更具備第2匯流排，前述第1驅動單元更具備：溫度檢測用的第1檢測二極體、及反映前述第1檢測二極體的順方向電壓的電壓會被輸入至陰極，陽極會被連接至前述第2匯流排，保持前述第2匯流排的最小值之第1二極體，前述第N驅動單元更具備：溫度檢測用的第N檢測二極體、及反映前述第N檢測二極體的順方向電壓的電壓會被輸入至陰極，陽極會被連接至前述第2匯流排，保持前述第2匯流排的最小值之第N二極體，前述數位電路單元更具備類比‧數位變換電路，前述類比‧數位變換電路係將前述第2匯流排的電壓變換成數位訊號。
一種電源裝置，係具備：控制裝置，其係包括數位電路單元、及記憶體電路單元；第1~第N(N≧2)電感器，其係一端被共通連接，對外部負荷供給第1電源；第1驅動單元，其係驅動前述第1電感器；第2~第N驅動單元，其係分別驅動前述第2~第N電感器；及第1匯流排，在前述記憶體電路單元係保存有程式，前述數位電路單元係具備：處理器核心，其係實行前述程式；及時脈生成電路，其係生成第1~第N時脈訊號，且將前述第1~第N時脈訊號分別輸出至前述第1~第N驅動單元，前述第1驅動單元係包括：比較被供給至前述外部負荷的前述第1電源的電源電壓與預先被設定的第1目標電源電壓，將藉由放大其差分而生成的第1錯誤放大器訊號輸出至前述第1匯流排之第1錯誤放大器電路，藉由使用前述第1時脈訊號的相位及前述第1錯誤放大器訊號之峰值電流控制方式來生成第1脈衝寬調變訊號，根據前述第1脈衝寬調變訊號來驅動前述第1電感器，前述第N驅動單元係藉由使用前述第N時脈訊號的相位及來自前述第1匯流排的前述第1錯誤放大器訊號之峰值電流控制方式生成第N脈衝寬調變訊號，根據前述第N脈衝寬調變訊號來驅動前述第N電感器，前述控制裝置係以一個半導體晶片及半導體封裝所構成，前述處理器核心係根據前述程式來設定前述時脈生成電路的前述第1~第N時脈訊號的各個頻率及相位，前述控制裝置更具備在與前述外部負荷之間進行串列通訊的第1串列介面電路，前述第1驅動單元更具備數位‧類比變換電路，前述第1串列介面電路係從前述外部負荷取得第1數位電源資訊，前述控制裝置係將前述第1 數位電源資訊輸出至前述第1驅動單元，前述第1驅動單元的前述數位‧類比變換電路係藉由類比變換前述第1數位電源資訊來生成前述第1目標電源電壓。
如申請專利範圍第10項之電源裝置，其中，前述記憶體電路單元係具備保存前述程式的快閃記憶體，前述程式係可改寫。
如申請專利範圍第10項之電源裝置，其中，前述第1~第N驅動單元係分別以不同的半導體封裝所構成。