TWI527092B - 用於製造半導體裝置的多層構造及方法 - Google Patents

用於製造半導體裝置的多層構造及方法 Download PDF

Info

Publication number
TWI527092B
TWI527092B TW101105343A TW101105343A TWI527092B TW I527092 B TWI527092 B TW I527092B TW 101105343 A TW101105343 A TW 101105343A TW 101105343 A TW101105343 A TW 101105343A TW I527092 B TWI527092 B TW I527092B
Authority
TW
Taiwan
Prior art keywords
layer
thinned
oxide layer
oxide
germanium
Prior art date
Application number
TW101105343A
Other languages
English (en)
Other versions
TW201246303A (en
Inventor
比希 耶 阮
克勞斯 馬哲
理察 費蘭特
Original Assignee
Soitec公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec公司 filed Critical Soitec公司
Publication of TW201246303A publication Critical patent/TW201246303A/zh
Application granted granted Critical
Publication of TWI527092B publication Critical patent/TWI527092B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

用於製造半導體裝置的多層構造及方法
本發明關於一種製造中介半導體元件之方法，此中介半導體元件包含複數個不同歷度之半導體及氧化物層。
絕緣層覆矽(silicon-on insulator,SOI)半導體元件在現在及未來之半導體製造(如互補金屬氧化半導體complementary metal oxide semiconductor,CMOS)中逐漸受到重視。在SOI結構中埋入之SiO2(BOX)層之形成方式通常以將氧離子佈植至矽晶圓之表面下方，接著進行一退火程序，其通常以1300℃至1400℃為退火溫度。在一些應用中需要圖案化之BOX結構。一般來說，可在離子佈植時使用對應之圖案化佈植遮罩以得到圖案化之BOX結構。
然而，此方法不僅在遮罩邊緣區會產生相對高密度之瑕疵，為了得到兩種或更多不同之BOX厚度，更需進行第二次或更多次之佈植以及一第二或更多之佈植遮罩，如此會嚴重地增加整體製程之步驟。離子佈植所產生之不同厚度之BOX層間的未對準亦為影響基於SOI結構之最終半導體元件之效能的一天問題。
因此，即使具備現代之工程技術，此領域依然需要可以形成包含不同厚度之複數之Si及(或)BOX層之方法，且需能可靠地調整這些層之厚度。
本發明為解決上述之問題，提供一種方法，其包含以下步驟：提供一絕緣層覆矽(SOI)堆疊，其包含一基材層、基材層上之一第一氧化物層，以及第一氧化物層上之一矽層(BOX層)；形成SOI堆曡之至少一第一區，其中矽層之一部分被熱氧化以將矽層薄化；以及形成SOI堆曡之至少一第二區，其中第一氧化物層(BOX層)被以退火薄化。
如此，本發明之SOI堆疊可提供具有不同厚度之矽層及氧化物層(BOX層)。適當地控制熱氧化及退火可輕易地控制厚度。特別是在SOI堆疊中可形成具有3個(或3個以上)不同厚度之區域的矽層及(或)包括具有3個(或3個以上)不同厚度之第一氧化物層。
第一及第二區可至少彼此重疊。如此，SOI堆疊之一特定部分可同時包含薄化矽層及薄化BOX層。
相對薄或厚之BOX層及矽層之不同組合可用於不同之電子元件。如此，以上述方法製得之SOI堆疊可包含薄化之矽層以及薄化之BOX層且適用於全空乏SOI(FDSOI)元件。此種FDSOI元件可包含(例如)BOX層下之摻雜背板，其可以靜態後閘極(static backgate)或動態後閘極(dynamic backgate)之型態實施。此種FDSOI元件可(特別是)用於DRAM之核心元件，如感測放大器、字元線驅動器(WL driver)及解碼器，或用於嵌入式DRAM、閃存元件、SRAM、嵌入式SRAM、MRAM、FeRAM、ReRAM、浮體單元(floating body cell,FBC)、場效可程式化閘極陣列(field-programmable gate array，FPGA)、系統單晶片(system on chip,SoC)以及所有其他臨界電壓之穩定性相當重要，且使用後閘極較佳之邏輯應用，特別是低功率行動應用。
另一方面，浮體記憶體或非揮發性記憶體元件以形成於包含薄化BOX層及非薄化之相對厚矽層之SOI堆疊的一部分上較佳，其可以包含在低電壓下之一相對薄之穿隧介電質，以及浮動閘之較厚矽層。
具有較厚BOX及矽層之SOI堆疊較適用於具有高電壓及(或)高功率效能之長通道SOI元件，如線驅動器、具超過1.5V之高供應電壓之I/O元件等。在高(功率)效能邏輯元件中，較厚之BOX層可減少與後閘極之耦合電容。
在這些應用中，本發明之製程方法展現出先前技術所沒有之優點，如可在相同之晶片的SOI堆疊上有較大之空間可形成元件。
例如，閃存記憶體元件可形成於SOI堆疊之一部分上，其包含薄化BOX層，其中FBC可形成於同一SOI堆疊上，並位於BOX層未被薄化之區域中。
依另一實施例，FBC可形成於SOI堆疊之薄化BOX層上，並在BOX層下具有後閘極，特別是植入在BOX層下之後電極，其可被薄化至數nm之厚度。
熱氧化製程可在含氧大氣中進行，特別是包含O2/H2或O2/H2/HCl或O2/HCL，而以N2或Ar或He稀釋或不以其稀釋之大氣，且溫度為800℃至1050℃之環境。退化可以高溫退火製程執行，特別是在900℃至1250℃，包含Ar及(或)N2之退火環境，藉此可使第一氧化物層在第一薄化層下之部分溶解，以得到第一薄化氧化矽層。
退火及熱氧化之步驟在同一製程腔室中進行，藉此可避免晶圓在不同之工具傳送及提供。在此情況下，退火及熱氧化之步驟在單一連續製程步驟中進行，其中製程腔室中之大氣組成及溫度依退火及氧化條件而調整。如此，SOI結構上之中介半導體同時包含不同厚度之BOX層，以及不同厚度之主動矽層以達到系統單晶片之需求。依實際使用之反應氣體之不同，退火程序可能在同一製程腔室，在熱氧化步驟前進行為佳，特別是在使用鈍氣進行退火時。如此，可將對退火後之SOI堆疊造成的污染與在不同製程腔室中進行相較之下，相當大幅地減少。
依本發明一實施例之方法包含以下步驟在矽層上形成一第二氧化物層並在第二氧化物層上形成第一遮罩層；將第二氧化物層以及第一遮罩層圖案化以暴露矽層之第一部分；以及將暴露之矽層熱氧化以在先前暴露出之矽層及第一薄化矽層上形成(二)氧化矽層。
應注意，為使其明確，此處對起始層之特定部分，及對起始層之特定部分薄化而產生之部分視為不同之層。
上述方法中之步驟可重複。如此，此方法亦可包含在以熱氧化形成之矽氧化物層之一部分上形成(沉積遮罩層並將其圖案化)第二遮罩層，並將位於氧化矽層未被第二遮罩層覆蓋之部分下之第一薄化矽層熱氧化之步驟，以藉此形成另一氧化矽層以及第二薄化矽層。
另外，可將由(第一)熱氧化形成之矽氧化物層移除，且可在第一薄化矽層因此暴露出之一部分上形成第二遮罩層，並將第一薄化層為被第二遮罩層覆蓋之部分熱氧化以形成第二薄化矽層。
依本發明上述實施例，可得到其以矽層做為BOX層上之主動層之結構，並可控制熱氧化以微調矽層之厚度。亦可將不同之技術之製程模組共整合。
可在單一晶片上界定出用於形成各別半導體元件之多重元件區(例如FTE)，其中不同元件區包含不同厚度之主動矽層。接著可在熱氧化及移除氧化物之製程後形成淺溝隔離(shallow trench isolation,STI)將其彼此隔離，以避免STI區之氧化物移除(所謂的凹陷)而造成之高漏電流或良率之損失。如此，上述之方法可更包含後續在第一元件區與第二元件區間形成淺溝隔離之步驟，其中第一元件區包含矽層先前未被圖案化第二氧化物層及第一遮罩層暴露之部分，而第二元件區包含第一薄化矽層。
在形成兩個薄化矽層的狀況中，在由熱氧化形成之氧化矽層之一部分上形成第二遮罩層，並熱氧化第一薄化矽層在氧化矽層下方未被第二遮罩層覆蓋之部分以藉此形成另一氧化矽層以及第二薄化矽層之步驟，可接著選擇性地在一第一元件區與一第二元件區間形成一第一淺溝隔離，並在第二元件區及一第三元件區之間形成一第二淺溝隔離之步驟，其中第一元件區包含矽層先前未被圖案化第二氧化物層及第一遮罩層暴露之部分，第二元件區包含第一薄化矽層，而第三元件區包含第二薄化矽層。在調整矽層及BOX層之厚度以達到電路之需求後，僅可形成一STI以分隔所有之元件。為容易整合或簡化其拓樸，可選用一或多個STI。STI可避免因不同之元件區間之過渡區產生之壓力而造成的損壞所引發之劣化。
在本發明之方法中，不僅可調整BOX層上之矽層的厚度，更可改變BOX層之厚度。
上述之方法更可包含由第一薄化矽層移除氧化矽層，並對產生之結構進行一退火程序，特別是在溫度900℃至1250℃，包含有Ar及(或)N2之退火環境中進行，藉此將第一薄化矽層下之第一氧化物層部分溶解，以得到一第一薄化氧化矽層。
在依上述實施例形成兩個薄化矽層的狀況中，在由熱氧化形成之氧化矽層之一部分上形成第二遮罩層，並熱氧化第一薄化矽層在氧化矽層下方未被第二遮罩層覆蓋之部分以藉此形成另一氧化矽層以及第二薄化矽層之步驟，可接著由第二薄化氧化矽層移除其他氧化矽層，並對產生之結構進行一退火程序之步驟，特別是在溫度為900℃至1250℃，包含有Ar及(或)N2之退火環境，藉此將第二薄化矽層下之第一氧化物層部分溶解，以得到一第二薄化氧化矽層。
薄化BOX層之高溫退火步驟及後續薄化矽層之氧化步驟可在相同之製程周期及工具中進行。
如此，SOI結構上之中介半導體同時包含不同厚度之BOX層，以及不同厚度之主動矽層以達到系統單晶片之需求。
本發明之一範例方法更可包含以下步驟：提供一SOI層，其包含一基材層、基材層上之一第一氧化矽層(BOX層)以及第一氧化物層上之一矽層；在矽層上形成一第二氧化物層或氮化矽及氧化物組合之膜，並在第二氧化物層上形成一遮罩層；將第二氧化物層及遮罩層圖案化以暴露出矽層之一第一部分；以及對產生之結構進行一退火程序，特別是在溫度900℃至1250℃，包含有Ar及(或)N2及(或)He之退火環境中進行，藉此將第一氧化矽層在矽層暴露出之第一部分下之部分溶解，以得到一第一薄化氧化矽層(薄化BOX層)。
可以拋光或其他方式將暴露出之矽層之第一部分之氧化物完全清除。藉由對未被圖案化第二氧化物層及遮罩層部分或局部覆蓋之部分進行退火程序，第一氧化物層可溶解，而氧可由擴散至結構外以藉此將部分之氧化矽層轉化為矽。適當地控制高溫退火製程可輕易地微調薄化氧化物層之厚度。
特別是，此方法更可包含以下步驟：在矽層暴露出之第一部分上形成一第三氧化物層或氮化矽及氧化物組合之膜以及另一遮罩層；將第三氧化物層或氧化物/氮化矽層與其他遮罩層圖案化以暴露出矽層之一第二部分；以及對產生之結構進行一退火程序，藉此將第一薄化氧化矽層在矽層暴露出之第二部分下之部分溶解，以得到一第二薄化氧化矽層。
本發明一實施例之方法更包含後續移除圖案化第二氧化物層以及遮罩層之步驟，並接著在矽層上形成另一氧化物層以及一氮化層，並在一第一元件區與一第二元件區間形成一淺溝隔離之步驟，其中第一元件區包含矽層先前被圖案化第二氧化物層及遮罩層覆蓋之部分，而第二元件區包含矽層先層暴露出之部分，且包含第一薄化氧化矽層。如前所述，提供STI可避免因不同之元件區間之過渡區產生之壓力而造成的損壞。
形成具有不同厚度之不同BOX層之SOI結構的範例方法中，更包含對矽層之暴露出第一部分進行熱氧化，特別是在一含氧大氣中，特別是包含O2/H2或O2/H2/HCl或O2/HCL，而以N2或Ar或He稀釋或不以其稀釋，且溫度為800℃至1100℃之環境，以藉此得到一薄化矽層。
高溫退火及熱氧化之步驟可在同一製程腔室中進行以簡化並加速整體製程。遮罩與熱氧化及遮罩與退火之程序可重複以藉此形成同時包含不同厚度之多重矽層及不同厚度之多重BOX層之SOI結構。
所有上述範例中之遮罩層可為氮化物層，特別是氮化矽層
後文將參照圖式描述本發明之其他特徵及優點。此敘述將參照所附圖式，其繪示本發明之較佳實施例。應了解這些實施例並不代表本發明之完整範疇。
在後文中將參照第1a至1f圖以及第2a至2e圖以描述依本發明之一SOI結構上之半導體元件之範例製造方法。第1a至1f圖為將SOI堆疊薄化，而第2a至2e圖繪示將BOX層薄化。然而，應了解依本發明，薄化矽層及BOX層之程序皆可用於SOI堆疊之其他區域。特別是，包含薄化矽層之區域及包含薄化BOX層之區域，其可彼此重疊或不彼此重疊。
如第1a圖所述，SOI結構包含基層矽基材層1、氧化物層(BOX層)2以及矽層3，其在最終之半導體元件中形成主動層。亦可以矽鍺或矽碳基材取代矽基材1。氧化物層2可以已知之氧離子佈植技術形成。此外，BOX層2下方之基層矽基材層1可為依最後之應用以p+或n+摻雜。在繪示之範例中會形成三個不同之元件區，元件區A、元件區B以及元件區C。
薄氧化物層4與氮化矽遮罩層5沉積或成長於SOI結構上，也就是在矽層3上。接著，將微影製程光阻遮罩(圖未示)形成於氮化矽遮罩層5上並圖案化。薄氧化物層4以及氮化矽遮罩層5未被圖案化光阻遮罩覆蓋之部分被蝕刻以達成第1b圖中所示之結構。接著，對繪示於第1b圖中之結構在含有O2之環境中進行熱氧化。例如，熱氧化可在溫度為800℃至1100℃之環境，特別是包含O2/H2或O2/H2/HCl或O2/HCL，而以N2或Ar或He稀釋或不以其稀釋之大氣中進行。矽層3暴露出之部分之上部在氧化程序中被氧化。如此，矽層3被部分薄化而產生第一薄化矽層6，並部分轉化為第一氧化矽層7。第二元件區(元件區B)鄰接於第一元件區(元件區A)，其包含起始厚度之矽層3，且其包含第一薄化矽層6以及第一氧化矽層7。應注意，為求清楚，起始層3之薄化部分6以及未薄化部分所指為二不同層。
氧化起始矽層3以將其薄化之程序可重複。如第1d圖中所示，依所繪示之特定範例，氮化矽層在第一氧化矽層7及鄰接之氮化矽遮罩層5上形成，藉此產生組合氮化矽遮罩層8。組合氮化矽遮罩層8在進一步之熱氧化程序中保護元件區A及元件區B不受氧化影響。在無遮罩元件區C中進一步之熱氧化程序可薄化第一薄化矽層6暴露出之部分，使其產生第二薄化矽層9，其形成於第二氧化矽層10下方，而第二氧化矽層10於上述進一步熱氧化中形成。
如此，適當地遮罩並氧化，可在同一晶片上輕易地形成含有不同厚度之矽層的不同元件區以達到所需應用之規格。然而，在元件區A、B及C間之過渡區(在第1c及1d圖中以半橢圓形表示)中可能產生壓力及(或)張力。這些應變材料區可能導致損壞，並使最終之半導體元件劣化。因此，可在過渡區(如20至100nm之寬度)形成淺溝隔離(shallow trench isolation,STI)，如第1e圖中所示。在蝕刻各別之溝後，可以(例如)化學氣相沉積(chemical vapor deposition,CVD)在溝中沉積氧化物11。STI依其所分隔之矽層3、6、9中較厚之層的厚度進行平面化。STI之深度及寬度可視不同之元件區A、B、C之摻雜沉度調整，以防止不同摻雜矽區間之滲漏。此可同時用於BOX層2下之基層基材層1以及矽層3、6、9。應注意不同元件區之摻雜可能不同。STI之深度例如可於約200nm至約500nm之範圍中選取。
STI在上述熱氧化後形成為佳，如此可避免熱氧化對SOI氧化物11可能產生之損傷。在此之後，SOI電晶體形成於元件區A、B、C中，如第1f圖中所示。在繪示之範例中，每個電晶體包含閘電極12、閘氧化物13以及側壁間隙物14，其可協助形成源極/汲極延伸區。電晶體可為不同導電性類型，包含電晶體之通道區之矽層3、6、9可以不同導電性之摻雜物摻雜或不經摻雜。另外，可在矽層3、6、9中鄰接側壁間隙物14處(例如在依此形成之源極/汲極區中)形成金屬合金以增強電晶體之效能。可以(主動)矽層3、6、9之不同厚度來以金屬合金微調通道區中產生之壓力或張力。
本發明另一範例參照第2a至2e圖描述如下。如同參照第1b圖的描述，SOI結構包含基層基材層10、包含氧化矽之BOX層20及矽層30，而矽層30具有圖案化薄氧化物層40以及形成於其上之氮化矽遮罩層50，其做為進一步製程之起始點。矽層30暴露出之表示可經處理(例如以拋光處理)以移除任何之氧化物成分。接著，對第2a圖中之結構進行高溫退火程序，其在溫度900℃至1250℃，包含有Ar或N2或He之退火環境中進行以使氧化矽BOX層20部分溶解。BOX層20中之氧被溶解，而向外擴散之溶解氧會產生薄化BOX層60，其被矽層70覆蓋，如第2b圖中所繪示(應注意其所造成之矽層30與矽層70間之高度差)。
在第2c及2d圖中繪示之此範例中，遮罩氧化物及氮化物層40及50被移除，說在矽層30及70上形成另一氧化物層80及另一氮化物層90以形成SOI，並以此界定包含矽層30及BOX層20之第一元件區與包含矽層70及BOX層60之第二元件區。可選擇性地在氮化物層90上形成抗反射遮罩層(ARC層)以協助進行微影蝕刻製程。
第2e圖繪示後續製程階段中之中介半導體元件。第2d圖中之結構之主動區及STI區可以光阻用微影蝕刻來界定。遮罩氧化物層80及氮化物層90被蝕刻(若有ARC層亦將其蝕刻)，光阻被移除而STI之溝以蝕刻形成。接著，溝以氧化物100填充。在將氧化物以化學機械拋光平面化後，剩餘之遮罩氧化物層80及氮化物層90由被STI分隔之主動區中被移除。矽層30及70可做為第2e圖中繪示之SOI結構上所形成之場效應電晶體(field-effect transistor,FET)之主動層。
在上述範例中具有退火程序以得到薄化之BOX層60，遮罩上矽層之某些部分並退火以將上矽層暴露出之部分所覆蓋之BOX層薄化之步驟可如上述重複。例如，在上述範例中可部分在矽層70上形成額外氧化物層及額外氮化物層，而可對產生之結構進行高溫退火。此第二高溫退火會使薄化BOX層60未被額外氧化物及氮化物層覆蓋之部分進一步被薄化。如此，可產生具有3種不同厚度BOX層之3個不同元件區。應注意依本發明之範例製成之具有不同厚度之BOX層完美地對準。
如前述，參照第1a至1f圖所描述之範例方法與參照第2a至2e圖所描述之範例方法可結合，以製作同時具有不同厚度之BOX層與不同厚度之主勪層之半導體元件。特別是薄化矽層(見第1a至1f圖)及薄化BOX層(見第2a至2e圖)之製程以在同一製程腔室中以熱氧化及退火所需之不同製程參數(反應氣體之化學成分、溫度、壓力等)進行為佳。上述兩製程皆可在同一製程腔室中以單一連續製程進行。
例如由第1c圖中所繪示之結構開始，其包含元件區A及元件區B，元件區A包含矽層3而元件區B包含厚度較矽層3小之矽層6。在完全移除先前由熱氧化形成之氧化物層7後，可進行高溫退火以薄化薄化矽層6下之BOX層2，如參照第2b圖之說明中所述。相似地，可在完全移除氧化物層10後對第1d圖中所繪示之結構進行高溫退火，以得到元件區C中之BOX層，其相對於元件區A及B中之BOX層2進行薄化。
除此之外，製程程序可包含薄化BOX層之主要步驟，並接著執行薄化主動層之熱氧化之主要步驟，如下參照第3圖所述。
起始點為包含被矽層30覆蓋BOX層20之結構、薄氧化物層40以及氮化矽遮罩層50，以及相對於BOX層20薄化並被矽層70覆蓋之BOX層60，如第2b圖所示。現在矽層70可在(例如)800℃、包含O2/H2或O2/H2/HCl或O2/HCL，而以N2或Ar或He稀釋或不以其稀釋之大氣中，相對於矽層30被以熱氧化薄化，在熱氧化後，薄化層70'被氧化矽層覆蓋，而氧化矽層被蝕刻及(或)拋光移除。相似地，移除氧化層40及氮化層50以得到中介半導體元件，其可用以形成電晶體(如第1f圖所述)或其他CMOS元件。
應注意STI以在薄化程序後形成於第3圖中所示之結構中為佳，也就是說，在完成熱氧化及退火之後。相似地，第1e及2e圖中所繪示之STI可在熱氧化及退火皆完成後形成。
所有前述討論之實施例並不欲用以限制，而僅做為範例以演示本發明之特徵及優點。應了解上述部分或全部之特徵亦可以其他方式組合。
A、B、C．．．元件區
STI．．．淺溝隔離
1．．．基層矽基材層
2．．．氧化物層(BOX層)
3．．．矽層
4．．．薄氧化物層
5．．．氮化矽遮罩層
6．．．第一薄化矽層
7．．．第一氧化矽層
8．．．組合氮化矽遮罩層
9．．．第二薄化矽層
10．．．第二氧化矽層
11．．．氧化物
12．．．閘電極
13．．．閘氧化物
14．．．側壁間隙物
10．．．基層基材層
20．．．BOX層
30．．．矽層
40．．．圖案化薄氧化物層
50．．．氮化矽遮罩層
60．．．薄化BOX層
70．．．矽層
80．．．遮罩氧化物層
90．．．遮罩氮化物層
100．．．氧化物
第1a-1f圖繪示本發明一範例方法，其用以製造SOI結構上之半導體元件，此SOI結構包含不同厚度之主動Si層。
第2a-2e圖繪示本發明另一範例方法，其中SOI結構上之中介半導體元件包含不同厚度之BOX層。
第3圖繪示本發明另一範例，其中熱氧化接在高溫退火後執行以得到包含不同厚度之BOX層與主動層之元件區。
1．．．基層矽基材層
2．．．氧化物層(BOX層)
3．．．矽層
6．．．第一薄化矽層
9．．．第二薄化矽層
10．．．第二氧化矽層
11．．．氧化物
12．．．閘電極
13．．．閘氧化物
14．．．側壁間隙物

Claims (17)

  1. 一種於半導體裝置製造多層構造的方法，其包含以下步驟：提供一絕緣層覆矽(SOI)堆疊，其包含一基材層、該基材層上之一第一氧化物層，以及該第一氧化物層上之一矽層(BOX層)；形成SOI堆曡之至少一第一區，其中該矽層之一部分被熱氧化以將矽層薄化；以及形成SOI堆曡之至少一第二區，其中該第一氧化物層(BOX層)被以退火薄化。
  2. 如申請專利範圍第1項之方法，其中該退火及熱氧化之步驟在同一製程腔室中進行。
  3. 如申請專利範圍第2項之方法，其中該退火及熱氧化之步驟在單一連續製程步驟中進行，其中該製程腔室中之大氣組成及溫度依退火及氧化條件而調整。
  4. 如申請專利範圍第1項之方法，其中該至少一第一區以及該至少一第二區至少部分彼此重疊。
  5. 如申請專利範圍第1項之方法，其更包含在進行該退火及(或)氧化之步驟後在SOI堆疊中形成至少一淺溝隔離(shallow trench isolation)以界定一第一元件區及一 第二元件區。
  6. 如申請專利範圍第1項之方法，其更包含以下步驟：在該矽層上形成一第二氧化物層並在該第二氧化物層上形成一第一遮罩層；將該第二氧化物層以及該第一遮罩層圖案化以暴露該矽層之一第一部分；以及將暴露之該矽層熱氧化以在先前暴露出之該矽層及一第一薄化矽層上形成一氧化矽層。
  7. 如申請專利範圍第6項之方法，其更包含在該氧化矽層之一部分上形成一第二遮罩層，並熱氧化該第一薄化矽層在該氧化矽層之該部分下未被該第二遮罩層覆蓋之部分，藉此形成另一氧化矽層以及一第二薄化矽層。
  8. 如申請專利範圍第6項之方法，其更包含後續在一第一元件區與一第二元件區間形成一淺溝隔離之步驟，其中該第一元件區包含該矽層先前未被該圖案化第二氧化物層及該第一遮罩層暴露之部分，而該第二元件區包含該第一薄化矽層。
  9. 如申請專利範圍第7項之方法，其更包含後續在一第一元件區與一第二元件區間形成一第一淺溝隔離，並在 該第二元件區與一第三元件區之間形成一第二淺溝隔離之步驟，其中該第一元件區包含該矽層先前未被該圖案化第二氧化物層及第一遮罩層暴露之部分，該第二元件區包含該第一薄化矽層，而該第三元件區包含該第二薄化矽層。
  10. 如申請專利範圍第6項之方法，更包含由該第一薄化矽層移除該氧化矽層，並對產生之結構進行一退火程序，特別是在包含有Ar及(或)N2之退火環境中進行，藉此將該第一薄化矽層下之該第一氧化物層部分溶解，以得到一第一薄化氧化矽層。
  11. 如申請專利範圍第7項之該方法，其更包含由該第二薄化氧化矽層移除其他氧化矽層，並對產生之結構進行一退火程序，特別是在包含有Ar及(或)N2之退火環境，藉此將該第二薄化矽層下之該第一氧化物層部分溶解，以得到一第二薄化氧化矽層。
  12. 如前述申請專利範圍第1至6項中任一項之方法，更包含：在該矽層上形成一第二氧化物層，並在該第二氧化物層上形成一遮罩層；將該第二氧化物層及該遮罩層圖案化以暴露出該矽層之一第一部分；以及對產生之結構進行一退火程序，藉此將該第一氧化物 層在該矽層暴露出之該第一部分下之部分溶解，以得到一第一薄化氧化矽層。
  13. 如申請專利範圍第12項之方法，更包含在該矽層之暴露出之該第一部分上形成一第三氧化物層以及另一遮罩層；將該第三氧化物層與該另一遮罩層圖案化以暴露出該矽層之一第二部分；以及對產生之結構進行一退火程序，藉此將該第一薄化氧化矽層在該矽層暴露出之該第二部分下之部分溶解，以得到一第二薄化氧化矽層。
  14. 如申請專利範圍第12項之方法，更包含後續移除該圖案化第二氧化物層以及該遮罩層之步驟，並接著在該矽層上形成另一氧化物層以及一氮化層，並在一第一元件區與一第二元件區間形成一淺溝隔離之步驟，其中該第一元件區包含矽層先前被圖案化第二氧化物層及遮罩層覆蓋之部分，而該第二元件區包含該矽層先層暴露出之部分，且包含該第一薄化氧化矽層。
  15. 如申請專利範圍第12項之方法，更包含對該矽層之暴露出該第一部分進行熱氧化，特別是在一含氧大氣中，特別是包含O2/H2或O2/H2/HCl或O2/HCL，而以N2或Ar或He稀釋或不以其稀釋，且溫度為800℃至1100℃ 之環境，以藉此得到一薄化矽層。
  16. 如申請專利範圍第13項之方法，更包含對該矽層之暴露出該第一部分進行熱氧化，特別是在一含氧大氣中，特別是包含O2/H2或O2/H2/HCl或O2/HCL，而以N2或Ar或He稀釋或不以其稀釋，且溫度為800℃至1100℃之環境，以藉此得到一薄化矽層。
  17. 申請專利範圍第14項之方法，更包含對該矽層之暴露出該第一部分進行熱氧化，特別是在一含氧大氣中，特別是包含O2/H2或O2/H2/HCl或O2/HCL，而以N2或Ar或He稀釋或不以其稀釋，且溫度為800℃至1100℃之環境，以藉此得到一薄化矽層。
TW101105343A 2011-03-11 2012-02-17 用於製造半導體裝置的多層構造及方法 TWI527092B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP11290124A EP2500933A1 (en) 2011-03-11 2011-03-11 Multi-layer structures and process for fabricating semiconductor devices

Publications (2)

Publication Number Publication Date
TW201246303A TW201246303A (en) 2012-11-16
TWI527092B true TWI527092B (zh) 2016-03-21

Family

ID=43983667

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101105343A TWI527092B (zh) 2011-03-11 2012-02-17 用於製造半導體裝置的多層構造及方法

Country Status (6)

Country Link
US (1) US8652887B2 (zh)
EP (1) EP2500933A1 (zh)
KR (1) KR101333281B1 (zh)
CN (1) CN102683170B (zh)
SG (1) SG184638A1 (zh)
TW (1) TWI527092B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2972564B1 (fr) * 2011-03-08 2016-11-04 S O I Tec Silicon On Insulator Tech Procédé de traitement d'une structure de type semi-conducteur sur isolant
FR2987710B1 (fr) 2012-03-05 2017-04-28 Soitec Silicon On Insulator Architecture de table de correspondance
FR2988535B1 (fr) 2012-03-23 2014-03-07 Soitec Silicon On Insulator Circuit de pompage de charge a transistors munis de portes doubles en phase, et procédé de fonctionnement dudit circuit.
US8963228B2 (en) * 2013-04-18 2015-02-24 International Business Machines Corporation Non-volatile memory device integrated with CMOS SOI FET on a single chip
NL2013411B1 (en) 2014-09-04 2016-09-27 Univ Delft Tech Multi electron beam inspection apparatus.
US9786755B2 (en) 2015-03-18 2017-10-10 Stmicroelectronics (Crolles 2) Sas Process for producing, from an SOI and in particular an FDSOI type substrate, transistors having gate oxides of different thicknesses, and corresponding integrated circuit
FR3034254A1 (fr) * 2015-03-27 2016-09-30 St Microelectronics Sa Procede de realisation d'un substrat de type soi, en particulier fdsoi, adapte a des transistors ayant des dielectriques de grilles d'epaisseurs differentes, substrat et circuit integre correspondants
US10529738B2 (en) * 2016-04-28 2020-01-07 Globalfoundries Singapore Pte. Ltd. Integrated circuits with selectively strained device regions and methods for fabricating same
KR20180088187A (ko) 2017-01-26 2018-08-03 삼성전자주식회사 저항 구조체를 갖는 반도체 소자
US11348944B2 (en) * 2020-04-17 2022-05-31 Taiwan Semiconductor Manufacturing Company Limited Semiconductor wafer with devices having different top layer thicknesses
US11398403B2 (en) 2020-05-28 2022-07-26 Taiwan Semiconductor Manufacturing Company Limited Multiple thickness semiconductor-on-insulator field effect transistors and methods of forming the same
CN114664657A (zh) * 2021-10-29 2022-06-24 中国科学院上海微系统与信息技术研究所 一种晶圆表面处理方法
CN114334792A (zh) * 2021-10-29 2022-04-12 上海新昇半导体科技有限公司 Soi结构的半导体硅晶圆及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575041A (ja) * 1991-09-10 1993-03-26 Sony Corp Ｃｍｏｓ半導体装置
US5463238A (en) * 1992-02-25 1995-10-31 Seiko Instruments Inc. CMOS structure with parasitic channel prevention
JP2838938B2 (ja) * 1992-02-29 1998-12-16 日本電気株式会社 半導体集積回路装置の製造方法
JP3265569B2 (ja) * 1998-04-15 2002-03-11 日本電気株式会社 半導体装置及びその製造方法
US6300218B1 (en) * 2000-05-08 2001-10-09 International Business Machines Corporation Method for patterning a buried oxide thickness for a separation by implanted oxygen (simox) process
US6664146B1 (en) 2001-06-01 2003-12-16 Advanced Micro Devices, Inc. Integration of fully depleted and partially depleted field effect transistors formed in SOI technology
DE10219107B4 (de) * 2002-04-29 2011-03-31 Globalfoundries Inc. SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben und Verfahren zur Herstellung eines Ohmschen Kontaktes auf einem Substrat
US7002214B1 (en) * 2004-07-30 2006-02-21 International Business Machines Corporation Ultra-thin body super-steep retrograde well (SSRW) FET devices
JP4631347B2 (ja) * 2004-08-06 2011-02-16 株式会社Ｓｕｍｃｏ 部分ｓｏｉ基板およびその製造方法
US7271043B2 (en) * 2005-01-18 2007-09-18 International Business Machines Corporation Method for manufacturing strained silicon directly-on-insulator substrate with hybrid crystalline orientation and different stress levels
US20070196988A1 (en) * 2006-02-23 2007-08-23 Shroff Mehul D Poly pre-doping anneals for improved gate profiles
FR2907966B1 (fr) * 2006-10-27 2009-01-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat.
FR2923079B1 (fr) * 2007-10-26 2017-10-27 S O I Tec Silicon On Insulator Tech Substrats soi avec couche fine isolante enterree
US8012814B2 (en) * 2008-08-08 2011-09-06 International Business Machines Corporation Method of forming a high performance fet and a high voltage fet on a SOI substrate
FR2937794A1 (fr) * 2008-10-28 2010-04-30 Soitec Silicon On Insulator Procede de traitement d'une structure de type semi-conducteur sur isolant par dissolution selective de sa couche d'oxyde
FR2943458B1 (fr) * 2009-03-18 2011-06-10 Soitec Silicon On Insulator Procede de finition d'un substrat de type "silicium sur isolant" soi
EP2381470B1 (en) * 2010-04-22 2012-08-22 Soitec Semiconductor device comprising a field-effect transistor in a silicon-on-insulator structure

Also Published As

Publication number Publication date
KR101333281B1 (ko) 2013-11-27
KR20120104099A (ko) 2012-09-20
CN102683170A (zh) 2012-09-19
US8652887B2 (en) 2014-02-18
SG184638A1 (en) 2012-10-30
TW201246303A (en) 2012-11-16
EP2500933A1 (en) 2012-09-19
US20120231606A1 (en) 2012-09-13
CN102683170B (zh) 2015-05-13

Similar Documents

Publication Publication Date Title
TWI527092B (zh) 用於製造半導體裝置的多層構造及方法
CN106033757B (zh) 具有抗穿通层的高迁移率器件及其形成方法
TWI478218B (zh) 半導體裝置及製作具有金屬閘極堆疊的半導體裝置的方法
US8790991B2 (en) Method and structure for shallow trench isolation to mitigate active shorts
US20070132034A1 (en) Isolation body for semiconductor devices and method to form the same
US20070096204A1 (en) Method for manufacturing semiconductor device
US20080050875A1 (en) Methods of fabricating embedded flash memory devices
US8349694B2 (en) Enhanced confinement of high-K metal gate electrode structures by reducing material erosion of a dielectric cap layer upon forming a strain-inducing semiconductor alloy
US8835278B2 (en) Method for forming a buried dielectric layer underneath a semiconductor fin
US7202123B1 (en) Mesa isolation technology for extremely thin silicon-on-insulator semiconductor devices
JP2006041503A (ja) フラッシュメモリ素子の製造方法
TWI420591B (zh) 半導體基板，半導體裝置及其製造方法
KR20090012573A (ko) 반도체 소자 및 그 제조 방법
US7410840B2 (en) Building fully-depleted and bulk transistors on same chip
JP2014143269A (ja) 半導体装置の製造方法
JP2008103579A (ja) 半導体装置及びその製造方法
CN104282681A (zh) 半导体器件
US9356110B2 (en) Semiconductor device and manufacturing method thereof
CN107369648B (zh) 一种双栅氧化层制造方法
JP4036341B2 (ja) 半導体装置及びその製造方法
KR100536043B1 (ko) 적층형 반도체 장치 및 그 제조 방법
CN111477590B (zh) 栅极制作方法
JP2008135765A (ja) 半導体装置
US7718477B2 (en) Semiconductor device and method of fabricating the same
TW202201505A (zh) 半導體元件及半導體方法