TWI521688B - 降低背照式影像感測器晶片之邊緣剝離的方法 - Google Patents

降低背照式影像感測器晶片之邊緣剝離的方法 Download PDF

Info

Publication number
TWI521688B
TWI521688B TW102121470A TW102121470A TWI521688B TW I521688 B TWI521688 B TW I521688B TW 102121470 A TW102121470 A TW 102121470A TW 102121470 A TW102121470 A TW 102121470A TW I521688 B TWI521688 B TW I521688B
Authority
TW
Taiwan
Prior art keywords
wafer
edge
image sensor
reducing
top metal
Prior art date
Application number
TW102121470A
Other languages
English (en)
Other versions
TW201405788A (zh
Inventor
郭俊廷
陳科維
王英郎
魏國修
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201405788A publication Critical patent/TW201405788A/zh
Application granted granted Critical
Publication of TWI521688B publication Critical patent/TWI521688B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/0209—Cleaning of wafer backside
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

降低背照式影像感測器晶片之邊緣剝離的方法
本發明係有關於形成影像感測器晶片/晶圓的方法，特別有關於在製造背照式影像感測器晶片/晶圓時，降低邊緣剝離的方法。
背照式(backside illumination；BSI)影像感測器晶片因為在捕捉光子上具有高度效率，因此取代了前面照射(front-side illumination)的感測器晶片。在背照式影像感測器晶片的製造上，影像感測器和邏輯電路是在晶圓的矽基底上形成，接著在矽基底的正面上形成內連線結構，內連線結構包含複數層金屬層，在形成這些金屬層的最上層金屬層時，可進行邊緣斜角去除(Edge Bevel Removal；EBR)步驟，以除去沈積在背照式晶圓之斜角上的金屬，然後在內連線結構上方形成鈍態層。
影像感測器晶片的形成包含一個或多個薄化(thin down)製程，以降低具有影像感測器形成於其上之半導體基底的厚度，在薄化之後，半導體基底的厚度足夠薄至使得光線可以從半導體基底的背面穿透，此外，也會進行削減(trim)製程， 以削減半導體基底的一些邊緣部分。
依據一些實施例，提供一種降低背照式影像感測器晶片之邊緣剝離的方法，此方法包含在半導體基底之上形成頂端金屬線，其中半導體基底為晶圓的一部分，此晶圓具有斜角。當頂端金屬線暴露出來時，在斜角上供應蝕刻劑，其中被蝕刻劑噴灑的晶圓區域具有內部定義線，內部定義線形成第一環形，第一環形具有第一直徑。進行削減步驟以削減晶圓的邊緣部分，其中晶圓剩餘部分的邊緣具有第二直徑，第二直徑大抵上等於或小於第一直徑。
依據其他實施例，提供一種降低背照式影像感測器晶片之邊緣剝離的方法，此方法包含在半導體基底的正面形成影像感測器，其中半導體基底在半導體晶圓內，且半導體晶圓具有斜角。在半導體基底之上形成頂端金屬線，其中頂端金屬線包括鄰接斜角的邊緣部分，以及比邊緣部分更靠近半導體晶圓中心的內部部分。使用蝕刻劑進行邊緣斜角去除步驟，從晶圓的斜角除去金屬化材料，在邊緣斜角去除步驟期間，頂端金屬線的邊緣部分被除去，晶圓接收蝕刻劑的部分形成第一環形，第一環形具有內部定義線，在第一環形以內之晶圓頂端表面的部分不會接收蝕刻劑。從半導體晶圓的背面進行削減步驟，其具有削減線以形成第二環形，第二環形位於第一環形以內，第一環形與第二環形具有大於約1mm的間隔。
依據其他實施例，提供一種降低背照式影像感測器晶片之邊緣剝離的方法，此方法包含形成晶圓的正面結構， 當正面結構的頂端金屬線暴露出來時，在晶圓的邊緣部分上進行邊緣斜角去除步驟，藉此從晶圓的斜角除去金屬化材料。在晶圓的邊緣斜角去除區域內的頂端金屬線之外側部分在邊緣斜角去除步驟期間被蝕刻，而比邊緣斜角去除區域的內部定義線更靠近晶圓中心的頂端金屬線之內側部分則不會被蝕刻。進行削減步驟，以削減除去比邊緣斜角去除區域的內部定義線更遠離晶圓中心的晶圓之全部部分，削減線與邊緣斜角去除區域的內部定義線之間的間隔大於約1mm。
20‧‧‧晶圓
20A‧‧‧晶圓的斜角
20C‧‧‧晶圓的邊緣
22‧‧‧半導體基底
22A‧‧‧半導體基底的正面
23‧‧‧半導體基底在凹陷底下的部分
24‧‧‧影像感測器
26‧‧‧接觸插塞
28‧‧‧內連線結構
30‧‧‧層間介電層
32‧‧‧金屬線/墊
32A‧‧‧頂端金屬線
32A1‧‧‧邊緣金屬線
32A2‧‧‧內部金屬線
33‧‧‧額外的部分
M1、M2、Mtop‧‧‧金屬層
34‧‧‧導通孔
35、51‧‧‧晶圓的中心線
36‧‧‧噴嘴
37‧‧‧額外的金屬部分
38‧‧‧蝕刻劑溶液
40‧‧‧內部定義線
42‧‧‧晶圓的最外側邊緣
44‧‧‧EBR區
46‧‧‧溝槽
D1‧‧‧晶圓的直徑
D2‧‧‧內部定義線之環形的直徑
W1‧‧‧EBR寬度
48‧‧‧鈍態層
49‧‧‧溝槽鈍態層
50‧‧‧空隙
52‧‧‧凹陷
54‧‧‧載體
56‧‧‧刀片
S1‧‧‧間隔
D3‧‧‧晶圓邊緣的直徑
60‧‧‧BSI晶片的剩餘部分
62‧‧‧晶粒
為了讓本揭示之目的、特徵、及優點能更明顯易懂，以下配合所附圖式作詳細說明如下：第1-2、3A-3B、4-7、8A-8B、9-10圖為依據各種實施例，製造背照式影像感測器晶圓與背照式影像感測器晶片的中間階段之剖面示意圖與平面示意圖。
本揭示之各種實施例的製造與使用詳細討論如下，然而，可以理解的是，這些實施例提供了許多可應用的發明概念，其可以在各種特定背景中實施，在此所討論的特定實施例僅用於說明本揭示之實施方式，並非用於限定本揭示的範圍。
依據各種實施例，提供形成背照式(Backside Illumination；BSI)影像感測器晶圓/晶片之背面結構的方法，並說明形成背照式影像感測器晶圓/晶片的中間階段。在此討 論實施例的各種變化，在整篇說明書的各種圖式與說明的實施例中，使用相似的標號來表示相似的元件。
第1圖顯示影像感測器晶圓20，其包含半導體基底22，在一些實施例中，半導體基底22為結晶矽基底，此外，半導體基底22也可以由其他的半導體材料，例如矽鍺、碳化矽、第III-V族化合物之半導體材料，以及類似的半導體材料形成。影像感測器24在半導體基底22的正面22A形成，並且可以從正面22A延伸至半導體基底22內。影像感測器24可包含感光電晶體(photo-sensitive transistors)以及/或感光二極體(photo-sensitive diodes)，此外，核心元件例如電晶體，也可以如元件24所示，形成在半導體基底22的正面，影像感測器24可以將光線轉換成電子訊號。
內連線結構28在半導體基底22之上形成，其係用於電性連接至影像感測器晶圓20內的元件(例如影像感測器24)。內連線結構28包含層間介電層(Inter-Layer Dielectric；ILD)30形成於半導體基底22之上，接觸插塞26在層間介電層30內形成，並且電性耦接至影像感測器與核心元件24。
金屬層標示為M1、M2......以及Mtop，其中金屬層M1是內連線結構28的底部金屬層，而金屬層Mtop則是內連線結構28的頂端金屬層，金屬層包含在層間介電層30內的金屬線/墊32以及導通孔(vias)34，影像感測器24可電性耦接至從金屬層M1至Mtop中的金屬線/墊32和導通孔34。在一些實施例中，具有從金屬層M1至Mtop的金屬線/墊32和導通孔34形成於其中的介電層30為具有低介電常數的低介電常數介電層，此低介電 常數介電層的介電常數值可以低於約3.0或低於2.5，此外，介電層30也可包含介電常數值大於3.9的非低介電常數介電層。在第1圖中，金屬層Mtop中的金屬線也稱為頂端金屬線32A，金屬層M1至Mtop的形成可包含鑲嵌製程(damascene process)，其係在介電層30內先形成溝槽及導通孔的開口，接著在溝槽及導通孔的開口內填充金屬，於填充製程之後，除了填充在金屬層Mtop的溝槽內的金屬線32A之外，填充材料也包含在溝槽及導通孔開口上方及外側之額外的部分，此填充材料額外的部分之後稱為33。
第2圖顯示晶圓20的簡化剖面示意圖，其中繪出頂端金屬線32A，但是其他特徵，例如在金屬層Mtop底下的金屬線及導通孔、元件24以及類似的元件並未繪出，雖然這些元件仍存在晶圓20中。金屬線32A包含邊緣金屬線32A1，其設置在靠近晶圓20的斜角20A的位置，金屬線32A還包含內部金屬線32A2，其比邊緣金屬線32A1更遠離晶圓20的斜角20A。在頂端金屬線32A的形成中，額外的金屬部分37，例如銅，也沈積在晶圓20的斜角20A上，雖然之後將進行化學機械研磨製程(Chemical Mechanical Polish；CMP)來除去填充金屬的額外部分33，但是在斜角20A上的額外金屬部分37將無法藉由化學機械研磨製程除去，此外，額外的金屬部分37也可能會沈積在晶圓20的背面上。
第3A圖和第3B圖顯示從晶圓20的斜角20A除去額外的金屬部分37之邊緣斜角去除(Edge Bevel Removal；EBR)製程，如果晶圓20的背面有額外的金屬部分37，邊緣斜角去除 製程也可用於從晶圓20的背面除去額外的金屬部分37。如第3A圖所示，讓晶圓20旋轉，例如旋轉的軸係對齊晶圓20的中心線35，使用噴嘴36將蝕刻劑溶液38噴灑至晶圓20的斜角20A上，噴嘴36可設置在固定的位置，或者也可以在鄰接斜角20A的區域內移動。隨著晶圓20的旋轉，蝕刻劑溶液38可以噴灑至晶圓20的全部斜角。在一些實施例中，可以使用一個以上的噴嘴36，例如一個噴嘴噴灑至斜角20A，而其他噴嘴(未繪出，與噴嘴36類似)則噴灑至晶圓20的背面。晶圓20的頂部表面接收蝕刻劑溶液38的部分之後稱為EBR區44，EBR區44具有內部定義線40，此內部定義線40也是介於EBR區44與晶圓20的內部區之間的界面，晶圓20的內部區沒有接收蝕刻劑溶液38。從內部定義線40至晶圓20的最外側邊緣42所測量到的寬度W1，之後稱為EBR寬度W1，在一些示範的實施例中，EBR寬度W1可介於約1mm至約3mm之間，可以理解的是，在整篇說明書中所提及的尺寸僅作為例子，並且這些尺寸可以改變成不同的數值。
第3B圖顯示晶圓20的上視圖，其中繪出EBR區44以及其內部定義線40，可以理解的是，EBR區44以及其各自的內部定義線40形成封閉圈狀的環形物，從上視角度觀之，晶圓20具有直徑D1，而內部定義線40構成的環則具有直徑D2，此直徑D2小於直徑D1。
再參閱第3A圖，在一些示範的實施例中，蝕刻劑溶液38可包括硫酸，其可以蝕刻金屬部分37。可以理解的是，雖然在說明的實施例中，使用噴灑蝕刻劑溶液38作為除去額外金屬部分37的例子，但是任何其他合適的方法以及材料也可以 使用。因為噴灑蝕刻劑溶液38，位於EBR區44內的邊緣金屬線32A1(第2圖)也會被蝕刻，並且因此而留下溝槽46，內部的金屬線32A2則因為沒有接收到蝕刻劑溶液38，因此不會被蝕刻。
在EBR製程之後，進行化學機械研磨製程(CMP)來除去在溝槽及導通孔開口以外的額外部分33，所得到的結構如第4圖所示，在溝槽及導通孔開口內的所留下的金屬部分為金屬線32A及導通孔34。
再參閱第4圖，在頂端金屬層Mtop之上形成鈍態層(passivation layer)48，在一些實施例中，鈍態層48由氧化物形成，例如氧化矽、未摻雜的矽酸鹽玻璃(un-doped silicate glass；USG)、或類似的氧化物。此外，鈍態層48還可以是包含氧化矽層，以及在此氧化矽層上的氮化矽層所組成的複合材料層。鈍態層48也會填充在溝槽46內，其中填充在溝槽46內的鈍態層48的此部分之後被稱為溝槽鈍態層49。在一些實施例中，於溝槽鈍態層49內會形成空隙50，使得溝槽鈍態層49成為鈍態層48較為脆弱的部分，並且溝槽鈍態層49可能會在後續製程步驟中剝離或裂開。
第5圖顯示削減晶圓20的邊緣部分之第一削減製程(trim process)，在第一削減製程之後，雖然EBR區44的一些邊緣部分被削減，但是EBR區44的一些部分仍會留下。在一些實施例中，於第一削減製程之後，溝槽鈍態層49可能有部分會留下，經由第一削減製程形成的凹陷52可能會延伸至半導體基底22中，如第5圖所示，半導體基底22可包含在凹陷52底下的部分23。
參閱第6圖，晶圓20與載體(carrier)54接合，在一些實施例中，載體54是由例如結晶巨塊矽(crystalline bulk silicon)形成的矽晶圓，但是載體54也可以由其他材料形成。從上視角度觀之，載體54的形狀可以大抵上與晶圓20的形狀相同，此形狀可以是圓形。從上視角度觀之，載體54的尺寸也可以大抵上與晶圓20的尺寸相同。在一些示範的實施例中，此接合製程包含在載體54上形成氧化物層(未繪出)，對載體54與鈍態層48上的氧化物層進行電漿活化步驟，然後經由氧化物對氧化物的接合(oxide-to-oxide bonding)，將載體54與晶圓20接合在一起，在接合製程期間，可能會施加壓力以迫使晶圓20與載體54互相連接，在接合製程中，載體54以及/或晶圓20的溫度可能會增加。
第7圖顯示第一背面薄化製程，例如研磨(grinding)、化學機械研磨(CMP)或濕蝕刻製程，其在基底22的背面進行，在第一薄化(thin down)製程之後，基底22的厚度可以被縮減，例如從數百微米縮減至數十微米或數微米，在第一薄化製程之後，半導體基底22的一部分23(如第5圖所示)被除去。
接著，如第8A圖和第8B圖所示，進行第二削減製程，例如使用刀片56，使得如第7圖所示之EBR區44被削減。在削減之後，留下來的晶圓20的邊緣稱為邊緣20C，因為邊緣20C是晶圓20被削減的地方，因此邊緣20C也可以被稱為削減線。第8B圖係顯示在第8A圖中所示之結構的平面圖，如第8B圖所示，在第二削減製程中，EBR區44被削減，晶圓20被削減 的部分形成完整的環形，在一些實施例中，留下來的晶圓20的邊緣20C對齊EBR區44的內部定義線40。在另一些實施例中，如第8A圖和第8B圖所示，留下來的晶圓20的邊緣20C靠近晶圓20的中心線51。此外，在EBR步驟中(如第3A圖和第3B圖所示)，晶圓20未被噴灑的一些內部部分也可能會被削減，如第8A圖和第8B圖所示，在EBR區44的內部定義線40與邊緣20C之間的間隔S1可以等於或大於0mm，或大於約1mm，在一些示範的實施例中，間隔S1也可以介於約1mm與約3mm之間。因此，晶圓20的邊緣20C之直徑D3可以等於或小於內部定義線40的直徑D2，並且直徑D3可以比直徑D2小約2mm以上，如此可以確保溝槽鈍態層49(如第7圖所示)以及鄰接晶圓20的脆弱部分之區域被削減，因為溝槽鈍態層49在機械強度上較脆弱，如果溝槽鈍態層49沒有被削減除去，在後續製程步驟期間，溝槽鈍態層49的片段可能會發生剝離，如此可能會對製造良率造成不利的影響，藉由削減除去溝槽鈍態層49，可防止製造良率的損失。
參閱第9圖，在削減製程之後，進行更進一步的薄化製程，例如研磨、化學機械研磨(CMP)或濕蝕刻製程，以更進一步地薄化半導體基底22。在一些示範的實施例中，基底22的厚度可以降低為1μm至約3μm。
在後續製程步驟中，如第10圖所示，進行更進一步的製程，以形成BSI晶片的剩餘部分(標示為60)，此剩餘的部分可包含電性墊(electrical pads)(例如用於導線接合)、金屬網格(grid)、金屬屏蔽(shield)、微透鏡(micro-lenses)、彩色濾 光片以及類似的組件。然後將晶圓20以及底下的載體54切割成複數個晶粒(dies)62，其中每一個晶粒62都包含了一部分的晶圓20以及一部份的載體54。
在這些實施例中，藉由消減除去EBR區44(參閱第7、8A及8B圖所示)，由EBR製程的結果所形成的在機械強度上較脆弱的部分被除去，因此可防止這些機械強度上較脆弱的部分之剝離現象發生。
雖然本發明已揭露較佳實施例如上，然其並非用以限定本發明，在此技術領域中具有通常知識者當可瞭解，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。
20‧‧‧晶圓
22‧‧‧半導體基底
32A‧‧‧頂端金屬線
48‧‧‧鈍態層
54‧‧‧載體
60‧‧‧BSI晶片的剩餘部分
62‧‧‧晶粒

Claims (10)

  1. 一種降低背照式影像感測器晶片之邊緣剝離的方法，包括：在一半導體基底之上形成複數條頂端金屬線，其中該半導體基底為一晶圓的一部分，該晶圓包括一斜角；當該些頂端金屬線暴露出來時，對該斜角供應一蝕刻劑，其中以該蝕刻劑供應的該晶圓的複數個區域具有一內部定義線形成的一第一環形，該第一環形具有一第一直徑；以及進行一削減步驟，以削減該晶圓的一邊緣部分，其中該晶圓的一剩餘部分的一邊緣具有一第二直徑，該第二直徑等於或小於該第一直徑。
  2. 如申請專利範圍第1項所述之降低背照式影像感測器晶片之邊緣剝離的方法，其中該第二直徑小於該第一直徑，且該第二直徑比該第一直徑小2mm以上。
  3. 如申請專利範圍第1項所述之降低背照式影像感測器晶片之邊緣剝離的方法，在形成該些頂端金屬線的步驟之前，更包括在該半導體基底的一頂端表面形成一影像感測器，且該些頂端金屬線電性耦接至該影像感測器。
  4. 如申請專利範圍第1項所述之降低背照式影像感測器晶片之邊緣剝離的方法，更包含：在供應該蝕刻劑的該步驟之後，在該些頂端金屬線之上形成一鈍態層；將一載體接合至該鈍態層上；以及從該半導體基底的一背面進行一薄化製程，以薄化該半導 體基底。
  5. 如申請專利範圍第4項所述之降低背照式影像感測器晶片之邊緣剝離的方法，其中該削減步驟在進行該薄化製程的該步驟之後進行，且其中該方法更包括在該削減步驟之後，從該半導體基底的該背面進行一額外的薄化製程，以進一步薄化該半導體基底。
  6. 如申請專利範圍第4項所述之降低背照式影像感測器晶片之邊緣剝離的方法，其中在供應該蝕刻劑的該步驟期間，該些頂端金屬線的邊緣部分被該蝕刻劑蝕刻，並且比該些邊緣部分更靠近該晶圓的中心之該些頂端金屬線的內部部分未被蝕刻，其中在形成該鈍態層的該步驟中，該些頂端金屬線的邊緣部分被蝕刻而留下的複數個溝槽被該鈍態層填充。
  7. 如申請專利範圍第1項所述之降低背照式影像感測器晶片之邊緣剝離的方法，其中在供應該蝕刻劑的該步驟中，在該斜角上的一金屬化材料被除去，其中該金屬化材料包括與該些頂端金屬線相同的金屬。
  8. 一種降低背照式影像感測器晶片之邊緣剝離的方法，包括：形成一晶圓的一正面結構；當該正面結構的複數條頂端金屬線暴露出來時，在該晶圓的一邊緣部分上進行一邊緣斜角去除步驟，從該晶圓的一斜角除去一金屬化材料，其中在該晶圓的一邊緣斜角去除區域內的該些頂端金屬線的外側部分在該邊緣斜角去除步驟期間被蝕刻，且其中比該邊緣斜角去除區域的一內部定 義線更靠近該晶圓的中心的該些頂端金屬線的內側部分不被蝕刻；以及進行一削減步驟，以削減比該邊緣斜角去除區域的該內部定義線更遠離該晶圓的該中心之該晶圓的全部部分。
  9. 如申請專利範圍第8項所述之降低背照式影像感測器晶片之邊緣剝離的方法，其中該削減步驟的一削減線位於該邊緣斜角去除區域的該內部定義線的一內側上，且在該削減線與該邊緣斜角去除區域的該內部定義線之間的一間隔大於1mm。
  10. 如申請專利範圍第8項所述之降低背照式影像感測器晶片之邊緣剝離的方法，更包括：進行一第一薄化製程，以薄化該晶圓的一半導體基底，其中該削減步驟在該第一薄化製程之後進行；以及進行一第二薄化製程，以進一步薄化該半導體基底，其中該第二薄化製程在該削減步驟之後進行。
TW102121470A 2012-07-17 2013-06-18 降低背照式影像感測器晶片之邊緣剝離的方法 TWI521688B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/551,457 US9064770B2 (en) 2012-07-17 2012-07-17 Methods for minimizing edge peeling in the manufacturing of BSI chips

Publications (2)

Publication Number Publication Date
TW201405788A TW201405788A (zh) 2014-02-01
TWI521688B true TWI521688B (zh) 2016-02-11

Family

ID=49946883

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102121470A TWI521688B (zh) 2012-07-17 2013-06-18 降低背照式影像感測器晶片之邊緣剝離的方法

Country Status (2)

Country Link
US (1) US9064770B2 (zh)
TW (1) TWI521688B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3003395B1 (fr) * 2013-03-15 2015-05-29 Commissariat Energie Atomique Procede et realisation d'un substrat muni d'une protection de bord
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
JP6304445B2 (ja) * 2015-03-16 2018-04-04 富士電機株式会社 半導体装置の製造方法
CN106328662A (zh) * 2015-07-02 2017-01-11 中芯国际集成电路制造(上海)有限公司 半导体结构、半导体器件及其形成方法
US9741684B2 (en) 2015-08-17 2017-08-22 International Business Machines Corporation Wafer bonding edge protection using double patterning with edge exposure
KR102524962B1 (ko) 2016-11-14 2023-04-21 삼성전자주식회사 기판 구조체 제조 방법 및 이를 이용하여 제조된 기판 구조체
US10818488B2 (en) * 2017-11-13 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer structure and trimming method thereof
CN108899272A (zh) * 2018-07-06 2018-11-27 德淮半导体有限公司 用于制造半导体装置的方法
CN109830445B (zh) * 2019-01-02 2021-04-13 长江存储科技有限责任公司 一种芯片制备方法以及芯片结构
DE102020124580A1 (de) * 2020-03-27 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer bonding method
US11437344B2 (en) * 2020-03-27 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer bonding method
US11482506B2 (en) * 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing
CN115579374B (zh) * 2022-12-12 2023-04-07 合肥新晶集成电路有限公司 背照式图像传感器的制备方法及背照式图像传感器
CN117423716B (zh) * 2023-12-19 2024-04-09 合肥晶合集成电路股份有限公司 背照式半导体结构刻蚀方法及刻蚀装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6632292B1 (en) * 1998-03-13 2003-10-14 Semitool, Inc. Selective treatment of microelectronic workpiece surfaces
US20050020001A1 (en) * 1998-03-13 2005-01-27 Brian Aegerter Selective treatment of the surface of a microelectronic workpiece
US20050217707A1 (en) * 1998-03-13 2005-10-06 Aegerter Brian K Selective processing of microelectronic workpiece surfaces
US6586342B1 (en) * 2000-04-25 2003-07-01 Novellus Systems, Inc. Edge bevel removal of copper from silicon wafers
US20020106905A1 (en) * 2001-02-07 2002-08-08 Advanced Micro Devices, Inc. Method for removing copper from a wafer edge
US6841848B2 (en) * 2003-06-06 2005-01-11 Analog Devices, Inc. Composite semiconductor wafer and a method for forming the composite semiconductor wafer
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
US20050085163A1 (en) * 2003-10-16 2005-04-21 United Microelectronics Corp. Method for preventing edge peeling defect
US20060172526A1 (en) * 2003-10-16 2006-08-03 United Microelectronics Corp. Method for preventing edge peeling defect
US7129172B2 (en) * 2004-03-29 2006-10-31 Intel Corporation Bonded wafer processing method
KR20060072500A (ko) * 2004-12-23 2006-06-28 동부일렉트로닉스 주식회사 반도체 소자의 제조를 위한 도금 공정의 에지 비드 제거장치
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
US20080044984A1 (en) * 2006-08-16 2008-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of avoiding wafer breakage during manufacture of backside illuminated image sensors
KR100891401B1 (ko) * 2007-06-28 2009-04-02 주식회사 하이닉스반도체 반도체 소자의 화학적기계적 연마 방법
US8419964B2 (en) * 2008-08-27 2013-04-16 Novellus Systems, Inc. Apparatus and method for edge bevel removal of copper from silicon wafers
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
FR2935535B1 (fr) * 2008-09-02 2010-12-10 S O I Tec Silicon On Insulator Tech Procede de detourage mixte.
US8172646B2 (en) * 2009-02-27 2012-05-08 Novellus Systems, Inc. Magnetically actuated chuck for edge bevel removal
FR2954585B1 (fr) * 2009-12-23 2012-03-02 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
KR101070289B1 (ko) * 2009-12-30 2011-10-06 주식회사 하이닉스반도체 반도체 장치 제조방법
FR2955697B1 (fr) * 2010-01-25 2012-09-28 Soitec Silicon Insulator Technologies Procede de recuit d'une structure
US7883991B1 (en) * 2010-02-18 2011-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Temporary carrier bonding and detaching processes
FR2957190B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques.
FR2957189B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
CN102543767B (zh) * 2010-12-07 2015-04-08 万国半导体(开曼)股份有限公司 一种在晶圆级封装的塑封工序中避免晶圆破损的方法
US8697473B2 (en) * 2011-01-31 2014-04-15 Aptina Imaging Corporation Methods for forming backside illuminated image sensors with front side metal redistribution layers
US8551881B2 (en) * 2011-04-25 2013-10-08 Nanya Technology Corporation Method of bevel trimming three dimensional semiconductor device
JP2013008915A (ja) * 2011-06-27 2013-01-10 Toshiba Corp 基板加工方法及び基板加工装置

Also Published As

Publication number Publication date
US9064770B2 (en) 2015-06-23
US20140024170A1 (en) 2014-01-23
TW201405788A (zh) 2014-02-01

Similar Documents

Publication Publication Date Title
TWI521688B (zh) 降低背照式影像感測器晶片之邊緣剝離的方法
US10535696B2 (en) Pad structure exposed in an opening through multiple dielectric layers in BSI image sensor chips
US10177106B2 (en) Conductive pad structure for hybrid bonding and methods of forming same
TWI541939B (zh) 半導體元件及其製造方法
TWI528536B (zh) 在背照式影像感測器晶片內形成多層金屬膜堆疊的方法及背照式影像感測器裝置
TWI509783B (zh) 半導體裝置及其形成方法
KR101791765B1 (ko) 방사선 검출용 반도체 장치 및 방사선 검출용 반도체 장치를 생산하는 방법
US9184207B2 (en) Pad structures formed in double openings in dielectric layers
TW201539678A (zh) 封裝半導體裝置以及形成封裝半導體裝置之方法
TWI528440B (zh) 半導體晶圓
US8709915B2 (en) Method of manufacturing semiconductor device
US9142588B2 (en) Backside illumination image sensor chips and methods for forming the same
US11508619B2 (en) Electrical connection structure and method of forming the same
US20220415960A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2023004854A (ja) 半導体装置及びその製造方法