KR20060072500A - 반도체 소자의 제조를 위한 도금 공정의 에지 비드 제거장치 - Google Patents

반도체 소자의 제조를 위한 도금 공정의 에지 비드 제거장치 Download PDF

Info

Publication number
KR20060072500A
KR20060072500A KR1020040111159A KR20040111159A KR20060072500A KR 20060072500 A KR20060072500 A KR 20060072500A KR 1020040111159 A KR1020040111159 A KR 1020040111159A KR 20040111159 A KR20040111159 A KR 20040111159A KR 20060072500 A KR20060072500 A KR 20060072500A
Authority
KR
South Korea
Prior art keywords
wafer
semiconductor device
plating process
chemical
ebr
Prior art date
Application number
KR1020040111159A
Other languages
English (en)
Inventor
홍지호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040111159A priority Critical patent/KR20060072500A/ko
Priority to US11/302,061 priority patent/US20060137714A1/en
Publication of KR20060072500A publication Critical patent/KR20060072500A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00—Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/02—Cleaning by the force of jets or sprays
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/08—Apparatus, e.g. for photomechanical printing surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles

Abstract

본 발명은 도금 공정 후 웨이퍼의 에지 비드 제거(Edge Bead Removal) 공정시 화학물질에 의한 웨이퍼 표면의 산화를 방지할 수 있도록 한 반도체 소자의 제조를 위한 도금 공정의 에지 비드 제거 장치에 관한 것이다.
본 발명에 따른 반도체 소자의 제조를 위한 도금 공정의 에지 비드 제거 장치는 스핀 척과; 금속막이 형성되어 상기 스핀 척 상에 놓여지는 웨이퍼와; 상기 웨이퍼의 가장자리에 케미컬(Chemical)을 분사하는 노즐과; 상기 웨이퍼를 덮으며, 상기 웨이퍼의 측면에 대향되는 부분에서 절곡되는 절곡부를 가지는 측벽을 포함하는 커버 실드(Chemical Shield)를 구비하는 것을 특징으로 한다.
이러한 구성에 의하여 본 발명은 웨이퍼의 측면에 대향되는 커버 실드의 측벽부분을 절곡시키거나 굴곡시킴으로써 웨이퍼 가장자리의 에지 비드 제거 공정시 웨이퍼로부터 튕겨져 나오는 케미컬의 백 스플래쉬 현상을 방지하게 된다. 이에 따라, 본 발명은 케미컬의 백 스플래쉬 현상으로 인한 웨이퍼 표면의 산화로 인한 줄무늬의 발생을 방지하여 반도체 소자의 수율을 향상시키고 결함관리를 보다 용이하게 할 수 있다.
ECP, EBR, 커버 실드, 웨이퍼, 백 스플래쉬

Description

반도체 소자의 제조를 위한 도금 공정의 에지 비드 제거장치{Apparatus for Removing Edge Bead of Plating Process for Fabricating Semiconductor Device}
도 1은 일반적인 도금 공정을 단계적으로 나타내는 도면.
도 2는 일반적인 에지 비드 제거 장치를 나타내는 도면.
도 3은 도 2에 도시된 A부분에서 발생되는 케미컬의 백 스플래쉬 현상을 나타내는 도면.
도 4는 도 3에 도시된 케미컬의 백 스플래쉬 현상으로 인하여 웨이퍼 상에 발생되는 줄무늬를 나타내는 도면.
도 5는 본 발명의 실시 예에 따른 반도체 소자의 제조를 위한 도금 공정의 에지 비드 제거 장치를 나타내는 도면.
도 6은 도 5에 도시된 B부분을 확대하여 커버 실드의 절곡부를 나타내는 도면.
도 7은 도 5에 도시된 B부분에 확대하여 커버 실드의 절곡부의 다른 형태를 나타내는 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
10, 110 : 스핀 척 20, 120 : 웨이퍼
22 : 시드층 30, 130 : 금속막
40, 140 : 노즐 42, 142 : 에지 비드 제거용 케미컬
50, 150 : 커버 실드 152 : 절곡부
154 : 굴곡부
본 발명은 반도체 소자의 제조장치에 관한 것으로, 특히 도금 공정 후 웨이퍼의 에지 비드 제거(Edge Bead Removal) 공정시 화학물질에 의한 웨이퍼 표면의 산화를 방지할 수 있도록 한 반도체 소자의 제조를 위한 도금 공정의 에지 비드 제거 장치에 관한 것이다.
반도체 소자의 제조를 위한 도금 공정은 전기화학 도금(Electro Chemical Plating : 이하, 'ECP'람 함) 공정과, 에지 비드 제거(Edge Bead Removal : 이하, 'EBR'이라 함) 공정과, 린스 공정 및 드라이 공정으로 나누어진다.
ECP 공정은 회로보드 상에 라인을 제조하기 위해 집적회로 설계에 앞서 제한되는 것으로, 웨이퍼 내에 비아 및 콘택과 같은 픽춰(Feature)를 채우는데 사용된다. 이때, ECP 공정은 전기도금을 하는 동안 시드층 상에 금속막의 증착은 애노드를 기준으로 기판 상의 시드층에 전압을 바이어스함으로써 달성된다. ECP 프로세싱 동안 시드층 및 애노드는 전해셀(Electrolyte Cell)에 있는 전해질 용액에 포함한다. 시드층은 전해질 용액 내에서 시드층 상에 증착되는 금속이온을 유인하도록 전기적으로 바이어스된다. 이러한, ECP 공정은 다마신(Damascene) 공정으로 구현 되는 구리배선의 형성에 있어서 반드시 필요한 공정이며, 다마신 패턴으로 구현된 작은 크기의 홀 및 트랜치(Trench) 영역을 채우게 된다.
EBR 공정은 일반적으로 ECP 공정의 후속 공정으로서 웨이퍼의 에지 비드를 제거하여 웨이퍼의 에지 부위에 걸리는 과도한 스트레스에 의해 후속 공정에서 발생 가능한 필링(Peeling) 등을 방지하게 된다.
EBR 공정에 의해 에지 비드가 제거된 웨이퍼는 린스 공정에 의해 세정되고, 세정된 웨이퍼를 건조 공정에 의해 건조된다.
도 1은 일반적인 반도체 소자의 도금 공정을 단계적을 나타내는 도면이다.
도 1을 참조하면, 일반적인 반도체 소자의 도금 공정은 ECP 공정을 통해 시드층(22)이 형성된 웨이퍼(20) 상에 금속막(30)을 형성하게 된다.
그런 다음, EBR 공정을 통해 금속막(30)이 형성된 웨이퍼(20)의 가장자리(24) 부분의 에지 비드를 제거하게 된다.
이어서, 에지 비드가 제거된 웨이퍼(20)를 린스 공정을 통해 세정하고, 건조 공정을 통해 건조함으로써 도금 공정을 완료하게 된다.
도 2는 일반적인 EBR 장치를 나타내는 도면이다.
도 2를 참조하면, 일반적인 EBR 장치는 스핀 척(10)과, 스핀 척(10) 상에 놓여지는 웨이퍼(20)와, 웨이퍼(20)의 에지부분에 EBR용 케미컬(Chemical)(42)을 분사하는 노즐(40)과, 웨이퍼(20)에 분사되는 EBR용 케미컬(42)이 외부로 튀는 것을 방지하기 위하여 웨이퍼(20)를 덮는 커버 실드(Cover Shield)(50)를 구비한다.
스핀 척(10)은 도시하지 않은 구동장치에 연결된 구동축(12)으로부터 전달되 는 회전력에 의해 안착된 웨이퍼(20)를 회전시키게 된다.
웨이퍼(20) 상에 ECP 공정을 통해 금속막(30)이 형성되어 있다. 이러한, 웨이퍼(20)는 도시하지 않은 반송장치에 의해 반송되어 스핀 척(10) 상에 안착된다.
노즐(40)은 도시하지 않은 EBR용 케미컬 탱크로부터 공급되는 EBR용 케미컬(42)을 웨이퍼(20)의 일측 에지 부분에 분사하게 된다.
커버 실드(50)는 웨이퍼(20)의 회전에 의해 웨이퍼(20) 상에 분사되는 EBR용 케미컬(42)이 외부로 튀어 주변장치를 오염시키는 것을 방지하기 위하여 웨이퍼(20)의 측면과 전면을 덮도록 설치된다. 이때, 웨이퍼(20)의 측면에 대향되는 커버 실드(50)의 양 측벽은 수직한 원기둥 형태를 가지게 된다.
이와 같은, 일반적인 EBR 장치는 외부로부터 웨이퍼(20)가 스핀 척(10)에 안착되면, 웨이퍼(20)를 회전시키면서 웨이퍼(20)의 에지부분에 분사되는 EBR용 케미컬(42)을 이용하여 웨이퍼(20)의 가장자리 부분의 에지 비드를 제거하게 된다.
그러나 이러한 일반적인 EBR 장치에서는 도 3에 도시된 바와 같이 EBR 공정시 EBR용 케미컬(42)이 웨이퍼(20)의 회전에 의한 원심력에 의해 커버 실드(50)의 측벽에 부딪힌 후, 다시 웨이퍼(20)의 표면으로 다시 튀는(Back Splash) 현상이 발생하게 된다. 이에 따라, 커버 실드(50)로부터 웨이퍼(20)의 표면으로 다시 튕겨져 나오는 EBR용 케미컬(42)로 인하여 웨이퍼(20)의 금속막(30)이 산화되는 현상이 발생하게 된다. 따라서, 일반적인 EBR 장치에서는 EBR 공정에 의해 웨이퍼(20)의 에지 비드(24)가 제거된 후, 린스 공정 및 건조 공정을 진행하더라도 도 4에 도시된 바와 같이 웨이퍼(20)에 형성된 금속막(34) 상에 산화 마크, 즉 줄무늬가 남는 문제점이 있다.
따라서, 본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위해 안출한 것으로서, 도금 공정 후 웨이퍼의 에지 비드 제거(Edge Bead Removal) 공정시 화학물질에 의한 웨이퍼 표면의 산화를 방지할 수 있도록 한 반도체 소자의 제조를 위한 도금 공정의 에지 비드 제거 장치를 제거하는데 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 반도체 소자의 제조를 위한 도금 공정의 에지 비드 제거 장치는 스핀 척과; 금속막이 형성되어 상기 스핀 척 상에 놓여지는 웨이퍼와; 상기 웨이퍼의 가장자리에 케미컬(Chemical)을 분사하는 노즐과; 상기 웨이퍼를 덮으며, 상기 웨이퍼의 측면에 대향되는 부분에서 절곡되는 절곡부를 가지는 측벽을 포함하는 커버 실드(Chemical Shield)를 구비하는 것을 특징으로 한다.
상기 에지 비드 제거 장치에서 상기 절곡부는 상기 웨이퍼의 측면에 대향되는 부분에서 상기 웨이퍼의 측면 방향과 반대되는 방향으로 절곡되는 것을 특징으로 한다.
상기 에지 비드 제거 장치에서 상기 절곡부는 경사지는 경사면을 포함하는 것을 특징으로 한다.
상기 에지 비드 제거 장치에서 상기 절곡부는 라운딩되는 굴곡면을 포함하는 것을 특징으로 한다.
이하 발명의 바람직한 실시 예에 따른 구성 및 작용을 첨부한 도면을 참조하여 설명한다.
도 5는 본 발명의 실시 예에 따른 반도체 소자의 제조를 위한 도금 공정의 에지 비드 제거(Edge Bead Removal : 이하, 'EBR'이라 함) 장치를 나타내는 도면이다.
도 5를 참조하면, 본 발명의 실시 예에 따른 반도체 소자의 제조를 위한 도금 공정의 EBR 장치는 스핀 척(110)과, 스핀 척(110) 상에 놓여지는 웨이퍼(120)와, 웨이퍼(120)의 에지부분에 EBR용 케미컬(Chemical)(142)을 분사하는 노즐(140)과, 웨이퍼(120)의 원심력에 의해 웨이퍼(120)로부터 외부로 튀는 것을 방지함과 동시에 웨이퍼(120)로 다시 튀는 것을 방지하기 위하여 절곡된 측벽(152)을 포함하며 웨이퍼(120)를 덮는 커버 실드(Cover Shield)(150)를 구비한다.
스핀 척(110)은 도시하지 않은 구동장치에 연결된 구동축(112)으로부터 전달되는 회전력에 의해 안착된 웨이퍼(120)를 회전시키게 된다.
웨이퍼(120) 상에 전기화학 도금(Electro Chemical Plating : 이하, 'ECP'라 함) 공정을 통해 금속막(130)이 형성되어 있다. 이때, 금속막(130)은 구리재질이 될 수 있다. 이러한, 웨이퍼(120)는 도시하지 않은 반송장치에 의해 반송되어 스핀 척(110) 상에 안착된다.
노즐(140)은 도시하지 않은 EBR용 케미컬 탱크로부터 공급되는 EBR용 케미컬(142)을 웨이퍼(120)의 일측 에지 부분에 분사하게 된다.
커버 실드(150)는 웨이퍼(120)의 회전에 의해 웨이퍼(120) 상에 분사되는 EBR용 케미컬(142)이 외부로 튀어 주변장치를 오염시키는 것을 방지하기 위하여 웨이퍼(120)의 측면과 전면을 덮도록 설치된다. 이때, 커버 실드(150)의 양 측벽은 수직한 원기둥 형태를 가진다. 그리고, 커버 실드(150)의 수직한 원기둥은 웨이퍼(120)의 측면에 대향되는 부분에서 웨이퍼(120)의 측면에 반대되는 방향으로 절곡되는 절곡부(152)를 구비한다.
커버 실드(150)의 절곡부(152)는 웨이퍼(120)의 측면에 대향되는 부분에서 웨이퍼(120)의 측면에 반대되는 방향으로 소정 각도를 가지도록 경사지게 절곡되어 다시 수직하게 절곡된다. 이러한, 커버 실드(150)의 절곡부(152)는 소정 각도를 가지기 때문에 웨이퍼(120)의 EBR 공정시 웨이퍼(120)의 회전에 의한 원심력에 의해 웨이퍼(120)로부터 튀는 EBR용 케미컬(142)을 웨이퍼(120)의 표면 쪽이 아닌 커버 실드(150)의 하부 쪽으로 튕겨져 나가도록 한다. 즉, 커버 실드(150)의 절곡부(152)는 웨이퍼(120)로부터 튕겨져 나오는 EBR용 케미컬(142)이 다시 웨이퍼(120)의 표면으로 튕기는 것을 방지하게 된다.
이와 같은, 본 발명의 실시 예에 따른 반도체 소자의 제조를 위한 도금 공정의 EBR 장치는 외부로부터 웨이퍼(120)가 스핀 척(110)에 안착되면, 웨이퍼(120)를 회전시키면서 웨이퍼(120)의 에지부분에 분사되는 EBR용 케미컬(142)을 이용하여 웨이퍼(120)의 가장자리 부분의 에지 비드를 제거하게 된다. 이때, 본 발명의 실시 예에 따른 반도체 소자의 제조를 위한 도금 공정의 EBR 장치는 도 6에 도시된 바와 같이 커버 실드(150)의 절곡부(152)에 의해 EBR 공정시 EBR용 케미컬(142)이 웨이퍼(120)의 회전에 의한 원심력에 의해 커버 실드(150)의 측벽에 부딪힌 후, 다 시 웨이퍼(120)의 표면으로 다시 튀는 백 스플래쉬(Back Splash) 현상을 방지하게 된다.
따라서, 본 발명의 실시 예에 따른 반도체 소자의 제조를 위한 도금 공정의 EBR 장치는 EBR 공정시 EBR용 케미컬(142)이 커버 실드(150)의 측벽으로부터 웨이퍼(120)의 표면으로 다시 튕기는 현상을 방지함으로써 EBR용 케미컬(142)의 백 스플래쉬 현상으로 인하여 웨이퍼(120)의 금속막(130)에 발생되는 줄무늬를 방지할 수 있다.
한편, 본 발명의 실시 예에 따른 반도체 소자의 제조를 위한 도금 공정의 EBR 장치에서 커버 실드(150)는 도 7에 도시된 바와 같이 수직한 원기둥으로부터 웨이퍼(120)의 측면에 대향되는 부분에서 웨이퍼(120)의 측면에 반대되는 방향으로 굴곡되는 굴곡부(154)를 구비한다.
커버 실드(150)의 굴곡부(154)는 웨이퍼(120)의 측면에 대향되는 부분에서 웨이퍼(120)의 측면에 반대되는 방향으로 소정의 원주를 가지도록 라운딩되어 다시 수직하게 절곡된다. 이러한, 커버 실드(150)의 굴곡부(154)는 소정의 원주를 가지도록 라운딩되어 있기 때문에 웨이퍼(120)의 EBR 공정시 웨이퍼(120)의 회전에 의한 원심력에 의해 웨이퍼(120)로부터 튀는 EBR용 케미컬(142)을 웨이퍼(120)의 표면 쪽이 아닌 커버 실드(150)의 하부 쪽으로 튕겨져 나가도록 한다. 즉, 커버 실드(150)의 굴곡부(154)는 웨이퍼(120)로부터 튕겨져 나오는 EBR용 케미컬(142)이 다시 웨이퍼(120)의 표면으로 튕기는 것을 방지하게 된다.
이상의 설명에서와 같이 본 발명의 실시 예에 따른 반도체 소자의 제조를 위한 도금 공정의 에지 비드 제거 장치는 웨이퍼의 측면에 대향되는 커버 실드의 측벽부분을 절곡시키거나 굴곡시킴으로써 웨이퍼 가장자리의 에지 비드 제거 공정시 웨이퍼로부터 튕겨져 나오는 케미컬의 백 스플래쉬 현상을 방지하게 된다. 이에 따라, 본 발명은 케미컬의 백 스플래쉬 현상으로 인한 웨이퍼 표면의 산화로 인한 줄무늬의 발생을 방지하여 반도체 소자의 수율을 향상시키고 결함관리를 보다 용이하게 할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시 예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다.

Claims (5)

  1. 스핀 척과;
    금속막이 형성되어 상기 스핀 척 상에 놓여지는 웨이퍼와;
    상기 웨이퍼의 가장자리에 케미컬(Chemical)을 분사하는 노즐과;
    상기 웨이퍼를 덮으며, 상기 웨이퍼의 측면에 대향되는 부분에서 절곡되는 절곡부를 가지는 측벽을 포함하는 커버 실드(Cover Shield)를 구비하는 것을 특징으로 하는 반도체 소자의 제조를 위한 도금 공정의 에지 비드 제거 장치.
  2. 제 1 항에 있어서,
    상기 절곡부는 상기 웨이퍼의 측면에 대향되는 부분에서 상기 웨이퍼의 측면 방향과 반대되는 방향으로 절곡되는 것을 특징으로 하는 반도체 소자의 제조를 위한 도금 공정의 에지 비드 제거 장치.
  3. 제 1 항에 있어서,
    상기 절곡부는 경사지는 경사면을 포함하는 것을 특징으로 하는 반도체 소자의 제조를 위한 도금 공정의 에지 비드 제거 장치.
  4. 제 1 항에 있어서,
    상기 절곡부는 라운딩되는 굴곡면을 포함하는 것을 특징으로 하는 반도체 소 자의 제조를 위한 도금 공정의 에지 비드 제거 장치.
  5. 제 1 항에 있어서,
    상기 금속막은 구리재질인 것을 특징으로 하는 반도체 소자의 제조를 위한 도금 공정의 에지 비드 제거 장치.
KR1020040111159A 2004-12-23 2004-12-23 반도체 소자의 제조를 위한 도금 공정의 에지 비드 제거장치 KR20060072500A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040111159A KR20060072500A (ko) 2004-12-23 2004-12-23 반도체 소자의 제조를 위한 도금 공정의 에지 비드 제거장치
US11/302,061 US20060137714A1 (en) 2004-12-23 2005-12-12 Apparatus for removing edge bead in plating process for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040111159A KR20060072500A (ko) 2004-12-23 2004-12-23 반도체 소자의 제조를 위한 도금 공정의 에지 비드 제거장치

Publications (1)

Publication Number Publication Date
KR20060072500A true KR20060072500A (ko) 2006-06-28

Family

ID=36609995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040111159A KR20060072500A (ko) 2004-12-23 2004-12-23 반도체 소자의 제조를 위한 도금 공정의 에지 비드 제거장치

Country Status (2)

Country Link
US (1) US20060137714A1 (ko)
KR (1) KR20060072500A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661229B (zh) * 2008-08-28 2012-06-27 和舰科技(苏州)有限公司 一种喷头定位装置及定位方法
CN104391435A (zh) * 2014-12-12 2015-03-04 南通富士通微电子股份有限公司 一种光阻胶边缘清洗装置及方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891401B1 (ko) * 2007-06-28 2009-04-02 주식회사 하이닉스반도체 반도체 소자의 화학적기계적 연마 방법
US8955530B2 (en) * 2011-01-18 2015-02-17 Taiwan Semiconductor Manufaturing Company, Ltd. System and method for cleaning a wafer chuck
US9064770B2 (en) * 2012-07-17 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for minimizing edge peeling in the manufacturing of BSI chips
EP3594748B1 (en) 2018-07-09 2021-04-14 C&D Semiconductor Services. Inc Optimal exposure of a bottom surface of a substrate material and/or edges thereof for cleaning in a spin coating device
TWI762188B (zh) * 2021-02-08 2022-04-21 台灣積體電路製造股份有限公司 製造半導體裝置的方法與製程設備

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586342B1 (en) * 2000-04-25 2003-07-01 Novellus Systems, Inc. Edge bevel removal of copper from silicon wafers
WO2003017337A1 (en) * 2001-08-14 2003-02-27 Applied Materials, Inc. Shield for capturing fluids displaced from a substrate
US20040132295A1 (en) * 2002-11-01 2004-07-08 Basol Bulent M. Method and device to remove unwanted material from the edge region of a workpiece
JP4494840B2 (ja) * 2003-06-27 2010-06-30 大日本スクリーン製造株式会社 異物除去装置、基板処理装置および基板処理方法
WO2006060752A2 (en) * 2004-12-03 2006-06-08 Solid State Equipment Corporation Wet etching of the edge and bevel of a silicon wafer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661229B (zh) * 2008-08-28 2012-06-27 和舰科技(苏州)有限公司 一种喷头定位装置及定位方法
CN104391435A (zh) * 2014-12-12 2015-03-04 南通富士通微电子股份有限公司 一种光阻胶边缘清洗装置及方法
CN104391435B (zh) * 2014-12-12 2019-02-22 通富微电子股份有限公司 一种光阻胶边缘清洗装置及方法

Also Published As

Publication number Publication date
US20060137714A1 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
US6864187B2 (en) Method of washing a semiconductor wafer
US20060137714A1 (en) Apparatus for removing edge bead in plating process for fabricating semiconductor device
US7247575B2 (en) Multi-step EBR process for photoresist removal
JP2890089B2 (ja) 処理装置
JP3698596B2 (ja) めっき装置及びめっき方法
JP7088810B2 (ja) 基板処理方法および基板処理装置
CN112748646A (zh) 一种厚膜光刻胶显影工艺
JP2008308709A (ja) 半導体装置の製造方法及び製造装置
US10483126B2 (en) Semiconductor manufacturing apparatus and manufacturing method of semiconductor device
JP4797368B2 (ja) 半導体装置の製造方法
JP3741682B2 (ja) メッキ方法、メッキ装置及び電子デバイスの製造方法
JP4919409B2 (ja) 半導体装置製造方法
US6682605B2 (en) Apparatus and method for removing coating layers from alignment marks
JPS5898733A (ja) 現像装置
JP4872199B2 (ja) 半導体製造装置
JP2008249854A (ja) フォトマスクの洗浄方法
JP4963383B2 (ja) ウェハのエッチング装置、及びウェハのウェット処理方法
JP3903879B2 (ja) 半導体基板のエッチング処理方法
JPH09146079A (ja) 液晶表示装置の製法
JP2007096095A (ja) レジスト塗布方法
KR200210564Y1 (ko) 포토 레지스트 스핀 코팅장치
KR100641540B1 (ko) 레지스트 코팅 장비 및 이를 세정하는 방법
JP2010219138A (ja) 基板洗浄方法及び基板洗浄装置
KR200244927Y1 (ko) 반도체웨이퍼현상장치
KR200267225Y1 (ko) 웨이퍼의 현상 및 세척 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application