TWI509627B - 感測放大器與包括該感測放大器的半導體裝置 - Google Patents

感測放大器與包括該感測放大器的半導體裝置 Download PDF

Info

Publication number
TWI509627B
TWI509627B TW100101759A TW100101759A TWI509627B TW I509627 B TWI509627 B TW I509627B TW 100101759 A TW100101759 A TW 100101759A TW 100101759 A TW100101759 A TW 100101759A TW I509627 B TWI509627 B TW I509627B
Authority
TW
Taiwan
Prior art keywords
data
sense amplifier
signal
lines
line
Prior art date
Application number
TW100101759A
Other languages
English (en)
Other versions
TW201203275A (en
Inventor
Kyu-Nam Lim
Hong-Sok Choi
Ki-Myung Kyung
Mun-Phil Park
Sun-Hwa Park
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW201203275A publication Critical patent/TW201203275A/zh
Application granted granted Critical
Publication of TWI509627B publication Critical patent/TWI509627B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier

Landscapes

  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

感測放大器與包括該感測放大器的半導體裝置
本發明之具體實施例係關於一種半導體裝置，尤其指該半導體裝置的一種感測放大器。
半導體裝置，特別是記憶體裝置，係包括記憶胞與資料輸入/輸出(I/O)線用來執行該等資料I/O作業。用於資料輸入/輸出的資料I/O線之種類係包括位元線、區域I/O線(local I/Ol lines)、全域I/O線(global I/Ol lines)等。在一電路配線中，用於資料輸入/輸出的該等資料I/O線路徑傾向於非常長，且該等電性連接的資料I/O線之間的負載彼此相異。為了防止上述所造成的問題，並確保具可靠性與一致性的資料傳輸，該等半導體記憶體裝置利用感測放大器來放大該資料信號強度。
第1圖所示為一習知的半導體記憶體裝置。當資料被輸出時，儲存在一記憶胞(未示出)中的資料被載入到該等位元線BL,BLB上，並藉由該位元線感測放大器BLSA所放大。然後，在該等位元線BL,BLB上的資料藉由一行選擇信號CSL傳送到該區域I/O線SIO,SIOB。被傳送到該區域I/O線SIO,SIOB的資料藉由一區域感測放大器LSA 10放大，並傳送到區域的I/O線LIO,LIOB。然後被傳送到該等區域I/O線LIO,LIOB的資料可被傳送到一全域I/O線(未示出)，且在該等全域I/O線上的資料可經由一資料墊(未示出)傳送至一外部元件。當資料正要被輸入時，該資料輸入路徑之順序與上述之資料輸出路徑相反。
第2圖所示為第1圖之區域感測放大器LSA 10。該區域感測放大器10包括第一電晶體N1至第七電晶體N7。第一電晶體N1與第二電晶體N2回應於內部寫入信號WE，而分別將該等區域I/O線SIO,SIOB與該等區域I/O線LIO,LIOB互相耦合。第三電晶體N3與第四電晶體N4回應於內部讀取信號RD，而分別耦合至該等區域I/O線LIOB,LIO，而第五電晶體N5與第六電晶體N6分別耦合至該等區域I/O線SIO,SIOB，而第七電晶體N7回應於內部讀取信號RD而被開啟，然後致使一電流流動至接地電壓終端VSS。該內部讀取信號RD可稱之為感測放大器致能信號LSAEN，因為該內部讀取信號RD可使得該區域感測放大器10差動地放大該等區域I/O線SIO,SIOB。如第2圖所示，習知的區域感測放大器10可區分讀取與寫入作業，並執行各別的讀取/寫入作業。特別是在一寫入作業中，該區域感測放大器10藉由耦合該等區域I/O線LIO,LIOB至該等各別的區域I/O線SIO,SIOB而允許適當的資料傳輸；且在一讀取作業中，該習知區域感測放大器差動地放大在該等區域I/O線SIO,SIOB上的資料來傳送各別放大的資料至該等區域I/O線LIO,LIOB。也就是說，第1-2圖中習知區域感測放大器10僅在當施加該內部寫入信號WE或該內部讀取信號RD時，耦合該等區域I/O線SIO,SIOB至該等各別的區域I/O線LIO,LIOB。
本發明之具體實施例包括一種能夠高速準確運作的感測放大器，以及包括該感測放大器的半導體記憶體裝置。
在本發明一具體實施例中，一感測放大器配置成傳送在一第一資料I/O線上的資料至一第二資料I/O線，或傳送在該第二資料I/O線上的資料至該第一資料I/O線，其中在一啟動作業期間，該第一資料I/O線實質上持續地耦合至該第二資料I/O線。
根據本發明一具體實施例的感測放大器包括：一資料線連接單元，其配置成回應於一I/O開關信號而耦合一第一資料I/O線至一第二資料I/O線；以及一複合式資料傳輸單元，其配置成回應於一感測放大器致能信號而放大該第一資料I/O線。
根據本發明一具體實施例的半導體裝置包括：一感測放大器，其配置成回應於一I/O開關信號及一驅動感測放大器而於該第一資料I/O線與該第二資料I/O線之間傳送資料；以及一預充電單元，其配置成回應於一驅動預充電信號而預充電該第一資料I/O線，其中該驅動感測放大器致能信號與該驅動預充電信號，在複數記憶體區塊之間交錯的區域中產生。
根據本發明一具體實施例的半導體裝置可包括：指定有第一記憶體區塊與第二記憶體區塊之複數位元線；一第一資料I/O線，配置成耦合至該等複數位元線；一感測放大器，配置成於該第一資料I/O線與一第二資料I/O線之間傳送資料，並於一啟動作業期間，實質地維持該第一資料I/O線與該第二資料I/O線之間的電性連接；以及一預充電單元，配置成預充電該第一資料I/O線，其中控制該感測放大器的一感測放大器致能信號與控制該預充電單元的一預充電信號，在一行解碼器區塊中產生。
再者，根據本發明一具體實施例的半導體裝置可包括：一感測放大器，配置成於一第一資料I/O線與一第二資料I/O線之間傳送資料；以及一預充電單元，配置成預充電該第一資料I/O線與該第二資料I/O線，其中該第一資料I/O線與該第二資料I/O線之間的電性連接，於一啟動作業期間被實質地維持。
根據本發明一具體實施例的一感測放大器係配置成包括一複合式資料傳輸單元，其在一讀取作業與一寫入作業中差動地放大一第一資料I/O線，其中在一啟動作業期間，該第一資料I/O線實質上持續地耦合至該第二資料I/O線。
以下將透過本發明之較佳具體實施例並參照附屬圖式說明一種感測放大器與包括該感測放大器之一種半導體裝置。
第3圖所示為根據本發明一具體實施例之感測放大器100與具有該感測放大器100的半導體裝置1。該感測放大器100在第一資料I/O線SIO,SIOB上傳送資料至第二資料I/O線LIO,LIOB(即一讀取作業)，或是在該第二資料I/O線LIO,LIOB上傳送資料至該等第一資料I/O線SIO,SIOB(即一寫入作業)。在該半導體裝置1的啟動作業期間，該感測放大器100能夠在該等第一資料I/O線SIO,SIOB與該等各別的第二資料I/O線LIO,LIOB之間維持電性連接。
該感測放大器100包括一資料線連接單元110與一複合式資料傳輸單元120。在第3圖中，該資料線連接單元110回應於一I/O開關信號IOSW而耦合該等第一資料I/O線SIO,SIOB至該等各別的第二資料I/O線LIO,LIOB。因此，當該I/O開關信號IOSW被致能時，在該等第二資料I/O線LIO,LIOB上的資料(也就是含有該資料的一信號)可被傳送至該等第一資料I/O線SIO,SIOB，且同樣地，在該等第一資料I/O線SIO,SIOB上的資料(也就是含有該資料的一信號)可被傳送至該等第二資料I/O線LIO,LIOB。
該複合式資料傳輸單元120回應於該I/O開關信號IOSW而耦合至該等第一資料I/O線SIO,SIOB與該等第二資料I/O線LIO,LIOB，並回應於一感測放大器致能信號LASEN或是由LASEN取得的一驅動感測放大器致能信號LASEND，而差動地放大在該等第一資料I/O線SIO,SIOB上的資料信號。換言之，當該感測器放大器致能信號LASEN或該驅動感測放大器致能信號LASEND被致能時，該複合式資料傳輸單元120差動地放大在該等第一資料I/O線SIO,SIOB上的資料，並傳送該放大的資料至該等第二資料I/O線LIO,LIOB，或是放大自該等第二資料I/O線LIO,LIOB所傳送的資料。
在本發明一具體實施例中，該I/O開關信號IOSW為由一啟動信號及一列選擇信號所產生的信號，並用於選擇該等第二資料I/O線LIO,LIOB來耦合於該等第一資料I/O線SIO,SIOB。該啟動信號為一種回應於一外部施加的啟動命令(例如來自一控制器的信號)所產生的信號，如此該半導體裝置1在一預充電狀態下被用以執行一讀取或寫入作業。該列選擇信號為該選擇半導體裝置1之一列記憶體區塊的信號，例如其可為用於選擇一字元線的信號。
因為該感測放大器100回應於該I/O開關信號IOSW而耦合該等第一資料I/O線SIO,SIOB至該等第二資料I/O線LIO,LIOB，當該半導體裝置1在一啟動狀態時，該感測放大器100持續地耦合該等第一資料I/O線SIO,SIOB至該等第二資料I/O線LIO,LIOB。
該感測放大器致能信號LASEN為由一內部讀取信號或一內部寫入信號產生的信號，其係在當一讀取或寫入命令由一像是控制器的外部裝置施加時，該信號在該半導體裝置1內部產生，所以該半導體裝置1能夠執行該讀取或寫入作業。該驅動感測放大器致能信號LASEND由該感測放大器致能信號LASEN產生，並將在以下詳細說明。
雖然資料線連接單元110在該啟動作業期間實質地維持該等第一資料I/O線SIO,SIOB與該等第二資料I/O線LIO,LIOB之電性連接，根據本發明一具體實施例之感測放大器100能夠準確地執行該讀取或寫入作業，因為該複合式資料傳輸單元120在一寫入作業以及在一讀取作業中會差動地放大該等第一資料I/O線SIO,SIOB。詳細而言，雖然該等第一資料I/O線SIO,SIOB在該啟動作業期間持續地耦合至該等第二資料I/O線LIO,LIOB，該複合式資料傳輸單元120在一讀取作業當中，使得在該等第一資料I/O線SIO,SIOB上的資料被正確地傳送至該等第二資料I/O線LIO,LIOB，且同樣地，該複合式資料傳輸單元120在一寫入作業中，使得在該等第二資料I/O線LIO,LIOB上的資料被正確地傳送至該等第一資料I/O線SIO,SIOB。
如第3圖所示，該半導體裝置1另包括一預充電單元200。該預充電單元200回應於一驅動預充電信號SIOPC而預充電該等第一資料I/O線SIO,SIOB。詳細而言，該預充電單元200回應於該驅動預充電信號SIOPC而提供一核心電壓VCORE至該等第一資料I/O線SIO,SIOB，藉以使得該等第一資料I/O線SIO,SIOB被預充電至該核心電壓VCORE位準。該核心電壓VCORE為該半導體裝置1之一記憶庫中使用的電壓。該驅動預充電信號SIOPC為可由該預充電信號SIOPCB產生的信號，並在當該半導體裝置1自一像是控制器(例如I/O開關信號IOSW)的外部裝置接收該啟動命令時產生。該驅動預充電信號SIOPC為在當該半導體裝置1自一像是控制器的外部裝置接收該讀取或寫入命令時被除能的一信號，因而產生該內部讀取信號或該內部寫入信號。
雖然第3圖中未示出，該I/O開關信號IOSW由該半導體裝置1的一列解碼器區塊所產生，因為該I/O開關信號IOSW由該啟動信號或該列選擇信號產生，而該驅動感測放大器致能信號LSAEND與該驅動預充電信號SIOPC由該半導體裝置1的一行解碼器區塊所產生。細節將在以下說明。
在第3圖中，該資料線連接單元110包括第一NMOS電晶體N11與第二NMOSN12。該第一NMOS電晶體N11經由其閘極終端接收該I/O開關信號IOSW，並當該I/O開關信號IOSW被致能時耦合該第一資料I/O線SIO至該第二資料I/O線LIO。該第二NMOS電晶體N12經由其閘極終端接收該I/O開關信號IOSW，並當該I/O開關信號IOSW被致能時耦合該第一資料I/O線SIOB至該第二資料I/O線LIOB。
在第3圖中，該複合式資料傳輸單元120包括第三NMOS電晶體N13至第七NMOSN17。第三NMOS電晶體N13經由其閘極終端接收該I/O開關信號IOSW，並且該I/O開關信號IOSW被致能時耦合該第二資料I/O線LIOB至該第五NMOS電晶體N15的一第一終端。第四NMOS電晶體N14經由其閘極終端接收該I/O開關信號IOSW，並當該I/O開關信號IOSW被致能時耦合該第二資料I/O線LIO至該第六NMOS電晶體N16的一第一終端。第五NMOS電晶體N15經由其閘極終端耦合至該第一資料I/O線SIO，並經由其第二終端耦合至第七NMOS電晶體N17的一第一終端。第六NMOS電晶體N16經由其閘極終端耦合至該第一資料I/O線SIOB，並經由其第二終端耦合至第七NMOS電晶體N17的一第一終端。第七NMOS電晶體N17經由其閘極終端接收該驅動感測放大器致能信號LSAEND，並當該驅動感測放大器致能信號LSAEND被致能時耦合其第二終端至該接地電壓終端VSS。因此，該複合式資料傳輸單元120具有一差動放大器電路之組態，並可在當該驅動感測放大器致能信號LSAEND被致能時，被致能來執行該差動放大作業。換言之，當該複合式資料傳輸單元120被致能時，該複合式資料傳輸單元120開啟基於該等第一資料I/O線SIO,SIOB之位準而互補的該等第五NMOS電晶體N15與第六NMOS電晶體N16，並藉此能夠放大在該等第一資料I/O線SIO,SIOB上的資料。
該預充電單元200包括第一PMOS電晶體P11至第三PMOS電晶體P13。該等第一PMOS電晶體P11至第三PMOS電晶體P13各別地經由它們的閘極終端接收該驅動預充電信號SIOPC。因此，當該驅動預充電信號SIOPC被致能時，該等第一PMOS電晶體P11至第三PMOS電晶體P13提供該核心電壓VCORE至該等第一資料I/O線SIO,SIOB，並藉此預充電該等第一資料I/O線SIO,SIOB。
在這種組態中，當該半導體裝置1在該啟動狀態下，該感測放大器100回應於該I/O開關信號IOSW而實質上在整個該啟動狀態中持續地耦合該等第一資料I/O線SIO,SIOB至該等第二資料I/O線LIO,LIOB。因此，當該預充電單元200預充電該等第一資料I/O線SIO,SIOB時，預充電該等第一資料I/O線SIO,SIOB之效果可對該等第二資料I/O線LIO,LIOB有影響。因此，根據本發明一具體實施例的半導體裝置1使其較容易地預充電該等第二資料I/O線LIO,LIOB。
第4圖所示為根據本發明一具體實施例之半導體裝置1的概略組態。如第4圖所示，該半導體裝置1另包括複數記憶體區塊MB、複數區域感測放大器區塊S/A、複數行解碼器區塊Column Dec與複數驅動器區塊A。請參照第3到4圖，該等複數記憶體區塊MB之每一者包括複數位元線BL,BLB，其與該記憶體區塊MB之內的記憶胞進行通訊。雖然未示於第4圖，在每個記憶體區塊MB中該等記憶胞藉由該等位元線感測放大器BLSA與該等位元線BL,BLB進行通訊，且該等第一資料I/O線SIO,SIOB可藉由一行選擇開關CSL耦合至該等位元線BL,BLB。
該等第一資料I/O線SIO,SIOB經由該感測放大器區塊S/A耦合至該等第二資料線LIO,LIOB。基於第3圖中該等第一資料I/O線SIO,SIOB與該等第二資料I/O線LIO,LIOB的數目，該感測放大器區塊S/A包括該半導體裝置1中的所有感測放大器100與預充電單元200。
該行解碼器區塊Column Dec.產生一行選擇信號用於半導體裝置1之行選擇。此外，該Column Dec.產生該感測放大器致能信號LASEN與該預充電信號SIOPCB。如上所述，該感測放大器致能信號LSAEN與該預充電信號SIOPCB回應於該啟動命令與該讀取或寫入命令而於該半導體裝置1之內產生。根據本發明一具體實施例之半導體裝置1用以執行使得該Column Dec.產生該感測放大器致能信號LASEN與該預充電信號SIOPCB。因此，因為該感測放大器致能信號LSAEN與該預充電信號SIOPCB在該Column Dec.中產生，它們與用於該半導體裝置1之行選擇的該行選擇信號(參照第3圖中的CSL)具有實質上相同的傳輸方向。因此，在一讀取或寫入作業中，該讀取或寫入作業能夠更為準確地執行，且一準確作業時間點由於關於該讀取或寫入作業的所有該等複數信號，皆可被傳送到實質上相同方向而可被確保。
如第4圖中一區域A所示，該驅動器區塊310,320位於一些記憶體區塊MB之間。該區域A位在該等記憶體區塊MB之X方向與Y方向交錯處。該驅動器區塊310,320接收該感測放大器致能信號LSAEN、該預充電信號SIOPCB與該I/O開關信號IOSW用來產生該驅動感測放大器致能信號LSAEND與該驅動預充電信號SIOPC。位於該半導體裝置1之區域A中的驅動器區塊310,320能夠放大與驅動自一列解碼器區塊傳送的I/O開關信號IOSW，即在X方向上，以及自該Column Dec.傳送的感測放大器致能信號LSAEN與該預充電信號SIOPCB，即在Y方向上，且該驅動器區塊310,320能夠傳送該等被驅動信號至該感測放大器區塊S/A。如第4圖所示，該驅動器區塊310驅動該感測放大器致能信號LSAEN以產生該驅動感測放大器致能信號LSAEND，而該驅動器區塊320驅動該預充電信號SIOPCB以產生該驅動預充電信號SIOPC。因此，該驅動器區塊310提供該驅動感測放大器致能信號LSAEND至位於該驅動器區塊310之兩側上的感測放大器區塊S/A，而該驅動器區塊320提供該驅動預充電信號SIOPC至位於該驅動器區塊320之一側上同一直線的感測放大器區塊S/A。但是，必須注意到該驅動器區塊310,320之位置並不僅限於如第4圖所示的區域A。也就是說，在一些其他實作中，驅動預充電信號SIOPCB以產生該驅動預充電信號SIOPC的驅動器區塊320可與產生該驅動感測放大器致能信號LSAEND的驅動器區塊310實質上為相同位置，並藉此能夠提供該驅動預充電信號SIOPC至位於該驅動器區塊320兩側上的感測放大器區塊S/A。
在第4圖的區域A中，該驅動器區塊310包括一第一NAND閘極ND1與一第一反向器IV1。該第一NAND閘極ND1接收該感測放大器致能信號LSAEN與該I/O開關信號IOSW。該第一反向器IV1反轉該第一NAND閘極ND1之輸出以產生該驅動感測放大器致能信號LSAEND。該驅動器區塊320包括一第二NAND閘極ND2。該第二NAND閘極ND2接收該預充電信號SIOPCB與該I/O開關信號IOSW以產生該驅動預充電信號SIOPC。位於該區域A中的驅動器區塊310,320驅動感測放大器致能信號LSAEN與該預充電信號SIOPCB連同該I/O開關信號IOSW，用以產生該驅動感測放大器致能信號LSAEND與該驅動預充電信號SIOPC。因此，該驅動器區塊310,320能夠在一準確的時間點產生該驅動感測放大器致能信號LSAEND與該驅動預充電信號SIOPC，藉以防止彼此之間發生偏斜。因此，回應於該驅動感測放大器致能信號LSAEND與該驅動預充電信號SIOPC而分別操作的該感測放大器100與該預充電單元200能夠更為精確地操作。因此，該半導體裝置1能夠在更高的速率下更為準確地執行一讀取或寫入作業。
第5圖為根據本發明一具體實施例之半導體裝置1的作業之時序圖。以下將參照第3-5圖說明半導體裝置1之作業。
當一啟動命令ACT由像是一控制器的一外部來源施加時，該I/O開關信號IOSW被致能。請參照第3圖，在該資料線連接單元110中該等第一NMOS電晶體N11與第二NMOS電晶體N12，與在該複合式資料傳輸單元120中該等第三NMOS電晶體N13與第四NMOS電晶體N14接收該I/O開關信號IOSW而被開啟。因此，該等第一資料I/O線SIO,SIOB分別耦合至該等第二資料I/O線LIO,LIOB。第4圖所示，該驅動器區塊320驅動該預充電信號SIOPCB與該I/O開關信號IOSW以產生該驅動預充電信號SIOPC，且該預充電單元200預充電該等第一資料I/O線SIO,SIOB至該核心電壓VCORE位準。此時，因為該等第一資料I/O線SIO,SIOB耦合至該等第二資料I/O線LIO,LIOB，該預充電單元200預充電該等第一資料I/O線SIO,SIOB的效應亦會對於該等第二資料I/O線LIO,LIOB造成影響，且如此可使其更容易地預充電該等第二資料I/O線LIO,LIOB。
當一讀取命令READ在該啟動命令ACT之後被施加時，該感測放大器致能信號LSAEN被致能，且該預充電信號SIOPCB被除能。如第4圖所示，該驅動器區塊310驅動該感測放大器致能信號LSAEN，以致能該驅動感測放大器致能信號LSAEND，且該驅動器區塊320驅動該預充電信號SIOPCB，以除能該驅動預充電信號SIOPC。因此，在該預充電單元200中第一PMOS電晶體P11至第三PMOS電晶體P13皆被關閉，並移除該等第一資料I/O線SIO,SIOB之預充電狀態。再者，因為該第七NMOS電晶體N17被開啟，該複合式資料傳輸單元120被致能，且差動地放大在該等第一資料I/O線SIO,SIOB上的資料以傳送該放大的資料至該等第二資料I/O線LIO,LIOB。當該讀取作業完成時，該預充電信號SIOPCB被再次致能。因為該等第一NMOS電晶體N11與第二NMOS電晶體N12回應於該I/O開關信號IOSW維持該等第一資料I/O線SIO,SIOB與該等第二資料I/O線LIO,LIOB的電性連接，該預充電單元200之預充電效應對於該等第二資料I/O線LIO,LIOB以及該等第一資料I/O線SIO,SIOB皆有影響。
當一寫入命令WRITE之後被施加時，該感測放大器致能信號LSAEN被致能，且該預充電信號SIOPCB被除能。因此，在該等第二資料I/O線LIO,LIOB上的資料可被傳送至該等第一資料I/O線SIO,SIOB，然後該複合式資料傳輸單元120放大傳送到該等第一資料I/O線SIO,SIOB的資料。最後，當一預充電命令PCG被施加時，該I/O開關信號IOSW被除能，且該等第一NMOS電晶體N11至第四NMOS電晶體N14皆被關閉，藉此該等第一資料I/O線SIO,SIOB與該等第二資料I/O線LIO,LIOB的電性連接被移除。
以上所述之該等具體實施例，熟習此項技術者將可了解到該等具體實施例僅做為範例。因此，此處所述的裝置及方法並不受限於所述該等具體實施例。而是此處所述該等裝置必須僅受限於配合以上說明及附屬圖式所依據的該等申請專利範圍。
1．．．半導體裝置
10．．．區域感測放大器
100．．．感測放大器
110．．．資料線連接單元
120．．．複合式資料傳輸單元
200．．．預充電單元
310．．．驅動器區塊
320．．．驅動器區塊
本發明所述之特徵、態樣及具體實施例係配合附屬圖式進行說明，其中：
第1圖為根據先前技術之一種習知半導體裝置；
第2圖為第1圖之一區域感測放大器；
第3圖為根據本發明一具體實施例中之一種感測放大器與具有該感測放大器之半導體裝置的組態之架構圖；
第4圖為根據本發明一具體實施例之半導體裝置的組態圖；以及
第5圖為根據本發明一具體實施例之半導體裝置的作業之時序圖。
1．．．半導體裝置
100．．．感測放大器
110．．．資料線連接單元
120．．．複合式資料傳輸單元
200．．．預充電單元

Claims (20)

  1. 一種感測放大器，其包含：一資料線連接單元，其配置成回應於一I/O開關信號而於一啟動作業期間持續地耦合第一資料I/O線至第二資料I/O線；以及一複合式資料傳輸單元，其配置成回應於一感測放大器致能信號而放大該第一資料I/O線，其中該I/O開關信號由一啟動信號或一列選擇信號產生。
  2. 如申請專利範圍第1項所述之感測放大器，其中該感測放大器致能信號由一讀取或寫入命令產生。
  3. 如申請專利範圍第2項所述之感測放大器，其中該感測放大器致能信號由一行解碼器區塊產生。
  4. 如申請專利範圍第1項所述之感測放大器，其中該複合式資料傳輸單元配置成當該感測放大器致能信號被致能時，即差動地放大在該等第一資料I/O線上的資料並傳送該資料至該等第二資料I/O線，或者基於由該等第二資料I/O線傳送的資料差動地放大該等第一資料I/O線。
  5. 一種半導體裝置，其包含：一感測放大器，其配置成回應於一I/O開關信號與一驅動感測放大器致能信號而於第一資料I/O線與第二資料I/O線之間傳送資料，其中該I/O開關信號由一啟動信號或一列選擇信號產生；以及一預充電單元，其配置成回應於一驅動預充電信號而 預充電該等第一資料I/O線，其中該驅動感測放大器致能信號與該驅動預充電信號由在複數記憶體區塊之間一電路區域中的一個或多個元件產生。
  6. 如申請專利範圍第5項所述之半導體裝置，其中該感測放大器配置成回應於該I/O開關信號而將第一資料I/O線與第二資料I/O線互相耦合，並回應於該驅動感測放大器致能信號，而差動地放大該等第一資料I/O線。
  7. 如申請專利範圍第5項所述之半導體裝置，其中該半導體裝置另包括位於該等記憶體區塊之間該電路區域中的一驅動器區塊，以接收一感測放大器致能信號，一預充電信號，以及該I/O開關信號，以產生該驅動感測器致能信號與該驅動預充電信號。
  8. 如申請專利範圍第7項所述之半導體裝置，其中該感測放大器致能信號由一讀取或寫入命令產生。
  9. 如申請專利範圍第7項所述之半導體裝置，其中該感測放大器致能信號與該預充電信號由一行解碼器區塊產生。
  10. 如申請專利範圍第5項所述之半導體裝置，其中該預充電單元配置成回應於該驅動預充電信號而利用一核心電壓預充電該等第一資料I/O線。
  11. 一種半導體裝置，其包含：指定有複數位元線的第一記憶體區塊與第二記憶體區塊； 一位元線感測放大器，其配置成放大該等複數位元線；第一資料I/O線，其配置成耦合至該等複數位元線；一感測放大器，其配置成回應於一I/O開關信號而於該等第一資料I/O線與一第二資料I/O線之間傳送資料，並於一啟動作業期間持續地維持該等第一資料I/O線與該等第二資料I/O線的電性連接，其中該I/O開關信號由一啟動信號或一列選擇信號產生；以及一預充電單元，其配置成預充電該等第一資料I/O線，其中用於控制該感測放大器的一感測放大器致能信號與用於控制該預充電單元的一預充電信號，在一行解碼器區塊中產生。
  12. 如申請專利範圍第11項所述之半導體裝置，其中該半導體裝置另包括配置成接收該感測放大器致能信號、該預充電信號以及該I/O開關信號的一驅動器區塊，用以產生一驅動感測器致能信號與一驅動預充電信號。
  13. 如申請專利範圍第12項所述之半導體裝置，其中該驅動器區塊位於該等第一記憶體區塊與第二記憶體區塊之間的一電路區域中。
  14. 如申請專利範圍第12項所述之半導體裝置，其中該感測放大器配置成回應於該I/O開關信號而將該等第一資料I/O線與第二資料I/O線互相耦合，並回應於該驅動感測放大器致能信號而差動地放大該第一資料I/O線。
  15. 如申請專利範圍第11項所述之半導體裝置，其中該預充電單元配置成利用一核心電壓預充電該等第一資料I/O線。
  16. 一種半導體裝置，其具有記憶體區塊，包括能夠儲存資料的記憶胞，其中該儲存的資料可經由位元線存取，該半導體裝置包含：連接至該等位元線的第一資料I/O線；第二資料I/O線；一感測放大器，其回應於一I/O開關信號而能夠在一啟動作業期間持續地連接該等第一資料I/O線至該等第二資料I/O線，其中該I/O開關信號藉由包括一控制器的一外部來源所提供的一啟動信號或一列選擇信號所產生。
  17. 如申請專利範圍第16項所述之半導體裝置，其中來自該等記憶胞之資料可被傳送至該等第二資料I/O線，且其中在該等第二資料I/O線上的資料可被傳送至該等記憶胞。
  18. 如申請專利範圍第17項所述之半導體裝置，其中該感測放大器包含：一複合式資料傳輸單元，其配置成差動地放大在該等第一資料I/O線上的一資料信號；以及一資料線連接單元，其配置成連接該等第一資料I/O線與該等第二資料I/O線。
  19. 如申請專利範圍第18項所述之半導體裝置，其中於該啟動作業期間，該I/O開關信號被提供至該複合式資料傳輸 單元與該資料線連接單元，藉以於該啟動作業期間持續地耦合該等第一資料I/O線與該等第二資料I/O線。
  20. 如申請專利範圍第19項所述之半導體裝置，其中於該啟動作業期間，一感測放大器驅動信號被提供至該複合式資料傳輸單元以差動地放大該等第一資料I/O線。
TW100101759A 2010-07-02 2011-01-18 感測放大器與包括該感測放大器的半導體裝置 TWI509627B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100064005A KR101143471B1 (ko) 2010-07-02 2010-07-02 센스앰프 및 이를 포함하는 반도체 장치

Publications (2)

Publication Number Publication Date
TW201203275A TW201203275A (en) 2012-01-16
TWI509627B true TWI509627B (zh) 2015-11-21

Family

ID=45400603

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100101759A TWI509627B (zh) 2010-07-02 2011-01-18 感測放大器與包括該感測放大器的半導體裝置

Country Status (5)

Country Link
US (1) US8300485B2 (zh)
JP (1) JP2012014822A (zh)
KR (1) KR101143471B1 (zh)
CN (1) CN102314928B (zh)
TW (1) TWI509627B (zh)

Families Citing this family (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010025606A (ko) * 2001-01-10 2001-04-06 전준모 치아 씹으면서 간단히 딱는 재료
KR20020060632A (ko) * 2002-04-30 2002-07-18 전준모 칡뿌리 엿을 혼합하여 만든 치아 청소용 재료
KR20120088973A (ko) * 2011-02-01 2012-08-09 삼성전자주식회사 로컬 센스앰프 회로 및 이를 포함하는 반도체 메모리 장치
KR20130043475A (ko) * 2011-10-20 2013-04-30 에스케이하이닉스 주식회사 데이터 전달 회로 및 이를 이용한 반도체 장치
KR20130124749A (ko) * 2012-05-07 2013-11-15 에스케이하이닉스 주식회사 감지 증폭 회로 및 이를 이용하는 반도체 장치
KR101949501B1 (ko) * 2012-08-28 2019-02-18 에스케이하이닉스 주식회사 반도체 장치 및 이를 위한 데이터 출력 회로
KR102043265B1 (ko) * 2012-12-11 2019-11-12 에스케이하이닉스 주식회사 센스앰프 및 이를 포함하는 반도체 장치
US9158667B2 (en) 2013-03-04 2015-10-13 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9224436B2 (en) * 2013-05-24 2015-12-29 Micron Technology, Inc. Apparatuses including a memory array with separate global read and write lines and/or sense amplifier region column select line and related methods
US8964496B2 (en) 2013-07-26 2015-02-24 Micron Technology, Inc. Apparatuses and methods for performing compare operations using sensing circuitry
US8971124B1 (en) 2013-08-08 2015-03-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9153305B2 (en) 2013-08-30 2015-10-06 Micron Technology, Inc. Independently addressable memory array address spaces
US9019785B2 (en) 2013-09-19 2015-04-28 Micron Technology, Inc. Data shifting via a number of isolation devices
US9449675B2 (en) 2013-10-31 2016-09-20 Micron Technology, Inc. Apparatuses and methods for identifying an extremum value stored in an array of memory cells
KR20150051017A (ko) * 2013-11-01 2015-05-11 에스케이하이닉스 주식회사 반도체 집적회로
US9430191B2 (en) 2013-11-08 2016-08-30 Micron Technology, Inc. Division operations for memory
US9934856B2 (en) 2014-03-31 2018-04-03 Micron Technology, Inc. Apparatuses and methods for comparing data patterns in memory
US9704540B2 (en) 2014-06-05 2017-07-11 Micron Technology, Inc. Apparatuses and methods for parity determination using sensing circuitry
US9711207B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9786335B2 (en) 2014-06-05 2017-10-10 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9830999B2 (en) 2014-06-05 2017-11-28 Micron Technology, Inc. Comparison operations in memory
US9779019B2 (en) 2014-06-05 2017-10-03 Micron Technology, Inc. Data storage layout
US9449674B2 (en) 2014-06-05 2016-09-20 Micron Technology, Inc. Performing logical operations using sensing circuitry
US10074407B2 (en) 2014-06-05 2018-09-11 Micron Technology, Inc. Apparatuses and methods for performing invert operations using sensing circuitry
US9910787B2 (en) 2014-06-05 2018-03-06 Micron Technology, Inc. Virtual address table
US9496023B2 (en) 2014-06-05 2016-11-15 Micron Technology, Inc. Comparison operations on logical representations of values in memory
US9455020B2 (en) 2014-06-05 2016-09-27 Micron Technology, Inc. Apparatuses and methods for performing an exclusive or operation using sensing circuitry
US9711206B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9898252B2 (en) 2014-09-03 2018-02-20 Micron Technology, Inc. Multiplication operations in memory
US9589602B2 (en) 2014-09-03 2017-03-07 Micron Technology, Inc. Comparison operations in memory
US9904515B2 (en) 2014-09-03 2018-02-27 Micron Technology, Inc. Multiplication operations in memory
US10068652B2 (en) 2014-09-03 2018-09-04 Micron Technology, Inc. Apparatuses and methods for determining population count
US9847110B2 (en) 2014-09-03 2017-12-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in multiple columns of an array corresponding to digits of a vector
US9747961B2 (en) 2014-09-03 2017-08-29 Micron Technology, Inc. Division operations in memory
US9740607B2 (en) 2014-09-03 2017-08-22 Micron Technology, Inc. Swap operations in memory
US9836218B2 (en) 2014-10-03 2017-12-05 Micron Technology, Inc. Computing reduction and prefix sum operations in memory
US9940026B2 (en) 2014-10-03 2018-04-10 Micron Technology, Inc. Multidimensional contiguous memory allocation
US10163467B2 (en) 2014-10-16 2018-12-25 Micron Technology, Inc. Multiple endianness compatibility
US10147480B2 (en) 2014-10-24 2018-12-04 Micron Technology, Inc. Sort operation in memory
US9779784B2 (en) 2014-10-29 2017-10-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9747960B2 (en) 2014-12-01 2017-08-29 Micron Technology, Inc. Apparatuses and methods for converting a mask to an index
US10073635B2 (en) 2014-12-01 2018-09-11 Micron Technology, Inc. Multiple endianness compatibility
US10061590B2 (en) 2015-01-07 2018-08-28 Micron Technology, Inc. Generating and executing a control flow
US10032493B2 (en) 2015-01-07 2018-07-24 Micron Technology, Inc. Longest element length determination in memory
KR102280332B1 (ko) 2015-01-26 2021-07-22 에스케이하이닉스 주식회사 센스앰프 및 이를 포함하는 반도체 장치
KR20160094154A (ko) * 2015-01-30 2016-08-09 에스케이하이닉스 주식회사 데이터 전송 회로
US9583163B2 (en) 2015-02-03 2017-02-28 Micron Technology, Inc. Loop structure for operations in memory
EP3254286B1 (en) 2015-02-06 2019-09-11 Micron Technology, INC. Apparatuses and methods for parallel writing to multiple memory device locations
WO2016126472A1 (en) 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for scatter and gather
EP3254287A4 (en) 2015-02-06 2018-08-08 Micron Technology, INC. Apparatuses and methods for memory device as a store for program instructions
CN107408408B (zh) 2015-03-10 2021-03-05 美光科技公司 用于移位决定的装置及方法
US9898253B2 (en) 2015-03-11 2018-02-20 Micron Technology, Inc. Division operations on variable length elements in memory
US9741399B2 (en) 2015-03-11 2017-08-22 Micron Technology, Inc. Data shift by elements of a vector in memory
WO2016144726A1 (en) 2015-03-12 2016-09-15 Micron Technology, Inc. Apparatuses and methods for data movement
US10146537B2 (en) 2015-03-13 2018-12-04 Micron Technology, Inc. Vector population count determination in memory
US10049054B2 (en) 2015-04-01 2018-08-14 Micron Technology, Inc. Virtual register file
US10140104B2 (en) 2015-04-14 2018-11-27 Micron Technology, Inc. Target architecture determination
US9959923B2 (en) 2015-04-16 2018-05-01 Micron Technology, Inc. Apparatuses and methods to reverse data stored in memory
US10073786B2 (en) 2015-05-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for compute enabled cache
US9704541B2 (en) 2015-06-12 2017-07-11 Micron Technology, Inc. Simulating access lines
US9921777B2 (en) 2015-06-22 2018-03-20 Micron Technology, Inc. Apparatuses and methods for data transfer from sensing circuitry to a controller
KR20170013101A (ko) * 2015-07-27 2017-02-06 에스케이하이닉스 주식회사 입출력라인구동회로를 포함하는 반도체장치 및 반도체시스템
US9996479B2 (en) 2015-08-17 2018-06-12 Micron Technology, Inc. Encryption of executables in computational memory
US9905276B2 (en) 2015-12-21 2018-02-27 Micron Technology, Inc. Control of sensing components in association with performing operations
US9952925B2 (en) 2016-01-06 2018-04-24 Micron Technology, Inc. Error code calculation on sensing circuitry
US10048888B2 (en) 2016-02-10 2018-08-14 Micron Technology, Inc. Apparatuses and methods for partitioned parallel data movement
US9892767B2 (en) 2016-02-12 2018-02-13 Micron Technology, Inc. Data gathering in memory
US9971541B2 (en) 2016-02-17 2018-05-15 Micron Technology, Inc. Apparatuses and methods for data movement
US9899070B2 (en) 2016-02-19 2018-02-20 Micron Technology, Inc. Modified decode for corner turn
US10956439B2 (en) 2016-02-19 2021-03-23 Micron Technology, Inc. Data transfer with a bit vector operation device
KR102507170B1 (ko) * 2016-02-29 2023-03-09 에스케이하이닉스 주식회사 센스 앰프 및 이를 포함하는 반도체 장치의 입/출력 회로
US9697876B1 (en) 2016-03-01 2017-07-04 Micron Technology, Inc. Vertical bit vector shift in memory
US9997232B2 (en) 2016-03-10 2018-06-12 Micron Technology, Inc. Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations
US10262721B2 (en) 2016-03-10 2019-04-16 Micron Technology, Inc. Apparatuses and methods for cache invalidate
US10379772B2 (en) 2016-03-16 2019-08-13 Micron Technology, Inc. Apparatuses and methods for operations using compressed and decompressed data
US9910637B2 (en) 2016-03-17 2018-03-06 Micron Technology, Inc. Signed division in memory
US10388393B2 (en) 2016-03-22 2019-08-20 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US11074988B2 (en) 2016-03-22 2021-07-27 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10120740B2 (en) 2016-03-22 2018-11-06 Micron Technology, Inc. Apparatus and methods for debugging on a memory device
US10977033B2 (en) 2016-03-25 2021-04-13 Micron Technology, Inc. Mask patterns generated in memory from seed vectors
US10474581B2 (en) 2016-03-25 2019-11-12 Micron Technology, Inc. Apparatuses and methods for cache operations
US10074416B2 (en) 2016-03-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for data movement
US10430244B2 (en) 2016-03-28 2019-10-01 Micron Technology, Inc. Apparatuses and methods to determine timing of operations
US10453502B2 (en) 2016-04-04 2019-10-22 Micron Technology, Inc. Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions
US10607665B2 (en) 2016-04-07 2020-03-31 Micron Technology, Inc. Span mask generation
US9818459B2 (en) 2016-04-19 2017-11-14 Micron Technology, Inc. Invert operations using sensing circuitry
US10153008B2 (en) 2016-04-20 2018-12-11 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US9659605B1 (en) 2016-04-20 2017-05-23 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US10042608B2 (en) 2016-05-11 2018-08-07 Micron Technology, Inc. Signed division in memory
US9659610B1 (en) 2016-05-18 2017-05-23 Micron Technology, Inc. Apparatuses and methods for shifting data
US10049707B2 (en) 2016-06-03 2018-08-14 Micron Technology, Inc. Shifting data
US10387046B2 (en) 2016-06-22 2019-08-20 Micron Technology, Inc. Bank to bank data transfer
US10037785B2 (en) 2016-07-08 2018-07-31 Micron Technology, Inc. Scan chain operation in sensing circuitry
US10388360B2 (en) 2016-07-19 2019-08-20 Micron Technology, Inc. Utilization of data stored in an edge section of an array
US10387299B2 (en) 2016-07-20 2019-08-20 Micron Technology, Inc. Apparatuses and methods for transferring data
US10733089B2 (en) 2016-07-20 2020-08-04 Micron Technology, Inc. Apparatuses and methods for write address tracking
US9972367B2 (en) 2016-07-21 2018-05-15 Micron Technology, Inc. Shifting data in sensing circuitry
US9767864B1 (en) 2016-07-21 2017-09-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in a sensing circuitry element
US10303632B2 (en) 2016-07-26 2019-05-28 Micron Technology, Inc. Accessing status information
US10468087B2 (en) 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
US9990181B2 (en) 2016-08-03 2018-06-05 Micron Technology, Inc. Apparatuses and methods for random number generation
US11029951B2 (en) 2016-08-15 2021-06-08 Micron Technology, Inc. Smallest or largest value element determination
US10606587B2 (en) 2016-08-24 2020-03-31 Micron Technology, Inc. Apparatus and methods related to microcode instructions indicating instruction types
US10466928B2 (en) 2016-09-15 2019-11-05 Micron Technology, Inc. Updating a register in memory
US10387058B2 (en) 2016-09-29 2019-08-20 Micron Technology, Inc. Apparatuses and methods to change data category values
US10014034B2 (en) 2016-10-06 2018-07-03 Micron Technology, Inc. Shifting data in sensing circuitry
US10529409B2 (en) 2016-10-13 2020-01-07 Micron Technology, Inc. Apparatuses and methods to perform logical operations using sensing circuitry
US9805772B1 (en) 2016-10-20 2017-10-31 Micron Technology, Inc. Apparatuses and methods to selectively perform logical operations
US10373666B2 (en) 2016-11-08 2019-08-06 Micron Technology, Inc. Apparatuses and methods for compute components formed over an array of memory cells
US10423353B2 (en) 2016-11-11 2019-09-24 Micron Technology, Inc. Apparatuses and methods for memory alignment
US9761300B1 (en) 2016-11-22 2017-09-12 Micron Technology, Inc. Data shift apparatuses and methods
US10402340B2 (en) 2017-02-21 2019-09-03 Micron Technology, Inc. Memory array page table walk
US10268389B2 (en) 2017-02-22 2019-04-23 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10403352B2 (en) 2017-02-22 2019-09-03 Micron Technology, Inc. Apparatuses and methods for compute in data path
US10838899B2 (en) 2017-03-21 2020-11-17 Micron Technology, Inc. Apparatuses and methods for in-memory data switching networks
US11222260B2 (en) 2017-03-22 2022-01-11 Micron Technology, Inc. Apparatuses and methods for operating neural networks
US10185674B2 (en) 2017-03-22 2019-01-22 Micron Technology, Inc. Apparatus and methods for in data path compute operations
US10049721B1 (en) 2017-03-27 2018-08-14 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10147467B2 (en) 2017-04-17 2018-12-04 Micron Technology, Inc. Element value comparison in memory
US10043570B1 (en) 2017-04-17 2018-08-07 Micron Technology, Inc. Signed element compare in memory
US9997212B1 (en) 2017-04-24 2018-06-12 Micron Technology, Inc. Accessing data in memory
US10942843B2 (en) 2017-04-25 2021-03-09 Micron Technology, Inc. Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes
US10236038B2 (en) 2017-05-15 2019-03-19 Micron Technology, Inc. Bank to bank data transfer
US10068664B1 (en) 2017-05-19 2018-09-04 Micron Technology, Inc. Column repair in memory
US10013197B1 (en) 2017-06-01 2018-07-03 Micron Technology, Inc. Shift skip
US10152271B1 (en) 2017-06-07 2018-12-11 Micron Technology, Inc. Data replication
US10262701B2 (en) 2017-06-07 2019-04-16 Micron Technology, Inc. Data transfer between subarrays in memory
US10318168B2 (en) 2017-06-19 2019-06-11 Micron Technology, Inc. Apparatuses and methods for simultaneous in data path compute operations
US10162005B1 (en) 2017-08-09 2018-12-25 Micron Technology, Inc. Scan chain operations
US10534553B2 (en) 2017-08-30 2020-01-14 Micron Technology, Inc. Memory array accessibility
US10416927B2 (en) 2017-08-31 2019-09-17 Micron Technology, Inc. Processing in memory
US10741239B2 (en) 2017-08-31 2020-08-11 Micron Technology, Inc. Processing in memory device including a row address strobe manager
US10346092B2 (en) 2017-08-31 2019-07-09 Micron Technology, Inc. Apparatuses and methods for in-memory operations using timing circuitry
US10409739B2 (en) 2017-10-24 2019-09-10 Micron Technology, Inc. Command selection policy
US10522210B2 (en) 2017-12-14 2019-12-31 Micron Technology, Inc. Apparatuses and methods for subarray addressing
US10332586B1 (en) 2017-12-19 2019-06-25 Micron Technology, Inc. Apparatuses and methods for subrow addressing
JP6490840B1 (ja) * 2018-01-05 2019-03-27 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス
US10614875B2 (en) 2018-01-30 2020-04-07 Micron Technology, Inc. Logical operations using memory cells
US11194477B2 (en) 2018-01-31 2021-12-07 Micron Technology, Inc. Determination of a match between data values stored by three or more arrays
US10437557B2 (en) 2018-01-31 2019-10-08 Micron Technology, Inc. Determination of a match between data values stored by several arrays
KR102476789B1 (ko) 2018-03-16 2022-12-13 에스케이하이닉스 주식회사 센스 앰프 및 이를 이용한 반도체 메모리 장치
US10725696B2 (en) 2018-04-12 2020-07-28 Micron Technology, Inc. Command selection policy with read priority
US10440341B1 (en) 2018-06-07 2019-10-08 Micron Technology, Inc. Image processor formed in an array of memory cells
US11175915B2 (en) 2018-10-10 2021-11-16 Micron Technology, Inc. Vector registers implemented in memory
US10769071B2 (en) 2018-10-10 2020-09-08 Micron Technology, Inc. Coherent memory access
US10483978B1 (en) 2018-10-16 2019-11-19 Micron Technology, Inc. Memory device processing
US11184446B2 (en) 2018-12-05 2021-11-23 Micron Technology, Inc. Methods and apparatus for incentivizing participation in fog networks
US12118056B2 (en) 2019-05-03 2024-10-15 Micron Technology, Inc. Methods and apparatus for performing matrix transformations within a memory array
US10867655B1 (en) 2019-07-08 2020-12-15 Micron Technology, Inc. Methods and apparatus for dynamically adjusting performance of partitioned memory
US11360768B2 (en) 2019-08-14 2022-06-14 Micron Technolgy, Inc. Bit string operations in memory
CN110851391B (zh) * 2019-10-31 2021-04-13 中国航发南方工业有限公司 数据存储装置
US11449577B2 (en) 2019-11-20 2022-09-20 Micron Technology, Inc. Methods and apparatus for performing video processing matrix operations within a memory array
US11853385B2 (en) 2019-12-05 2023-12-26 Micron Technology, Inc. Methods and apparatus for performing diversity matrix operations within a memory array
US11227641B1 (en) 2020-07-21 2022-01-18 Micron Technology, Inc. Arithmetic operations in memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080074914A1 (en) * 2006-09-21 2008-03-27 Memocom Corp. Memory devices with sense amplifiers
US7564729B2 (en) * 2005-07-27 2009-07-21 International Business Machines Corporation Differential and hierarchical sensing for memory circuits

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4197755B2 (ja) * 1997-11-19 2008-12-17 富士通株式会社 信号伝送システム、該信号伝送システムのレシーバ回路、および、該信号伝送システムが適用される半導体記憶装置
US20030156486A1 (en) * 2002-02-20 2003-08-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device capable of reading at high speed
JP2004103081A (ja) * 2002-09-06 2004-04-02 Renesas Technology Corp 半導体記憶装置
KR100482405B1 (ko) * 2002-11-01 2005-04-14 삼성전자주식회사 계층구조의 데이터 입출력 라인을 갖는 반도체 메모리장치및 그 프리차지방법
US20080291746A1 (en) * 2003-11-06 2008-11-27 Toshio Sunaga Semiconductor Storage Device and Burst Operation Method
JP4221329B2 (ja) 2004-04-28 2009-02-12 パナソニック株式会社 半導体記憶装置
KR100618836B1 (ko) 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
KR100618844B1 (ko) 2004-07-13 2006-09-01 삼성전자주식회사 개선된 동작 주파수를 가지는 로컬 센스 증폭 회로 및반도체 메모리 장치
KR100555568B1 (ko) * 2004-08-03 2006-03-03 삼성전자주식회사 온/오프 제어가 가능한 로컬 센스 증폭 회로를 구비하는반도체 메모리 장치
JP4909619B2 (ja) 2006-04-13 2012-04-04 パナソニック株式会社 半導体記憶装置
KR100763247B1 (ko) 2006-05-25 2007-10-04 삼성전자주식회사 로컬 센스앰프를 갖는 반도체 메모리 장치
KR100763253B1 (ko) 2006-05-30 2007-10-04 삼성전자주식회사 반도체 메모리 장치 및 그에 따른 프리차아지 방법
KR100878313B1 (ko) 2007-06-11 2009-01-14 주식회사 하이닉스반도체 데이터 입출력 라인 제어 회로 및 이를 포함하는 반도체집적 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7564729B2 (en) * 2005-07-27 2009-07-21 International Business Machines Corporation Differential and hierarchical sensing for memory circuits
US20080074914A1 (en) * 2006-09-21 2008-03-27 Memocom Corp. Memory devices with sense amplifiers

Also Published As

Publication number Publication date
US20120005397A1 (en) 2012-01-05
KR20120003246A (ko) 2012-01-10
CN102314928A (zh) 2012-01-11
JP2012014822A (ja) 2012-01-19
KR101143471B1 (ko) 2012-05-11
CN102314928B (zh) 2015-07-29
US8300485B2 (en) 2012-10-30
TW201203275A (en) 2012-01-16

Similar Documents

Publication Publication Date Title
TWI509627B (zh) 感測放大器與包括該感測放大器的半導體裝置
US8559254B2 (en) Precharging circuit and semiconductor memory device including the same
US7502269B2 (en) Semiconductor memory device capable of controlling drivability of overdriver
CN106067315B (zh) 感测放大器及包括其的半导体器件
US7477558B2 (en) Semiconductor memory device, a local precharge circuit and method thereof
US20070153592A1 (en) Over driving control signal generator in semiconductor memory device
JP2009004076A (ja) 入／出力ライン感知増幅器及びそれを用いた半導体メモリ装置
KR20210149194A (ko) 감지 증폭기 신호 부스트
US9947385B1 (en) Data sense amplification circuit and semiconductor memory device including the same
US8687447B2 (en) Semiconductor memory apparatus and test method using the same
KR100761381B1 (ko) 비트라인 센스앰프 미스매치판단이 가능한 메모리장치.
KR20150064880A (ko) 반도체 장치 및 그의 구동방법
KR102043265B1 (ko) 센스앰프 및 이를 포함하는 반도체 장치
JP4166994B2 (ja) メモリ関連回路
US20070230258A1 (en) Semiconductor memory device for controlling bit line sense amplifying operation using row and column addresses
US9019789B2 (en) Semiconductor integrated circuit having differential signal transmission structure and method for driving the same
US6643201B2 (en) Memory device having read charge control, write charge control and floating or precharge circuits
KR20160091746A (ko) 센스앰프 및 이를 포함하는 반도체 장치
KR101895420B1 (ko) 센스 앰프 제어 회로 및 이를 포함하는 반도체 메모리 장치
US8971142B2 (en) Semiconductor memory device and method of operating the same
KR100762905B1 (ko) 입출력 라인 프리차지 회로 및 그를 포함하는 반도체메모리 장치
KR100813524B1 (ko) 비트라인 센스앰프 드라이버 및 이를 이용한 비트라인 센싱방법
KR20080061956A (ko) 반도체 메모리 장치 및 그의 레이아웃 방법
KR100806607B1 (ko) 반도체 메모리 장치
KR100808589B1 (ko) 반도체 메모리 장치의 입출력 라인 프리차지 회로