TWI501715B - Multilayer printed circuit board and manufacturing method thereof - Google Patents

Multilayer printed circuit board and manufacturing method thereof Download PDF

Info

Publication number
TWI501715B
TWI501715B TW102145792A TW102145792A TWI501715B TW I501715 B TWI501715 B TW I501715B TW 102145792 A TW102145792 A TW 102145792A TW 102145792 A TW102145792 A TW 102145792A TW I501715 B TWI501715 B TW I501715B
Authority
TW
Taiwan
Prior art keywords
layer
build
circuit
resin layer
multilayer printed
Prior art date
Application number
TW102145792A
Other languages
English (en)
Other versions
TW201448701A (zh
Inventor
Kazuhiro Osawa
Toshifumi Matsushima
Fujio Kuwako
Original Assignee
Mitsui Mining & Smelting Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining & Smelting Co filed Critical Mitsui Mining & Smelting Co
Publication of TW201448701A publication Critical patent/TW201448701A/zh
Application granted granted Critical
Publication of TWI501715B publication Critical patent/TWI501715B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

多層印刷電路板及其製造方法
本發明係關於一種多層印刷電路板及其製造方法。特別關於一種藉由增層(build up)法所製造的多層印刷電路板。
自以往以來，多層印刷電路板為了達成加速信號傳遞速度，且減少做為印刷電路板之搭載面積的目的等，故廣泛使用至今。該多層印刷電路板係安裝各種電子零件而使用者。電子零件係使用銲錫回焊(reflow)法、打線接合(wire bonding)法等的各種方法來安裝至該多層印刷電路板。此時，當多層印刷電路板產生「翹曲」、「扭曲」、「尺寸變化」時，即無法進行良好的電子零件的安裝，故不佳。尤其是在使用增層法做為多層印刷電路板的製造方法時，由於在加工途中，也易於產生「翹曲」、「扭曲」、「尺寸變化」，因此至今已提倡了用以解決該等現象的各種技術。以下例示此種先前技術。
專利文獻1(日本專利申請：特開平11-261228號公報)中係揭示以提供一種X-Y方向及Z方向的尺寸變化小、且表面之波形起伏及翹曲少的多層印刷電路板為目的，其係「一種將層間樹脂絕緣層與導體層交替疊層於核心(core)基板而成的多層印刷電路板，其係將核心基板疊層6層以上厚度 為0.15mm以下的預浸材(prepreg)而形成，該預浸材係於玻璃布等之低熱膨脹纖維的布中浸漬有雙馬來醯亞胺-三氮雜苯(bismaleimide-triazine)樹脂者。此時，藉由將浸漬有樹脂之預浸材的每片厚度薄化並增加片數，來防止疊層預浸材而成的基板，亦即多層印刷電路板之X-Y方向的尺寸變化、翹曲」的方法。
專利文獻2(日本專利申請：特開2003-086941號 公報)中係揭示以提供一種降低熱履歷導致翹曲之產生，並且易於以精細圖案(fine pattern)形成最外層之導體層的印刷電路板為目的，而採用「一種印刷電路板，係藉由在內層電路基板之表面交替增層設置複數層絕緣樹脂層與導體層所形成者，其特徵在於：最外層的絕緣樹脂層係形成為不含有玻璃布(glass cloth)做為基材之樹脂主體的層，並且從最外層起第2層的絕緣樹脂層係形成為含有玻璃布做為基材的層。」。
專利文獻3(日本專利申請：特開2004-342827號 公報)中係揭示以相較於在IVH(Interstitial Via Hole，內連導通孔)內充填樹脂，僅以樹脂層增層疊層之多層印刷電路板，獲得翹曲、扭曲小、彈性率高的多層印刷電路板，且相較於僅以預浸材製作的多層印刷電路板，獲得表面凹凸優異，耐熱性、耐遷移(migration)性優異的印刷電路板為目的，而採用「在具有IVH之內層板的表背形成有機薄膜(film)基材樹脂組成物或無基材補強的樹脂組成物層並進行IVH的充填，至少最外層係設為形成有纖維不織布基材補強之樹脂組成物層之構造的印刷電路板」之製造方法。
專利文獻4(日本專利申請：特開2008-307886號 公報)中係揭示以提供一種降低翹曲之覆金屬箔疊層板與多層疊層板的製造方法為目的，而採用「一種覆金屬箔疊層板的製造方法，其特徵在於包括：第1步驟，將配置金屬箔於預浸材所形成的疊層體，以預定的成形溫度及預定的第1成形壓力進行加熱加壓；第2步驟，自前述第1步驟進行前述加熱加壓後之預定的時點起至少5分鐘以上的期間，一面以壓力比為前述第1成形壓力之0.4以下的第2成形壓力將前述疊層體加壓，一面將前述疊層體的溫度，保持為較前述預浸材成為最低熔融黏度的溫度低5℃的溫度以上；及第3步驟，自前述預定的時點起經過30分鐘以上之後，將前述疊層體冷卻而成形。」。
然而，關於上述專利文獻1至專利文獻4任一者 所揭示的發明，均已被指出在實際操作中有各種問題，而且無法完全解決多層印刷電路板之「翹曲」、「扭曲」、「尺寸變化」的各種問題。考量上述各引證文獻所揭示的發明，有以下的問題。
在專利文獻1所揭示的技術中，有「將預浸材疊 層6層以上而形成」的限制，且在多層印刷電路板之Z方向的層構成上受到限制，因此即使可防止多層印刷電路板之X-Y方向的尺寸變化、翹曲，若欲將Z方向的厚度薄化，也有一定的極限。
此外，依據專利文獻2所揭示的技術，在藉由增 層法所獲得的印刷電路板中，必須滿足「最外層的絕緣樹脂層係形成為不含有玻璃布做為基材之樹脂主體的層」、及「從最 外層起第2層的絕緣樹脂層係形成為含有玻璃布做為基材的層」之2個條件。
依據專利文獻3所揭示的技術，必須滿足「在具 有IVH之內層板的表背形成有機薄膜基材樹脂組成物或無基材補強的樹脂組成物層之後進行IVH的充填」、及「至少最外層係形成有纖維不織布基材補強的樹脂組成物層」之2個條件。
再者，依據專利文獻4所揭示的技術，如其所揭 示之「第2步驟，自前述第1步驟進行前述加熱加壓後之預定的時點起至少5分鐘以上的期間，一面以壓力比為前述第1成形壓力之0.4以下的第2成形壓力將前述疊層體加壓，一面將前述疊層體的溫度，保持為較前述預浸材成為最低熔融黏度的溫度低5℃的溫度以上… 」，製造步驟複雜化，且在所獲得之製品的品質上易於產生參差不齊。
綜上所述可理解，乃期待一種可減低使用習知之 增層法所獲得之多層印刷電路板的「翹曲」、「扭曲」、「尺寸變化」的現象，而且，該等現象之參差不齊較少的多層印刷電路板，及簡化該多層印刷電路板之製造方法。
因此，經致力研究之結果，本案發明人等終至認知僅單純靠製造方法的變更、多層印刷電路板之層構成的變更，極難將使用增層法所獲得之多層印刷電路板的「翹曲」、「扭曲」、「尺寸變化」抑制為無參差不齊。結果，乃思及藉由採用以下的技術思想，即使該多層印刷電路板產生輕度的「翹曲」、「扭曲」、「尺寸變化」，也可減少印刷電路板製品間的參差不 齊。以下敘述本案申請之發明的概要。
1、多層印刷電路板
本案申請之多層印刷電路板係在核心基板的兩面設有2層以上之增層電路層者，其特徵在於：構成該多層印刷電路板的該核心基板，其絕緣層的厚度為150μm以下，且在加入有骨架材之絕緣層的兩面包括有內層電路，而且，該加入有骨架材之絕緣層的X-Y方向線膨脹率為0ppm/℃至20ppm/℃；設於該核心基板之兩面的第1增層電路層及設於該第1增層電路層之表面的第2增層電路層，係由銅電路層、及X-Y方向線膨脹率為1ppm/℃至50ppm/℃的絕緣樹脂層所構成，而且，該絕緣樹脂層之X方向線膨脹率(Bx)的值與Y方向線膨脹率(By)的值滿足[Bx]/[By]=0.9至1.1的關係。
本案申請之多層印刷電路板之構成前述第1增層電路層及第2增層電路層的絕緣樹脂層，其在25℃下的拉伸彈性率係以5GPa至10GPa為佳。
本案申請之多層印刷電路板之構成前述第1增層電路層及第2增層電路層的絕緣樹脂層，其厚度係以20μm至80μm為佳。
本案申請之多層印刷電路板之構成前述第1增層電路層及第2增層電路層的絕緣樹脂層，其介電常數係以3.5以下為佳。
本案申請之多層印刷電路板的最外層，係以設有包括25℃下之拉伸彈性率未達5.0GPa之絕緣樹脂層的增層電路層為佳。
2、多層印刷電路板之製造方法
本案申請之多層印刷電路板之製造方法係包括以下2個製造方法的概念。因此，稱為第1製造方法與第2製造方法。
<第1製造方法>
該第1製造方法係一種上述多層印刷電路板的製造方法，其特徵在於包括以下的步驟1至步驟3。
步驟1：使用在絕緣層之厚度為150μm以下，X-Y方向線膨脹率為0ppm/℃至20ppm/℃之加入有骨架材之絕緣層的表面包括銅箔層的覆銅箔疊層板來形成內層電路，而獲得核心基板。
步驟2：使用在銅箔表面形成有半硬化樹脂層之附有半硬化樹脂層之銅箔，並使該附有半硬化樹脂層之銅箔的半硬化樹脂層側抵接於前述核心基板的兩面進行疊層，而進行電路形成，藉此而獲得附有第1增層電路層之疊層板，其中該半硬化樹脂層係硬化後之絕緣樹脂層之X-Y方向線膨脹率成為1ppm/℃至50ppm/℃者。
步驟3：將使該附有半硬化樹脂層之銅箔的半硬化樹脂層抵接於附有第1增層電路層之疊層板的表面，且進一步形成由絕緣樹脂層與銅箔層所構成的增層層，而進行電路形成的操作設為第1單位步驟，對於該附有第1增層電路層之疊層板的兩面，重複進行該第1單位步驟n1 次(n1 ≧1的整數)，而獲得在核心基板的兩面包括(4+2n1 )層之層構成之增層層的多層印刷電路板。
<第2製造方法>
該第2製造方法係一種上述多層印刷電路板之製造方法，其特徵在於包括以下的步驟1至步驟4。
步驟1：使用在絕緣層之厚度為150μm以下，X-Y方向線膨脹率為0ppm/℃至20ppm/℃之加入有骨架材之絕緣層的表面包括銅箔層的覆銅箔疊層板來形成內層電路，而獲得核心基板。
步驟2：使用在銅箔表面形成有半硬化樹脂層之附有半硬化樹脂層之銅箔，並使該附有半硬化樹脂層之銅箔的半硬化樹脂層側抵接於前述核心基板的兩面進行疊層，而進行電路形成，藉此而獲得附有第1增層電路層之疊層板，其中該半硬化樹脂層係硬化後之絕緣樹脂層之X-Y方向線膨脹率成為1ppm/℃至50ppm/℃者。
步驟3：將使該附有半硬化樹脂層之銅箔的半硬化樹脂層抵接於附有第1增層電路層之疊層板的表面，且進一步形成由絕緣樹脂層與銅箔層所構成的增層層，而進行電路形成的操作設為第1單位步驟，對於該附有第1增層電路層之疊層板的兩面，重複進行該第1單位步驟n1 次(n1 ≧1的整數)，而獲得在核心基板的兩面包括(4+2n1 )層之增層電路層的多層印刷電路板。
步驟4：將使用形成有硬化後在25℃下之拉伸彈性率未達5.0GPa之半硬化樹脂層之附有半硬化樹脂層之銅箔，並使該附有半硬化樹脂層之銅箔的半硬化樹脂層側抵接於使用該第1單位步驟所形成之(4+2n1 )層之增層電路層的表 面進行疊層，而進行電路形成之操作設為第2單位步驟，並將該第2單位步驟重複進行n2 次(n2 ≧1的整數)，而獲得在核心基板的兩面包括{4+2(n1 +n2 )}層之層構成的增層層，而且，於最外層配置有包括25℃下之拉伸彈性率未達5.0GPa之絕緣樹脂層之增層電路層的多層印刷電路板。
本案申請之多層印刷電路板係藉由使該核心基板之絕緣層之X-Y方向線膨脹率、與構成設於其兩面之增層電路層之絕緣樹脂層之X-Y方向線膨脹率掌握上述條件及關係，而將在核心基板之兩面包括2層以上之增層電路層之多層印刷電路板的「翹曲」、「扭曲」、「尺寸變化」，確實地降低至無參差不齊者。
1‧‧‧多層印刷電路板
2‧‧‧核心基板
3a‧‧‧第1增層層
3b‧‧‧第2增層層
10‧‧‧加入有骨架材之絕緣層
11‧‧‧絕緣層構成樹脂
12‧‧‧骨架材
14‧‧‧銅箔層
15‧‧‧半硬化樹脂層側
20‧‧‧層間導通鍍覆
21‧‧‧跳躍盲孔
22‧‧‧內層電路
23‧‧‧銅電路層
24‧‧‧銅電路層
25‧‧‧電路
30‧‧‧絕緣樹脂層
31‧‧‧絕緣樹脂層
32‧‧‧絕緣樹脂層
40‧‧‧覆銅箔疊層板
50‧‧‧附有半硬化樹脂層之銅箔
51‧‧‧附有第1增層電路層之疊層板
52‧‧‧多層覆銅箔疊層板
Bu1‧‧‧第1增層電路層
Bu2‧‧‧第2增層電路層
Bu3‧‧‧第3增層電路層
Bu4‧‧‧第4增層電路層
Bx‧‧‧X方向線膨脹率
By‧‧‧Y方向線膨脹率
DMA‧‧‧黏彈性測量裝置
Tg‧‧‧玻璃轉移溫度
第1圖係本案申請之多層印刷電路板的示意剖面圖。
第2圖係用以說明本案申請之多層印刷電路板之製造步驟的示意圖。
第3圖係用以說明本案申請之多層印刷電路板之製造步驟的示意圖。
第4圖係用以說明本案申請之多層印刷電路板之製造步驟的示意圖。
第5圖係用以說明本案申請之多層印刷電路板之製造步驟的示意圖。
第6圖係本案申請之8層的多層印刷電路板的示意剖面 圖。
以下敘述本案申請之多層印刷電路板的形態、及本案申請之多層印刷電路板之製造方法的形態。
1、多層印刷電路板的形態
本案申請之多層印刷電路板1係在核心基板2的兩面包括2層以上的第1增層電路層Bu1、及第2增層電路層Bu2，且包括有第1圖中做為剖面示意圖所示的層構成。構成本案申請之該多層印刷電路板1的「第1增層電路層Bu1」及「第2增層電路層Bu2」，只要滿足以下所述的條件，即使第3層以後的增層電路層無法滿足本案發明中所稱之較佳的條件，也可降低「翹曲」、「扭曲」、「尺寸變化」。
以下一面參照第1圖一面說明本案申請之多層印刷電路板1。另外，在該第1圖中，係顯示做為包括有2層之第1增層電路層Bu1、第2增層電路層Bu2的層構成，且在該處包括有做為層間導通手段的跳躍盲孔21的形態。在以下的說明中，盡可能地依本案申請之多層印刷電路板1的每一構成要素進行說明。
核心基板：在此，構成本案申請之多層印刷電路板1的該核心基板2，係以絕緣層的厚度為150μm以下，在加入有骨架材之絕緣層的兩面包括內層電路，而且，該加入有骨架材之絕緣層之X-Y方向線膨脹率為0ppm/℃至20ppm/℃為佳。之所以將該加入有骨架材之絕緣層之X-Y方向線膨脹率的下限設為0ppm/℃，係由於即使考慮構成核心基板2之絕緣層 構成樹脂11及骨架材12之種類的組合，也難以設為該值以下之故。另一方面，當該加入有骨架材之絕緣層之X-Y方向線膨脹率超過20ppm/℃時，「翹曲」及「扭曲」顯著的傾向都變高，無法確保做為印刷電路板之尺寸安定性的傾向變高，故不佳。另外，在此之所以顯示為「X-Y方向線膨脹率」，係將俯視觀看下假設四角板狀之核心基板時之沿著一邊之方向的膨脹率稱為「X方向線膨脹率」，而相對於該一邊之垂直方向的膨脹率則稱為「Y方向線膨脹率」。
以上所述之加入有骨架材之絕緣層之X-Y方向線膨脹率的測量，係在將銅箔疊層於加入有骨架材之絕緣層的兩面之後，將銅箔蝕刻去除，而獲得經硬化之片(sheet)狀之加入有骨架材之絕緣層，且以此做為試料，使用TMA試驗裝置，藉由拉伸荷重法以升溫速度5℃/分鐘的條件進行測量2次，算出自第2次之測量之室溫至玻璃轉移溫度為止之線膨脹率之平均值的值。
再者，本案申請之多層印刷電路板1的前述核心基板2，通常在其兩面包括有內層電路22。該內層電路22、及位於核心基板2之外層側之第1增層電路層Bu1的銅電路層23，係藉由通孔(via hole)、穿通孔(through hole)等之任意的層間導通手段(未圖示)來連接而使用。
此外，本案申請之多層印刷電路板1之前述核心基板2，係以絕緣層之厚度為150μm以下為佳。當核心基板2之絕緣層的厚度超過150μm時，即無法再滿足對於薄印刷電路板的要求，故不佳。另外，在此雖未規定下限值，但當考慮 最薄的骨架材12時，現階段係考慮15μm為下限值。再者，當考慮市場之印刷電路板的薄層化要求時，將前述核心基板2之厚度為100μm以下，尤佳為80μm以下。
再者，在此所稱之骨架材12中，係可使用做為印 刷電路板之絕緣層之構成材料所使用的玻璃布、玻璃不織布，關於玻璃的材質並無特別限定。此外，以核心基板2之絕緣層構成樹脂11而言，係可使用做為印刷電路板之絕緣層之構成材料所使用的環氧(epoxy)系樹脂、氰酸鹽(cyanate)系樹脂、順丁烯亞醯胺(maleimide)系樹脂、聚苯醚(polyphenylene ether)系樹脂、聚丁二烯(polybutadiene)系樹脂、丙烯酸酯(acrylate)系樹脂等，並無特別的限定。
增層電路層：從第1圖可理解，該第1增層電路 層Bu1、第2增層電路層Bu2，係設在核心基板之形成有內層電路22的表面者。再者，此時之構成本案申請之多層印刷電路板的該第1增層電路層Bu1、第2增層電路層Bu2，係由銅電路層23、24、X-Y方向線膨脹率為1ppm/℃至50ppm/℃的絕緣樹脂層30、31所構成者。在此，之所以將絕緣樹脂層30、31之X-Y方向線膨脹率的下限設為1ppm/℃，係因為實際上考量，難以設為該值以下之故。另一方面，當該絕緣樹脂層30、31之X-Y方向線膨脹率超過50ppm/℃時，「翹曲」及「扭曲」均有變得顯著的傾向，而難以確保做為印刷電路板的尺寸安定性，故不佳。
在此所稱之構成第1增層電路層Bu1、第2增層電 路層Bu2之絕緣樹脂層30、31的樹脂，係可使用環氧系樹脂、 氰酸鹽系樹脂、順丁烯亞醯胺系樹脂、聚苯醚系樹脂、聚醯胺(polyamide)樹脂、聚醯亞胺(polyimide)樹脂、聚醯胺醯亞胺(polyamideimide)樹脂、聚丁二烯(polybutadiene)系樹脂、丙烯酸酯(acrylate)系樹脂等。
以上所述之增層電路層之X-Y方向線膨脹率的測 量，係使用用於形成第1增層電路層Bu1、第2增層電路層Bu2之絕緣樹脂層30、31的上述樹脂成分，來製造後述之2片附有半硬化樹脂層之銅箔，且將此等樹脂面彼此抵接而疊層之後，將銅箔蝕刻去除，而獲得經硬化的片狀絕緣樹脂層，並以上述之TMA試驗裝置及試驗條件所測量的值。
以上所述之構成第1增層電路層Bu1、第2增層電 路層Bu2之絕緣樹脂層30、31的X-Y方向線膨脹率，如上所述假設為四角狀增層電路層時，可分開成X方向線膨脹率(Bx)、及Y方向線膨脹率(By)來考慮。此時之X方向線膨脹率(Bx)的值、與Y方向線膨脹率(By)的值，係以滿足[Bx]/[By]=0.9至1.1的關係為佳，且以滿足[Bx]/[By]=0.95至1.05的關係為尤佳。當該[Bx]/[By]的值超出該範圍時，在第1增層電路層Bu1、第2增層電路層Bu2本身之中，線膨脹率即會在X方向與Y方向有極大差異，而無法獲得「翹曲」、「扭曲」、「尺寸變化」小的多層印刷電路板1，故不佳。
為了調整該構成第1增層電路層Bu1、第2增層電 路層Bu2之絕緣樹脂層30、31的X-Y方向線膨脹率，係以使該絕緣樹脂層含有氧化矽(silica)粒子、中空氧化矽粒子、氧化鋁(alumina)粒子、滑石(talc)等做為充填材(filler) 為佳。此時的充填材係以使用平均粒徑為20nm至1μm者為佳。此時，充填材之平均粒徑的下限值雖無特別限定，但考量做為工業製品的實際情形，係設為20nm。另一方面，當該充填材的平均粒徑超過1μm時，銅箔之粗面的突起部分、與絕緣樹脂層中之充填材接觸的可能性就高，而有使密接性降低的傾向，故不佳。再者，在使該構成第1增層電路層Bu1、第2增層電路層Bu2的絕緣樹脂層30、31含有充填材之情形下，針對該絕緣樹脂層30、31，係以在30重量%至70重量%的範圍內使之含有充填材為佳。該充填材含量未達30重量%時，難以調整構成第1增層電路層Bu1、第2增層電路層Bu2之絕緣樹脂層30、31的X-Y方向線膨脹率，故不佳。另一方面，該充填材含量超過70重量%時，難以由含有充填材的絕緣樹脂層來填埋核心基板所包括的內層電路間，故不佳。
以下就有關對於構成本案申請之多層印刷電路板 1之前述第1增層電路層Bu1、第2增層電路層Bu2之絕緣樹脂層30、31賦予特徵的物理特性等進行說明。該絕緣樹脂層30、31係以25℃下的拉伸彈性率為5GPa至10GPa為佳。該絕緣樹脂層30、31之在25℃下的拉伸彈性率未達5GPa時，設為多層印刷電路板1時之「翹曲」、「扭曲」、「尺寸變化」就有變大的傾向，故不佳。另一方面，當該絕緣樹脂層30、31之在25℃下的拉伸彈性率超過10GPa時，該絕緣樹脂層30、31即變得脆弱，因此由於做為多層印刷電路板1時之些微的「翹曲」或「扭曲」為原因，於零件安裝時在增層電路層產生破裂(crack)的傾向即變高，故不佳。
另外，在此所稱之「25℃下之拉伸彈性率」的測量，係使用用於形成第1增層電路層Bu1、第2增層電路層Bu2之絕緣樹脂層30、31的上述樹脂成分，來製造後述之2片附有半硬化樹脂層之銅箔，且將此等樹脂面彼此抵接而疊層之後，將銅箔蝕刻去除，而獲得經硬化的片狀絕緣樹脂層，且以此做為試料，使用黏彈性測量裝置(DMA)所測量的值。
再者，構成本案申請之多層印刷電路板1之第1增層電路層Bu1、第2增層電路層Bu2之絕緣樹脂層30、31的介電常數，係以3.5以下為佳。以下，就有關規定該介電常數的理由進行說明。當考慮使用行動電話等之高頻信號時之高密度印刷電路板的阻抗控制(impedance control)時，乃要求良好之層間之串擾(cross talk)特性的控制。做為影響該串擾特性的要素，有電路幅度、層間的絕緣距離、用於絕緣層之樹脂成分的介電常數等。其中，層間的絕緣距離短時，需將帶線(strip line)的電路幅度作成較細，故難以形成電路。因此，為了使用層間之絕緣距離短、且較粗的帶線，就需使用低介電常數的絕緣層。亦即，為了要進行使用層間之絕緣距離短之基板(薄的印刷電路板)時的阻抗控制，係以使用低介電常數之薄的印刷電路板為佳。基於此種理由，藉由將構成本案申請之多層印刷電路板1之前述第1增層電路層Bu1、第2增層電路層Bu2之絕緣樹脂層30、31的介電常數設為3.5以下，即易於進行高密度印刷電路板的阻抗控制。再者，較佳為將該介電常數設為3.1以下時，阻抗控制精確度即更進一步提升。再者，當將該介電常數設為3.0以下時，即可確保幾乎滿足市場要求 的阻抗控制精確度。在此，第1增層電路層Bu1、第2增層電路層Bu2的介電常數，係使用用於形成第1增層電路層Bu1、第2增層電路層Bu2之絕緣樹脂層30、31的上述樹脂成分，來製造後述之2片附有半硬化樹脂層之銅箔，且將此等樹脂面彼此抵接而疊層之後，將銅箔蝕刻去除，而獲得經硬化的片狀絕緣樹脂層，且以此做為試料，藉由分離式電介質共振法(使用頻率：1GHz)所測量的值。
此外，構成本案申請之多層印刷電路板1之第1 增層電路層Bu1、第2增層電路層Bu2的絕緣樹脂層30、31，在硬化後的玻璃轉移溫度(Tg)上雖未特別限定，但以未達160℃為佳。藉由將該玻璃轉移溫度(Tg)設為未達160℃，在絕緣樹脂層30、31的高溫區域即有成為低彈性的傾向，而不易產生翹曲，故較佳。另外，在此所稱之「玻璃轉移溫度」係使用用於形成第1增層電路層Bu1、第2增層電路層Bu2之絕緣樹脂層30、31的上述樹脂成分，來製造後述之2片附有半硬化樹脂層之銅箔，且將此等樹脂面彼此抵接而疊層之後，將銅箔蝕刻去除，而獲得經硬化的片狀絕緣樹脂層，且以此做為試料，使用黏彈性測量裝置(DMA)，以升溫速度5℃/分鐘的條件所測量的值。
再者，構成本案申請之多層印刷電路板1之第1 增層電路層Bu1、第2增層電路層Bu2的絕緣樹脂層30、31，係以厚度為20μm至80μm為佳。該絕緣樹脂層30、31的厚度未達20μm時，亦難以確保絕緣性，而且，「翹曲」、「扭曲」、「尺寸變化」會有變大的傾向，故不佳。另一方面，該絕緣樹 脂層30、31的厚度超過80μm時，難以滿足對於薄印刷電路板的要求，而使絕緣樹脂層30、31的厚度參差不齊也變大，反而「翹曲」、「扭曲」、「尺寸變化」有變大的傾向，故不佳。 再者，前述構成第1增層電路層Bu1、第2增層電路層Bu2之絕緣樹脂層30、31的厚度，當考慮市場之印刷電路板的薄層化要求時，係以設為50μm以下為佳，且以設為40μm以下為尤佳。
8層以上的多層印刷電路板：本案申請之多層印刷 電路板，係以最少的層構成為6層，在該6層的多層印刷電路板之外層，設有新的增層電路層者，而在該8層以上的多層印刷電路板的最外層，設置以下所述之增層電路層為佳。
配置於該最外層的增層電路層，係以將構成該增 層電路層之絕緣樹脂層設為在25℃下之拉伸彈性率未達5.0GPa的低彈性為佳。如此，之所以採用低彈性率的絕緣樹脂層，係基於下列理由。在使用焊球等對多層印刷電路板進行零件安裝之後，誤使該安裝基板跌落而撞至地板時，安裝基板會受到極強烈的跌落撞擊。此種情形下，在配置有用於零件安裝之焊球的安裝用電路與絕緣樹脂基材接觸的面，當如上述跌落般受到強烈撞擊時，安裝零件的重量就會強烈推壓安裝用電路，而會有產生從電路的緣端部往絕緣樹脂層內的破裂，而產生安裝零件之剝離脫落、電路斷線等的情形。為了解決此種缺失，才將構成最外層之增層電路層的絕緣樹脂層設計成低彈性為較佳之故。該拉伸彈性率未達5.0GPa時，即使成為安裝基板後發生跌落，也可有效地防止破裂產生、安裝零件的剝離脫 落、電路斷線等，而可賦予安裝基板良好的耐跌落(drop)性能。此時，當該拉伸彈性率未達3.5GPa時，安裝基板的耐跌落性能即顯著地上升，而當該拉伸彈性率未達3.0GPa時，該耐跌落性能更進一步提升，即使在操作安裝基板時跌落也幾乎不會產生損傷。另外，在此，雖未敘述該拉伸彈性率的下限，但從經驗上來看，係0.1GPa左右。該拉伸彈性率未達0.1GPa時，所安裝之位置的電路會受到零件安裝時所使用之接合器(bonder)的壓力被推進而沉沒，故不佳。
此外，該構成配置於最外層之增層電路層的絕緣 樹脂層，係以斷裂伸長率為5%以上為佳。此係由於斷裂伸長率未達5%時，構成增層電路層的絕緣樹脂層變脆弱，即使上述的拉伸彈性率未達5.0GPa，上述之安裝基板的耐跌落性能也會有產生參差不齊的情形。然而，當該絕緣樹脂層的斷裂伸長率達到5%以上時，構成增層電路層的絕緣樹脂層相對於撞擊就包括充分的柔軟性，而有可獲得良好的耐跌落性能的傾向之故。
在此最稱之構成配置於最外層之增層電路層之絕 緣樹脂層的低彈性樹脂，係可使用環氧系樹脂、氰酸鹽系樹脂、順丁烯亞醯胺系樹脂、聚苯醚系樹脂、聚醯胺樹脂、聚醯亞胺樹脂、聚醯胺醯亞胺樹脂、聚丁二烯系樹脂、丙烯酸酯系樹脂、聚酯(polyester)樹脂、苯氧基(phenoxy)樹脂、聚乙烯縮醛(polyvinyl acetal)樹脂、苯乙烯-丁二烯(styrene-butadiene)系樹脂等。
2、多層印刷電路板的製造形態
<第1製造方法>
該多層印刷電路板之第1製造方法的特徵為包括以下的步驟1至步驟3。以下一面參照第2圖至第4圖，一面依每一步驟進行說明。
步驟1：在此步驟中，係準備第2圖(a)所示之覆銅箔疊層板40，該覆銅箔疊層板40係在由骨架材12與X-Y方向線膨脹率為0ppm/℃至20ppm/℃的絕緣層構成樹脂11所構成之加入有骨架材之絕緣層10的表面包括銅箔層14者。然後，視需要對該覆銅箔疊層板40的銅箔層14施以通孔加工、層間導通鍍覆加工、蝕刻加工等，而形成預定的內層電路22，而獲得第2圖(b)所示之絕緣層之厚度為150μm以下的核心基板2。
步驟2：在此步驟中，如第3圖(c)所示，使附有半硬化樹脂層之銅箔50之半硬化樹脂層15側抵接於第2圖(b)所示之核心基板2的表面進行疊層，且如第3圖(d)所示，在核心基板2的兩面形成由絕緣樹脂層30與銅箔層14所構成的第1增層層3a。再者，此時之該絕緣樹脂層30，係X-Y方向線膨脹率為1ppm/℃至50ppm/℃，而且，該絕緣樹脂層之X方向線膨脹率(Bx)的值與Y方向線膨脹率(By)的值滿足[Bx]/[By]=0.9至1.1的關係者。另外，該附有半硬化樹脂層之銅箔50，係藉由在銅箔層14的表面，塗布用以形成絕緣樹脂層的樹脂清漆(varnish)且使之乾燥來製造者。關於該附有半硬化樹脂層之銅箔50的製造方法，只要是印刷電路板之製造領域的該行業業者即可容易理解，故省略使用圖式的說明。
再者，在該步驟2中，係從第3圖(d)所示的狀 態，視需要對於位於該第1增層層3a之表面的銅箔層14施以通孔加工、層間導通鍍覆加工、蝕刻加工等，而形成銅電路層23且設置第1增層電路層Bu1，藉此獲得第3圖(e)所示之附有第1增層電路層之疊層板51。
步驟3：在此步驟中，係對於位於該附有第1增層電路層之疊層板51之兩面的電路形成面，重複進行第1單位步驟n1 次(n1 ≧1的整數)，而獲得在核心基板之兩面包括(4+2n1 )層之增層電路層的多層印刷電路板。在此所稱之第1單位步驟，係指「使該附有半硬化樹脂層之銅箔的半硬化樹脂層抵接於增層層的表面，且進一步形成由絕緣樹脂層與銅箔層所構成的增層層，而進行電路形成的操作」。
該第1單位步驟係相當於第4圖(f)至第5圖(h)所示的步驟。亦即，如第4圖(f)所示，係使該附有半硬化樹脂層之銅箔50之半硬化樹脂層15抵接於該附有第1增層電路層之疊層板51之第1增層電路層Bu1的電路形成面，形成由絕緣樹脂層31與銅箔層14所構成的第2增層層3b，且如第4圖(g)所示，獲得在核心基板2的兩面包括有2層之第1增層電路層Bu1、第2增層層3b的多層覆銅箔疊層板52。
再者，視需要對第4圖(g)所示之位於該多層覆銅箔疊層板52之兩面之第2增層層3b的銅箔層14施以通孔加工、層間導通鍍覆加工、蝕刻加工等，如第5圖(h)所示獲得形成銅電路層24並設有第2增層電路層Bu2的多層印刷電路板1。另外，如第5圖(h)所示，當施以層間導通鍍覆20而形成跳躍盲孔21時，由於可省略內層側之第1增層電路層Bu1 的開孔加工，因此可削減形成第1增層電路層Bu1時的步驟，故較佳。
當重複以上所述之第1單位步驟n1 次(n1 ≧1的 整數)時，即可獲得在核心基板的兩面包括有(4+2n1 )層之增層電路層的多層印刷電路板1。
<第2製造方法>
該多層印刷電路板的第2製造方法係上述之多層印刷電路板的製造方法，其特徵在於包括以下的步驟1至步驟4。在此，關於步驟1至步驟3，係與上述的第1製造方法相同。因此，在此僅就不同步驟的步驟4進行說明，重複的說明則予省略。
步驟4：在此步驟中，係獲得針對位於在第1製造 方法之步驟3中所獲得之「在核心基板的兩面包括(4+2n1 )層之增層電路層的多層印刷電路板」之兩面之最外層的增層電路層的電路形成面，包括有在最外層包括25℃下之拉伸彈性率未達5.0GPa之絕緣樹脂層之增層電路層的多層印刷電路板。 此時，將使包括硬化後在25℃下之拉伸彈性率未達5.0GPa之半硬化樹脂層之附有半硬化樹脂層之銅箔的半硬化樹脂層側抵接於多層印刷電路板的表面進行疊層的第2單位步驟，重複進行n2 次(n2 ≧1的整數)，而可在核心基板的兩面設置{4+2(n1 +n2 )}之層構成的增層電路層。
該第2單位步驟的製造程序，係與第1單位步驟 的製造程序相同。然而，用於形成增層層之附有半硬化樹脂層之銅箔則有所不同。亦即，在第2單位步驟中所使用之附有半硬化樹脂層之銅箔的半硬化樹脂層中，係使用硬化後在25℃下 之拉伸彈性率未達5.0GPa者，而形成由絕緣樹脂層與銅箔層所構成的增層層。因此，從第5圖(h)所示之狀態，可獲得在兩面疊層附有半硬化樹脂層之銅箔之半硬化樹脂層，形成電路25而設有第3增層電路層Bu3之第5圖(i)所示之多層印刷電路板1。此時之第3增層電路層Bu3之絕緣樹脂層32在25℃下之拉伸彈性率未達5.0GPa。
[實施例1]
在此實施例1中，係經由以下的步驟來製造如第6圖所示之10層的多層印刷電路板。
步驟1：在實施例1中，係準備在第2圖(a)所示之狀態之絕緣層的兩面包括有銅箔的覆銅箔疊層板(銅箔厚度：18μm，絕緣層厚度：60μm，絕緣層：含有玻璃布，X方向線膨脹率為14.0ppm/℃，Y方向線膨脹率為12.0ppm/℃)。然後，將該覆銅箔疊層板之外層的銅箔進行蝕刻加工，在兩面形成預定的內層電路22，而獲得第2圖(b)所示之絕緣層之厚度為150μm以下的核心基板2。
在此步驟2中，如第3圖(c)所示，係使附有半硬化樹脂層之銅箔50(厚度：30μm，銅箔厚度：18μm，半硬化樹脂層：使用環氧系樹脂所形成的樹脂皮膜)的半硬化樹脂層15側抵接於第2圖(b)所示之核心基板2的表面進行疊層，且如第3圖(d)所示，在核心基板2的兩面形成由絕緣樹脂層30與銅箔層14所構成的第1增層層3a。此時之第1增層層3a的絕緣樹脂層，其X-Y方向線膨脹率為39ppm/℃，該絕緣樹脂層之X方向線膨脹率(Bx)的值與Y方向線膨脹率(By) 的值的比為[Bx]/[By]=1.0，25℃下之拉伸彈性率為7.0GPa，介電常數為3.1，玻璃轉移溫度(Tg)為150℃。
再者，在該步驟2中，係從第3圖(d)所示的狀態，視需要對位於該第1增層層3a之表面的銅箔層14施以通孔加工、層間導通鍍覆加工、蝕刻加工等，做為包括銅電路層23之第1增層電路層Bu1，而獲得第3圖(e)所示之附有第1增層電路層之疊層板51。
步驟3：在此步驟3中，係對於位於該附有第1增層電路層之疊層板51之兩面的電路形成面，使用與用於形成第1增層層3a同樣的附有半硬化樹脂層之銅箔50，重複進行上述第1單位步驟2次，設置2層的第2增層電路層Bu2、第3增層電路層Bu3，而獲得在該核心基板2之兩面包括有增層電路層Bu1至Bu3之8層的多層印刷電路板。
步驟4：在步驟4中，係對於位於步驟3中所獲得之8層的多層印刷電路板之最外層之第3增層電路層Bu3的電路形成面，使用包括有硬化後在25℃下之拉伸彈性率未達5.0GPa之半硬化樹脂層的附有半硬化樹脂層之銅箔(厚度：40μm，銅箔厚度：18μm)，進行1次上述的第2單位步驟，且設置第4增層電路層Bu4，藉此獲得在核心基板的兩面包括有10層的增層電路層Bu1至Bu4，而且，最外層配置有包括25℃下之拉伸彈性率未達5.0GPa之絕緣樹脂層之增層電路層的10層的多層印刷電路板。另外，設置於該10層之多層印刷電路板的電路，係形成有仿照高密度配線電路的測試用電路圖案。
再者，將在此所獲得的10層的多層印刷電路板分 割為4個，做為12cm×12cm的測量用試料，且將該試料以Akrometrix公司製的TheMoireAXP測量了翹曲量。翹曲量係在經分割為4個所獲得之各測量用試料之30℃至260℃的加熱過程、及260℃至30℃的降溫過程中，在表1所示之各溫度下測量了4個測量用試料的翹曲量。再者，將該4個測量值中，翹曲最少的測量資料(表1中係顯示為「最高資料」、及產生最多翹曲的測量資料(表1中係顯示為「最低資料」)揭示於表1。在以下的實施例及比較例中亦復相同。
[實施例2]
在此實施例2中，係經由與實施例1相同的步驟1至步驟4，來製造第6圖所示之10層的多層印刷電路板，且以與實施例1相同方式測量了翹曲量。因此，僅就不同的部分進行說明。
在此實施例2中，使用附有半硬化樹脂層之銅箔50(厚度：30μm，銅箔厚度：18μm，半硬化樹脂層：使用環氧系樹脂與氰酸鹽樹脂與雙馬來醯亞胺樹脂所形成的樹脂皮膜)，且經由與實施例1相同的步驟1至步驟3所形成之第1增層電路層Bu1至第3增層電路層Bu3的絕緣樹脂層32，其X-Y方向線膨脹率為24ppm/℃，該絕緣樹脂層之X方向線膨脹率(Bx)的值與Y方向線膨脹率(By)的值的比為[Bx]/[By]=1.0，25℃下的拉伸彈性率為8.9GPa，介電常數為3.2，玻璃轉移溫度(Tg)為270℃。
[比較例1]
在此比較例1中，係製造與實施例1及實施例2 相同的10層的多層印刷電路板，且以與實施例1相同方式測量了翹曲量。
在此比較例1中，係重複4次在實施例1中所使用之核心基板2的兩面，重疊包含厚度為20μm之玻璃布做為骨架材的預浸材(疊層後成為厚度30μm者)、及厚度為18μm的銅箔進行疊層，而形成測試用電路圖案的步驟，來製造出所有絕緣層都以預浸材所構成的10層的多層印刷電路板。藉由該預浸材所構成的絕緣樹脂層，其X方向線膨脹率為14ppm/℃，Y方向線膨脹率為12ppm/℃，該X方向線膨脹率(Bx)的值與Y方向線膨脹率(By)的值的比為[Bx]/[By]=1.2，25℃下的X方向拉伸彈性率為24GPa，Y方向拉伸彈性率為22GPa，介電常數為4.6。
[比較例2]
在此比較例2中，係製造與實施例1及實施例2相同的10層的多層印刷電路板，且以與實施例1相同方式測量了翹曲量。
在比較例2中，係將使用實施例1及實施例2之用於形成最外層之「包括硬化後，在25℃下之拉伸彈性率未達5.0GPa之半硬化樹脂層的附有半硬化樹脂層之銅箔(厚度：40μm，銅箔厚度：18μm)」，在實施例1中所使用的核心基板2的兩面，疊層該附有半硬化樹脂層之銅箔，且形成測試用電路圖案的步驟重複4次，來製造出10層的多層印刷電路板。此時之絕緣樹脂層，其X-Y方向線膨脹率為70ppm/℃，該X方向線膨脹率(Bx)的值與Y方向線膨脹率(By)的值的比 為[Bx]/[By]=1.0，25℃下之拉伸彈性率為3.2GPa，介電常數為3.1。
另外，比較例2中所獲得之翹曲量的測量用試料，由於在剛作成後的階段產生了1.0mm以上的翹曲，因此並未進行升溫、降溫過程中之翹曲量的測量。
[實施例與比較例的對比]
為使實施例與比較例可進行對比，乃將上述的特性值及翹曲量一併彙總顯示於表1。
一面參照表1一面比較實施例與比較例1的翹曲量。首先，觀察實施例與比較例1之翹曲量最少的最高資料， 可得知比較例1之所有絕緣層都以預浸材構成的10層的多層印刷電路板，翹曲最少，標準偏差亦小，故翹曲的參差不齊小。然而，觀察實施例與比較例1之翹曲量最多的最低資料，可得知該關係呈現逆轉。觀察實施例1之最低資料的翹曲量，可得知最高值為164μm，最低值為126μm，平均值為140μm，標準偏差為13.4μm。再者，觀察實施例2之最低資料的翹曲量，可得知最高值為191μm，最低值為124μm，平均值為156μm，標準偏差為18.8μm。相對於此，觀察比較例1之最低資料的翹曲量，可得知最高值為227μm，最低值為145μm，平均值為164μm，標準偏差為25.2μm。因此，當以翹曲量最多的最低資料觀察時，可判斷出比較例1之所有絕緣層都以預浸材構成之10層的多層印刷電路板，翹曲最大，標準偏差亦大，翹曲的參差不齊大。
從此等情形可以理解的是，如比較例1僅使用預浸材所製造之多層印刷電路板的情形下，翹曲量在相同批量(lot)的製品間參差不齊，有難以做為製品來操作的情形。相對於此，如本案申請之多層印刷電路板只要「第1增層層」與「第2增層層」滿足上述的條件，在第3層以後的增層電路層配置哪一種類的層，都可減輕「翹曲」、「扭曲」、「尺寸變化」，而且參差不齊減少，由此即可預測「翹曲」、「扭曲」、「尺寸變化」，而提升可操作性。
[產業上之可利用性]
本案申請之多層印刷電路板，相較習知之包括增層電路層的多層印刷電路板，由於「翹曲」、「扭曲」、「尺寸變 化」小，參差不齊少，因此可預先假設製造過程中的誤差，而不易在製造過程中產生問題。因此，本案申請之多層印刷電路板易於進行零件安裝，可做為高品質的印刷電路板而供給市場。此外，本案申請之多層印刷電路板之製造方法，由於可直接使用習知的增層製造法，因此在既有設備上具有優異的有效利用性。
1‧‧‧多層印刷電路板
2‧‧‧核心基板
10‧‧‧加入有骨架材之絕緣層
11‧‧‧絕緣層構成樹脂
12‧‧‧骨架材
20‧‧‧層間導通鍍覆
21‧‧‧跳躍盲孔
22‧‧‧內層電路
23‧‧‧銅電路層
24‧‧‧銅電路層
30‧‧‧絕緣樹脂層
31‧‧‧絕緣樹脂層
Bu1‧‧‧第1增層電路層
Bu2‧‧‧第2增層電路層

Claims (10)

  1. 一種多層印刷電路板，在核心基板的兩面設有2層以上之增層電路層者，其特徵在於：構成該多層印刷電路板的該核心基板，其絕緣層的厚度為150μm以下，且在加入有骨架材之絕緣層的兩面包括有內層電路，而且，該加入有骨架材之絕緣層的X-Y方向線膨脹率為0ppm/℃至20ppm/℃；設於該核心基板之兩面的第1增層電路層及設於該第1增層電路層之表面的第2增層電路層，係由銅電路層、及X-Y方向線膨脹率為1ppm/℃至50ppm/℃的絕緣樹脂層所構成，而且，該絕緣樹脂層之X方向線膨脹率(Bx)的值與Y方向線膨脹率(By)的值滿足[Bx]/[By]=0.9至1.1的關係。
  2. 根據申請專利範圍第1項之多層印刷電路板，其中構成前述第1增層電路層及第2增層電路層的絕緣樹脂層，是以30重量%至70重量%的範圍含有充填材。
  3. 根據申請專利範圍第2項之多層印刷電路板，其中前述充填材具有20nm至1μm的範圍的平均粒徑。
  4. 根據申請專利範圍第2項之多層印刷電路板，其中前述充填材是重量%選自氧化矽粒子、中空氧化矽粒子、氧化鋁粒子、滑石所組成之族群。
  5. 根據申請專利範圍第1項之多層印刷電路板，其中構成前述第1增層電路層及第2增層電路層的絕緣樹脂層，其在 25℃下的拉伸彈性率為5GPa至10GPa。
  6. 根據申請專利範圍第1項之多層印刷電路板，其中構成前述第1增層電路層及第2增層電路層的絕緣樹脂層，其厚度為20μm至80μm。
  7. 根據申請專利範圍第1項之多層印刷電路板，其中構成前述第1增層電路層及第2增層電路層的絕緣樹脂層，其介電常數為3.5以下。
  8. 一種多層印刷電路板，其特徵在於：在申請專利範圍第1項之多層印刷電路板的最外層，設有包括25℃下之拉伸彈性率未達5.0GPa之絕緣樹脂層的增層電路層。
  9. 一種多層印刷電路板之製造方法，製造申請專利範圍第1項之多層印刷電路板，其特徵在於：包括以下的步驟1至步驟3：步驟1：使用在X-Y方向線膨脹率為0ppm/℃至20ppm/℃之加入有骨架材之絕緣層的表面包括銅箔層的覆銅箔疊層板來形成內層電路，而獲得絕緣層之厚度為150μm以下的核心基板；步驟2：使用在銅箔表面形成有半硬化樹脂層之附有半硬化樹脂層之銅箔，並使該附有半硬化樹脂層之銅箔的半硬化樹脂層側抵接於前述核心基板的兩面進行疊層，而進行電路形成，藉此而獲得附有第1增層電路層之疊層板，其中該半硬化樹脂層係硬化後之絕緣樹脂層之X-Y方向線膨脹率為1ppm/℃至50ppm/℃，而且，該絕緣樹脂層之X方 向線膨脹率(Bx)的值與Y方向線膨脹率(By)的值滿足[Bx]/[By]=0.9至1.1的關係；及步驟3：將使該附有半硬化樹脂層之銅箔的半硬化樹脂層抵接於附有第1增層電路層之疊層板的表面，且進一步形成由絕緣樹脂層與銅箔層所構成的增層層，而進行電路形成的操作設為第1單位步驟，對於該附有第1增層電路層之疊層板的兩面，重複進行該第1單位步驟n1 次(n1 ≧1的整數)，而獲得在核心基板的兩面包括(4+2n1 )層之層構成之增層層的多層印刷電路板。
  10. 一種多層印刷電路板之製造方法，製造申請專利範圍第8項之多層印刷電路板，其特徵在於：包括以下的步驟1至步驟4：步驟1：使用在X-Y方向線膨脹率為0ppm/℃至20ppm/℃之加入有骨架材之絕緣層的表面包括銅箔層的覆銅箔疊層板來形成內層電路，而獲得絕緣層之厚度為150μm以下的核心基板；步驟2：使用在銅箔表面形成有半硬化樹脂層之附有半硬化樹脂層之銅箔，並使該附有半硬化樹脂層之銅箔的半硬化樹脂層側抵接於前述核心基板的兩面進行疊層，而進行電路形成，藉此而獲得附有第1增層電路層之疊層板，其中該半硬化樹脂層係硬化後之絕緣樹脂層之X-Y方向線膨脹率為1ppm/℃至50ppm/℃，而且，該絕緣樹脂層之X方 向線膨脹率(Bx)的值與Y方向線膨脹率(By)的值滿足[Bx]/[By]=0.9至1.1的關係；步驟3：將使該附有半硬化樹脂層之銅箔的半硬化樹脂層抵接於附有第1增層電路層之疊層板的表面，且進一步形成由絕緣樹脂層與銅箔層所構成的增層層，而進行電路形成的操作設為第1單位步驟，對於該附有第1增層電路層之疊層板的兩面，重複進行該第1單位步驟n1 次(n1 ≧1的整數)，而獲得在核心基板的兩面包括(4+2n1 )層之增層電路層的多層印刷電路板；及步驟4：將使用形成有硬化後在25℃下之拉伸彈性率未達5.0GPa之半硬化樹脂層之附有半硬化樹脂層之銅箔，並使該附有半硬化樹脂層之銅箔的半硬化樹脂層側抵接於使用該第1單位步驟所形成之(4+2n1 )層之增層電路層的表面進行疊層，而進行電路形成之操作設為第2單位步驟，並將該第2單位步驟重複進行n2 次(n2 ≧1的整數)，而獲得在核心基板的兩面包括{4+2(n1 +n2 )}層之層構成的增層層，而且，於最外層配置有包括25℃下之拉伸彈性率未達5.0GPa之絕緣樹脂層之增層電路層的多層印刷電路板。
TW102145792A 2012-12-11 2013-12-11 Multilayer printed circuit board and manufacturing method thereof TWI501715B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012270788 2012-12-11

Publications (2)

Publication Number Publication Date
TW201448701A TW201448701A (zh) 2014-12-16
TWI501715B true TWI501715B (zh) 2015-09-21

Family

ID=50934420

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102145792A TWI501715B (zh) 2012-12-11 2013-12-11 Multilayer printed circuit board and manufacturing method thereof

Country Status (5)

Country Link
JP (1) JP6295206B2 (zh)
KR (1) KR102097847B1 (zh)
CN (1) CN104823530B (zh)
TW (1) TWI501715B (zh)
WO (1) WO2014092137A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105722303B (zh) * 2014-12-04 2019-01-25 中山台光电子材料有限公司 多层印刷电路板
CN105357864A (zh) * 2015-11-30 2016-02-24 珠海方正科技多层电路板有限公司 多层线路板及其制作方法
JP5991500B1 (ja) * 2016-03-18 2016-09-14 パナソニックＩｐマネジメント株式会社 金属張積層板、プリント配線板、金属張積層板の製造方法及びプリント配線板の製造方法
WO2018003590A1 (ja) * 2016-06-28 2018-01-04 住友ベークライト株式会社 熱硬化性樹脂組成物、キャリア付樹脂膜、プリント配線基板および半導体装置
KR102436225B1 (ko) * 2017-07-28 2022-08-25 삼성전기주식회사 인쇄회로기판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200626038A (en) * 2003-12-05 2006-07-16 Ibiden Co Ltd Multilayer PCB
TW200913810A (en) * 2006-07-14 2009-03-16 Stablcor Inc Build-up printed wiring board substrate having a core layer that is part of a circuit

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW383435B (en) * 1996-11-01 2000-03-01 Hitachi Chemical Co Ltd Electronic device
JP3944795B2 (ja) * 1997-06-20 2007-07-18 日立化成工業株式会社 多層配線板
JP3904100B2 (ja) * 1997-07-18 2007-04-11 日立化成工業株式会社 多層配線板
JPH11261228A (ja) 1998-03-13 1999-09-24 Ibiden Co Ltd 多層プリント配線板
JP2000013033A (ja) * 1998-06-25 2000-01-14 Denso Corp プリント配線板及び電子装置
JP2002327165A (ja) * 2001-04-20 2002-11-15 Three M Innovative Properties Co 熱硬化性の接着剤フィルム及びそれを用いた接着構造
JP2003001752A (ja) * 2001-06-26 2003-01-08 Kanegafuchi Chem Ind Co Ltd 積層体および多層配線板
JP2003086941A (ja) 2001-09-13 2003-03-20 Matsushita Electric Works Ltd プリント配線板
JP2004342827A (ja) 2003-05-15 2004-12-02 Mitsubishi Gas Chem Co Inc 多層プリント配線板。
JP4924871B2 (ja) * 2006-05-08 2012-04-25 日立化成工業株式会社 複合基板および配線板
US20080200084A1 (en) * 2007-02-16 2008-08-21 Angus Richard O Compositions for thin circuit materials, circuits, multi-layer circuits, and methods of manufacture thereof
WO2008117711A1 (ja) 2007-03-27 2008-10-02 Panasonic Electric Works Co., Ltd. 金属張り積層板と多層積層板並びにその製造方法
TWI416673B (zh) * 2007-03-30 2013-11-21 Sumitomo Bakelite Co 覆晶半導體封裝用之接續構造、增層材料、密封樹脂組成物及電路基板
WO2009147828A1 (ja) * 2008-06-05 2009-12-10 住友ベークライト株式会社 半導体装置の製造方法および半導体装置
JP5703010B2 (ja) * 2010-12-16 2015-04-15 新光電気工業株式会社 半導体パッケージ及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200626038A (en) * 2003-12-05 2006-07-16 Ibiden Co Ltd Multilayer PCB
TW200913810A (en) * 2006-07-14 2009-03-16 Stablcor Inc Build-up printed wiring board substrate having a core layer that is part of a circuit

Also Published As

Publication number Publication date
CN104823530B (zh) 2018-03-30
KR20150094625A (ko) 2015-08-19
CN104823530A (zh) 2015-08-05
KR102097847B1 (ko) 2020-04-06
JP6295206B2 (ja) 2018-03-14
WO2014092137A1 (ja) 2014-06-19
TW201448701A (zh) 2014-12-16
JPWO2014092137A1 (ja) 2017-01-12

Similar Documents

Publication Publication Date Title
TWI501715B (zh) Multilayer printed circuit board and manufacturing method thereof
JP4820388B2 (ja) 半導体プラスチックパッケージ及びその製造方法
KR100968278B1 (ko) 절연시트 및 그 제조방법과 이를 이용한 인쇄회로기판 및그 제조방법
US8446734B2 (en) Circuit board and mounting structure
CN105722303B (zh) 多层印刷电路板
JP2011091423A (ja) 多層印刷回路基板及びその製造方法
JP4992342B2 (ja) プリント配線板の製造方法
US20130048355A1 (en) Printed wiring board
US20200100360A1 (en) Circuit substrate, component-mounted substrate, and methods of manufacturing circuit substrate and component-mounted substrate
JP5077800B2 (ja) 多層プリント配線板の製造方法
KR20050114188A (ko) 적층 기판, 그 제조 방법 및 그 적층 기판을 갖는 전자기기
JP2017157588A (ja) ビルドアップ多層プリント配線板
JP2008159987A (ja) 配線基板およびその製造方法と、多層配線基板およびその製造方法
JP2008181914A (ja) 多層プリント配線板及びその製造方法
JP5100429B2 (ja) 多層プリント配線板の製造方法
JP5389148B2 (ja) プリント配線板及びその製造方法
JP5130695B2 (ja) 両面基板の製造方法及び多層基板の製造方法
JP5406062B2 (ja) 車載用プリント配線板
JP5109283B2 (ja) 回路基板の製造方法
JPH07106770A (ja) 多層プリント配線板
JP5077661B2 (ja) 複合基板およびそのプリント配線板
JPH11214844A (ja) 多層板の製造方法
JP2002280742A (ja) 多層プリント配線板及びその製造法
KR100885900B1 (ko) 다층 인쇄회로기판 및 그 제조방법
KR101077336B1 (ko) 인쇄회로기판의 제조방법