TWI493239B - 光元件模組及其製造方法 - Google Patents

光元件模組及其製造方法 Download PDF

Info

Publication number
TWI493239B
TWI493239B TW098137768A TW98137768A TWI493239B TW I493239 B TWI493239 B TW I493239B TW 098137768 A TW098137768 A TW 098137768A TW 98137768 A TW98137768 A TW 98137768A TW I493239 B TWI493239 B TW I493239B
Authority
TW
Taiwan
Prior art keywords
optical element
substrate
etching
optical fiber
light
Prior art date
Application number
TW098137768A
Other languages
English (en)
Other versions
TW201033667A (en
Inventor
Yoshihisa Warashina
Masayuki Ishida
Original Assignee
Hamamatsu Photonics Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics Kk filed Critical Hamamatsu Photonics Kk
Publication of TW201033667A publication Critical patent/TW201033667A/zh
Application granted granted Critical
Publication of TWI493239B publication Critical patent/TWI493239B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Led Device Packages (AREA)

Description

光元件模組及其製造方法
本發明係關於一種具有進行受光或發光之光元件之光元件模組及其製造方法。
近年來，為了於通信系統或資訊處理系統中傳輸大量之資訊，將自雷射振盪元件等之發光元件發送之光信號經由作為光波導機構之光纖而發送、以及藉由光電二極體等之受光元件而接收經由光纖發送之光信號，係不可或缺之技術。因此，於光通信模組、光互連模組、光測量模組等中，已開發了用以藉由小型化、大容量化之機器而容易且廉價地將受光發光元件與光纖進行光學連接之技術。
先前，為使受光發光元件與光纖準確地對位，採用所謂之主動調芯方法，其係一面使兩者之間的相對位置變化，一面實際地進行光信號之接收與發送，且以其最大強度而進行位置設定者。然而，此種調芯方法耗費時間，且會使得用以將受光發光元件與光纖進行光連接之光元件模組之生產性、良率降低。特別對於並列配置有複數個光元件之光元件陣列、與同樣並列配置有複數條光纖之光纖陣列中，於對各個光元件與光纖進行調芯而進行光連接之情形時，上述問題變得明顯。
又，另外的問題是，若光纖相對於配置有光元件或與該光元件電性連接之半導體電路元件的基板成角度地進行連接，則例如，於必需如背板般接近地配置複數個基板之情形時，光纖會成為物理障礙。
根據如上所述之問題而提出有如圖20所示之光元件模組。圖20(A)係側面圖，圖20(B)係圖20(A)的B-B剖面。於基板2'之表面搭載有光元件8'與半導體電路元件9'，且藉由凸塊52'而電性連接於基板2'之表面之金屬電路。於基板2'之相同表面側形成有V槽2B'，於該V槽2B'中配置有光纖7'。於光纖7'與光元件8'之光連接路徑中形成有45度鏡面2a'，該45度鏡面2a'同樣形成於基板之表面側。
繼而，藉由利用倒裝晶片接合等之凸塊52'連接而將光元件8'配置於特定之位置，藉由V槽而將光纖7'配置於特定之位置，藉此，可不實施如上所述之主動調芯而使光元件之受光發光部與光纖進行對位。又，由於搭載有光元件8'及半導體電路元件9'之基板2'與光纖7'平行，故而即使於接近地配置複數個基板2'時，光纖7'亦不會妨礙設置。
而且，專利文獻1中揭示有於此種光元件模組之基板上形成V槽等時，利用結晶各向異性蝕刻。
專利文獻1：日本專利特開2005-10766號公報
然而，於如圖20所示之光元件模組中，由於光纖7'與光元件8'及半導體電路元件9'一併配置於基板2'之同一面的表面上，因此無論將哪個構件先組裝至基板2'，於其後之組裝中，先組裝之構件均會變成障礙，從而有損壞先組裝之構件之虞。特別是，關於光元件8'與半導體電路元件9'，有時為避免外部環境之影響，將該兩者組裝至包裝中並進行利用封入有惰性氣體之密封包裝等之氣密密封，但由於光纖7'接近地配置於同一面，故而難以獨立於光纖而進行封裝。若同時將光纖組裝至包裝中，則會產生密封之可靠性與成本方面之問題。
又，若考慮光自光纖7'傳輸至光元件8'之情形，光係自光纖7'出射至空氣中，經鏡面2a'反射之後，入射至光元件8'。而且，於各個邊界與空氣中之傳播中，產生光之反射及擴散。例如，於光纖7'之包層直徑為125μm之情形時，自光纖7'前端之出射開始，經45度傾斜鏡面2a'反射至入射至光元件8'為止的空氣中之距離最小亦為125μm，雖然該距離根據纖芯直徑或數值孔徑之不同而有所不同，但會產生相當大之光擴散。特別於多模光纖之情形時，為防止由於光束直徑之較大的擴散而造成鏡面2a'上之反射光之一部分碰到光纖7'，必需使光纖7'進一步遠離鏡面2a'，使至入射為止之距離逐步變大。
另一方面，於專利文獻1中揭示有於該等光元件模組等之基板之製造中，採用結晶各向異性蝕刻而形成V槽等。然而，此僅係設法利用其他乾式蝕刻而使利用結晶各向異性蝕刻之槽之形成停止等，而並未考慮利用結晶各向異性蝕刻之特異性而高效率地進行複數個部位之蝕刻等。
本發明係為解決上述問題開發而成者，其目的在於提供一種光元件模組及其高效率之製造方法，該光元件模組中包括進行受光或發光之光元件與半導體電路元件、以及與光元件進行光連接之光纖，其中，光元件與光纖之光連接為高功能性之連接。
本發明之光元件模組之製造方法之特徵在於：於矽基板之表面或背面中之一面上搭載光元件與半導體電路元件，於另一面上形成與上述一面及另一面大致傾斜45度之鏡面，並且與鏡面相對之光纖配置於沿另一面而形成之V槽中，上述光元件模組之製造方法包括如下步驟：相對於另一面，藉由第1結晶各向異性蝕刻而一面同時形成鏡面與V槽之V狀側面；以及藉由處於與第1結晶各向異性蝕刻不同之結晶面方位上之第2結晶各向異性蝕刻而形成抵接面，該抵接面與一面及另一面大致垂直且形成於V槽之前端側，並碰上光纖前端。
根據本發明之光元件模組之製造方法，可藉由1次結晶各向異性蝕刻，於矽基板之同一面上，高效且高精度地同時形成大致45度之鏡面與用以對光纖進行定位配置之V槽之V狀側面。又，藉由另外之結晶面方位上之結晶各向異性蝕刻，於V槽之前端側形成用以抵接光纖前端而定位之垂直之抵接面，藉此，可以使抵接面與鏡面及V狀側面形成特定之角度之方式而容易地形成該抵接面。
另外，本發明之光元件模組之特徵在於包括：矽基板，其於表面及背面中之一面上搭載光元件及半導體電路元件，於另一面上搭載光纖；光元件及半導體電路元件，其搭載於一面上，且經由凸塊而連接於形成在該一面上之金屬配線；以及光纖，其沿著另一面而搭載於該另一面上；於矽基板之另一面上，形成有相對於一面及另一面傾斜大致45度之鏡面、用以將與鏡面相面對之光纖沿另一面而定位配置之V槽、以及形成於V槽之前端側而與光纖前端抵接且與一面及另一面大致垂直之抵接面，於矽基板之一面上的光元件之受光部或發光部與鏡面之間形成有光導，該光導由自一面起朝基板厚度方向延伸之圓筒狀之孔所構成。
根據本發明之光元件模組，由於搭載有光元件與半導體電路元件的面、及搭載有光纖之面係基板之表面與背面中不同的面，因此可分別獨立地組裝至基板。特別是，將光元件與半導體電路元件之半導體器件搭載於基板之一面上，從而可形成如下構成，即，於利用密封包裝等將該面予以氣密密封而進行保護之狀態下，可進行於另一面上之光纖之組裝。
又，由於光纖與光元件之間之光傳輸路徑可幾乎不經過空氣中而是經過矽基板之內部，故而可防止如於空氣中之光擴散。而且，於45度鏡面與光元件之受光發光面之間之矽基板內，形成有由圓筒狀之孔所構成之光導，因此可防止因矽與空氣之光折射率之不同而使得光朝光導之外擴散，即使於基板之厚度較厚之情形時，亦可實現高效率之光傳輸。
根據上述光元件模組及其製造方法，可高精度且高效率地製造光元件模組，該光元件模組中，於矽基板之一面上搭載有光元件及半導體電路元件，於另一面上形成有大致傾斜45度之鏡面，且以大致45度之角度與鏡面相對之光纖配置於沿另一面而形成之V槽中。
以下，參照隨附圖式對本發明之較佳實施形態進行詳細說明。另外，於說明中，對於相同要素或具有相同功能之要素使用相同符號，並省略重複之說明。
圖1~圖13係本發明之第1實施形態之製造方法之說明圖。另外，於各圖中，(a)圖表示自上方看到之表面，(b)圖表示於其中央部之縱剖面，(c)圖表示自下方看到之背面。
首先，根據圖13說明已完成之光元件模組1。作為絕緣膜之氧化矽膜(SiO2 )4於矽基板2之表面上成膜，於其上表面配置有特定形狀之金屬配線5。於其上表面形成有鈍化膜6，並且金屬配線5、光元件8及半導體電路元件9經由位於其開口處之凸塊52而電性連接。
光元件8為光電二極體等之受光元件或面發光雷射等之發光元件。於光元件8為受光元件之情形時，半導體電路元件9例如為放大電路；若光元件8為發光元件，則半導體電路元件9例如為其雷射振盪之驅動電路。該等光元件8及半導體電路元件9搭載於矽基板2之表面側。
另一方面，氮化矽膜(Si3 N4 )3於矽基板2之背面成膜，其一部分3a發揮抗反射膜之功能。又，與表面同樣之氧化矽膜4於矽基板2之上表面成膜。
並且，於背面形成有鏡面形成凹部2A，其於圖式中之右方之面成為鏡面2a。該鏡面2a形成為相對於基板之表面及背面傾斜45度。又，當然亦可相對於基板2之厚度方向成45度。以前端與鏡面2a相面對之方式而配置光纖7。光纖7係於其前端抵接於形成在矽基板2上且與表面及背面相垂直之抵接面2b的狀態下，安裝在形成於矽基板2之背面之V槽內。
於矽基板2之表面側，在光元件8之受光部或發光部與鏡面2a之間形成有光導2C，該光導2C由自矽基板2之表面起沿著基板厚度方向延伸之圓筒狀之孔所構成。又，於光導2C內之矽基板表面，形成有與上述垂直面2b之表面之抗反射膜3a相同之氮化矽膜的抗反射膜3b。
於圖13所示之例子中，光元件8為受光元件，自光纖7出射之光藉由傾斜45度之鏡面2a反射，經過光導2C內而入射至光元件8之受光部，利用箭頭表示光。此處，基板2之表面及背面亦可顛倒。又，表面與背面無需完全平行，又，鏡面2a之傾斜角度以及抵接面2b之角度亦可並非為完全之45度及垂直，只要為大致45度或大致垂直之範圍即可。
接著，根據圖1~圖13對製造該光元件模組1之步驟之例子進行說明。作為矽基板2，使用兩面經研磨之(100)矽單晶。此處，(100)矽單晶被製造成表面與背面均為(100)結晶面。於該矽基板2之表面及背面，藉由熱氧化而使氧化矽膜41成膜之後，於背面側之氧化矽膜41上，藉由微影法而形成如圖1所示之開口。為此，將抗蝕劑塗佈於背面側之氧化矽膜41之表面，於抗蝕劑膜上形成開口之後，藉由乾式蝕刻而除去該開口部分之氧化矽膜41，進而除去抗蝕劑膜。
此處，開口41A係用以藉由第1結晶各向異性蝕刻而於矽基板2上形成凹部之開口，該凹部用以形成鏡面；開口41B1係用以與此同時形成V槽之開口。又，開口41B2係用以藉由此後之第2結晶各向異性蝕刻而於矽基板上形成垂直之抵接面的開口。該等開口係設定為，圖1(c)中之各開口之圖式左右之橫方向線與結晶的<100>方位相一致。因此，於矽基板2之定向平面為(110)面之情形時，只要將橫方向線設定為使其與垂直於該面之線之間的角度為45度即可。
繼而，於氧化矽膜41之上表面，形成如圖2所示之氮化矽膜31。為此，藉由低壓化學氣相沈積法(Low-Pressure Chemical Vapor Depositon，LP-CVD)而使氮化矽膜31於矽基板2之表面、背面之整個面上成膜，將抗蝕劑塗佈於其表面，於抗蝕劑膜上形成開口之後，藉由乾式蝕刻而除去其開口部分之氮化矽膜31，進而除去抗蝕劑膜。
此處，由於開口31A形成得大於先形成之氧化矽膜41之開口41A，故而氧化矽膜41之開口41A之周邊部露出。又，由於開口31B1形成得大於先形成之氧化矽膜41之開口41B1的寬度，故而氧化矽膜41之開口41B1之寬度方向的周邊部露出。另外，氧化矽膜41的開口41B2由氮化矽膜31所覆蓋。
其次，如圖3所示，根據對於矽單晶之結晶各向異性蝕刻(第1結晶各向異性蝕刻)，形成鏡面形成凹部2A與V槽部2B1。另外，於以下之說明中，當不區分結晶之(100)面、(010)面、(001)面而將該等面作為等價之面進行表示時，記載為{100}面。{110}面、{111}面亦相同。
通常，於(100)矽單晶之結晶各向異性蝕刻中，由於{111}面之蝕刻速率最慢，故而若以如橫切{111}面之線作為開口而進行蝕刻，則會出現相對於{100}面具有54.7度之斜率之{111}面。然而，若將開口41A、41B1、41B2設定於如上所述之方向，則開口線不橫切{111}面，藉由結晶各向異性蝕刻而不會出現{111}面。並且，根據使用之蝕刻劑之不同，{100}面與{110}面之蝕刻速率有所不同，因此可藉由選擇蝕刻劑而使蝕刻速率慢之{100}面或{110}面出現。
於該第1結晶各向異性蝕刻中，使用EPW(乙二胺、鄰苯二酚與水之混合液)或肼(N2 H4 ‧H2 O)作為蝕刻劑，藉此進行使{110}面出現之蝕刻。即使使用氫氧化鉀(KOH)與異丙醇(IPA)之混合液作為蝕刻劑，亦可形成{110}面。於本實施形態中，將氧化矽膜作為開口41A、41B1之周緣之掩模，氧化矽膜受到KOH侵蝕。因此，若使用KOH與IPA之混合液，則較好的是就100μm蝕刻而言使氧化矽膜之厚度為0.5μm以上之厚度，從而使其厚度較大，或者如後述第2實施形態般，利用氮化矽膜31覆蓋氧化矽膜41，從而使氮化矽膜31具有掩模之功能。
此處，不僅鏡面2a，而且就光經過之抵接面2b或進行光纖之側面定位之V狀側面2d亦必需設為平滑之鏡面。為此，於第1結晶各向異性蝕刻以及後述之第2結晶各向異性蝕刻中，當使用EPW作為蝕刻劑時，使用低速蝕刻用之溶液，低溫下之蝕刻較為理想。又，於利用KOH與IPA之混合液而使{110}面出現之情形時，自抑制小凸起(蝕刻所產生之突起物)之出現之方面考慮，較為理想的是於KOH為30重量%以上之高濃度、溫度約60℃下進行蝕刻。
藉由該步驟中之蝕刻而形成之{110}面相對於{100}面具有45度之斜率，因此，如圖3所示，經蝕刻之鏡面形成凹部2A與V槽部2B1之周圍的面均具有α所示之45度的斜率。繼而，鏡面形成凹部2A中之V槽部2B1側之45度傾斜面成為鏡面2a，V槽部2B1之寬度方向(圖3(c)中之上下方向)的45度傾斜面成為定位配置光纖的V狀側面2d。
此處，鏡面形成凹部2A與V槽部2B1之蝕刻，係藉由1次相同之蝕刻進行，而且係針對結晶之同等之面進行，因此效率當然高效，而且，即使於因蝕刻劑、蝕刻時間、溫度等之不同而較當初設定之蝕刻量更多，或相反地更少之情形時，鏡面形成凹部2A與V槽部2B1之深度亦總是大致相同。因此，將光纖配置於V槽時之光纖與鏡面之相對位置亦大致相同，由於該點，亦可使光纖之定位變得容易。
繼而，如圖4所示，於藉由蝕刻而出現之鏡面形成凹部2A與V槽部2B1之各內面，藉由熱氧化而使氧化矽膜42成膜。其原因在於，於下一步驟之第2結晶各向異性蝕刻中，保護該等面不受蝕刻。其後，藉由熱磷酸而除去氮化矽膜31，藉此，如圖5所示，下層之氧化矽膜41出現於表面，於圖1之階段中已形成之開口41B2再次出現。將該開口41B2作為用以形成垂直之抵接面2b之第2結晶各向異性蝕刻時的掩模。
此處，若不形成此種掩模，而是於前面之步驟的形成鏡面形成凹部2A與V槽部2B1之第1結晶各向異性蝕刻中，使用僅用於此之1層掩模，則於用以形成下一垂直面之第2結晶各向異性蝕刻中，必需重新形成圖5所示之掩模。
為此，首先，於矽基板2之表面形成氧化矽膜之後，於其上表面之整個面上塗佈用於微影法之抗蝕劑。然而，當如本實施形態般，已藉由之前的步驟之第1結晶各向異性蝕刻而於表面形成有凹部時，難以塗佈抗蝕劑。通常，抗蝕劑之塗佈係藉由旋轉塗佈機而使基板旋轉，使抗蝕劑滴下至該基板，利用離心力而使抗蝕劑擴散，藉此形成抗蝕劑膜。因此，若利用此種通常之抗蝕劑塗佈方法，則抗蝕劑之塗佈特別困難。
於本實施形態中，作為第1結晶各向異性蝕刻步驟之掩模，使用積層有氧化矽膜41與氮化矽膜31之掩模。繼而，於下一步驟之第2結晶各向異性蝕刻中，於之前步驟所蝕刻之應該保護之部位形成保護膜，進而除去上層之氮化矽膜31，使至此為止受到氮化矽膜31覆蓋之氧化矽膜41中之開口41B2露出，藉此，可不重新形成抗蝕劑塗佈步驟所需之掩模而將氧化矽膜41用作掩模。
於本實施形態中，就2種各向異性蝕刻之掩模而言，如上所述，藉由氮化矽膜與氧化矽膜預先加入而實現。然而，若於形成垂直面之步驟之前，先進行形成45度之結晶面的步驟，則亦可藉由於抗蝕劑塗佈中採用噴塗機，形成45度之結晶面之後，形成用以形成垂直面之掩模。
繼而，如圖6所示，進行第2結晶各向異性蝕刻，該第2結晶各向異性蝕刻用以形成用於使光纖前端抵接定位之垂直之抵接面2b。此處，作為蝕刻劑，使用對於{100}面之蝕刻速率較對於{110}面之蝕刻速率更慢之TMAH(四甲基氫氧化銨，(CH3 )4 NOH)。此外，亦可使用KOH(未混合有IPA)、CsOH等而進行使{100}面出現之蝕刻。
如關於第1結晶各向異性蝕刻所述，抵接面2b亦必需為平滑之鏡面。於使用TMAH之情形時，較為理想的是以濃度22重量%以上之高濃度進行蝕刻，於使用KOH之情形時，與上述第1結晶各向異性蝕刻中在與IPA之混合液中之條件同樣地，自抑制小凸起之出現方面考慮，較為理想的是於KOH為30重量%以上之高濃度、溫度約60℃之條件下進行蝕刻。
於該蝕刻中，原本係進行自開口41B2起朝向基板2之厚度方向(深度方向)之蝕刻、及朝向開口41B2周圍之四邊於圖6(c)中擴大之方向的蝕刻，形成長方體狀之垂直面形成部2B2，其中與鏡面2a相對之垂直面成為光纖前端之抵接面2b。然而，實際上，自掩模之開口41B2之角部開始，進行使X線所示之{111}面出現之各向異性蝕刻。因此，於本實施形態中，為了儘可能地將抵接面2b維持得較寬，預先形成在沿鏡面2a之方向上較長之開口41B2。另外，根據情況，亦可採用結晶各向異性蝕刻中之角部補償法。
繼而，如圖7所示，藉由氟化氫而除去基板2之表面之氧化膜41。於該圖7中，基板2之背面之構造已完成，鏡面形成凹部2A之垂直面形成部2B2側之45度面為鏡面2a，V槽部2B1與垂直面形成部2B2連通，形成用於光纖之導引槽2B。並且，將V槽部2B1之V狀側面2d定位於光纖之側方，於垂直面形成部2B2中，與鏡面2a相對之垂直面成為進行光纖之前後方向之定位的抵接面2b。
其次，如圖8所示，於基板2之背面之整個面與表面的光所經過之部位，形成氮化矽膜32。此處，背面側之抵接面2b之部分的氮化矽膜3a與表面側之氮化矽膜3b作為抗反射膜而起作用，因此以所使用之光之波長的約四分之一(λ/4)之厚度而成膜。
為了形成該氮化矽膜32，藉由LP-CVD或電漿CVD法而使氮化矽膜32於基板2之表面及背面之整個面上成膜。繼而，於基板2之表面塗佈抗蝕劑，形成使該抗蝕劑膜僅殘留於相當於氮化矽膜3b之部位之圖案，進而利用乾式蝕刻而除去其他部位之氮化矽膜。
其次，如圖9所示，藉由CVD法而使氧化矽膜43於基板2之表面及背面成膜，且於表面之上表面形成特定圖案之金屬配線5。此處所形成之表面側之氧化矽膜43作為絕緣膜而起作用。又，於背面側亦可不必形成氧化矽膜43，但於僅形成於表面之情形時，該成膜會導致基板2翹曲。因此，為了使翹曲最小化，較為理想的是以同樣之厚度而於表面與背面均成膜。
其次，如圖10所示，自表面之金屬配線5之上方開始，藉由CVD法而形成以氧化矽膜為主之鈍化膜6，於該鈍化膜6上製作用以與金屬配線5電性連接之電極、以及用以形成光導2C之抗蝕劑掩模M。為此，於塗佈後之抗蝕劑膜上，使與電極部相對應之開口ME、及與光導相對應之環狀之開口MC圖案化。
然後，如圖11所示，經由掩模M之開口部而進行乾式蝕刻，於電極部分，除去鈍化膜6直至金屬配線5露出為止。又，於光導引部分，除去鈍化膜6及氧化矽膜43直至矽基板2露出為止。
繼而，重新形成抗蝕劑膜M，形成具有使光導引部分露出為圓形而非環狀之開口MC的掩模M，其後，如圖12所示對矽基板2進行乾式深蝕刻，形成光導2C。此時，殘留於開口MC之平面觀察時為中央部之圓形的氧化矽膜43作為相對於蝕刻之保護膜而發揮作用。
該乾式深蝕刻係採用Bosch製程進行，該Bosch製程將SF6 作為蝕刻劑，且將C4 F8 用作用以形成保護膜之沈積用氣體。即，最初以SF6 進行各向同性蝕刻，藉由C4 F8 而於蝕刻後之面上形成保護膜。其次，藉由電場將SF6 之電漿濺射於開口之底面，從而除去底面之保護膜，藉由SF6 之各向同性蝕刻而挖掘已除去保護膜之底面。重複該步驟而進行深掘。
若使光導2C形成至特定之深度為止，則其後，藉由氫氟酸(HF)而除去於開口MC內作為保護膜起作用之圓形之氧化矽膜43，使作為抗反射膜之氮化矽膜3b露出。其後，除去掩模M，如圖13所示，利用倒裝晶片接合等經由凸塊52而進行連接，藉此，將光元件8及半導體電路元件9電性連接於金屬配線5之電極部位，從而搭載於基板表面。又，進行利用V狀側面2d之側方之定位與利用抵接面2b之前後方向之定位，從而將光纖7配置於背面。
此時，將光元件8及半導體電路元件9組裝至密封包裝而實現保護之後，藉由接著劑將光纖7固定於導引槽2B。於光纖7之固定中，當光纖7之前端碰到抵接面2b時，塗佈與光纖相同折射率1.5之紫外線硬化樹脂以防止端面之損傷，並且亦可採用與將光纖7之側面固定於V槽時之接著劑相同的紫外線硬化樹脂，使作業變得容易。
如此，就光元件8及半導體電路元件9之搭載與光纖7之搭載而言，可分別獨立地組裝至基板。而且，可於藉由包裝保護光元件8與半導體電路元件9之後，組裝光纖7，從而可實現對半導體元件類之進一步之保護及作業效率之提高。
又，光纖7與光元件8之間之光傳輸路徑可不經過空氣而是經過矽基板之內部，因此，可防止如於空氣中之光擴散。而且，於45度鏡面2a與光元件8之受光發光面之間的矽基板2內，形成有由圓筒狀之孔所構成之光導2C，因此可防止因矽與空氣之光折射率之不同而使光朝光導2C之外擴散，即使於基板之厚度較厚之情形時，亦可實現高效率之光傳輸。
於該實施形態中，形成背面之鏡面形成凹部2A與導引槽2B之後，再形成表面之抗反射膜3b，但亦可於圖1之形成有掩模圖案之氧化矽膜41之形成階段，針對表面之氧化矽膜41，預先將後面形成抗反射膜3b之部位作為開口，繼而，將氮化矽膜31於基板之表面與背面成膜時之氮化矽膜31之該部位的部分作為抗反射膜。
其次，根據圖14~圖17對本發明之第2實施形態進行說明。如上所述，於第1結晶各向異性蝕刻中，即使將KOH與IPA之混合液作為蝕刻劑，且將氧化矽膜作為掩模，亦可使{110}面出現，但於該情形時，必需將氧化矽膜之厚度增厚。因此，於本實施形態中，將第1結晶各向異性蝕刻之掩模作為氮化矽膜。
如圖14所示，與第1實施形態之情形相比，將氧化矽膜41之開口41A形成得較大，將開口41B1之寬度形成得較寬。繼而，將形成於其上表面之氮化矽膜31之開口31A形成得較上述開口41A更小，將開口31B1之寬度形成得較窄，藉此如圖所示，使得氧化矽膜41不會於各開口處露出。
其次，如圖15所示，使氮化矽膜31作為覆蓋各開口之周邊之掩模而發揮作用，進行將KOH與IPA之混合液作為蝕刻劑之第1結晶各向異性蝕刻。藉此，與第1實施形態同樣地，於鏡面形成凹部2A與V槽部2B1周圍之面上，使具有以α表示之45度之傾斜的{110}面出現，形成鏡面2a及V狀側面2d。
其後，與第1實施形態同樣地，如圖16所示，藉由熱氧化而於蝕刻後之鏡面形成凹部2A與V槽部2B1周圍之面上，使氧化矽膜42成膜。其次，如圖17所示，藉由熱磷酸而除去氮化矽膜31，藉此，與第1實施形態之圖5同樣地，可使得用於第2結晶各向異性蝕刻且具有開口41B2之氧化矽膜41之掩模露出於表面。除了以上之說明以外，其他與第1實施形態相同。
然而，於第1結晶各向異性蝕刻中，必需以使掩模下的底蝕到達掩模之開口31A、31B1為止之方式而進行蝕刻。例如，於圖18中，由於底蝕到達L1為止，故而於經蝕刻之面上使氧化矽膜42成膜時，該膜與基板2之背面之氧化矽膜41連續，從而形成第2結晶各向異性蝕刻中之保護膜。
然而，若底蝕至未達到開口緣部L2之L3位置為止，則即使於經蝕刻之面上使氧化矽膜42成膜，亦會於L2與L3之間形成開口，導致於該處進行多餘之第2結晶各向異性蝕刻。另外，於第1結晶各向異性蝕刻中，{110}面與{100}面之蝕刻速率大致為1：10，因此，例如，於蝕刻100μm之情形時，預估10μm左右之底蝕而預先進行設定即可。
繼而，根據圖19對本發明之第3實施形態進行說明。於該實施形態中，將(110)矽單晶用作矽基板2。並且，將第1實施形態中之圖1之氧化矽膜41之開口41A在(c)圖之上下方向上的線(鏡面2a延伸之方向)，設定為橫切(100)面之方向。於該情形時，藉由第1結晶各向異性蝕刻，使鏡面2a上出現{100}面，形成相對於基板2之表面與背面(110)為45度之鏡面2a。另一方面，於V槽部2B1之V狀壁面2d上出現35.3度之傾斜之{111}面。
於第2結晶各向異性蝕刻中，於成為抵接面2b之垂直面上出現{110}面。並且，於垂直面形成部2B2中之與其正交之面上，出現圖中由X所示之{111}面。除了以上之說明以外，其他與實施形態1中之說明相同。
然而，於該實施形態中，出現{110}面之垂直面之蝕刻需要耗費之時間係實施形態1、2中之垂直面之蝕刻所需之時間的10倍左右。又，由於使V狀側面2d與表面及背面所成之傾斜角度較小為35.3度，故而若欲將光纖配置於與第1、第2實施形態相同之深度，則必需使槽加深。
又，於各實施形態中，亦可於光導2C之基板2之表面上製作聚光透鏡。此係光自鏡面2a經過光導2C內而自表面朝光元件8之受光部出射的形態，特別是，入射至光導2C之光束之直徑大，因此，於亦將光導2C之直徑設定得較大之情形時，對於使光朝光元件8之受光部聚光之情形為有效。
於形成聚光透鏡之情形時，在矽基板2之表面與背面形成氧化矽膜41之前，於後面形成光導2C之部位，首先形成聚光透鏡。作為形成方法，例如，使用日本專利特開平6-194502號公報所揭示之方法即可。即，於使透鏡形成部開口之保護膜之開口部，配置平面觀察時為圓形之抗蝕劑，將該抗蝕劑加熱至熱變形溫度以上，藉此，利用熱變形與表面張力而使抗蝕劑成為特定之曲率半徑之凸面形狀。自其上方對矽基板實施反應性離子蝕刻(Reactive Ion Etching，RIE)，藉此可將抗蝕劑之凸面形狀轉印至矽基板之表面，從而形成透鏡。
又，於各實施形態中，為了便於說明，記載了用以對1個光元件8與1根光纖7進行光連接之光元件模組，但是亦為了將複數個並列之光元件與同樣複數個並列之光纖作為列陣而進行光連接，亦可於1個矽基板2上並列地形成光纖之導引槽2B、光導2C等。
此處，於上述實施形態之光元件模組之製造方法中所用之構成如下：所述光元件模組為，於矽基板之表面或背面中之一面上搭載光元件與半導體電路元件，於另一面上形成相對於上述一面及另一面大致傾斜45度之鏡面，並且與鏡面相面對之光纖配置於沿另一面而形成之V槽中，上述光元件模組之製造方法包括以下步驟：相對於另一面，藉由第1結晶各向異性蝕刻一面而同時形成鏡面與V槽之V狀側面；以及藉由於與第1結晶各向異性蝕刻不同之結晶面方位上之第2結晶各向異性蝕刻而形成抵接面，該抵接面與一面及另一面大致垂直且形成於V槽之前端側而碰上光纖前端。
又，較好的是上述製造方法進而包括如下步驟，即，藉由乾式深蝕刻而於光元件之受光部或發光部與鏡面之間之矽基板內，形成自一面起朝基板厚度方向延伸之圓筒狀之光導引部一面。根據此種製造方法，於光元件之受光部或發光部與鏡面之間之矽基板中，即使長度較長，亦可藉由乾式深蝕刻而形成圓筒狀之孔，藉此，可防止經過其間之光之擴散。
又，對於上述製造方法而言，較好的是，矽基板為(100)矽單晶，第1結晶各向異性蝕刻為使{110}面出現之蝕刻，第2結晶各向異性蝕刻為使{100}面出現之蝕刻。根據此種製造方法，鏡面與V槽之V狀側面均作為剖面呈大致45度傾斜之面而同時形成。並且，由於該等面之深度亦形成為大致相同，故而即使蝕刻條件等發生變化，配置於V槽中之光纖與鏡面在基板厚度方向上之相對位置亦為固定，因此更容易使光纖與鏡面對位。
又，對於上述製造方法而言，較好的是，藉由積層有氧化矽膜及在其上面之氮化矽膜之掩模而進行第1結晶各向異性蝕刻，其後，使保護膜於經蝕刻之面上成膜之後，利用藉由除去氮化矽膜使氧化矽膜之開口露出而成之掩模，進行第2結晶各向異性蝕刻。
根據此種製造方法，使用積層有氧化矽膜與氮化矽膜之掩模，作為用以形成鏡面與V槽之V狀側面之第1結晶各向異性蝕刻步驟的掩模。並且，於後面之用以形成大致垂直之抵接面之第2結晶各向異性蝕刻中，使保護膜於前一步驟中經蝕刻之應該保護之部位成膜，進而除去上層之氮化矽膜，藉此，使之前已由氮化矽膜所覆蓋之氧化矽膜中之開口(成為在後面的用以形成大致垂直之抵接面之結晶各向異性蝕刻中的開口)露出，從而將具有該開口之氧化矽膜用作掩模。
若欲藉由第1結晶各向異性蝕刻，於形成有用以形成鏡面或V槽之凹部之矽基板的另一面上，形成新的氧化矽膜之掩模，則於氧化矽膜成膜之後，於其上塗佈抗蝕劑膜，於抗蝕劑膜上形成開口之圖案，從而將該開口轉印至氧化矽膜，但難以將抗蝕劑塗佈於形成有凹部之面。於上述製造方法之情形時，可不產生此種困難而使用氧化矽膜之掩模。
又，較好的是，上述製造方法進而包括如下步驟：於垂直面及光元件搭載面中之至少一面之光經過部位，形成作為抗反射膜之氮化矽膜。根據此種製造方法，可於垂直面及光元件搭載面中之至少一面上高效率地形成作為抗反射膜之氮化矽膜。
上述實施形態之光元件模組所採用之構成如下，其包括：矽基板，其於表面及背面中之一面上搭載光元件及半導體電路元件，於另一面上搭載光纖；光元件及半導體電路元件，其搭載於一面上，且經由凸塊而連接於形成在該一面上之金屬配線；以及光纖，其沿著另一面而搭載於該另一面；於矽基板之另一面上，形成有相對於一面及另一面傾斜大致45度之鏡面、用以將與鏡面相面對之光纖沿另一面而定位配置之V槽、以及形成於V槽之前端側而與光纖前端抵接且與一面及另一面大致垂直的抵接面，於矽基板之一面上，於光元件之受光部或發光部與鏡面之間形成有光導，該光導由自一面起朝基板厚度方向延伸之圓筒狀之孔所構成。
本發明可以用作，在具有進行受光或發光的光元件和半導體電路元件以及與光元件光連接的光纖的光元件模組中，使光元件和光纖的光連接為高功能化的光元件模組，及其高效的製造方法。
1．．．光元件模組
2．．．矽基板
2'．．．基板
2A．．．凹部
2a、2a'．．．鏡面
2B．．．導引槽
2B'．．．V槽
2B1．．．V槽部
2B2．．．垂直面形成部
2b．．．抵接面
2C．．．光導
2d．．．V狀側面
3、31、32．．．氮化矽膜
3a、3b．．．抗反射膜
4、41、42、43．．．氧化矽膜
5．．．金屬配線
6．．．鈍化膜
7、7'．．．光纖
8、8'．．．光元件
9、9'．．．半導體電路元件
31A、31B1、41A、41B1、41B2．．．開口
52、52'．．．凸塊
L2．．．開口緣部
M．．．抗蝕劑膜
MC、ME．．．開口
α．．．斜率
圖1(a)-(c)係表示本發明之第1實施形態之光元件模組之製造方法的一部分之概念圖；
圖2(a)-(c)係表示本發明之第1實施形態之光元件模組之製造方法的一部分之概念圖；
圖3(a)-(c)係表示本發明之第1實施形態之光元件模組之製造方法的一部分之概念圖；
圖4(a)-(c)係表示本發明之第1實施形態之光元件模組之製造方法的一部分之概念圖；
圖5(a)-(c)係表示本發明之第1實施形態之光元件模組之製造方法的一部分之概念圖；
圖6(a)-(c)係表示本發明之第1實施形態之光元件模組之製造方法的一部分之概念圖；
圖7(a)-(c)係表示本發明之第1實施形態之光元件模組之製造方法的一部分之概念圖；
圖8(a)-(c)係表示本發明之第1實施形態之光元件模組之製造方法的一部分之概念圖；
圖9(a)-(c)係表示本發明之第1實施形態之光元件模組之製造方法的一部分之概念圖；
圖10(a)-(c)係表示本發明之第1實施形態之光元件模組之製造方法的一部分之概念圖；
圖11(a)-(c)係表示本發明之第1實施形態之光元件模組之製造方法的一部分之概念圖；
圖12(a)-(c)係表示本發明之第1實施形態之光元件模組之製造方法的一部分之概念圖；
圖13(a)-(c)係根據本發明之各實施形態之製造方法而製造之本發明的光元件模組之概念圖；
圖14(a)-(c)係表示本發明之第2實施形態之光元件模組之製造方法的一部分之概念圖；
圖15(a)-(c)係表示本發明之第2實施形態之光元件模組之製造方法的一部分之概念圖；
圖16(a)-(c)係表示本發明之第2實施形態之光元件模組之製造方法的一部分之概念圖；
圖17(a)-(c)係表示本發明之第2實施形態之光元件模組之製造方法的一部分之概念圖；
圖18(a)-(c)係表示本發明之第2實施形態之光元件模組之製造方法的一部分之概念圖；
圖19(a)-(c)係表示本發明之第3實施形態之光元件模組之製造方法的一部分之概念圖；及
圖20(A)、(B)係表示先前之光元件模組之構成之概念圖。
1．．．光元件模組
2．．．矽基板
2A．．．凹部
2a．．．鏡面
2b．．．抵接面
2C．．．光導
3、32．．．氮化矽膜
3a、3b．．．抗反射膜
4、43．．．氧化矽膜
5．．．金屬配線
6．．．鈍化膜
7．．．光纖
8．．．光元件
9．．．半導體電路元件
52．．．凸塊

Claims (5)

  1. 一種光元件模組之製造方法，其特徵在於：上述光元件模組係為於矽基板之表面或背面中之一面上搭載光元件與半導體電路元件，於另一面上形成相對於上述一面及另一面傾斜45度之鏡面，並且與上述鏡面相面對之光纖配置於沿上述另一面而形成之V槽中者；上述光元件模組之製造方法包括如下步驟：相對於上述另一面，藉由第1結晶各向異性蝕刻而同時形成上述鏡面與所述V槽之V狀側面之步驟；以及藉由處於與上述第1結晶各向異性蝕刻不同之結晶面方位上之第2結晶各向異性蝕刻而形成抵接面，該抵接面與上述一面及另一面垂直且形成於上述V槽之前端側，並碰上上述光纖前端之步驟；且藉由積層有氧化矽膜及在其上面之氮化矽膜之掩模而進行上述第1結晶各向異性蝕刻，其後，使保護膜於經蝕刻之面上成膜之後，利用藉由除去上述氮化矽膜使上述氧化矽膜之開口露出而成的掩模，進行上述第2結晶各向異性蝕刻。
  2. 如請求項1之光元件模組之製造方法，其進而包括如下步驟：藉由乾式深蝕刻，於上述光元件之受光部或發光部與上述鏡面之間的上述矽基板內，形成自上述一面起朝基板厚度方向延伸之圓筒狀之光導一面之步驟。
  3. 如請求項1或2之光元件模組之製造方法，其中 上述矽基板為(100)矽單晶，上述第1結晶各向異性蝕刻為使{110}面出現之蝕刻，上述第2結晶各向異性蝕刻為使{100}面出現之蝕刻。
  4. 如請求項1或2之光元件模組之製造方法，其進而包括如下步驟：於上述抵接面及上述一面中之至少一面的光經過部位，形成作為抗反射膜之氮化矽膜之步驟。
  5. 一種光元件模組，其特徵在於包括：矽基板，其於表面及背面中之一面上搭載光元件及半導體電路元件，於另一面上搭載光纖；光元件及半導體電路元件，其搭載於上述一面上，且經由凸塊而連接於形成在上述一面上之金屬配線；以及光纖，其沿著上述另一面而搭載於上述另一面；且於上述矽幕板之上述另一面上，形成有相對於上述一面及另一面傾斜45度之鏡面、用以將與上述鏡面相面對之光纖沿上述另一面而定位配置之V槽、以及形成於V槽之前端側而與上述光纖前端抵接且與上述一面及另一面垂直的抵接面，於上述矽基板之上述一面上，於上述光元件之受光部或發光部與上述鏡面之間形成有光導，該光導由自上述一面起朝基板厚度方向延伸之圓筒狀的孔所構成。
TW098137768A 2008-12-05 2009-11-06 光元件模組及其製造方法 TWI493239B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008311248A JP5226488B2 (ja) 2008-12-05 2008-12-05 光素子モジュールの製造方法

Publications (2)

Publication Number Publication Date
TW201033667A TW201033667A (en) 2010-09-16
TWI493239B true TWI493239B (zh) 2015-07-21

Family

ID=42231163

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098137768A TWI493239B (zh) 2008-12-05 2009-11-06 光元件模組及其製造方法

Country Status (4)

Country Link
US (2) US8548284B2 (zh)
JP (1) JP5226488B2 (zh)
CN (2) CN101750674B (zh)
TW (1) TWI493239B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2633545B1 (en) * 2010-10-26 2018-01-24 Mapper Lithography IP B.V. Modulation device and charged particle multi-beamlet lithography system using the same
US8818144B2 (en) 2011-01-25 2014-08-26 Tyco Electronics Corporation Process for preparing an optical interposer for waveguides
US9036955B2 (en) * 2011-01-25 2015-05-19 Tyco Electronics Corporation Optical interposer
JP5610156B2 (ja) 2011-01-31 2014-10-22 日立金属株式会社 光電変換モジュール及び光電変換モジュールの製造方法
JP5614724B2 (ja) * 2011-01-31 2014-10-29 日立金属株式会社 光電変換モジュール及び光電変換モジュールの製造方法
US9151915B2 (en) * 2011-06-29 2015-10-06 Tyco Electronics Corporation Optical interposer with common angled surface
US8818145B2 (en) * 2011-08-03 2014-08-26 Tyco Electronics Corporation Optical interposer with transparent substrate
KR101630354B1 (ko) * 2011-10-06 2016-06-14 한국전자통신연구원 양방향 광 송수신 모듈
EP2769253B1 (en) 2011-10-19 2020-07-15 Cisco Technology, Inc. Molded glass lid for wafer level packaging of opto-electronic assemblies
US9052478B2 (en) 2012-03-30 2015-06-09 Corning Cable Systems Llc Total-internal-reflection fiber optic interface modules with different optical paths and assemblies using same
US9435963B2 (en) 2012-03-30 2016-09-06 Corning Cable Systems Llc Misalignment-tolerant total-internal-reflection fiber optic interface modules and assemblies with high coupling efficiency
US8913858B2 (en) 2012-03-30 2014-12-16 Corning Cable Systems Llc Total-internal-reflection fiber optic interface modules and assemblies
TWI561881B (en) * 2012-04-27 2016-12-11 Hon Hai Prec Ind Co Ltd Fiber optical transceiver
US9490148B2 (en) 2012-09-27 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Adhesion promoter apparatus and method
JP5929716B2 (ja) * 2012-11-09 2016-06-08 日立金属株式会社 光基板、光基板の製造方法、及び光モジュール
TW201421077A (zh) * 2012-11-30 2014-06-01 Hon Hai Prec Ind Co Ltd 透鏡單元及光纖耦合連接器
DE102012025565B4 (de) * 2012-12-20 2015-03-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Optisches Kopplungssystem mit einem optischen Koppler und einem lichtdurchlässigen äußeren Medium sowie Herstellung und Verwendung eines solchen Systems
US9484211B2 (en) * 2013-01-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Etchant and etching process
JP2015179207A (ja) * 2014-03-19 2015-10-08 オリンパス株式会社 光ファイバ保持部材、内視鏡、および光ファイバ保持部材の製造方法
US9179541B1 (en) 2014-07-10 2015-11-03 International Business Machines Corporation Surface-mount connector structure for embedded optical and electrical traces
CN104465855B (zh) * 2014-11-24 2017-02-22 华天科技（昆山）电子有限公司 晶圆级光互连模块及制作方法
CN105321929B (zh) * 2015-08-26 2018-05-08 中国科学院微电子研究所 一种三维光电集成结构及其制作方法
CN105336795B (zh) * 2015-08-26 2017-03-22 中国科学院微电子研究所 一种基于光栅接口的光子芯片封装结构及其制作方法
US10267988B2 (en) * 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic package and method forming same
US11774689B2 (en) * 2021-10-25 2023-10-03 Globalfoundries U.S. Inc. Photonics chips and semiconductor products having angled optical fibers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW449797B (en) * 2000-09-22 2001-08-11 Ind Tech Res Inst Integrated surface-emitting type electro-optical module and the fabrication method thereof
US20030210853A1 (en) * 2002-05-10 2003-11-13 Yoshichika Kato Optical switch
CN1918497A (zh) * 2004-02-17 2007-02-21 浜松光子学株式会社 光传输/接收模块
US20070085215A1 (en) * 2003-09-30 2007-04-19 Budd Russell A Silicon based optical vias
US20080226221A1 (en) * 2007-03-13 2008-09-18 Serge Bidnyk Integrated reflector for planar lightwave circuits

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3617846B2 (ja) 1992-12-24 2005-02-09 リコー光学株式会社 マイクロレンズ・マイクロレンズアレイ及びその製造方法
JP3205103B2 (ja) 1993-01-07 2001-09-04 松下電器産業株式会社 半導体装置の製造方法
JPH10282370A (ja) * 1997-04-01 1998-10-23 Sumitomo Electric Ind Ltd 光モジュール及びその製造方法
JPH1140823A (ja) 1997-05-22 1999-02-12 Fujitsu Ltd 光検出器モジュール
JP3709075B2 (ja) 1998-05-28 2005-10-19 京セラ株式会社 光素子実装方法
JP4096469B2 (ja) * 1999-09-09 2008-06-04 株式会社デンソー 光受信モジュール及び光受信モジュールの製造方法
JP2004212847A (ja) 2003-01-08 2004-07-29 Fujitsu Ltd 光結合器
JP4732711B2 (ja) 2003-05-23 2011-07-27 アイピー・キューブ・パートナーズ・カンパニー・リミテッド 結晶性材料をマイクロマシニングするためのエッチング方法、およびこれによって製造されたデバイス
JP4800974B2 (ja) * 2004-01-20 2011-10-26 ビノプティクス・コーポレイション 光装置および単一チップ上に双方向光動作用の統合されたレーザおよび検出器を製造する方法
JP2005275286A (ja) * 2004-03-26 2005-10-06 Japan Aviation Electronics Industry Ltd 双方向光モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW449797B (en) * 2000-09-22 2001-08-11 Ind Tech Res Inst Integrated surface-emitting type electro-optical module and the fabrication method thereof
US20030210853A1 (en) * 2002-05-10 2003-11-13 Yoshichika Kato Optical switch
US20070085215A1 (en) * 2003-09-30 2007-04-19 Budd Russell A Silicon based optical vias
CN1918497A (zh) * 2004-02-17 2007-02-21 浜松光子学株式会社 光传输/接收模块
US20080226221A1 (en) * 2007-03-13 2008-09-18 Serge Bidnyk Integrated reflector for planar lightwave circuits

Also Published As

Publication number Publication date
CN101750674B (zh) 2014-01-01
JP5226488B2 (ja) 2013-07-03
CN101750674A (zh) 2010-06-23
JP2010135630A (ja) 2010-06-17
CN103018852A (zh) 2013-04-03
US8548284B2 (en) 2013-10-01
US20130178005A1 (en) 2013-07-11
US8828250B2 (en) 2014-09-09
CN103018852B (zh) 2015-06-10
US20100142886A1 (en) 2010-06-10
TW201033667A (en) 2010-09-16

Similar Documents

Publication Publication Date Title
TWI493239B (zh) 光元件模組及其製造方法
JP3062884B2 (ja) Ｓｏｉ光導波路を利用したハイブリッド光集積回路用基板の製造方法
US11378751B2 (en) Laser patterned adapters with waveguides and etched connectors for low cost alignment of optics to chips
EP3308206B1 (en) Self-alignment for apparatus comprising photonic device
US9494741B2 (en) Apparatus comprising at least one optical device optically coupled to at least one waveguide on an optical chip
CN101846777B (zh) 光器件
US20130308906A1 (en) System and method for dense coupling between optical devices and an optical fiber array
JP2011242706A (ja) 光導波路装置及びその製造方法
JP2008102283A (ja) 光導波路、光モジュール及び光導波路の製造方法
KR20040013694A (ko) 광도파로 플랫폼 및 그 제조 방법
JP2013057720A (ja) 光モジュール
TWM636164U (zh) 光學元件組裝對準結構
US10962719B2 (en) Passive fiber to chip coupling using post-assembly laser patterned waveguides
JP3014035B2 (ja) 光結合装置用基板、光結合装置およびそれらの製造方法
JP2006039255A (ja) 光結合装置及びその製造方法
CN112558333A (zh) 一种电光器件及其制造方法
JP2008040261A (ja) 光反射回路
WO2015107918A1 (ja) 光路変換付き平面導波回路とその製造方法
JP2008197380A (ja) 多チャンネル光路変換素子とその作製方法
JPH11344649A (ja) レンズファイバカップラ―組立体と組立体を製造するための方法
KR970007466B1 (ko) 반도체 레이저 패키징 방법
JP2009157027A (ja) 多チャンネル光路変換導波路素子およびそれらの製造方法
JPH11190811A (ja) 光デバイス実装用基板及びその製造方法並びに光モジュール
JPH10186169A (ja) 光導波路モジュール
WO2003034115A2 (en) Coupling a semiconducter laser to an optical waveguide

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees