TWI492348B - 樹脂密封半導體裝置及製造此裝置之方法 - Google Patents

樹脂密封半導體裝置及製造此裝置之方法 Download PDF

Info

Publication number
TWI492348B
TWI492348B TW099129107A TW99129107A TWI492348B TW I492348 B TWI492348 B TW I492348B TW 099129107 A TW099129107 A TW 099129107A TW 99129107 A TW99129107 A TW 99129107A TW I492348 B TWI492348 B TW I492348B
Authority
TW
Taiwan
Prior art keywords
die pad
resin
inner lead
semiconductor device
lead
Prior art date
Application number
TW099129107A
Other languages
English (en)
Other versions
TW201125087A (en
Inventor
Masayuki Satoh
Koshi Maemura
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW201125087A publication Critical patent/TW201125087A/zh
Application granted granted Critical
Publication of TWI492348B publication Critical patent/TWI492348B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78743—Suction holding means
    • H01L2224/78745—Suction holding means in the upper part of the bonding apparatus, e.g. in the capillary or wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

樹脂密封半導體裝置及製造此裝置之方法
本發明相關於樹脂密封半導體裝置、及製造此樹脂密封半導體裝置之方法，且尤其相關於內有被提升的內引線被設置在密封樹脂構件中且外部連接端子被設置在密封樹脂構件的底部表面上的樹脂密封半導體裝置、及製造此樹脂密封半導體裝置之方法。
近年來，必須有具有增進的功能及減小的尺寸的半導體元件被安裝在厚度及尺寸減小的樹脂密封半導體裝置上。另外，必須增加晶粒墊片佔據面積比(die pad occupying area ratio)，以增進半導體裝置板安裝(board mounting)時的安裝效率(晶片(chip)面積/封裝(package)佔據面積)，以因而獲得高的半導體元件安裝比。另外，必須有可滿足對於高的熱輻射的要求的樹脂密封半導體裝置。因此，樹脂密封半導體裝置必須具有新穎結構。
圖14A、14B、及14C顯示作為例子的傳統樹脂密封半導體裝置的結構。此樹脂密封半導體裝置包含半導體元件1、支撐半導體元件1的晶粒墊片(die pad)2、用來將半導體元件1結合於晶粒墊片2的結合材料(bonding material)3、經由結合導線(bonding wire)4而電連接於半導體元件1的多個內引線(inner lead)5、及用密封樹脂來密封半導體元件1、晶粒墊片2、結合材料3、結合導線4、及內引線5的密封構件6(參見例如日本專利申請案公開第2005-050948號)。
此傳統的樹脂密封半導體裝置的例子的樹脂封裝尺寸為於X軸線方向具有大約1.2mm(毫米)的長度、於Y軸線方向具有大約1.6mm的長度，且於Z軸線方向具有大約0.48mm的長度。
內引線的每一個的尖端(tip end)的兩側部如圖14A、14B、及14C中所示地擴張，以確保結合區域或面積(bonding area)以及給予充分的引線拉拔強度(lead-pull strength)，以在對於板安裝的彎折強度測試(bending strength test)中成為錨件(anchor)。
當要藉著傳統的導線結合而形成導線迴路(wire loop)時，如在圖15所示的導線迴路4d的情況中，必須有較大間隔L12以避免導線迴路4d與半導體元件1的端部部份之間的電接觸，因此必須有預定高度及預定空間。
關於傳統的晶粒墊片佔據面積，(晶粒墊片面積)/(樹脂封裝面積)為37%，因為樹脂封裝面積為1.9mm2 (平方毫米)，而晶粒墊片面積為0.7mm2 。
在樹脂封裝的長度及寬度的每一個均被設定為不大於1mm的情況中，會發生以下的傳統問題。當傳統的內引線5被設置成為所具有的長度等於至位於密封構件6中的晶粒墊片的端部表面的長度時，晶粒墊片被設置的區域或面積變得較小，且因此成為封裝功能之一且被表示成為(晶片面積/封裝佔據面積)的安裝效率降低。
為解決過去的問題，內含的半導體元件相對於半導體裝置傾斜的一種半導體裝置被揭示(參見例如日本專利申請案公開第2008-103550號)。
然而，已發現就尺寸及厚度的減小以及熱輻射的增加而言，傳統的半導體裝置有新的問題。以下明確地敘述這些問題。
第一個問題在於當傳統的內引線形狀以及藉著導線結合而形成的導線迴路所需的高度及空間被列入考慮時，難以在小尺寸的樹脂封裝內形成內引線及導線迴路，例如難以在縱向長度及橫向長度的每一個均等於或小於0.8mm的區域中形成內引線及導線迴路。明確地說，可能有以下三個因素。
第一個因素為傳統的內引線形狀被要求需確保結合面積及引線拉拔強度以作用成為錨件，因此內引線必須有空間，造成難以減小尺寸。
為確保結合面積及引線拉拔強度以作用成為錨件，必須對內引線提供必要的最小長度及寬度。當不必要地達成尺寸的減小時，結合面積不能被充分地確保，因此結合可能不穩定且可靠性降低。當保留成為錨件的部份太小時，這些部份不能作用成為錨件，因此強度變得不充分。
第二個因素為傳統佈局必須確保導線結合中導線迴路的每一個的高度，以及半導體元件與第二結合位置之間的必要間隔，因此由於此必要高度及必要間隔而難以減小尺寸。
如圖15所示，當導線結合是在位於引線端子表面上的第二結合部4b的位置比位於半導體元件1的結合墊片上的第一結合部4a的位置顯著地低的情況下，藉著「下坡結合(downhill bonding)」的導線結合實施方法而被實施時，必須增加結合導線(導電迴路)4d的迴路高度，以防止由導線迴路的不充分高度所造成的與半導體元件1的上端部份的輕易電接觸。因此，有必須將半導體元件1的結合墊片的上表面的樹脂厚度加厚的不利點。另外還有的不利點為例如當半導體元件1在晶粒結合的情況中的位置偏移量、在第二結合部4b的情況中的毛細管直徑(capillary diameter)、及用來避免與半導體元件1的上端部份電接觸的間隔被列入考慮時，半導體元件1與第二結合部4b之間的間隔L12增大。
第三個因素如下。因為晶粒墊片的底部端部部份與外部連接端子的端部部份之間的間隔隨著尺寸的減小而變得較小，所以為避免板安裝期間板安裝接線圖型(board mounting wiring pattern)之間的短路，必須在晶粒墊片的底部端部部份與外部連接端子的端部部份之間確保預定間隔。然而，確保預定間隔大幅阻礙尺寸的減小。
在四邊形平面無引線(quad flat no-lead(QFN))封裝的例子中，引線間隔因為有由於腐蝕物移除及各向同性(isotropy)所造成的對於蝕刻的限制而不能被減小，且因此晶粒墊片的底部端部部份與外部連接端子的端部部份之間的間隔需要大的值。在藉著電成形(electroforming)而製成的封裝的例子中，大的突出部由於對於電鍍的限制而不能被設置。當形成小的引線時，不能獲得充分的強度以防止與密封樹脂分離。此阻礙小引線的形成。這些QFN封裝及藉著電成形而製成的封裝的例子顯示此種限制造成樹脂封裝的尺寸的增加且阻礙尺寸的減小。
第二個問題為更困難的是在安裝在所具有的晶粒墊片佔據面積比不小於30%的半導體裝置板上時，減小設置內引線及導線迴路所需的空間，及增加安裝效率(晶片面積/封裝佔據面積)。
當各別的必要功能在不減小內引線的尺寸之下如同在傳統情況中被設置在同一區域上且樹脂封裝的尺寸被減小時，晶粒墊片的安裝面積減小。晶粒墊片的安裝表面的必要長度及寬度的擴張直接增加封裝佔據面積，因而使安裝在半導體裝置板上時的安裝效率(晶片面積/封裝佔據面積)退化。
第三個問題在於必須增加功能增進且尺寸減小的半導體元件的熱輻射效率。
雖然在傳統的半導體裝置中，從半導體元件產生的熱在提升的晶粒墊片(lifted die pad)的情況中只經由外部連接端子而被傳遞至安裝板的安裝圖型，但是半導體元件與也作用成為用來將熱輻射至密封樹脂的外部的熱輻射部份的安裝板的安裝圖型之間的距離長，並且難以確保外部連接端子與安裝圖型之間的接觸面積，導致從半導體元件產生的熱不能被有效率地輻射。因此，從半導體元件產生的熱不能被充分地輻射，且因此有半導體元件由於熱失控(thermal runaway)而毀壞的問題，因而大幅降低可靠性。甚至是所具有的晶粒墊片從底部表面曝露的半導體裝置在晶粒墊片是由具有低的熱傳導係數的材料製成的情況中也有相同的問題。
本發明係鑑於以上所述的問題而形成。本發明的目的為提供一種樹脂密封半導體裝置，其尺寸及厚度減小、具有高安裝效率(晶片面積/封裝佔據面積)、且適合用於高的熱輻射。本發明的另一目的為提供一種可在保持可靠性的同時實現低成本製造的製造方法。
上述的問題可藉著以下的方案而被解決，因而達成以上目的。
1.根據本發明的樹脂密封半導體裝置包含：半導體元件；晶粒墊片，其支撐該半導體元件；結合材料，用來將該半導體元件結合於該晶粒墊片；結合導線；多個訊號引線，經由該結合導線而電連接於該半導體元件；及密封構件，用來以密封樹脂密封該半導體元件、該晶粒墊片、該結合材料、該結合導線、及該多個訊號引線的一部份，其中：該多個訊號引線的每一個的中央部份從其周邊部份被提升；該晶粒墊片包含曝露部份，該晶粒墊片的該曝露部份為該晶粒墊片的底部表面的至少一部份，且曝露在該密封構件的底部表面上；該多個訊號引線的每一個包含曝露部份，該訊號引線的該曝露部份相應於該多個訊號引線中相應的一個訊號引線的一端部部份，且在該密封構件的該底部表面上部份地曝露成為外部連接端子；該晶粒墊片另外包含薄部份，該薄部份係於該晶粒墊片的側表面部份實質上平行於該晶粒墊片的安裝表面被設置；該多個訊號引線的每一個另外包含提升的內引線，該提升的內引線相應於該多個訊號引線中相應的一個訊號引線的另一端部部份；且該提升的內引線包含：彎折部份，用來將該晶粒墊片的上表面與該提升的內引線的後表面對準於實質上相同的高度；突出形狀部份，其被設置在於訊號引線寬度方向的一側；及傾斜的直立表面，其被設置在於該訊號引線寬度方向的另一側，該另一側係成為內側。
根據上述結構，可使用彎折部份、突出形狀部份、及傾斜的直立表面形狀而達成內引線的尺寸的減小。
因為位於訊號引線的端部部份的提升的內引線包含被設置在於訊號引線寬度方向的一側的突出形狀部份、及被設置在於訊號引線寬度方向的成為內側的另一側的傾斜的直立表面，所以被設置在一側的突出形狀部份作用來確保結合面積及成為錨件，而被設置在另一側的傾斜的直立表面作用來將內引線與晶粒墊片之間的間隔減至最小，因而容許實現具有極小形狀及非常小的尺寸的內引線。被設置在一側的突出形狀部份可作用來確保安裝彎折強度測試的外部連接端子拉拔強度測試所需的共用強度(share strength)。被設置在另一側的傾斜的直立表面可作用來增加內引線於密封構件內的佈局的自由度。
相應於訊號引線的端部部份的提升的內引線包含用來將晶粒墊片的上表面與內引線的後表面對準於實質上相同的高度的彎折部份，因而於密封樹脂內的內引線的後表面側區域被密封樹脂材料充填。因此，外部連接端子不會與密封樹脂分離，甚至是在外部連接端子的底部表面從密封樹脂的底部表面曝露時。此適合於形成尺寸減小用的形狀。彎折部份被設置來使內引線的後表面部份與外部連接端子的底部表面部份分離，因而可獲得與晶粒墊片隔開的間隔。因此，可確保用來避免連接於外部連接端子的安裝接線圖型之間的短路的距離，以將內引線與晶粒墊片之間的間隔減至最小。
實質上平行於晶粒墊片的側表面被設置的薄部份的突出長度依所想要地等於晶粒墊片的主體的底部表面與薄部份的底部表面之間的距離，或是在上至此距離的兩倍的範圍內。在此情況中，可以可靠地防止晶粒墊片與密封樹脂分離。另外，晶粒墊片的安裝表面擴張，因而用來將結合導線連接於位於安裝表面的周邊區域的結合部份的墊片可被可靠地設置。當薄部份的突出長度加長時，晶粒墊片的底部表面的端部部份與薄部份的突出端部部份之間的間隔可被確保。因此，晶粒墊片的底部表面的端部部份與外部連接端子的端部部份之間的間隔可被加長，因而可確保用來避免連接於外部連接端子的安裝接線圖型之間的短路的距離，以將內引線與晶粒墊片之間的間隔減至最小。
晶粒墊片包含曝露部份，此曝露部份為晶粒墊片的底部表面的至少一部份，且曝露在密封構件的底部表面上。晶粒墊片的曝露部份與外部連接端子的曝露部份被設置在實質上相同的平面上。因此，當密封樹脂的底部表面側要被安裝在安裝板上時，晶粒墊片與安裝板的表面直接接觸，因而從半導體元件產生的熱從晶粒墊片直接傳遞至安裝板。結果，半導體元件與安裝板之間的熱傳遞距離被縮短。
2.另外，在本發明的結構中，較佳的是位在該一側的該提升的內引線的該突出形狀部份係被設置於朝向該密封構件的外部的方向；且位於該另一側的該提升的內引線的該傾斜的直立表面係被設置於朝向該密封構件的內部的方向。
在此種結構的情況中，因為位在一側的提升的內引線的突出形狀部份係被設置於朝向密封構件的外部的方向，並且位於另一側的提升的內引線的傾斜的直立表面係被設置於朝向密封構件的內部的方向，所以位在一側的突出形狀部份作用來確保結合面積，及成為滿足安裝彎折強度測試中的引線拉拔強度的錨件。另外，因為位在另一側的傾斜的直立表面作用來將離開晶粒墊片的距離減小至極小值，所以用來在密封構件中有效率地設計佈局的小尺寸內引線可被實現。
3.另外，在本發明的結構中，該彎折部份包含相對於該外部連接端子的底部表面的直立形狀部份，該直立形狀部份係形成在該提升的內引線的上表面部份與該外部連接端子的上表面部份之間，以及在該提升的內引線的後表面部份與該外部連接端子的底部表面部份之間。此直立形狀部份相對於外部連接端子具有在80度至90度的範圍內的角度。
在此種結構的情況中，直立形狀部份係緊接地形成在訊號引線的平坦連接部份的下方，因而可在就在直立形狀部份上方的區域中實施導線結合連接。另外，不需要有從下方的特殊接收部份，且空間小。因此，在連接的情況中，導線結合負荷(wire bonding load)及超音波振動被有效地傳遞，因而獲得優異的導線結合，且增進可靠性。
4.另外，在本發明的結構中，較佳的是該彎折部份的該直立形狀部份包含平行於該密封構件的一側部的表面；且被設置在於該訊號引線寬度方向的該內側的該傾斜的直立表面係平行地相對於該晶粒墊片的一側部。
在此種結構的情況中，彎折部份的直立形狀部份的表面成為平行於密封構件的側部，因而彎折部份被穩定地且容易地形成。連接於外部連接端子的下(後)表面部份的安裝接線圖型平行於外部連接端子，因而在安裝於板上時的安裝效率被增進。被設置在於訊號引線寬度方向的內側的傾斜的直立表面平行地相對於晶粒墊片的側部，因而有將內引線與晶粒墊片之間的距離減至最小的功效。
5.另外，在本發明的結構中，較佳的是該提升的內引線另外包含切除部份，該切除部份係在位在於該訊號引線寬度方向的該內側的該傾斜的直立表面之側沿著該彎折部份及該外部連接端子被設置。
在此種結構的情況中，切除部份沿著彎折部份及外部連接端子被設置，因而可藉著增加切除部份的尺寸而加長離開晶粒墊片的曝露部份的間隔，且可避免板安裝接線圖型之間的短路。安裝板上的接觸區域或面積可在不將外部連接端子的寬度變窄之下被增加，因而可增加於安裝板上實施軟焊的情況中的安裝強度。
6.另外，在本發明的結構中，較佳的是該提升的內引線的該上表面部份的高度比設置在該晶粒墊片上的該半導體元件的上表面高度高。
在此種結構的情況中，當實施第二結合部的位置比第一結合部的位置高的「上坡結合(uphill bonding)」時，迴路高度被減至最小，並且半導體元件的上表面與內引線的上表面部份之間的高度差異容易地被保持，因而可降低二者之間電短路的危險。另外，因為半導體元件的上表面與內引線的上表面部份之間的高度差異容易地被保持，且內引線可被帶至接近半導體元件的結合墊片，所以可必然地減小結合導線的迴路長度及迴路高度，因而可減小裝置尺寸及裝置外部輪廓高度。另外，彎折部份被設置，因而安裝在晶粒墊片上的半導體元件的上表面與相對於密封樹脂的底部表面的內引線的上表面彼此接近。因此，設置在半導體元件的上表面上的結合墊片與內引線之間的距離短。結果，可縮短用來連接結合墊片與內引線的結合導線的長度。
7.及8.另外，在本發明的結構中，較佳的是該提升的內引線的平坦上表面部份長度比該提升的內引線的平坦後表面部份長度長，且該外部連接端子的平坦後表面部份長度比該外部連接端子的平坦上表面部份長度長。
在此種結構的情況中，作用成為導線結合連接區域的內引線的平坦上表面部份長度、用來於外部連接端子的上表面部份形成密封構件的平坦長度、及外部連接端子的後表面部份的平坦長度均被保持於必要的長度。內引線本身可藉著設置在晶粒墊片的兩側的內引線的上表面部份的平坦長度的增加量、及外部連接端子的後表面部份的平坦長度的增加量，而在尺寸上被減小。因此，可實現具有甚至更小的尺寸的內引線。
9.另外，在本發明的結構中，較佳的是該晶粒墊片及該多個訊號引線的每一個的厚度為50μm(微米)至80μm(微米)。
在此種結構的情況中，可獲得非常小尺寸的內引線，其包含在於外部連接端子方向的一側的突出形狀部份、在於外部連接端子方向的成為內側的另一側的傾斜的直立表面、及直立的彎折部份。
10.另外，在本發明的結構中，較佳的是該晶粒墊片的該薄部份的尖端部份側與該提升的內引線的該傾斜的直立表面之間的距離小於該晶粒墊片的厚度。在此情況中，較佳的是晶粒墊片的該側與傾斜的直立表面之間的距離為30μm(微米)至80μm(微米)。
在此種結構的情況中，因為內引線可被帶至接近晶粒墊片的薄部份的尖端部份的側部，所以可必然地減小結合導線的迴路長度及迴路高度，因而容許裝置尺寸及裝置外部輪廓高度的減小。
11.另外，在本發明的結構中，較佳的是該晶粒墊片包含至少一對掛鉤銷形狀部份，該至少一對掛鉤銷形狀部份從該晶粒墊片的側部的頂點部份形成，且以與該晶粒墊片相同的厚度延伸至該密封構件的側部。
在此種結構的情況中，因為晶粒墊片的薄部份是藉著滾壓(rolling)而形成，所以可在不彎折晶粒墊片之下容易地且可靠地設置薄部份，因而容許安裝表面的擴張及平坦度被可靠地給定。
12.另外，在本發明的結構中，較佳的是該提升的內引線係於上述的項目10的距離處被設置於該晶粒墊片的每一側部的實質中央部份。
在此種結構的情況中，彎折部份的直立形狀部份的表面平行於密封構件的側部，並且設置在於訊號引線寬度方向的內側的提升的內引線的傾斜的直立表面平行地相對於晶粒墊片的側部。因此，密封構件的四個角落空間被設置於晶粒墊片的各別側部，因此內引線以高效率被設置於密封構件內，因而減小密封構件的尺寸。
導線迴路可以用極小長度在半導體元件與內引線之間形成為合適的形狀。密封樹脂材料於密封構件的四個角落空間中的使用被增至最大，以用密封樹脂材料充填內引線的後表面側區域，因此對於內引線的固持力變得更大。
13.另外，在本發明的結構中，較佳的是該提升的內引線被設置成將設置於該晶粒墊片的側部的頂點部份的至少一對掛鉤銷形狀部份夾在其間。
在此種結構的情況中，提升的內引線被設置成將設置於晶粒墊片的各別側部的頂點部份的至少一對掛鉤銷形狀部份夾在其間。因此，在晶粒墊片的薄部份的底部表面下方的區域及在內引線的後表面下方的區域被密封樹脂材料有效率地充填。
14.另外，在本發明的結構中，較佳的是於該晶粒墊片的該側表面部份實質上平行於該晶粒墊片的該安裝表面被設置的該薄部份包含一對薄部份，該對薄部份的每一個連結於該晶粒墊片的該側表面部份的兩個側部。
在此種結構的情況中，於晶粒墊片的側表面部份實質上平行於晶粒墊片的安裝表面被設置的薄部份包含一對薄部份，而此對薄部份的每一個連結於晶粒墊片的側表面部份的兩個側部。晶粒墊片的薄部份是藉著滾壓而形成，使得平行的側部成對且具有相同長度，因而可在不彎折晶粒墊片之下容易地且可靠地形成薄部份。因此，可以可靠地獲得安裝表面的擴張及平坦性。充填在薄部份的底部表面上的區域的密封樹脂材料被進一步擴張。
薄部份的厚度依所想要的是在晶粒墊片的主體的厚度的大約20%至大約90%的範圍內。因此，晶粒墊片的主體的底部表面與薄部份的底部表面之間的高度差是在晶粒墊片的主體的厚度的大約10%至大約80%的範圍內。
因為在密封樹脂內的晶粒墊片的薄部份的底部表面側區域是被密封樹脂材料充填，所以甚至是在晶粒墊片的底部表面及外部連接端子的底部表面曝露時，晶粒墊片與外部連接端子也不易分離。較佳的是薄部份的突出長度可等於晶粒墊片的底部表面與薄部份的底部表面之間的距離，或是在上至此距離的兩倍的範圍內。
15.另外，在本發明的結構中，較佳的是該樹脂密封半導體裝置的側邊長度為0.5mm(毫米)至1.0mm(毫米)。
在此種結構的情況中，可提供具有非常小的尺寸的樹脂密封半導體裝置，其中晶粒墊片面積對樹脂封裝尺寸的比被最有效率地設定在上述的範圍內，以因而有助於在安裝在半導體裝置板上時半導體元件的安裝效率的增進。在等於或大於1.0mm的情況中，傳統例子(日本專利第4050199號)中的晶粒墊片面積比優異。但是，在等於或小於0.5mm的情況中，晶粒墊片面積比減小，因而半導體元件的可安裝尺寸太小而不實用。
16.另外，根據本發明的製造樹脂密封半導體裝置之方法包含：製備引線框，包括形成晶粒墊片及多個訊號引線且於內引線的每一個形成突出形狀部份及傾斜的直立表面、在該內引線的每一個與外部連接端子之間形成彎折部份、及於該晶粒墊片的側表面部份形成薄部份；將半導體元件安裝在該引線框上；將該半導體元件經由結合導線而電連接於該內引線；以密封樹脂密封該半導體元件、該晶粒墊片、該結合材料、該結合導線、及該多個訊號引線；及將該樹脂密封半導體裝置從該引線框的主體分離。
在此種結構的情況中，因為具有極小形狀及非常小的尺寸的內引線被使用來獲得高半導體元件安裝比，及縮短半導體元件與安裝板之間的熱傳遞距離，所以可避免由於熱失控所造成的半導體元件的毀壞及可靠性的降低，且因而可用低成本製造在安裝在半導體裝置板上時具有高安裝效率且尺寸非常薄及小的密封型半導體裝置。
根據如上所述的本發明，可實現以下的各種不同的功效。
樹脂密封半導體裝置的密封構件中的空間及表面的利用被增至最大，且因而樹脂密封半導體裝置的尺寸可被減小、可被薄化、且可被設置成具有高的熱輻射。
第一，可提供具有非常小的尺寸的樹脂密封半導體裝置，其中(1)具有極小空間及極大功能的內引線的尺寸被減小，(2)藉著導線結合而形成的導線迴路的高度及空間被抑制以不增加，且(3)板安裝接線圖型之間的短路被避免，而將內引線與晶粒墊片之間的間隔減至最小。以下詳細敘述這三點。
(1)當具有極小空間及極大功能的內引線的尺寸要被減小時，內引線作用來確保結合面積及成為錨件，以因而將與晶粒墊片的間隔減至最小。因此，可達成尺寸的減小。具有在50μm至80μm的範圍內的厚度的訊號引線被使用。直立形狀部份形成在內引線的後表面部份與外部連接端子的下表面部份之間。內引線的平坦上表面部份長度被設定為比其平坦後表面部份長度大的值。外部連接端子的平坦後表面部份長度被設定為比其平坦上表面部份長度大的值。突出形狀部份被設置在於訊號引線寬度方向的一側，並且傾斜的直立表面被設置在於訊號引線寬度方向的成為內側的另一側。在此情況中，設置在所述的一側的突出形狀部份作用來確保結合面積及成為錨件，以因而節省內引線用的空間而減小其尺寸。
(2)當藉著導線結合而形成的導線迴路的高度及空間要被抑制以不增加時，彎折部份被設置成將晶粒墊片的上表面與內引線的後表面對準於實質上相同的高度。因此，安裝在晶粒墊片上的半導體元件的上表面接近內引線的上表面，且因而設置在半導體元件的上表面上的結合墊片與內引線之間的距離短。結果，用來將結合墊片連接於內引線的導線的長度可被縮短。半導體元件的上表面與內引線的上表面之間的高度差減小，且因而結合導線的迴路長度及迴路高度可被減小。因此，可提供尺寸非常薄及小的樹脂密封半導體裝置。
(3)當板安裝接線圖型之間的短路要被避免時，晶粒墊片的底部表面的端部部份與外部連接端子的端部部份之間的間隔(其為板安裝接線圖型之間的距離)被確保。因此，連接於外部連接端子的板安裝接線圖型之間的短路可被避免。
彎折部份被設置於內引線，因而內引線的後表面側區域被密封樹脂材料充填。因此，甚至是在外部連接端子曝露在密封樹脂的底部表面上時，外部連接端子也不會與密封樹脂分離。甚至是在內引線被帶至接近晶粒墊片時，晶粒墊片的底部表面的端部部份與外部連接端子的端部部份之間的間隔也可被確保。當使薄部份的突出長度成為等於晶粒墊片的主體的底部表面與薄部份的底部表面之間的距離或是在上至此距離的兩倍的範圍內時，可以可靠地防止晶粒墊片與密封樹脂分離。另外，晶粒墊片的安裝表面擴張。另外，當切除部份沿著彎折部份及外部連接端子被設置時，預定間隔可在外部連接端子的寬度被加寬之下根據切除部份的尺寸而被設定。此適合於形成可確保板安裝接線圖型之間的距離的尺寸減小形狀。
第二，可提供小尺寸的樹脂密封半導體裝置，其中(1)晶粒墊片結構包含一對掛鉤銷形狀部份及一對薄部份，而此對薄部份的每一個連結於兩個側部，(2)內引線被設置在晶粒墊片的側部的實質中心處，以將該對掛鉤銷形狀部份夾在其間，且(3)晶粒墊片被設置成使得薄部份的突出長度為兩倍，以獲得高安裝效率(晶片面積/封裝佔據面積)。以下詳細敘述這三點。
(1)當晶粒墊片結構包含一對掛鉤銷形狀部份及一對薄部份而該對薄部份的每一個連結於兩個側部時，可提供滿足各項功能而獲得極大安裝表面的晶粒墊片，其中功能包括安裝表面的平坦性、密封樹脂材料的有效率充填、與密封樹脂分離的避免、安裝接線圖型之間的短路的避免、以及至安裝板的直接熱傳遞。
(2)當內引線被設置在晶粒墊片的側部的實質中心處以將該對掛鉤銷形狀部份夾在其間時，密封樹脂材料於密封構件的四個角落空間中的使用增至極大，而增加對於被密封樹脂材料密封的內引線的固持力。
(3)另外，雖然薄部份的突出長度為兩倍，但是至晶粒墊片的距離可被減小至極小值，因而可將晶粒墊片的安裝面積增至極大。
第三，可提供一種樹脂密封半導體裝置，其中解決從半導體元件熱輻射的問題，且可靠性高。亦即，在安裝在安裝板上的情況中，當從晶粒墊片的曝露部份直接傳遞至板表面的熱的熱傳遞距離被縮短，且使用具有優異的熱傳導係數的引線框及具有大的用來安裝半導體元件的面積的晶粒墊片時，可避免由於熱失控所造成的半導體元件的毀壞及可靠性的降低。
以下，參考所附圖式敘述根據本發明的實施例的樹脂密封半導體裝置。
圖1A及1B顯示根據本發明的實施例的樹脂密封半導體裝置的例子。圖1A為用來顯示樹脂密封半導體裝置的示意結構的透過密封構件所見的立體圖，而圖1B為樹脂密封半導體裝置的側視圖。
如圖1A所示，根據本發明的實施例的樹脂密封半導體裝置包含半導體元件1、支撐半導體元件1的晶粒墊片2、設置在晶粒墊片2的安裝表面上以將半導體元件1結合於晶粒墊片2的結合材料3、經由結合導線4而電連接於半導體元件1的多個訊號引線5、及用密封樹脂密封半導體元件1、晶粒墊片2、結合材料3、結合導線4、及訊號引線5的每一個的一部份的密封構件6。訊號引線5的每一個的中央部份作用成為內引線5，且從其周邊部份被提升。晶粒墊片2的周圍側部並非平行於而是傾斜於樹脂密封半導體裝置的周圍側部。內引線5被配置於樹脂密封半導體裝置的角落部份，而這些角落部份為樹脂密封半導體裝置內不被晶粒墊片佔據的區域。晶粒墊片2包含晶粒墊片曝露部份7，其中晶粒墊片2的底部表面的至少一部份曝露在密封構件6的底部表面處。
如圖1B所示，訊號引線5的端部部份包含作用成為外部連接端子8的外部連接端子曝露部份9。外部連接端子曝露部份9的表面部份地曝露在密封構件6的底部表面處。當密封樹脂的底部表面側要被安裝在安裝板上時，在晶粒墊片2的底部表面上的晶粒墊片曝露部份7被帶至與安裝板的表面直接接觸，因而從半導體元件1產生的熱從在晶粒墊片2的底部表面上的晶粒墊片曝露部份7直接傳遞至安裝板。結果，半導體元件1與安裝板之間的熱傳遞距離縮短。此處，熱也從外部連接端子8的外部連接端子曝露部份9直接傳遞至安裝板。但是，從接近半導體元件1的晶粒墊片曝露部份7的熱的傳遞比顯著地大，因而熱輻射效率被增進。
其次，參考所附圖式敘述根據本發明的實施例的內引線5。
圖2A、2B、及2C分別為顯示根據本發明的實施例的內引線5的例子的側視圖、平面圖、及立體圖。
如圖2A所示，內引線5相應於訊號引線的每一個被提升的端部部份。內引線5包含彎折部份10、其使相應於內引線5的後表面的內引線後表面部份5b在高度上實質上等於晶粒墊片2的上表面，因而在密封樹脂中的內引線5的後表面側區域被密封樹脂材料充填。因此，甚至是在相應於外部連接端子8的底部表面的外部連接端子曝露部份9曝露在密封樹脂的底部表面處時，外部連接端子8也可抵抗從密封樹脂分離。
內引線後表面部份5b與成為外部連接端子8的底部表面的外部連接端子曝露部份9藉著彎折部份10的尺寸而彼此分開，因而外部連接端子曝露部份9可藉著彎折部份10及內引線後表面部份5b的成為板安裝間隔的尺寸而與成為晶粒墊片2的底部表面部份的晶粒墊片曝露部份7分開。因此，用來避免短路的距離可被確保在連接於外部連接端子8的安裝接線圖型之間，因而將內引線5的尖端與晶粒墊片2的安裝表面的尖端之間的間隔量減至最小，且因此合適地形成尺寸減小用的形狀。成為提升的內引線5的上表面的內引線上表面部份5a由於彎折部份10而接近被安裝在晶粒墊片2上的半導體元件1的上表面，因而被設置在半導體元件1的上表面上的結合墊片與內引線5之間的距離被減小。結果，用來連接結合墊片與內引線5的結合導線4的長度可藉著彎折部份10而縮短。
如圖2A所示，直立形狀部份11在提升的內引線上表面部份5a與外部連接端子8的上表面部份之間以及在提升的內引線後表面部份5b與外部連接端子曝露部份9之間相對於外部連接端子曝露部份9形成於彎折部份10。直立形狀部份11相對於外部連接端子曝露部份9具有在80度至90度的範圍內的角度。
直立形狀部份11係緊接地形成在作用成為內引線5的平坦導線結合連接部份的內引線上表面部份5a的下方，因而導線結合連接可在緊接地接近直立形狀部份11的頂部的區域內被實施。因此，可形成不須有從下方的特定接收部份且具有小空間的內引線5。導線結合負荷及超音波振動被有效地傳遞通過緊接地位在內引線上表面部份5a的下方的直立形狀部份11，因而可獲得具有優異的導線結合、高可靠性、及小尺寸的內引線5。
如圖2A所示，提升的內引線5的平坦內引線上表面部份5a的長度L1被設定為比提升的內引線5的平坦內引線後表面部份5b的長度L2大的值，導致提升的內引線5的平坦上表面部份的面積增加。
外部連接端子8的平坦外部連接端子曝露部份9的長度L3被設定為比外部連接端子8的平坦外部連接端子上表面部份5c的長度L4大的值，導致外部連接端子8的平坦後表面部份的面積增加。
在保持作用成為導線結合連接區域的內引線5的平坦部份的必要面積及外部連接端子8的平坦後表面部份的必要面積之下，內引線5本身可藉著設置在晶粒墊片2的兩側的內引線5的每一個的平坦內引線上表面部份5a的長度L1的增加、及藉著外部連接端子8的平坦外部連接端子曝露部份9的長度L3的增加，而在尺寸上被減小，因而容許實現具有進一步更小的尺寸的內引線5。
內引線5、晶粒墊片2、及外部連接端子8依所想要地形成為具有等於或大於50μm且小於或等於80μm的厚度的引線框，此有效於進一步減小具有彎折部份10的內引線5的尺寸。
如圖2B所示，提升的內引線5包含被設置在於訊號引線寬度方向的一側的突出形狀部份12、及被設置在另一側的傾斜的直立表面13，其於訊號引線寬度方向係形成於內側。
被設置在上述的一側的突出形狀部份12具有擴張結合面積的功效。被設置在上述的一側的突出形狀部份12也可作用成為滿足安裝彎折強度測試中外部連接端子8的拉拔強度的錨件，以確保必要的共用強度。
位在上述的另一側的傾斜的直立表面13形成來將內引線5與晶粒墊片2之間的間隔量減至最小。傾斜的直立表面13可沿著晶粒墊片2的每一側部形成，以增加內引線5要被設置於密封構件6內的佈局的自由度。
如圖2C所示，切除部份14在於訊號引線寬度方向形成在內側的傾斜的直立表面13之側沿著彎折部份10及外部連接端子8形成於提升的內引線5。切除部份14容許外部連接端子8的寬度被設定為比內引線上表面部份5a的寬度大的值，以因而增加安裝板上的底面積(footprint)，且因此於在安裝板上實施軟焊的情況中的安裝強度可被確保。離開晶粒墊片曝露部份7的距離可藉著切除部份14、內引線後表面部份5b、及彎折部份10而增加，因而可避免板安裝接線圖型之間的短路。
如上所述，內引線5可形成為極為小尺寸的內引線，其包含設置在於訊號引線寬度方向的一側的突出形狀部份12、設置在另一側而於訊號引線寬度方向形成在內側的傾斜的直立表面13、及直立的彎折部份10。
其次，參考所附圖式敘述根據本發明的實施例的晶粒墊片2。
圖3為顯示根據本發明的實施例的晶粒墊片的例子的截面側視圖。晶粒墊片2的側表面部份包含實質上平行於晶粒墊片2的安裝表面2a被設置的薄部份15。薄部份15的每一個的突出長度L5可依所想要的等於相應於晶粒墊片2的主體的底部表面的晶粒墊片曝露部份7與薄部份15的每一個的底部表面7a之間的距離，或是在上至此距離的兩倍的範圍內。
以此組態，甚至是在晶粒墊片曝露部份7及外部連接端子曝露部份9曝露時，也可以可靠地防止晶粒墊片2與密封樹脂分離。另外，晶粒墊片2的安裝表面2a的面積可增加，因而用來將結合導線4連接於位於安裝表面的周邊區域的結合部份的墊片可被可靠地設置。
因為薄部份15的每一個的長突出長度L5成為晶粒墊片2的底部表面端部部份7b與薄部份15的每一個的突出端部部份之間的間隔，所以較寬的間隔被留在晶粒墊片2的底部表面端部部份7b與外部連接端子曝露部份9的端部部份9a之間，因而確保用來避免連接於外部連接端子曝露部份9的安裝接線圖型之間的短路的距離，且將內引線5與晶粒墊片2之間的間隔減至最小。
因為晶粒墊片2的薄部份15是藉著滾壓而形成，所以可在不彎折晶粒墊片2之下容易地且可靠地設置薄部份15，因而容許確保對安裝表面2a的擴張及平坦性的指定。
薄部份15的厚度依所想要的是在晶粒墊片2的主體的厚度的大約20%至大約90%的範圍內。因此，晶粒墊片2的主體的底部表面與薄部份15的每一個的底部表面之間的高度差是在晶粒墊片2的主體的厚度的大約10%至大約80%的範圍內。
晶粒墊片2的薄尖端部份2b的側部與提升的內引線5的傾斜的直立表面13之間的距離比晶粒墊片2的厚度短。注意晶粒墊片2的薄尖端部份2b的側部與提升的內引線5的傾斜的直立表面13之間的距離是依所想要地在等於或大於30μm且小於或等於80μm的範圍內。
在係為顯示晶粒墊片2的仰視圖的圖4中，位於晶粒墊片2的側表面部份(薄尖端部份)2b且實質上平行於晶粒墊片2的安裝表面2a的薄部份15形成為一對薄部份15，而此對薄部份15的每一個連結於晶粒墊片2的側表面部份2b的兩個側部。
因為晶粒墊片2的薄部份15形成為使平行側部成對作用，並且所有的側部均具有相同的長度，所以可在不彎折晶粒墊片2之下藉著滾壓而容易地且可靠地形成薄部份15，因而容許確保對安裝表面的擴張及平坦性的指定。薄部份15的底部表面上的密封樹脂材料充填區域的面積被進一步增加。
圖5A、5B、及5C顯示導線迴路的例子。圖5A及5B分別為顯示半導體元件的厚度小於晶粒墊片或內引線的厚度的情況的側視圖及立體圖。半導體元件1被安裝在晶粒墊片2上，並且與半導體元件1的表面上的結合墊片相對的內引線5經由結合導線4而連接於結合墊片。因為內引線5的後表面的高度等於或高於晶粒墊片2的上表面的高度，所以提升的內引線5的上表面部份5a形成為所具有的高度比安裝在晶粒墊片2上的半導體元件1的上表面的高度高一段長度H1。結合導線4的一個端部為在被設置在半導體元件1的表面上的結合墊片上的第一結合部4a，並且其另一端部為於內引線5的上表面部份5a的結合區域或面積內的第二結合部4b。當第二結合部4b藉著「上坡結合」而形成為使得第二結合部4b在位置上比第一結合部4a高時，可避免由於半導體元件1的上端部份與結合導線4之間的接觸所造成的電短路，甚至是在結合導線4的迴路高度被抑制於較低的值的情況中。在此實施例中，半導體元件被顯示成為厚度為50μm，且晶粒墊片及內引線的每一個被顯示成為厚度為80μm。
因為半導體元件1的上表面與內引線5的上表面部份5a之間的高度差被容易地保持，所以內引線5可被帶至接近晶粒墊片2的薄尖端部份2b的側部，因而容許減小結合導線4的迴路長度及迴路高度。因此，半導體元件1與內引線5之間的導線迴路可以用極小的長度形成為合適的形狀，因而裝置尺寸及裝置輪廓高度可被減小。
圖5C為顯示半導體元件的厚度大於晶粒墊片或內引線的厚度的情況的側視圖。半導體元件1被安裝在晶粒墊片2上，並且與半導體元件1的表面上的結合墊片相對的內引線5經由結合導線4而連接於結合墊片。內引線5的後表面的高度等於或高於晶粒墊片2的上表面的高度。但是，半導體元件相當厚(例如150μm)，因而提升的內引線5的上表面部份5a形成為使得其高度比安裝在晶粒墊片2上的半導體元件1的上表面的高度低一段長度H2。
結合導線4的一個端部為在被設置在半導體元件1的表面上的結合墊片上的第一結合部4a，並且其另一端部為於內引線5的上表面部份5a的結合區域或面積內的第二結合部4b。第二結合部4b是藉著「下坡結合」而形成，使得第二結合部4b在位置上比第一結合部4a低，但是內引線5的後表面的高度等於或高於晶粒墊片2的上表面的高度，因而不須大的迴路高度。在傳統技術中，晶粒電片的上表面的高度與內引線的上表面的高度彼此相等，因而迴路高度增加以避免電短路。然而，在此實施例中，甚至是在「下坡結合」的情況中，因為第二結合部4b位在等於或高於內引線的厚度的高度處，所以第一結合部4a與第二結合部4b之間的高度差小，因而避免半導體元件1的上端部份與結合導線4之間的電短路，甚至是在結合導線4的迴路高度被抑制於較低的值時。
其次，敘述根據本發明的實施例的用來減小內引線5及晶粒墊片2的尺寸的合適組態。
圖6為顯示根據本發明的實施例的內引線及晶粒墊片用的組態的例子的平面圖。位在提升的內引線5的每一個的一側的突出形狀部份12係朝向密封構件6的外部設置。位在提升的內引線5的每一個的另一側的傾斜的直立表面13係朝向密封構件6的內部形成。因此，密封構件6內的佈局可在具有自由度之下被有效率地設計。
如圖1A及1B所示，彎折部份10的直立形狀部份11被設置成使得其表面平行於密封構件6的側部。內引線5的彎折部份10被穩定地且容易地形成。另外，直立形狀部份11可成為平行於要被連接於外部連接端子8的下表面部份(底部表面部份)的安裝接線圖型的形狀，使得有效率的板安裝被達成。
如圖6所示，於訊號引線寬度方向形成在內側的傾斜的直立表面13相對於且平行於晶粒墊片2的側部。
因為彎折部份10的直立形狀部份11的表面被定位成平行於密封構件6的側部，且於訊號引線寬度方向形成在內側的傾斜的直立表面13相對於且平行於晶粒墊片2的側部，所以內引線5以高效率在密封構件6的四個角落空間內在沿著晶粒墊片2的各別側部有自由度之下被設置。另外也有將內引線5與晶粒墊片2之間的距離減至最小的功效。結果，密封構件6的尺寸可減小。
至少一對掛鉤銷形狀部份16從晶粒墊片2的側部的頂點部份形成於晶粒墊片2，而此至少一對掛鉤銷形狀部份16以與晶粒墊片2相同的厚度延伸至密封構件6的側部。提升的內引線5在比晶粒墊片2的厚度小的距離處被設置於晶粒墊片2的各別側部的實質中央部份。以此組態，密封樹脂材料於密封構件6的四個角落空間中的使用被增至最大，因而晶粒墊片2的尺寸可被增至最大。提升的內引線5被設置成將形成於晶粒墊片2的側部的頂點部份的上述的至少一對掛鉤銷形狀部份16夾在其間。提升的內引線5被設置成將形成於晶粒墊片2的側部的頂點部份的上述的至少一對掛鉤銷形狀部份16夾在其間，因而在晶粒墊片2的薄部份15的底部表面下方及在內引線5的後表面下方的區域在密封構件6的四個角落空間中被密封樹脂材料有效率地充填。
圖7為顯示根據本發明的實施例的內引線及晶粒墊片用的組態的另一例子的平面圖。在此例子中，外部連接端子8被設置成將形成於晶粒墊片2的側部的頂點部份的至少一對掛鉤銷形狀部份16夾在其間。甚至是在內引線5及外部連接端子8如上所述地被設置時，在晶粒墊片2的薄部份15的底部表面下方及在內引線5的後表面下方的區域在密封構件6的四個角落空間中被密封樹脂材料有效率地充填。當採用此種組態時，晶粒墊片的底部表面的面積也相對地增加，因而在安裝在所具有的晶粒墊片佔據面積比等於或大於30%的半導體安裝板上時的安裝效率(晶片面積/封裝佔據面積)可被增加，且熱可從晶粒墊片的底部表面上的曝露部份被有效率地輻射。
其次，敘述成為板安裝接線的例子的建議的墊片佈局，然後敘述如何避免板安裝接線圖型之間的短路。
圖8顯示根據本發明的實施例的樹脂密封半導體裝置用的板安裝接線圖型的例子。圖8為只顯示板安裝接線圖型及此板安裝接線圖型相關於樹脂密封半導體裝置的板安裝表面的位置關係的仰視圖。
在晶粒墊片2的底部表面上的板安裝接線圖型P1被設置成與在外部連接端子8的底部表面上的板安裝接線圖型P2的每一個分開，而在二者之間具有間隔L6。間隔L6比內引線5的每一個的傾斜的直立表面13與晶粒墊片2的側表面部份2b之間的間隔L7寬。內引線5的每一個的傾斜的直立表面13與晶粒墊片2的側表面部份2b之間的間隔L7係由於內引線5的每一個的彎折部份10、直立形狀部份11、傾斜的直立表面13、及切除部份14的形狀以及由於晶粒墊片2的薄部份15的每一個的形狀而在寬度上增加至晶粒墊片2上的板安裝接線圖型P1與外部連接端子8上的板安裝接線圖型P2的每一個之間的間隔L6。
因此，可提供非常小的樹脂密封半導體裝置，其中半導體裝置板安裝時的安裝效率被增進，並且在避免板安裝接線圖型之間的短路的同時將內引線的每一個與晶粒墊片之間的間隔減至最小。
其次，敘述根據本發明的實施例的樹脂密封半導體裝置及製造樹脂密封半導體裝置之方法。
圖9為顯示根據本發明的實施例的引線框的例子的平面圖。
引線框20為由例如以銅(Cu)為基礎的合金製成且具有在50μm至80μm的範圍內的厚度的板件，並且包含被設置於半導體元件1要被安裝的區域的引線框開口部份21。用來支撐被設置於引線框開口部份21的半導體元件1的實質上四邊形形狀的晶粒墊片2形成於引線框開口部份21。第一訊號引線5aa及第二訊號引線5bb從引線框開口部份21的第一邊緣側部延伸至晶粒墊片2的第一及第二側部。第三訊號引線5cc及第四訊號引線5dd從引線框開口部份21的與第一邊緣側部相反的第二邊緣側部延伸至晶粒墊片2的相反的第三及第四側部。第一訊號引線5aa、第二訊號引線5bb、第三訊號引線5cc、及第四訊號引線5dd是藉著壓製(pressing)而形成於晶粒墊片2的四個周圍側部。突出形狀部份12、傾斜的直立表面13、切除部份14、及掛鉤銷形狀部份16是藉著同時壓製而形成於訊號引線的作用成為內引線5的中央部份。晶粒墊片2是由掛鉤銷形狀部份16支撐。
如上所述，晶粒墊片2、掛鉤銷形狀部份16、第一訊號引線5aa、第二訊號引線5bb、第三訊號引線5cc、及第四訊號引線5dd均形成於引線框20的引線框開口部份21，並且突出形狀部份12、傾斜的直立表面13、及切除部份14均藉著壓製而形成。
圖10A至10D顯示根據本發明的實施例的製造樹脂密封半導體裝置之方法的例子。圖10A至10D為顯示在製備引線框的製程中形成彎折部份及薄部份的步驟的模截面視圖。圖10A為顯示上方彎折形成模、下方彎折形成模、及引線框的組態視圖。圖10B顯示藉著上方彎折形成模及下方彎折形成模以形成彎折部份的壓製狀態。圖10C顯示藉著用來形成直立形狀部份的上方彎折形成模及下方彎折形成模以形成直立形狀部份的壓製狀態。圖10D顯示藉著用來形成薄部份的上方薄部份形成模及下方薄部份形成模以形成晶粒墊片的薄部份的壓製狀態。
以下參考圖10A至10D的模截面視圖所示的例子敘述根據本發明的製造方法中的製備引線框的製程，其係相應於形成彎折部份10的步驟及於晶粒墊片2的側表面部份設置薄部份15的步驟。
圖10A顯示上方彎折形成模22位於上方側、下方彎折形成模23位於下方側、且圖9所示的引線框20位於中央的狀態。
在圖10A所示的步驟中，形成有內引線5的突出形狀部份12、傾斜的直立表面13、及切除部份14、晶粒墊片2、及掛鉤銷形狀部份16的引線框20在上方彎折形成模22與下方彎折形成模23之間被製備。
圖10B顯示引線框20被位在上方側的上方彎折形成模22與位在下方側的下方彎折形成模23彎折以因而形成彎折部份10的概略形狀(schematic shape)的壓製狀態。
圖10B所示的步驟被定義成為形成彎折部份10的形狀的提升步驟。在此步驟中，訊號引線5aa、5bb、5cc、及5dd的尖端部份的上表面部份被上方彎折形成模22夾鉗，且其後表面部份被下方彎折形成模23夾鉗。訊號引線5aa、5bb、5cc、及5dd藉著可固持二維位置的夾鉗力而被提升，並且內引線5在訊號引線5aa、5bb、5cc、及5dd與外部連接端子8之間被拉伸。
圖10C顯示位在上方側的上方彎折形成模22a及位在下方側的下方彎折形成模23a被用來將彎折部份10的概略形狀改變成為直立形狀部份11的壓製狀態。
圖10C所示的步驟被定義成為形成直立形狀部份11的步驟。在直立形狀部份11的形成中，彎折部份10的弧形部份被各具有曲率半徑接近零的圓角部份(rounded part)的上方彎折形成模22a及下方彎折形成模23a彎折。在此實施例中，曲率半徑(R)不大於10μm。在此情況中，具有在50μm至80μm的範圍內的厚度的引線框20被使用，並且直立形狀部份11被形成為使得彎折部份10的弧形部份的曲率半徑等於或小於10μm。直立形狀部份11的角度包含相對於外部連接端子曝露部份9為85度至90度的範圍。在此實施例中，如此形成的直立形狀部份在內引線5與外部連接端子8之間被進一步拉伸，因而直立形狀部份11比引線框20薄引線框20的厚度的10%至50%。
在圖10C所示的步驟中，如圖2A所示，提升的內引線5的平坦上表面部份的長度L1被設定為比其平坦後表面部份的長度L2大的值，並且外部連接端子8的平坦下表面部份的長度L3被設定為比其平坦上表面部份的長度L4大的值。因此，作用成為結合導線4的連接區域的內引線5的平坦部份的必要面積、外部連接端子8的用來形成密封構件6的平坦上表面部份的必要面積、及外部連接端子8的平坦後表面部份的必要面積被確保。
圖10D顯示位在上方側的上方薄部份形成模22b及位在下方側的下方薄部份形成模23b被用來形成晶粒墊片2的薄部份15的壓製狀態。
圖10D所示的步驟被定義成為形成薄部份15的步驟。晶粒墊片2的側表面部份係使用上方薄部份形成模22b及下方薄部份形成模23b而被滾壓，以形成實質上平行於晶粒墊片2的安裝表面的薄部份15。薄部份15被設置成為一對薄部份，而此對薄部份的每一個在實質上平行於晶粒墊片的安裝表面之下連結於晶粒墊片的側表面部份的兩個側部。晶粒墊片2的薄部份藉著滾壓而形成為使得平行側部成對作用且側部具有相同的長度。
用來製備圖9所示的引線框的製程中所包含的圖10B、10C、及10D所示的步驟可成為單一步驟被同時實施，或是每一步驟可成為多個步驟被實施。
圖11A及11B為用來比較尺寸的顯示晶粒墊片2的薄部份的形成的例子的平面圖。圖11A為晶粒墊片的薄部份的形成之前的平面圖，而圖11B為晶粒墊片的薄部份的形成之後的平面圖。
如圖11A及11B所示，在薄部份形成之後，晶粒墊片2的尺寸藉著在圖10D所示的步驟中使用下方薄部份形成模23b來滾壓而被增加，因而增加晶粒墊片2的安裝表面的面積，且將晶粒墊片2與提升的內引線5的傾斜的直立表面之間的距離從圖11A的L8減小至圖11B的L9。此展現增加晶粒墊片2的安裝表面的面積及減小樹脂密封半導體裝置的尺寸的功效。
以此方式，在引線框20的情況中，彎折部份10、直立形狀部份11、突出形狀部份12、傾斜的直立表面13、及切除部份14如圖2A、2B、及2C所示地形成於提升的內引線5，並且薄部份15及掛鉤銷形狀部份16形成於晶粒墊片2。
其次，敘述在具有如上所述的結構的引線框20被使用的情況中的根據本發明的實施例的樹脂密封半導體裝置及製造樹脂密封半導體裝置之方法。
圖1A及1B所示的半導體元件1具有其中由例如單結晶矽製成的半導體基板及形成在半導體基板上的接線層為主要組件的結構，並且被二維地形成為正方形形狀。電路系統被安裝在半導體元件1上。電路系統包含形成在半導體基板的主要表面上的半導體元件1、及形成於接線層內的接線。三或四個電極沿著半導體元件1的各別周圍側部形成在半導體元件1的電路形成表面上。此三或四個電極係形成於半導體元件1的接線層中的最上方的接線層，並且經由接線而電連接於電路系統中所包含的半導體元件1。此三或四個電極的每一個是由例如鋁膜或鋁合金膜形成。
在將半導體元件1安裝在引線框20上的步驟中，用來安裝半導體元件1的結合材料3從例如分配器(dispenser)被施加於晶粒墊片2。半導體元件1經由對其一表面側的真空抽吸而被例如筒夾(collet)固持。在半導體元件1被固持之下，筒夾被移動至預定位置以將半導體元件1饋送至晶粒墊片2，因而使從分配器施加於晶粒墊片2的結合材料3在晶粒墊片2上擴展。然後，結合材料3藉著加熱而被熟化(cured)，使得半導體元件1被固定地結合於晶粒墊片2且被安裝在晶粒墊片2上。
其次，在將半導體元件1與內引線5經由結合導線4而彼此電連接的步驟中，由第一至第四訊號引線5aa、5bb、5cc、及5dd形成的內引線5經由導電性的結合導線4而被電連接於形成在半導體元件1的電路形成表面上的上述的三或四個電極。舉例而言，金(Au)導線被使用成為每一個結合導線4。舉例而言，使用熱壓縮結合及超音波振動二者的結合方法被使用成為結合導線4用的連接方法。
以下詳細敘述用於上述的半導體裝置的導線結合過程。
參考圖5A，具有大於作用成為結合工具的實質圓柱形的毛細管的中心孔的直徑的大約60μm的直徑的金球(gold ball)形成於被插入毛細管的中心孔內的結合導線4的尖端。毛細管被移動以藉著預定壓力而將金球壓在半導體元件1的第一結合墊片上。然後，超音波振動及加熱經由毛細管而被施加，以將金屬球固定地結合在第一結合墊片的表面上(第一結合部4a)。毛細管在第一結合墊片的位置處於直立方向被向上移動。毛細管於橫向方向被移動至內引線5之側，並且結合導線4在再結晶區域(recrystallization region)的部份處被彎折。毛細管被向下移動，以藉著預定壓力而被壓於內引線5的結合區域，並且超音波振動及熱壓縮結合被實施，以將結合導線4針腳式結合(stitch-bond)於內引線5的表面(第二結合部4b)。結合導線4被夾持器(clamper)夾鉗，並且毛細管被向上移動，以因而切斷結合導線4。結果，結合導線4的另一端部側藉著使用毛細管的熱壓縮結合而被連接於訊號引線5aa、5bb、5cc、及5dd的每一個的內引線5的尖端部份。具有短長度及低高度的導線迴路形成在內引線5與形成在半導體元件1的電路形成表面的上的三或四個電極的每一個之間。
當第二結合部4b的位置比第一結合部4a的位置高的「上坡結合」被實施時，迴路高度被減至最小，並且半導體元件1的上表面與內引線5的上表面部份之間的高度差被容易地保持，因而二者之間電短路的危險可被降低。
圖12A及12B為顯示與傳統導線迴路比較的根據本發明的實施例的導線迴路的例子的立體圖。圖12A為顯示根據實施例的導線迴路的例子的側視立體圖，而圖12B為顯示傳統導線迴路的側視立體圖。當結合導線4與傳統例子做相關於迴路長度及迴路高度的比較時，如圖12B所示，傳統的結合導線4d的迴路是藉著「下坡結合」而形成，因而為避免與半導體元件1的端部電接觸，不可避免地增加迴路高度及迴路長度。相較於此，如圖12A所示，結合導線4c的迴路藉著「上坡結合」而形成為短且低。因此，內引線5的第二結合部4b與半導體元件1之間的距離L11比傳統距離L10短，因而可獲得短且低的迴路。
然後，在密封步驟中，半導體元件1、晶粒墊片2、訊號引線5aa、5bb、5cc、及5dd的內引線5、及結合導線4被由絕緣樹脂製成的密封構件6密封。四個訊號引線(亦即第一至第四訊號引線5aa、5bb、5cc、及5dd)的每一個的端部部份的表面部份地曝露在密封構件6的下表面部份處以形成外部連接端子8。
密封構件6被二維地形成為正方形形狀。密封構件6是由以聯苯(biphenyl)為基礎的絕緣樹脂製成，其添加有例如以苯(phenyl)為基礎的熟化劑、矽酮橡膠(silicone rubber)、及填料，以達成低應力。在成為此種密封方法的適合於大量生產的轉移模製(transfer molding)方法中，包含澆口、澆道(runner)、流入閘門(inflow gate)、及模穴(cavity)的模製模具被使用，並且絕緣樹脂藉著壓力的施加而從澆口經由澆道及流入閘門而被注射至模穴，以因而形成密封構件6。
圖13為顯示根據本發明的實施例的樹脂密封半導體裝置的模製製造方法的例子的平面圖。如圖13所示，引線框20被設置在模製模具24的上模與下模之間，使得半導體元件1、結合導線4、及訊號引線5aa、5bb、5cc、及5dd的內引線5位在由上模及下模所界定的模穴內。然後，引線框20被上模及下模夾鉗。其次，樹脂錠(resin tablet)被置入模製模具24的澆口25內。然後，樹脂錠被轉移模設備的柱塞(plunger)施加壓力而將樹脂供應至模穴，以因而形成密封構件6。結果，半導體元件1、結合導線4、及訊號引線5aa、5bb、5cc、及5dd的內引線5被密封構件6密封。然後，引線框20從模製模具24被取出。
其次，位在密封構件6的外部的澆道被移除，然後引線框20被鍍上軟焊料(solder-plated)。然後，在將樹脂密封半導體裝置從引線框20的主體分離的步驟中，訊號引線5aa、5bb、5cc、及5dd藉著切割而從引線框20分離成為外部連接端子8，以獲得樹脂密封半導體裝置。
在根據此實施例的尺寸被減小的樹脂密封半導體裝置的特定例子中，樹脂封裝尺寸為0.8mm×0.8mm，晶粒墊片安裝表面尺寸為0.44mm×0.44mm(晶粒墊片佔據面積比等於或大於30%)，且厚度為0.3mm。因此，具有非常小的尺寸的樹脂密封半導體裝置可被實現。
1．．．半導體元件
2．．．晶粒墊片
2a．．．安裝表面
2b．．．薄尖端部份，側表面部份
3．．．結合材料
4．．．結合導線
4a．．．第一結合部
4b．．．第二結合部
4c．．．結合導線
4d．．．導線迴路，結合導線
5．．．內引線，訊號引線
5a．．．內引線上表面部份
5aa．．．第一訊號引線
5b．．．內引線後表面部份
5bb．．．第二訊號引線
5c．．．平坦外部連接端子上表面部份
5cc．．．第三訊號引線
5dd．．．第四訊號引線
6．．．密封構件
7．．．晶粒墊片曝露部份
7a．．．底部表面
7b．．．底部表面端部部份
8．．．外部連接端子
9．．．外部連接端子曝露部份
9a．．．端部部份
10．．．彎折部份
11．．．直立形狀部份
12．．．突出形狀部份
13．．．傾斜的直立表面
14．．．切除部份
15．．．薄部份
16．．．掛鉤銷形狀部份
20．．．引線框
21．．．引線框開口部份
22．．．上方彎折形成模
22a．．．上方彎折形成模
22b．．．上方薄部份形成模
23．．．下方彎折形成模
23a．．．下方彎折形成模
23b．．．下方薄部份形成模
24．．．模製模具
25．．．澆口
H1．．．長度(高度)
H2．．．長度(高度)
L1．．．平坦內引線上表面部份的長度
L2．．．平坦內引線後表面部份的長度
L3．．．平坦外部連接端子曝露部份的長度
L4．．．平坦外部連接端子上表面部份的長度
L5．．．薄部份的突出長度
L6．．．間隔
L7．．．間隔
L8．．．距離
L9．．．距離
L10．．．傳統距離
L11．．．距離
L12．．．較大間隔
P1．．．板安裝接線圖型
P2．．．板安裝接線圖型
R．．．曲率半徑
在所附的圖式中：
圖1A及1B顯示根據本發明的實施例的樹脂密封半導體裝置的例子，其中圖1A為用來顯示樹脂密封半導體裝置的示意結構的透過密封構件所見的立體圖，且圖1B為樹脂密封半導體裝置的側視圖。
圖2A、2B、及2C分別為用來顯示根據本發明的實施例的內引線的例子的側視圖、平面圖、及立體圖。
圖3為顯示根據本發明的實施例的晶粒墊片的例子的截面側視圖。
圖4為顯示根據本發明的實施例的晶粒墊片的例子的仰視圖。
圖5A、5B、及5C顯示根據本發明的實施例的導線迴路的例子，其中圖5A為側視圖，圖5B為立體圖，且圖5C為顯示半導體元件具有不同厚度的情況的側視圖。
圖6為顯示根據本發明的實施例的內引線及晶粒墊片用的組態的例子的平面圖。
圖7為顯示根據本發明的實施例的內引線及晶粒墊片用的組態的另一例子的平面圖。
圖8顯示根據本發明的實施例的樹脂密封半導體裝置在安裝於板上時的接線圖型的例子，其為只顯示在安裝於板上時的接線圖型及此接線圖型相關於樹脂密封半導體裝置的板安裝表面的位置關係的仰視圖。
圖9為顯示根據本發明的實施例的引線框的例子的平面圖。
圖10A、10B、10C、及10D顯示根據本發明的實施例的製造樹脂密封半導體裝置之方法的例子，其為顯示在製備引線框的製程中將內引線及晶粒墊片形成為一形狀的步驟的模截面視圖，其中圖10A為顯示上方彎折形成模、下方彎折形成模、及引線框的組態視圖，圖10B顯示藉著上方彎折形成模及下方彎折形成模以形成彎折部份的壓製狀態，圖10C顯示藉著用來形成直立形狀部份的上方彎折形成模及下方彎折形成模以形成直立形狀部份的壓製狀態，且圖10D顯示藉著用來形成薄部份的上方薄部份形成模及下方薄部份形成模以形成晶粒墊片的薄部份的壓製狀態。
圖11A及11B為用來顯示根據本發明的實施例的晶粒墊片的薄部份的形成的例子的晶粒墊片尺寸比較平面圖，其中圖11A為晶粒墊片的薄部份的形成之前的平面圖，且圖11B為晶粒墊片的薄部份的形成之後的平面圖。
圖12A及12B為顯示與傳統導線迴路比較的根據本發明的實施例的導線迴路的例子的立體圖，其中圖12A為顯示根據實施例的導線迴路的例子的側視立體圖，且圖12B為顯示傳統導線迴路的側視立體圖。
圖13為顯示根據本發明的實施例的樹脂密封半導體裝置的模製製造方法的例子的平面圖。
圖14A、14B、及14C分別為顯示傳統的樹脂密封半導體裝置的平面圖、側視圖、及立體圖。
圖15為顯示傳統的樹脂密封半導體裝置的導線迴路的例子的立體圖。
1．．．半導體元件
2．．．晶粒墊片
3．．．結合材料
4．．．結合導線
5．．．內引線，訊號引線
6．．．密封構件
7．．．晶粒墊片曝露部份
8．．．外部連接端子
9．．．外部連接端子曝露部份

Claims (17)

  1. 一種樹脂密封半導體裝置，包含：半導體元件；晶粒墊片，其支撐該半導體元件；結合材料，用來將該半導體元件結合於該晶粒墊片；結合導線；多個訊號引線，經由該結合導線而電連接於該半導體元件；及密封構件，用來以密封樹脂密封該半導體元件、該晶粒墊片、該結合材料、該結合導線、及該多個訊號引線的一部份，其中：該多個訊號引線的每一個的中央部份從其周邊部份被提升；該晶粒墊片具有曝露部份，該晶粒墊片的該曝露部份為該晶粒墊片的底部表面的至少一部份，且曝露在該密封構件的底部表面上；該多個訊號引線的每一個具有曝露部份，該訊號引線的該曝露部份相應於該多個訊號引線中相應的一個訊號引線的一端部部份，且在該密封構件的該底部表面上部份地曝露成為外部連接端子；該晶粒墊片另外包含薄部份，該薄部份係於該晶粒墊片的側表面部份實質上平行於該晶粒墊片的安裝表面被設置；該多個訊號引線的每一個另外包含提升的內引線，該 提升的內引線相應於該多個訊號引線中相應的一個訊號引線的另一端部部份；且該提升的內引線包含：彎折部份，用來將該晶粒墊片的上表面與該提升的內引線的後表面對準於實質上相同的高度；突出形狀部份，其被設置在於訊號引線寬度方向的一側；及傾斜的直立表面，其被設置在於該訊號引線寬度方向的另一側，該另一側係成為內側。
  2. 如申請專利範圍第1項所述的樹脂密封半導體裝置，其中：位在該一側的該提升的內引線的該突出形狀部份係被設置於朝向該密封構件的外部的方向；且位於該另一側的該提升的內引線的該傾斜的直立表面係被設置於朝向該密封構件的內部的方向。
  3. 如申請專利範圍第1項所述的樹脂密封半導體裝置，其中該彎折部份包含相對於該外部連接端子的底部表面的直立形狀部份，該直立形狀部份係形成在該提升的內引線的上表面部份與該外部連接端子的上表面部份之間，以及在該提升的內引線的後表面部份與該外部連接端子的底部表面部份之間。
  4. 如申請專利範圍第3項所述的樹脂密封半導體裝置，其中：該彎折部份的該直立形狀部份包含平行於該密封構件 的一側部的表面；且被設置在於該訊號引線寬度方向的該內側的該傾斜的直立表面係平行地相對於該晶粒墊片的一側部。
  5. 如申請專利範圍第1項所述的樹脂密封半導體裝置，其中該提升的內引線另外包含切除部份，該切除部份係在位在於該訊號引線寬度方向的該內側的該傾斜的直立表面之側沿著該彎折部份及該外部連接端子被設置。
  6. 如申請專利範圍第3項所述的樹脂密封半導體裝置，其中該提升的內引線的該上表面部份的高度比設置在該晶粒墊片上的該半導體元件的上表面高度高。
  7. 如申請專利範圍第1項所述的樹脂密封半導體裝置，其中該提升的內引線的平坦上表面部份長度比該提升的內引線的平坦後表面部份長度長。
  8. 如申請專利範圍第1項所述的樹脂密封半導體裝置，其中該外部連接端子的平坦後表面部份長度比該外部連接端子的平坦上表面部份長度長。
  9. 如申請專利範圍第1項所述的樹脂密封半導體裝置，其中該晶粒墊片及該多個訊號引線的每一個的厚度為50μm(微米)至80μm(微米)。
  10. 如申請專利範圍第1項所述的樹脂密封半導體裝置，其中該晶粒墊片的該薄部份的尖端部份側與該提升的內引線的該傾斜的直立表面之間的距離小於該晶粒墊片的厚度。
  11. 如申請專利範圍第1項所述的樹脂密封半導體裝 置，其中該晶粒墊片包含至少一對掛鉤銷形狀部份，該至少一對掛鉤銷形狀部份從該晶粒墊片的側部的頂點部份形成，且以與該晶粒墊片相同的厚度延伸至該密封構件的側部。
  12. 如申請專利範圍第1項所述的樹脂密封半導體裝置，其中該提升的內引線被設置於該晶粒墊片的每一側部的實質中央部份。
  13. 如申請專利範圍第1項所述的樹脂密封半導體裝置，其中該提升的內引線被設置成將設置於該晶粒墊片的側部的頂點部份的至少一對掛鉤銷形狀部份夾在其間。
  14. 如申請專利範圍第1項所述的樹脂密封半導體裝置，其中於該晶粒墊片的該側表面部份實質上平行於該晶粒墊片的該安裝表面被設置的該薄部份包含一對薄部份，該對薄部份的每一個連結於該晶粒墊片的該側表面部份的兩個側部。
  15. 如申請專利範圍第1項所述的樹脂密封半導體裝置，其中該樹脂密封半導體裝置的側邊長度為0.5mm(毫米)至1.0mm(毫米)。
  16. 一種製造樹脂密封半導體裝置之方法，包含：製備引線框，包括：形成晶粒墊片及多個訊號引線，且於該多個訊號引線的內引線的每一個形成突出形狀部份及傾斜的直立表面；在該內引線的每一個與該多個訊號引線的每一個的外部連接端子之間形成彎折部份；及 於該晶粒墊片的側表面部份形成薄部份；將半導體元件經由結合材料而安裝在該晶粒墊片上；將該半導體元件經由結合導線而電連接於該內引線；以密封樹脂密封該半導體元件、該晶粒墊片、該結合材料、該結合導線、及該多個訊號引線；及將該樹脂密封半導體裝置從該引線框的主體分離。
  17. 一種製造樹脂密封半導體裝置之方法，包含：形成晶粒墊片及包含內引線的訊號引線，使得該內引線包含突出形狀部份，被設置在於訊號引線寬度方向的一側、及傾斜的直立表面，被設置在於該訊號引線寬度方向充當內側的另一側；於該晶粒墊片的側表面部份設置實質上平行於該晶粒墊片的安裝表面的薄部份；在該內引線與該訊號引線的外部連接端子之間形成彎折部份，以將該晶粒墊片的上表面與該內引線的後表面對準於實質上相同的高度；將半導體元件經由結合材料而安裝在該晶粒墊片上；將該半導體元件經由導線結合部而電連接於該內引線；及以密封樹脂實施密封，以在底部表面上曝露該晶粒墊片的底部表面的至少一部份、及相應於該外部連接端子的該訊號引線的端部部份的一部份。
TW099129107A 2009-09-18 2010-08-30 樹脂密封半導體裝置及製造此裝置之方法 TWI492348B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009217642A JP5220714B2 (ja) 2009-09-18 2009-09-18 樹脂封止型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201125087A TW201125087A (en) 2011-07-16
TWI492348B true TWI492348B (zh) 2015-07-11

Family

ID=43755903

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099129107A TWI492348B (zh) 2009-09-18 2010-08-30 樹脂密封半導體裝置及製造此裝置之方法

Country Status (5)

Country Link
US (1) US8253238B2 (zh)
JP (1) JP5220714B2 (zh)
KR (1) KR101665721B1 (zh)
CN (1) CN102024773B (zh)
TW (1) TWI492348B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5649277B2 (ja) * 2008-12-22 2015-01-07 ローム株式会社 半導体装置
CN103972357B (zh) * 2013-02-06 2016-12-28 光宝电子(广州)有限公司 发光二极管封装件及其导线架
JP6294020B2 (ja) 2013-07-16 2018-03-14 セイコーインスツル株式会社 蓋体部、この蓋体部を用いた電子デバイス用パッケージ及び電子デバイス
US9269690B2 (en) * 2013-12-06 2016-02-23 Nxp B.V. Packaged semiconductor device with interior polygonal pads
JP6371582B2 (ja) * 2014-05-15 2018-08-08 ローム株式会社 パッケージ
CN105252712A (zh) * 2015-10-26 2016-01-20 张家港凯思半导体有限公司 一种直插式分立器件和制作方法以及成型模具
JP6394634B2 (ja) * 2016-03-31 2018-09-26 日亜化学工業株式会社 リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
US10153424B2 (en) * 2016-08-22 2018-12-11 Rohm Co., Ltd. Semiconductor device and mounting structure of semiconductor device
JP2018056451A (ja) * 2016-09-30 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置
JP6821258B2 (ja) * 2017-03-14 2021-01-27 エイブリック株式会社 半導体装置
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
JP7208725B2 (ja) * 2017-09-04 2023-01-19 ローム株式会社 半導体装置
CN112771738B (zh) * 2018-09-26 2024-04-12 罗姆股份有限公司 半导体激光装置
EP3671829B1 (en) * 2018-12-17 2023-09-27 Nexperia B.V. Leadframe assembly for a semiconductor device
DE112021006931T5 (de) * 2021-01-29 2023-11-16 Microchip Technology Incorporated Lead-frames für halbleitergehäuse mit erhöhter zuverlässigkeit und zugehörige gehäuse und verfahren
JP7450576B2 (ja) 2021-03-22 2024-03-15 株式会社東芝 半導体装置
CN116053254B (zh) * 2023-01-31 2024-04-19 海信家电集团股份有限公司 功率模块和具有其的电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103003A (ja) * 1997-07-31 1999-04-13 Matsushita Electron Corp 半導体装置及び半導体装置のリードフレーム
JP2008103550A (ja) * 2006-10-19 2008-05-01 Aoi Electronics Co Ltd 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041454A (ja) * 1996-07-22 1998-02-13 Nec Corp マルチチップパッケージ構造
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
TW473951B (en) * 2001-01-17 2002-01-21 Siliconware Precision Industries Co Ltd Non-leaded quad flat image sensor package
JP2004063688A (ja) * 2002-07-26 2004-02-26 Mitsubishi Electric Corp 半導体装置及び半導体アセンブリモジュール
JP3576540B2 (ja) * 2002-08-19 2004-10-13 沖電気工業株式会社 マルチチップパッケージ
JP4050199B2 (ja) * 2003-07-31 2008-02-20 セイコーインスツル株式会社 リードフレーム及びそれを用いた樹脂封止型半導体装置及びその製造方法
US7968998B1 (en) * 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7838339B2 (en) * 2008-04-04 2010-11-23 Gem Services, Inc. Semiconductor device package having features formed by stamping
US7847392B1 (en) * 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103003A (ja) * 1997-07-31 1999-04-13 Matsushita Electron Corp 半導体装置及び半導体装置のリードフレーム
JP2008103550A (ja) * 2006-10-19 2008-05-01 Aoi Electronics Co Ltd 半導体装置

Also Published As

Publication number Publication date
KR20110031133A (ko) 2011-03-24
TW201125087A (en) 2011-07-16
JP5220714B2 (ja) 2013-06-26
KR101665721B1 (ko) 2016-10-12
US8253238B2 (en) 2012-08-28
CN102024773B (zh) 2014-09-03
US20110068442A1 (en) 2011-03-24
JP2011066327A (ja) 2011-03-31
CN102024773A (zh) 2011-04-20

Similar Documents

Publication Publication Date Title
TWI492348B (zh) 樹脂密封半導體裝置及製造此裝置之方法
US6621152B2 (en) Thin, small-sized power semiconductor package
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
US6316838B1 (en) Semiconductor device
JP5529371B2 (ja) 半導体装置及びその製造方法
US8420452B2 (en) Fabrication method of leadframe-based semiconductor package
TWI611535B (zh) 半導體裝置
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
US6114750A (en) Surface mount TO-220 package and process for the manufacture thereof
TW200416992A (en) Semiconductor device and the manufacturing method of the same
JP2012059782A (ja) 樹脂封止型半導体装置及びその製造方法
JP3497775B2 (ja) 半導体装置
TW483134B (en) Micro BGA package
JP4050199B2 (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置及びその製造方法
JP3842241B2 (ja) 半導体装置
JP2001177007A (ja) 半導体装置及びその製造方法
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
TWI838125B (zh) 半導體封裝及其製造方法
CN213878074U (zh) 一种引线键合工艺用基板
JP2005311099A (ja) 半導体装置及びその製造方法
JP2004281486A (ja) 半導体パッケージ及び同パッケージを用いた半導体装置
TWI360217B (en) Stacked packaging module and method for manufactur
JP2003209214A (ja) リードフレーム
TWI236123B (en) Semiconductor package with lead frame
TWI234862B (en) Chip scale package structure