JPH1041454A - マルチチップパッケージ構造 - Google Patents
マルチチップパッケージ構造Info
- Publication number
- JPH1041454A JPH1041454A JP8191745A JP19174596A JPH1041454A JP H1041454 A JPH1041454 A JP H1041454A JP 8191745 A JP8191745 A JP 8191745A JP 19174596 A JP19174596 A JP 19174596A JP H1041454 A JPH1041454 A JP H1041454A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor
- lead terminals
- pads
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】 マルチチップパッケージ構造において、チッ
プパッド寸法を封入樹脂短手方向寸法の１／２の長さの
正方形より大きく設定し、かつ、チップパッド辺を外部
リード端子の整列方向に対して傾斜させることで、余分
の内部リード引き回し部分を不要とし、ボンディングワ
イヤ長を短縮し、半導体ＩＣチップのボンディングパッ
ド配置に制約を生ずることなく搭載可能半導体ＩＣチッ
プ面積を最大で２倍にする。 【解決手段】 複数の半導体ＩＣチップｄ１、ｄ２を搭
載するチップパッド１０４、１０４′を有している。チ
ップパッド１０４、１０４′が、内部リード端子１０３
の列に対向し、かつ外部リード端子１０２の整列方向に
対して傾斜する辺を有している。
プパッド寸法を封入樹脂短手方向寸法の１／２の長さの
正方形より大きく設定し、かつ、チップパッド辺を外部
リード端子の整列方向に対して傾斜させることで、余分
の内部リード引き回し部分を不要とし、ボンディングワ
イヤ長を短縮し、半導体ＩＣチップのボンディングパッ
ド配置に制約を生ずることなく搭載可能半導体ＩＣチッ
プ面積を最大で２倍にする。 【解決手段】 複数の半導体ＩＣチップｄ１、ｄ２を搭
載するチップパッド１０４、１０４′を有している。チ
ップパッド１０４、１０４′が、内部リード端子１０３
の列に対向し、かつ外部リード端子１０２の整列方向に
対して傾斜する辺を有している。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ＩＣチップ
を複数個搭載するパッケージのリードフレームに関す
る。
を複数個搭載するパッケージのリードフレームに関す
る。
【０００２】
【従来の技術】近年、アナログ信号処理とディジタル信
号処理とを混在させたシステムＩＣが多用されるように
なり、信号干渉低減や機能に応じた半導体ＩＣチップ製
造プロセスの使い分けの必要性から、複数の半導体ＩＣ
チップを１つのパッケージアセンブルするマルチチップ
ＩＣが提案および実用されている。
号処理とを混在させたシステムＩＣが多用されるように
なり、信号干渉低減や機能に応じた半導体ＩＣチップ製
造プロセスの使い分けの必要性から、複数の半導体ＩＣ
チップを１つのパッケージアセンブルするマルチチップ
ＩＣが提案および実用されている。
【０００３】例えば、特開平５−５５４５２号公報で
は、単一パッケージ内に２個の半導体ＩＣチップを搭載
した例が示されている。この際に用いられるマルチチッ
プパッケージ構造の一般的な２種類を、図４および図５
に示す。また、単一の半導体ＩＣチップをパッケージア
センブルする際に用いられるリードフレームの一般的な
形状を図６に示す。
は、単一パッケージ内に２個の半導体ＩＣチップを搭載
した例が示されている。この際に用いられるマルチチッ
プパッケージ構造の一般的な２種類を、図４および図５
に示す。また、単一の半導体ＩＣチップをパッケージア
センブルする際に用いられるリードフレームの一般的な
形状を図６に示す。
【０００４】図４、、５、６のそれぞれにおいて、符号
４０１、５０１、６０１は封入樹脂充填部分、４０２、
５０２、６０２は外部リード端子、４０３、５０３、６
０３は内部リード端子である。符号４０４、４０４′、
５０４、５０４′、６０４が半導体ＩＣを搭載接着する
チップパッドである。
４０１、５０１、６０１は封入樹脂充填部分、４０２、
５０２、６０２は外部リード端子、４０３、５０３、６
０３は内部リード端子である。符号４０４、４０４′、
５０４、５０４′、６０４が半導体ＩＣを搭載接着する
チップパッドである。
【０００５】図４、６において、符号ｄ１は小型の半導
体ＩＣチップを示す。図５において、符号ｄ２は大型の
半導体ＩＣチップを示す。
体ＩＣチップを示す。図５において、符号ｄ２は大型の
半導体ＩＣチップを示す。
【０００６】図４、５において、符号ｗ１は内部リード
と半導体電極とを接続するボンディングワイヤ、符号ｐ
１は半導体ＩＣ内に設けられるボンディングワイヤとの
接続のためのボンディングパッドである。どちらも、図
示の繁雑さを避けるために、一部分の図示を省略してい
る。
と半導体電極とを接続するボンディングワイヤ、符号ｐ
１は半導体ＩＣ内に設けられるボンディングワイヤとの
接続のためのボンディングパッドである。どちらも、図
示の繁雑さを避けるために、一部分の図示を省略してい
る。
【０００７】半導体ＩＣチップは、チップパッドに対し
て、はみ出すことのないように接着される。尚、図４、
図５に示すような封入樹脂充填部分４０１、５０１の矩
形二辺に対して外部リード端子４０２、５０２が二辺に
整列突出するパッケージをＳＯＰ（Ｓｉｎｇｌｅ Ｏｕ
ｔｌｉｎｅ Ｐａｃｋａｇｅ、以下ＳＯＰ）、同様に図
６のような外部リード端子６０２が矩形四辺に整列突出
するパッケージをＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃ
ｋａｇｅ、以下ＱＦＰ）と呼ぶ。
て、はみ出すことのないように接着される。尚、図４、
図５に示すような封入樹脂充填部分４０１、５０１の矩
形二辺に対して外部リード端子４０２、５０２が二辺に
整列突出するパッケージをＳＯＰ（Ｓｉｎｇｌｅ Ｏｕ
ｔｌｉｎｅ Ｐａｃｋａｇｅ、以下ＳＯＰ）、同様に図
６のような外部リード端子６０２が矩形四辺に整列突出
するパッケージをＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃ
ｋａｇｅ、以下ＱＦＰ）と呼ぶ。
【０００８】図４に示すように、従来のリードフレーム
において、チップパッドの形状は、搭載する半導体ＩＣ
チップの形状に合わせて矩形状に形成され、ＩＣ入出力
端子への寄生インダクタンス効果を避けるため、ボンデ
ィングワイヤの長さを極力短くするよう、内部リード端
子を延在させた上で、外部リード端子の整列方向に平行
する辺を持つよう形成している。複数の半導体ＩＣチッ
プを同一パッケージにアセンブルする場合は、主にＳＯ
Ｐを用い、図４に示すごとく、チップパッドを分離して
内部リード端子４０３をチップパッド間に引き込む様な
配置とする。また、図５に示すように、大型の半導体Ｉ
Ｃチップを搭載する場合は、大型のチップパッド５０
４、５０４′の辺を内部リード端子５０３の列の端部に
平行になるように配置する。一方、単一の半導体ＩＣチ
ップをアセンブルする際に用いられるリードフレーム
は、より少ないパッケージ体積で、多くのピン数を得る
ために、図６のＱＦＰがよく用いられている。
において、チップパッドの形状は、搭載する半導体ＩＣ
チップの形状に合わせて矩形状に形成され、ＩＣ入出力
端子への寄生インダクタンス効果を避けるため、ボンデ
ィングワイヤの長さを極力短くするよう、内部リード端
子を延在させた上で、外部リード端子の整列方向に平行
する辺を持つよう形成している。複数の半導体ＩＣチッ
プを同一パッケージにアセンブルする場合は、主にＳＯ
Ｐを用い、図４に示すごとく、チップパッドを分離して
内部リード端子４０３をチップパッド間に引き込む様な
配置とする。また、図５に示すように、大型の半導体Ｉ
Ｃチップを搭載する場合は、大型のチップパッド５０
４、５０４′の辺を内部リード端子５０３の列の端部に
平行になるように配置する。一方、単一の半導体ＩＣチ
ップをアセンブルする際に用いられるリードフレーム
は、より少ないパッケージ体積で、多くのピン数を得る
ために、図６のＱＦＰがよく用いられている。
【０００９】
【発明が解決しようとする課題】単一半導体ＩＣチップ
搭載のＱＦＰ構造では、矩形形状を呈する封入樹脂充填
部分の四辺方向より内部リード端子を延在させることが
可能であり、チップパッドを大型化できるが、複数（例
えば、上記従来例のごとく、２個）の半導体ＩＣチップ
を搭載する従来のマルチチップパッケージ構造では、以
下に述べる問題点がある。
搭載のＱＦＰ構造では、矩形形状を呈する封入樹脂充填
部分の四辺方向より内部リード端子を延在させることが
可能であり、チップパッドを大型化できるが、複数（例
えば、上記従来例のごとく、２個）の半導体ＩＣチップ
を搭載する従来のマルチチップパッケージ構造では、以
下に述べる問題点がある。
【００１０】半導体ＩＣチップのボンディングパッド
は、その仕様に基づき、半導体ＩＣチップ内回路配置に
対して半導体ＩＣチップの四辺近傍に各々配置する。し
たがって、図４に示すようなリードフレームのように、
半導体ＩＣチップを搭載接着するチップパッドに対し
て、内部リード端子各々を半導体ＩＣチップの各辺に極
力均等に配置する。この内部リード端子配置により、マ
ルチチップパッケージ構造のチップパッドの大きさは、
パッケージ寸法と、特にチップパッド間に内部リード端
子が挟まる間隔寸法で制限される。
は、その仕様に基づき、半導体ＩＣチップ内回路配置に
対して半導体ＩＣチップの四辺近傍に各々配置する。し
たがって、図４に示すようなリードフレームのように、
半導体ＩＣチップを搭載接着するチップパッドに対し
て、内部リード端子各々を半導体ＩＣチップの各辺に極
力均等に配置する。この内部リード端子配置により、マ
ルチチップパッケージ構造のチップパッドの大きさは、
パッケージ寸法と、特にチップパッド間に内部リード端
子が挟まる間隔寸法で制限される。
【００１１】また、図５に示すようなリードフレームの
ように、チップパッドを大きく配置し、チップパッド間
に内部リード端子を配置しない場合は、内部リード端子
列に対向しない半導体ＩＣの二辺に存在するボンディン
グパッドからのボンディングワイヤは互いに近接して配
置され、接触による短絡を起こしやすい。
ように、チップパッドを大きく配置し、チップパッド間
に内部リード端子を配置しない場合は、内部リード端子
列に対向しない半導体ＩＣの二辺に存在するボンディン
グパッドからのボンディングワイヤは互いに近接して配
置され、接触による短絡を起こしやすい。
【００１２】したがって、従来のマルチチップパッケー
ジ構造では、半導体ＩＣチップ間の対向する辺近傍での
内部リード端子とボンディングパッドのワイヤボンディ
ング技術に関して次の問題が生ずる。
ジ構造では、半導体ＩＣチップ間の対向する辺近傍での
内部リード端子とボンディングパッドのワイヤボンディ
ング技術に関して次の問題が生ずる。
【００１３】（１）内部リード端子配置がチップパッド
サイズを制限し、大型半導体ＩＣチップを搭載できな
い。
サイズを制限し、大型半導体ＩＣチップを搭載できな
い。
【００１４】（２）大型チップパッドを使用するマルチ
チップパッケージ構造では、チップパッド対向領域に内
部リード端子配置ができず、対向二辺には、近接したボ
ンディングパッドを配置できず、配置してもボンディン
グワイヤ長が長くなり寄生インダクタンスが増す。
チップパッケージ構造では、チップパッド対向領域に内
部リード端子配置ができず、対向二辺には、近接したボ
ンディングパッドを配置できず、配置してもボンディン
グワイヤ長が長くなり寄生インダクタンスが増す。
【００１５】また、解決手段例として、特開平５−５５
４５２号公報で示されるように、チップパッド両面に各
々半導体ＩＣチップを搭載する方法もある。本技術は、
複数の大型半導体ＩＣチップを搭載するには効果的であ
るが、アセンブリ工程内の半導体ＩＣチップ接着工程が
複雑となり、アセンブリ歩留の悪化、アセンブリ装置の
高額化により、単体ＩＣアセンブリに比べコスト高とな
る。
４５２号公報で示されるように、チップパッド両面に各
々半導体ＩＣチップを搭載する方法もある。本技術は、
複数の大型半導体ＩＣチップを搭載するには効果的であ
るが、アセンブリ工程内の半導体ＩＣチップ接着工程が
複雑となり、アセンブリ歩留の悪化、アセンブリ装置の
高額化により、単体ＩＣアセンブリに比べコスト高とな
る。
【００１６】本発明の課題は、余分の内部リード引き回
し部分が不要であり、半導体ＩＣチップを搭載する際に
ボンディングパッド配置に制約を生ずることがなく、搭
載半導体ＩＣチップ面積を拡大できるマルチチップパッ
ケージ構造を提供することである。
し部分が不要であり、半導体ＩＣチップを搭載する際に
ボンディングパッド配置に制約を生ずることがなく、搭
載半導体ＩＣチップ面積を拡大できるマルチチップパッ
ケージ構造を提供することである。
【００１７】
【課題を解決するための手段】本発明によれば、複数の
半導体ＩＣチップを搭載するチップパッドを有し、少く
とも１つの前記チップパッドは、内部リード端子の列に
対向し、かつ外部リード端子の整列方向に対して傾斜す
る辺を有していることを特徴とするマルチチップパッケ
ージ構造が得られる。
半導体ＩＣチップを搭載するチップパッドを有し、少く
とも１つの前記チップパッドは、内部リード端子の列に
対向し、かつ外部リード端子の整列方向に対して傾斜す
る辺を有していることを特徴とするマルチチップパッケ
ージ構造が得られる。
【００１８】本発明によればまた、前記チップパッド
は、矩形形状を呈する封入樹脂充填部分の短辺の１／２
の長さを一辺とする正方形を包含する大きさであること
を特徴とする前記マルチチップパッケージ構造が得られ
る。
は、矩形形状を呈する封入樹脂充填部分の短辺の１／２
の長さを一辺とする正方形を包含する大きさであること
を特徴とする前記マルチチップパッケージ構造が得られ
る。
【００１９】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態によるマルチチップパッケージ構造を説明す
る。
実施の形態によるマルチチップパッケージ構造を説明す
る。
【００２０】［実施の形態１］図１は、本発明の実施の
形態１によるマルチチップパッケージ構造を示す図であ
る。図２は、チップパッドの封入樹脂充填部分に対する
相対的大きさを模式的に示す図である。
形態１によるマルチチップパッケージ構造を示す図であ
る。図２は、チップパッドの封入樹脂充填部分に対する
相対的大きさを模式的に示す図である。
【００２１】図１中、符号１０１は、封入樹脂充填部
分、１０２は外部リード端子、１０３は内部リードであ
り、それぞれ列を成している。符号１０４、１０４′
は、半導体ＩＣを搭載接着するチップパッドである。ま
た、符号ｄ２は大型の半導体ＩＣチップ、ｐ１はボンデ
ィングパッド、ｗ１はボンディングワイヤであり、従来
例と同符号を付している。
分、１０２は外部リード端子、１０３は内部リードであ
り、それぞれ列を成している。符号１０４、１０４′
は、半導体ＩＣを搭載接着するチップパッドである。ま
た、符号ｄ２は大型の半導体ＩＣチップ、ｐ１はボンデ
ィングパッド、ｗ１はボンディングワイヤであり、従来
例と同符号を付している。
【００２２】図２において、符号２０１は、封入樹脂充
填部分寸法から決定される平行四辺形領域を示す。符号
２０２は、平行四辺形領域２０１に搭載可能な半導体Ｉ
Ｃチップ領域を示す。符号２０３は、半導体ＩＣチップ
領域２０２をチップパッドとみなし、従来のチップパッ
ド辺方向に平行な配置とした場合の領域を示す。符号２
０４は、チップパッド辺を傾斜したことによる効果の得
られる最小のチップパッド領域を示す。
填部分寸法から決定される平行四辺形領域を示す。符号
２０２は、平行四辺形領域２０１に搭載可能な半導体Ｉ
Ｃチップ領域を示す。符号２０３は、半導体ＩＣチップ
領域２０２をチップパッドとみなし、従来のチップパッ
ド辺方向に平行な配置とした場合の領域を示す。符号２
０４は、チップパッド辺を傾斜したことによる効果の得
られる最小のチップパッド領域を示す。
【００２３】尚、平行四辺形領域２０１は平行四辺形
（菱形）であるが、搭載する半導体ＩＣチップは矩形で
ある。このため、大型の半導体ＩＣチップの場合、即
ち、平行四辺形領域２０１の平行四辺形に内接する円に
包含されない場合には、チップパッド辺と同様に、外部
リード端子１０２の整列方向に対して傾斜した状態に搭
載接着する。
（菱形）であるが、搭載する半導体ＩＣチップは矩形で
ある。このため、大型の半導体ＩＣチップの場合、即
ち、平行四辺形領域２０１の平行四辺形に内接する円に
包含されない場合には、チップパッド辺と同様に、外部
リード端子１０２の整列方向に対して傾斜した状態に搭
載接着する。
【００２４】図１で示すように、チップパッドを傾斜
し、半導体ＩＣチップを同様に傾斜搭載すると、図２に
模式的に示すように、チップパッド間にはチップパッド
辺の傾斜角に応じた三角形状の空隙２−ａ、２−ｂがで
き、その空隙を利用して半導体ＩＣチップ近傍まで内部
リード端子を延在させることができる。ここで、半導体
ＩＣチップ領域２０２の辺の部分Ａ（半導体ＩＣチップ
の外周の１／８部分）が見込む外部リード端子部分Ｂ
は、領域２０３（半導体ＩＣチップの外周の１／８部
分）が見込む外部リード端子部分Ｄよりも広いので、よ
り多くの内部リード端子をチップパッド方向へ延在で
き、かつ内部リード端子とボンディングパッドとを結ぶ
各ボンディングワイヤ長が短縮される。
し、半導体ＩＣチップを同様に傾斜搭載すると、図２に
模式的に示すように、チップパッド間にはチップパッド
辺の傾斜角に応じた三角形状の空隙２−ａ、２−ｂがで
き、その空隙を利用して半導体ＩＣチップ近傍まで内部
リード端子を延在させることができる。ここで、半導体
ＩＣチップ領域２０２の辺の部分Ａ（半導体ＩＣチップ
の外周の１／８部分）が見込む外部リード端子部分Ｂ
は、領域２０３（半導体ＩＣチップの外周の１／８部
分）が見込む外部リード端子部分Ｄよりも広いので、よ
り多くの内部リード端子をチップパッド方向へ延在で
き、かつ内部リード端子とボンディングパッドとを結ぶ
各ボンディングワイヤ長が短縮される。
【００２５】また、最小のチップパッド領域２０４と半
導体ＩＣチップ領域２０２で同様に比較すると、部分
Ａ、Ｂ、Ｃ、Ｄの関係はＢ＝Ｄとなり、傾斜の有無に拘
らず、内部リード端子の延在機会は同等となる。このと
き、最小のチップパッド領域２０４の正方形一辺の寸法
は、半導体ＩＣチップ領域２０２の対角線寸法、即ち、
封入樹脂充填部分短手方向長の１／２である。また、半
導体ＩＣチップ領域２０２と最小のチップパッド領域２
０４との面積比は２であるから、封入樹脂充填部分の寸
法を一定とすると、ボンディングパッドの配置を任意に
設計した半導体ＩＣチップの搭載サイズ比は、最大２と
なることがわかる。
導体ＩＣチップ領域２０２で同様に比較すると、部分
Ａ、Ｂ、Ｃ、Ｄの関係はＢ＝Ｄとなり、傾斜の有無に拘
らず、内部リード端子の延在機会は同等となる。このと
き、最小のチップパッド領域２０４の正方形一辺の寸法
は、半導体ＩＣチップ領域２０２の対角線寸法、即ち、
封入樹脂充填部分短手方向長の１／２である。また、半
導体ＩＣチップ領域２０２と最小のチップパッド領域２
０４との面積比は２であるから、封入樹脂充填部分の寸
法を一定とすると、ボンディングパッドの配置を任意に
設計した半導体ＩＣチップの搭載サイズ比は、最大２と
なることがわかる。
【００２６】尚、実際のチップパッドに対して、搭載す
る半導体ＩＣチップのサイズはチップパッドに内包さ
れ、ボンディングワイヤのインダクタンス効果が無視で
きるのであれば、その大きさは問わない。
る半導体ＩＣチップのサイズはチップパッドに内包さ
れ、ボンディングワイヤのインダクタンス効果が無視で
きるのであれば、その大きさは問わない。
【００２７】前述の実施例ではＳＯＰを例に示している
が、他のパッケージ形態に適用利用することもできる。
また、前述の実施例ではチップパッド領域を正方形とし
た場合で説明したが、容易に類推できるように、チップ
パッドが一般の多角形であっても、同様に本発明を適用
できる。
が、他のパッケージ形態に適用利用することもできる。
また、前述の実施例ではチップパッド領域を正方形とし
た場合で説明したが、容易に類推できるように、チップ
パッドが一般の多角形であっても、同様に本発明を適用
できる。
【００２８】［実施の形態２］図３は、本発明の実施の
形態２によるマルチチップパッケージ構造を示してい
る。符号３０４、３０４′はチップパッドであり、五角
形形状を呈している。
形態２によるマルチチップパッケージ構造を示してい
る。符号３０４、３０４′はチップパッドであり、五角
形形状を呈している。
【００２９】尚、図中、符号３０１は封入樹脂充填部
分、３０２は外部リード端子、３０３は内部リード端
子、ｄ１、ｄ２は半導体ＩＣチップ、ｐ１はボンディン
グパッド、ｗ１はボンディングワイヤである。
分、３０２は外部リード端子、３０３は内部リード端
子、ｄ１、ｄ２は半導体ＩＣチップ、ｐ１はボンディン
グパッド、ｗ１はボンディングワイヤである。
【００３０】ＱＦＰでは、矩形状を呈する封入樹脂充填
部分全ての辺にて外部リード端子が突出するので、チッ
プパッドを五角形形状として、封入樹脂充填部分３０１
の短辺に対しては、チップパッド辺を平行に対向させ、
半導体ＩＣチップｄ１、ｄ２近傍まで内部リード端子３
０３を延在させている。本例のチップパッド形状の場合
には、各外部リード端子３０２の電気的機能仕様、およ
び半導体ＩＣチップ各ボンディングパッドの電気的機能
を考慮し、半導体ＩＣチップの搭載角度や搭載位置を決
定する。図３では、半導体ＩＣチップｄ１、ｄ２の二つ
を互いに４５度の角度をもって配置する場合を示した
が、半導体ＩＣチップの搭載角度はボンディングワイヤ
長等を考慮して任意に決められるものであり、本例に制
約されるものではない。
部分全ての辺にて外部リード端子が突出するので、チッ
プパッドを五角形形状として、封入樹脂充填部分３０１
の短辺に対しては、チップパッド辺を平行に対向させ、
半導体ＩＣチップｄ１、ｄ２近傍まで内部リード端子３
０３を延在させている。本例のチップパッド形状の場合
には、各外部リード端子３０２の電気的機能仕様、およ
び半導体ＩＣチップ各ボンディングパッドの電気的機能
を考慮し、半導体ＩＣチップの搭載角度や搭載位置を決
定する。図３では、半導体ＩＣチップｄ１、ｄ２の二つ
を互いに４５度の角度をもって配置する場合を示した
が、半導体ＩＣチップの搭載角度はボンディングワイヤ
長等を考慮して任意に決められるものであり、本例に制
約されるものではない。
【００３１】
【発明の効果】本発明によるマルチチップパッケージ構
造は、複数の半導体ＩＣチップを搭載するチップパッド
を有し、少くとも１つのチップパッドが、内部リード端
子の列に対向し、かつ外部リード端子の整列方向に対し
て傾斜する辺を有しているため、従来は、チップパッド
同士の対向する辺が平行であることにより、チップパッ
ドサイズが制約されていたものが、余分の内部リード引
き回し部分が不要となるため、半導体ＩＣチップを搭載
する際にボンディングパッド配置に制約を生ずることな
く搭載半導体ＩＣチップ面積を最大で従来の２倍にする
ことができる。
造は、複数の半導体ＩＣチップを搭載するチップパッド
を有し、少くとも１つのチップパッドが、内部リード端
子の列に対向し、かつ外部リード端子の整列方向に対し
て傾斜する辺を有しているため、従来は、チップパッド
同士の対向する辺が平行であることにより、チップパッ
ドサイズが制約されていたものが、余分の内部リード引
き回し部分が不要となるため、半導体ＩＣチップを搭載
する際にボンディングパッド配置に制約を生ずることな
く搭載半導体ＩＣチップ面積を最大で従来の２倍にする
ことができる。
【００３２】したがって、より大型の半導体ＩＣチップ
を同一外形のパッケージに搭載できるようになり、小型
高機能のマルチチップＩＣが実現できる。
を同一外形のパッケージに搭載できるようになり、小型
高機能のマルチチップＩＣが実現できる。
【図１】本発明の実施の形態１によるマルチチップパッ
ケージ構造を示す図である。
ケージ構造を示す図である。
【図２】マルチチップパッケージ構造の寸法模式図であ
る。
る。
【図３】本発明の実施の形態２によるマルチチップパッ
ケージ構造を示す図である。
ケージ構造を示す図である。
【図４】従来例によるマルチチップパッケージ構造を示
す図である。
す図である。
【図５】従来例によるマルチチップパッケージ構造を示
す図である。
す図である。
【図６】従来のＱＦＰリードフレーム例を示す図であ
る。
る。
１０１、３０１ 封入樹脂充填部分 １０２、３０２ 外部リード端子 １０３、３０３ 内部リード端子 １０４、１０４′、３０４、３０４′ チップパッド ２０１ 平行四辺形領域 ２０２ 半導体ＩＣチップ領域 ２０３ 領域 ２０４ 最小のチップパッド領域 ４０１、５０１、６０１ 封入樹脂充填部分 ４０２、５０２、６０２ 外部リード端子 ４０３、５０３、６０３ 内部リード端子 ４０４、４０４′、５０４、５０４′、６０４ チッ
プパッド
プパッド
Claims (2)
- 【請求項１】 複数の半導体ＩＣチップを搭載するチッ
プパッドを有し、少くとも１つの前記チップパッドは、
内部リード端子の列に対向し、かつ外部リード端子の整
列方向に対して傾斜する辺を有していることを特徴とす
るマルチチップパッケージ構造。 - 【請求項２】 前記チップパッドは、矩形形状を呈する
封入樹脂充填部分の短辺の１／２の長さを一辺とする正
方形を包含する大きさであることを特徴とする請求項１
に記載のマルチチップパッケージ構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8191745A JPH1041454A (ja) | 1996-07-22 | 1996-07-22 | マルチチップパッケージ構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8191745A JPH1041454A (ja) | 1996-07-22 | 1996-07-22 | マルチチップパッケージ構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1041454A true JPH1041454A (ja) | 1998-02-13 |
Family
ID=16279805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8191745A Pending JPH1041454A (ja) | 1996-07-22 | 1996-07-22 | マルチチップパッケージ構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1041454A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011066327A (ja) * | 2009-09-18 | 2011-03-31 | Seiko Instruments Inc | 樹脂封止型半導体装置及びその製造方法 |
| JP2015088548A (ja) * | 2013-10-29 | 2015-05-07 | 株式会社リコー | 面発光レーザアレイ |
-
1996
- 1996-07-22 JP JP8191745A patent/JPH1041454A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011066327A (ja) * | 2009-09-18 | 2011-03-31 | Seiko Instruments Inc | 樹脂封止型半導体装置及びその製造方法 |
| CN102024773A (zh) * | 2009-09-18 | 2011-04-20 | 精工电子有限公司 | 树脂密封型半导体装置及其制造方法 |
| JP2015088548A (ja) * | 2013-10-29 | 2015-05-07 | 株式会社リコー | 面発光レーザアレイ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5894165A (en) | Leads between chips assembly | |
| US7247944B2 (en) | Connector assembly | |
| US5898213A (en) | Semiconductor package bond post configuration | |
| KR970006529B1 (ko) | 반도체 장치 | |
| JPH0661406A (ja) | 半導体装置及び半導体装置の製造方法及びテ−プキャリア | |
| US6495908B2 (en) | Multi-chip semiconductor package | |
| JP2004363458A (ja) | 半導体装置 | |
| US6121690A (en) | Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge | |
| JP2809945B2 (ja) | 半導体装置 | |
| JP2983620B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1041454A (ja) | マルチチップパッケージ構造 | |
| JPS6028256A (ja) | 半導体装置 | |
| JP2004140169A (ja) | パッケージ型半導体装置 | |
| US6984882B2 (en) | Semiconductor device with reduced wiring paths between an array of semiconductor chip parts | |
| JPH0653266A (ja) | 半導体装置 | |
| JP2913858B2 (ja) | 混成集積回路 | |
| JPH053284A (ja) | 樹脂封止型半導体装置 | |
| JPH08279590A (ja) | マルチチップモジュール型ｌｓｉおよびそのパッケージ組み立て方法 | |
| JPH046105B2 (ja) | ||
| JPH0547995A (ja) | マルチチツプモジユール | |
| JPH11150134A (ja) | 半導体装置 | |
| JPH07106462A (ja) | 半導体装置 | |
| JPH0888310A (ja) | 樹脂封止半導体装置 | |
| JPH02180061A (ja) | リードフレームおよび半導体装置 | |
| JPH02244753A (ja) | 集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980909 |