TWI490861B - 高耐用度相變記憶體裝置及其操作方法 - Google Patents

Description

高耐用度相變記憶體裝置及其操作方法 【相關申請案的交互參考】

本申請案主張2011年6月23日申請的名稱為「高耐用度相變記憶體裝置及其操作方法(High-Endurance Phase Change Memory Device and Methods for Operating the Same)」的美國臨時申請案第61/500,567號，其併入本文作為參考。

本發明關於以包括硫族化物(chalcogenide)材料的相變材料為基礎的記憶體裝置，以及用於操作這類裝置的方法。

相變基礎記憶體材料，像是硫族化物基礎材料以及類似的材料，可藉由在積體電路中施加電流至適合於執行的準位，而被導致來改變非結晶相及結晶相之間。非結晶相的特徵在於比可被立即讀取以指示資料的結晶相還高的電阻。這些特性已產生在使用可程式化之電阻材料的利益，以形成可以隨機動態來讀取及寫入之非揮發性記憶電路。

在本文意指為設定操作之從非結晶相到結晶相的變化通常是較低電流的操作。在本文意指為重置操作之從結晶相到非結晶相的變化通常是較高電流的操作，其包括一短高電流密度脈衝來融化或破壞結晶結構，在相變材料快速冷卻後，淬熄該相變過程並容許至少一部份的相變材料在非結晶相中變穩定。

在重複的設定及重置操作後，相變記憶體單元可經歷一「鎖定設定失效(stuck-set failure)」或重置失效模式，其中重置操作可不再充分地增加記憶體單元的電阻。另一方面，記憶體 單元也可經歷一「高鎖定失效(stuck-high failure)」或設定失效模式，其中設定操作無法充分地降低記憶體單元的電阻。這些失效模式限制了裝置的循環耐用度。

因此，其欲提供滿足與鎖定設定失效模式或高鎖定失效模式相關之耐用度議題的相變基礎記憶體裝置及操作方法。

本文所描述的相變基礎記憶體裝置及用於操作這類裝置的方法克服了失效模式而且導致了增進的耐用度、可靠度及數據儲存表現。

高電流修復操作響應於相變記憶體單元的設定或重置失效而進行。當記憶體單元的電阻響應於一設定操作而無法被降低到對應於較低電阻設定態的電阻時，發生了一設定失效。當記憶體單元的電阻響應於一重置操作而無法被增加到對應於較高電阻重置態的電阻時，發生了一重置失效。修復操作引起了比正常重置操作更高之通過相變記憶體單元的電流強度，使得更大體積的相變材料在修復操作期間比在重置操作期間融化。

較高電流修復操作可提供一足夠的能量，以反轉可在重複的設定及重置操作之後所發生的相變材料中的組成改變。這些組成改變可包括設定及重置操作所引起的在相變材料中之電致遷移及相分離，其導致了設定及重置失效。

藉由反轉這些組成改變，本文所描述的技術可回復經歷過設定或重置失效的記憶體單元，藉此延長記憶體單元的耐用度。如此一來，提供了具有高循環耐用度之相變基礎記憶體裝置及操作這類裝置的方法。

此外，設定操作、重置操作及較高電流修復操作藉由施加具有跨過相變記憶體單元之相同電壓極性而進行。換言之，通過相變記憶體單元的電流在每一操作期間以相同方向流動。結果，與需要來施加相反的極性脈衝者相較，需要來操作記憶體單元的控制及偏壓電路之複雜度大為簡化。

本發明的其他方面及優點可在檢閱以下的圖式、實施方式及申請專利範圍而理解。

本發明的實施例之實施方式以參考第1圖至第6圖而提供。

第1圖為積體電路100的簡化方塊圖，積體電路100包含可如本文所述來操作之相變記憶體單元(未示出)的相變記憶體陣列105。具有讀取、設定、重置、設定驗證、重置驗證及高電流修復模式的字線解碼器及驅動器110被耦合至沿著相變記憶體陣列105中的列所排列的複數字線115且與複數字線115電通訊。位元線(行)解碼器120與沿著該陣列105的行所排列的複數位元線125進行電通訊，用於從該陣列105中的相變記憶體單元讀取資料以及將資料寫入該陣列105中的相變記憶體單元。在匯流排160上的地址被提供至字線解碼器及驅動器110以及位元線解碼器120。在方塊130的感應電路(感應放大器)及資料輸入結構經由資料匯流排135被耦合至位元線解碼器120。資料經由資料輸入線140從積體電路100上的輸入/輸出埠或從積體電路100內部或外部的其他資料來源供應至方塊130的數據輸入結構。其他電路165可被包含在積體電路100上，例如一般用途處理器或特定目的應用電路，或是提 供由相變陣列105支援之系統單晶片功能之模組的組合。資料從方塊130的感應放大器經由資料輸出線145提供至積體電路100上的輸入/輸出埠，或者至積體電路100內部或外部的其他資料目的端。

積體電路100包括用於讀取、設定、重置、設定驗證、重置驗證及高電流修復模式之控制器150。控制器150，如使用偏壓設定(bias arrangement)型態之機器，控制偏壓設定之供應電壓及電流源155的應用，用於包括讀取、設定、重置、設定驗證、重置驗證及高電流修復模式的偏壓設定的應用。控制器150被耦合至方塊130的感應放大器，用於響應於從方塊130中的感應放大器的輸出訊號來控制偏壓設定供應電壓及電流源155。控制器150可使用如在本領域所知的特定用途邏輯電路來加以實施。在替代的實施例中，控制器150包括可在相同的積體電路上實施，以執行一電腦程式來控制積體電路100之操作的一般用途處理器。

第2圖說明了在第1圖之相變記憶體陣列105中一部份的相變記憶體單元之範例。如第2圖所示，每一個記憶體單元包括存取電晶體或其他存取裝置，例如二極體。4個具有各自的相變記憶體元件246、248、250、252的記憶體單元230、232、234、236顯示於第2圖，代表包含數百萬個記憶體單元的一小部分的陣列。記憶體單元可程式化為包括一高電阻態及一低電阻態的複數電阻態。電阻態對應於相對應的相變記憶體元件之電阻值的非重疊範圍。

記憶體單元230、232、234、236的每一個存取電晶體的來源共同連接至終止於一源線終端電路155的一源線254。在另一實施例中，存取裝置的來源並未電連接，但可獨立地控 制。例如，源線終端電路155可為一接地終端。或者，在某些實施例中，源線終端電路155可包括偏壓電路(例如電壓源及電流源)以及用於施加除了接地之外的偏壓設定至源線254之解碼電路。

包括字線256、258的複數字線沿著第一方向並行延伸。字線256、258與字線解碼器110電通訊。記憶體單元230、234的存取電晶體的閘極連接至字線256。記憶體單元232、236的存取電晶體的閘極連接至字線258。

包括位元線260、262的複數位元線沿著第二方向並行延伸。位元線260、262與位元線解碼器120電通訊。記憶體元件246、248將位元線260耦合至記憶體單元230、232的各自的存取電晶體之汲極。記憶體元件250、252將位元線262耦合至記憶體單元234、236的各自的存取電晶體之汲極。

將被了解的是，記憶體陣列105並未限定於第2圖所說明的陣列配置，而且可使用其他陣列配置。此外，雙極電晶體或二極體(而不是金氧半(MOS)電晶體)在某些實施例中可使用為存取裝置。

在操作時，每一個記憶體單元230、232、234、236依據它們各自的記憶體元件246、248、250、252的電阻來儲存資料數值。例如，資料數值可藉由比較一選定之記憶體單元的位元線上的電流以及合適的參考電流而加以測定。在可程式化為三個或更多個電阻態的記憶體單元中，可建立複數參考電流，使得位元線電流的不同範圍對應於三個或更多個電阻態中的每一個。

讀取或寫入至陣列105的所選定之記憶體單元可藉由施加一合適電壓到相對應的字線以及將該相對應的位元線耦合 至偏壓而達成，使得電流流經通過該所選定之記憶體單元(包括通過各自的記憶體元件)。例如，通過所選定之記憶體單元232的電流路徑280藉由施加足以開啟記憶體單元232的存取電晶體，以及足以從位元線260至源線254引起在路徑280的偏壓至位元線260、字線258及源線254而加以建立，或反之亦然。

在記憶體單元232的讀取(或感應)操作中，偏壓被施加跨過所選定之記憶體單元，以引起通過記憶體元件的電流。該電流並未導致記憶體元件經歷電阻態的改變。通過記憶體元件的電流之強度取決於記憶體元件的電阻，且因此資料數值被儲存於記憶體單元232中。因此，當這類電流的強度取決於什麼記憶體元件的電阻態是對應於所儲存的資料數值或缺乏資料數值時，所引起的電流用作為讀取該記憶體單元。

第3圖為一部份的記憶體單元300的範例之剖面示意圖。部分記憶體元件300包括第一電極320及第二電極340。第一電極320及第二電極340電連接於一層相變記憶體材料330。在操作時，電壓被施加到第一電極320及第二電極340，以導致電流通過該層相變記憶體材料330。這樣的電流容許在記憶體單元內部分的記憶體元件300之讀取/感應及寫入操作。

記憶體材料層330包括一主動區，其中結晶態及非結晶態之間的大部分相變在設定及重置操作期間發生。在重置操作期間，施加一電壓脈衝到引起一電流形成的記憶體材料層330，該電流導致了在主動區內處於低電阻結晶態的相變材料變換為高電阻非結晶態。在設定操作期間，施加一電壓脈衝到引起一電流形成的記憶體材料層330，該電流導致在主動區內處於高電阻非結晶態的相變材料變換為低電阻結晶態。這樣不同的 電阻態對應於在記憶體單元內的資料儲存。

在記憶體單元的壽命期間，單元重複地在設定態及重置態之間循環。隨著時間過去，重複的施加導致在活動區內的電致遷移及相分離。電致遷移藉由在記憶體單元設定及重置操作期間在記憶體材料層330內產生電場而引起。另一方面，相分離藉由在記憶體單元操作期間記憶體材料330的原子沿著溫度梯度來純化及移動而引起。電致遷移及相分離可導致高電阻介面350或主動區周圍區域的形成。這樣的高電阻介面350或區域處於第一電極320及第二電極340之間的傳導路徑內，使得在記憶體材料層330內單元的電阻變得更高。結果，在重複的循環後，該單元經由稱作高鎖定失效的機制而失效，藉此，所施加的低電流脈衝無法通過該單元而將主動區從高電阻非結晶重置態轉換為低電阻結晶設定態。這樣的高鎖定失效機制在記憶體材料層330的主動區在非結晶態變成鎖定時發生。

電致遷移及相分離也可導致在記憶體層330內低電阻區域的形成。這樣的低電阻區域在第一電極340及第二電極340之間的傳導路徑內形成，使得在記憶體材料層330內該單元的電阻變得更低。結果，所施加的高重置電流之這樣較低的電阻並不夠高而在記憶體材料層330內產生足夠的熱，以將該單元從低電阻設定結晶態轉換為高電阻非結晶態。之後，當記憶體材料層330的主動區在結晶態變成失效時，該裝置在已知為低鎖定失效的過程中失效。

為了終止導因於在設定態及重置態之間的重複循環之後的電致遷移及相分離之高鎖定失效及低鎖定失效機制兩者，將一恢復或更新脈衝施加至該單元。恢復脈衝具有如同與設定及重置電壓相同的跨過記憶體材料層330之電壓極性，所述設定 及重置電壓在設定及重置操作期間被施加於跨過記憶體材料層330，且恢復脈衝在相同方向引起一電流作為在設定及重置操作期間所引起的電流。具有相同電壓極性且引起以相同方向流經跨過記憶體材料層330的電流作為設定及重置操作偏壓以及之後所引起的設定及重置電流的恢復脈衝有助於：其在記憶體陣列內不需要使用額外的電路，而以與設定及重置操作期間所施加的電壓不同的相反極性的電壓來偏壓記憶體單元。

恢復脈衝引起具有大於該電流強度的強度之一電流，該電流強度經由導致材料層330的主動區從低電阻結晶態轉變為高電阻非晶相態的高脈衝而被引起。結合所施加的脈衝期間，恢復脈衝的電流強度必須夠大來將足夠的能量導入相變記憶體層330，以導致一部份的相變記憶體層330融化。

恢復脈衝導致在記憶體材料層330內的至少該主動區及修復操作區融化。修復操作區包括將在記憶體材料層330內的區域圍繞該主動區，其中，原子在重複操作期間受到電致遷移及相分離，藉此在記憶體材料層330的傳導路徑內增加高電阻區或低電阻區。至少該主動區及該修復操作區的融化及隨後的固化導致了在電致遷移及相分離期間在主動區內遷移或分離的原子遷移回主動區或在主動區內重組，使得在主動區及修復操作區內的相變記憶體材料在非結晶態以大體上遍布主動區及修復操作區內的相變記憶體材料之相同化學計量而穩定化。這反而適用以有效地修復在操作期間導致的損害，且確保在主動區及修復操作區兩者的傳導路徑內的高電阻區及低電阻區的缺陷被去除。當在操作期間所產生的高及低電阻區的大部分缺陷在主動區及修復操作區內發生時，導致主動區及修復操作區兩者在整個恢復脈衝的施加期間融化及隨後固化，確保 在操作期間所產生的大部分缺陷從整個記憶體材料層330的傳導路徑去除。結果，延長了記憶體單元的耐用度而且該單元可在整個設定及重置操作中再次地循環，而沒有高鎖定或低鎖定失效的風險。

第4圖為說明了在重置操作期間施加一恢復/修復脈衝的操作方法的流程圖。同時第4圖特別地描述在重置操作期間施加恢復脈衝，其中記憶體單元的目標電阻態為重置或較高電阻態。恢復脈衝也可在設定操作期間施加，其中記憶體單元的目標電阻態為如同第5圖所示的設定或較低電阻態。如同第4圖所示，首先，重置操作由步驟410開始。之後，在步驟420，將一重置偏壓(reset bias)施加跨過記憶體單元，以引起第一重置電流在記憶體單元的記憶體元件內產生。這樣的重置電流導致在記憶體單元的主動區內的材料從低電阻結晶態轉變為高電阻非結晶態。

接著，在步驟430中，將一讀取偏壓(read bias)施加跨過記憶體單元，以引起通過該記憶體單元的讀取電流。由該電流讀取該記憶體單元的方法如先前所述。在此特定的操作方法中，該讀取電流感應到記憶體單元是否處於一非結晶高電阻態，作為先前在步驟420所施加的重置偏壓的結果。若該單元處於一高電阻重置態，則重置操作結束，如同在步驟450所示。然而，若該單元在施加一重置偏壓之後並未處於高電阻重置態，則其可能：低電阻區及/或高電阻區缺陷沿著防止該單元轉變為較高電阻非結晶態於已知為低鎖定失效之傳導路徑而存在。結果，如同步驟440所示，一恢復電流被施加通過先前描述的機制，治癒了導因於電致遷移及相分離的低電阻及高電阻區缺陷，成為了重複的設定及重置操作之應用的結果。

在步驟440施加恢復電流之後，過程循環回去且重置偏壓設定再次被施加跨過該記憶體單元，以引起通過記憶體單元的記憶體元件的重置電流(步驟420)。再一次，施加一讀取偏壓以感應記憶體單元的電阻是否對應於高重置電阻態(步驟430)。若記憶體單元內的電阻在施加重置偏壓之後確實對應於高電阻態，則重置操作結束(步驟450)。若在記憶體單元內的電阻並未對應於高電阻態，則再一次施加恢復偏壓到該單元(步驟440)，且過程再一次循環回去。此循環持續直到在該單元內達到對應於重置電阻態的高電阻態，該重置電阻態是該單元在轉變為非晶相重置態或直到到達最大的再試極限的特徵。

第5圖為說明在設定操作期間施加一恢復/修復脈衝的操作方法的流程圖。如第5圖所示，首先，設定操作由步驟462開始。之後，將一設定偏壓(set bias)施加跨過記憶體單元，以引起設定電流在步驟464該記憶體單元的記憶體元件內產生。這樣的設定電流導致在記憶體單元的主動區內的材料從高電阻非結晶態轉變為低電阻結晶態。

接著，在步驟466中，施加一讀取偏壓(read bias)跨過記憶體單元，以引起通過記憶體單元的讀取電流。由電流讀取記憶體單元的方法為先前所述。在此特定的操作方法中，該讀取電流感應到記憶體單元是否處於一結晶低電阻態作為先前在步驟464所施加的設定偏壓的結果。若該單元處於一低電阻設定態，則結束設定操作，如步驟470所示。然而，若該單元在施加一設定偏壓之後並非處於低電阻態，則其可能：低電阻及/或高電阻區缺陷沿著防止該單元轉變為低電阻結晶態於已知為高鎖定失效的傳導路徑而存在。結果，如步驟468所示，一恢復電流被施加通過先前描述的機制，治癒了導因於電致遷移 及相分離的低電阻及高電阻區缺陷，成為了重複的設定及重置操作之應用的結果。

在步驟468施加恢復電流之後，過程循環回去且設定偏壓再次被施加跨過該記憶體單元，以引起通過記憶體單元的記憶體元件的設定電流(步驟464)。再一次，施加一讀取偏壓以感應記憶體單元的電阻是否對應於低電阻態(步驟466)。若記憶體單元內的電阻在施加設定偏壓之後確實對應於低電阻態，則設定操作結束(步驟470)。若在記憶體單元內的電阻並未對應於低電阻態，則再一次施加恢復偏壓到該單元(步驟468)，且過程再一次循環回去。此循環持續直到在該單元內達到對應於設定電阻態的低電阻態，該設定電阻態是該單元轉變為結晶設定態或直到到達最大的再試極限的特徵。

第6圖是電壓被施加至位元線及字線作為在第4圖所述之操作方法的時間函數之示意圖。當在任何時間偏壓跨過裝置而產生時，遍及以下的偏壓設定，施加電壓、字線偏壓到字線以開啟存取裝置。關於施加到位元線的偏壓，首先，對應於步驟420，施加重置偏壓520到字線。重置偏壓在持續時間500被施加到字線，其為典型地在標準重置操作中施加。施加到字線的重置偏壓520的強度大於在讀取或感應操作期間所施加的讀取偏壓530的強度，但可低於在恢復操作期間施加到字線的修復或恢復電壓540的強度。重置電壓520為在主動區內導致結晶相變記憶體材料轉變為非結晶重置態的一足夠大的強度。然而，重置電壓520的強度並未足夠大到導引足夠的能量進入記憶體材料層，以導致相變記憶體材料在記憶體材料層內的主動區及主動區外的修復區融化。

接著施加讀取偏壓530對應於第4圖的步驟430。讀取偏 壓530是一足夠小的強度，以感應該單元在如先前所述的整個機制中是否處於高電阻重置態，但是，讀取偏壓530是一足夠小的強度以致於不能導致記憶體層的主動區轉變為另一電阻態。讀取偏壓530在持續期間510被施加到位元線，該持續時間足夠久來精確地感應記憶體單元的記憶體元件的電阻態為何。

如第6圖所示的電壓圖作為時間函數顯示：當讀取電流感應到記憶體單元的記憶體元件的電阻態並未對應於在執行第4圖所示的操作方法之循環的迴路之後的高電阻態時，施加所述電壓。如先前所討論以及如第5圖所示，也可在設定操作期間施加恢復脈衝。在施加讀取或感應電壓脈衝530之後，由於記憶體單元的記憶體元件並未處於高電阻態，因此施加修復或恢復電壓脈衝540到對應於第4圖步驟440的位元線。恢復電壓脈衝540被持續施加一段時間且具有足夠大以導致記憶體材料層的主動區及修復區內的相變記憶體材料融化的強度。恢復電壓脈衝的施加時間可大於、等於或小於重置偏壓的施加時間，且恢復電壓脈衝的施加時間小於設定偏壓的施加時間。恢復電壓脈衝540然後由位元線及主動區及修復區內所融化的材料固化為快速冷卻且有效淬熄的材料。如先前所述，這樣的融化及固化藉由導致在主動及修復區內遷移的原子移動到使得達到具有大體上一致的化學計量的穩定非結晶態之位置，而去除了在傳導路徑內的高及低電阻區缺陷。

在施加恢復偏壓脈衝540之後，循環再次從新開始，且重置電壓脈衝520再次被施加到再次對應於步驟420的位元線。在設定失效被修復的一實施例中，之後以具有比重置脈衝520更低的強度及較慢的下降緣(falling edge)的設定脈衝來取代脈 衝520。之後，讀取電壓脈衝530再次被施加以測定記憶體單元的記憶體元件是否處於對應於非結晶重置態的高電阻態。讀取電壓脈衝530的施加再次對應於該單元的電阻態要被感應的步驟430。之後，若記憶體單元的記憶體元件並未處於高電阻態，則施加一恢復電壓脈衝540到位元線，以移除再次對應於步驟440的缺陷。然後再次且連續地執行該循環，直到去除缺陷，且記憶體單元並未處於鎖定失效模式且在記憶體單元的記憶體元件內達到隨後的高電阻態。如同所述，恢復脈衝540的持續時間及強度在每一次重複中為一致。在某些實施例中，持續時間及強度其中之一或是兩者可在連續的循環中增加，使得在記憶體元件中可用以產熱的功率量由每一次重複而改變。

當本發明藉由參考上述詳細之較佳實施例及範例而揭露時，其被瞭解的是，這些範例意欲用於說明而非限制之意。被預期的是修飾及組合將被本領域的技術人士立即發現，其修飾及組合將落於本發明的精神及以下之申請專利範圍的範圍之內。

100‧‧‧積體電路

105‧‧‧相變記憶體陣列

110‧‧‧字線解碼器及驅動器

115‧‧‧複數字線

120‧‧‧位元線解碼器

125‧‧‧複數位元線

130‧‧‧感應電路(感應放大器)及資料輸入結構

135‧‧‧資料匯流排

140‧‧‧資料輸入線

145‧‧‧資料輸出線

150‧‧‧用於讀取、設定、重置、設定驗證、重置驗證及高電流修復模式之控制器

155‧‧‧偏壓設定供應電壓及電流源

160‧‧‧匯流排

165‧‧‧其他電路

175‧‧‧方塊

230、232、234、236‧‧‧記憶體單元

246、248、250、252‧‧‧相變記憶體元件

254‧‧‧源線

256、258‧‧‧字線

260、262‧‧‧位元線

280‧‧‧電流路徑

300‧‧‧記憶體元件

310‧‧‧介電層

320‧‧‧第一電極

330‧‧‧相變記憶體材料層

340‧‧‧第二電極

350‧‧‧高電阻介面

410、420、430、440、450‧‧‧步驟

462、464、466、468、470‧‧‧步驟

500、510‧‧‧持續時間

520‧‧‧重置偏壓

530‧‧‧讀取偏壓(讀取或感應電壓脈衝)

540‧‧‧修復或恢復電壓

第1圖為包含可如本文所述操作之相變記憶體單元的積體電路的簡化方塊圖。

第2圖說明了在第1圖之相變記憶體陣列中一部份的相變記憶體單元之範例。

第3圖說明了具有一主動區及一較大體積的修復區的蕈傘型記憶體單元的剖面示意圖。

第4圖為具有如本文所述之較高電流修復模式的重置操作之流程圖。

第5圖為具有如本文所述之較高電流修復模式的設定操作之流程圖。

第6圖為第4圖的重置操作的範例時間圖。

100‧‧‧積體電路

105‧‧‧相變記憶體陣列

110‧‧‧字線解碼器及驅動器

115‧‧‧複數字線

120‧‧‧位元線解碼器

125‧‧‧複數位元線

130‧‧‧感應電路(感應放大器)及資料輸入結構

135‧‧‧資料匯流排

140‧‧‧資料輸入線

145‧‧‧資料輸出線

150‧‧‧用於讀取、設定、重置、設定驗證、重置驗證及高電流修復模式之控制器

155‧‧‧偏壓設定供應電壓及電流源

160‧‧‧匯流排

165‧‧‧其他電路

175‧‧‧方塊

Claims (22)

1. 一種用於操作一記憶體單元的方法，該記憶體單元包含相變材料及可程式化為包含一較高電阻態及一較低電阻態之複數電阻態，該方法包括：施加一第一偏壓設定到該記憶體單元，以建立一目標電阻態，該第一偏壓設定包含一第一脈衝，以引起通過該相變材料的一第一電流；測定該記憶體單元在施加該第一偏壓設定之後並未處於該目標電阻態；響應於該測定，施加一第二偏壓設定到該記憶體單元，該第二偏壓設定包含一第二脈衝，以引起通過該相變材料的一第二電流，其中該第一脈衝及該第二脈衝具有跨過該相變材料之相同的電壓極性，且該第二脈衝具有大於該第一脈衝的一電流強度；以及在施加該第二偏壓設定之後，施加一接續的偏壓設定到該記憶體單元，以建立該目標電阻態。
2. 如申請專利範圍第1項所述的方法，其中該第一電流足以融化一第一相變材料體積，且該第二電流足以融化大於該第一體積的一第二相變材料體積。
3. 如申請專利範圍第1項所述的方法，其中該目標電阻態為一重置態。
4. 如申請專利範圍第1項所述的方法，其中該目標電阻態為一設定態。
5. 如申請專利範圍第1項所述的方法，還包含施加一第三偏壓設定，以建立與該目標電阻態不同的一電阻態，且其中： 該第三偏壓設定在該記憶體單元的一主動區中引起該相變材料的一或多個元件的分離；以及該第二偏壓設定在該主動區中引起該被分離的元件之至少一部份的整合。
6. 如申請專利範圍第1項所述的方法，其中該第一電流在該相變材料的一主動區中足以導致在一第一持續時間高於該相變材料的一融化溫度的溫度，且該第二電流在該主動區中足以導致在一第二持續時間高於該融化溫度的溫度，該第二持續時間大於或等於該第一持續時間。
7. 如申請專利範圍第1項所述的方法，其中該第一電流在該相變材料的一主動區中足以導致在一第一持續時間高於該相變材料的一結晶溫度且低於該相變材料的一融化溫度的溫度，且該第二電流在該主動區中足以導致在一第二持續時間高於該相變材料的該融化溫度的溫度，該第二持續時間小於該第一持續時間。
8. 如申請專利範圍第1項所述的方法，還包括限制該第二電流為一預設定的最大電流強度。
9. 如申請專利範圍第1項所述的方法，其中該接續的偏壓設定為該第一偏壓設定。
10. 如申請專利範圍第1項所述的方法，還包括：測定該記憶體單元在施加該接續的偏壓設定之後並未處於該目標電阻態；反覆地施加一額外的偏壓設定到該記憶體單元以及測定該記憶體單元在施加該額外的偏壓設定之後並未處於該目標電阻態，直到該記憶體單元處於該目標電阻態或是一預設定量之額外的偏壓設定已被施加。
11. 如申請專利範圍第10項所述的方法，其中該額外的偏壓設定為 該第一偏壓設定。
12. 一種記憶體裝置，包括：一記憶體單元，包含相變材料及可程式化為包含一高電阻態及一低電阻態之複數電阻態；以及一控制器，用以施加偏壓設定到該記憶體單元，該偏壓設定包含：一第一偏壓設定，用以建立一目標電阻態，該第一偏壓設定包括一第一脈衝，以引起通過該相變材料的一第一電流；一讀取偏壓設定，用以測定在施加該第一偏壓設定之後該記憶體單元是否處於該目標電阻態；一第二偏壓設定，用以若該記憶體單元在施加該第一偏壓設定之後並未處於該目標電阻態，施加包括一第二脈衝的該第二偏壓設定，以引起通過該相變材料的一第二電流，其中該第一脈衝及該第二脈衝具有跨過該相變材料的相同電壓極性，且該第二脈衝具有高於該第一脈衝的強度；以及一接續的偏壓設定，用以在施加該第二偏壓設定之後建立該目標電阻態。
13. 如申請專利範圍第12項所述的記憶體裝置，其中該第一電流足以融化一第一相變材料體積，且該第二電流足以融化大於該第一體積的一第二相變材料體積。
14. 如申請專利範圍第12項所述的記憶體裝置，其中該目標電阻態為一重置態。
15. 如申請專利範圍第12項所述的記憶體裝置，其中該目標電阻態為一設定態。
16. 如申請專利範圍第12項所述的記憶體裝置，其中該偏壓設定還包括針對一電阻態之一第三偏壓設定，該電阻態不同於該目標電阻態，且其中：該第三偏壓設定在該記憶體單元的一主動區中引起該相變材料的一或多個元件的分離；以及該第二偏壓設定在該主動區中引起該被分離的元件之至少一部份的整合。
17. 如申請專利範圍第12項所述的記憶體裝置，其中該第一電流在該相變材料的一主動區中足以導致在一第一持續時間高於該相變材料的一融化溫度的溫度，且該第二電流在該主動區中足以導致在一第二持續時間高於該融化溫度的溫度，該第二持續時間大於或等於該第一持續時間。
18. 如申請專利範圍第12項所述的記憶體裝置，其中該第一電流在該相變材料的一主動區中足以導致在一第一持續時間高於該相變材料的一結晶溫度且低於該相變材料的一融化溫度的溫度，且該第二電流在該主動區中足以導致在一第二持續時間高於該相變材料的該融化溫度的溫度，該第二持續時間小於該第一持續時間。
19. 如申請專利範圍第12項所述的記憶體裝置，還包括一電流限制電路，用以限制該第二電流為一預設定的電流最大強度。
20. 如申請專利範圍第12項所述的記憶體裝置，其中該接續的偏壓設定為該第一偏壓設定。
21. 如申請專利範圍第12項所述的記憶體裝置，其中該控制器還包括邏輯，用以：施加該讀取偏壓設定，以測定該記憶體單元在施加該接續的偏壓設定之後是否處於該目標電阻態；以及 若該記憶體單元在施加該接續的偏壓設定之後並未處於該目標電阻態，則反覆地施加一額外的偏壓設定到該記憶體單元以及在施加該額外的偏壓設定之後測定該記憶體單元並未處於該目標電阻態，直到該記憶體單元處於該目標電阻態或是一預設定量之額外的偏壓設定已被施加。
22. 如申請專利範圍第21項所述的記憶體裝置，其中該額外的偏壓設定為該第一偏壓設定。