TWI490721B - 阻抗控制方法 - Google Patents

阻抗控制方法 Download PDF

Info

Publication number
TWI490721B
TWI490721B TW100118941A TW100118941A TWI490721B TW I490721 B TWI490721 B TW I490721B TW 100118941 A TW100118941 A TW 100118941A TW 100118941 A TW100118941 A TW 100118941A TW I490721 B TWI490721 B TW I490721B
Authority
TW
Taiwan
Prior art keywords
layer
transmission line
circuit board
control method
variable
Prior art date
Application number
TW100118941A
Other languages
English (en)
Other versions
TW201248441A (en
Inventor
Hsin Kuan Wu
Hou Yuan Chou
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Priority to TW100118941A priority Critical patent/TWI490721B/zh
Priority to US13/193,627 priority patent/US20120310609A1/en
Publication of TW201248441A publication Critical patent/TW201248441A/zh
Application granted granted Critical
Publication of TWI490721B publication Critical patent/TWI490721B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Dc Digital Transmission (AREA)

Description

阻抗控制方法
本發明涉及一種電路阻抗控制方法，尤其涉及一種用於多層電路板傳輸線的阻抗控制方法。
四層電路板為一種較常見的多層電路板，四層電路板的第一及第四層一般均設置為訊號層，而第二及第三層一般分別設置為電源層及地層。於多層電路板設計時，一般均會於該第一層上設置至少一傳輸線，用以進行高速訊號的傳輸。然而，經測試發現，當傳輸線過於靠近電路板的邊緣時，容易使得該傳輸線的阻抗變大，進而影響傳輸線傳輸訊號的精度，甚至導致訊號失真。
鑒於以上內容，有必要提供一種可有效控制多層電路板傳輸線阻抗的阻抗控制方法。
一種阻抗控制方法，適用於多層電路板，該多層電路板上設置有傳輸線；該方法包括如下步驟：根據多層電路板的結構，於仿真軟體中建立仿真模型；於所述仿真模型中將所述傳輸線的中心線位置到該多層電路板的邊緣距離設置為第一變數，將該傳輸線的寬度設置為第二變數；根據用戶的需求，令該第一變數等於一第一預設值；根據用戶的需求，令該傳輸線的阻抗等於一第二預設值；對該第二變數進行參數掃描，使該第二變數按照一定的函數 關係式進行變化，進而獲得與該第一預設值及第二預設值對應的傳輸線的寬度值；按照上述獲得的參數值，將該多層電路板上的傳輸線的寬度設置為該寬度值，並使得該傳輸線的中心線位置至該多層電路板的邊緣距離等於該第一預設值。
本發明的阻抗控制方法不需要改變多層電路板各層的實體結構，便可根據不同的邊緣距離確定相應的傳輸線的寬度，進而使得該傳輸線的阻抗始終精確地保持為預設值。本發明的阻抗控制方法操作簡單，不需要增加額外的製作成本，便可有效控制傳輸線的阻抗，改善其訊號傳輸品質。
100‧‧‧多層電路板
S01、S02‧‧‧訊號層
GND‧‧‧地層
POWER‧‧‧電源層
11‧‧‧傳輸線
圖1為應用本發明較佳實施方式中阻抗控制方法的多層電路板的結構示意圖。
圖2為本發明較佳實施方式中阻抗控制方法的流程圖。
圖3為當將傳輸線的阻抗設置為一預設值時，傳輸線的中心線位置至多層電路板的邊緣距離與傳輸線的寬度曲線圖。
圖4為當將傳輸線的阻抗設置為另一預設值時，傳輸線的中心線位置至多層電路板的邊緣距離與傳輸線的寬度曲線圖。
本發明較佳實施方式提供一種阻抗控制方法，適用於多層電路板。請一併參閱圖1，於本實施例中，該多層電路板100為四層電路板，其中該多層電路板100中的第一層為訊號層S01，第二層為電源層POWER，第三層為地層GND，第四層為訊號層S02。其中，該多層電路板100上畫斜線的部分為銅皮，其餘部分由介質構成。 另外，於本實施例中，該訊號層S01的厚度為1.9密耳(mil)，電源層POWER的厚度為1.2mil，地層GND的厚度為1.2mil，訊號層S02的厚度為1.9mil。該訊號層S01上設置有傳輸線11。該傳輸線11與該多層電路板100的邊緣相隔一定距離設置。該阻抗控制方法用於根據不同的邊緣距離，調節該傳輸線11的寬度，從而使得該傳輸線11的阻抗始終保持於一預設值，例如32歐姆或50歐姆。該傳輸線11可為單線、差分線、器件的焊盤等。
請一併參閱圖2，該阻抗控制方法主要包括以下步驟：
步驟S1：根據多層電路板100的結構，於仿真軟體中建立仿真模型，例如採用三維電磁場仿真軟體Q3D，於該仿真軟體Q3D中進行仿真。
步驟S2：於該Q3D仿真模型中，將該傳輸線11的中心線位置到該多層電路板100的邊緣距離設置為第一變數S，將該傳輸線11的寬度設置為第二變數W。
步驟S3：根據用戶的需求，令該第一變數S等於一第一預設值。例如，當用戶需要將該傳輸線11的中心線位置到該多層電路板100的邊緣距離設計為2mil時，令該第一變數S等於2mil。
步驟S4：根據用戶的需求，令該傳輸線11的阻抗R等於一第二預設值。例如，當用戶需要將該傳輸線11的阻抗設計為50歐姆時，則令該阻抗等於50歐姆。
步驟S5：對該第二變數W進行參數掃描，使該第二變數W按照一定的函數關係式進行變化(例如第二變數按照步進為0.001的方式遞增，即W1=W+0.001)，進而獲得與該第一預設值及第二預設值 相應的傳輸線11的寬度值W1。
步驟S6：按照上述獲得的參數值，將該多層電路板100上的傳輸線11的寬度設置為W1，並使得該傳輸線11的中心線的位置至該多層電路板100的邊緣距離等於該第一預設值。如此，將使得該傳輸線11的阻抗等於該第二預設值，進而達到改善訊號品質的目的。
請一併參閱圖3、圖4，分別為將傳輸線11的阻抗設置為32歐姆及50歐姆時，該傳輸線11的寬度W與傳輸線11的中心線位置至該多層電路板100的邊緣距離S的曲線圖。從圖3及圖4中可看出，當需要將所述傳輸線11的阻抗設計為32歐姆或50歐姆時，每一不同的邊緣距離S均可找到與其相應的傳輸線11的寬度W。例如，當需要將所述傳輸線11的阻抗設計為32歐姆，且該傳輸線11的中心線位置至多層電路板100的邊緣距離等於2mil時，可將該傳輸線11的寬度設置為10.141mil，以使得該傳輸線11的阻抗等於32歐姆。
顯然，本發明的阻抗控制方法不需要改變該多層電路板各層的實體結構(例如調整該多層電路板100的層疊結構或進行挖空處理)，便可根據不同的邊緣距離S確定相應的傳輸線11的寬度W，進而使得該傳輸線11的阻抗始終保持為一預設值。本發明的阻抗控制方法操作簡單，不需要增加額外的製作成本，便可有效控制傳輸線11的阻抗，改善其訊號傳輸品質。
綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，舉凡熟悉本案技藝之人士，於爰依本發明精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。

Claims (6)

  1. 一種阻抗控制方法，適用於多層電路板，該多層電路板上設置有傳輸線；其改良在於：該方法包括如下步驟：根據多層電路板的結構，於仿真軟體中建立仿真模型；於所述仿真模型中將所述傳輸線的中心線位置沿該傳輸線所在層的延伸方向距離電路板的邊緣的距離設置為第一變數，將該傳輸線的寬度設置為第二變數；根據用戶的需求，令該第一變數等於第一預設值；根據用戶的需求，令該傳輸線的阻抗等於第二預設值；對該第二變數進行參數掃描，使該第二變數按照一定的函數關係式進行變化，進而獲得與該第一預設值及第二預設值相應的傳輸線的寬度值；按照上述獲得的參數值，將該多層電路板上的傳輸線的寬度設置為該寬度值，並使得該傳輸線的中心線位置至該多層電路板的邊緣距離等於該第一預設值。
  2. 如申請專利範圍第1項所述之阻抗控制方法，其中所述第二變數按照步進為0.001的方式遞增。
  3. 如申請專利範圍第1項所述之阻抗控制方法，其中所述仿真軟體為Q3D。
  4. 如申請專利範圍第1項所述之阻抗控制方法，其中所述傳輸線為單線、差分線、器件的焊盤中的一種。
  5. 如申請專利範圍第1項所述之阻抗控制方法，其中所述多層電路板為四層電路板，該多層電路板的第一層為訊號層，第二層為電源層，第三層為地層，第四層為訊號層，所述傳輸線設置於所述第一層上。
  6. 如申請專利範圍第5項所述之阻抗控制方法，其中所述第一層的厚度為 1.9密耳，第二層的厚度為1.2密耳，第三層的厚度為1.2密耳，第四層的厚度為1.9密耳。
TW100118941A 2011-05-31 2011-05-31 阻抗控制方法 TWI490721B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100118941A TWI490721B (zh) 2011-05-31 2011-05-31 阻抗控制方法
US13/193,627 US20120310609A1 (en) 2011-05-31 2011-07-29 Method for controlling impedance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100118941A TWI490721B (zh) 2011-05-31 2011-05-31 阻抗控制方法

Publications (2)

Publication Number Publication Date
TW201248441A TW201248441A (en) 2012-12-01
TWI490721B true TWI490721B (zh) 2015-07-01

Family

ID=47262325

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100118941A TWI490721B (zh) 2011-05-31 2011-05-31 阻抗控制方法

Country Status (2)

Country Link
US (1) US20120310609A1 (zh)
TW (1) TWI490721B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110856350B (zh) * 2019-11-08 2021-03-12 广东浪潮大数据研究有限公司 一种板卡边缘走线返回路径的补偿方法、系统及板卡

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050083147A1 (en) * 2003-10-20 2005-04-21 Barr Andrew H. Circuit board and method in which the impedance of a transmission-path is selected by varying at least one opening in a proximate conductive plane

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050225955A1 (en) * 2004-04-09 2005-10-13 Hewlett-Packard Development Company, L.P. Multi-layer printed circuit boards

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050083147A1 (en) * 2003-10-20 2005-04-21 Barr Andrew H. Circuit board and method in which the impedance of a transmission-path is selected by varying at least one opening in a proximate conductive plane

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IPC, "IPC-2141A Design Guide for HIGH SPEED CONTROLLED Impedance Circuit Boards", 2004, IPC Controlled Impedance Task Group, page 1-64 *

Also Published As

Publication number Publication date
TW201248441A (en) 2012-12-01
US20120310609A1 (en) 2012-12-06

Similar Documents

Publication Publication Date Title
TWI576023B (zh) Suitable for multi-layer printed circuit board design
JP2000114722A (ja) 印刷配線装置
JP5690429B1 (ja) プリント配線板
JP5881400B2 (ja) 高周波伝送線路
JP2012182437A (ja) 配線基板及びその製造方法
CN104427754A (zh) 刚柔性pcb以及制造刚柔性pcb的方法
JP5951193B2 (ja) 配線回路基板およびその製造方法
TWI490721B (zh) 阻抗控制方法
JP6075745B2 (ja) 多層プリント基板の製造方法
CN104902683A (zh) 台阶槽电路板及其加工方法
CN104902701B (zh) 一种电路板加工方法和具有单面孔环的电路板
CN106604577A (zh) 一种能够实现精确对位的hdi电路板制作工艺
TWI310668B (en) Method for matching impedance between difference vias and transmission lines
CN105188266A (zh) 一种dual模式高速信号线立体布线的方法
CN102811547B (zh) 阻抗控制方法
CN106851968A (zh) Pcb及其走线方法
TW201927101A (zh) 多層印刷電路板及製作多層印刷電路板的方法
JP2018074269A (ja) 伝送線路
JP2015204309A (ja) プリント配線基板及びその製造方法
JP6733911B2 (ja) プリント配線基板、電子部品付きプリント配線基板
JP6980174B2 (ja) プリント配線基板
JP2015149356A (ja) 多層回路基板
JP2015005668A (ja) 差動信号伝送回路及びその製造方法
JP5876658B2 (ja) リジッドフレキシブル基板の製造方法
CN201986146U (zh) 电容式麦克风及其线路板形成组件

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees