TWI489545B - Substrate handling method - Google Patents

Substrate handling method Download PDF

Info

Publication number
TWI489545B
TWI489545B TW099106763A TW99106763A TWI489545B TW I489545 B TWI489545 B TW I489545B TW 099106763 A TW099106763 A TW 099106763A TW 99106763 A TW99106763 A TW 99106763A TW I489545 B TWI489545 B TW I489545B
Authority
TW
Taiwan
Prior art keywords
film
hard film
etching
etching step
hard
Prior art date
Application number
TW099106763A
Other languages
English (en)
Other versions
TW201104745A (en
Inventor
Eiichi Nishimura
Masato Kushibiki
Fumiko Yamashita
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201104745A publication Critical patent/TW201104745A/zh
Application granted granted Critical
Publication of TWI489545B publication Critical patent/TWI489545B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/2419—Fold at edge
    • Y10T428/24215—Acute or reverse fold of exterior component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Description

基板處理方法
本發明係關於基板處理方法，尤其關於在光罩膜以極小間距形成多數線狀部分之基板處理方法。
隨著半導體裝置之微小化，因可預想在不久將來半導體裝置之製造過程中，要求以極小之間距，例如30nm左右之間距，在絕緣膜等設置溝渠等，故需要在光罩膜形成以極小間距所形成之多數線狀部分(線條)。
在以往使用雷射光之光微影法中，因寬幅之顯像界限為50nm左右，故要在當作光罩膜之光阻膜以小於50nm之間距一次形成多數線條則有困難。
於是，近年來，就以在光阻膜以極小間距形成多數線條之技術而言，開發出雙圖案製作處理。雙圖案製作處理之代表例中，係在基板上形成下層膜、中間層膜及第1光阻膜之後，執行第1次曝光，並形成第1光阻圖案。之後，將第1光阻圖案轉印至中間層膜，於形成第1中間層圖案之後，在其上方形成第2光阻膜，並執行第2次曝光，形成第2光阻圖案。之後，將第2光阻圖案轉印至中間層膜，形成具有以極小間距所形成的多數線條之第2中間層圖案(例如，參照專利文獻1)。
然而，作為光罩膜，不僅光阻膜，亦使用由碳化矽(SiC)等之矽系材料所構成之硬光罩膜。硬光罩膜中之雙 圖案製作處理之代表例，如第7圖所示般，首先蝕刻由形成在處理對象膜70上之多數線條71a所構成之有機膜71而將各線條71a之寬幅縮小至30nm左右(第7圖(A))，藉由CVD(Chemical Vapor Deposition)處理以Si(矽)氧化膜72均等覆蓋各線條71a及處理對象膜70(第7圖(B))。此時，各線條71a生長成寬幅更大之線條72a。之後，藉由各向異性蝕刻除去各線條72a間之氧化膜72或各線條72a之上部之Si氧化膜72(第7圖(C))。接著，藉由灰化除去在各線條72a露出之有機膜71，而將各線條72a各轉換成一對線條74a、74b(第7圖(D))。該一對線條74a、74b之間之間距因與線條71a之寬幅幾乎相同，故線條74a、74b可以當作具有大約30nm左右之間距的線條的光罩膜使用。
[先行技術文獻] [專利文獻]
[專利文獻1]日本特開2008-258562號公報
但是，於除去有機膜71之時，入射角對處理對象膜70呈非垂直之離子被射入至除去各線條72a之有機膜71之空間73，除其上部之外擴大該空間73。其結果，各一對線條74a、74b形成如「蟹爪」般之一對且非對稱之側壁(第7圖(D))。具體而言，一方之線條之上部前端 朝另一方之線條彎曲。之後，將各一對線條74a、74b(該些由Si氧化膜72所構成)當作光罩，蝕刻處理對象膜70而在該處理對象膜70形成開口部75之時，有進入至空間73之離子之一部份與各線條74a、74b之前端彎曲部分衝突而反射至意外的方向之情形(參照第7圖(D)中之細箭號)，該離子不垂直朝處理對象膜70衝突。其結果，開口部75之剖面形狀不成為純粹之矩形，呈途中凸起之矩形(第7圖(E))。
本發明之目的係提供可以在處理對象膜形成形狀散亂少之開口部的基板處理方法。
為了達成上述目的，申請專利範圍第1項所記載之基板處理方法係處理具有處理對象膜、有機膜和硬質膜之基板的基板處理方法，該有機膜係由被形成在該處理對象膜之上方的多數狹幅之線狀部分所構成，該硬質膜係用以覆蓋在各上述線狀部分之間露出之上述處理對象膜及上述線狀部分，其特徵為：具有第1蝕刻步驟，用以對上述硬質膜施予蝕刻，使上述有機膜及各上述線狀部分之間之上述處理對象膜露出；灰化步驟，用以不除去剩下的硬質膜而選擇性除去上述露出之有機膜；和第2蝕刻步驟，用以對殘存之上述硬質膜施予朝上下方向的各向異性蝕刻，上述處理對象膜係由多晶矽所構成，殘存之上述硬質膜具有前端彎曲部分，上述第2蝕刻步驟被進行上述前端彎曲部分 被除去之時間以上。
申請專利範圍第2項所記載之基板處理方法，係如申請專利範圍第1項所記載之基板處理方法中，又具有第3蝕刻步驟，將在上述第2蝕刻步驟中施予蝕刻後而殘存之上述硬質膜當作光罩而對上述處理對象膜施予蝕刻，上述第3蝕刻步驟係緊接著上述第2蝕刻步驟之後被進行。
申請專利範圍第3項所記載之基板處理方法，係如申請專利範圍第1或2項所記載之基板處理方法中，上述基板被載置於施加離子引入用之高頻電力之載置台，在上述第2蝕刻步驟中，上述載置台被施加100W以下之上述離子引入用之高頻電力。
申請專利範圍第4項所記載之基板處理方法，係如申請專利範圍第1或2項所記載之基板處理方法中，重複上述灰化步驟及上述第2蝕刻步驟。
申請專利範圍第5項所記載之基板處理方法，係如申請專利範圍第1或2項所記載之基板處理方法中，上述硬質膜係由含矽之氧化膜所構成。
為了達成上述目的，申請專利範圍第6項所記載之基板處理方法係處理具有處理對象膜、第1硬質膜、有機膜和第2硬質膜之基板的基板處理方法，該第1硬質膜被形成在該處理對象膜上，該有機膜係由被形成在該第1硬質膜之上方的多數狹幅之線狀部分所構成，該第2硬質膜係用以覆蓋在各上述線狀部分之間露出之上述第1硬質膜及上述線狀部分，其特徵為：具有第1蝕刻步驟，用以對上 述第2硬質膜施予蝕刻，使上述有機膜及各上述線狀部分之間之上述第1硬質膜露出；灰化步驟，用以不除去剩下的硬質膜而選擇性除去上述露出之有機膜；和第2蝕刻步驟，用以對殘存之上述第2硬質膜及上述露出之第1硬質膜施予朝上下方向的各向異性蝕刻，上述第1硬質膜係由Si氧化膜所構成，殘存之上述第2硬質膜具有前端彎曲部分，上述第2蝕刻步驟被進行上述前端彎曲部分被除去之時間以上。
申請專利範圍第7項所記載之基板處理方法，係如申請專利範圍第6項所記載之基板處理方法中，又具有第3蝕刻步驟，將在上述第2蝕刻步驟中施予蝕刻後而殘存之上述第2硬質膜及上述第1硬質膜當作光罩而對上述處理對象膜施予蝕刻，上述第3蝕刻步驟係緊接著上述第2蝕刻步驟之後被進行。
若依據申請專利範圍第1項所記載之基板處理方法時，對覆蓋有機膜之硬質膜施予蝕刻而露出有機膜，於選擇性除去該露出之有機膜之後，對殘存之硬質膜施予蝕刻。於除去有機膜之後，覆蓋該有機膜之硬質膜成為一對且非對稱之線狀部分，一方線狀部分之上部前端朝向另一方之線狀部分彎曲，但在一般蝕刻中因有集中性除去變尖部份的傾向，故在之後之硬質膜之蝕刻中，前端彎曲部分集中性被除去而使得一對線狀部分各呈現出幾乎左右對稱形狀 。因此，將硬質膜中之上述一對線狀部分當作光罩膜使用而蝕刻處理對象膜之時，不會有進入至一對線狀部分之間之空間之離子與前端彎曲部分衝突之情形，而幾乎垂直朝處理對象膜衝突。其結果，可以在處理對象膜形成形狀散亂少之開口部。
再者，因對一對且非對稱之線狀部分僅以特定時間繼續施予蝕刻，故若將特定時間設定成除去前端彎曲部分之時間以上時，則可以將一對線狀部分之各個確實成形左右對稱形狀，並且若將上述特定時間設定成完全除去一對線狀部分之時間以下時，則可以確實殘留一對線狀部分，進而可以防止光罩膜消滅。
若藉由申請專利範圍第3項所記載之基板處理方法時，於對一對線狀部分施予蝕刻時，施加於載置台之離子引入用之高頻電力因係100W以下，故不會急速除去一對線狀部分，可以藉由調整蝕刻之持續時間，將一對線狀部分成形所期待之形狀。
若藉由申請專利範圍第4項所記載之基板處理方法時，因重複一對線狀部分之間的有機膜之選擇性的除去，和一對線狀部分之蝕刻，故於除去有機膜之時，即使一對線狀部分之間的空間被放大而開始產生非對稱形狀，也藉由接著的蝕刻除去前端彎曲部分，再次除去剩下之有機膜。因此，於除去有機膜之時，可以抑制形成非對稱形狀。
若依據申請專利範圍第6項所記載之基板處理方法時，對第1硬質膜及覆蓋有機膜之第2硬質膜施予蝕刻而露 出第1硬質膜及有機膜，於選擇性除去該露出之有機膜之後，對殘存之第2硬質膜及第1硬質膜施予蝕刻。於除去有機膜之後，覆蓋該有機膜之第2硬質膜成為一對線狀部分，該一對線狀部分呈非對稱形狀，一方之線狀部分之上部前端朝向另一方之線狀部分彎曲，但在一般蝕刻中因有集中性除去變尖部份的傾向，故在之後之第2硬質膜之蝕刻中，前端彎曲部分集中性被除去而使得一對線狀部分各呈現出幾乎左右對稱形狀。在此，當一對線狀部分之除去量變多時，雖然有在接下來的處理對象膜之蝕刻中不當作光罩膜而發揮功能之虞，但是第2硬質膜之蝕刻時，露出之第1硬質膜雖並未被除去，但由第2硬質膜所構成之一對線狀部分之下之第1硬質膜被除去，故可以將一對線狀部分轉印至第1硬質膜，進而可以使一對線狀部分確實當作光罩膜而發揮功能。再者，被轉印之一對線狀部分因係將由除去前端彎曲部分之第1硬質膜所構成之一對線狀部分當作光罩膜而被形成，故形狀幾乎不會散亂。因此，將被轉印之一對線狀部分當作光罩膜使用而蝕刻處理對象膜之時，幾乎垂直地朝處理對象膜衝突。其結果，可以在處理對象膜形成形狀散亂少之開口部。
以下，針對本發明之實施型態，參照圖面予以詳細說明。
首先，針對本發明之第1實施型態所涉及之基板處理 方法予以說明。
第1圖為概略性表示實行作為本實施型態所涉及之基板處理方法的極小間距線條形成處理之主要部分的電漿處理裝置之構成的剖面圖。
在第1圖中，電漿處理裝置10具有收容例如直徑為300mm之晶圓W之腔室11，在該腔室11內配置有載置半導體裝置用之晶圓W之圓柱狀的承載器12(載置台)。在電漿處理裝置10中，藉由腔室11之內側壁和承載器12之側面，形成當作將承載器12上方之氣體排出至腔室11外的流路而發揮功能之側方排氣路13。在該側方排氣路13之途中，配置排氣板14。
排氣板14為具有多數貫通孔之板狀構件，當作將腔室11內部分隔成上部和下部之分隔板而發揮功能。在藉由排氣板14而分隔之腔室11內部之上部(以下稱為「反應室」)15產生電漿。再者，在腔室11內部之下部(以下，稱為「排氣室(歧管)」)16連接排出腔室11內之氣體的排氣管17。排氣板14捕捉或反射產生於反應室15之電漿而防止朝歧管16洩漏。
排氣管17連接TMP(Turbo Molecular Pump)及DP(Dry Pump)(任一者皆無圖示)，該些泵將腔室11內予以抽真空而減壓。具體而言，DP係將腔室11內從大氣壓減壓至中真空狀態(例如，1.3×10Pa(0.1Torr)以下)，TMP與DP合作將腔室11內減壓至低於中真空狀態之壓力的高真空狀態(例如，1.3×10-3 Pa(1.0×10-5 Torr)以 下)。並且，腔室11內之壓力藉由APC閥(無圖示)被控制。
腔室11內之承載器12係經第1整合器19連接第1高頻電源18，並且經第2整合器21連接第2高頻電源20，第1高頻電源18係將比較低之頻率，例如2MHz之離子引入用之高頻電力供給至承載器12，第2高頻電源20係將比較高之頻率，例如100MHz之電漿生成用之高頻電力供給至承載器12。依此，承載器12係當作電極而發揮功能。再者，第1整合器19及第2整合器21係降低來自承載器12之高頻電力之反射，使高頻電力對承載器12的供給效率成為最大。
在承載器12之上部設置有在內部具有靜電電極板22之靜電吸盤23。靜電吸盤23係在具有某直徑之下部圓板狀構件之上方，呈現出重疊直徑比該下部圓板狀構件小之上部圓板狀構件之形狀。並且，靜電吸盤23係由陶瓷所構成。
在靜電電極板22連接有直流電源24，當對靜電電極板22施加正的直流電壓時，則在晶圓W中之靜電吸盤23側之面(以下，稱為「背面」)產生負電位，在靜電電極板22及晶圓W之背面之間產生電位差，因該電位差引起之庫倫力或強生拉別克(Johnsen-Rahbek)力，晶圓W在靜電吸盤23中之上部圓板狀構件上被吸附保持。
再者，在靜電吸盤23，以包圍被吸附保持之晶圓W之方式，載置環狀構件之聚焦環25。聚焦環25係藉由導 電體，例如與構成晶圓W之材料相同之單晶矽所構成。聚焦環25因由導電體所構成，故電漿之分布區域不僅在晶圓W上，擴大至該聚焦環25上而將晶圓W之周緣部上之電漿密度維持與該晶圓W之中央部上之電漿密度相同程度。依此，可以維持被施予在晶圓W之全面的電漿蝕刻處理之均勻性。
在承載器12之內部設置有例如延伸於圓周方向之環狀冷媒室26。在該冷媒室26自冷卻單元(無圖示)經冷媒用配管27循環供給低溫之冷媒例如冷卻水或油脂(Galden：註冊商標)。藉由該低溫之冷媒而被冷卻之承載器12，經靜電吸盤23冷卻晶圓W及聚焦環25。
在靜電吸盤23中上部圓板狀構件之上面吸附保持晶圓W之部分(以下，稱為「吸附面」)，開口多數傳熱氣體供給孔28。該些多數傳熱氣體供給孔28經傳熱氣體供給管線29而連接於傳熱氣體供給部(無圖示)，該傳熱氣體供給部經傳熱氣體供給孔28將當作傳熱氣體之氦(He)氣供給至吸附面及晶圓W之背面之間隙。被供給至吸附面及晶圓W之背面之間隙的氦氣係有效果地將晶圓W之熱傳達至靜電吸盤23。
在腔室11之頂棚部以與承載器12對向之方式配置有噴淋頭30。噴淋頭30具有上部電極31、可裝卸垂釣支撐該上部電極31之冷卻板32，和覆蓋該冷卻板32之蓋體33。上部電極31係由具有貫通於厚度方向之多數氣孔34之導電性的圓板狀構件所構成。再者，在該冷卻板32之 內部設置緩衝室35，在該緩衝室35連接有處理氣體導入管36。
在電漿處理裝置10中，自處理氣體導入管36供給至緩衝室35之處理氣體經氣孔34而被導入至反應室15內部，該被導入之處理氣體係依據自第2高頻電源20經承載器12被施加於反應室15內部之電漿生成用之高頻電力而電離成為電漿。該電漿係第1高頻電源18藉由施加於承載器12之離子引入用之高頻電力而朝向載置晶圓W引入，對該晶圓W施予電漿蝕刻處理。
上述電漿處理裝置10之各構成構件之動作，係電漿處理裝置10具有之控制部(無圖式)之CPU因應對應於電漿蝕刻處理之程式而予以控制。
第2圖為概略性表示被施予作為本實施型態所涉及之基板處理方法的極小間距線條形成處理之晶圓構造的放大剖面圖。
在第2圖中，晶圓W具備被形成在被處理膜37(處理對象膜)上之光阻膜38。被處理膜37係由例如多晶矽所構成。再者，光阻膜38係由例如正型之感光性樹脂所構成，光阻膜38係藉由微影法形成具有多數線條(線狀部分)38a，在各處具有使被處理膜37露出之開口部39。各線條38a之寬幅於藉由微影法形成之後為大約60nm以上，但是藉由使用氧自由基之灰化等被縮小至大約30nm。
在該晶圓W中，藉由後述極小間距線條形成處理， 使用寬幅被縮小至大約30nm之線條38a，在光罩膜中形成與該線條38a之寬度幾乎相同之開口部41。
第3圖為表示作為本實施型態所涉及之基板處理方法之極小間距線條形成處理的工程圖。
在第3圖中，首先準備晶圓W搬入至無圖示之成膜裝置(第3圖(A))，對該晶圓W施予CVD處理而對其表面形成Si氧化膜40(硬質膜)。此時，Si氧化膜40因等方性堆積，故該Si氧化膜40係覆蓋在各線條38a及開口部39露出之被處理膜37，各線條38a生長成寬幅更粗的線條40a(第3圖(B))。
接著，自成膜裝置搬出晶圓W，並且搬入至電漿處理裝置10之腔室11內部，載置在承載器12上。之後，自噴淋頭30導入含有CF4 氣體之處理氣體至反應室15內部，自第2高頻電源20朝反應室15內部施加電漿生成用之高頻電力，而自CF4 氣體產生電漿，並且將自第1高頻電源18朝承載器12施加離子引入用之高頻電力而產生之電漿中之離子朝向晶圓W引入。此時，Si氧化膜40在圖中上下方向被蝕刻除去(各向異性蝕刻)(第1蝕刻步驟)。
該各向異性蝕刻係除去線條40a之頂部而露出內部之線條38a，並且除去線條40a間之Si氧化膜40而持續至在開口部39中露出被處理膜37為止(第3圖(C))。
接著，自噴淋頭30導入含有O2 氣體之處理氣體至反應室15內部，朝反應室15內部施加電漿生成用之高頻電 力，而自O2 氣體產生電漿，並且將對承載器12施加離子引入用之高頻電力而產生之電漿中之離子朝向晶圓W引入。此時，藉由灰化選擇性除去在各線條40a露出之線條38a而形成空間41(灰化步驟)，各線條40a雖被轉換成一對線條42a、42b，但是藉由射入角不對被處理膜37呈垂直之離子，一對線條42a、42b被成形一對且非對稱之側壁。具體而言，呈現一方之線條之上部前端朝另一方之線條彎曲之非對稱形狀(第3圖(D))。
接著，自噴淋頭30導入含有CF4 氣體之處理氣體至反應室15內部，朝反應室15內部施加電漿生成用之高頻電力，而自CF4 氣體產生電漿，並且將對承載器12施加離子引入用之高頻電力，例如100W而產生之電漿中之離子朝向晶圓W引入。此時，由Si氧化物所構成之一對線條42a、42b係圖中上下方向被蝕刻而縮小高度，但是一般在電漿蝕刻中有離子集中變尖之部分的傾向，該變尖之部分優先被除去。因此，當一對線條42a、42b之蝕刻持續一定時間(特定時間)以上時，前端彎曲部分集中被除去，隨著一對線條42a、42b之高度縮小，各線條42a、42b各成形左右對稱形狀(第3圖(E))。
再者，如第4圖(A)所示般，當從上方觀看晶圓W時，除去線條38a之後的各線條42a、42b之側部不呈直線狀，具有凹凸。即是，各線條42a、42b之寬度不一定，具有偏差，所謂的LWR(Line Width Roughness)大，但當實施依據上述CF4 氣體之電漿的蝕刻時，因各線條 42a、42b之側部之凸部集中性被除去，故各線條42a、42b之側部之形狀成為平滑，可以降低LWR(第4圖(B))。
返回第3圖，自噴淋頭30導入含有HBr氣體之處理氣體至反應室15內部，朝反應室15內部施加電漿生成用之高頻電力，而自CF4 氣體產生電漿，並且將對承載器12施加離子引入用之高頻電力而產生之電漿中之離子朝向晶圓W引入。此時，不各被成形左右對稱形狀之線條42a、42b覆蓋之被處理膜37被蝕刻(第3蝕刻步驟)，在該被處理膜37形成對應於開口部39之開口部43，並且形成對應於一對線條42a、42b之間之間隙(空隙)之開口部44。在此，各線條42a、42b因不呈現非對稱形狀，故進入至一對線條42a、42b之間之間隙的離子不會衝突於前端彎曲部分，朝被處理膜37幾乎垂直衝突。其結果，開口部44之剖面形狀不會散亂，其剖面形狀呈對被處理膜37幾乎垂直之矩形形狀(第3圖(F))。
若藉由第3圖之處理時，對覆蓋各線條38a之Si氧化膜40施予蝕刻而使各線條38a露出，於選擇性除去該露出之各線條38a之後，因對殘存之Si氧化膜40(一對線條42a、42b)施予蝕刻，故一對線條42a、42b之前端彎曲部分集中性被除去，線條42a、42b則各呈現幾乎左右對稱形狀。其結果，於蝕刻被處理膜37時，則可以在被處理膜37形成形狀散亂少之開口部44。
若藉由第3圖之處理時，因對呈非對稱形狀之線條 42a、42b持續一定時間以上施予蝕刻，故若將一定時間設定成除去前端彎曲部分之時間以上時，則可以將線條42a、42b之各個確實成形左右對稱形狀，並且若將上述一定時間設定成完全除去線條42a、42b之時間以下時，則可以確實殘留線條42a、42b，進而可以防止被處理膜37之蝕刻用之光罩膜消滅。再者，於優先縮小LWR之時，若將上述一定時間設定成除去各線條42a、42b之側部中之凸部的時間以上時即可。如此藉由因應目的設定一定時間，可以將各線條42a、42b之形狀成形為期待之形狀。
若藉由第3圖之處理時，於對一對線條42a、42b施予蝕刻之時，被施加於承載器12之離子引入用之高頻電力為100W，但是被施加之高頻電力即使小於100W亦可。當離子引入用之高頻電力小時，則不會有急速除去線條42a、42b之情形。依此，可以藉由調整蝕刻之持續時間，容易將線條42a、42b成形為期待之形狀。並且，因不對承載器12施加離子引入用之高頻電力，即使僅使因電漿生成用之高頻電力所引起之自給偏壓產生，亦可以對線條42a、42b施予弱蝕刻，故離子引入用之高頻電力即使為0W亦可。
在上述第3圖之處理中，雖然各僅一次執行線條38a之選擇除去(灰化)，及線條42a、42b(Si氧化膜40)之蝕刻，但是即使交互重複上述灰化及線條42a、42b之蝕刻亦可。此時，當在線條40a中，線條38a被除去至途中為止，除空間41之上部之外，該空間41被放大而開始 產生非對稱形狀時，一旦中斷上述灰化，執行線條42a、42b之蝕刻。此時，除去開始產生的前端彎曲部分。之後，再次開始上述灰化，選擇性除去剩下之線條38a。依此，可以抑制在灰化中非對稱形狀生長。並且，上述灰化及線條42a、42b之蝕刻之重複次數不限定於此。
在上述晶圓W中，雖然藉由CVD處理形成Si氧化膜40，但是不會在晶圓W中縮小光阻膜38之各線條38a之寬度，即使藉由BTBAS等之含Si氣體以及使用氧自由基之MLD(Molecular Layer Deposition)形成Si氧化膜40亦可。此時，因在形成Si氧化膜40，消耗光阻膜38中之C，故縮小各線條38a之寬幅。因此，可以同時執行Si氧化膜40之形成和光阻膜38之各線條38a之寬幅縮小。
在上述第3圖之處理中，雖然使用Si氧化膜40當作硬質膜，但是若硬質膜為可以概略對光阻膜38及被處理膜37確保選擇比之膜即可，例如即使為SOG(Spin On Glass)膜或SiC膜亦可。
接著，針對本發明之第2實施型態所涉及之基板處理方法予以說明。
本實施型態之構成或作用基本上與上述第1實施型態相同，僅有施予極小間距線條形成處理之晶圓在光阻膜之下方具有Si氧化膜之點，與上述第1實施型態不同。因此，針對重覆之構成、作用省略說明，進行針對以下不同之構成、作用的說明。
第5圖為概略性表示被施予作為本實施型態所涉及之 基板處理方法的極小間距線條形成處理之晶圓構造的放大剖面圖。
在第5圖中，晶圓W1 具備被形成在被處理膜37(處理對象膜)上之Si氧化膜45(第1硬質膜)，和形成在該Si氧化膜45上之光阻膜38。光阻膜38係由寬度大約30nm之多數線條38a所構成，在各處具有使被處理膜37露出之開口部39。
第6圖為表示作為本實施型態所涉及之基板處理方法之極小間距線條形成處理的工程圖。
在第6圖中，首先準備晶圓W1 (第6圖(A))，實行第3圖之處理中之CVD處理而以Si氧化膜40(第2硬質膜)覆蓋在各線條38a及開口部39露出之Si氧化膜45(第6圖(B))，並且對Si氧化膜40施予第3圖之處理中之第一次的依據CF4 氣體之電漿的蝕刻(第1蝕刻步驟)，除去線條40a之頂部而使內部之線條38a露出，並且除去線條40a間之Si氧化膜40而在開口部39中使Si氧化膜45露出(第6圖(C))。
接著，對露出之線條38a施予第3圖之處理中之灰化，選擇性除去該線條38a，形成空間41(灰化步驟)，此時也自線條40a轉換之一對線條42a、42b成形呈現非對稱形狀(第6圖(D))。
接著，對一對線條42a、42b施予第3圖之處理中之第2次的依據CF4 氣體之電漿的蝕刻(第2蝕刻步驟)。此時，集中性除去一對線條42a、42b形成之前端彎曲部 分，各線條42a、42b各成形左右對稱形狀。但是，因各線條42a、42b之高度被縮小，故例如在施予第3圖之處理的晶圓W中，當經長時間持續蝕刻時，Si氧化膜40之除去量多，各線條42a、42b崩潰，無法正常保持各線條42a、42b之間的間隙形狀，接著有在被處理膜37之蝕刻中各線條42a、42b無法當作光罩膜發揮功能之虞。
另外，在晶圓W1 中，在各線條42a、42b之下方形成Si氧化膜45，於一對線條42a、42b之蝕刻時，在開口部39中露出之Si氧化膜45雖被除去，但因各線條42a、42b之下方的Si氧化膜45不被除去，故可以將一對線條42a、42b轉印至Si氧化膜45，其結果，可以取得能夠正常保持之間間隙之形狀的一對線條46a、46b(第6圖(E))。
接著，實行第3圖之處理中之被處理膜37之蝕刻(第3蝕刻步驟)。此時，各線條42a、42b非呈非對稱形狀，再者一對線條46a、46b因正常保持之間的間隙形狀，故被處理膜37之開口部44的剖面形狀不會散亂，其剖面形狀呈現出確實對被處理膜37垂直之矩形形狀(第6圖(F))。
若藉由第6圖之處理時，對覆蓋各線條38a之Si氧化膜40施予蝕刻而使各線條38a露出，並且Si氧化膜45在開口部39露出，於選擇性除去該露出之各線條38a之後，因對殘存之Si氧化膜40(一對線條42a、42b)及露出之Si氧化膜45施予蝕刻，故一對線條42a、42b之前 端彎曲部分集中性被除去，線條42a、42b各成為呈現幾乎左右對稱形狀，並且在該線條42a、42b之下方形成正常保持之間之間隙形狀的一對線條46a、46b。其結果，於蝕刻被處理膜37時，則可以確實在被處理膜37形成形狀散亂少之開口部44。
在上述各實施型態中，施予極小間距線條形成處理之基板並不限定於半導體裝置用之晶圓，即使為使用於包含LCD(Liquid Crystal Display)等之FPD(Flat Panel Display)等之各種基板，或光罩、CD基板、印刷基板等亦可。
再者，本發明之目的也藉由將記錄有軟體之程式碼的記憶媒體供給至電腦(例如控制部)，該軟體係用以實現上述實施型態之功能，並且電腦之CPU讀出並實行儲存於記憶媒體之程式碼而達成。
此時，自記憶媒體被讀出之程式碼本身實現上述各實施型態之機能，程式碼及記憶有其程式碼之記憶媒體構成本發明。
再者，作為用以供給程式碼之記憶媒體，若為例如RAM、NV-RAM、軟碟(註冊商標)、硬碟、光磁碟、CD-ROM、CD-R、CD-RW、DVD(DVD-ROM、DVD-RAM、DVD-RW、DVD+RW)等之光碟、磁帶、非揮發性之記憶卡、其他之ROM等之可以記憶上述程式碼者即可。或是上述程式碼即使藉由自連接於網際網路、商用網路或是區域網路等之無圖式之其他電腦或資料庫等下載，而被供 給至電腦亦可。
再者，藉由實行電腦讀出之程式碼，不僅實現上述各實施型態之功能，也包含根據其程式碼之指示，在CPU上運轉之OS(操作系統)等執行實際處理之一部分或全部，藉由其處理，實現上述各實施型態之機能的情形。
並且，也包含自記憶媒體被讀出之程式碼，被寫入至插入至電腦之機能擴充板或連接於電腦之機能擴充單元所具備之記憶體後，根據其程式碼之指示，其機能擴充板或機能擴充單元所具備之CPU等執行實際處理之一部份或全部，並藉由其處理實現上述各實施型態之機能的情形。
上述程式碼之型態即使由目標碼、藉由編譯器所實行之程式碼、被供給至OS之腳本資料(script data)等之型態構成亦可。
W、W1 ‧‧‧晶圓
10‧‧‧電漿處理裝置
12‧‧‧承載器
18‧‧‧第1高頻電源
37‧‧‧被處理膜
38‧‧‧光阻膜
38a、40a、42a、42b、46a、46b‧‧‧線條
39、43、44‧‧‧開口部
40、45‧‧‧Si氧化膜
41‧‧‧空間
第1圖為概略性表示實行作為本發明之第1實施型態所涉及之基板處理方法的極小間距線條形成處理之主要部分的電漿處理裝置之構成的剖面圖。
第2圖為概略性表示被施予作為本實施型態所涉及之基板處理方法的極小間距線條形成處理之晶圓構造的放大剖面圖。
第3圖為表示作為本實施型態所涉及之基板處理方法之極小間距線條形成處理的工程圖。
第4圖為表示施予第3圖之極小間距線條形成處理之 時之各線條之側部形狀之變化的俯視圖，第4圖(A)係表示施予第3圖之極小間距線條形成處理之前之側部形狀，第4圖(B)係表示施予第3圖之極小間距線條形成處理之後的側部形狀。
第5圖為概略性表示被施予作為本發明之第2實施型態所涉及之基板處理方法的極小間距線條形成處理之晶圓構造的放大剖面圖。
第6圖為表示作為本實施型態所涉及之基板處理方法之極小間距線條形成處理的工程圖。
第7圖為表示以往之硬光罩膜之雙圖案製作處理的工程圖。
37‧‧‧被處理膜
38a、40a、42a、42b‧‧‧線條
39、43、44‧‧‧開口部
40‧‧‧Si氧化膜
41‧‧‧空間

Claims (8)

  1. 一種基板處理方法，為處理具有處理對象膜、有機膜和硬質膜之基板的基板處理方法，該有機膜係由被形成在該處理對象膜之上方的多數狹幅之線狀部分所構成，該硬質膜係用以覆蓋在各上述線狀部分之間露出之上述處理對象膜及上述線狀部分，其特徵為：具有第1蝕刻步驟，用以對上述硬質膜施予蝕刻，使上述有機膜及各上述線狀部分之間之上述處理對象膜露出；灰化步驟，用以不除去剩下的硬質膜而選擇性除去上述露出之有機膜；和第2蝕刻步驟，用以對殘存之上述硬質膜施予朝上下方向的各向異性蝕刻，上述處理對象膜係由多晶矽所構成，殘存之上述硬質膜具有前端彎曲部分，上述第2蝕刻步驟被進行上述前端彎曲部分被除去之時間以上。
  2. 如申請專利範圍第1項所記載之基板處理方法，其中又具有第3蝕刻步驟，將在上述第2蝕刻步驟中施予蝕刻後而殘存之上述硬質膜當作光罩而對上述處理對象膜施予蝕刻，上述第3蝕刻步驟係緊接著上述第2蝕刻步驟之後被進行。
  3. 如申請專利範圍第1或2項所記載之基板處理方 法，其中上述基板被載置在施加離子引入用之高頻電力的載置台，在上述第2蝕刻步驟中，上述載置台被施加100W以下之上述離子引入用之高頻電力。
  4. 如申請專利範圍第1或2項所記載之基板處理方法，其中重複上述灰化步驟及上述第2蝕刻步驟。
  5. 如申請專利範圍第1或2項所記載之基板處理方法，其中上述硬質膜係由含矽之氧化膜所構成。
  6. 一種基板處理方法，為處理具有處理對象膜、第1硬質膜、有機膜和第2硬質膜之基板的基板處理方法，該第1硬質膜被形成在該處理對象膜上，該有機膜係由被形成在該第1硬質膜之上方的多數狹幅之線狀部分所構成，該第2硬質膜係用以覆蓋在各上述線狀部分之間露出之上述第1硬質膜及上述線狀部分，其特徵為：具有第1蝕刻步驟，用以對上述第2硬質膜施予蝕刻，使上述有機膜及各上述線狀部分之間之上述第1硬質膜露出；灰化步驟，用以不除去剩下的硬質膜而選擇性除去上述露出之有機膜；和第2蝕刻步驟，用以對殘存之上述第2硬質膜及上述露出之第1硬質膜施予朝上下方向的各向異性蝕刻， 上述處理對象膜係由多晶矽所構成，上述第1硬質膜係由Si氧化膜所構成，殘存之上述第2硬質膜具有前端彎曲部分，上述第2蝕刻步驟被進行上述前端彎曲部分被除去之時間以上。
  7. 如申請專利範圍第6項所記載之基板處理方法，其中又具有第3蝕刻步驟，將在上述第2蝕刻步驟中施予蝕刻後而殘存之上述第2硬質膜及上述第1硬質膜當作光罩而對上述處理對象膜施予蝕刻，上述第3蝕刻步驟係緊接著上述第2蝕刻步驟之後被進行。
  8. 如申請專利範圍第6項所記載之基板處理方法，其中重複上述灰化步驟及上述第2蝕刻步驟。
TW099106763A 2009-03-10 2010-03-09 Substrate handling method TWI489545B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009056336A JP5238556B2 (ja) 2009-03-10 2009-03-10 基板処理方法

Publications (2)

Publication Number Publication Date
TW201104745A TW201104745A (en) 2011-02-01
TWI489545B true TWI489545B (zh) 2015-06-21

Family

ID=42717357

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099106763A TWI489545B (zh) 2009-03-10 2010-03-09 Substrate handling method

Country Status (5)

Country Link
US (1) US8383521B2 (zh)
JP (1) JP5238556B2 (zh)
KR (1) KR101565174B1 (zh)
CN (1) CN101833239B (zh)
TW (1) TWI489545B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251608B2 (en) 2010-07-13 2022-02-15 Raycap S.A. Overvoltage protection system for wireless communication systems
US8314033B2 (en) * 2010-09-24 2012-11-20 Applied Materials, Inc. Method of patterning a low-k dielectric film
US9156307B2 (en) 2012-08-27 2015-10-13 Tokyo Electron Limited Plasma etching method and plasma etching apparatus
JP6096438B2 (ja) * 2012-08-27 2017-03-15 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
KR101988061B1 (ko) 2013-08-30 2019-06-11 현대자동차주식회사 차량용 도어 커튼 어셈블리
US9978882B2 (en) * 2014-11-13 2018-05-22 Shindengen Electric Manufacturing Co., Ltd. Method of manufacturing semiconductor device and glass film forming apparatus
US9971119B2 (en) 2015-11-03 2018-05-15 Raycap Intellectual Property Ltd. Modular fiber optic cable splitter
US10802237B2 (en) 2015-11-03 2020-10-13 Raycap S.A. Fiber optic cable management system
KR101707442B1 (ko) 2015-11-30 2017-02-17 주식회사 서연이화 차량용 도어 커튼 장치
US10812664B2 (en) 2017-01-20 2020-10-20 Raycap S.A. Power transmission system for wireless communication systems
CN107464749B (zh) * 2017-07-28 2021-09-17 北京北方华创微电子装备有限公司 蚀刻方法和蚀刻系统
JP2019204815A (ja) * 2018-05-21 2019-11-28 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US10971928B2 (en) 2018-08-28 2021-04-06 Raycap Ip Assets Ltd Integrated overvoltage protection and monitoring system
CN111293041B (zh) * 2018-12-06 2024-07-23 东京毅力科创株式会社 蚀刻处理方法和基板处理装置
US11677164B2 (en) 2019-09-25 2023-06-13 Raycap Ip Assets Ltd Hybrid antenna distribution unit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273456A1 (en) * 2005-06-02 2006-12-07 Micron Technology, Inc., A Corporation Multiple spacer steps for pitch multiplication
TW200644063A (en) * 2005-06-10 2006-12-16 United Microelectronics Corp Method of defining polysilicon patterns
US20070224819A1 (en) * 2006-03-23 2007-09-27 Micron Technology, Inc. Topography directed patterning

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63133513A (ja) * 1986-11-25 1988-06-06 Matsushita Electric Works Ltd カレントトランス
JPS63135131A (ja) * 1986-11-28 1988-06-07 株式会社日立製作所 経皮センサ
JPH03270227A (ja) * 1990-03-20 1991-12-02 Mitsubishi Electric Corp 微細パターンの形成方法
JPH0645590A (ja) * 1992-07-22 1994-02-18 Oki Electric Ind Co Ltd 半導体量子細線の形成方法
JPH0677180A (ja) * 1992-08-24 1994-03-18 Fujitsu Ltd 細線状エッチングマスクの製造方法
US6632741B1 (en) * 2000-07-19 2003-10-14 International Business Machines Corporation Self-trimming method on looped patterns
US7910288B2 (en) * 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
JP4544532B2 (ja) * 2006-03-03 2010-09-15 東京エレクトロン株式会社 基板処理方法
JP4997826B2 (ja) * 2006-05-22 2012-08-08 東京エレクトロン株式会社 平面アンテナ部材及びこれを用いたプラズマ処理装置
JP5106020B2 (ja) 2007-02-08 2012-12-26 パナソニック株式会社 パターン形成方法
US7923373B2 (en) * 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR101011490B1 (ko) * 2007-06-08 2011-01-31 도쿄엘렉트론가부시키가이샤 패터닝 방법
JP2008305736A (ja) * 2007-06-11 2008-12-18 Tokyo Electron Ltd プラズマ処理装置、プラズマ処理装置の使用方法およびプラズマ処理装置のクリーニング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273456A1 (en) * 2005-06-02 2006-12-07 Micron Technology, Inc., A Corporation Multiple spacer steps for pitch multiplication
TW200644063A (en) * 2005-06-10 2006-12-16 United Microelectronics Corp Method of defining polysilicon patterns
US20070224819A1 (en) * 2006-03-23 2007-09-27 Micron Technology, Inc. Topography directed patterning

Also Published As

Publication number Publication date
JP2010212415A (ja) 2010-09-24
CN101833239B (zh) 2013-06-05
JP5238556B2 (ja) 2013-07-17
CN101833239A (zh) 2010-09-15
TW201104745A (en) 2011-02-01
KR101565174B1 (ko) 2015-11-02
US8383521B2 (en) 2013-02-26
US20100233883A1 (en) 2010-09-16
KR20100102067A (ko) 2010-09-20

Similar Documents

Publication Publication Date Title
TWI489545B (zh) Substrate handling method
KR101353239B1 (ko) 피치 감소
KR101711669B1 (ko) 측벽 형성 공정
TWI270937B (en) Dry etching method
JP5728221B2 (ja) 基板処理方法及び記憶媒体
JP5419711B2 (ja) 処理システム用の多領域気体供給システム
US8569178B2 (en) Plasma processing method and plasma processing apparatus
TWI709996B (zh) 被處理體之處理方法
US20180158684A1 (en) Method of processing target object
TWI492296B (zh) Substrate handling method
JP2007005377A (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体及びプラズマエッチング装置
TWI524376B (zh) Substrate handling method
JP2011108782A (ja) 基板処理方法，基板処理装置，プログラムを記録した記録媒体
JP5701654B2 (ja) 基板処理方法
TWI737785B (zh) 被處理體之處理方法
JP2012175105A (ja) 疑似ハードマスクのためのウィグリング制御
US20130029493A1 (en) Plasma etching method, control program and computer storage medium
TW202035738A (zh) 使用非對稱物理氣相沉積來圖案化基板的方法和設備
TWI540633B (zh) Surface planarization method
WO2009122764A1 (ja) ホール形成方法、ホール形成装置及びプログラム
JP6840041B2 (ja) エッチング方法
JP2008172184A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
KR100867174B1 (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 장치, 제어프로그램 및 컴퓨터 기억 매체

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees