TWI488445B - 基於佇列的資料偵測與解碼的系統及方法 - Google Patents

基於佇列的資料偵測與解碼的系統及方法 Download PDF

Info

Publication number
TWI488445B
TWI488445B TW098108063A TW98108063A TWI488445B TW I488445 B TWI488445 B TW I488445B TW 098108063 A TW098108063 A TW 098108063A TW 98108063 A TW98108063 A TW 98108063A TW I488445 B TWI488445 B TW I488445B
Authority
TW
Taiwan
Prior art keywords
output
data
decoder
data combination
buffer
Prior art date
Application number
TW098108063A
Other languages
English (en)
Other versions
TW201004155A (en
Inventor
楊少華
鐘浩
譚衛軍
理察 羅奇梅爾
李元興
Original Assignee
Lsi公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lsi公司 filed Critical Lsi公司
Publication of TW201004155A publication Critical patent/TW201004155A/zh
Application granted granted Critical
Publication of TWI488445B publication Critical patent/TWI488445B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/07—Arithmetic codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2978—Particular arrangement of the component decoders
    • H03M13/2987—Particular arrangement of the component decoders using more component decoders than component codes, e.g. pipelined turbo iterations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6331—Error control coding in combination with equalisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6337—Error control coding in combination with channel estimation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/185—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using an low density parity check [LDPC] code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs
    • G11B2220/2516—Hard disks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4138—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions
    • H03M13/4146—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions soft-output Viterbi decoding according to Battail and Hagenauer in which the soft-output is determined using path metric differences along the maximum-likelihood path, i.e. "SOVA" decoding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

基於佇列的資料偵測與解碼的系統及方法
本發明關於用以偵測及/或解碼資訊的系統及方法，且更特別地，關於用以執行重複資料解碼及/或偵測的系統及方法。
已發展包含儲存系統、行動電話系統、及無線電傳輸系統之各式各樣的資料轉移系統；在該等系統的各者中，資料係經由某一媒體而自傳送者轉移至接收者，例如在儲存系統中，資料係經由儲存媒體而自傳送者(亦即，寫入功能)轉移至接收者(亦即，讀取功能)。任何轉移的有效性會受到由不同因素所造成之資料中的任何損失所影響；在一些情況中，係使用編碼/解碼方法以增強偵測資料錯誤及校正該等資料錯誤之能力，例如，可執行簡單的資料偵測及解碼，然而，此一簡單的方法常缺少收歛於所校正之資料流上的能力。
為了要提高收歛的可行性，各式各樣現有的方法使用二或更多個偵測及解碼重複。請翻閱第1圖，其描繪典型先前技術之兩級資料偵測及解碼電路100，該兩級資料偵測及解碼電路100接收施加至偵測器110的資料輸入105，來自偵測器110之硬及軟輸出係提供至LDPC解碼器115，輸入105經由緩衝器130以順向地饋送至另一偵測器120，偵測器120使用LDPC解碼器115之軟輸出及輸入105以執行額外的資料偵測過程，來自偵測器120之硬及軟輸出係提供至LDPC解碼器125以執行第二解碼過程且提供輸出135。當由偵測器110及LDPC解碼器115所提供之初始的偵測及解碼並未收歛於該處時，由偵測器120及LDPC解碼器125所提供之後繼的偵測及解碼提供額外的機會以收歛。然而，針對所引入以成為輸入105之各個輸入資料組合而言，此一方式需要兩個重複；此會浪費可觀的功率且會引入其中輸入能以單一的重複而收歛於該處之不必要的潛時。進一步地，在一些情況中，兩個重複仍不足以產生收歛；因此，在一些情況中，此一方式係不經濟的，以及在其他的情況中，此一方式係不足的。
因而，針對至少上述之理由，在先前技藝中實存在有針對資料處理之進階系統及方法的需求。
本發明關於用以偵測及/或解碼資訊的系統及方法，且更特別地，關於用以執行重複資料解碼及/或偵測的系統及方法。
本發明之一些實施例提供可變重複資料處理系統，該等系統至少包含第一偵測器、第二偵測器、解碼器、及佇列緩衝器，該第一偵測器係可操作以在第一時間對輸入資料組合執行資料偵測，該解碼器接收來自該第一偵測器之輸出的推導且執行解碼過程，其中該解碼過程無法收歛於該處時，將解碼器輸出傳遞至第二偵測器，以供第二時間之後繼的偵測及解碼過程之用。在一些情況中，該解碼器的輸出包含硬輸出及軟輸出二者；在該等情況中，軟輸出係經由佇列緩衝器而提供至第二偵測器；且在特殊的情況中，第二偵測器的輸出係進一步傳遞至解碼器以供又一解碼企圖之用。
上述實施例之各式各樣的情況包含輸出資料緩衝器，其中解碼器的輸出無論何時收歛時，該輸出資料緩衝器儲存硬輸出；在該等情況中，該輸出資料緩衝器係可操作以重排列不按順序所接收之一連串的解碼器輸出。上述實施例之一些情況包含輸入資料緩衝器，其儲存輸入資料組合至少一週期，該週期對應於第二時間與第一時間之間的差異；在該等情況中，輸入資料組合係自輸入資料緩衝器提供至第二偵測器。在特殊的情況中，輸出資料緩衝器尺寸決定該輸入資料組合可由偵測器及解碼器所處理之最大的時間週期；一旦輸入資料組合到達系統中之最大允許時間時，則可在解碼器已處理該資料組合之後將對應的輸出資料寫入至輸出資料緩衝器之內，而不考慮解碼是否已收歛。
在上述實施例的一些情況中，該系統進一步包含交錯器，其將來自第一偵測器之輸出交錯，且提供結果以做為來自該第一偵測器之輸出的推導。該交錯器可進一步將來自第二偵測器之輸出交錯，且提供結果以做為來自該第二偵測器之輸出的推導。上述系統可結合至許多不同類型的裝置之內，包含但未受限於儲存裝置或通訊裝置。
本發明之其他實施例提供資料輸入之處理方法，該等方法包含提供第一偵測器及第二偵測器，資料偵測係使用第一偵測器以執行於輸入資料組合之上，其中產生偵測的資料組合於該處。該等方法進一步包含將偵測的資料組合交錯，其中產生交錯的資料組合於該處；以及解碼交錯的資料組合，其中產生解碼的資料組合於該處。決定解碼的資料組合是否收歛，當解碼的資料組合無法收歛於該處時，則提供解碼的資料組合以供使用第二偵測器之後繼處理用。在一些情況中，上述者並未受限於其中在該處並未到達最大解碼潛時及用以保持解碼的資料組合之佇列緩衝器並未溢滿的情勢。在上述實施例的一些情況中，提供解碼的資料組合於使用該第二偵測器之隨後的處理包含寫入該解碼的資料組合至佇列緩衝器，及解交錯該解碼的資料組合。當佇列緩衝器係溢滿時，即使先前所解碼者無法收歛，系統亦可輸出先前解碼的資料組合；在一些情況中，先前解碼的資料組合係透過解碼器處理至少兩；次在一些情況中，此會受限於其中該資料組合並未收歛於第一解碼企圖的情勢。
在上述實施例的一些情況中，該方法進一步包含決定先前解碼的資料組合是否收歛；其中決定的是，先前解碼的資料組合收歛時，則將該先前解碼的資料組合提供至輸出緩衝器。在一些情況中，該輸出資料緩衝器係可操作以與其他解碼的資料組合關聯地排列該先前解碼的資料組合。在本發明之上述實施例的特殊情況中，該資料偵測係第一資料偵測，且該偵測的資料組合係第一偵測的資料組合；在該等情況中，該方法進一步包含儲存輸入資料組合，解交錯該解碼的資料組合，其中產生解交錯的資料組合於該處，將該解碼的資料組合與該儲存的輸入資料組合對齊，以及使用第二偵測器執行第二資料偵測於儲存的輸入資料組合及解交錯的資料組合之上。
此概述僅提供本發明之一些實施例的大致輪廓，本發明之許多其他的目的、特性、優點、及另外的實施例將從下文的詳細說明、附錄的申請專利範圍、及伴隨的圖式變得更完全地明顯。
本發明關於用以偵測及/或解碼資訊的系統及方法，且更特別地，關於用以執行重複資料解碼及/或偵測的系統及方法。
本發明之各式各樣的實施例針對適用於讀取頻道、無線電傳輸、及其他應用的重複解碼，提供精緻的硬體解決方法。在一些情況中，本發明之實施例提供可使用至少饋送一解碼器之二或更多個資料偵測器以達成資料相依之多重全面重複之演算；在該等情況中，該解碼器可為單一的解碼器或兩個獨立的解碼器，或可為以處理來自單一偵測器之資料所需的速率操作兩次的單一解碼器。在單一解碼器系統中，解碼器提供能力以分時單一碼字時間內之兩個進行的偵測及解碼過程間的解碼功。該等實施例提供能力以藉由寫入對應的結果至佇列緩衝，且接著，使用一或多個隨後的全面重複，而操縱“不良的”碼字(亦即，在單一全面重複之後並未收歛的碼字)成為例外；不良的碼字之結果會在當佇列緩衝器變成溢滿而無法再處理碼字時或當碼字收歛時，被不按順序地提供。用於不良的碼字之全面重複的最大數目係根據後繼的碼字中有多少碼字不良、佇列記憶體尺寸、及解碼潛時約束而定。當本發明之上述實施例允許報告不按順序之碼處理的結果時，可使用下游的硬決定緩衝器所接收之結果重排列成為表示其原始順序的順序；在其他的情況中，不按順序的結果會被簡單地報告至信息接收器裝置而不予以重排列。
現請翻閱第2a圖，其顯示依據本發明一些實施例之包含佇列偵測/解碼電路210的儲存系統200。儲存系統200包含控制器230、通道240、及實體儲存媒體220。該實體儲存媒體220可為，但未受限於磁碟；根據此處所提供之揭示，熟習於本項技藝之一般人士將理解的是，可與本發明之不同實施例關聯地使用許許多多的實體儲存媒體。控制器230包含錯誤校正編碼器及解碼；尤其，控制器230包含錯誤校正編碼器204。該錯誤校正編碼器204可為本項技藝中所熟知之任一錯誤校正編碼器，包含但未受限於李得所羅門(Reed Solomon)編碼器或CRC編碼器；且錯誤校正解碼器224可為，但未受限於對應的李得所羅門解碼器或CRC解碼器，上述編碼器及解碼器二者可為本項技藝中所熟知之能執行編碼及解碼方法的任一電路或系統。通道240包含資料編碼器206及預處理電路208。在一些情況中，資料編碼器206係低密度同位檢查(LDPC)編碼器；根據此處所提供之揭示，熟習於本項技藝之一般人士將理解的是，可依據本發明之不同實施例而實施各式各樣的編碼方法及對應的解碼方法。預處理電路208包含本項技藝中所熟知之各式各樣的預處理電路，預處理電路222包含本項技藝中所熟知之用以自實體儲存媒體接收資料及用以準備所接收之資料以供資料偵測及解碼用的各式各樣之後處理電路。
此外，通道240包含佇列偵測/解碼電路210，其能根據處理可用度及/或收歛性以執行可變數目的偵測及解碼重複。此一佇列偵測/解碼電路210允許執行可變數目的重複於既定的輸入上，而同時使必須執行的重複數目最小化。為了要執行此功能，可以以在稍後之點才將結果重組合而不按順序地完成輸入處理。
在操作中，接收資料輸入202，資料輸入202可為指定用於實體儲存媒體220上之儲存的任何資料組合。如本項技藝中所熟知地，資料輸入202係使用錯誤校正編碼器204以編碼，錯誤校正編碼器204的輸出係提供至例如可執行資料之LDPC編碼的資料編碼器206，資料編碼器206的輸出係提供至預處理電路208，該預處理電路208可將該輸出自數位輸出轉換成為類比輸出，以符合對實體儲存媒體220之寫入條件。
先前所寫入至實體儲存媒體220之資料可隨後由後處理電路222所檢索及處理；在一情況中，後處理電路222執行自實體儲存媒體220所檢索之類比資料信號的放大，且將放大的類比信號轉換成為數位信號，以輸出至佇列偵測/解碼電路210。依次地，佇列偵測/解碼電路210執行可變數目的資料偵測及資料解碼過程，直至該等過程的輸出收歛為止(亦即，足以顯示由資料編碼器206所編碼之原始資料為止)，或直至殘留不足的資源執行額外的處理為止；佇列偵測/解碼電路210提供其結果至錯誤校正解碼器224以做為輸出。錯誤校正解碼器224執行指定的錯誤校正處理以決定任何錯誤是否殘留，且若偵測出時，則嘗試校正等錯誤；一旦完成錯誤校正過程時，錯誤校正解碼器224提供資料輸出226。大致地，資料輸出226對應於原始所提供之用寫入至實體儲存媒體220的資料輸入202。
請翻閱第2b圖，其描繪依據本發明一些實施例之包含佇列偵測/解碼電路211之傳輸系統201。該傳輸系統201包含傳輸控制器231、傳輸器241、傳輸通道251、接收器243、及接收器控制器233。傳輸通道可為，但未受限於RF發射頻道；根據此處所提供之揭示，熟習於本項技藝之一般人士將理解的是，可與本發明之不同實施例關聯地使用各式各樣的傳輸通道。傳輸控制器231包含錯誤校正編碼器，例如該錯誤校正編碼器可實施為李得所羅門編碼器或CRC編碼器；相似地，接收器控制器233包含對應於錯誤校正編碼器205之錯誤校正解碼器225，因此，例如該錯誤校正解碼器225可為CRC解碼器或李得所羅門解碼器，上述編碼器及解碼器二者可為本項技藝中所熟知之能執行編碼及解碼方法的任一電路或系統。根據此處所提供之揭示，熟習於本項技藝之一般人士將理解的是，可與本發明之不同實施例關聯地使用各式各樣的錯誤校正編碼器/解碼器方式。
傳輸器241包含資料編碼器245及預處理電路247。在一些情況中，資料編碼器245係LDPC編碼器。根據此處所提供之揭示，熟習於本項技藝之一般人士將理解的是，可依據本發明之不同實施例而實施各式各樣的編碼方法。預處理電路247包含本項技藝中所熟知之各式各樣的預處理電路。在一特殊情況中，預處理電路247係可操作以轉換來自資料編碼器245之數位資料組合成為適用於經由傳輸通道251的傳輸之對應的RF信號。經由傳輸通道251所轉移的資料組合係使用接收器243之後處理電路249以接收，後處理電路249包含本項技藝中所熟知之用以自傳輸通道接收資料及用以準備所接收之資料以供資料偵測及解碼用的各式各樣之後處理電路。
此外，接收器243包含佇列偵測/解碼電路211，其能根據處理可用度及/或收歛性以執行可變數目的偵測及解碼重複。此一佇列偵測/解碼電路211允許執行可變數目的重複於既定的輸入上，而同時使必須執行的重複數目最小化。為了要執行此功能，可以以在稍後之點才將結果重組合而不按順序地完成輸入處理。
在操作中，接收資料輸入203，資料輸入203可為指定用於經由傳輸通道231之傳輸的任何資料組合。如本項技藝中所熟知地，資料輸入203係使用錯誤校正編碼器205以編碼，錯誤校正編碼器205的輸出係提供至例如可執行資料之LDPC編碼的資料編碼器245，資料編碼器245的輸出係提供至預處理電路247，該預處理電路247可將該輸出自數位輸出轉換成類比輸出，以符合經由傳輸通道251之傳輸條件。
經由傳輸通道251所傳輸之資料係由接收器243之後處理電路249所接收及處理；在一情況中，後處理電路249執行自傳輸通道251所檢索之類比資料信號的放大，且將放大的類比信號轉換成為數位信號，以輸出至佇列偵測/解碼電路211。依次地，佇列偵測/解碼電路211執行可變數目的資料偵測及資料解碼過程，直至該等過程的輸出收歛為止(亦即，足以顯示由資料編碼器245所編碼之原始資料為止)，或直至殘留不足的資源執行額外的處理為止；佇列偵測/解碼電路211提供其結果至錯誤校正解碼器225以做為輸出。錯誤校正解碼器225執行指定的錯誤校正處理以決定任何錯誤是否殘留，且若偵測出時，則嘗試校正該等錯誤；一旦完成錯誤校正過程時，錯誤校正解碼器225提供資料輸出227。大致地，資料輸出227對應於原始所提供之用於經由傳輸通道251之傳輸的資料輸入203。
應注意的是，第2a至2b圖描繪可應用佇列偵測/解碼電路及方法的儲存系統及傳輸系統，而存在有其中可應用依據本發明不同實施例之佇列偵測/解碼電路的各式各樣之系統。根據此處所提供之揭示，熟習於本項技藝之一般人士將理解的是，各式各樣的系統可藉由使用依據本發明之不同實施例的佇列偵測/解碼電路及方法而得益。
現請翻閱第3a圖，其描繪依據本發明一些實施例之佇列偵測/解碼電路300的一實施例。佇列偵測/解碼電路300包含資料輸入304，該資料輸入304係饋送至通道偵測器308，通道偵測器308可為本項技藝中所熟知之任何類型的通道偵測器，包含但未受限於軟輸出維特比(Viterbi)演算(SOVA)偵測器或最大後驗(MAP)偵測器；根據此處所提供之揭示，熟習於本項技藝之一般人士將理解的是，可依據本發明之不同實施例而使用各式各樣的通道偵測器。此外，資料輸入304亦提供至輸入資料緩衝器312，該輸入資料緩衝器312係設計保持自資料輸入304所接收之一些資料組合。輸入資料緩衝器312的尺寸可予以選擇以提供充分的緩衝，使得經由資料輸入304所輸入的資料組合至少維持可用，直至相同資料組合之第一重複處理完成且所處理的資料係可用於乒乓(ping pong)緩衝器348(亦即，佇列緩衝器)之中為止，如下文所更完整描述地。輸入資料緩衝器312提供該等資料組合至通道偵測器316；與通道偵測器308相似地，通道偵測器316可為本項技藝中所熟知之任何類型的通道偵測器，包含但未受限於SOVA偵測器或MAP偵測器。再者，根據此處所提供之揭示，熟習於本項技藝之一般人士將理解的是，可依據本發明之不同實施例而使用各式各樣的通道偵測器。
通道偵測器308及通道偵測器316二者之輸出係經由多工器320而提供至交錯器電路328，例如該等輸出可為邏輯似然比值。交錯器電路328使用兩個乒乓緩衝器324及332以將通道偵測器308的輸出交錯且將通道偵測器316的輸出個別地交錯。在乒乓緩衝器324中之該等緩衝器的其中之一者保持來自通道偵測器308之輸出的在前交錯過程之結果且將結果卸載至LDPC解碼器336，而該乒乓緩衝器324的另一緩衝器則保持來自該通道偵測器308之目前正被交錯的資料組合；同樣地，在乒乓緩衝器332中之該等緩衝器的其中之一者保持來自通道偵測器316之輸出的在前交錯過程之結果且將結果卸載至LDPC解碼器336，而該乒乓緩衝器332的另一緩衝器則保持來自該通道偵測器316之目前正被交錯的資料組合。
LDPC解碼器336能同時解碼一或更多個資料組合，例如可將LDPC解碼器336設計以解碼來自乒乓緩衝器324之交錯的資料組合，或來自緩衝器332之交錯的資料組合，或同時地解碼來自乒乓緩衝器324及乒乓緩衝器332之交錯的資料組合。所解碼之資料係提供做為硬決定輸出340及/或提供至解交錯器電路344，該解交錯器電路344使用乒乓緩衝器348以解交錯該解碼之資料且提供解交錯之資料至通道偵測器316以做為輸入。在乒乓緩衝器348中之該等緩衝器的其中之一者保持在前之解交錯過程的結果且將該結果卸載至通道偵測器316，而該乒乓緩衝器348的另一緩衝器則保持目前正被解交錯之解碼的資料組合。硬決定輸出340係提供至解交錯器電路356，該解交錯器電路356解交錯該硬決定輸出340且儲存解交錯的結果於輸出資料緩衝器360之中；最終地，該解交錯器電路356提供該輸出資料緩衝器360中所儲存之解交錯的資料，以做為輸出370。
在操作中，第一資料組合係經由資料輸入304而引入至通道偵測器308，通道偵測器308執行其之通道偵測演算且提供硬輸出及軟輸出二者至多工器320。硬及軟決定資料係寫入至乒乓緩衝器324之一緩衝器；同時，偵測器輸出係寫入至該緩衝器之內，交錯器328藉由根據交錯器演算/映像以寫入連續資料至非連續之記憶體/緩衝器位址之內而將資料交錯。一旦交錯器328完成其之交錯過程時，所交錯的資料係由LDPC解碼器336所解碼；當該資料收歛時，LDPC解碼器336將其之輸出寫入至輸出資料緩衝器360以做為硬決定輸出340，且完成針對該特殊資料組合的處理。選擇性地，其中當該資料並未收歛於該處時，則LDPC解碼器336將其之輸出(軟及硬輸出二者)寫入至乒乓緩衝器348。如下文所更完整描述地，該排程保證的是，至少具有一空的緩衝器以供保持此新的資料組合之用，且此策略確保的是，可保證各個資料輸入至少兩個全面重複之可行性(亦即，穿過偵測器及解碼器配對二回)。
寫入至乒乓緩衝器348之資料係回授至通道偵測器316，通道偵測器316自輸入資料緩衝器312選擇對應於乒乓緩衝器348中之輸出的資料組合，且執行藉由回授自乒乓緩衝器348之由LDPC解碼器336所產生的軟輸出資料所協助之後繼的資料偵測；藉由使用先前所產生之軟資料於輸入資料緩衝器312中所維持的資料，通道偵測器316大致地以提高之準確度來執行後繼的通道偵測。此後繼的通道偵測之輸出係經由多工器320而傳遞至交錯器328，該資料係寫入至乒乓緩衝器332的一緩衝器，且交錯器328使該資料交錯；然後，交錯的資料係傳遞至LDPC解碼器336，其中在該處將其解碼第二次。與第一重複相似地，作成有關資料是否收歛或不足以操縱資料之空間是否存在於乒乓緩衝器348之中的決定；其中當事實係如此時，LDPC解碼器336將其之輸出寫入至輸出資料緩衝器360以做為硬決定輸出340，且完成針對該特殊資料組合的處理。選擇性地，其中當該資料並未收歛於該處且存在有足夠的緩衝器空間於乒乓緩衝器348中以接收額外的資料組合時，則LDPC解碼器336將其之輸出(軟及硬輸出二者)寫入至乒乓緩衝器348中，其中在該處係將資料傳遞回到通道偵測器316以供第三回之用。足夠的空間係藉由在將來自第二偵測器及解碼器的資料組合寫入至乒乓緩衝器之中後，至少具有保留的空間以供來自第一偵測器及解碼器的資料組合用，而定義於乒乓緩衝器348之中。
例如，應注意的是，第一資料組合可施加於資料輸入304，且雖然施加於資料輸入304之所有隨後的資料組合收歛於第一回(亦即，收歛於單一重複)，但第一資料組合可耗費若干重複以收歛。在此一情況中，可將第一資料組合處理若干次(亦即，若干個重複)，該次數係由輸出資料緩衝器360中之可用的記憶體總計所限制。一旦輸出資料緩衝器360裝滿或一旦輸出之有序組合係可用時，則將對應於第一資料組合之最近的硬決定輸出提供做為硬決定輸出，且解交錯器356重排列該等輸出，以將第一輸出放置於第一位置中。當完成此時，使輸出資料緩衝器360輸出以做為輸出370。在本發明之一些實施例中，解交錯器356並不執行重排列功能，且輸出資料緩衝器360具有非常有限的尺寸；在此一情況中，可想像的是，將處理資料組合許多次(亦即，許多個重複)，而該次數僅受限於輸出370之信息接收器自動等待該資料多久。做為另一實例，施加為資料輸入304之所有資料可收歛於其之第一回；在此一情況中，可將通道偵測器316、LDPC解碼器336、及/或解交錯器344設置於電力節省模式中以保存電力。做為又一實例，施加於資料輸入304之所有的資料組合無法在第一回(亦即，單一的重複)收歛；在此一情況中，所有的資料組合將重複兩次。同時，應注意的是，可將一或更多個額外的通道偵測器伴隨著乒乓緩衝器324、332、348中的額外空間而添加，而在其中大量密集設置的資料組合無法收歛於該處的情勢中，促成更多的重複；在該等情況中，可保證所有的資料組合將以與偵測器的數目相同之重複的數目解碼。
根據此處所提供之揭示，將理解的是，佇列偵測/解碼電路300允許可變數目之偵測及解碼重複根據所引入的資料而執行。進一步地，在一些情況中，可透過佇列偵測/解碼電路300之使用而獲得相當大的電力節省；更進一步地，在一些情況中，可實施更快的LDPC解碼器，以允許其中當無需一定要多重重複時之實質第一重複的資料收歛存在的輸貫量增加；又進一步地，藉由允許不按順序地報告LDPC解碼器336之結果，上游的處理不必等待下游處理之完成，不按順序之結果的重排列可由佇列偵測/解碼電路300或由輸出370之下游的信息接收器所完成。
現請翻閱第3b圖，其描繪依據本發明各式各樣其他的實施例之佇列偵測/解碼電路301的另一實施例。佇列偵測/解碼電路301包含資料輸入305，該資料輸入305係饋送至通道偵測器309，通道偵測器309可為本項技藝中所熟知之任何類型的通道偵測器，包含但未受限於軟輸出維特比(Viterbi)演算(SOVA)偵測器或最大後驗(MAP)偵測器；根據此處所提供之揭示，熟習於本項技藝之一般人士將理解的是，可依據本發明之不同實施例而使用各式各樣的通道偵測器。此外，資料輸入305亦提供至記憶體緩衝器313，該記憶體緩衝器313係設計保持自資料輸入305所接收之一些資料組合。記憶體緩衝器313的尺寸可予以選擇以提供充分的緩衝，使得經由資料輸入305所輸入的資料組合至少維持可用，直至相同資料組合之第一重複處理完成且所處理的資料係可用於乒乓緩衝器349之中為止，如下文所更完整描述地。記憶體緩衝器313提供該等資料組合至通道偵測器317；與通道偵測器309相似地，通道偵測器317可為本項技藝中所熟知之任何類型的通道偵測器，包含但未受限於SOVA偵測器或MAP偵測器。再者，根據此處所提供之揭示，熟習於熟習於本項技藝之一般人士將理解的是，可依據本發明之不同實施例而使用各式各樣的通道偵測器。
通道偵測器309的輸出係提供至交錯器電路392，以及通道偵測器317的輸出係提供至另一交錯器電路394；交錯器電路392使用乒乓緩衝器396以交錯通道偵測器309的輸出，以及交錯器電路394使用乒乓緩衝器398以交錯通道偵測器317的輸出。在乒乓緩衝器396中之該等緩衝器的其中之一者保持來自通道偵測器309之輸出的在前交錯過程之結果，且經由多工器321將該結果卸載至LDPC解碼器337，而該乒乓緩衝器396的另一緩衝器則保持來自該通道偵測器309之目前正被交錯的資料組合；同樣地，在乒乓緩衝器398中之該等緩衝器的其中之一者保持來自通道偵測器317之輸出的在前交錯過程之結果，且經由多工器321將該結果卸載至LDPC解碼器337，而該乒乓緩衝器398的另一緩衝器則保持來自該通道偵測器317之目前正被交錯的資料組合。
LDPC解碼器337能同時解碼一或更多個資料組合，例如可將LDPC解碼器337設計以解碼來自乒乓緩衝器396之交錯的資料組合，解碼來自乒乓緩衝器398之交錯的資料組合，或同時地解碼來自乒乓緩衝器396及乒乓緩衝器398之交錯的資料組合。所解碼之資料係提供做為硬決定輸出341或提供至解交錯器電路345，該解交錯器電路345使用乒乓緩衝器349以解交錯該解碼之資料且提供解交錯之資料至通道偵測器317以做為輸入。在乒乓緩衝器349中之該等緩衝器的其中之一者保持在前之解交錯過程的結果且將該結果卸載至通道偵測器317，而該乒乓緩衝器349的另一緩衝器則保持目前正被解交錯之解碼的資料組合。硬決定輸出341係提供至解交錯器電路357，該解交錯器電路357解交錯該硬決定輸出341且儲存解交錯的結果於若干記憶體緩衝器361的其中之一中；最終地，該解交錯器電路357提供記憶體緩衝器361中所儲存之解交錯的資料，以做為輸出371。
佇列偵測/解碼電路301之操作係與佇列偵測/解碼電路300之操作相似；因此，佇列偵測/解碼電路301允許可變數目之偵測及解碼重複可根據所引入的資料而執行。進一步地，在一些情況中，可透過佇列偵測/解碼電路301之使用而獲得相當大的電力節省；更進一步地，在一些情況中，可實施更快的LDPC解碼器，以允許其中當無需一定要多重重複時之實質第一重複的資料收歛存在之輸貫量增加；又進一步地，藉由允許不按順序地報告LDPC解碼器337之結果，上游的處理不必等待下游處理之完成，不按順序之結果的重排列可由佇列偵測/解碼電路301或由輸出371之下游的信息接收器所完成。
應注意的是，雖然此處揭示佇列偵測/解碼電路之兩個特定的實施例，但應注意的是，依據本發明不同實施例之許多其他的變化例係可行的；例如，分離的解碼器可以以各對應至個別的通道偵測器而實施。做為再一實例，可將乒乓緩衝器349設計包含三個或更多個資料組合，在緩衝器349中之該等資料組合區的其中之一者係一直保留以保持來自第一偵測器器及第一解碼器之新的資料組合，以及其餘者係使用以保持在解碼後尚未收歛的資料組合；一旦緩衝器349溢滿時，則其中已在該緩衝器中停留最長時間的資料組合必須自解碼器輸出至輸出緩衝器，即使該資料組合在解碼後並未收歛亦然。在一些情況中，控制器決定的是，第一偵測器可跨越碼字的解碼。根據此處所提供之揭示，熟習於本項技藝之一般人士將理解的是，依據本發明之一或更多個實施例之各式各樣其他的修正例係可行的。
第3a至3b圖之電路提供佇列能力而允許多重碼字之可變的全面重複，其中該全面重複包含順序的偵測及解碼過程，可保證兩個全面重複之可行性，但並非一定需要。在由第3a至3b圖之電路所支援的佇列系統中，輸入之碼字可使用Map4偵測器及後繼的LDPC解碼器以初始地處理；若該碼字並未收歛時，則可將其之軟資訊儲存至LDPC軟輸出(亦即，佇列緩衝器)記憶體之內，且然後，可將此佇列之碼字處理於藉由第二偵測器及LDPC解碼器之後繼的全面重複中，直至其收歛或由於記憶體之潛時約束或短缺而必須將其傳遞為止。後繼的處理持續直至保持以下條件的至少之一者為止：LDPC解碼器成功地解碼該碼字(亦即，滿足所有的同位檢查)；佇列記憶體溢滿，且稍早佇列之碼字必須對新來到的碼字讓步；及/或佇列之碼字已在系統中超過最大潛時時間。若使用硬決定緩衝器(亦即，輸出緩衝器)時，則最大潛時時間係由該緩衝器之尺寸(以碼字的數目所測量)所決定；當使用做為重排列緩衝器時，則最小的有意義尺寸將足以保持兩個碼字。當在LDPC解碼收歛之前將碼字推出至硬決定緩衝器之內時，則解碼失敗。
現請翻閱第4圖，其顯示特定地應用至硬碟驅動器中的實施之依據本發明一或更多個實施例的佇列偵測/解碼電路301之典型操作的時序圖400；相似的代表性時序可使用佇列偵測/解碼電路300以獲得，且可供其他的系統實施之用。在此代表性的圖式中，假定的是，乒乓緩衝器349具有空間以保持三個不良的碼字。隨著時序圖400，資料位元的序列係提供至通道偵測器309(指示為403)，所接收之資料位元的序列係由通道偵測器309所處理且輸出係載入至乒乓緩衝器396之一緩衝器之內(指示為405)，交錯器397將上述緩衝器卸載至LDPC解碼器337(指示為407)，且LDPC解碼器337提供所生成之解碼的輸出(指示為413)；同時，後繼之資料位元的序列係提供至通道偵測器309(指示為409)，且通道偵測器309處理新收到的位元序列至乒乓緩衝器396之另一緩衝器之內(指示為411)。在此情況中，所決定的是，LDPC解碼器337的輸出並未收歛，且因此，LDPC解碼器337的輸出係寫入至乒乓緩衝器349之一緩衝器，而使該緩衝器可用作對通道偵測器317之輸入(指示為415)；來自乒乓緩衝器349之資料(指示為415)係透過通道偵測器317而處理，且其之輸出係載入至乒乓緩衝器398之一緩衝器之內(指示為417)。
同時，交錯器397將乒乓緩衝器396卸載至LDPC解碼器337(指示為419)，且LDPC解碼器337提供所生成之解碼的輸出(指示為421)；進一步地，後繼之資料位元的序列係提供至通道偵測器309(指示為423)，且通道偵測器309處理新收到的位元序列至乒乓緩衝器396之另一緩衝器之內(指示為425)。再次地，LDPC解碼器337的輸出無法收歛於此情況中，且因此，LDPC解碼器337的輸出係寫入至乒乓緩衝器349之一緩衝器，而使該緩衝器可用作對通道偵測器317之輸入(指示為427)；來自乒乓緩衝器349之資料(指示為427)係透過通道偵測器317而處理，且其之輸出係載入至乒乓緩衝器398之一緩衝器之內(指示為429)。對應於第一資料組合之資料(指示為403)係接著自乒乓緩衝器398取出，且透過該LDPC解碼器337再處理(指示為431、433)；在此情況中，該LDPC解碼器337仍未收歛，且因此，LDPC解碼器337的輸出係寫入至乒乓緩衝器349之一緩衝器，而使該緩衝器可用作對通道偵測器317之輸入(指示為435)，此資料接著自乒乓緩衝器349取出，且透過通道偵測器317而再處理(指示為437)。
同時，後繼之資料序列係透過通道偵測器309而處理，且遞交至LDPC解碼器337(指示為439、441、443、445)，該等後繼之資料序列係透過LDPC解碼器337而處理，且因為結果並未收歛，所以將輸出寫入乒乓緩衝器349(指示為447、449、453)。對應於第二資料組合之資料(指示為409)係接著自乒乓緩衝器398取出，且透過LDPC解碼器337再處理(指示為461、463)；在此情況中，LDPC解碼器337收歛，且將LDPC解碼器337之輸出寫入以做為硬決定輸出(指示為465)。對應於第四資料組合之資料(指示為439)係接著自乒乓緩衝器396取出，且透過LDPC解碼器337處理(指示為467、469)。隨後，對應於第一資料組合之資料(指示為405)係接著自乒乓緩衝器398取出，且透過LDPC解碼器337再處理(指示為471、473)；在此情況中，LDPC解碼器337無法再收歛，但乒乓緩衝器349必須保留一空間以供來自乒乓緩衝器396之輸入的資料組合用(指示為475、477)，且因此，該佇列(乒乓)緩衝器349係視為溢滿；因而，必須指明該解碼之碼字元(指示為471、473)為完成且報告為來自系統的輸出。因此，可將對應於第一資料組合之現有的硬決定輸出(指示為405)寫入以做為硬決定輸出(指示為485)。
注意的是，對應於第一資料組合之資料的處理(指示為403)係在對應於第二資料組合之資料的處理(指示為409)之後完成。因為不按順序地處理資料組合之此能力，所以各個資料組合將對應於其之特殊需求及可用的記憶體容量而被處理若干個重複係可行的；此係稱為佇列能力，且可提供各式各樣的處理優點。應注意的是，時序圖400的時序係代表性的，且各式各樣不同的情勢可根據所給予之特殊的資料組合而獲得。
時序圖指示接收資料輸入之時間週期為區段時間(Ts)；進一步地，透過通道偵測器317處理所需的時間係指示為Lv，碼字在佇列中所耗費的時間(例如，充填至乒乓緩衝器349之內，且等待處理其他佇列之碼字的第二偵測器成為可用的時間)係指示為Q，以及在特殊的資料輸入上所執行之重複的數目係指示為M，則根據該等變數，可將以下之解碼潛時導出為大約：(2M+Q-(M>1？0.5：0))*Ts+Lv。
在上述的時序中，當將引入一輸入之碼字時，佇列偵測/解碼電路可不控制，解碼器分享方案可包含以N1為可程式化值而預定最小的N1局部重複以供解碼新收到的碼字之用，解碼時框係與下一碼字時間之結束對齊。碼字時間的第一半部(N2局部重複)係預定用以處理來自第二偵測器之軟資訊(亦即，作業於前一處理的碼字之稍後的全面重複之上)，若等待稍後的全面重複之來自乒乓緩衝器的碼字在稍後的全面重複(亦即，N2局部重複)之起始開始前收歛時，則解碼器將立即比起始之預期時間更早地起始以解碼新來到的碼字，此將產生>N1的局部重複用於新來到的碼字。在當並未存在有佇列用於後繼之全面重複的碼字時之極端的情況中，當解碼器變成可用於處理時，則該解碼器可起始來自新來到的碼字之軟資訊的處理。在此方式中，解碼器並不會比當偵測器需現在切換至目前的乒乓記憶體時保持新偵測之碼字的乒乓緩衝器充填更後地完成處理。
在其中存在有交錯以形成更大的碼字之多重分量編碼字於該處的情況中，解碼交錯之分量的偵測結果係一個接一個地完成。在此一情況中，各個解碼的字將設置有相等的最大解碼時間，若特殊之解碼的字比預定的解碼時間更早收歛時，可將節省的時間使用來解碼下一個解碼的字；在此方式中，“良好的”碼字(亦即，在一個全面重複之後即收歛的碼字)將比“不良的”碼字(亦即，需要二或更多個全面重複的碼字)採用更少的時間解碼。一旦用以解碼所解碼之字所配置的時間耗盡，或所解碼之字已收歛時，則將來自解碼器之非本徵的軟資訊寫入至佇列記憶體之內，此寫入過程可在隨後的碼字之第一局部重複的期間完成；若解碼收歛時，則將對應於所收歛之碼字的硬決定寫入至硬決定緩衝器記憶體之內。選擇性地，其中在後解碼器佇列中之一或更多個碼字無法收歛時，則可將該等碼字保留於佇列中以供額外的全面重複之用，直至超過最大的解碼延遲為止，在該最大的解碼延遲之點，可用的結果會被報告為硬決定輸出。此外，可維持一或更多個旗標以指示個別之碼字的解碼收歛，使得在前所收歛的碼字將不會參與後繼的全面重複。在一些情況中，既定的碼字將一直佔據佇列之內的相同記憶體槽，直至其係最終地由隨後的碼字所置換為止。
其中當後解碼器佇列具有用於完整碼字之軟資訊且與稍後重複之偵測器相關聯的乒乓記憶體具有開放的緩衝器於其乒乓記憶體之內時，則稍後重複之偵測器起始處理前導佇列記憶體中所儲存的軟資訊，且亦將該偵測器軟資訊儲存至該乒乓記憶體中的開放緩衝器之內。當乒乓記憶體溢滿時，若在解碼器必須起始解碼來自與第一回偵測器相關聯的乒乓記憶體之新的碼字之前，解碼器具有至少一些局部重複之閒時於佇列的碼字之上時，則該解碼器立即起始以處理乒乓記憶體中的碼字。若來自稍後重複之偵測器的任何碼字並未在後繼的解碼過程中收歛時，則若佇列記憶體溢滿或特殊之碼字的潛時已超過所界定的最大值時，將硬決定輸出。選擇性地，可將與未收歛之碼字相關聯的軟資訊送回至其在佇列中之原始位置，以等待額外的全面重複。
現請翻閱第5圖，時序圖500描繪依據本發明一些實施例之用以執行可變重複之偵測及解碼過程的方法。依照流程圖500，接收資料輸入(方塊520)，此資料輸入可為，但未受限於接收自磁性記憶媒體之資料位元序列，或接收自傳輸通道之位元序列。依據此處所提供之揭示，熟習於本項技藝之一般人士將針對所接收的資料輸入而理解各式各樣的來源及格式。所接收資料的取樣係儲存於緩衝器中，且保持以供稍後之處理用(方塊525)；資料偵測過程係執行於所接收的資料上(方塊555)；使所偵測之資料交錯(方塊560)，且將所交錯之資料解碼(方塊565)；然後，決定該解碼過程是否收歛(方塊545)，以及決定是否具有充分的緩衝可用以再處理資料(方塊550)。
其中當解碼過程收歛(方塊545)或存在有不足的緩衝可用(方塊550)時，則將解碼之資料解交錯(方塊570)且儲存於緩衝器中(方塊575)。該緩衝器包含各式各樣的結果，該等結果可不按順序地變成可用，且因此，各式各樣的結果係記錄於緩衝器中，而顯示其中原始所接收到對應資料輸入的順序(方塊580)；然後，決定整個時間組合是否可用於緩衝器中(方塊585)。該整個時間組合包含在既定的時間週期上對應於所接收之輸入的每個結果；因此，例如其中當第一結果延遲而兩個稍後的結果被報告時，則一旦第一結果最終地可用於緩衝器之中時，則整個時間組合針對該三個結果而存在。應注意的是，在本發明之一些實施例中，該等結果係不按順序地報告至信息接收器；在該等情況中，無需將結果重排列或決定整個時間組合是否可用，其中當整個時間組合係可用時(方塊585)，或其中當該等結果係依照接收它們的情況以報告而不管順序時，則將該等結果輸出至信息接收器(方塊590)。
選擇性地，其中當解碼過程無法收歛(方塊545)以及存在有足夠的緩衝可用(方塊550)時，則重複偵測及解碼之過程；特別地，將解碼之資料解交錯(方塊505)且將所生成之解交錯的資料儲存在緩衝器(方塊510)。一旦資料偵測器係可用時，使該解交錯之資料與對應之資料輸入的取樣對齊(方塊515)。該解交錯之資料與對應之資料輸入的取樣係提供至該資料偵測器，其中後繼的資料偵測係使用相同資料輸入之稍早處理中所展開的軟輸入(方塊555、560、565、545、550、505、510、515)而執行(方塊530)於原始所儲存之資料輸入的取樣上(方塊525)。將資料偵測過程的結果交錯(方塊535)且將交錯的資料解碼(方塊540)；在此點，可決定的是，資料偵測及解碼過程是否將被重複(方塊505、510、515、530、535、540)或該結果是否將被報告(方塊570、575、580、585、590)。
總而言之，本發明提供新穎的系統、裝置、方法、及配置用以執行重複的資料解碼及/或偵測。雖然已在上文給予本發明之一或更多個實施例的詳細說明，但對於熟習本項技藝的該等人士而言，各式各樣的改變、修正、及等效例將呈明顯而不會使本發明的精神變化。例如，本發明之一或更多個實施例可應用至諸如磁帶記錄系統、光碟驅動器、無線電系統、及數位訂購線系統之各式各樣的資料儲存系統及數位通訊系統；因此，上述說明不應視為限制其中藉由附錄申請專利範圍所界定之本發明的範疇。
100．．．兩級資料偵測及解碼電路
105、203、304、305．．．資料輸入
110、120．．．偵測器
115、125、336、337．．．LDPC解碼器
130．．．緩衝器
135、227、370、371．．．輸出
200．．．儲存系統
210、211、300、301．．．佇列偵測/解碼電路
220．．．實體儲存媒體
230．．．控制器
240．．．通道
204、205．．．錯誤校正編碼器
206、245．．．資料編碼器
208、247．．．預處理電路
222、249．．．後處理電路
224、225．．．錯誤校正解碼器
201．．．傳輸系統
231．．．傳輸控制器
241．．．傳輸器
251．．．傳輸通道
243．．．接收器
233．．．接收器控制器
308、316、309、317．．．通道偵測器
312．．．輸入資料緩衝器
320、321．．．多工器
328、392、394．．．交錯器電路
324、332、348、396、398．．．乒乓緩衝器
340、341．．．硬決定輸出
344、356、345、357．．．解交錯器電路
360．．．輸出資料緩衝器
313、361．．．記憶體緩衝器
400．．．時序圖
500．．．流程圖
505~590．．．方塊
本發明之各式各樣實施例的進一步瞭解可由參考說明書之其餘部分中所描繪的圖式而實現；在該等圖式中，相同的參考符號係在若干圖式中使用以表示相似的組件。在一些情況中，由小寫鉛字字母所構成的子標記係與參考符號相關聯以指示多個相似組件的其中之一；當參考未指明存在之子標記的參考符號時，則打算意指該多個的相似組件。
第1圖描繪先前技藝之兩級資料偵測及解碼系統；第2a至2b圖描繪依據本發明一些實施例之使用佇列偵測及解碼方式的資料轉移系統；第3a至3b圖描繪依據本發明各式各樣實施例之佇列偵測及解碼電路的兩個不同的實施例；第4圖係時序圖，其顯示依據本發明之一或多個實施例之佇列偵測及解碼電路的操作；以及第5圖係流程圖，其顯示依據本發明一些實施例之用以執行可變重複偵測及解碼過程的方法。
304．．．資料輸入
336．．．LDPC解碼器
370．．．輸出
300．．．佇列偵測/解碼電路
308、316．．．通道偵測器
312．．．輸入資料緩衝器
320．．．多工器
328．．．交錯器電路
324、332、348．．．乒乓緩衝器
344、356．．．解交錯器電路
340．．．硬決定輸出
360．．．輸出資料緩衝器

Claims (20)

  1. 一種可變重複資料處理系統，該系統包含：一第一通道偵測器，其中該第一通道偵測器係可操作以在第一時間對輸入資料組合(set)執行資料偵測；一第二通道偵測器；一解碼器，其中該解碼器係可操作以接收來自該第一通道偵測器之輸出的推導(derivation)，及來自該第二通道偵測器之輸出的推導；一佇列緩衝器，其中該佇列緩衝器儲存對應於該輸入資料組合之該解碼器的輸出，以及其中該第二通道偵測器係可操作以僅若該解碼器的輸出無法收歛時，使用該解碼器的輸出在第二時間對該輸入資料組合執行資料偵測，且其中該第二時間係在該第一時間之後。
  2. 如申請專利範圍第1項之系統，其中該解碼器的輸出包含硬輸出及軟輸出二者，且其中該軟輸出係經由該佇列緩衝器而提供至該第二通道偵測器。
  3. 如申請專利範圍第2項之系統，該系統進一步包含：一輸出資料緩衝器，其中該解碼器的輸出無論何時收歛時，該輸出資料緩衝器儲存該硬輸出。
  4. 如申請專利範圍第3項之系統，其中該輸入資料組合係第一輸入資料組合，其中該解碼器輸出係對應於該第一輸入資料組合的第一解碼器輸出，其中該解碼器提供對應於第二輸入資料組合的第二解碼器輸出，且其中該輸出 資料緩衝器係可操作以與該第二解碼器輸出關聯地排列該第一解碼器輸出。
  5. 如申請專利範圍第1項之系統，該系統進一步包含：一輸入資料緩衝器，其中該輸入資料緩衝器儲存該輸入資料組合至少一週期，該週期對應於該第二時間與該第一時間之間的差異，且其中該輸入資料組合係自該輸入資料緩衝器提供至該第二通道偵測器。
  6. 如申請專利範圍第1項之系統，其中該系統進一步包含一交錯器，其中該交錯器將來自該第一通道偵測器之輸出交錯，且提供結果以做為來自該第一通道偵測器之輸出的推導。
  7. 如申請專利範圍第6項之系統，其中該交錯器進一步將來自該第二通道偵測器之輸出交錯，且提供結果以做為來自該第二通道偵測器之輸出的推導。
  8. 如申請專利範圍第1項之系統，其中該輸入資料組合係第一輸入資料組合，其中該第一通道偵測器係可操作以在第三時間對第二輸入資料組合執行資料偵測，其中該解碼器係可操作以接收對應於該第二輸入資料組合之來自該第一通道偵測器之輸出的推導，且其中該佇列緩衝器係可操作而以對應於該第二輸入資料組合之該解碼器的輸出覆寫對應於該第一輸入資料組合之該解碼器的輸出。
  9. 如申請專利範圍第8項之系統，其中即使對應於該第一輸入資料組合之該解碼器的輸出無法收歛，亦將對應於該第一輸入資料組合之該解碼器的輸出寫入至該輸出資 料緩衝器。
  10. 如申請專利範圍第8項之系統，其中該第二通道偵測器係可操作以僅若該解碼器的輸出無法收歛時，使用對應於該第二輸入資料組合之該解碼器的輸出在第四時間對該第二輸入資料組合執行資料偵測，且其中該第二時間係在該第一時間之後。
  11. 如申請專利範圍第1項之系統，其中該系統係結合於選擇自由一儲存裝置及一通訊裝置所組成之組群的一裝置中。
  12. 一種資料輸入之處理方法，該方法包含：提供一第一通道偵測器及一第二通道偵測器；使用該第一通道偵測器對輸入資料組合執行資料偵測，其中產生偵測的資料組合；將該偵測的資料組合交錯，其中產生交錯的資料組合；解碼該交錯的資料組合，其中產生解碼的資料組合；決定該解碼的資料組合是否收歛；以及至少部分地根據收歛之該決定，提供該解碼的資料組合於使用該第二通道偵測器之後續的處理。
  13. 如申請專利範圍第12項之方法，其中提供該解碼的資料組合於使用該第二通道偵測器之後續的處理包含寫入該解碼的資料組合至一佇列緩衝器。
  14. 如申請專利範圍第13項之方法，其中提供該解碼的資料組合於使用該第二通道偵測器之後續的處理包含解交錯該解碼的資料組合至該佇列緩衝器。
  15. 如申請專利範圍第13項之方法，其中該佇列緩衝器於寫入該解碼的資料組合至該佇列緩衝器之際會溢滿，且其中即使該解碼的資料組合無法收歛，亦將來自該第二通道偵測器傳遞之解碼的資料組合輸出至一硬決定緩衝器。
  16. 如申請專利範圍第15項之方法，其中碼字無法收歛於該處之先前解碼的資料組合係透過該解碼器處理至少兩次。
  17. 如申請專利範圍第12項之方法，其中該方法進一步包含：決定先前解碼的資料組合是否收歛；以及至少部分地根據先前解碼的資料組合之收歛的該決定，提供該先前解碼的資料組合至一輸出緩衝器。
  18. 如申請專利範圍第17項之方法，其中該輸出資料緩衝器係可操作以與其他解碼的資料組合關聯地排列該先前解碼的資料組合。
  19. 如申請專利範圍第12項之方法，其中該資料偵測係第一資料偵測，其中該偵測的資料組合係第一偵測的資料組合，且其中該方法進一步包含：儲存該輸入資料組合；解交錯該解碼的資料組合，其中產生解交錯的資料組合；將該解碼的資料組合與該儲存的輸入資料組合對齊；以及使用該第二通道偵測器對該儲存的輸入資料組合及該 解交錯的資料組合執行第二資料偵測，其中產生第二偵測的資料組合。
  20. 一種資料處理電路，該電路包含：一第一通道偵測器，其中該第一通道偵測器係可操作以在第一時間對第一輸入資料組合執行資料偵測，及在第二時間對第二輸入資料組合執行資料偵測；一第二通道偵測器；一解碼器，其中該解碼器係可操作以接收對應於該第一資料組合之來自該第一通道偵測器之輸出的推導、對應於該第二資料組合之來自該第一通道偵測器的輸出、及來自該第二通道偵測器之輸出的推導；其中該第二通道偵測器係可操作以僅若該解碼器的輸出無法收歛時，使用對應於該第一輸入資料組合之該解碼器的輸出在第三時間對該第一輸入資料組合執行資料偵測，且其中該第三時間係在該第一時間及在該第二時間之後；以及一輸出資料緩衝器，其中該輸出資料緩衝器在接收對應於該第二輸入資料組合之該解碼器的輸出後，接收對應於該第一輸入資料組合之該解碼器的輸出，且其中該輸出資料緩衝器係可操作以與該第二解碼器輸出關聯地排列該第一解碼器輸出。
TW098108063A 2008-05-02 2009-03-12 基於佇列的資料偵測與解碼的系統及方法 TWI488445B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/114,462 US8245104B2 (en) 2008-05-02 2008-05-02 Systems and methods for queue based data detection and decoding

Publications (2)

Publication Number Publication Date
TW201004155A TW201004155A (en) 2010-01-16
TWI488445B true TWI488445B (zh) 2015-06-11

Family

ID=40674230

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098108063A TWI488445B (zh) 2008-05-02 2009-03-12 基於佇列的資料偵測與解碼的系統及方法

Country Status (6)

Country Link
US (2) US8245104B2 (zh)
EP (1) EP2114014B1 (zh)
JP (1) JP5384187B2 (zh)
KR (1) KR101629008B1 (zh)
CN (1) CN101572553B (zh)
TW (1) TWI488445B (zh)

Families Citing this family (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8359522B2 (en) 2007-05-01 2013-01-22 Texas A&M University System Low density parity check decoder for regular LDPC codes
US8707146B2 (en) * 2008-02-05 2014-04-22 Ericsson Modems Sa Method and system for stopping execution of a turbo decoder
US8245104B2 (en) 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
EP2181504A4 (en) 2008-08-15 2010-07-28 Lsi Corp DECODING LIST OF CODED WORDS CLOSE IN A ROM MEMORY
US8161345B2 (en) 2008-10-29 2012-04-17 Agere Systems Inc. LDPC decoders using fixed and adjustable permutators
US9356623B2 (en) 2008-11-26 2016-05-31 Avago Technologies General Ip (Singapore) Pte. Ltd. LDPC decoder variable node units having fewer adder stages
US8621312B2 (en) * 2009-01-16 2013-12-31 Intel Corporation Transceiver that serves LDPC codewords for decoding including clock cycle budgeting based on block transmission length
JP5506828B2 (ja) 2009-03-05 2014-05-28 エルエスアイ コーポレーション 繰り返し復号器のための改良ターボ等化方法
JP2010212934A (ja) * 2009-03-10 2010-09-24 Toshiba Corp 半導体装置
US8347155B2 (en) * 2009-04-17 2013-01-01 Lsi Corporation Systems and methods for predicting failure of a storage medium
WO2010123493A1 (en) 2009-04-21 2010-10-28 Agere Systems, Inc. Error-floor mitigation of codes using write verification
US8578256B2 (en) * 2009-04-22 2013-11-05 Agere Systems Llc Low-latency decoder
US8250434B2 (en) * 2009-06-18 2012-08-21 Lsi Corporation Systems and methods for codec usage control during storage pre-read
US8266505B2 (en) 2009-08-12 2012-09-11 Lsi Corporation Systems and methods for retimed virtual data processing
US8625474B2 (en) * 2009-09-09 2014-01-07 Qualcomm Incorporated System and method for the simultaneous reception of FLO and FLO-EV data
US8677209B2 (en) * 2009-11-19 2014-03-18 Lsi Corporation Subwords coding using different encoding/decoding matrices
US8359515B2 (en) * 2009-12-02 2013-01-22 Lsi Corporation Forward substitution for error-correction encoding and the like
US8743936B2 (en) 2010-01-05 2014-06-03 Lsi Corporation Systems and methods for determining noise components in a signal set
US8161351B2 (en) 2010-03-30 2012-04-17 Lsi Corporation Systems and methods for efficient data storage
US9343082B2 (en) 2010-03-30 2016-05-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for detecting head contact
US8418019B2 (en) 2010-04-19 2013-04-09 Lsi Corporation Systems and methods for dynamic scaling in a data decoding system
US8464142B2 (en) 2010-04-23 2013-06-11 Lsi Corporation Error-correction decoder employing extrinsic message averaging
US8443249B2 (en) 2010-04-26 2013-05-14 Lsi Corporation Systems and methods for low density parity check data encoding
US8527831B2 (en) 2010-04-26 2013-09-03 Lsi Corporation Systems and methods for low density parity check data decoding
US8381071B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for decoder sharing between data sets
US8381074B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for utilizing a centralized queue based data processing circuit
US8208213B2 (en) 2010-06-02 2012-06-26 Lsi Corporation Systems and methods for hybrid algorithm gain adaptation
US8499226B2 (en) 2010-06-29 2013-07-30 Lsi Corporation Multi-mode layered decoding
US8458555B2 (en) 2010-06-30 2013-06-04 Lsi Corporation Breaking trapping sets using targeted bit adjustment
US8504900B2 (en) 2010-07-02 2013-08-06 Lsi Corporation On-line discovery and filtering of trapping sets
US8621289B2 (en) 2010-07-14 2013-12-31 Lsi Corporation Local and global interleaving/de-interleaving on values in an information word
US8379498B2 (en) 2010-09-13 2013-02-19 Lsi Corporation Systems and methods for track to track phase alignment
US9219469B2 (en) 2010-09-21 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for filter constraint estimation
US8295001B2 (en) 2010-09-21 2012-10-23 Lsi Corporation Systems and methods for low latency noise cancellation
US8661071B2 (en) 2010-10-11 2014-02-25 Lsi Corporation Systems and methods for partially conditioned noise predictive equalization
US8443250B2 (en) 2010-10-11 2013-05-14 Lsi Corporation Systems and methods for error correction using irregular low density parity check codes
US8385014B2 (en) 2010-10-11 2013-02-26 Lsi Corporation Systems and methods for identifying potential media failure
US8560930B2 (en) 2010-10-11 2013-10-15 Lsi Corporation Systems and methods for multi-level quasi-cyclic low density parity check codes
US8750447B2 (en) 2010-11-02 2014-06-10 Lsi Corporation Systems and methods for variable thresholding in a pattern detector
US8667039B2 (en) 2010-11-17 2014-03-04 Lsi Corporation Systems and methods for variance dependent normalization for branch metric calculation
US8566379B2 (en) 2010-11-17 2013-10-22 Lsi Corporation Systems and methods for self tuning target adaptation
US8810940B2 (en) 2011-02-07 2014-08-19 Lsi Corporation Systems and methods for off track error recovery
US8699167B2 (en) 2011-02-16 2014-04-15 Lsi Corporation Systems and methods for data detection using distance based tuning
US8446683B2 (en) 2011-02-22 2013-05-21 Lsi Corporation Systems and methods for data pre-coding calibration
US8854753B2 (en) 2011-03-17 2014-10-07 Lsi Corporation Systems and methods for auto scaling in a data processing system
US8693120B2 (en) * 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing
US8670955B2 (en) 2011-04-15 2014-03-11 Lsi Corporation Systems and methods for reliability assisted noise predictive filtering
US8611033B2 (en) 2011-04-15 2013-12-17 Lsi Corporation Systems and methods for selective decoder input data processing
US8887034B2 (en) 2011-04-15 2014-11-11 Lsi Corporation Systems and methods for short media defect detection
US8566665B2 (en) 2011-06-24 2013-10-22 Lsi Corporation Systems and methods for error correction using low density parity check codes using multiple layer check equations
US8499231B2 (en) 2011-06-24 2013-07-30 Lsi Corporation Systems and methods for reduced format non-binary decoding
US8560929B2 (en) 2011-06-24 2013-10-15 Lsi Corporation Systems and methods for non-binary decoding
US8595576B2 (en) 2011-06-30 2013-11-26 Lsi Corporation Systems and methods for evaluating and debugging LDPC iterative decoders
US8819527B2 (en) 2011-07-19 2014-08-26 Lsi Corporation Systems and methods for mitigating stubborn errors in a data processing system
US8830613B2 (en) 2011-07-19 2014-09-09 Lsi Corporation Storage media inter-track interference cancellation
US8879182B2 (en) 2011-07-19 2014-11-04 Lsi Corporation Storage media inter-track interference cancellation
US8854754B2 (en) 2011-08-19 2014-10-07 Lsi Corporation Systems and methods for local iteration adjustment
US8539328B2 (en) 2011-08-19 2013-09-17 Lsi Corporation Systems and methods for noise injection driven parameter selection
US9026572B2 (en) 2011-08-29 2015-05-05 Lsi Corporation Systems and methods for anti-causal noise predictive filtering in a data channel
US8681441B2 (en) 2011-09-08 2014-03-25 Lsi Corporation Systems and methods for generating predictable degradation bias
US8661324B2 (en) 2011-09-08 2014-02-25 Lsi Corporation Systems and methods for non-binary decoding biasing control
US8767333B2 (en) 2011-09-22 2014-07-01 Lsi Corporation Systems and methods for pattern dependent target adaptation
US8850276B2 (en) 2011-09-22 2014-09-30 Lsi Corporation Systems and methods for efficient data shuffling in a data processing system
US8689062B2 (en) 2011-10-03 2014-04-01 Lsi Corporation Systems and methods for parameter selection using reliability information
US8479086B2 (en) 2011-10-03 2013-07-02 Lsi Corporation Systems and methods for efficient parameter modification
US8578241B2 (en) 2011-10-10 2013-11-05 Lsi Corporation Systems and methods for parity sharing data processing
US8862960B2 (en) 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US8443271B1 (en) 2011-10-28 2013-05-14 Lsi Corporation Systems and methods for dual process data decoding
US8527858B2 (en) 2011-10-28 2013-09-03 Lsi Corporation Systems and methods for selective decode algorithm modification
US8683309B2 (en) 2011-10-28 2014-03-25 Lsi Corporation Systems and methods for ambiguity based decode algorithm modification
US8768990B2 (en) 2011-11-11 2014-07-01 Lsi Corporation Reconfigurable cyclic shifter arrangement
US8531320B2 (en) 2011-11-14 2013-09-10 Lsi Corporation Systems and methods for memory efficient data decoding
US8751913B2 (en) 2011-11-14 2014-06-10 Lsi Corporation Systems and methods for reduced power multi-layer data decoding
KR101968746B1 (ko) * 2011-12-30 2019-04-15 삼성전자주식회사 저장 장치로부터 데이터를 읽는 읽기 방법, 에러 정정 장치, 그리고 에러 정정 코드 디코더를 포함하는 저장 시스템
US8826105B2 (en) * 2012-04-12 2014-09-02 Lsi Corporation Data processing system with out of order transfer
US8743500B2 (en) * 2012-06-19 2014-06-03 International Business Machines Corporation Adaptive soft-output detector for magnetic tape read channels
US8743498B2 (en) * 2012-06-19 2014-06-03 International Business Machines Corporation Adaptive soft-output detector for magnetic tape read channels
US8797670B2 (en) * 2012-06-19 2014-08-05 International Business Machines Corporation Adaptive soft-output detector for magnetic tape read channels
JP2014017734A (ja) * 2012-07-10 2014-01-30 Toshiba Corp 受信機及び受信方法
US8972832B2 (en) * 2012-09-04 2015-03-03 Lsi Corporation Optimized scheme and architecture of hard drive queue design
US20140082450A1 (en) * 2012-09-17 2014-03-20 Lsi Corp. Systems and Methods for Efficient Transfer in Iterative Processing
US9219504B2 (en) * 2012-10-29 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. LEH memory module architecture design in the multi-level LDPC coded iterative system
RU2012146685A (ru) 2012-11-01 2014-05-10 ЭлЭсАй Корпорейшн База данных наборов-ловушек для декодера на основе разреженного контроля четности
US9298369B2 (en) * 2013-02-14 2016-03-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Modify priority of dataset based on number of times the data set is processed by both a data detector circuit and a data decoder circuit
US9214959B2 (en) 2013-02-19 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for skip layer data decoding
US9362954B1 (en) * 2013-03-15 2016-06-07 Seagate Technology Llc Digital communications channel
US9274889B2 (en) * 2013-05-29 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing using global iteration result reuse
US8959414B2 (en) 2013-06-13 2015-02-17 Lsi Corporation Systems and methods for hybrid layer data decoding
EP2819310A1 (en) * 2013-06-26 2014-12-31 Alcatel Lucent Iterative error decoder with cascaded decoding blocks and a feedback decoding block
US8917466B1 (en) 2013-07-17 2014-12-23 Lsi Corporation Systems and methods for governing in-flight data sets in a data processing system
US8817404B1 (en) 2013-07-18 2014-08-26 Lsi Corporation Systems and methods for data processing control
US9196299B2 (en) 2013-08-23 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced data encoding and decoding
US8908307B1 (en) 2013-08-23 2014-12-09 Lsi Corporation Systems and methods for hard disk drive region based data encoding
US9298720B2 (en) 2013-09-17 2016-03-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for fragmented data recovery
US9219503B2 (en) 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
US9323606B2 (en) 2013-11-21 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for FAID follower decoding
RU2014104571A (ru) 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
US9384778B2 (en) 2014-03-07 2016-07-05 Avago Technologies General Ip (Singapore) Pte Ltd. Online iteration resource allocation for large sector format drive
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process
US9525514B2 (en) * 2015-01-26 2016-12-20 Mitsubishi Electric Research Laboratories, Inc. System and method for decoding block of data received over communication channel
US9785504B2 (en) * 2015-11-23 2017-10-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for overlapping parity sectors
US10075192B2 (en) * 2016-05-09 2018-09-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing with folded parity sector
CN111162794B (zh) * 2018-11-08 2023-10-20 北京忆芯科技有限公司 译码数据缓存方法和译码器
CN113239655B (zh) * 2020-05-21 2024-06-28 台湾积体电路制造股份有限公司 半导体电路的约束确定系统和方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010017904A1 (en) * 2000-02-25 2001-08-30 Markku Pukkila Adaptive method and arrangement for implementing incremental redundancy in reception
WO2008015742A1 (fr) * 2006-08-02 2008-02-07 Fujitsu Limited Appareil récepteur et son procédé de décodage

Family Cites Families (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443721A (ja) * 1990-06-11 1992-02-13 Matsushita Electric Ind Co Ltd ディジタル信号復号装置
US5612964A (en) * 1991-04-08 1997-03-18 Haraszti; Tegze P. High performance, fault tolerant orthogonal shuffle memory and method
CA2067669C (en) * 1991-04-30 1997-10-28 Akihisa Ushirokawa Method and apparatus of estimating data sequence transmitted using viterbi algorithm
US5278703A (en) 1991-06-21 1994-01-11 Digital Equipment Corp. Embedded servo banded format for magnetic disks for use with a data processing system
US5311087A (en) 1991-07-12 1994-05-10 Pioneer Electronic Corporation Noise removing circuit
US5392299A (en) * 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
US5513192A (en) * 1992-08-28 1996-04-30 Sun Microsystems, Inc. Fault tolerant disk drive system with error detection and correction
EP0631277A3 (en) 1993-06-22 1995-02-22 Quantum Corp Data sector format without identity code and data control unit for disk drive.
AU665716B2 (en) * 1993-07-05 1996-01-11 Mitsubishi Denki Kabushiki Kaisha A transmitter for encoding error correction codes and a receiver for decoding error correction codes on a transmission frame
ZA947317B (en) 1993-09-24 1995-05-10 Qualcomm Inc Multirate serial viterbi decoder for code division multiple access system applications
US5523903A (en) 1993-12-23 1996-06-04 International Business Machines Corporation Sector architecture for fixed block disk drive
US5550870A (en) 1994-03-02 1996-08-27 Lucent Technologies Inc. Viterbi processor
JPH07245635A (ja) * 1994-03-04 1995-09-19 Sony Corp 信号点マッピング方法および信号点検出方法
US5471500A (en) 1994-03-08 1995-11-28 At&T Ipm Corp. Soft symbol decoding
EP0677967A3 (en) * 1994-04-12 1997-07-23 Gold Star Co Viterbi decoder for high-definition television.
JP3328093B2 (ja) 1994-07-12 2002-09-24 三菱電機株式会社 エラー訂正装置
US5898710A (en) * 1995-06-06 1999-04-27 Globespan Technologies, Inc. Implied interleaving, a family of systematic interleavers and deinterleavers
US5701314A (en) * 1995-12-21 1997-12-23 Cirrus Logic, Inc. On-the-fly error correction using thermal asperity erasure pointers from a sampled amplitude read channel in a magnetic disk drive
US5666513A (en) * 1996-01-05 1997-09-09 Unisys Corporation Automatic reconfiguration of multiple-way cache system allowing uninterrupted continuing processor operation
JPH09232973A (ja) * 1996-02-28 1997-09-05 Sony Corp ビタビ復号器
US6023783A (en) * 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
US5978414A (en) * 1996-07-03 1999-11-02 Matsushita Electric Industrial Co., Ltd. Transmission rate judging unit
SG52990A1 (en) 1996-07-09 1998-09-28 Ibm Improvements to radial self-propagation pattern generation for disk file servowriting
US5802118A (en) 1996-07-29 1998-09-01 Cirrus Logic, Inc. Sub-sampled discrete time read channel for computer storage systems
JP3310185B2 (ja) 1996-11-21 2002-07-29 松下電器産業株式会社 誤り訂正装置
US6377610B1 (en) * 1997-04-25 2002-04-23 Deutsche Telekom Ag Decoding method and decoding device for a CDMA transmission system for demodulating a received signal available in serial code concatenation
US5983383A (en) * 1997-01-17 1999-11-09 Qualcom Incorporated Method and apparatus for transmitting and receiving concatenated code data
US6671404B1 (en) * 1997-02-14 2003-12-30 Hewlett-Packard Development Company, L.P. Method and apparatus for recognizing patterns
US6029264A (en) * 1997-04-28 2000-02-22 The Trustees Of Princeton University System and method for error correcting a received data stream in a concatenated system
KR100484127B1 (ko) * 1997-08-07 2005-06-16 삼성전자주식회사 비터비디코더
US6005897A (en) * 1997-12-16 1999-12-21 Mccallister; Ronald D. Data communication system and method therefor
JP3900637B2 (ja) * 1997-12-19 2007-04-04 ソニー株式会社 ビタビ復号装置
JP2912323B1 (ja) * 1998-01-29 1999-06-28 日本放送協会 デジタルデータの受信装置
US6145110A (en) 1998-06-22 2000-11-07 Ericsson Inc. Digital data decoder that derives codeword estimates from soft data
KR100277764B1 (ko) * 1998-12-10 2001-01-15 윤종용 통신시스템에서직렬쇄상구조를가지는부호화및복호화장치
US6381726B1 (en) 1999-01-04 2002-04-30 Maxtor Corporation Architecture for soft decision decoding of linear block error correcting codes
US6216249B1 (en) 1999-03-03 2001-04-10 Cirrus Logic, Inc. Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel
US6216251B1 (en) * 1999-04-30 2001-04-10 Motorola Inc On-chip error detection and correction system for an embedded non-volatile memory array and method of operation
GB2350531B (en) * 1999-05-26 2001-07-11 3Com Corp High speed parallel bit error rate tester
US6266795B1 (en) * 1999-05-28 2001-07-24 Lucent Technologies Inc. Turbo code termination
US6473878B1 (en) * 1999-05-28 2002-10-29 Lucent Technologies Inc. Serial-concatenated turbo codes
SE516157C2 (sv) 1999-05-28 2001-11-26 Ericsson Telefon Ab L M Rättning av statiska fel i en AD-omvandlare
US6351832B1 (en) * 1999-05-28 2002-02-26 Lucent Technologies Inc. Turbo code symbol interleaver
JP3407703B2 (ja) * 1999-09-29 2003-05-19 日本電気株式会社 データ通信方法及びデータ通信システム
KR100561798B1 (ko) 1999-11-22 2006-03-21 시게이트 테크놀로지 엘엘씨 결함 임계값 검출기 및 비터비 이득을 사용하는 데이터 에러 복구 방법 및 장치
US6810502B2 (en) * 2000-01-28 2004-10-26 Conexant Systems, Inc. Iteractive decoder employing multiple external code error checks to lower the error floor
JP2001274698A (ja) * 2000-03-24 2001-10-05 Sony Corp 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体
US7184486B1 (en) * 2000-04-27 2007-02-27 Marvell International Ltd. LDPC encoder and decoder and method thereof
US6757862B1 (en) * 2000-08-21 2004-06-29 Handspring, Inc. Method and apparatus for digital data error correction coding
JP4324316B2 (ja) 2000-10-23 2009-09-02 株式会社日立グローバルストレージテクノロジーズ 垂直磁気記録再生装置
US7093179B2 (en) * 2001-03-22 2006-08-15 University Of Florida Method and coding means for error-correction utilizing concatenated parity and turbo codes
US20030112896A1 (en) 2001-07-11 2003-06-19 Raghavan Sreen A. Multi-channel communications transceiver
US7295623B2 (en) 2001-07-11 2007-11-13 Vativ Technologies, Inc. High-speed communications transceiver
US7236757B2 (en) 2001-07-11 2007-06-26 Vativ Technologies, Inc. High-speed multi-channel communications transceiver with inter-channel interference filter
US6904084B2 (en) * 2001-09-05 2005-06-07 Mediatek Incorporation Read channel apparatus and method for an optical storage system
US7073118B2 (en) 2001-09-17 2006-07-04 Digeo, Inc. Apparatus and method for saturating decoder values
US7173783B1 (en) 2001-09-21 2007-02-06 Maxtor Corporation Media noise optimized detector for magnetic recording
US6731442B2 (en) 2001-10-02 2004-05-04 Seagate Technologies Llc Method and apparatus for detecting media defects
JP3759711B2 (ja) 2001-11-09 2006-03-29 富士通株式会社 磁気ディスクシステム
US6986098B2 (en) * 2001-11-20 2006-01-10 Lsi Logic Corporation Method of reducing miscorrections in a post-processor using column parity checks
KR100925672B1 (ko) 2001-11-21 2009-11-10 코닌클리케 필립스 일렉트로닉스 엔.브이. 데이터 전송속도에 비동기적인 샘플링속도에서 동작하는적응형 등화기
US7136244B1 (en) 2002-02-22 2006-11-14 Western Digital Technologies, Inc. Disk drive employing data averaging techniques during retry operations to facilitate data recovery
CA2456485C (en) * 2002-07-03 2011-11-15 Hughes Electronics Corporation Method and system for providing low density parity check (ldpc) encoding
JP2004080210A (ja) 2002-08-13 2004-03-11 Fujitsu Ltd デジタルフィルタ
US7113356B1 (en) 2002-09-10 2006-09-26 Marvell International Ltd. Method for checking the quality of servo gray codes
US6785863B2 (en) 2002-09-18 2004-08-31 Motorola, Inc. Method and apparatus for generating parity-check bits from a symbol set
US7058873B2 (en) * 2002-11-07 2006-06-06 Carnegie Mellon University Encoding method using a low density parity check code with a column weight of two
JP4118127B2 (ja) 2002-11-14 2008-07-16 システムエルエスアイ株式会社 データの復号方法およびそれを用いたディスク装置
US7702986B2 (en) * 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
US7047474B2 (en) * 2002-12-23 2006-05-16 Do-Jun Rhee Decoding concatenated codes via parity bit recycling
US7505537B1 (en) 2003-03-25 2009-03-17 Marvell International Ltd. System and method for controlling gain and timing phase in a presence of a first least mean square filter using a second adaptive filter
US7117427B2 (en) 2003-07-09 2006-10-03 Texas Instruments Incorporated Reduced complexity decoding for trellis coded modulation
JP4095504B2 (ja) 2003-07-31 2008-06-04 株式会社東芝 ディスク記憶装置及びシンクマーク書込み方法
US7313750B1 (en) 2003-08-06 2007-12-25 Ralink Technology, Inc. Efficient soft decision demapper to minimize viterbi decoder complexity
KR100510549B1 (ko) 2003-09-26 2005-08-26 삼성전자주식회사 코채널 간섭을 검출하고 경감시키는 디지털 비디오 방송수신기의 채널 상태 평가 장치 및 그 방법
US7133228B2 (en) 2003-10-10 2006-11-07 Seagate Technology Llc Using data compression to achieve lower linear bit densities on a storage medium
EP1528702B1 (en) * 2003-11-03 2008-01-23 Broadcom Corporation FEC (forward error correction) decoding with dynamic parameters
US7233164B2 (en) 2003-12-17 2007-06-19 Rambus Inc. Offset cancellation in a multi-level signaling system
US7673213B2 (en) * 2004-02-19 2010-03-02 Trellisware Technologies, Inc. Method and apparatus for communications using improved turbo like codes
US7958425B2 (en) * 2004-02-19 2011-06-07 Trelliware Technologies, Inc. Method and apparatus for communications using turbo like codes
AU2005201005A1 (en) 2004-03-05 2005-09-22 General Dynamics C4 Systems, Inc A method and system for capacity analysis for on the move adhoc wireless packet-switched networks
US7415651B2 (en) * 2004-06-02 2008-08-19 Seagate Technology Data communication system with multi-dimensional error-correction product codes
US7346832B2 (en) * 2004-07-21 2008-03-18 Qualcomm Incorporated LDPC encoding methods and apparatus
KR101208546B1 (ko) 2004-08-09 2012-12-05 엘지전자 주식회사 저밀도 패리티 체크 행렬을 이용한 부호화 및 복호화 방법
US7996746B2 (en) 2004-10-12 2011-08-09 Nortel Networks Limited Structured low-density parity-check (LDPC) code
US20060123285A1 (en) 2004-11-16 2006-06-08 De Araujo Daniel F Dynamic threshold scaling in a communication system
US7646829B2 (en) * 2004-12-23 2010-01-12 Agere Systems, Inc. Composite data detector and a method for detecting data
US7779325B2 (en) * 2005-01-24 2010-08-17 Agere Systems Inc. Data detection and decoding system and method
US7213767B2 (en) 2005-02-23 2007-05-08 Sdgi Holding, Inc. Sleeve-type RFID tag
US7730384B2 (en) * 2005-02-28 2010-06-01 Agere Systems Inc. Method and apparatus for evaluating performance of a read channel
US7889823B2 (en) 2005-03-03 2011-02-15 Seagate Technology Llc Timing recovery in a parallel channel communication system
US7370258B2 (en) 2005-04-28 2008-05-06 Sandbridge Technologies Inc. Iterative concatenated convolutional Reed-Solomon decoding method
US7587657B2 (en) * 2005-04-29 2009-09-08 Agere Systems Inc. Method and apparatus for iterative error-erasure decoding
KR100629509B1 (ko) 2005-05-16 2006-09-28 삼성전자주식회사 광디스크에서 독출된 신호의 신호대 잡음비 측정 장치 및그 방법
US7502982B2 (en) 2005-05-18 2009-03-10 Seagate Technology Llc Iterative detector with ECC in channel domain
JP2006352218A (ja) * 2005-06-13 2006-12-28 Nagaoka Univ Of Technology ターボ等化システム及び受信機
US7802172B2 (en) * 2005-06-20 2010-09-21 Stmicroelectronics, Inc. Variable-rate low-density parity check codes with constant blocklength
US20070047635A1 (en) * 2005-08-24 2007-03-01 Stojanovic Vladimir M Signaling system with data correlation detection
US7394608B2 (en) 2005-08-26 2008-07-01 International Business Machines Corporation Read channel apparatus for asynchronous sampling and synchronous equalization
US7861131B1 (en) * 2005-09-01 2010-12-28 Marvell International Ltd. Tensor product codes containing an iterative code
JP4356670B2 (ja) 2005-09-12 2009-11-04 ソニー株式会社 雑音低減装置及び雑音低減方法並びに雑音低減プログラムとその電子機器用収音装置
US7523375B2 (en) 2005-09-21 2009-04-21 Distribution Control Systems Set of irregular LDPC codes with random structure and low encoding complexity
US7590927B1 (en) 2005-11-14 2009-09-15 Link —A—Media Devices Corporation Soft output viterbi detector with error event output
US7929597B2 (en) 2005-11-15 2011-04-19 Qualcomm Incorporated Equalizer for a receiver in a wireless communication system
US7712008B2 (en) 2006-01-26 2010-05-04 Agere Systems Inc. Systems and methods for error reduction associated with information transfer
JP2007214783A (ja) * 2006-02-08 2007-08-23 Kddi Corp 送信装置、受信装置及び伝送方法
US7752523B1 (en) 2006-02-13 2010-07-06 Marvell International Ltd. Reduced-complexity decoding of parity check codes
US7808956B2 (en) 2006-03-31 2010-10-05 Motorola, Inc. Dynamic, adaptive power control for a half-duplex wireless communication system
US7802163B2 (en) 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code based error reduction
US7801200B2 (en) 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code dependency reduction
US7738201B2 (en) 2006-08-18 2010-06-15 Seagate Technology Llc Read error recovery using soft information
US20080049825A1 (en) * 2006-08-25 2008-02-28 Broadcom Corporation Equalizer with reorder
US8705752B2 (en) 2006-09-20 2014-04-22 Broadcom Corporation Low frequency noise reduction circuit architecture for communications applications
US7702989B2 (en) 2006-09-27 2010-04-20 Agere Systems Inc. Systems and methods for generating erasure flags
FR2909499B1 (fr) 2006-12-01 2009-01-16 Commissariat Energie Atomique Procede et dispositif de decodage pour codes ldpc, et appareil de communication comprenant un tel dispositif
US7971125B2 (en) * 2007-01-08 2011-06-28 Agere Systems Inc. Systems and methods for prioritizing error correction data
US8359522B2 (en) 2007-05-01 2013-01-22 Texas A&M University System Low density parity check decoder for regular LDPC codes
KR20100061409A (ko) 2007-09-28 2010-06-07 에이저 시스템즈 인크 복잡성이 감소된 데이터 프로세싱을 위한 시스템들 및 방법들
CN101647203B (zh) 2007-10-01 2014-07-09 艾格瑞系统有限公司 介质缺陷检测系统及方法
US8711984B2 (en) 2008-01-22 2014-04-29 Agere Systems Llc Methods and apparatus for map detection with reduced complexity
US8161348B2 (en) 2008-02-05 2012-04-17 Agere Systems Inc. Systems and methods for low cost LDPC decoding
US8161357B2 (en) 2008-03-17 2012-04-17 Agere Systems Inc. Systems and methods for using intrinsic data for regenerating data from a defective medium
US8095855B2 (en) 2008-03-17 2012-01-10 Agere Systems Inc. Systems and methods for regenerating data from a defective medium
US7872978B1 (en) 2008-04-18 2011-01-18 Link—A—Media Devices Corporation Obtaining parameters for minimizing an error event probability
US8599973B2 (en) 2008-04-30 2013-12-03 HGST Netherlands B.V. Detection of synchronization mark from output of matched filter upstream of Viterbi detector
US8245104B2 (en) 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
US8176399B2 (en) * 2008-05-02 2012-05-08 Lsi Corporation Using short burst error detector in a queue-based system
CN101743690B (zh) 2008-05-19 2014-05-28 艾格瑞系统有限公司 用于缩减数据检测器反馈回路中等待时间的系统和方法
EP2181504A4 (en) 2008-08-15 2010-07-28 Lsi Corp DECODING LIST OF CODED WORDS CLOSE IN A ROM MEMORY
US8660220B2 (en) 2008-09-05 2014-02-25 Lsi Corporation Reduced frequency data processing using a matched filter set front end
US8245120B2 (en) * 2008-09-17 2012-08-14 Lsi Corporation Power reduced queue based data detection and decoding systems and methods for using such
US20110080211A1 (en) 2008-11-20 2011-04-07 Shaohua Yang Systems and Methods for Noise Reduced Data Detection
US8443267B2 (en) * 2009-04-28 2013-05-14 Lsi Corporation Systems and methods for hard decision assisted decoding
US8250434B2 (en) * 2009-06-18 2012-08-21 Lsi Corporation Systems and methods for codec usage control during storage pre-read
US8683306B2 (en) 2010-01-04 2014-03-25 Lsi Corporation Systems and methods for data detection including dynamic scaling

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010017904A1 (en) * 2000-02-25 2001-08-30 Markku Pukkila Adaptive method and arrangement for implementing incremental redundancy in reception
WO2008015742A1 (fr) * 2006-08-02 2008-02-07 Fujitsu Limited Appareil récepteur et son procédé de décodage

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Jingqiao Zhang; Heung-No Lee, "Union bounds to error probabilities of LDPC-coded Q-ary modulation systems over fast fading MIMO channels," Wireless Communications and Networking Conference, 2006. WCNC 2006. IEEE , vol.3, no., pp.1212,1216, 3-6 April 2006 *
Jun Hu; Duman, T.M., "Low Density Parity Check Codes over Wireless Relay Channels," Wireless Communications, IEEE Transactions on , vol.6, no.9, pp.3384,3394, September 2007 *
Yao-Nan Lee, Y.-N.; Chao-Kai Wen; Pang-An Ting; Jiunn-Tsair Chen, "Design of LDPC-coded MIMO systems via a large-system approach," Communications Letters, IEEE , vol.10, no.7, pp.543,545, July 2006 *
Zining Wu; Burd, G., "Equation based LDPC decoder for intersymbol interference channels," Acoustics, Speech, and Signal Processing, 2005. Proceedings. (ICASSP '05). IEEE International Conference on , vol.5, no., pp.v/757,v/760 Vol. 5, 18-23 March 2005 *

Also Published As

Publication number Publication date
US8468418B2 (en) 2013-06-18
CN101572553A (zh) 2009-11-04
US8245104B2 (en) 2012-08-14
KR101629008B1 (ko) 2016-06-09
EP2114014A2 (en) 2009-11-04
TW201004155A (en) 2010-01-16
EP2114014B1 (en) 2014-06-18
JP5384187B2 (ja) 2014-01-08
EP2114014A3 (en) 2011-12-14
KR20090115677A (ko) 2009-11-05
US20090273492A1 (en) 2009-11-05
US20120284585A1 (en) 2012-11-08
CN101572553B (zh) 2015-05-13
JP2009273123A (ja) 2009-11-19

Similar Documents

Publication Publication Date Title
TWI488445B (zh) 基於佇列的資料偵測與解碼的系統及方法
TWI495272B (zh) 於讀取資料處理系統中作動態縮放的系統與方法
US8245120B2 (en) Power reduced queue based data detection and decoding systems and methods for using such
US8443267B2 (en) Systems and methods for hard decision assisted decoding
US8688873B2 (en) Systems and methods for monitoring out of order data decoding
TWI437825B (zh) 資料解碼系統中之動態比率調整之系統及方法
US8578253B2 (en) Systems and methods for updating detector parameters in a data processing circuit
US8527831B2 (en) Systems and methods for low density parity check data decoding
US8854754B2 (en) Systems and methods for local iteration adjustment
US8402348B1 (en) Systems and methods for variable data processing using a central queue
US8381074B1 (en) Systems and methods for utilizing a centralized queue based data processing circuit
US8489971B1 (en) Hardware implementation scheme to adapt coefficients for data dependent noise prediction and soft output viterbi algorithm
US8416666B1 (en) Systems and methods for local iteration determination during delay processing

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees