TWI495272B - 於讀取資料處理系統中作動態縮放的系統與方法 - Google Patents

於讀取資料處理系統中作動態縮放的系統與方法 Download PDF

Info

Publication number
TWI495272B
TWI495272B TW098119933A TW98119933A TWI495272B TW I495272 B TWI495272 B TW I495272B TW 098119933 A TW098119933 A TW 098119933A TW 98119933 A TW98119933 A TW 98119933A TW I495272 B TWI495272 B TW I495272B
Authority
TW
Taiwan
Prior art keywords
value
dynamic
output
threshold
circuit
Prior art date
Application number
TW098119933A
Other languages
English (en)
Other versions
TW201039568A (en
Inventor
Weijun Tan
Shaohua Yang
Kelly Fitzpatrick
Zongwang Li
Hao Zhong
Original Assignee
Lsi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lsi Corp filed Critical Lsi Corp
Publication of TW201039568A publication Critical patent/TW201039568A/zh
Application granted granted Critical
Publication of TWI495272B publication Critical patent/TWI495272B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1803—Error detection or correction; Testing, e.g. of drop-outs by redundancy in data representation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • H03M13/112—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule with correction functions for the min-sum rule, e.g. using an offset or a scaling factor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3746—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/10675—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control
    • G11B2020/10722—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control wherein the size of the buffer is variable, e.g. by adding additional memory cells for coping with input streams that have high bit rates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/1075—Data buffering arrangements, e.g. recording or playback buffers the usage of the buffer being restricted to a specific kind of data
    • G11B2020/10759—Data buffering arrangements, e.g. recording or playback buffers the usage of the buffer being restricted to a specific kind of data content data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
    • G11B2020/1265—Control data, system data or management information, i.e. data used to access or process user data
    • G11B2020/1287—Synchronisation pattern, e.g. VCO fields
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
    • G11B2020/1289—Formatting of user data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/185—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using an low density parity check [LDPC] code

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

於讀取資料處理系統中作動態縮放的系統與方法
本發明有關於偵測且/或解碼資訊之系統及方法，特別是有關於執行多重資料偵測及解碼處理之系統及方法。
已經發展出各種資料轉換系統，包括儲存系統、蜂巢式電話系統及無線電傳送系統。在每一系統中，資料經由某些媒體，而自一發送器傳送至一接收器。例如，在儲存系統中，資料經由一儲存媒體，而自一發送器(即寫入功能)發送至一接收器(即讀取功能)。任何傳送之效率係受到各種不同因素所導致的任何資料損失而影響。某些例子中，使用編碼/解碼程序以增強偵測資料錯誤及更正此類資料錯誤的能力。例如，可執行簡單的資料偵測及解碼，然而，此簡單的處理經常缺乏收斂經過更正的資料流的能力。
為了提高收斂的能力，不同的已經存在的處理係利用二個或多個偵測及解碼重複法。請翻至圖1，描述二階段資料偵測及解碼電路100之例示性先前技術。二階段資料偵測及解碼電路100接收施加於偵測器110的資料輸入105。來自偵測器110之硬性及軟性輸出被送至LDPC解碼器115。輸入105經由緩衝130而前饋至另一偵測器120。偵測器120使用輸出105及LDPC解碼器115之軟性輸入，以執行額外的資料偵測處理。來自偵測器120之硬性及軟性輸出被送至用以執行第二解碼處理之LDPC解碼器125，而提供輸出135。由偵測器110及LDPC解碼器115所提供的初次偵測及解碼沒有收斂，由偵測器120及LDPC解碼器125所提供的接續偵測及解碼，則提供收斂的額外機會。在這些系統中，設計不同的純量值進入系統，以整理在該處理的各種階段之間的資料。這些純量值係於設計時被固定，或是於系統被配置於儲存媒體時可以被調整的可程式化靜態值。在某些例子中，然而，自一階段至另一階段的資料之飽和將限制該系統之性能。
因此，至少對於前述的理由而言，需要有先進系統以及資料處理方法的技藝。
本發明係有關於偵測資訊且/或解碼資訊之系統及方法，特別是關於執行重複資料的解碼且/或偵測之系統及方法。
本發明不同的實施例提供資料處理系統。這樣的資料處理系統包括一解碼器電路，提供經過解碼的輸出，以及根據部份的經過解碼的輸出，而決定第一動態縮放值及第二動態縮放值之動態純量值計算電路。一第一乘法器電路將該經過解碼的輸出與該第一動態縮放值相乘，而提供第一經過縮放的輸出。一偵測器電路接收該第一經過縮放的輸出，而提供經過偵測的輸出。一第二乘法器電路將該經過偵測的輸出與該第二動態縮放值相乘，而提供一第二經過縮放的輸出。
在前述實施例的某些實例中，該動態純量值計算電路決定該經過解碼的輸出中的一飽和輸出之數量。在某些例子中，當該飽和輸出之數量超過一閾值(threshold)時，該第一動態縮放值被設定為第一內定值；當該飽和輸出之數量小於一閾值時，該第一動態縮放值被設定為一最小值；當該飽和輸出之數量超過該閾值時，該第二動態縮放值被設定為第二內定值，且當飽和輸出之數量小於一閾值時，該第二動態縮放值被設定為一最大值。在其他例子中，當具有一飽和輸出之數量超過一閾值時，為超過邊界之情形；決定對應於連續超過邊界之情形之數量的一索引；其中該第一動態縮放值被設定為對應於該索引的第一純量值；且該第二動態縮放值被設定為對應於該索引的第二純量值。在某些這樣的例子中，在一查找表中維持該第一純量值及該第二純量值，且該索引為進入該查找表的指標。在其他例子中，決定對應於該飽和輸出之數量的索引；該第一動態縮放值被設定為對應於該索引的第一純量值；且該第二動態值被設定為對應於該索引的第二純量值。在某些這樣的例子中，在一查找表中維持該第一純量值及該第二純量值，且該索引為進入該查找表的指標。
在前述實施例的其他實例中，該動態純量值計算電路決定出表示於該經過解碼的輸出中的一違反檢查之數量。在某些例子中，當該違反檢查之數量小於第一閾值時，該第一動態縮放值被設定為第一內定值；當該違反檢查之數量大於該第一閾值時，該動態縮放值被設定為一最小值；當該違反檢查之數量小於第二閾值時，該第二動態縮放值被設定為第二內定值，且當該違反檢查之數量大於該第二閾值時，該第二動態縮放值被設定為一最大值。在其他例子中，在其他例子中，當具有違反檢查之數量小於一閾值時，為超過邊界之情形；決定對應於連續超過邊界之情形之數量的一索引；其中該第一動態縮放值被設定為對應於該索引的第一純量值；且該第二動態縮放值被設定為對應於該索引的第二純量值。在某些這樣的例子中，在一查找表中維持該第一純量值及該第二純量值，且該索引為進入該查找表的指標。
本發明的其他實施例提供資料處理的方法。該方法包括提供一解碼器電路(用以接收第一輸入並提供經過解碼的輸出)，以及一偵測器電路(用以接收第二輸入並提供經過偵測的輸出)。該方法進一步包括以部份的經過解碼的輸出為基準，而動態地決定第一縮放值及第二縮放值將該經過解碼的輸出與該第一縮放值相乘，以產出該第二輸出；且將該經過偵測的輸出與該第二縮放值相乘，以產出一乘積輸出。
而本發明的其他實施例提供磁碟驅動系統。這樣的磁碟驅動系統包括一儲存媒體，以及一讀取通道裝置，用以接收來自該儲存媒體的資料。該讀取通道裝置包括一解碼器電路，提供經過解碼的輸出，以及一動態純量值計算電路，根據至少部份的經過解碼的輸出，而決定出第一動態縮放值以及第二動態縮放值。第一乘法器電路將該經過解碼的輸出與該第一動態縮放值相乘，而提供第一經過縮放的輸出。一偵測器電路接收該第一經過縮放的輸出，而提供經過偵測的輸出。第二乘法器電路將該經過偵測的輸出與該第二動態縮放值相乘，而提供第二經過縮放的輸出。
本發明內容僅提供本發明的某些實施例的一般的綱要。自以下的實施方式、申請專利範圍、附圖說明以後，本發明許多其他的目的、特徵、優點以及其他實施例將會更加清楚。
本發明係有關於偵測資訊且/或解碼資訊的系統及方法，特別是有關於執行重複資料的解碼且/或偵測之系統及方法。
本發明的不同的實施例提供用以解碼的壓縮硬體的解決方案，其適合於讀取通道、無線傳輸以及其他應用。這樣的解碼/偵測電路系統包括一軟性決定解碼器(soft decision decoder)，其提供資料至一資料偵測器。藉由第一純量值縮放在被送至該資料偵測器之前的來自該軟性決定解碼器的輸出，且藉由第二純量值縮放該資料偵測器的輸出。根據該軟性決定解碼器之輸出而動態地計算該第一純量值及該第二純量值。作為一個優點，這樣的途徑可以用於減少飽和值，藉此增加該解碼/偵測電路系統向所要的結果收斂的可能性。飽和值為一相等於或超過一最大值的解碼器電路所提供的軟性決定的數量。
請翻至圖2，一資料處理電路200，包括動態純量值，其係根據本發明的一個或多個實施例而加以描繪。資料處理電路200包括一系列的資料偵測器電路，以及提供經接收的資料輸入的多重通路處理的資料解碼器電路。特別地，資料輸入201係藉由一資料偵測器電路210所接收。資料偵測器電路210可以是習知技術中的任何資料偵測電路。例如，在本發明一特定的實施例中，資料偵測器電路210為習知技術中的最大後置機率(maximum a posteriori,MAP)偵測器。根據此處的內容，熟習該項技藝者當可知，可以使用關於本發明不同實施例的各種其他類型的偵測器電路且/或演算法。資料偵測器電路210於資料輸入205執行資料偵測處理，而提供經過偵測的輸出213。
使用一乘法器電路212將經過偵測的輸出213與一縮放因數214(α)相乘。來自乘法器電路212之乘積輸出211被送至一解碼器電路215。解碼器電路215可以是能夠應用一解碼演算法而接收輸入的任何電路。在本發明某些特定的實施例中，解碼器電路215為習知技術中的低密度同位檢查(low density parity check,LDPC)解碼器電路。根據此處之內容，熟習該項技藝者當可知，可以使用關於本發明不同實施例的各種解碼器電路。縮放因數214為一靜態值，或是於設計時間時選定，或是於可程式化的配置資料處理電路200的時間選定。縮放因數214被設計成用以縮放經過偵測的輸出214，以維持在未飽和區域中解碼器電路215的運作。
解碼器電路215提供經過解碼的輸出218。使用一乘法器電路217將經過解碼的輸出218與一動態縮放因數264(β)相乘。來自乘法器電路217之乘積輸出216被送至使用原始輸入205的資料偵測器電路220，藉由延遲電路250而加以延遲，以即時地將原始輸入205與乘積輸出216對齊。資料偵測器電路220可以是習知技術中任何資料偵測電路。例如，在本發明的一個特別實施例中，資料偵測器電路220為習知技術中的最大後置機率(maximum a posteriori,MAP)偵測器。根據此處所提供的內容，熟習該項技藝者當可知，可以使用關於本發明不同的實施例的各種其他類型的偵測器電路且/或演算法。資料偵測器電路220於乘積輸出216執行資料偵測處理，而提供經過偵測的輸出223。
使用一乘法器電路222，將經過偵測的輸出223與一縮放因數262(α)相乘。來自乘法器電路222之乘積輸出221被送至一解碼器電路225。一動態純量值計算電路260使用經過解碼的輸出218，而計算縮放因數264及縮放因數262。特別地，動態純量值計算電路260藉由解碼器電路215所處理的編碼字元，而接收仍然違反同位檢查的數量之指示。此處稱此數量為違反計數(violation count)。進一步，動態純量值計算電路260在飽和的經過解碼的輸出中計算位元週期的數量(即，具有相等於可達到的最大值的值)。此值稱為飽和計數(saturation count)。動態純量值計算電路260將該違反計數與一閾值292做比較，且將該飽和計數與另一閾值294做比較。在某些實施例中，閾值292及閾值294兩者均為可程式化。當該違反計數小於該閾值292，或是當該飽和計數大於閾值294，縮放因數262及縮放因數264之值會被更新。以下的虛擬碼描述該更新條件：
在一例示性例子中，無論何時具有顯著的飽和軟性決定的數量時，才要做縮放因數262及縮放因數264的動態修正。
無論何時需要更新時，可以用取決於特定執行方式的各種方法的其中之一，而更新縮放因數262及縮放因數264。最初地，縮放因數262及縮放因數264被設定為相等於內定值。以下的虛擬碼描述初始條件：
Scaling Factor 264=βdefault ;and Scaling Factor 262=αdefault .
該內定值βdefault 及αdefault 很難於設計時間時被編碼，或考慮到取決於資料處理電路200的特定配置的更新，而為可程式化的。可以選定該內定值βdefault 及αdefault ，以提供僅具有最小飽和的較佳效能。在一實施例中，關於更新縮放因數262及縮放因數264之值的決定，根據以下的虛擬碼，縮放因數262及縮放因數264被修正為最小值的縮放因數：
βminimum 及αminimum 之值很難在設計時間時被編碼，或考慮到取決於資料處理電路200的特定配置的更新，而為可程式化的。可以選定該內定值βminimum 及αminimum ，以提供較佳效能，但是要設定成避免該內定縮放值所允許的某些飽和值。與動態純量值計算電路260有關的其他縮放因數262及縮放因數264的動態修正的例子，將於以下討論。
解碼器電路225可以為能夠應用一解碼演算法的任何電路，以接收輸入。在本發明的某些特定實施例中，解碼器電路225為習知技術中的低密度同位檢查(LDPC)解碼器電路。根據此處提供的內容，熟習該項技藝者當可知，可以使用關於本發明不同實施例的各種的解碼器電路。解碼器電路225提供經過解碼的輸出228。使用一乘法器電路227將經過解碼的輸出228與一動態縮放因數269(βy )相乘。來自乘法器電路227之乘積輸出226被送至使用原始輸入205的資料偵測器電路230，藉由延遲電路252而加以延遲，以即時地將原始輸入205與乘積輸出226對齊。資料偵測器電路230可以是習知技術中的任何資料偵測器電路。例如，在本發明的一個特別的實施例中，資料偵測器電路230為習知技術中的最大後置機率(MAP)偵測器。根據此處提供的內容，熟習該項技藝者當可知，可以使用關於本發明不同實施例的各種其他類型的偵測器電路且/或演算法。資料偵測器電路230使用乘積輸出226而執行資料偵測處理，而提供經過偵測的輸出233。使用乘法器電路232將經過偵測的輸出233與一縮放因數267(αy )相乘。來自乘法器電路232之乘積輸出231被送至解碼器電路235。解碼器電路235可以是能夠將解碼演算法應用至已經接收的輸出的任何電路。在本發明某些特定的實施例中，解碼器電路235為習知技術中的低密度同位檢查(LDPC)解碼器電路。根據此處提供的內容，熟習該項技藝者當可知可以使用關於本發明的不同實施例的各種解碼器電路。使用LDPC解碼器235將乘積輸出231解碼，以提供最後的輸出240。
一動態純量值計算電路270使用經過解碼的輸出228，而計算縮放因數269及縮放因數267。除了考慮到各種增量的操作模式，動態純量值計算電路270接收來自動態純量值計算電路260之前饋訊號263以外，動態純量值計算電路270的運作相似於動態純量值計算電路260。特別地，動態純量值計算電路270接收經過解碼的輸出228，且以上述為基礎，而決定縮放因數267及縮放因數269的更新是否發生。相似於動態純量值計算電路260，當該違反計數(來自經過解碼的輸出228)小於閾值292，或是該飽和計數(來自該經過解碼的輸出228)大於閾值294時，會完成更新。以下的虛擬碼描述該更新的條件：
在一例示性例子中，無論何時有顯著的飽和軟性決定的數量時，才要做縮放因數262即縮放因數264的動態修正。
當完成更新時，可以使用上述有關於動態純量值計算電路260的途徑而加以完成。最初地，縮放因數267及縮放因數269被設定為相等於內定值。以下的虛擬碼描述最初的條件：
又，該內定值βdefault 及αdefault 很難在設計時間時被編碼，或考慮到取決於資料處理電路200的特定配置的更新，而為可程式化的。可以選定該內定值βdefault 及αdefault ，以提供僅具有最小飽和的較佳效能。在一實施例中，關於更新縮放因數262及縮放因數264之值的決定，根據以下的虛擬碼，縮放因數262及縮放因數264被修正為最小值的縮放因數：
又，βdefault 及αdefault 之值很難在設計時間時被編碼，或考慮到取決於資料處理電路200的特定配置的更新，而為可程式化的。可以選定該內定值βminimum 及αminimum ，以提供較佳效能，但是要設定成避免內定縮放值所允許的某些飽和值。
縮放因數267及縮放因數269的動態修正的其他例子涉及使用前饋訊號263。這種途徑根據動態純量值因數電路260之結果，而考慮縮放因數267及縮放因數269之修正。例如，於每一連續的時間指出更新的需求時，而遞增地修正縮放因數262及縮放因數264、縮放因數267以及縮放因數269之值。因此，例如，在指出更新的地方，動態純量值計算電路260根據i=1的增量值，而選定縮放因數262及縮放因數264之值，且宣告前饋訊號263至動態純量值計算電路270。在根據經過解碼的輸出228而維持更新條件之處，為了縮放因數267及縮放因數269的下一次的增量值，而選定增量值i=2。為此，可使用包括縮放因數262及縮放因數264而以i為索引的連續值的查找表；且縮放因數267及縮放因數269亦以i為索引。該查找表可以於設計時間被定義或為可程式化的。以下虛擬碼描述縮放因數262及縮放因數264、縮放因數267及縮放因數269的遞增修正：
在此例子中，β(i+1)大於β(i)，且α(i+1)小於α(i)。如此，可根據先前之結果而遞增地修正縮放因數262及縮放因數264、縮放因數267及縮放因數269之值。
而在另一實施例中，於每一連續的時間指出更新的需求時，而遞增地修正縮放因數262及縮放因數264、縮放因數267以及縮放因數269之值，該增量值之大小不是藉由該增量值中的預先定義的增加所控制(例如自1至2增加I)，而是藉由對應於特定階段的飽和計數之值的遞增的增加所控制的。為此，可使用包括縮放因數262及縮放因數264而以I作為索引的連續值之查找表；縮放因數267及縮放因數269亦同樣以i作為索引。以下虛擬碼描述縮放因數262及縮放因數264、縮放因數267及縮放因數269之遞增修正：
又，β(i+1)大於β(i)，且α(i+1)小於α(i)。如此，可根據先前之結果及該經過偵測的飽和數量的大小，而增量地修正縮放因數262及縮放因數264之值。
請翻至圖3a，根據本發明之不同的實施例，顯示包括動態純量值的佇列偵測及解碼電路300。佇列偵測及解碼電路300包括饋入至一通道偵測器309的資料輸入305。在某些實施例中，資料輸入305可來自一儲存媒體。在特定的例子中，是以有時稱為編碼字元的資料組或是資料集，而提供資料輸入305。在硬碟機的例子中，所接收的資料集為來自該硬碟機的儲存媒體的資料區段。根據此處提供之內容，熟習該項技藝者當可知根據本發明的不同實施例，可以處理其他資料輸入源及其他資料集。
通道偵測器309可以為任何類型的習知通道偵測器，包括(但不是受限於)一軟性輸出Viterbi演算法偵測器(soft output Viterbi algorithm,SOVA)或一最大後置機率(MAP)偵測器。根據此處提供之內容，熟習該項技藝者當可知根據本發明不同的實施例，可使用各種類的通道偵測器。此外，資料輸入305被送至一記憶體緩衝器313，該記憶體緩衝器313是設計成暫存資料輸入305所接收的多數資料集。可選定該記憶體緩衝器313之容量，以提供足夠的緩衝，使得經由資料輸入305提供的資料集維持可用，至少直到完成相同的資料集之第一次疊代處理，且經過處理的資料可在一佇列緩衝器349中取得，如以下更完整的說明。記憶體緩衝器313提供資料集至一通道偵測器317。相似於通道偵測器309，通道偵測器317可為任何類型的習知通道偵測器，包括(但不是受限於)一SOVA偵測器或是一MAP偵測器。又，根據此處提供之內容，熟習該項技藝者當可知根據本發明不同的實施例，可使用各種類的通道偵測器。
使用一乘法器電路391將通道偵測器309之輸出381與一縮放因數301(α)相乘。來自乘法器電路391之乘積輸出395被送至一交插器電路394。使用一乘法器電路393將通道偵測器317之輸出383與一動態縮放因數303(αx )相乘。來自乘法器電路393之乘積輸出397被送至另一交插器電路392。交插器電路394使用一乒乓緩衝器(ping pong buffer)396交插通道偵測器309之輸出，且交插器電路392使用一乒乓緩衝器398交插通道偵測器317之輸出。乒乓緩衝器396的其中之一個緩衝器暫存來自通道偵測器309的輸出的先前交插處理結果，並經由一多工器321而卸載至一LDPC解碼器337，而乒乓緩衝器396的其他緩衝暫存來自通道偵測器309的目前正在被交插處理的資料集。相似地，乒乓緩衝器398的其中之一個緩衝器暫存來自通道偵測器317的輸出的先前交插處理結果，並經由一多工器321而卸載至一LDPC解碼器337，而乒乓緩衝器398的其他緩衝器暫存來自通道偵測器317的目前正在被交插處理的的資料集。適當注意本發明之不同的實施例中，可以使用其他軟性決定資料解碼器代替LDPC解碼器337。
LDPC解碼器337能夠同時地解碼一個或多個資料集。如一例子，LDPC解碼器337可設計成將來自乒乓緩衝器396的交插的資料集解碼，將來自乒乓緩衝器398的交插的資料集解碼，或同時地將來自乒乓緩衝器396及乒乓緩衝器398的交插的資料集解碼。該經過解碼的資料或是作為硬性決定輸出341而提供，或是至一使用佇列緩衝器349的解交插器電路345，以將該經過解碼的資料解交插，並儲存該解交插的資料，直到通道偵測器可用於進一步的處理。
佇列緩衝器349的其中之一個緩衝暫存先前解交插處理的結果，且被卸載至通道偵測器317，而佇列緩衝器349的其他緩衝暫存目前正在解交插的經過解碼的資料集，且在佇列緩衝器349中的一個或多個其他的緩衝器，則保存等待藉由通道偵測器317進行處理的其他未經收斂的資料。來自佇列緩衝器349的未經收斂的資料，被解交插器345進行解交插，並被傳送至通道偵測器317，該通道偵測器已經存取記憶體緩衝器313中對應的資料集。特別地，使用一乘法器電路327，將來自解交插器345的該經過解交插的資料與一動態縮放因數307(βx )相乘，且乘法器329的乘積輸出被送至通道偵測器317。藉由通道偵測器317所執行的資料偵測，相似於藉由通道偵測器309所執行的資料偵測。或者，其中一資料集於LDPC解碼器中收斂，其作為硬性決定輸出341而提供至一解交插器電路357，該解交插器電路357解交插所接收的硬性決定輸出341，且儲存該經解交插的結果於一些記憶體緩衝器361的其中之一。最終，解交插器電路357提供儲存於記憶體緩衝器361中的該經解交插的資料，作為輸出371。
根據對應於個別的編碼字元的經過解碼的輸出385，為每一編碼字元計算動態縮放因數303及動態縮放因數307。在佇列緩衝器349的每一緩衝器包括一區域341，用以儲存個別的編碼字元的經過解碼的輸出385，且另一區域343用以儲存對應於個別的編碼字元的動態縮放因數303及動態縮放因數307。當該經過解碼的輸出自個別的佇列緩衝被拉出來進行解交插，並藉由通道偵測器317進行處理時，縮放因數303及縮放因數307之值自對應的緩衝佇列的區域341被拉出來，並藉由乘法器391及乘法器393用作乘法運算。
根據對應於個別的編碼字元的經過解碼的輸出385，動態純量值計算電路399，為每一個別的編碼字元而計算縮放因數303及縮放因數307之值。該經過計算的縮放因數被儲存至佇列緩衝區349中的緩衝器，該佇列緩衝區349對應於經過解碼的輸出385而計算該縮放因數。
使用經過解碼的輸出385，動態純量值計算電路399首先決定是否更新縮放因數303及縮放因數307之值。特別地，動態純量值計算電路399目前藉由LDPC解碼器電路337所處理的仍然違反的資料集，而接收同位檢查數量之指示。此處稱此數量為違反計數。進一步，動態純量值計算電路399在飽和的經過解碼的輸出385中計算位元週期之數量(即，具有相等於可達到的最大值的值)。此處稱此數量為飽和計數。動態純量值計算電路399比較該違反計數及一閾值323，且比較該飽和計數及另一閾值325。在某些實施例中，閾值323及閾值325均為可程式化的。當該違反計數小於閾值323，或當該飽和計數大於閾值325時，縮放因數303及縮放因數307之值會被更新。以下虛擬碼描述該更新條件：
在一例示性例子中，無論何時有顯著的飽和軟性決定的數量時，才要做縮放因數303及縮放因數307的動態修正。
無論何時需要更新時，可以用取決於特定執行方式的各種方法的其中之一，而更新縮放因數303及縮放因數307。最初地，縮放因數303及縮放因數307被設定為相等於內定值。以下的虛擬碼描述初始條件：
Scaling Factor 307=βdefault ;and Scaling Factor 303=αdefault.
該內定值βdefault 及αdefault 很難在設計時間時被編碼，或考慮到取決於佇列偵測及解碼電路300的特定配置的更新，而為可程式化的。可以選定該內定值βdefault 及αdefault ，以提供僅具有最小飽和的較佳效能。在一實施例中，關於更新縮放因數303及縮放因數307之值的決定，根據以下的虛擬碼，縮放因數303及縮放因數307被修正為最小值的縮放因數：
βmaximum 及αminimum 之值很難在設計時間時被編碼，或考慮到取決於資料處理電路200的特定配置的更新，而為可程式化的。可以選定該內定值βminimum 及αminimum ，以提供較佳效能，但是要設定成避免內定縮放值所允許的某些飽和值。
在另一實施例中，於每一連續時間指出更新的需求時，而遞增地修正縮放因數303、縮放因數307之值。為此，可使用包括以I作為索引的縮放因數303及縮放因數307的連續值之查找表。該查找表可於設計時間時被定義，或為可程式化的。以下虛擬碼描述縮放因數303及縮放因數307之遞增修正：
在此例子中，β(i+1)大於β(i)，且α(i+1)小於α(i)。如此，可遞增地修正縮放因數303及縮放因數307之值，直至達到工作限度。
而在另一實施例中，於每一連續時間指出更新的需求時，而遞增地修正縮放因數303、縮放因數307之值，該增量值之大小不是藉由一計數器所控制，而是藉由該飽和計數之值所控制。為此，可使用包括以i作為索引的縮放因數303及縮放因數307的連續值之查找表。該查找表可於設計時間時被定義，或為可程式化的。以下虛擬碼描述縮放因數303及縮放因數307之遞增修正：
又，β(i+1)大於β(i)，且α(i+1)小於α(i)。如此，可使用對應於由經過解碼的輸出385所通報的飽和輸出之數量的一增量值，而遞增地修正縮放因數303及縮放因數307之值。
佇列偵測/解碼電路300考慮取決於被引進的資料的偵測及解碼重複的變數的效能。進一步，在某些例子中，經由使用佇列偵測/解碼電路300，可達成可觀的節能。更進一步，在某些例子中，考慮到增加的處理量，在存在大量的第一重複資料收斂之處，當不需要多重重複時，可使用一較快的LDPC解碼器。更進一步，藉由允許通報LDPC解碼器337的結果為失序，上游之處理不需等待下游之處理結束。可藉由佇列偵測/解碼電路300或藉由輸出371的下游接受器(recipient)而重新整理該失序結果。此外，可以動態地更新縮放因數303及縮放因數307，以增加所執行的解碼及偵測處理之效能，且藉此提供早期收斂的能力。根據此處提供之內容，熟習該項技藝者當可知，透過本發明的一個或多個的實施例之實行，可達成各種其他的優點。
請翻至圖3b，根據本發明其他的實施例，顯示包括動態純量值的另一個佇列偵測及解碼電路801。佇列偵測及解碼電路801實質上與佇列偵測及解碼電路800相同。其不同處為，在佇列緩衝區349中的每個緩衝器均包括區域341，係用以儲存個別的編碼字元的經過解碼的輸出385，以及其他用以儲存來自經過解碼的輸出385的違反計數的區域843。當選定特定的佇列緩衝區349做為額外的處理時，可使用此違反計數。來自區域843的個別的違反計數849被送至一動態純量值計算電路899。與佇列偵測及解碼電路300相比較，在解交插器345接收該輸出之前的動態純量值計算電路399之處，動態純量值計算電路899接收解交插器345之輸出。在應用縮放因數303及縮放因數307至在佇列緩衝區349中所選定的緩衝器的資料之前，動態純量值計算電路計算縮放因數303及縮放因數307之值。在某些例子中，僅使用一違反計數，以決定是否要動態地修正縮放因數303及縮放因數307。在此例子中，以下虛擬碼描述該更新條件：
可使用此處討論的任何途徑而完成更新該縮放因數。
請翻至圖4，根據本發明某些實施例，顯示使用動態縮放因數的資料處理之方法之流程圖500。跟隨流程圖500，接收一資料輸入(區塊520)。該資料輸入可以是(但不是受限於)來自一磁性讀取媒體所接收的連續資料位元，或是來自一傳輸通道所接收的位元。根據此處提供的內容，熟習該項技藝者當可知，所接收資料輸入的各種來源及格式。所接收資料的取樣儲存在一緩衝器中，且為之後的處理而保留(區塊525)。對於所接收的資料執行資料偵測處理(區塊555)。將產生的經過偵測的資料與一縮放因數(α)相乘(區塊557)，且將該乘法運算的乘積進行交插(區塊560)，且將經過交插的資料解碼(區塊565)。之後決定是否收斂該解碼過程(區塊545)，且是否具有足夠的重新處理該資料的可用緩衝器(區塊550)。
其中，或是收斂該解碼處理(區塊545)，或是具有足夠的緩衝可用(區塊550)，該經過解碼的資料被解交插(區塊570)，且被儲存至一緩衝器中(區塊575)。該緩衝器包括已經成為可用的失序的不同的結果，且隨著這樣的不同的結果在緩衝器中被重新整理，以呈現原始所接收的對應的資料輸入的順序。之後決定在緩衝區中的完整的時間集合是否可用(區塊585)。一完整的時間集合包括經過給定的一段時間後的對應於所接收的輸入的每個結果。因此，例如，其中，第一結果被延遲，而通報後來的二個結果，一旦在緩衝器中的該第一結果終於為可用時，則存在該三個結果的完整時間集合。當注意在本發明的某些實施例中，通報失序的結果至一接受器。在這些例子中，不需要重新排列結果，或決定是否有完整的時間集合可用。當有一完整的時間集合為可用(區塊585)，或在不考慮順序而接收時間集合的情況下，而通報該結果之處，輸出該結果至一接受器(區塊590)。
或者，該解碼處理未能收斂(區塊545)，且具有足夠的緩衝器可用(區塊550)，則重複偵測及解碼的處理。特別地，根據經過解碼的資料而計算縮放因數(αx 及βx )(區塊502)。可使用以下關於圖5a至5c所描述的其中之一的途徑，而計算該縮放因數。該經過解碼的資料亦被解交插(區塊505)，且產生經過解交插的資料，與最近經過計算的對應的縮放因數一起被儲存在一緩衝器中(區塊510)。自該緩衝器取得該資料，且與該縮放因數(βx )相乘(區塊512)。一旦該資料偵測器為可用時，與該縮放因數相乘的該經過解交插的資料與資料輸出的對應取樣相對齊(區塊515)。提供該經過解交插的資料及對應的取樣資料輸入至該資料偵測器，該資料偵測器使用在早期相同資料輸入中所發展出的軟性輸入(區塊555，560，545，550，505，510，515)，於原始儲存的資料輸入取樣(區塊525)上，執行隨後的資料偵測(區塊530)。將該資料偵測處理的結果進行交插(區塊535)，且將該經過交插的資料解碼(區塊540)。此時，決定且通報資料偵測及解碼處理是否未能收斂(區塊545)，或者通報該結果是否收斂(區塊545)。
請翻至圖5a至5c，根據本發明不同的實施例，顯示動態地計算縮放因數的三個不同的途徑。以下圖5a的流程圖700，每次完成一解碼過程，則決定該違反計數是否小於第一閾值(即閾值A)(區塊701)，或該飽和計數是否大於第二閾值(即閾值B)(區塊703)。其中任一為真(區塊701,703)，則更新該縮放因數(區塊707)。特別地，根據以下方程式更新該縮放因數：
β Scaling Factor=βmaximum ;and α Scaling Factor=αmaximum .
在其他情況下，不需要更新(區塊701，703)，根據以下的方程式，將縮放因數設定為內定水準(區塊705)：
β Scaling Factor=βdefault ;and α Scaling Factor=αdefault .
跟隨圖5b的流程圖，每次完成一解碼過程，則決定該違反計數是否小於第一閾值(即閾值A)(區塊711)，或該飽和計數是否大於第二閾值(即閾值B)(區塊713)。其中任一為真(區塊711，713)，則使用索引(i)自一查找表中存取遞增的縮放資料(區塊717)。之後使用該索引自該查找表中拉出該縮放因數(區塊719)。特別地，根據以下方程式更新該縮放因數：
β Scaling Factor=β(i);and α Scaling Factor=α(i).
β(i+1)大於β(i)，且α(i+1)小於α(i)。在其他情況下，不需要更新(區塊711，713)，根據以下的方程式，將縮放因數設定為內定水準(區塊715)：
β Scaling Factor=βdefault ;and α Scaling Factor=αdefault .
跟隨圖5c的流程圖720，每次完成一解碼處理，則決定該違反計數是否小於第一閾值(即閾值A)(區塊721)，或該飽和計數是否大於第二閾值(即閾值B)(區塊723)。其中任一為真(區塊721，723)，則計算對應於該飽和計數的索引(區塊727)。在某些例子中，該索引為該飽和計數與一純量值相乘，且提高至下一個整數。之後使用該索引自該查找表中拉出該縮放因數(區塊729)。特別地，根據以下方程式更新該縮放因數：
β Scaling Factor=β(index);and α Scaling Factor=α(index).
β(i+1)大於β(i)，且α(i+1)小於α(i)。在其他情況下，不需要更新(區塊711，713)，根據以下的方程式，將該縮放因數設定為內定水準(區塊715)：
β Scaling Factor=βdefault ;and α Scaling Factor=αdefault .
跟隨圖5d的流程圖820，每次完成一解碼過程，則決定該違反計數是否小於一閾值(區塊821)。其中為真(區塊821)，則計算縮放因數(βx ，αx )(區塊829)。在其他情況下，不需要更新(區塊821)，根據以下的方程式，將該縮放因數設定為內定水準(區塊825)：
β Scaling Factor=βdefault ;andα Scaling Factor=αdefault.
請翻至圖6，一儲存系統600，根據本發明不同的實施例，包括具有輔助解碼的硬性決定的讀取通道610。儲存系統600可以是，例如一硬碟機。讀取通道610可包括(旦不是受限於)資料處理編解碼器，其相似於上文關於圖2或圖3中描述的包括動態純量值計算的編解碼器。在某些例子中，該資料編解碼器的運作，相似於圖4中所描述的編解碼器的運作。
儲存系統600亦包括一前置放大器670、一介面控制器620、一硬碟控制器666、一馬達控制器668、一轉軸馬達672、一磁碟盤678，及一讀取/寫入磁頭組件676。介面控制器620控制自/至磁碟盤678的資料的定址及計時。當讀取/寫入磁頭組件676被適當地定位在該磁碟盤678上方時，在該磁碟盤678上的資料，是由可藉由該讀取/寫入磁頭組件676而偵測的磁訊號組所組成。在一實施例中，磁碟盤678包括根據垂直記錄方法(perpendicular recording scheme)而記錄的磁訊號。例如，該磁訊號可以是縱向記錄訊號或是垂直記錄訊號。
在典型的讀取操作中，讀取/寫入磁頭組件676是藉由馬達控制器668而正確地定位在磁碟盤678上的所要的資料軌道上。該合適的資料軌道是經由介面控制器620所接收的位址而加以定義。馬達控制器668在硬碟控制器666的指示下，藉由移動讀取/寫入磁頭組件676至磁碟盤678上的合適的資料軌道上，將關於磁碟盤678的讀取/寫入磁頭組件676加以定位，且驅動轉軸馬達672。轉軸馬達672以一決定的旋轉速率(RPMs)旋轉磁碟盤678。一旦將讀取/寫入磁頭組件676定位至鄰近於合適的資料軌道，當磁碟盤678藉由轉軸馬達672而旋轉時，藉由讀取/寫入磁頭組件676傳送在磁碟盤678上的代表資料的磁性訊號。提供該被傳送的磁訊號，作為代表在磁碟盤678上的磁性資料的連續、微小的類比訊號。經由前置放大器670將來自讀取/寫入磁頭組件676的微小的類比訊號轉移至讀取通道610。前置放大器670可用於放大自磁碟盤678存取的該微小的類比訊號。依次，讀取通道模組610將所接收的類比訊號解碼及數位化，以重新產生原始地被寫入至磁碟盤678的資訊。該解碼處理包括硬性決定輔助，其在某些例子中，可限制需要收斂處理的量，且在其他的例子中，可允許在其他情況下不可能的收斂。提供該讀取資料為讀取資料603。寫入操作實質上為前導讀取操作的相反，該前導讀取操作使用提供至讀取通道模組610的寫入資料601。之後該資料被編碼，且被寫入至磁碟盤678。
總之，本發明提供先進的系統、裝置、方法以及用以執行資料解碼且/或偵測的安排。本發明一個或多個實施例的詳細描述已如上所述，在不違反本發明之精神之下，對於熟習該項技藝者而言，不同的替代物、修正項及均等物為顯而易見的。例如，本發明一個或多個實施例可被應用至不同的資料儲存系統及數位通訊系統，例如，磁帶錄音系統、光碟機、無線系統，及數位用戶線路系統。因此，當不能以上述的描述限定本發明之範圍。
100．．．二階段資料偵測及解碼電路
105．．．輸入
110．．．偵測器
115．．．解碼器
120．．．偵測器
125．．．解碼器
130．．．緩衝
135．．．輸出
200．．．資料處理電路
201．．．資料輸入
205．．．資料輸入
210．．．資料偵測器電路
211．．．乘積輸出
212．．．乘法器電路
213．．．經過偵測的輸出
214．．．縮放因數
215．．．解碼器電路
216．．．乘積輸出
217．．．乘法器電路
218．．．經過解碼的輸出
220．．．偵測器電路
221．．．乘積輸出
222．．．乘法器電路
223．．．經過偵測的輸出
225．．．解碼器電路
226．．．乘積輸出
227．．．乘法器電路
228．．．經過解碼的輸出
230．．．資料偵測器電路
231．．．乘積輸出
232．．．乘法器電路
233．．．經過偵測的輸出
235．．．解碼器電路
240．．．輸出
250．．．延遲電路
252．．．延遲電路
260．．．動態純量值計算電路
262．．．縮放因數
263．．．前饋訊號
264．．．縮放因數
267．．．縮放因數
269．．．縮放因數
270．．．動態純量值計算電路
292．．．閾值
294．．．閾值
300．．．佇列偵測及解碼電路
301．．．縮放因數
303．．．縮放因數
305．．．資料輸入
307．．．縮放因數
309．．．通道偵測器
313．．．記憶體緩衝
317．．．通道偵測器
321．．．多工器
323．．．閾值
325．．．閾值
337．．．解碼器
341．．．硬性決定輸出
341．．．區域
345．．．解交插器
349．．．佇列緩衝器
357．．．解交插電路
361．．．記憶體緩衝
371．．．輸出
381．．．輸出
383．．．輸出
385．．．經過解碼的輸出
391．．．乘法器電路
392．．．交插器電路
393．．．乘法器電路
394．．．交插器電路
395．．．乘積輸出
396．．．乒乓緩衝器
397．．．乘積輸出
398．．．乒乓緩衝器
399．．．動態純量值計算電路
801．．．佇列偵測及解碼電路
843．．．區域
849．．．違反計數
899．．．動態純量值計算電路
500．．．流程圖
502．．．區塊
505．．．區塊
510．．．區塊
512．．．區塊
515．．．區塊
520．．．區塊
525．．．區塊
530．．．區塊
532．．．區塊
535．．．區塊
540．．．區塊
545．．．區塊
550．．．區塊
557．．．區塊
560．．．區塊
565．．．區塊
570．．．區塊
575．．．區塊
580．．．區塊
585．．．區塊
590．．．區塊
700．．．流程圖
701．．．區塊
703．．．區塊
705．．．區塊
707．．．區塊
710．．．流程圖
711．．．區塊
713．．．區塊
715．．．區塊
717．．．區塊
719．．．區塊
720．．．流程圖
721．．．區塊
723．．．區塊
725．．．區塊
727．．．區塊
729．．．區塊
820．．．流程圖
821．．．區塊
825．．．區塊
829．．．區塊
600．．．儲存系統
601．．．寫入資料
603．．．讀取資料
610．．．讀取通道
620．．．界面控制器
666．．．硬碟控制器
668．．．馬達控制器
670．．．前置放大器
672．．．主軸馬達
676‧‧‧讀取/寫入磁頭組件
678‧‧‧磁碟盤
藉由參閱在說明書的剩餘部份中所描述的附圖，而對本發明的不同實施例有進一步的理解。在這些圖中，在數張圖中使用相似的參考號碼，以稱呼相似的構件。在某些實例中，由小寫字母所組成的下標與一參考號碼有關，標示數個相似構件的其中之一。當參閱沒有說明的下標的參考號碼時，是提及所有這些數個相似構件。
圖1描繪二階段資料偵測及解碼系統之先前技術；
圖2根據本發明的一個或多個實施例，描繪包括動態純量值之資料處理電路；
圖3a根據本發明不同的實施例，顯示包括動態純量值之佇列偵測及解碼電路；
圖3b根據本發明不同的實施例，另一個包括動態純量值之佇列偵測及解碼電路；
圖4根據本發明的某些實施例，顯示使用動態縮放的資料處理方法的流程圖；
圖5a至5d根據本發明不同的實施例，顯示動態地計算縮放因數的不同途徑的四個流程圖；及
圖6根據本發明不同的實施例，顯示使用動態縮放的儲存系統。
200．．．資料處理電路
205．．．資料輸入
210．．．資料偵測器電路
211．．．乘積輸出
212．．．乘法器電路
213．．．經過偵測的輸出
214．．．縮放因數
215．．．解碼器電路
216．．．乘積輸出
217．．．乘法器電路
218．．．經過解碼的輸出
220．．．偵測器電路
221．．．乘積輸出
222．．．乘法器電路
223．．．經過偵測的輸出
225．．．解碼器電路
226．．．乘積輸出
227．．．乘法器電路
228．．．經過解碼的輸出
230．．．資料偵測器電路
231．．．乘積輸出
232．．．乘法器電路
233．．．經過偵測的輸出
235．．．解碼器電路
240．．．輸出
250．．．延遲電路
252．．．延遲電路
260．．．動態純量值計算電路
262．．．縮放因數
263．．．前饋訊號
264．．．縮放因數
267．．．縮放因數
269．．．縮放因數
270．．．動態純量值計算電路
292．．．閾值
294．．．閾值

Claims (20)

  1. 一種資料處理系統，該系統包含：一解碼器電路，其中該解碼器電路提供一經過解碼的輸出；一動態純量值(scalar)計算電路，其中該動態純量值計算電路至少部份地根據該經過解碼的輸出，而決定一第一動態縮放值(scaling value)及一第二動態縮放值；一第一乘法器電路，其中該第一乘法器電路將該經過解碼的輸出與該第一動態縮放值相乘，而提供一第一經過縮放的輸出；一偵測器電路，其中該偵測器電路接收該第一經過縮放的輸出，而提供一經過偵測的輸出；及一第二乘法器電路，其中該第二乘法器電路將該經過偵測的輸出與該第二動態縮放值相乘，而提供一第二經過縮放的輸出。
  2. 根據申請專利範圍第1項之資料處理系統，其中該動態純量值計算電路決定在該經過解碼的輸出中的一飽和輸出之數量。
  3. 根據申請專利範圍第2項之資料處理系統，其中，當該飽和輸出之數量超過一閾值時，該第一動態縮放值被設定為一第一內定值；其中，當該飽和輸出之數量小於該閾值時，該第一動態縮放值被設定為一最小值；其中，當該飽和輸出之數量超過該閾值時，該第二動態縮放值被設定為一第二內定值，且其中當該飽和輸出之數量小於該 閾值時，該第二動態縮放值被設定為一最大值。
  4. 根據申請專利範圍第2項之資料處理系統，其中當具有一飽和輸出之數量超過一閾值時，係超過邊界之情形；其中，決定對應於連續超過邊界之情形之數量的一索引；其中該第一動態縮放值被設定為對應於該索引的一第一純量值；且其中該第二動態縮放值被設定為對應於該索引的一第二純量值。
  5. 根據申請專利範圍第4項之資料處理系統，其中在一查找表中維持該第一純量值及該第二純量值，且其中該索引為進入該查找表之指標。
  6. 根據申請專利範圍第2項之資料處理系統，其中，決定對應於該飽和輸出之數量的索引；其中，該第一動態縮放值被設定為對應於該索引的第一純量值；且其中，該第二動態縮放值被設定為對應於該索引的第二純量值。
  7. 根據申請專利範圍第6項之資料處理系統，其中，在一查找表中維持該第一純量值及該第二純量值，且其中該索引為進入該查找表之指標。
  8. 根據申請專利範圍第1項之資料處理系統，其中該動態純量值計算電路決定出表示於該經過解碼的輸出中的一違反檢查之數量。
  9. 根據申請專利範圍第8項之資料處理系統，其中，當該違反檢查之數量小於一第一閾值時，該第一動態縮放值被設定為一第一內定值；其中，當該違反檢查之數量大於該第一閾值時，該第一動態縮放值被設定為一最小值 ；其中，當該違反檢查之數量小於一第二閾值時，該第二動態縮放值被設定為一第二內定值，且其中，當該違反檢查之數量大於該第二閾值時，該第二動態縮放值被設定為一最大值。
  10. 根據申請專利範圍第9項之資料處理系統，其中當具有一違反檢查之數量小於一閾值時，係超過邊界之情形；其中，決定對應於連續超過邊界之情形之數量的一索引；其中，該第一動態縮放值被設定為對應於該索引的一第一純量值；且其中，該第二動態縮放值被設定為對應於該索引的一第二純量值。
  11. 根據申請專利範圍第10項之資料處理系統，其中，在一查找表中維持該第一純量值及該第二純量值，且其中該索引為進入該查找表之指標。
  12. 根據申請專利範圍第1項之資料處理系統，其中該動態純量值計算電路決定在該經過解碼的輸出中的一飽和輸出之數量；且其中該動態純量值計算電路決定出代表於該經過解碼的輸出中的一違反檢查之數量。
  13. 一種資料處理之方法，該方法包含：提供一解碼器電路，其中該解碼器電路接收一第一輸入，而提供一經過解碼的輸出；提供一偵測器電路，其中該偵測器電路接收一第二輸入，而提供一經過偵測的輸出；至少部份地根據該經過解碼的輸出，而動態地決定一第一縮放值及一第二縮放值； 將該經過解碼的輸出與該第一縮放值相乘，以產生該第二輸入；且將該經過解碼的輸出與該第二縮放值相乘，以產生一乘積輸出。
  14. 根據申請專利第13項之方法，其中，動態地決定該第一縮放值及該第二縮放值，包括決定在該經過解碼的輸出中的一飽和輸出之數量。
  15. 根據申請專利第14項之方法，其中，當該飽和輸出之數量超過一閾值時，該第一動態縮放值被設定為一第一內定值；其中，當該飽和輸出之數量小於該閾值時，該第一動態縮放值被設定為一最小值；其中，當該飽和輸出之數量超過該閾值時，該第二動態縮放值被設定為一第二內定值，且其中，當該飽和輸出之數量小於該閾值時，該第二動態縮放值被設定為一最大值。
  16. 根據申請專利範圍第14項之方法，其中，當具有一飽和輸出之數量超過一閾值時，係超過邊界之情形；其中，決定對應於連續超過邊界之情形之數量的一索引；其中該第一動態縮放值被設定為對應於該索引的一第一純量值；且其中該第二動態縮放值被設定為對應於該索引的一第二純量值。
  17. 根據申請專利範圍第13項之方法，其中，動態地決定該第一縮放值及該第二縮放值，包括決定出表示於該經過解碼的輸出中的一違反檢查之數量。
  18. 根據申請專利範圍第17項之方法，其中，當該違反檢查之數量小於一第一閾值時，該第一動態縮放值被設定為一第一內定值；其中，當該違反檢查之數量大於該第一閾值時，該第一動態縮放值被設定為一最小值；其中，當該違反檢查之數量小於一第二閾值時，該第二動態縮放值被設定為一第二內定值，且其中，當該違反檢查之數量大於該第二閾值時，該第二動態縮放值被設定為一最大值。
  19. 根據申請專利範圍第17項之方法，其中當具有一違反檢查之數量小於一閾值時，係超過邊界之情形；其中，決定對應於連續超過邊界之情形之數量的一索引；其中該第一動態縮放值被設定為對應於該索引的一第一純量值；且其中該第二動態縮放值被設定為對應於該索引的一第二純量值。
  20. 一種磁碟驅動系統，該磁碟驅動系統包含：一儲存媒體；一讀取通道裝置，其接收來自(derived from)該儲存媒體之資料，其中該讀取通道裝置包括：一解碼器電路，其中該解碼器電路提供一經過解碼的輸出；一動態純量值計算電路，其中該動態純量值計算電路至少部份地根據該經過解碼的輸出，而決定一第一動態縮放值及一第二動態縮放值；一第一乘法器電路，其中該第一乘法器電路將該 經過解碼的輸出與該第一動態縮放值相乘，而提供一第一經過縮放的輸出；一偵測器電路，其中該偵測器電路接收該第一經過縮放的輸出，而提供一經過偵測的輸出；及一第二乘法器電路，其中該第二乘法器電路將該經過偵測的輸出與該第二動態縮放值相乘，而提供一第二經過縮放的輸出。
TW098119933A 2009-04-28 2009-06-15 於讀取資料處理系統中作動態縮放的系統與方法 TWI495272B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2009/041867 WO2010126482A1 (en) 2009-04-28 2009-04-28 Systems and methods for dynamic scaling in a read data processing system

Publications (2)

Publication Number Publication Date
TW201039568A TW201039568A (en) 2010-11-01
TWI495272B true TWI495272B (zh) 2015-08-01

Family

ID=43032422

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098119933A TWI495272B (zh) 2009-04-28 2009-06-15 於讀取資料處理系統中作動態縮放的系統與方法

Country Status (7)

Country Link
US (1) US8773790B2 (zh)
EP (1) EP2425430A4 (zh)
JP (1) JP5631977B2 (zh)
KR (1) KR20120012960A (zh)
CN (1) CN102265345B (zh)
TW (1) TWI495272B (zh)
WO (1) WO2010126482A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8250431B2 (en) * 2009-07-30 2012-08-21 Lsi Corporation Systems and methods for phase dependent data detection in iterative decoding
US8683306B2 (en) * 2010-01-04 2014-03-25 Lsi Corporation Systems and methods for data detection including dynamic scaling
US8854753B2 (en) 2011-03-17 2014-10-07 Lsi Corporation Systems and methods for auto scaling in a data processing system
US8693120B2 (en) 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing
US8887034B2 (en) 2011-04-15 2014-11-11 Lsi Corporation Systems and methods for short media defect detection
US8830613B2 (en) 2011-07-19 2014-09-09 Lsi Corporation Storage media inter-track interference cancellation
US8879182B2 (en) 2011-07-19 2014-11-04 Lsi Corporation Storage media inter-track interference cancellation
US8854754B2 (en) 2011-08-19 2014-10-07 Lsi Corporation Systems and methods for local iteration adjustment
US9026572B2 (en) 2011-08-29 2015-05-05 Lsi Corporation Systems and methods for anti-causal noise predictive filtering in a data channel
US8850276B2 (en) 2011-09-22 2014-09-30 Lsi Corporation Systems and methods for efficient data shuffling in a data processing system
US8862960B2 (en) 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US8749907B2 (en) * 2012-02-14 2014-06-10 Lsi Corporation Systems and methods for adaptive decoder message scaling
US20130232155A1 (en) * 2012-03-05 2013-09-05 Lsi Corporation Systems and Methods for Out of Order Data Reporting
US8743500B2 (en) * 2012-06-19 2014-06-03 International Business Machines Corporation Adaptive soft-output detector for magnetic tape read channels
US8797670B2 (en) * 2012-06-19 2014-08-05 International Business Machines Corporation Adaptive soft-output detector for magnetic tape read channels
US8743498B2 (en) * 2012-06-19 2014-06-03 International Business Machines Corporation Adaptive soft-output detector for magnetic tape read channels
CN103532568A (zh) * 2012-07-03 2014-01-22 联咏科技股份有限公司 迭代译码装置及其相关译码方法
US9112531B2 (en) 2012-10-15 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced local iteration randomization in a data decoder
US9009557B2 (en) 2013-01-21 2015-04-14 Lsi Corporation Systems and methods for reusing a layered decoder to yield a non-layered result
US8885276B2 (en) 2013-02-14 2014-11-11 Lsi Corporation Systems and methods for shared layer data decoding
US8930792B2 (en) 2013-02-14 2015-01-06 Lsi Corporation Systems and methods for distributed low density parity check decoding
US9214959B2 (en) 2013-02-19 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for skip layer data decoding
US9059742B1 (en) 2013-03-15 2015-06-16 Western Digital Technologies, Inc. System and method for dynamic scaling of LDPC decoder in a solid state drive
US9281843B2 (en) 2013-03-22 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for reduced constraint code data processing
US9274889B2 (en) 2013-05-29 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing using global iteration result reuse
US8917466B1 (en) 2013-07-17 2014-12-23 Lsi Corporation Systems and methods for governing in-flight data sets in a data processing system
US8817404B1 (en) 2013-07-18 2014-08-26 Lsi Corporation Systems and methods for data processing control
US8908307B1 (en) 2013-08-23 2014-12-09 Lsi Corporation Systems and methods for hard disk drive region based data encoding
US9400797B2 (en) 2013-09-17 2016-07-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for recovered data stitching
US9219503B2 (en) 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
US9323606B2 (en) 2013-11-21 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for FAID follower decoding
RU2014104571A (ru) 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7231577B2 (en) * 2003-02-26 2007-06-12 Qualcomm Incorporated Soft information scaling for iterative decoding
US20070297496A1 (en) * 2006-02-02 2007-12-27 Samsung Electronics Co., Ltd. Apparatus and method for iterative detection and decoding in multiple antenna system

Family Cites Families (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443721A (ja) 1990-06-11 1992-02-13 Matsushita Electric Ind Co Ltd ディジタル信号復号装置
US5612964A (en) 1991-04-08 1997-03-18 Haraszti; Tegze P. High performance, fault tolerant orthogonal shuffle memory and method
CA2067669C (en) 1991-04-30 1997-10-28 Akihisa Ushirokawa Method and apparatus of estimating data sequence transmitted using viterbi algorithm
US5278703A (en) 1991-06-21 1994-01-11 Digital Equipment Corp. Embedded servo banded format for magnetic disks for use with a data processing system
US5392299A (en) 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
US5317472A (en) 1992-03-17 1994-05-31 Schweitzer Engineering Laboratories, Inc. Apparatus for insuring the security of output signals from protective relays used in electric power systems
US5513192A (en) 1992-08-28 1996-04-30 Sun Microsystems, Inc. Fault tolerant disk drive system with error detection and correction
GB9317604D0 (en) 1993-08-24 1993-10-06 Philips Electronics Uk Ltd Receiver for ds-cdma signals
US5417500A (en) 1993-09-13 1995-05-23 Reliance Electric Industrial Company Bearing assembly utilizing improved clamping collar
ZA947317B (en) 1993-09-24 1995-05-10 Qualcomm Inc Multirate serial viterbi decoder for code division multiple access system applications
US5523903A (en) 1993-12-23 1996-06-04 International Business Machines Corporation Sector architecture for fixed block disk drive
US5550870A (en) 1994-03-02 1996-08-27 Lucent Technologies Inc. Viterbi processor
JPH07245635A (ja) 1994-03-04 1995-09-19 Sony Corp 信号点マッピング方法および信号点検出方法
EP0677967A3 (en) 1994-04-12 1997-07-23 Gold Star Co Viterbi decoder for high-definition television.
US5898710A (en) 1995-06-06 1999-04-27 Globespan Technologies, Inc. Implied interleaving, a family of systematic interleavers and deinterleavers
JPH09232973A (ja) 1996-02-28 1997-09-05 Sony Corp ビタビ復号器
US6023783A (en) 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
US5978414A (en) 1996-07-03 1999-11-02 Matsushita Electric Industrial Co., Ltd. Transmission rate judging unit
US5802118A (en) 1996-07-29 1998-09-01 Cirrus Logic, Inc. Sub-sampled discrete time read channel for computer storage systems
JP3310185B2 (ja) 1996-11-21 2002-07-29 松下電器産業株式会社 誤り訂正装置
US5983383A (en) 1997-01-17 1999-11-09 Qualcom Incorporated Method and apparatus for transmitting and receiving concatenated code data
US6029264A (en) 1997-04-28 2000-02-22 The Trustees Of Princeton University System and method for error correcting a received data stream in a concatenated system
KR100484127B1 (ko) 1997-08-07 2005-06-16 삼성전자주식회사 비터비디코더
JP3252776B2 (ja) * 1997-11-26 2002-02-04 日本電気株式会社 軟出力復号装置
JPH11167342A (ja) 1997-12-05 1999-06-22 Koken Co Ltd 動物実験手技訓練用動物血管モデル
US6005897A (en) 1997-12-16 1999-12-21 Mccallister; Ronald D. Data communication system and method therefor
JP3900637B2 (ja) 1997-12-19 2007-04-04 ソニー株式会社 ビタビ復号装置
US6535553B1 (en) 1998-06-19 2003-03-18 Samsung Electronics Co., Ltd. Passband equalizers with filter coefficients calculated from modulated carrier signals
US6145110A (en) 1998-06-22 2000-11-07 Ericsson Inc. Digital data decoder that derives codeword estimates from soft data
KR100277764B1 (ko) 1998-12-10 2001-01-15 윤종용 통신시스템에서직렬쇄상구조를가지는부호화및복호화장치
US6381726B1 (en) 1999-01-04 2002-04-30 Maxtor Corporation Architecture for soft decision decoding of linear block error correcting codes
US6216249B1 (en) 1999-03-03 2001-04-10 Cirrus Logic, Inc. Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel
US7483232B2 (en) 1999-03-04 2009-01-27 Convolve, Inc. Dynamic system control method
US6216251B1 (en) 1999-04-30 2001-04-10 Motorola Inc On-chip error detection and correction system for an embedded non-volatile memory array and method of operation
US6351832B1 (en) 1999-05-28 2002-02-26 Lucent Technologies Inc. Turbo code symbol interleaver
US6266795B1 (en) 1999-05-28 2001-07-24 Lucent Technologies Inc. Turbo code termination
US6473878B1 (en) 1999-05-28 2002-10-29 Lucent Technologies Inc. Serial-concatenated turbo codes
DE69908366T2 (de) * 1999-10-21 2003-12-04 Sony International (Europe) Gmbh SOVA Turbodekodierer mit kleinerer Normalisierungskomplexität
KR100561798B1 (ko) * 1999-11-22 2006-03-21 시게이트 테크놀로지 엘엘씨 결함 임계값 검출기 및 비터비 이득을 사용하는 데이터 에러 복구 방법 및 장치
US6810502B2 (en) 2000-01-28 2004-10-26 Conexant Systems, Inc. Iteractive decoder employing multiple external code error checks to lower the error floor
US7184486B1 (en) 2000-04-27 2007-02-27 Marvell International Ltd. LDPC encoder and decoder and method thereof
US6757862B1 (en) 2000-08-21 2004-06-29 Handspring, Inc. Method and apparatus for digital data error correction coding
US6970511B1 (en) 2000-08-29 2005-11-29 Lucent Technologies Inc. Interpolator, a resampler employing the interpolator and method of interpolating a signal associated therewith
JP4324316B2 (ja) 2000-10-23 2009-09-02 株式会社日立グローバルストレージテクノロジーズ 垂直磁気記録再生装置
WO2002078196A1 (en) 2001-03-22 2002-10-03 University Of Florida Method and coding means for error-correction utilizing concatenated parity and turbo codes
JP2003006993A (ja) 2001-06-25 2003-01-10 Fujitsu Ltd データ再生装置及びデータ記録再生装置
US7295623B2 (en) 2001-07-11 2007-11-13 Vativ Technologies, Inc. High-speed communications transceiver
US6904084B2 (en) 2001-09-05 2005-06-07 Mediatek Incorporation Read channel apparatus and method for an optical storage system
US7073118B2 (en) 2001-09-17 2006-07-04 Digeo, Inc. Apparatus and method for saturating decoder values
US6986098B2 (en) 2001-11-20 2006-01-10 Lsi Logic Corporation Method of reducing miscorrections in a post-processor using column parity checks
CA2454574C (en) 2002-07-03 2008-12-09 Hughes Electronics Corporation Method and system for memory management in low density parity check (ldpc) decoders
US7113356B1 (en) * 2002-09-10 2006-09-26 Marvell International Ltd. Method for checking the quality of servo gray codes
US6785863B2 (en) 2002-09-18 2004-08-31 Motorola, Inc. Method and apparatus for generating parity-check bits from a symbol set
JP4088133B2 (ja) * 2002-10-24 2008-05-21 富士通株式会社 リードチャネル復号器、リードチャネル復号方法およびリードチャネル復号プログラム
US7058873B2 (en) 2002-11-07 2006-06-06 Carnegie Mellon University Encoding method using a low density parity check code with a column weight of two
US7702986B2 (en) 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
US7047474B2 (en) 2002-12-23 2006-05-16 Do-Jun Rhee Decoding concatenated codes via parity bit recycling
US7117427B2 (en) 2003-07-09 2006-10-03 Texas Instruments Incorporated Reduced complexity decoding for trellis coded modulation
US7313750B1 (en) 2003-08-06 2007-12-25 Ralink Technology, Inc. Efficient soft decision demapper to minimize viterbi decoder complexity
US7133228B2 (en) 2003-10-10 2006-11-07 Seagate Technology Llc Using data compression to achieve lower linear bit densities on a storage medium
US7958425B2 (en) 2004-02-19 2011-06-07 Trelliware Technologies, Inc. Method and apparatus for communications using turbo like codes
US7415651B2 (en) 2004-06-02 2008-08-19 Seagate Technology Data communication system with multi-dimensional error-correction product codes
US7643582B2 (en) 2004-06-09 2010-01-05 Marvell World Trade Ltd. Method and system for determining symbol boundary timing in a multicarrier data transmission system
US7996746B2 (en) 2004-10-12 2011-08-09 Nortel Networks Limited Structured low-density parity-check (LDPC) code
US20060123285A1 (en) * 2004-11-16 2006-06-08 De Araujo Daniel F Dynamic threshold scaling in a communication system
US7646829B2 (en) 2004-12-23 2010-01-12 Agere Systems, Inc. Composite data detector and a method for detecting data
US7779325B2 (en) 2005-01-24 2010-08-17 Agere Systems Inc. Data detection and decoding system and method
US7370258B2 (en) 2005-04-28 2008-05-06 Sandbridge Technologies Inc. Iterative concatenated convolutional Reed-Solomon decoding method
US7587657B2 (en) 2005-04-29 2009-09-08 Agere Systems Inc. Method and apparatus for iterative error-erasure decoding
US7802172B2 (en) 2005-06-20 2010-09-21 Stmicroelectronics, Inc. Variable-rate low-density parity check codes with constant blocklength
US7523375B2 (en) 2005-09-21 2009-04-21 Distribution Control Systems Set of irregular LDPC codes with random structure and low encoding complexity
JP4539539B2 (ja) 2005-11-18 2010-09-08 株式会社デンソー 軟判定値補正方法，受信装置，プログラム
US7752523B1 (en) 2006-02-13 2010-07-06 Marvell International Ltd. Reduced-complexity decoding of parity check codes
US7808956B2 (en) * 2006-03-31 2010-10-05 Motorola, Inc. Dynamic, adaptive power control for a half-duplex wireless communication system
US7580469B2 (en) 2006-07-06 2009-08-25 Provigent Ltd Communication link control using iterative code metrics
EP2048790B1 (en) 2006-08-02 2013-05-01 Fujitsu Limited Receiver apparatus and decoding method thereof
US8705752B2 (en) 2006-09-20 2014-04-22 Broadcom Corporation Low frequency noise reduction circuit architecture for communications applications
CN100459438C (zh) * 2006-10-20 2009-02-04 东南大学 里德所罗门解码器的关键方程与错误值求解优化电路
JP2008136164A (ja) * 2006-10-27 2008-06-12 Kyocera Corp 通信基地局装置及び通信基地局装置の同期制御方法
FR2909499B1 (fr) 2006-12-01 2009-01-16 Commissariat Energie Atomique Procede et dispositif de decodage pour codes ldpc, et appareil de communication comprenant un tel dispositif
EP2073556A4 (en) * 2007-04-23 2012-01-25 Panasonic Corp DECODING CIRCUIT, DECODING METHOD AND IMAGE PLAYING DEVICE
US20080304558A1 (en) 2007-06-06 2008-12-11 Hong Kong University Of Science And Technology Hybrid time-frequency domain equalization over broadband multi-input multi-output channels
US8711984B2 (en) 2008-01-22 2014-04-29 Agere Systems Llc Methods and apparatus for map detection with reduced complexity
US8201051B2 (en) 2008-10-15 2012-06-12 Lsi Corporation Method for detecting short burst errors in LDPC system
CN101277119B (zh) * 2008-05-14 2010-06-02 清华大学 里德所罗门码解码器硬件复用方法及其低硬件复杂度解码装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7231577B2 (en) * 2003-02-26 2007-06-12 Qualcomm Incorporated Soft information scaling for iterative decoding
US20070297496A1 (en) * 2006-02-02 2007-12-27 Samsung Electronics Co., Ltd. Apparatus and method for iterative detection and decoding in multiple antenna system

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ten Brink, S.; Kramer, G.; Ashikhmin, A., "Design of low-density parity-check codes for modul *
Zehavi, E., "8-PSK trellis codes for a Rayleigh channel," Communications, IEEE Transactions on , vol.40, no.5, pp.873,884, May 1992 *

Also Published As

Publication number Publication date
CN102265345A (zh) 2011-11-30
TW201039568A (en) 2010-11-01
EP2425430A1 (en) 2012-03-07
US20120033320A1 (en) 2012-02-09
US8773790B2 (en) 2014-07-08
CN102265345B (zh) 2015-11-25
EP2425430A4 (en) 2012-10-03
WO2010126482A1 (en) 2010-11-04
JP5631977B2 (ja) 2014-11-26
KR20120012960A (ko) 2012-02-13
JP2012525661A (ja) 2012-10-22

Similar Documents

Publication Publication Date Title
TWI495272B (zh) 於讀取資料處理系統中作動態縮放的系統與方法
KR101326335B1 (ko) 데이터 프로세싱 회로, 데이터 프로세싱 시스템 및 방법
US8443267B2 (en) Systems and methods for hard decision assisted decoding
JP5384187B2 (ja) 待ち行列ベースのデータ検出および復号のシステムおよび方法
US8578253B2 (en) Systems and methods for updating detector parameters in a data processing circuit
US8245120B2 (en) Power reduced queue based data detection and decoding systems and methods for using such
US8683306B2 (en) Systems and methods for data detection including dynamic scaling
US8688873B2 (en) Systems and methods for monitoring out of order data decoding
US8527831B2 (en) Systems and methods for low density parity check data decoding
US8854754B2 (en) Systems and methods for local iteration adjustment
US8402348B1 (en) Systems and methods for variable data processing using a central queue
US8381074B1 (en) Systems and methods for utilizing a centralized queue based data processing circuit
US8416666B1 (en) Systems and methods for local iteration determination during delay processing

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees