JP2012525661A - 読み取りデータ処理システムにおける動的スケーリングのシステムと方法 - Google Patents

読み取りデータ処理システムにおける動的スケーリングのシステムと方法 Download PDF

Info

Publication number
JP2012525661A
JP2012525661A JP2012508443A JP2012508443A JP2012525661A JP 2012525661 A JP2012525661 A JP 2012525661A JP 2012508443 A JP2012508443 A JP 2012508443A JP 2012508443 A JP2012508443 A JP 2012508443A JP 2012525661 A JP2012525661 A JP 2012525661A
Authority
JP
Japan
Prior art keywords
value
dynamic
data processing
output
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012508443A
Other languages
English (en)
Other versions
JP5631977B2 (ja
Inventor
タン，ウェイジュン
ヤン，シャオファ
フィッツパトリック，ケリー
リ，ゾンワン
ゾン，ハオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JP2012525661A publication Critical patent/JP2012525661A/ja
Application granted granted Critical
Publication of JP5631977B2 publication Critical patent/JP5631977B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1803—Error detection or correction; Testing, e.g. of drop-outs by redundancy in data representation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • H03M13/112—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule with correction functions for the min-sum rule, e.g. using an offset or a scaling factor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3746—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/10675—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control
    • G11B2020/10722—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control wherein the size of the buffer is variable, e.g. by adding additional memory cells for coping with input streams that have high bit rates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/1075—Data buffering arrangements, e.g. recording or playback buffers the usage of the buffer being restricted to a specific kind of data
    • G11B2020/10759—Data buffering arrangements, e.g. recording or playback buffers the usage of the buffer being restricted to a specific kind of data content data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
    • G11B2020/1265—Control data, system data or management information, i.e. data used to access or process user data
    • G11B2020/1287—Synchronisation pattern, e.g. VCO fields
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
    • G11B2020/1289—Formatting of user data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/185—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using an low density parity check [LDPC] code

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

データ複号及び／又は検出を行う新規なデータ処理システムを提供する。データ処理システムは、復号化出力を与える複号回路、復号化出力に部分的に基づいて第一と第二の動的スケジューリング値を決定する動的スカラー計算回路を含む。第一の乗算回路が第一の動的スケジューリング値により復号化出力を乗算して第一のスケール化出力を与える。検出回路は第一のスケール化出力を受信し検出化出力を与える。第二の乗算回路は第二の動的スケジューリング値により検出化出力を乗算し、第二のスケール化出力を与える。

Description

本発明は、情報を検出する及び／又は復号するシステムと方法、より具体的には多重データ検出と復号処理を行うシステムと方法に係る。
種々のデータ転送システムが、蓄積システム、セルラー電話システム、及び無線伝送システムにあって発展してきた。それらシステムの各々において、データはある媒体を介して送信手段から受信手段に転送される。例えば、蓄積システムにおいて、データは蓄積媒体を介して送信手段（即ち書込み機能）から受信手段（即ち読取り機能）に送られる。いかなる転送の効果度は種々の要因を原因とするデータ損失により影響される。ある場合に、符号化／復号化処理は、データ誤りを検出しそのデータ誤りを訂正する能力を増すために用いられる。例えば、単純なデータの検出と復号は行い得るが、そのような単純な処理は、訂正データストリームを１つに収斂化する能力をしばしば欠く。
収斂化の実現性を高めるため、種々の既存の処理は２つ又はそれ以上の検出と復号の反復を用いる。図１に参照するに、例示的従来技術としての２段（ステージ）データ検出と復号回路１００が示されている。２段データ検出と復号回路１００は、検出器１１０に適用されるデータ入力１０５を受信する。検出器１１０からのハードとソフト出力はＬＤＰＣ復号器１１５に与えられる。入力１０５は別な検出器１２０へバッファ１３０を介して前方向供給されている。検出器１２０は、ＬＤＰＣ復号器１１５のソフト出力と入力１０５を用いて付加的データ検出処理を行う。検出器１２０からのハードとソフト出力は、第２の復号処理を行い出力１３５を与えるＬＤＰＣ復号器１２５に与えられる。検出器１１０とＬＤＰＣ復号器１１５により与えられる初期の検出と復号が収斂しない場合、検出器１２０とＬＤＰＣ復号器１２５により与えられるその後の検出と復号が収斂の付加的機会を提供する。これらのシステムにおいて、種々のスカラーが、処理の種々の段（ステージ）の間でのメッセージ伝達のためシステム用に設計される。これらのスカラーは設計時に固定されるか、又は一度そのシステムが蓄積媒体に配備されるとき調整され得るプログラム可能な静的な値である。しかし、いくつかの場合、１つの段から次の段へのデータはシステムの能力を限定するよう飽和する。
故に、少なくとも前述の理由で、データ処理についての進化したシステムと方法がこの技術で必要となる。
本発明は、情報を検出及び／又は復号するシステムと方法に係り、上述の従来技術の問題点を解決するための具体的には反復するデータ復号及び／又は検出を行うシステムと方法を提供することにある。
本発明の種々の実施例はデータ処理システムを提供する。そのデータ処理システムは、復号出力を与える復号回路、及び複号出力の少なくとも一部に基づいて第１の動的スケーリング値と第２のスケーリング値を決定する動的スカラー計算回路とからなる。第１の乗算回路は第１の動的スケーリング値により復号出力を乗算して、第１のスケールされた出力を与える。検出回路は第１のスケールされた出力を受信して検出出力を与える。第２の乗算回路が第２の動的スケーリング値により検出出力を乗算して第２のスケールされた出力を与える。
実施例のいくつかにおいて、動的スカラー計算回路は、復号出力において飽和した出力の数を決定する。いくつかの場合、第１の動的スケーリング値は飽和出力の数が閾値を越えるとき第１のデフォルト値に設定される；第１の動的スケーリング値は飽和出力の数が閾値より小さいとき最小値に設定される；第２の動的スケーリング値は飽和出力の数が閾値を越えるとき第２のデフォルト値に設定される；そして第２の動的スケーリング値は飽和出力の数が閾値より小さいとき最大値に設定される。他の場合、閾値を越える飽和出力の数を有することは境界条件外である；境界条件外の連続の数に対応する指数（インデックス）が決定される；ここで、第１の動的スケーリング値はインデックスに対応する第１のスカラー値に設定され、そして第２の動的スケーリング値はインデックスに対応する第２のスカラー値に設定される。そのような場合、第１のスカラー値と第２のスカラー値がルックアップ表に維持されており、そしてインデックスはルックアップ表へのポインタである。他の場合、飽和出力の数に対応するインデックスが決定される；第１の動的スケーリング値はそのインデックスに対応した第１のスカラー値に設定される；そして第２の動的スケーリング値はそのインデックスに対応する第２のスカラー値に設定される。その場合、第１のスカラー値と第２のスカラー値はルックアップ表に維持され、そしてインデックスはルックアップ表へのポインタである。
上述の実施例の他の形態においては、動的スカラー計算回路は、復号出力において現われた違反チェックの数を決定する。幾つかの場合、第１の動的スケーリング値は違反チェック回数が第１の閾値より小さいとき第１のデフォルト値に設定される；第１の動的スケーリング値は違反チェックの数が第１の閾値より大きいとき最小値に設定される；第２の動的スケーリング値は違反チェックの数が第２の閾値より小さいとき第２のデフォルト値に設定される；そして第２の動的スケーリング値は違反チェックの数が第２の閾値より大きいとき最大値に設定される。他の場合、閾値より小さい違反チェックの数を有することは境界条件外である；境界条件外の連続の数に対応するインデックスが決定される；第１の動的スケーリング値はそのインデックスに対応する第１のスカラー値に設定される；そして第２の動的スケーリング値はそのインデックスに対応する第２のスカラー値に設定される。そのような場合、第１のスカラー値と第２のスカラー値はルックアップ表に維持され、そしてインデックスはルックアップ表へのポインタである。
本発明の他の実施例はデータ処理の方法を提供する。その方法は第１の入力を受信し復号出力を与える復号回路、そして第２の入力を受信し検出出力を与える検出回路を提供することを含む。その方法は、さらに復号出力の少なくとも一部に基づいて第１のスケーリング値と第２のスケーリング値を動的に決定し、第１のスケーリング値により復号出力を乗算して第２の入力を生成し、そして第２のスケーリング値により検出出力を乗算し成果（結果物）出力を生成することを含む。
本発明の更に他の実施例はディスク駆動システムを提供する。そのようなディスク駆動システムは蓄積媒体、及び蓄積媒体から導かれたデータを受信する読出しチャネル装置を含む。読出しチャネル装置は、復号出力を与える復号器回路、及び復号出力の少なくとも一部に基いて第１の動的スケーリング値と第２の動的スケーリング値を決定する計算回路を含む。第１の乗算器回路が第１の動的スケーリング値により復号出力に乗算し第１のスケール化出力を与える。検出器回路は第１のスケール化出力を受信し検出出力を与える。第２の乗算器回路が第２の動的スケーリング値により検出出力に乗算し第２のスケール化出力を与える。
上述の概要は、本発明の幾つかの実施例のアウトラインを述べたものである。多くの他の目的、手段、利点及び本発明の他の実施例は次の詳細な記述、特許請求の範囲と図面からより完全に開示される。
本発明の種々の実施例の更なる理解は、図を参照した次の記述で具体的に理解されよう。図において、同じ参照符号が幾つかの図面を通して類似な構成要素に用いられる。例として、複数の類似的な要素の１つを示すため、参照数字の下位はサブラベルである。参照がサブラベルなしであると、それは全ての複数の類似な構成要素を参照している。
図１は、従来技術である２段データ検出と復号システムを示す図である。 図２は、本発明の１つ又はそれ以上の実施例に従う動的スカラーを含むデータ処理回路を示す図である。 図３Ａは、本発明の種々の実施例に従う動的スカラーを含むキューイング（待ち行列化）検出と復号回路を示す図である。 図３Ｂは、本発明の種々の実施例に従う動的スカラーを含む別なキューイング検出と復号回路を示す図である。 図４は、動的スケーリングを用いるデータ処理に関する、本発明の幾つかの実施例に従う方法を示すフロー図である。 図５Ａは、本発明の異なる実施例に従う動的にスケーリング因子を計算する異なる手法を示す４つのフロー図である。 図５Ｂは、本発明の異なる実施例に従う動的にスケーリング因子を計算する異なる手法を示す４つのフロー図である。 図５Ｃは、本発明の異なる実施例に従う動的にスケーリング因子を計算する異なる手法を示す４つのフロー図である。 図５Ｄは、本発明の異なる実施例に従う動的にスケーリング因子を計算する異なる手法を示す４つのフロー図である。 図６は，本発明の種々の実施例に従う動的スケーリングを有する蓄積システムを示す図である。
本発明は、情報の検出及び／又は復号するシステムと方法に関係し、特に具体的には反復的なデータ復号及び／又は検出を行うシステムと方法に係る。
本発明の種々の実施例は、読出しチャネル、ワイヤレス伝達及び他の応用に適合する復号に関するコンパクトなハードウェアアソルーションを提供する。そのような復号／検出回路はデータ検出器にデータを与えるソフトデシジョン復号器を含む。ソフトデシジョン復号器からの出力は、データ検出器に与えられる前に第１のスカラーによりスケール化され、そしてデータ検出器の出力は第２のスカラーによりスケール化される。第１のスカラーと第２のスカラーはソフトデシジョン復号器の出力に基づいて動的に計算される。
１つの利点として、その手法（アプローチ）は飽和を減少させるために用いられ得、そしてそれにより復号／検出回路が所望の結果に収斂する確率を増加させる。飽和は、最大に等しいかそれを越える復号器回路により与えられるソフトデシジョンの数である。
図２を参照すると、動的スカラーを含むデータ処理回路２００が本発明の１つ又はそれ以上の実施例に従って示されている。データ処理回路２００は、受信されたデータ入力の多重パス処理のために提供された一連のデータ検出器回路と復号器回路を含む。特にデータ入力２０５はデータ検出器回路２１０により受信される。データ検出器回路２１０は既知の任意のデータ検出器回路であり得る。例えば、本発明の特定の実施例において、データ検出器回路２１０は既知のものとして知られたＭａｘｉｍｕｍ Ａ Ｐｏｓｔｅｒｏｒｉ（ＭＡＰ）検出器である。ここに与えられた開示に基づいて、当業者は、本発明の異なる実施例との関係において用いられ得る種々の他のタイプの検出器回路及び又はアルゴリズムを認識し得るだろう。データ検出器回路２１０は、データ入力２０５上にデータ検出処理を行い、検出出力２１３を与える。
検出出力２１３は乗算回路２１２を用いてスケーリング因子２１４（α）により乗算される。乗算回路２１２からの乗算出力２１１は復号器回路２１５に与えられる。復号器回路２１５は復号アルゴリズムを受信入力に適用することのできる任意の回路であり得る。本発明のある特定の実施例において、復号器回路２１５は既知の低密度パリティチェック（ＬＤＰＣ）復号器回路である。ここに開示に基づいて、当業者は本発明の異なる実施例の関係で用いられ得る種々の復号器回路を認識し得るだろう。スケーリング因子２１４は、データ処理回路２００が配備される時にプログラム可能に又は設計時のいずれかに選択される静的値である。スケーリング因子２１４は検出された出力２１４をスケール化し非飽和領域において復号器回路２１５の動作を維持するよう設計される。
復号器回路２１５は復号出力２１８を与える。復号出力２１８は乗算回路２１７を開いて動的スケーリング因子２６４（βｘ）により乗算される。乗算回路２１７からの積出力２１６はデータ検出器回路２２０に与えられ、検出器回路２２０は遅延回路２５０を介して遅延された元の入力２０５を用いて積出力２１６にそれを時間的に合わせる。データ検出器回路２２０は既知の任意のデータ検出回路であり得る。例えば、本発明の特定の実施例において、データ検出器回路２２０は既知のＭａｘｉｍｕｍ Ａ Ｐｏｓｔｅｒｉｏｒｉ（ＭＡＰ）検出器である。ここに開示に基づいて、当業者は本発明の異なる関係において用いられ得る種々の他のタイプの検出器回路及び／又はアルゴリズムを認識できるだろう。データ検出器回路２２０は積出力２１６上にデータ検出処理を行い、検出出力２２３を与える。
検出出力２２３は乗算回路２２２を用いスケーリング因子２６２（αｘ）により乗算される。乗算器回路２２２からの積出力２２１は復号器回路２２５に与えられる。動的スカラー計算回路２６０は、復号化出力２１８を用いスケーリング因子２６４とスケーリング因子２６２を計算する。特に、動的スカラー計算回路２６０は、復号器回路２１５により現在処理されているコードワードに関し違反されているパリティチェックの数の指示を受け取る。この数は違反カウントとしてここで参照される。更に、動的スカラー計算回路２６０は、復号化出力における飽和された（即ち、最大達成可能値に等しい値を有する）ビット期間（周期）の数をカウントする。この値は、飽和カウントとして参照される。動的スカラー計算回路２６０は違反カウントを閾値２９２と比較し、飽和カウントを別な閾値と比較する。ある実施例において、閾値２９２と閾値２９４の双はプログラム可能である。スケーリング因子２６２とスケーリング因子２６４の値は、もし違反カウントが閾値２９２より小さいか又は飽和カウントが閾値２９４より大きいかのいずれかで更新される。次の擬似コードは更新条件を記述する。
Figure 2012525661
 例示的場合、スケーリング因子２６２とスケーリング因子２６４の動的修正は、飽和されたソフトデシジョンの相当な数があるときになされるのみである。
更新が認められているときは、更新スケーリング因子２６２とスケーリング因子２６４は特定の実装に依存した種々の手法でなされ得る。初めに、スケーリング因子２６２とスケーリング２６４はデフォルト値に等しく設定される。次の擬似コードは初期条件を記述している。
Figure 2012525661
 デフォルト値、βｄｅｆａｕｌｔ とαｄｅｆａｕｌｔ は，設計時に ハード的にコード化されるか、又はデータ処理回路２００の特定の配備に依存した更新を許容するようプログラム可能である。デフォルト値、βｄｅｆａｕｌｔ と αｄｅｆａｕｌｔ は最小の飽和のみを良好な性能に与えるよう選択される。１つの実施例において、スケーリング因子２６２とスケーリング２６４の値を更新させるデシジョン時にスケーリング因子２６２とスケーリング因子２６４が次の擬似コードに従って最小値スケーリング因子であるよう修正される。
Figure 2012525661
 βｍｉｎｉｍｕｍ と αｍｉｎｉｍｕｍの値は設計時にハード的にコード化されるか、又はデータ処理回路２００の特定の配備に依存した更新を許容するようプログラム可能であり得る。デフォルト値、βｍｉｎｉｍｕｍ と αｍｉｎｉｍｕｍはデフォルトスケーリング因子により許容されるある飽和を回避するよう設定された値を良好な性能に与えるよう選択し得る。スケーリング因子２６２とスケーリング因子２６４の動的修正の他の例は、動的スカラー計算回路２６０の関係において以下に論じられる。
復号器回路２２５は、受信入力に符号化アルゴリズムを適用し得る任意の回路であり得る。特定の実施例において、復号器回路２２５は既知の低密度パリティチェック（ＬＤＰＣ）復号器回路である。ここに開示されているものに基いて、当業者は本発明の異なる実施例との関係で種々の復号器回路が用いられ得ることを認識するだろう。復号器回路２２５は復号出力２２８を与える。復号出力２２８は乗算回路２２７を用いて動的スケーリング因子２６９（βｙ）により乗算される。乗算回路２２７からの積出力２２６は、積出力２２６と時間的に合うよう遅延回路２５２を介して遅延された元の入力２０５を用いているデータ検出回路２３０に与えられる。データ検出回路２３０は既知の任意の検出回路であり得る。例えば特定の本発明実施例において、データ検出回路２３０は既知のＭａｘｉｍｕｍ Ａ Ｐｏｓｔｅｒｉｏｒｉ （ＭＡＰ）検出器である。ここに開示されたものに基いて、当業者は本発明の異なる実施例との関係で用いられ得る種々のタイプの検出器回路及び／又はアルゴリズムを認識できるだろう。データ検出器回路２３０は積出力２２６を用いデータ検出処理を行い、検出出力２３３を提供する。検出出力２３３は乗算回路２３２を用いてスケーリング因子２６７（αｙ）により乗算される。乗算回路２３２からの積出力２３１は復号回路２３５に与えられる。復号回路２３５は受信入力に復号アルゴリズムを適用し得る任意の回路である。本発明の特定の実施例において、復号器回路２３５は既知の低密度チェック（ＬＤＰＣ）復号器回路である。ここに開示されたものに基いて、当業者は本発明の異なる実施例との関係で用いられ得る種々の復号器回路を認識できるだろう。積出力２３１はＬＤＰＣ復号器２３５を用いて復号され、最終出力２４０を与える。
動的スカラー計算回路２７０は、復号化出力２２８を用いてスケーリング因子２６９とスケーリング因子２６７を計算する。動的スカラー計算回路２７０は、種々の増分動作モードを可能とする動的スカラー計算回路２６０からのフィードフォワード信号２６３を受信することを除いて、動的スカラー計算回路２６０に類似して動作する。特に、動的スカラー計算回路２７０は復号化出力２２８を受信し、それに基いてスケーリング因子２６７とスケーリング因子２６９の更新が生ずべきかどうかを決定する。動的スカラー計算回路２６０に類似して、もし違反カウント（復号化出力２２８から導かれたもの）が閾値２９２より小さい又は飽和カウント（復号化出力２２８から導かれたもの）が閾値２９４より大きいなら、更新がなされる。次の擬似コードは更新条件を記述する。
Figure 2012525661
 例示ケースにおいて、スケーリング因子２６７とスケーリング因子２６９の動的修正は、飽和ソフトデシジョンの相当な数がある時になされるのみである。
更新がなされるべき場合、動的スカラー計算回路２６０との関係で上述の手法を用いてなされる。初めスケーリング因子２６７とスケーリング因子２６９はデフォルト値に等しく設定される。次の類似コードは初期条件を記述する。
Figure 2012525661
 再び、デフォルト値、βｄｅｆａｕｌｔ とαｄｅｆａｕｌｔが設計時にハード的にコード化されるか、又はデータ処理回路２００の特定の配備に依存した更新を許容するようプログラム可能である。デフォルト値、βｄｅｆａｕｌｔとαｄｅｆａｕｌｔは最小飽和のみを良好な性能に提供するよう選択され得る。１つの実施例において、スケーリング因子２６７とスケーリング因子２６９を更新する決定時に、スケーリング因子２６７とスケーリング因子２６９は、次の擬似コードに従って最小値スケーリング因子となるよう修正される。
Figure 2012525661
 再び、βｍａｘｉｍｕｍとαｍｉｎｉｍｕｍの値は設計時にハード的にコード化されるか、又はデータ処理回路２００の特定の配備に依存する更新を許容するプログラム可能であり得る。デフォルト値、βｍａｘｉｍｕｍとαｍａｘｉｍｕｍはデフォルトスケーリング因子により許容されるある飽和を回避するよう設定された値を良好な性能を提供するよう選択し得る。
フィードフォワード信号２６３を伴うスケーリング因子２６７とスケーリング因子２６９の動的修正の他の例が使用し得る。そのような手法は、動的スカラー因子回路２６０の結果に基いてスケーリング因子２６７とスケーリング因子２６９の修正を許容する。例えば、スケーリング因子２６２，２６４，２６７及び２６９の値は、更新の必要性が指定される連続的時間の各々で増分的に修正される。従って、例えば、更新が指示される場合、動的スカラー計算回路２６０は、増分値ｉ＝１に基いてスケーリング因子２６２とスケーリング因子２６４についての値を選択し、そしてフォードフォワード信号２６３は動的スカラー計算回路２７０に与えられる。更新条件が復号化出力２２８に基いたままである場合、増分値ｉ＝２がスケーリング因子２６７とスケーリング因子２６９の次の反復について選択される。これを行うに、ルックアップ表が用いられ、ルックアップ表はｉによりインデックスされるスケーリング因子２６２とスケーリング因子２６４の連続値を含み、やはりｉによりインデックスされるスケーリング因子２６７とスケーリング因子２６９の連続値を含む。ルックアップ表の値は設計時に規定されるか又はプログラム可能にされている。次の擬似コードはスケーリング因子２６２，２６４，２６７及び２６９の増分修正を記述する。
Figure 2012525661
 この場合、β（ｉ＋１）はβ（ｉ）より大きく、α（ｉ＋１）はα（ｉ）より小さい。この手法で、スケーリング因子２６２，２６４，２６７及び２６９の値は先の結果に基いて増分的に修正され得る。
又、別な実施例において、スケーリング因子２６２，２６４，２６７、及び２６９の値は、更新の必要性が指示される連続的な時間の各々で増分的に修正されるが、その増分の大きさは増分値における所定の増分（例えば、１から２への増分Ｉ）により制御されるのではなく特定の段に関する飽和カウントの値に対応する増分的に増加により制御される。これを行うため、ルックアップ表が用いられ、Ｉによりインデックスされるスケーリング因子２６２とスケーリング因子２６４そしてｉによりインデックスされるスケーリング因子２６７とスケーリング因子２６９の連続的値を含む。ルックアップ表の値は設計時に規定されるか、プログラム可能でもあり得る。次の擬似コードはスケーリング因子２６２，２６４及びスケーリング因子２６７と２６９の増分的修正を記述している。
Figure 2012525661
 再び、β（ｉ＋１）はβ（ｉ）より大きく、α（ｉ＋１）はα（ｉ）より小さい。この手法で、スケーリング因子２６２とスケーリング因子２６４の値は先の結果と検出飽和数の大きさに基いて増分的に修正され得る。
図３Ａを参照するに、動的スカラーを含む待ち行列検出と復号回路３００は本発明の種々の実施例に従って示されている。待ち行列検出と復号回路３００はチャネル検出器３０９に供給されるデータ入力３０５を含む。ある実施例では、データ入力３０５は蓄積媒体から導かれる。特定の場合、データ入力３０５はコードワードとしてしばしば参照されるデータ又はデータセットのグループとして与えられる。ハードディスク駆動の場合、受信データセットはハードディスク駆動の蓄積媒体からのデータのセクターである。ここに開示の内容に基いて、当業者は本発明の異なる実施例に従って処理され得るデータ入力の他のソース及び他のデータセットを認識できるだろう。
チャネル検出器３０９は、それらには限定されないがソフト出力Ｖｉｔｅｒｂｉ アルゴリズム検出器（ＳＯＶＡ）又はＭａｘｉｍｕｍ Ａ Ｐｏｓｔｅｒｉｏｒｉ （ＭＡＰ）検出器を含む既知の任意のタイプのチャネル検出器であり得る。ここに開示の内容に基いて、当業者は本発明の異なる実施例に従って用いられ得る種々のチャネル検出器を認識できるだろう。更に、データ入力３０５は、データ入力３０５から受信された多くのデータセットを保持するよう設計されたメモリーバッファ３１３に与えられる。メモリーバッファ３１３のサイズは十分なバッファを与えるに十分なよう選択され、データ入力３０５を介して与えられたデータセットが、少なくともそれと同じデータセットの第１の反復処理が完了しそして処理されたデータが待ち行列バッファ３４９において利用可能になる迄有効なままであるようにされている。この点の詳細は後述される。メモリーバッファ３１３はチャネル検出器３１７にデータセットを与える。チャネル検出器３０９と同様、チャネル検出器３１７は、それらに限定されないがＳＯＶＡ検出器又はＭＡＰ検出器を含む任意のタイプの既知のチャネル検出器であり得る。ここに開示の内容に基いて、当業者は本発明の異なる実施例に従って用いられ得る種々のチャネル検出器を認識できるだろう。
チャネル検出器３０９の出力３８１は乗算器回路３９１を用い、スケーリング因子３０１（α）により乗算される。乗算器回路３９１からの積出力３９５は挿間回路３９４に与えられる。チャネル検出器３１７の出力３８３は乗算器回路３９３を用いて動的スケーリング因子３０３（αｘ）により乗算される。乗算器回路３９３の積出力３９７は別の挿間回路３９２に与えられる。挿間回路３９４はピンポンバッファ３９６を用いてチャネル検出器３０９の出力を挿間し、挿間回路３９２はピンポンバッファ３９８を用いてチャネル検出器３１７の出力を挿間する。ピンポンバッファ３９６におけるバッファの１つは、チャネル検出器３０９からの出力の先の挿間処理の結果を保持し、マルチプレクサ３２１を介してＬＤＰＣ復号器３３７へアンロードされるが、いっぽうピンポンバッファ３９６の他のバッファは現在挿間されているチャネル検出器３０９からのデータセットを保持している。同様に、他のピンポンバッファ３９８が挿間されているチャネル検出器３１７からのデータセットを保持している間、ピンポンバッファ３９８におけるバッファの１つはチャネル検出器３１７からの出力の先の挿間処理の結果を保持し、マルチプレクサ３２１を介してＬＤＰＣ復号器３３７にアンロードされる。本発明の異なる実施例においてＬＤＰＣ復号器３３７の代わりに他のソフトデシジョンデータ復号器が用いられ得ることに注意されたい。
ＬＤＰＣ復号器３３７は１つ又はそれ以上のデータセットを同時に復号できる。例としてＬＤＰＣ復号器３３７はピンポンバッファ３９６からの挿間化データセットを復号するよう、ピンポンバッファ３９８からの挿間化データセットを復号するよう、又はピンポンバッファ３９６からの挿間化データセット及びピンポンバッファ３９８からの挿間化データセットを復号するよう設計され得る。復号化データは、ハードデシジョン出力３４１として与えられるか又は復号化データを挿間分離しそしてチャネル検出器３１７が更なる処理のため利用可能になる迄挿間分離化データを蓄積するため待ち行列バッファ３４９を用いている挿間分離回路３４５に与えられる。
待ち行列バッファ３４９におけるバッファの１つは、先の挿間分離処理の結果を維持してチャネル検出器３１７にアンロードされ，一方待ち行列バッファ３４９の別なバッファは現在挿間分離されている復号化データセットを維持しそして待ち行列バッファ３４９における１つ又はそれ以上のバッファはチャネル検出器３１７による処理を待つ他の非収斂データを維持している。待ち行列バッファ３４９からの非収斂データが挿間分離器３４５により挿間分離されそしてメモリバッファ３１３における対応データセットへのアクセスを有するチャネル検出器３１７に通過される。特に、挿間分離器３４５からの挿間分離データは乗算回路３２７を用い動的スケーリング因子３０７（βｘ）により乗算され、そして乗算器３２９の積出力がチャネル検出器３１７へ与えられる。チャネル検出器３１７により行われるデータ検出はチャネル検出器３０９により行われるそれと類似である。代わりに、データセットがＬＤＰＣ復号器３３７において収斂する場合、受信したハードデシジョン出力３４１を挿間分離する挿間分離回路３５７にハードデシジョン出力３４１として与え、複数のメモリバッファ３６１の１つに挿間分離した結果を蓄積する。最終的に、挿間分離器３５７はメモリバッファ３６１に蓄積されていた挿間分離データを出力３７１として提供する。
動的スケーリング因子３０３と動的スケーリング因子３０７は、それぞれのコードワードに対応する復号化出力３８５に基いて各コードワードに関し計算される。待ち行列バッファ３４９における各バッファはそれぞれのコードワークに関する復号化出力３８５を蓄積するエリアを含み、そしてそれぞれのコードワードに対応する動的スケーリング因子３０３と動的スケーリング因子３０７を蓄積する別なエリア３４３を含む。チャネル検出器３１７による挿間分離と処理のためそれぞれの待ち行列バッファから復号化出力が引き出されるとき、スケーリング因子３０３とスケーリング因子３０７に関する値は対応する待ち行列のエリア３４１から引き出されそして乗算器３９１と３９３による乗算のために用いられる。
動的スカラー計算器３９９は、それぞれのコードワードに対応する復号化出力３８５に基いて各それぞれのコードワードについてスケーリング因子３０３と３０７に関する値を計算する。計算されたスケーリング因子は待ち行列バッファ３４９のおけるバッファに蓄積されるが、スケーリング因子が計算された復号化出力３８５に対応する。
復号化出力３８５を用いて、動的スカラー計算回路３９９は、スケーリング因子３０３と３０７の値は更新されるべきかを先ず決定する。特に、動的スカラー計算回路３９９は、ＬＤＰＣ復号器回路３３７により現在処理されるデータセットに関し違反のパリティチェックの数の指示を受信する。この数は違反カウントとしてここで参照されている。更に動的スカラー計算回路３９９は、復号化出力３８５における飽和された（即ち、最大達成可能値に等しい値を有する）ビット期間（周期）の数をカウントする。この値は飽和カウントとして参照される。動的スカラー計算回路３９９は、その違反カウントを閾値３２３と比較し、そして飽和カウントを別な閾値３２５と比較する。幾つかの実施例において、閾値３２３と３２５はプログラム可能である。スケーリング因子３０３と３０７は、もし違反カウントが閾値３２３より小さく又は飽和カウントが閾値３２５より大きいかのいずれであると、更新される。次の擬似コードは更新条件を記述する。
Figure 2012525661
 例示的場合において、スケーリング因子３０３と３０７の動的修正は、飽和ソフトデシジョンが相当な数であるときなされるのみである。
更新が求められたとき、スケーリング因子３０３と３０７の更新は特定の実装に依存する種々の手法の１つでなされ得る。初めに、スケーリング因子３０３と３０７はデフォルト値に等しい。次の疑似コードは初期条件を記述する。
Figure 2012525661
 デフォルト値、βｄｅｆａｕｌｔとαｄｅｆａｕｌｔは設計時にハード的にコード化され得、又は待ち行列検出と復号回路３００の特定の配備に依存した更新を許容するプログラム可能であり得る。デフォルト値、βｄｅｆａｕｌｔとαｄｗｆａｕｌｔは最小飽和のみを良好な性能に与えるよう選択される。１つの実施例において、スケーリング因子３０３と３０７の値を更新する決定時に、スケーリング因子３０３と３０７は次の擬似コードに従って最小値スケーリング値になるべく修正される。
Figure 2012525661
 βｍａｘｉｍｕｍとαｍａｘｉｍｕｍの値は設計時にハード的にコード化され得る、又はデータ処理回路２００の特定の配備に依存する更新を許容するようプログラム可能であり得る。デフォルト値、βｍａｘｉｍｕｍとαｍｉｎｉｍｕｍはデフォルトスケーリング因子により許容される飽和を回避するための値を良好な性能に与えるよう選択される。
別な実施例において、スケーリング因子３０３と３０７の値は、更新の必要性が指示される連続的時点の各々で増分的に修正される。これをするに、ルックアップ表が用いられ、ｉによりインデックスされるスケーリング因子３０３と３０７についての連続的値を含む。ルックアップ表は設計時に規定され得る又はプログラム可能であり得る。次の擬似コード
はスケーリング因子３０３と３０７の増分的修正を記述する。
Figure 2012525661
 この場合β（ｉ＋１）はβ（ｉ）より大きく、α（ｉ＋１）はα（ｉ）より小さい。この手法において、スケーリング因子３０３と３０７の値は動作限界が達成される迄増分的に修正され得る。
別な実施例において、スケーリング因子３０３と３０７の値は、更新の必要性が指示される連続的時点の各々で増分的に修正されるが、増分の大きさはカウンターにより制御されるのでなく飽和カウントの値により制御される。これをするため、ルックアップ表が用いられ、ルックアップ表はｉによりインデックスされるスケーリング因子３０３と３０７に関する連続的値を含む。ルックアップ表は設計時に規定され得、又プログラム可能であり得る。次の擬似コードはスケーリング因子３０３と３０７の増分的修正を記述している。
Figure 2012525661
 β（ｉ＋１）はβ（ｉ）より大きく、α（ｉ＋１）はα（ｉ）より小さい。この手法において、スケーリング因子３０３と３０７は、復号化出力３８５により報告されている飽和出力の数に対応する増分を持って増分的に修正され得る。
待ち行列検出／復号回路３００は、導入されたデータに依存する検出と復号の反復数を可能とする仕様を可能にする。更に、ある場合、かなりのパワー節減が待ち行列検出／復号回路３００の使用を介して達成され得る。さらに、ある場合、高速ＬＤＰＣ復号器が増したスループットを許容して実装され得、多重の反復が必ずしも要求されないので、実質的に第１回目の反復データ収斂が存在する。更に、ＬＤＰＣ復号器３３７の結果が順序どうりでなく報告されることを許容することにより、アップストリーム処理がダウンストリーム処理の完了を待つ必要がない。順序どうりでないものの再順序づけは、待ち行列検出／復号回路３００により又は出力３７１のダウンストリーム受信者によりなされ得る。加えるに、スケーリング因子３０３と３０７は行われる復号と検出処理の性能を高めるよう動的に更新され、それにより速い収斂の可能性を提供する。ここに開示された内容に基いて、当業者は本発明の１つ又はそれ以上の実施例の実装を介して達成され得る種々の他の利点を認識できるであろう。
図３Ｂを参照するに、動的スカラーを含む別な待ち行列検出と復号回路８０１が、本発明の他の実施例に従って示されている。待ち行列検出と復号回路８０１は実質的に待ち行列検出と復号回路３００と同じである。その相違は、待ち行列バッファ３４９における各バッファがそれぞれのコードワードに関する復号化出力３８５を蓄積するエリア３４１、そして復号化出力３８５からの違反カウントを蓄積する別なエリア８４３を含むことにある。この違反カウントは、特別な待ち行列バッファ３４９が付加的処理のために選択されるときに用いられる。エリア８４３からのそれぞれの違反カウント８４９は動的スカラー計算回路８９９に与えられる。動的スカラー計算回路８９９は待ち行列検出と復号回路３００と比較において挿間分離器３４５の出力を受信し、動的スカラー計算回路３９９は挿間分離器３４５に先立つ出力を受信している。スケーリング因子３０３と３０７を待ち行列バッファ３４９における選択されたバッファからのデータに適用するに先立って、動的スカラー計算回路８９９はスケーリング因子３０３と３０７の値を計算する。この場合、違反カウントのみがスケーリング因子３０３と３０７を動的に修正するかどうかを決定するために用いられる。その場合、次の擬似コードが更新条件を記述している。
Figure 2012525661
 スケーリング因子の更新はここに述べられた手法のいずれかを用いてなされ得る。
図４を参照するに、フロー図４００は動的スケーリング因子を用いるデータ処理に関し、本発明の幾つかの実施例に従う方法を示す。フロー図４００に従うと、データ入力が受信される（ブロック５２０）。このデータ入力は、それに限定されないが、磁気記録媒体から受信された一連のデータビット又は伝送チャネルから受信された一連のビットである。ここに開示された内容に基いて、当業者は受信データ入力に関し種々のソースとフォーマットを認識されるだろう。受信されたデータのサンプルはバッファに蓄積されそして後の処理のために維持される（ブロック５２５）。データ検出処理が受信データ上になされる（ブロック５５５）。結果としての検出データはスケーリング因子（α）により乗算され（ブロック５５７）、そして乗算の積は挿間され（ブロック５６０）、そして挿間化データが復号される（ブロック５６５）。それから、復号処理が収斂するか（ブロック５４５）、そしてデータの再処理に利用可能な十分なバッファリングがあるか（ブロック５５０）を決定する。
復号処理が収斂する（ブロック５４５）又は利用可能なバッファリングが不十分である（ブロック５５０）場合のいずれにおいても、復号データは挿間分離され（ブロック５７０）、そしてバッファに蓄積される（ブロック５７５）。バッファは順序通りでなく利用可能になった種々の結果を含み、そしてそのような種々の結果はバッファで再順序づけされて、対応するデータ入力が当初受信された順序を呈するようにする（ブロック５８０）。それから、完全な時間セットがバッファで利用可能かを決定する（ブロック５８５）。完全な時間セットは所与の時間期間にわたる受信入力に対応する全ての結果を含む。従って、例えがバッファにおいて最終的に利用可能であれば、完全な時間セットが３つの結果に関して存在する。本発明のいくつかの実施例において、その結果が受取者に対し順序通りでなく報告されていることに注意されるべきである。そのような場合、結果を再順序づけすること又は完全な時間セットが利用可能であるかを決定することは不要である。完全な時間セットが利用可能である場合（ブロック５８５）又は順序に関係なく結果がそれが受信されたとうりに報告されるべき場合、結果は受取人へ出力される（ブロック５９０）。
代わりに、復号処理が収斂に失敗した場合（ブロック５４５）及び利用可能な十分なバッファがある場合（ブロック５５０）、検出と復号の処理がくり返される。特に、スケーリング因子（βｘとαｘ）は復号データに基いて計算される（ブロック５０２）。スケーリング因子は図５Ａ〜５Ｃを参照し以下に記述の手法の１つを用いて計算され得る。復号化データは又挿間分離され（ブロック５０５）そして結果としての挿間分離データは最近に計算された対応のスケーリング因子と共にバッファに蓄積される（ブロック５１０）。データはバッファからアクセスされそしてスケーリング因子（βｘ）により乗算される（ブロック５１２）。一度データ検出器が利用可能であると、スケーリング因子で乗算された挿間分離化データはデータ入力の対応するサンプルと整列される（ブロック５１５）。挿間分離化データと対応するサンプルデータ入力はデータ検出器に与えられ、そこでその後に続くデータ検出は、同じデータ入力の先になされた処理（ブロック５５５，５６０，５６５，５４５，５５０，５０５，５１０，５１５）において生じたソフト入力を用いてデータ入力の当初蓄積されたサンプル上に行われる（ブロック５２５、５３０）。
データ検出処理の結果は挿間され（ブロック５３５）、そして挿間化データは復号される（ブロック５４０）。この点で、データ検出と復号処理が収斂に失敗して（ブロック５４５）そしてくり返されるべきか、又は結果が収斂し（ブロック５４５）そして報告されるべきかが決定される。
図５Ａ〜５Ｃを参照するに、スケーリング因子を動的に計算する３つの異なる手法が、本発明の異なる実施例に従って示される。図５Ａのフロー図によると、復号処理が完了する時各々で、違反カウントが第１の閾値（即ち閾値Ａ）より小さい（ブロック７０１）又は飽和カウントが第２の閾値（即ち閾値Ｂ）より大きい（ブロック７０３）かが決定される。それらのいずれかが真である場合（ブロック７０１，７０３）、スケーリング因子が更新される（ブロック７０７）。特に、スケーリング因子は次の式に従って更新される。
β スケーリング因子＝βｍａｘｉｍｕｍ ； 及び
α スケーリング因子＝αｍｉｎｉｍｕｍ
そうでなく、更新が要求されていない場合（ブロック７０１，７０３）、スケーリング因子は次の式に従ってデフォルトレベル（ブロック７０５）に設定される。
β スケーリング因子＝βｄｅｆａｕｌｔ ； 及び
α スケーリング因子＝αｄｅｆａｕｌｔ
図５Ｂのフロー図７１０によると、復号処理が完了する時毎に、違反カウントが第１の閾値（即ち閾値Ａ）より小さいかどうか（ブロック７１１）、又は飽和カウントが第２の閾値（即ち、閾値Ｂ）より大きいかどうか（ブロック７１３）を決定する。いずれかが真である場合（ブロック７１１，７１３）、ルックアップ表からスケーリングデータをアクセスするに用いられるインデックス（ｉ）が増分される（ブロック７１７）。スケーリング因子はインデックスを用いてルックアップ表から引き出される（ブロック７２９）。特にスケーリング因子は次の式により更新される。
β スケーリング因子＝β（ｉ）；及び
α スケーリング因子＝α（ｉ）
β（ｉ＋１）はβ（ｉ）より大きくそしてα（ｉ＋１）はα（ｉ）より小さい。そうでなく、更新が求められていない場合（ブロック７１１，７１３）、スケーリング因子は次の式によりデフォルト値に設定される（ブロック７１５）。
β スケーリング因子＝βｄｅｆａｕｌｔ ； 及び
α スケーリング因子＝αｄｅｆａｕｌｔ
図５Ｃのフロー図７２０によると、復号処理が完了する時毎に、違反カウントが第１の閾値（即ち，閾値Ａ）より小さいかどうか（ブロック７２１）、又は飽和カウントが第２の閾値（即ち、閾値Ｂ）より大きいかどうか（ブロック７２３）が決定される。いずれかが真である場合（ブロック７２１，７２３）、飽和カウントに対応するインデックスが計算される（ブロック７２７）。ある場合、インデックスはスカラー値により乗算された飽和カウントでありそして次の整数にくり上げられる。それから、スケーリング因子はインデックスを用いてルックアップ表から引き出される（ブロック７２９）。特に、スケーリング因子は次の式により更新される。
βスケーリング因子＝β（ｉｎｄｅｘ） ； 及び
αスケーリング因子＝α（ｉｎｄｅｘ）
β（ｉ＋１）はβ（ｉ）より大きくそしてα（ｉ＋１）はα（ｉ）より小さい。そうでなく、更新が要求されていない場合（ブロック７２１，７２３）、スケーリング因子は次の式によりデフォルトレベルに設定される（ブロック７２５）。
βスケーリング因子＝βｄｅｆａｕｌｔ ；及び
αスケーリング因子＝αｄｅｆａｕｌｔ
図５Ｄのフロー図８２０によると、復号処理が完了する時毎に、違反カウントが閾値より小さいかが決定される（ブロック８２１）。それが真である場合（ブロック８２１）、スケーリング因子（βｘ，αｘ）が計算される（ブロック８２９）。そうでないと、更新が要求されていない場合（ブロック８２１）、スケーリング因子は次の式によりデフォルトレベルに設定される（ブロック８２５）。
βスケーリング因子＝βｄｅｆａｕｌｔ ；及び
αスケーリング因子＝αｄｅｆａｕｌｔ
図６を参照するに、蓄積システム６００は、本発明の種々の実施例に従ってハードデシジョンアシスト復号を有する読出しチャネル６１０を含む。蓄積媒体システム６００は、例えばハードディスク駆動装置である。読出しチャネル６１０はそれに限定されないが図２又は図３の関係で上述したものと類似なデータ処理コーデック（ｃｏｄｅｃ）であり得る。それは、動的スカラー計算を含む。ある場合、データ処理コーデックは図４に関係して上述したものと類似に動作する。
蓄積システム６００は、又 プリアンプ６７０、インターフェースコントローラ６２０、ハードディスクコントローラ６６６、モータコントローラ６６８、スピンドルモータ６７２、ディスク盤６７８、及び読出し／書込みヘッド組立体６７６を含む。インターフェースコントローラ６２０は、ディスク盤６７８へ／からのデータのアドレス決めとタイミングを制御する。ディスク盤６７８上のデータは磁気信号のグループからなる。その磁気信号は、ヘッド組立体６７６が正しくディスク盤６７８上に位置づけされているとき、読出し／書込みヘッド組立体６７６により検出される。１つの実施例において、ディスク盤６７８は垂直記録手法に従って記録された磁気信号を含む。例えば、磁気信号は長手方向又は垂直方向の記録信号として記録され得る。
典型的読出し動作において、読出し／書込みヘッド組立体６７６は、ディスク盤６７８上の所望のデータトラック上にモータコントローラ６６８により精密に位置づけされる。適当なデータトラックはインターフェースコントローラ６２０を介して受信されるアドレスによって規定される。モータコントローラ６６８はディスク盤６７８との関係で読出し／書込みヘッド組立体６７６を位置づけし、そしてハードディスクコントローラ６６６の指令の下にディスク盤６７８上の正しいデータトラックに読出し／書込みヘッド組立体を移動させることによりスピンドルモータ６７２を駆動する。スピンドルモータ６７２は、所定のスピン速度（ＲＰＭｓ）でディスク盤６７８をスピン回転させる。一度読出し／書込み組立体６７８が正しいデータトラックに隣接して位置されると、ディスク盤６７８上のデータを表わす磁気信号はディスク盤６７８がスピンドルモータ６７２により回転されるときに読出し／書込みヘッド組立体６７６により感知される。感知された磁気信号は、ディスク盤６７８上の磁気信号データを表わす連続的な微小アナログ信号として与えられる。この微小アナログ信号は読出し／書込みヘッド組立体６７６からプリアンプ６７０を介して読出しチャネル６１０へ転送される。プリアンプ６７０はディスク盤６７８からアクセスされた微小アナログ信号を増幅するために動作する。次に、読出しチャネルモジュール６１０は受信アナログ信号を復号しデジタル化し、ディスク盤６７８に元から書込まれていた情報を再生する。復号処理はハードデシジョンアシストを含み、そのアシストはある場合に収斂に要求される処理量を制限し、そして他の場合にはそうでないと可能ではない収斂を可能にし得る。読出しデータが読出しデータ６０３として与えられる。書込み動作は、読出しチャネルモジュール６１０に与えられている書込みデータ６１０をもって、先行する読出し動作と実質反対である。このデータはそれから復号されディスク盤６７８に書込まれる。
結論として、本発明はデータ復号及び／又は検出を行う新規なシステム、装置、方法及び構成を提供する。本発明の幾つかの実施例の詳細な記載は上述されたが、種々の代替、修正、等化内容が本発明の精神を変えることなく当業者にとって明らかであろう。例えば、本発明の実施例は、テープ記録システム、光学ディスク駆動、ワイヤレスシステム及びデジタル加入ラインシステムのような、種々のデータ蓄積システムとデジタル通信システムに適用される。それ故、上述の内容は本発明の範囲を制限するものとしてとられるべきでなく、特許請求の範囲により規定される。

Claims (20)

  1. データ処理システムにおいて、
    復号化出力を与える復号器回路；
    該復号化出力の少なくとも一部に基いて、第１の動的スケーリング値と第２の動的スケーリング値を決定する動的スカラー計算回路；
    該第１の動的スケーリング値により該復号化出力を乗算して第１のスケール化出力を与える第１の乗算器回路；
    該第１のスケール化出力を受信して検出出力を与える検出器回路；及び
    該第２の動的スケーリング値により該検出出力を乗算して第２のスケール化出力を与える第２の乗算器回路からなるデータ処理システム。
  2. 請求項１に記載のデータ処理システムにおいて、動的スカラー計算回路は復号化出力における飽和出力の数を決定しているデータ処理システム。
  3. 請求項２に記載のデータ処理システムにおいて、該第１の動的スケーリング値は飽和出力の数が閾値を越えたときに第１のデフォルト値に設定され；該第１の動的スケーリング値は飽和出力の数が閾値より小さいときに最小値に設定され；該第２の動的スケーリング値は飽和出力が閾値を越えたときに第２のデフォルト値に設定され；そして該第２の動的スケーリング値は飽和出力の数が閾値より小さいときに最大値に設定されているデータ処理システム。
  4. 請求項２に記載のデータ処理システムにおいて、閾値を越える飽和出力の数を有することとは境界条件外であり；境界条件外の連続数に対応するインデックスが決定され；該第１の動的スケーリング値は該インデックスに対応する第１のスカラー値に設定され；そして該第２の動的スケーリング値は該インデックスに対応する第２のスカラー値に設定されるデータ処理システム。
  5. 請求項４に記載のデータ処理システムにおいて、該第１のスカラー値と第２のスカラー値はルックアップ表に維持され、そして該インデックスが該ルックアップ表へのポインタであるデータ処理システム。
  6. 請求項２に記載のデータ処理システムにおいて、飽和出力の数に対応するインデックスが決定され；該第１の動的スケーリング値は該インデックスに対応する第１のスカラー値に設定され；そして該第２の動的スケーリング値は該インデックスに対応する第２のスカラー値に設定されるデータ処理システム。
  7. 請求項６に記載のデータ処理システムにおいて、該第１のスカラー値と第２のスカラー値はルックアップ表に維持され、そして該インデックスが該ルックアップ表へのポインタであるデータ処理システム。
  8. 請求項１に記載のデータ処理システムにおいて、該動的スカラー計算回路は該復号化出力に現われる違反チェックの数を決定するデータ処理システム。
  9. 請求項８に記載のデータ処理システムにおいて、該第１の動的スケーリング値は違反チェックの数が第１の閾値より小さいときに第１のデフォルト値に設定され；該第１の動的スケーリング値は違反チェックの数が第１の閾値より多いときに最小値に設定され；該第２の動的スケーリング値は違反チェックの数が第２の閾値より小さいときに第２のデフォルト値に設定され；そして該第２の動的スケーリング値は違反チェックの数が第２の閾値より多いときに最大値に設定するデータ処理システム。
  10. 請求項９に記載のデータ処理システムにおいて、閾値より小さい数の違反チェックを有することは境界条件外であり；境界条件外の連続する数に対応するインデックスが決定され；該第１の動的スケーリング値は該インデックスに対応する第１のスカラー値に設定され；そして該第２の動的スケーリング値は該インデックスに対応する第２のスカラー値に設定されるデータ処理システム。
  11. 請求項１０に記載のデータ処理システムにおいて、該第１のスカラー値と第２のスカラー値はルックアップ表に維持され；そして該インデックスは該ルックアップ表へのポインタであるデータ処理システム。
  12. データ処理方法において、
    復号器回路が第１の入力を受信して復号化出力を与え；
    検出器回路が第２の入力を受信して検出化出力を与え；
    該復号化出力の少なくとも一部に基いて第１のスケーリング値と第２のスケーリング値を動的に決定し；
    該第１のスケーリング値により該復号化出力を乗算して該第２の入力を生成し、そして
    該第２のスケーリング値により該検出化出力を乗算して積出力を生成しているデータ処理方法。
  13. 請求項１２に記載のデータ処理方法において、該第１のスケーリング値と第２のスケーリング値の動的な決定は、復号化出力における飽和出力の数を決定することを含むデータ処理方法。
  14. 請求項１３に記載のデータ処理方法において、該第１の動的スケーリング値は飽和出力の数が閾値を越えたときに第１のデフォルト値に設定され；該第１の動的スケーリング値は該飽和出力が該閾値より小さいときに最小値に設定され、該第２の動的スケーリング値は飽和出力が該閾値を越えたときに第２のデフォルト値に設定され；そして該第２の動的スケーリング値が該飽和出力が該閾値より小さいときに最大値に設定されているデータ処理方法。
  15. 請求項１３に記載のデータ処理方法において、閾値を越える数の飽和出力を有することは境界条件外であり；境界条件外の連続数に対応するインデックスが決定され；該第１の動的スケーリング値が該インデックスに対応する第１のスカラー値に設定され；そして該第２の動的スケーリング値が該インデックスに対応する第２のスカラー値に設定されるデータ処理方法。
  16. 請求項１２に記載のデータ処理において、該第１のスケーリング値と第２のスケーリング値の動的決定は、該復号化出力において現われる違反チェックの数を決定することを含むデータ処理方法。
  17. 請求項１６に記載のデータ処理方法において、該第１の動的スケーリング値は違反チェックの数が第１の閾値より小さいときに第１のデフォルト値に設定され；該第１の動的スケーリング値は違反チェックの数が該第１の閾値より大きいときに最小値に設定され；該第２の動的スケーリング値は違反チェックの数が第２の閾値より小さいときに第２のデフォルト値に設定され；そして該第２の動的スケーリング値は違反チェックの数が該第２の閾値より大きいときに最大値に設定されるデータ処理方法。
  18. 請求項１６に記載のデータ処理方法において、閾値より小さい数の違反チェックを有することは境界条件外であり；境界条件外の連続数に対応するインデックスが決定され；該第１の動的スケーリング値は該インデックスに対応する第１のスカラー値に設定され；そして該第２の動的スケーリング値は該インデックスに対応する第２のスカラー地に設定されるデータ処理方法。
  19. ディスク駆動システムにおいて、
    蓄積媒体；及び
    該蓄積媒体から導かれたデータを受信する読出しチャネル装置とからなり、該読出しチャネル装置は：
    復号化出力を与える復号器回路；
    該復号化出力の少なくとも一部に依存して第１の動的スケーリング値と第２の動的スケーリング値とを決定する動的スカラー計算回路；
    該第１の動的スケーリング値により該復号化出力を乗算して第１のスケール化出力を与える第１の乗算器回路；
    該第１のスケール化出力を受信して検出出力を与える検出器回路；及び
    該第２の動的スケーリングの値により該検出出力を乗算して第２のスケール化出力を与える第２の乗算器回路とからなるものであるディスク駆動システム。
  20. 請求項１に記載のデータ処理システムにおいて、該動的スカラー計算回路は該復号化出力における飽和出力の数を決定し、そして該動的スカラー計算回路が該復号化出力に現れる違反チェックの数を決定しているデータ処理システム。
JP2012508443A 2009-04-28 2009-04-28 読み取りデータ処理システムにおける動的スケーリングのシステムと方法 Expired - Fee Related JP5631977B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2009/041867 WO2010126482A1 (en) 2009-04-28 2009-04-28 Systems and methods for dynamic scaling in a read data processing system

Publications (2)

Publication Number Publication Date
JP2012525661A true JP2012525661A (ja) 2012-10-22
JP5631977B2 JP5631977B2 (ja) 2014-11-26

Family

ID=43032422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012508443A Expired - Fee Related JP5631977B2 (ja) 2009-04-28 2009-04-28 読み取りデータ処理システムにおける動的スケーリングのシステムと方法

Country Status (7)

Country Link
US (1) US8773790B2 (ja)
EP (1) EP2425430A4 (ja)
JP (1) JP5631977B2 (ja)
KR (1) KR20120012960A (ja)
CN (1) CN102265345B (ja)
TW (1) TWI495272B (ja)
WO (1) WO2010126482A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8250431B2 (en) * 2009-07-30 2012-08-21 Lsi Corporation Systems and methods for phase dependent data detection in iterative decoding
US8683306B2 (en) * 2010-01-04 2014-03-25 Lsi Corporation Systems and methods for data detection including dynamic scaling
US8854753B2 (en) 2011-03-17 2014-10-07 Lsi Corporation Systems and methods for auto scaling in a data processing system
US8693120B2 (en) 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing
US8887034B2 (en) 2011-04-15 2014-11-11 Lsi Corporation Systems and methods for short media defect detection
US8879182B2 (en) 2011-07-19 2014-11-04 Lsi Corporation Storage media inter-track interference cancellation
US8830613B2 (en) 2011-07-19 2014-09-09 Lsi Corporation Storage media inter-track interference cancellation
US8854754B2 (en) 2011-08-19 2014-10-07 Lsi Corporation Systems and methods for local iteration adjustment
US9026572B2 (en) 2011-08-29 2015-05-05 Lsi Corporation Systems and methods for anti-causal noise predictive filtering in a data channel
US8850276B2 (en) 2011-09-22 2014-09-30 Lsi Corporation Systems and methods for efficient data shuffling in a data processing system
US8862960B2 (en) 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US8749907B2 (en) * 2012-02-14 2014-06-10 Lsi Corporation Systems and methods for adaptive decoder message scaling
US20130232155A1 (en) * 2012-03-05 2013-09-05 Lsi Corporation Systems and Methods for Out of Order Data Reporting
US8743498B2 (en) * 2012-06-19 2014-06-03 International Business Machines Corporation Adaptive soft-output detector for magnetic tape read channels
US8797670B2 (en) * 2012-06-19 2014-08-05 International Business Machines Corporation Adaptive soft-output detector for magnetic tape read channels
US8743500B2 (en) * 2012-06-19 2014-06-03 International Business Machines Corporation Adaptive soft-output detector for magnetic tape read channels
CN103532568A (zh) * 2012-07-03 2014-01-22 联咏科技股份有限公司 迭代译码装置及其相关译码方法
US9112531B2 (en) 2012-10-15 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced local iteration randomization in a data decoder
US9009557B2 (en) 2013-01-21 2015-04-14 Lsi Corporation Systems and methods for reusing a layered decoder to yield a non-layered result
US8885276B2 (en) 2013-02-14 2014-11-11 Lsi Corporation Systems and methods for shared layer data decoding
US8930792B2 (en) 2013-02-14 2015-01-06 Lsi Corporation Systems and methods for distributed low density parity check decoding
US9214959B2 (en) 2013-02-19 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for skip layer data decoding
US9059742B1 (en) 2013-03-15 2015-06-16 Western Digital Technologies, Inc. System and method for dynamic scaling of LDPC decoder in a solid state drive
US9281843B2 (en) 2013-03-22 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for reduced constraint code data processing
US9274889B2 (en) 2013-05-29 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing using global iteration result reuse
US8917466B1 (en) 2013-07-17 2014-12-23 Lsi Corporation Systems and methods for governing in-flight data sets in a data processing system
US8817404B1 (en) 2013-07-18 2014-08-26 Lsi Corporation Systems and methods for data processing control
US8908307B1 (en) 2013-08-23 2014-12-09 Lsi Corporation Systems and methods for hard disk drive region based data encoding
US9298720B2 (en) 2013-09-17 2016-03-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for fragmented data recovery
US9219503B2 (en) 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
US9323606B2 (en) 2013-11-21 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for FAID follower decoding
RU2014104571A (ru) 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163742A (ja) * 1997-11-26 1999-06-18 Nec Corp 軟出力復号装置
EP1094612A1 (en) * 1999-10-21 2001-04-25 Sony International (Europe) GmbH SOVA Turbo decoder with decreased normalisation complexity
JP2003006993A (ja) * 2001-06-25 2003-01-10 Fujitsu Ltd データ再生装置及びデータ記録再生装置
JP2004145972A (ja) * 2002-10-24 2004-05-20 Fujitsu Ltd リードチャネル復号器、リードチャネル復号方法およびリードチャネル復号プログラム
JP2007142832A (ja) * 2005-11-18 2007-06-07 Denso Corp 軟判定値補正方法，受信装置，プログラム
WO2008004215A2 (en) * 2006-07-06 2008-01-10 Provigent Ltd. Communication link control using iterative code metrics

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443721A (ja) 1990-06-11 1992-02-13 Matsushita Electric Ind Co Ltd ディジタル信号復号装置
US5612964A (en) 1991-04-08 1997-03-18 Haraszti; Tegze P. High performance, fault tolerant orthogonal shuffle memory and method
CA2067669C (en) 1991-04-30 1997-10-28 Akihisa Ushirokawa Method and apparatus of estimating data sequence transmitted using viterbi algorithm
US5278703A (en) 1991-06-21 1994-01-11 Digital Equipment Corp. Embedded servo banded format for magnetic disks for use with a data processing system
US5392299A (en) 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
US5317472A (en) 1992-03-17 1994-05-31 Schweitzer Engineering Laboratories, Inc. Apparatus for insuring the security of output signals from protective relays used in electric power systems
US5513192A (en) 1992-08-28 1996-04-30 Sun Microsystems, Inc. Fault tolerant disk drive system with error detection and correction
GB9317604D0 (en) 1993-08-24 1993-10-06 Philips Electronics Uk Ltd Receiver for ds-cdma signals
US5417500A (en) 1993-09-13 1995-05-23 Reliance Electric Industrial Company Bearing assembly utilizing improved clamping collar
ZA947317B (en) 1993-09-24 1995-05-10 Qualcomm Inc Multirate serial viterbi decoder for code division multiple access system applications
US5523903A (en) 1993-12-23 1996-06-04 International Business Machines Corporation Sector architecture for fixed block disk drive
US5550870A (en) 1994-03-02 1996-08-27 Lucent Technologies Inc. Viterbi processor
JPH07245635A (ja) 1994-03-04 1995-09-19 Sony Corp 信号点マッピング方法および信号点検出方法
EP0677967A3 (en) 1994-04-12 1997-07-23 Gold Star Co Viterbi decoder for high-definition television.
US5898710A (en) 1995-06-06 1999-04-27 Globespan Technologies, Inc. Implied interleaving, a family of systematic interleavers and deinterleavers
JPH09232973A (ja) 1996-02-28 1997-09-05 Sony Corp ビタビ復号器
US6023783A (en) 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
US5978414A (en) 1996-07-03 1999-11-02 Matsushita Electric Industrial Co., Ltd. Transmission rate judging unit
US5802118A (en) 1996-07-29 1998-09-01 Cirrus Logic, Inc. Sub-sampled discrete time read channel for computer storage systems
JP3310185B2 (ja) 1996-11-21 2002-07-29 松下電器産業株式会社 誤り訂正装置
US5983383A (en) 1997-01-17 1999-11-09 Qualcom Incorporated Method and apparatus for transmitting and receiving concatenated code data
US6029264A (en) 1997-04-28 2000-02-22 The Trustees Of Princeton University System and method for error correcting a received data stream in a concatenated system
KR100484127B1 (ko) 1997-08-07 2005-06-16 삼성전자주식회사 비터비디코더
JPH11167342A (ja) 1997-12-05 1999-06-22 Koken Co Ltd 動物実験手技訓練用動物血管モデル
US6005897A (en) 1997-12-16 1999-12-21 Mccallister; Ronald D. Data communication system and method therefor
JP3900637B2 (ja) 1997-12-19 2007-04-04 ソニー株式会社 ビタビ復号装置
US6535553B1 (en) 1998-06-19 2003-03-18 Samsung Electronics Co., Ltd. Passband equalizers with filter coefficients calculated from modulated carrier signals
US6145110A (en) 1998-06-22 2000-11-07 Ericsson Inc. Digital data decoder that derives codeword estimates from soft data
KR100277764B1 (ko) 1998-12-10 2001-01-15 윤종용 통신시스템에서직렬쇄상구조를가지는부호화및복호화장치
US6381726B1 (en) 1999-01-04 2002-04-30 Maxtor Corporation Architecture for soft decision decoding of linear block error correcting codes
US6216249B1 (en) 1999-03-03 2001-04-10 Cirrus Logic, Inc. Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel
US7483232B2 (en) 1999-03-04 2009-01-27 Convolve, Inc. Dynamic system control method
US6216251B1 (en) 1999-04-30 2001-04-10 Motorola Inc On-chip error detection and correction system for an embedded non-volatile memory array and method of operation
US6266795B1 (en) 1999-05-28 2001-07-24 Lucent Technologies Inc. Turbo code termination
US6351832B1 (en) 1999-05-28 2002-02-26 Lucent Technologies Inc. Turbo code symbol interleaver
US6473878B1 (en) 1999-05-28 2002-10-29 Lucent Technologies Inc. Serial-concatenated turbo codes
GB2372142B (en) 1999-11-22 2003-11-12 Seagate Technology Llc Method and apparatus for data error recovery using defect threshold detector and viterbi gain
US6810502B2 (en) 2000-01-28 2004-10-26 Conexant Systems, Inc. Iteractive decoder employing multiple external code error checks to lower the error floor
US7184486B1 (en) 2000-04-27 2007-02-27 Marvell International Ltd. LDPC encoder and decoder and method thereof
US6757862B1 (en) 2000-08-21 2004-06-29 Handspring, Inc. Method and apparatus for digital data error correction coding
US6970511B1 (en) 2000-08-29 2005-11-29 Lucent Technologies Inc. Interpolator, a resampler employing the interpolator and method of interpolating a signal associated therewith
JP4324316B2 (ja) 2000-10-23 2009-09-02 株式会社日立グローバルストレージテクノロジーズ 垂直磁気記録再生装置
US7093179B2 (en) 2001-03-22 2006-08-15 University Of Florida Method and coding means for error-correction utilizing concatenated parity and turbo codes
US7295623B2 (en) 2001-07-11 2007-11-13 Vativ Technologies, Inc. High-speed communications transceiver
US6904084B2 (en) 2001-09-05 2005-06-07 Mediatek Incorporation Read channel apparatus and method for an optical storage system
US7073118B2 (en) 2001-09-17 2006-07-04 Digeo, Inc. Apparatus and method for saturating decoder values
US6986098B2 (en) 2001-11-20 2006-01-10 Lsi Logic Corporation Method of reducing miscorrections in a post-processor using column parity checks
EP1525664B9 (en) 2002-07-03 2015-09-02 Dtvg Licensing, Inc Method and system for memory management in low density parity check (ldpc) decoders
US7113356B1 (en) * 2002-09-10 2006-09-26 Marvell International Ltd. Method for checking the quality of servo gray codes
US6785863B2 (en) 2002-09-18 2004-08-31 Motorola, Inc. Method and apparatus for generating parity-check bits from a symbol set
US7058873B2 (en) 2002-11-07 2006-06-06 Carnegie Mellon University Encoding method using a low density parity check code with a column weight of two
US7702986B2 (en) 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
US7047474B2 (en) 2002-12-23 2006-05-16 Do-Jun Rhee Decoding concatenated codes via parity bit recycling
AU2003261440C1 (en) * 2003-02-26 2010-06-03 Qualcomm Incorporated Soft information scaling for iterative decoding
US7117427B2 (en) 2003-07-09 2006-10-03 Texas Instruments Incorporated Reduced complexity decoding for trellis coded modulation
US7313750B1 (en) 2003-08-06 2007-12-25 Ralink Technology, Inc. Efficient soft decision demapper to minimize viterbi decoder complexity
US7133228B2 (en) 2003-10-10 2006-11-07 Seagate Technology Llc Using data compression to achieve lower linear bit densities on a storage medium
US7958425B2 (en) 2004-02-19 2011-06-07 Trelliware Technologies, Inc. Method and apparatus for communications using turbo like codes
US7415651B2 (en) 2004-06-02 2008-08-19 Seagate Technology Data communication system with multi-dimensional error-correction product codes
US7643582B2 (en) 2004-06-09 2010-01-05 Marvell World Trade Ltd. Method and system for determining symbol boundary timing in a multicarrier data transmission system
US7996746B2 (en) 2004-10-12 2011-08-09 Nortel Networks Limited Structured low-density parity-check (LDPC) code
US20060123285A1 (en) 2004-11-16 2006-06-08 De Araujo Daniel F Dynamic threshold scaling in a communication system
US7646829B2 (en) 2004-12-23 2010-01-12 Agere Systems, Inc. Composite data detector and a method for detecting data
US7779325B2 (en) 2005-01-24 2010-08-17 Agere Systems Inc. Data detection and decoding system and method
US7370258B2 (en) 2005-04-28 2008-05-06 Sandbridge Technologies Inc. Iterative concatenated convolutional Reed-Solomon decoding method
US7587657B2 (en) 2005-04-29 2009-09-08 Agere Systems Inc. Method and apparatus for iterative error-erasure decoding
US7802172B2 (en) 2005-06-20 2010-09-21 Stmicroelectronics, Inc. Variable-rate low-density parity check codes with constant blocklength
US7523375B2 (en) 2005-09-21 2009-04-21 Distribution Control Systems Set of irregular LDPC codes with random structure and low encoding complexity
KR20070079448A (ko) * 2006-02-02 2007-08-07 삼성전자주식회사 다중 안테나 시스템에서 반복 검출 및 복호 수신 장치 및방법
US7752523B1 (en) 2006-02-13 2010-07-06 Marvell International Ltd. Reduced-complexity decoding of parity check codes
US7808956B2 (en) 2006-03-31 2010-10-05 Motorola, Inc. Dynamic, adaptive power control for a half-duplex wireless communication system
KR101037243B1 (ko) 2006-08-02 2011-05-26 후지쯔 가부시끼가이샤 수신 장치 및 그 복호 방법
US8705752B2 (en) 2006-09-20 2014-04-22 Broadcom Corporation Low frequency noise reduction circuit architecture for communications applications
CN100459438C (zh) * 2006-10-20 2009-02-04 东南大学 里德所罗门解码器的关键方程与错误值求解优化电路
JP2008136164A (ja) * 2006-10-27 2008-06-12 Kyocera Corp 通信基地局装置及び通信基地局装置の同期制御方法
FR2909499B1 (fr) 2006-12-01 2009-01-16 Commissariat Energie Atomique Procede et dispositif de decodage pour codes ldpc, et appareil de communication comprenant un tel dispositif
WO2008136164A1 (ja) * 2007-04-23 2008-11-13 Panasonic Corporation 復号化回路、復号化方法及び画像再生装置
US20080304558A1 (en) 2007-06-06 2008-12-11 Hong Kong University Of Science And Technology Hybrid time-frequency domain equalization over broadband multi-input multi-output channels
US8711984B2 (en) 2008-01-22 2014-04-29 Agere Systems Llc Methods and apparatus for map detection with reduced complexity
US8201051B2 (en) 2008-10-15 2012-06-12 Lsi Corporation Method for detecting short burst errors in LDPC system
CN101277119B (zh) * 2008-05-14 2010-06-02 清华大学 里德所罗门码解码器硬件复用方法及其低硬件复杂度解码装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163742A (ja) * 1997-11-26 1999-06-18 Nec Corp 軟出力復号装置
EP1094612A1 (en) * 1999-10-21 2001-04-25 Sony International (Europe) GmbH SOVA Turbo decoder with decreased normalisation complexity
JP2003006993A (ja) * 2001-06-25 2003-01-10 Fujitsu Ltd データ再生装置及びデータ記録再生装置
JP2004145972A (ja) * 2002-10-24 2004-05-20 Fujitsu Ltd リードチャネル復号器、リードチャネル復号方法およびリードチャネル復号プログラム
JP2007142832A (ja) * 2005-11-18 2007-06-07 Denso Corp 軟判定値補正方法，受信装置，プログラム
WO2008004215A2 (en) * 2006-07-06 2008-01-10 Provigent Ltd. Communication link control using iterative code metrics

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN6010034306; Ｂｌａｚｅｋ，　Ｚ．　他: 'Ａ　ＤＳＰ-ｂａｓｅｄ　ｉｍｐｌｅｍｅｎｔａｔｉｏｎ　ｏｆ　ａ　ｔｕｒｂｏ-ｄｅｃｏｄｅｒ' Ｇｌｏｂａｌ　Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ　Ｃｏｎｆｅｒｅｎｃｅ，　１９９８．　ＧＬＯＢＥＣＯＭ　９８．　Ｔｈｅ　Ｂｒｉｄｇｅ　ｔｏ　Ｇｌｏｂａｌ　Ｉｎｔｅｇｒａｔｉｏｎ．　ＩＥＥＥ ｖｏｌ．５, 1998, ｐｐ．２７５１-２７５５ *
JPN6010034307; Ｐａｐｋｅ，　Ｌ．　他: 'Ｉｍｐｒｏｖｅｄ　ｄｅｃｏｄｉｎｇ　ｗｉｔｈ　ｔｈｅ　ＳＯＶＡ　ｉｎ　ａ　ｐａｒａｌｌｅｌ　ｃｏｎｃａｔｅｎａｔｅｄ　（Ｔｕｒｂｏ-ｃｏｄｅ）　ｓｃｈｅｍｅ' Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，　１９９６．　ＩＣＣ　９６，　Ｃｏｎｆｅｒｅｎｃｅ　Ｒｅｃｏｒｄ，　Ｃｏｎｖｅｒｇｉｎｇ　Ｔｅｃｈｎｏｌｏｇｉｅｓ　ｆｏｒ　Ｔｏｍｏｒｒｏｗ'ｓ　Ａｐｐｌｉｃａｔｉｏｎｓ ｖｏｌ．１, 19960623, ｐｐ．１０２-１０６ *

Also Published As

Publication number Publication date
TW201039568A (en) 2010-11-01
KR20120012960A (ko) 2012-02-13
EP2425430A1 (en) 2012-03-07
EP2425430A4 (en) 2012-10-03
CN102265345B (zh) 2015-11-25
TWI495272B (zh) 2015-08-01
US20120033320A1 (en) 2012-02-09
CN102265345A (zh) 2011-11-30
WO2010126482A1 (en) 2010-11-04
JP5631977B2 (ja) 2014-11-26
US8773790B2 (en) 2014-07-08

Similar Documents

Publication Publication Date Title
JP5631977B2 (ja) 読み取りデータ処理システムにおける動的スケーリングのシステムと方法
KR101326335B1 (ko) 데이터 프로세싱 회로, 데이터 프로세싱 시스템 및 방법
US8683306B2 (en) Systems and methods for data detection including dynamic scaling
JP5384187B2 (ja) 待ち行列ベースのデータ検出および復号のシステムおよび方法
US8578253B2 (en) Systems and methods for updating detector parameters in a data processing circuit
US8443267B2 (en) Systems and methods for hard decision assisted decoding
KR20110086504A (ko) 노이즈 감소 데이터 프로세싱 회로, 노이즈 감소 데이터 프로세싱 회로를 위한 시스템 및 방법
KR101385380B1 (ko) 듀얼 이진 및 비이진 디코딩 프로세싱을 위한 시스템 및 방법
KR101547858B1 (ko) 심볼 재그룹화 디코딩 프로세싱을 위한 시스템 및 방법
US8819531B2 (en) Systems and methods for information divergence based data processing
US20140082461A1 (en) Systems and Methods for Detector Side Trapping Set Mitigation
US8499231B2 (en) Systems and methods for reduced format non-binary decoding
US9817716B2 (en) Systems and methods for retaining non-converged data sets for additional processing
US8560929B2 (en) Systems and methods for non-binary decoding

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130426

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140410

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140723

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140731

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140909

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141008

R150 Certificate of patent or registration of utility model

Ref document number: 5631977

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees