TWI488233B - 藉由開孔之抗反射層施行之臨界尺寸偏差負載控制 - Google Patents

藉由開孔之抗反射層施行之臨界尺寸偏差負載控制 Download PDF

Info

Publication number
TWI488233B
TWI488233B TW097149692A TW97149692A TWI488233B TW I488233 B TWI488233 B TW I488233B TW 097149692 A TW097149692 A TW 097149692A TW 97149692 A TW97149692 A TW 97149692A TW I488233 B TWI488233 B TW I488233B
Authority
TW
Taiwan
Prior art keywords
gas
arc
layer
etching
line pattern
Prior art date
Application number
TW097149692A
Other languages
English (en)
Other versions
TW200941574A (en
Inventor
Kyeong-Koo Chi
Jonathan Kim
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Res Corp filed Critical Lam Res Corp
Publication of TW200941574A publication Critical patent/TW200941574A/zh
Application granted granted Critical
Publication of TWI488233B publication Critical patent/TWI488233B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0276Photolithographic processes using an anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Description

藉由開孔之抗反射層施行之臨界尺寸偏差負載控制
本發明係關於在半導體元件製造期間,經由遮罩來蝕刻一蝕刻層,尤有關於在半導體元件製造之蝕刻處理期間,經由遮罩而開口一ARC層以控制細微特徵部之CD偏差負載。
於半導體晶圓處理期間,將半導體元件的特徵部使用熟知的圖案化及蝕刻處理定義在晶圓內。於此等處理(光微影)之中,光阻(PR,photoresist)材料沉積於晶圓上,然後曝露於初縮遮罩所過濾的光。此初縮遮罩一般為以可阻擋光線傳播通過初縮遮罩之示範特徵部幾何圖形加以圖案化的玻璃板。
在通過初縮遮罩之後,光接觸光阻材料的表面。光改變了光阻材料的化學組成,因而顯影劑可以移除光阻材料的一部分。在正光阻材料的情況下,經過曝露的區域被移除;而在負光阻材料的情狀下,未經過曝露的區域被移除。之後,對晶圓進行蝕刻,以自不再受光阻材料保護的區域移除下層材料,藉以在晶圓內定義期望的特徵部。
通常,在光微影步驟中,於光阻遮罩之下方設有一個或更多抗反射塗層(ARC層,antireflective coating layer),例如底部抗反射塗層(BARC層,bottom antireflective coating layer)或介電抗反射塗層(DARC層,dielectric antireflective coating layer)。此等塗層最小化或消除光阻曝露期間的反射,此反射可能產生駐波。此等駐波可能導致缺陷,例如光阻側壁的正弦「扇形缺口」或在光阻層底部形成「腳」。因此,BARC/DARC層一般被配置於光阻層之下方及將經由光阻遮罩蝕刻的其他元件材料(例如SiO2 )之上方。BARC/DARC層可為有機基礎的或無機基礎的,並且通常由與下層介電材料不同的材料所組成。雖然BARC層通常係有機的,但一無機BARC層可由氮化鈦(TiN)和氮氧化矽(SiON)所組成。DARC層可由SiOx組成。
在極大型積體電路(ULSI,ultra large scale integrated circuits)中,臨界尺寸(CD,critical dimension)均勻度對於高效能元件而言係一重要參數。舉例來說,閘電極中的CD均勻度影響元件的臨限電壓分佈及整體良率。半導體元件特徵部的期望CD可藉由於蝕刻處理期間控制光微影的CD或控制CD偏差(CD bias)其中之一而達成。CD偏差(亦稱為CD偏離)係遮罩CD(蝕刻前)與產生之特徵部的CD(蝕刻後)之間的差異。伴隨蝕刻處理而來之CD偏差,取決於蝕刻特徵部的圖案密度,而一般來說,此等CD偏差在孤立圖案區大於其在密集圖案區。一般來說,取決於特徵圖案的差異被稱為「負載」。取決於圖案的蝕刻速率差異被稱為「蝕刻速率負載」。取決於圖案密度的CD偏差差異被稱為CD偏差負載(「孤立(Iso)密集(Dense)CD偏差負載」)。例如,圖1A及1B分別概略顯示在蝕刻處理前,於密集區14及孤立區16的圖案化遮罩10及蝕刻層12。圖2A及2B分別概略顯示在習用的蝕刻處理後,於密集區14及孤立區16的蝕刻層12。如圖所示,該CD偏差係遮罩CD1 與蝕刻特徵部CD2 之間的差異,此等CD偏差在孤立區(圖2B)大於在密集區(圖2A)。此外,一般來說,藉由光微影在孤立區定義小的CD圖案(例如,細線圖案)較在密集區為困難。因此,較大的CD偏差負載使得在孤立圖案區定義小的CD更具挑戰性。
為達成前述目標及根據本發明之目的,茲提供一種用於在蝕刻層中蝕刻線圖案的方法,該蝕刻層配置於一抗反射塗層(ARC,antireflective coating)層之下,該ARC層又配置於一圖案化遮罩之下。該方法包含將該ARC層開口,在其中供應了包含CF3 I、含氟碳化合物(包含氟碳氫化合物)氣體、及含氧氣體的ARC開口氣體,電漿自該ARC開口氣體形成以開口該ARC層,然後停止該ARC開口氣體之供應。線圖案特徵部經由該已開口ARC層而蝕刻進入該蝕刻層。
在本發明之另一表現形式中,茲提供一種用於在蝕刻層中蝕 刻線圖案的設備,該蝕刻層配置於一抗反射塗層(ARC,antireflective coating)層之下,該ARC層又配置於一圖案化遮罩之下。一電漿處理室包含:形成電漿處理室外殼的室壁、用以支撐該電漿處理室外殼內之基板的基板支座、用以調節該電漿處理室外殼內之壓力的壓力調節器、用以供應功率至該電漿處理室外殼以維持電漿的至少一電極、電連接於至少一電極之至少一RF功率源、用以供應氣體進入該電漿處理室外殼內的氣體入口、以及用以自該電漿處理室外殼排出氣體的氣體出口。一氣體源,其與氣體入口呈流體連通。該氣體源包含ARC開口氣體源,其包含CF3 I源、含氟碳化合物氣體源、含氧氣體源、及蝕刻氣體源。一控制器,可控制地連接至氣體源及至少一RF功率源。該控制器包含至少一處理器,及電腦可讀取媒體。該電腦可讀取媒體包含用於將ARC層開口之電腦可讀取碼,其包含:用以分別自CF3 I源、含氟碳化合物氣體源、及含氧氣體源,將包含CF3 I、含氟碳化合物氣體、及含氧氣體之ARC開口氣體流入電漿室之電腦可讀取碼;用以自ARC開口氣體形成電漿之電腦可讀取碼;以及用以停止ARC開口氣體流之電腦可讀取碼。該電腦可讀取碼亦包含用以經由已開口ARC將線圖案特徵部蝕刻進入該蝕刻層之電腦可讀取碼。
以下將透過本發明之詳細敘述並結合下述圖示,更詳細說明本發明之上述及其他特徵。
本發明今將參考少數幾個較佳實施例及如附圖所示加以詳述。在接下來的敘述中,提出許多特定細節以提供對於本發明的全盤瞭解。然而,明顯地,熟習本技藝者應理解,本發明可在欠缺此等特定細節之部分或全部的情形下被實施。在其他例子中,並未詳細敘述熟知的處理步驟及/或結構,以避免不必要地混淆本發明。
為了幫助瞭解,圖3係使用在本發明之一實施例之處理的高階流程圖。如圖3所示,提供一帶有蝕刻層的基板,其配置在一 抗反射塗層(ARC)之下,而抗反射塗層配置在一圖案化遮罩之下(步驟102)。為了幫助瞭解本發明,圖4A及4B係形成在基板20上之層的堆疊的概略橫剖面圖,其分別在密集區202及孤立區204中包含蝕刻層22,蝕刻層22配置於ARC層24之下,而ARC層24配置在圖案化遮罩26之下。此圖案化遮罩26可為光阻(PR,photoresist)遮罩。在此例中,圖案化遮罩26係具有線-間隔圖案的PR遮罩,其可在蝕刻層中形成複數線及間隔。PR遮罩可藉浸潤式193nm光微影而圖案化。圖4A顯示密集區202的線-間隔圖案,而圖4B顯示孤立區204的線-間隔圖案。
根據本發明之一實施例,「密集」區可被定義為具有週期的線及間隔圖案之區域,其CD取決於佈局規則但線CD對間隔CD的比值自1/5:1至5:1變化;而「孤立」區可被定義為鄰近該「孤立」特徵部的間隔CD較佈局規則大三倍之區域,其中佈局規則係定義為在密集區之週期圖案的間距的一半。在此,線-圖案密度為垂直於線方向單位長度之線(線-間隔圖案)的數目。在一例中,孤立區不需具有周期之圖案但以單一或少數條線設置;相較於密集區,在相似尺寸下以許多條線設置。線-間隔圖案的CD典型地係線的寬度,也因此反應根據電路設計規格各自區域中線的目標寬度。根據本發明之一實施例,在密集區202中圖案化遮罩可具有CD約66nm而在孤立區204中其可具有CD約77nm。在密集區中的CD可在約10nm至100nm的範圍中,而在孤立區中的CD可在約10nm至100nm的範圍中,取決於電路設計規格。吾人須注意CD的特定值並未定義密集或孤立區。
如圖4A及4B所示,蝕刻層22可包含介電層28及非晶質碳層(ACL,amorphous carbon layer)30。介電層28可由例如氮化矽(SiN)、SiO2 、或四乙氧基矽烷(TEOS)之氧化矽基礎介電材料所組成。非晶質碳相似於聚合物,但因其係以CVD在高於200℃之溫度所沉積而具有較少的氫及較多的碳,也因此其較聚合物抗蝕刻。ACL 30可運作為蝕刻介電層28的硬式遮罩。ARC層24可包含形成在光阻遮罩26下的BARC層32,及BARC層32下的DARC 層34。此等層在光阻的曝露其間最小化或消除反射。BARC/DARC層可為有機基礎的或無機基礎的,並且通常由與下層介電材料不同的材料所組成。例如,當BARC層32為碳基礎有機層,且上面的蝕刻層(在此例中的ACL 30)亦為碳基礎材料,例如氧化矽(SiOx)之一無機DARC層可防止在ARC層開口處理期間蝕刻層受到非期望的蝕刻。在一特定範例中,該堆疊可具有約150nm厚度的光阻遮罩26、約60nm厚度的BARC層32、約60nm厚度的DARC層34、約180nm厚度的ACL層30、及約200nm厚度的介電(例如SiN)層28。此結構可適用於半導體元件的閘電極。
回頭參考圖3,ARC層24使用光阻遮罩26當作蝕刻遮罩而開口(步驟104)。蝕刻處理的第一步驟典型地為任何ARC層(或BARC/DARC層)的開口。此為典型之關鍵步驟,因為ARC層扮演如同底部層遮罩的角色。光阻遮罩通常定義期望之特徵部尺寸。如果在蝕刻之後ARC層的CD較光阻遮罩CD(例如線特徵部)為寬,那麼下層蝕刻層的最終CD亦會較期望值為寬。
圖5為可用於本發明蝕刻之電漿處理室400的概略圖。電漿處理室400包含限制環402、上部電極404、下部電極408、氣體源410、及連接至氣體出口之排氣泵浦420。在電漿處理室400中,基板20(具有堆疊層)放置於下部電極408之上。下部電極408包含一用以固持基板20之合適基板挾持機構(例如靜電、機械式箝制或相似物)。反應器頂部428包含直接面對下部電極408而配置的上部電極404。上部電極404、下部電極408、及限制環402定義限制電漿容積440。氣體由氣體源410供應至限制電漿容積440,並藉由排氣泵浦420經限制環402及排氣埠而自限制電漿容積440排出。除了幫助排出氣體,排氣泵浦420亦幫助調整壓力。在此實施例中,氣體源410包含一ARC開口氣體源430,該ARC開口氣體源430包含CF3 I源416、含氧氣體源412、及含氟碳化物氣體源418。氣體源410可更包含其他氣體源,例如用於在處理室400中施行蝕刻層隨後之蝕刻處理的蝕刻氣體源414。
如圖5所示,射頻(RF)源448電連接至下部電極408。室壁 452圍繞限制環402、上部電極404、及下部電極408。RF源448可包含一2MHz功率源、一60MHz功率源、及一27MHz功率源。連接RF功率至電極的不同組合是可能的。例如可用於本發明之一較佳實施例之Lam Research Corporation's Dielectric Etch Systems,例如Exelan®系列(LAM Research CorporationTM of Fremont,California製造);其中27MHz、2MHz、及60MHz功率源組成連接至下部電極的RF功率源448,而上部電極接地。控制器435可控制地連接至RF源448、排氣泵浦420、及氣體源410。
圖6A及6B顯示一電腦系統600,其適合施行用於本發明之實施例中的控制器435。圖6A顯示該電腦系統之一可能實體形式。當然,電腦系統可具有許多實體形式,範圍從積體電路、印刷電路板、及小的手提裝置到龐大的超級電腦。電腦系統600包含監視器602、顯示器604、外殼606、磁碟機608、鍵盤610、及滑鼠612。磁碟614係一電腦可讀取之媒體,用以將資料傳入及傳出電腦系統600。
圖6B係電腦系統600之方塊圖的一例。多樣的次系統附加到系統匯流排620。處理器622(亦稱為中央處理單元,或CPUs)耦合至儲存裝置,該裝置包含記憶體624。記憶體624包含隨機存取記憶體(RAM,random access memory)及唯讀記憶體(ROM,read-only memory)。如本技藝為人所熟知者,ROM用來單向地傳輸資料及指令至CPU,而RAM一般係以雙向的方式傳輸資料及指令。這兩種記憶體的型式可包含以下所述任何合適的電腦可讀取媒體。一固定磁碟626亦雙向耦合至CPU 622;其提供額外的資料儲存容量且亦可包含以下所述之任何電腦可讀取媒體。固定磁碟626可用於儲存程式、資料、及相似物且一般係較主要儲存體為慢的次要儲存媒體(例如硬碟)。吾人應當瞭解保存在固定磁碟626內的資訊,可在適當情況下,以標準方式加以合併,如同記憶體624中之虛擬記憶體一般。可移動式磁碟614可採用以下所述之任何電腦可讀取媒體的形式。
CPU 622亦耦合至許多輸入/輸出裝置,例如顯示器604、鍵 盤610、滑鼠612、及揚聲器630。一般來說,一輸入/輸出裝置可為:視訊顯示器、軌跡球、滑鼠、鍵盤、麥克風、觸碰感應顯示器、轉換器讀卡機、磁帶或紙帶讀取機、輸入板、輸入筆、聲音或手寫辨識器、生物辨識讀取機、或其它的電腦之任一。CPU 622可選擇性地藉由網路介面640耦合至另一電腦或電信網路。具有此等網路介面,在執行上述方法步驟的過程中,可預期的,CPU可自網路接收資訊或將資訊輸出至網路。此外,本發明的方法實施例可單獨在CPU 622執行,或經由例如網際網路的網路與一遠端CPU共同執行以分攤一部分的處理。
此外,本發明之實施例更有關於具有電腦可讀取媒體之電腦儲存產品,其上具有執行許多電腦實施操作用之電腦碼。該媒體及電腦碼可為了本發明之目的而特別設計或建構,或其可為熟習電腦軟體技藝者所熟知或可得之種類。電腦可讀取媒體之範例包含但不限制於:磁性媒體,例如硬碟、軟碟、及磁帶;光學媒體,例如CD-ROMs及全像裝置;磁性-光學媒體,例如光讀磁碟;以及特別用以儲存及執行程式碼的硬體裝置,例如特殊積體電路(ASICs,application-specific integrated circuits)、可程式邏輯元件(PLDs,programmable logic devices)、以及ROM及RAM元件。電腦碼的範例包含例如編譯器所產生之機器碼、及藉由電腦使用解譯器所執行的含有較高階程式碼的檔案。電腦可讀取媒體亦可為藉由電腦資料訊號傳輸之電腦碼,其實施於載波中並代表處理器可執行之指令的序列。
圖7係一ARC層開口(圖3中的步驟104)的詳細流程圖,其可使用上述之電漿處理室400而施行。具有堆疊的基板20提供在電漿處理室400中。在ARC層開口之前,遮罩26的圖案化亦可於電漿處理室400中實施。在ARC層開口處理中(步驟104),吾人供應一ARC開口氣體包含含氟碳化物氣體、CF3 I、及含氧氣體(步驟110),如圖7所示。根據本發明之一實施例,一新氣體CF3 I作為添加物而引入ARC開口步驟。CF3 I已知具有低全球暖化潛能(GWP,global warming potential)。考慮一般用於二氧化矽或氮化 矽蝕刻之全氟碳化物(PFCs,perfluorocarbons)的全球暖化效應,以CF3 I取代PFCs的可能性已被提出。然而,在本發明中,CF3 I被採用作為添加物,而不是主蝕刻劑,以在ARC層開口步驟中改進CD偏差負載。如上所述,CD偏差負載已成為小特徵部之介電蝕刻處理的課題。在多年的各種蝕刻劑及添加物的研究及實驗之後,本專利申請案最終發現在ARC層開口中,使用CF3 I作為添加劑而不是介電層蝕刻處理的蝕刻劑,出乎意料地改進了介電蝕刻的孤立-密集CD偏差負載。
在此專利說明書及專利申請範圍中,術語「氟碳化合物」意謂:包含氟碳化合物及氟碳氫化合物(hydrofluorocarbon),氟碳氫化合物係含氫的一種氟碳化合物類型。在本發明之一實施例中,含氟碳化合物氣體可包含CF4 或CHF3 至少其中之一。更一般來說,含氟碳化合物氣體可包含氟碳化合物及/或氟碳氫化合物之成分,例如CF4 、CH3 F、CH2 F2 、及相似物。在一特定範例中,電漿處理室中的壓力設定在100mTorr,然後供應ARC開口氣體包含約150sccm CF4 、約20sccm CHF3 、約50sccm CF3 I、及約5-10sccm O2 。更一般來說,CF3 I最好為蝕刻劑氣體之總流量的約1-50%。較佳地,CF3 I為蝕刻劑氣體之總流量的約2-40%。更佳地,CF3 I為蝕刻劑氣體之總流量的約10-25%。
然後,一電漿由ARC開口氣體形成(步驟112),如此將ARC層開口(步驟114)。在此範例中,該RF源在27MHz供應500Watts計240秒。在ARC層開口之後,停止ARC開口氣體流(步驟116)。圖8A及8B為ARC開口步驟104之後,分別在密集區202及孤立區204中堆疊層的概略橫剖面圖。根據一範例,ARC開口步驟之後的CD(CD1)在密集區202中約83nm(CD1Dense ),而在孤立區204中約95nm(CD1Iso )。
根據本發明之一實施例,如圖3所示,特徵部可使用與用於ARC層開口相同之電漿處理室400而蝕刻進入蝕刻層22(步驟106)。例如,ACL層30可使用已開口之ARC層24當作遮罩而蝕刻。舉例來說,此等ACL蝕刻可使用在15mTorr的室壓下包含約 200sccm O2 之化學品。該RF功率源在60MHz供應700Watts。圖9A及9B為ACL蝕刻步驟之後,分別在密集區202及孤立區204中堆疊層的概略橫剖面圖。根據該範例,ACL蝕刻之後的CD(CD2)在密集區202中約69nm(CD2Dense ),而在孤立區204中約83nm(CD2Iso )。
然後,介電層28可使用圖案化的ACL 30當作蝕刻遮罩而蝕刻以形成特徵部。例如,介電蝕刻可使用在70mTorr的室壓下包含約400sccm CF4 、約26sccm CHF3 、及約26sccm O2 之化學品。該RF功率源在60MHz供應1200Watts。在此範例中,圖案化的ACL 30可視為介電蝕刻的硬式遮罩。如此,任何殘存的遮罩可藉灰化處理或相似步驟而移除(步驟108)。圖10A及10B為介電蝕刻及灰化之後,分別在密集區202及孤立區204中堆疊層的概略橫剖面圖。根據此範例,介電(在此例中為SiN4 )蝕刻之後的CD(CD3)在密集區202中約65nm(CD3Dense ),而在孤立區204中約89nm(CD3Iso )。
根據本發明之一實施例,自ARC開口步驟經介電蝕刻步驟,電漿皆未被熄滅。由於一種或更多的分別氣體成分在連續的處理中為公用,蝕刻氣體可藉由改變流速、停止若干成分氣體流、及/或添加新成分氣體流,在不中斷整體氣體流或熄滅電漿之下而改變為下一個處理步驟所需之成分。例如,如果蝕刻層包含例如沒有ACL之氮化矽的介電層,介電蝕刻之蝕刻氣體可藉增加含氟碳化合物氣體(例如CF4 、CHF3 )及含氧氣體之氣體流速、以及自ARC開口氣體停止CF3 I而提供。由ARC開口氣體所產生之電漿由隨後之蝕刻氣體維持。吾人必須注意,RF源的功率及/或頻率及室壓根據特定處理需求亦被改變。
如以上所提及,CD偏差負載係定義為密集區及孤立區之間的CD偏差差異(CD Bias Loading=CD BiasIso -CD BiasDense )。各CD偏差係蝕刻處理之前及之後的CD差異(CD BiasDense =CDInitial Dense -CDFinal Dense ;CD BiasIso =CDInitial Iso -CDFinal Iso )。在此,「初始(Initial)」意謂:有關於蝕刻處理前,而「最終(Final)」意謂:有 關於蝕刻處理後。因此,CD偏差負載=CD偏差Iso -CD偏差Dense =CDInitial Iso -CDFinal Iso -(CDInitial Dense -CDFinal Dense )=CDInitial Iso -CDInitial Dense -(CDFinal Iso -CDFinal Dense )≡△Initial -△Final 在此,△係密集區及孤立區之間的CD差異。
根據以上所提及之範例,在ARC開口處理之後,△ARC 係12nm;在ACL蝕刻之後,△ACL 係14nm;以及在介電(SiN4 )蝕刻處理之後(灰化之後),△SiN4 係24nm。由於初始PR遮罩CD在密集區202係66nm及在孤立區204係77nm,因此△PR 係11nm。因此,根據本發明之實施例,關於使用圖案化遮罩26之介電蝕刻處理的CD偏差負載係△SiN4 -△PR =13nm。
為了比較,隨後的結果得自一習用的介電蝕刻處理,該習用的介電蝕刻處理具有相同之△PR =11nm且使用習用的ARC開口氣體。在此參考例中,該習用的ARC開口氣體包含200sccm CF4 及20sccm CHF3 (沒有CF3 I添加物)。隨後之ACL蝕刻處理、介電處理、以及灰化皆在相同條件下施行。結果的CD值為:ARC開口之後的CD1在密集區中約74nm(CD1Dense )而在孤立區中約99nm(CD1Iso );ACL蝕刻之後的CD2在密集區中約58nm(CD2Dense )而在孤立區中約80nm(CD2Iso );及介電(在此例中為SiN4 )蝕刻之後的CD3在密集區中約52nm(CD3Dense )而在孤立區中約87nm(CD3Iso )。因此,根據該習用的介電蝕刻處理,在ARC開口處理之後,△ARC 係25nm;在ACL蝕刻處理之後,△ACL 係22nm;以及在介電(SiN4 )蝕刻處理之後(灰化之後),△SiN4 係35nm,以致於關於介電蝕刻處理的CD偏差負載係△SiN4 -△PR =24nm。然而吾人須注意,在此習用的蝕刻例中,密集區的CD係約52nm,不是66nm。
圖11概略地說明習用的介電蝕刻(帶有習用的CF4-基礎ARC 開口氣體)40及根據本發明之一實施例之新穎的介電蝕刻(帶有CF3 I-添加之ARC開口氣體)42的CD偏差負載範例。CD偏差負載對關於密集區之CD(亦即線的寬度,其亦稱為「密集CD」)作圖。吾人須注意,帶有不同密集CD的密集圖案具有相同的單位面積線數(線密度),但CD(線寬)不同。如圖11所示,相較於習用的CD偏差負載,在相同的密集區CD下,根據本發明之實施例的CD偏差負載改進將近20nm。吾人須注意,範例及數目皆僅為說明而不意謂限制任何本發明之範疇。
一般而言,據信寬高比影響CD偏差負載。不受理論約束,據信到達特徵部表面的離子對中性粒子的比值取決於特徵部之間的間隔之寬高比。更具體地,非等向性地到達特徵部表面的離子數目與寬高比弱相關,而到達特徵部表面的中性粒子數目因其移動根本上為等向性而更強烈的取決於寬高比。據信若有更多的中性粒子到達表面,將導致線CD變得較大,其為CD偏差負載的主要機構。有關孤立區的線寬(iso CD),如果在電漿中貢獻於沉積的中性粒子數減少,孤立特徵部可具有較小的CD(及因而較小的CD偏差)。雖然導致的密集CD(CD偏差)亦會減小,吾人發現藉由控制電漿中的中性粒子而導致的孤立CD偏差減小較密集CD偏差減小為快。那就是,如果允許密集CD變小將會得到較小的CD偏差負載。根據本發明之實施例,未明顯影響密集CD而CD偏差負載減小/改進。
雖然本發明已就幾個較佳實施例加以描述,仍有落入本發明範疇內之變更、替換、修改、及各種替代等效物。也應當注意仍有許多施行本發明之方法及裝置的替代方式。因此意謂下附之申請專利範圍應解釋為包含落入本發明之真實精神及範疇內的所有此等變更、替換、及各種替代等效物。
10‧‧‧圖案化遮罩
12‧‧‧蝕刻層
14‧‧‧密集區
16‧‧‧孤立區
20‧‧‧基板
22‧‧‧蝕刻層
24‧‧‧ARC層
26‧‧‧圖案化遮罩
28‧‧‧介電層
30‧‧‧非晶質碳層
32‧‧‧底部抗反射塗層(BARC)層
34‧‧‧介電抗反射塗層(DARC)層
40‧‧‧習用的介電蝕刻
42‧‧‧新穎的介電蝕刻
102‧‧‧步驟
104‧‧‧步驟
106‧‧‧步驟
108‧‧‧步驟
110‧‧‧步驟
112‧‧‧步驟
114‧‧‧步驟
116‧‧‧步驟
202‧‧‧密集區
204‧‧‧孤立區
400‧‧‧電漿處理室
402‧‧‧限制環
404‧‧‧上部電極
408‧‧‧下部電極
410‧‧‧氣體源
412‧‧‧含氧氣體源
414‧‧‧蝕刻氣體源
416‧‧‧CF3 I源
418‧‧‧含氟碳化合物氣體源
420‧‧‧排氣泵浦
428‧‧‧反應器頂部
430‧‧‧ARC開口氣體源
435‧‧‧控制器
440‧‧‧限制電漿容積
448‧‧‧射頻源
452‧‧‧室壁
600‧‧‧電腦系統
602‧‧‧監視器
604‧‧‧顯示器
606‧‧‧外殼
608‧‧‧磁碟機
610‧‧‧鍵盤
612‧‧‧滑鼠
614‧‧‧(可移動式)磁碟
620‧‧‧系統匯流排
622‧‧‧處理器
624‧‧‧記憶體
626‧‧‧固定磁碟
630‧‧‧揚聲器
640‧‧‧網路介面
本發明在隨附圖示之圖中以範例而非限制的方式說明,且其中類似參考數字關聯於相似元件,其中: 圖1A及1B為顯示在習用的蝕刻處理前,分別在密集區及孤立區的圖案化遮罩及蝕刻層之概略橫剖面圖。
圖2A及2B為顯示在使用圖1A及1B所示遮罩之習用的蝕刻處理後,分別在密集區及孤立區的圖案化遮罩及蝕刻層之概略橫剖面圖。
圖3為使用在本發明之一實施例之處理的高階流程圖。
圖4A及4B為分別在密集區及孤立區中,形成在基板上之層的堆疊的概略橫剖面圖,包含蝕刻層,其配置於ARC層之下,而ARC層配置在圖案化遮罩之下。
圖5為一電漿處理室概略圖,其可用於根據本發明之一實施例的ARC層開口及選擇性地蝕刻層蝕刻。
圖6A及6B顯示一電腦系統,其適合施行用於本發明之實施例中的控制器。
圖7為根據本發明之一實施例之ARC層開口的詳細流程圖。
圖8A及8B為ARC開口步驟之後,分別在密集區及孤立區中堆疊層的概略橫剖面圖。
圖9A及9B為ACL蝕刻步驟之後,分別在密集區及孤立區中堆疊層的概略橫剖面圖。
圖10A及10B為介電蝕刻及灰化之後,分別在密集區及孤立區中堆疊層的概略橫剖面圖。
圖11為說明習用的介電蝕刻及根據本發明之一實施例之新穎的介電蝕刻之CD偏差負載的範例之概略圖。
104‧‧‧ARC層開口處理
110‧‧‧供應抗反射塗層開口氣體,包含含氟碳化物氣體、CF3 I、及含氧氣體
112‧‧‧自抗反射塗層開口氣體形成電漿
114‧‧‧使用自抗反射塗層開口氣體形成之電漿而開口抗反射塗層
116‧‧‧停止抗反射塗層開口氣體

Claims (17)

  1. 一種於蝕刻層中蝕刻線圖案的方法,用於在一蝕刻層中蝕刻一線圖案,該蝕刻層配置於一抗反射塗層(ARC,antireflective coating)層之下,該ARC層又配置於一圖案化遮罩之下,該方法包含:ARC層開口步驟,將該ARC層予以開口,包含:供應一ARC開口氣體,包含CF3 I、一含氟碳化合物氣體、以及一含氧氣體;由該ARC開口氣體形成一電漿,以將該ARC層開口;與停止供應該ARC開口氣體;及線圖案特徵部蝕刻步驟,將線圖案特徵部經該已開口的ARC層蝕刻進入該蝕刻層,其中該CF3 I具有該ARC開口氣體之總流量的約1-50%。
  2. 如申請專利範圍第1項之於蝕刻層中蝕刻線圖案的方法,其中該蝕刻層係一介電層。
  3. 如申請專利範圍第1項之於蝕刻層中蝕刻線圖案的方法,其中該電漿自該ARC層開口步驟到該線圖案特徵部蝕刻步驟皆未被熄滅。
  4. 如申請專利範圍第1項之於蝕刻層中蝕刻線圖案的方法,其中該圖案化遮罩係具有一線-間隔圖案之一光阻(PR,photoresist)遮罩,且其中該ARC開口氣體中的CF3 I減小該蝕刻層之該線圖案特徵部的一密集區及一孤立區之間的CD偏差負載。
  5. 如申請專利範圍第1項之於蝕刻層中蝕刻線圖案的方法,其中該ARC層包含以下至少其中之一:一底部抗反射塗層(BARC,bottom antireflective coating)層;或一介電抗反射塗層(DARC,dielectric antireflective coating)層。
  6. 如申請專利範圍第1項之於蝕刻層中蝕刻線圖案的方法,其中該含氟碳化合物氣體包含以下至少其中之一:CF4 ;或 CHF3
  7. 如申請專利範圍第1項之於蝕刻層中蝕刻線圖案的方法,其中CF3 I具有該ARC開口氣體之總流量的約2-40%。
  8. 如申請專利範圍第1項之於蝕刻層中蝕刻線圖案的方法,其中CF3 I具有該ARC開口氣體之總流量的約10-25%。
  9. 一種於蝕刻層中蝕刻線圖案的方法,用於在一蝕刻層中蝕刻一線圖案,該蝕刻層配置於一抗反射塗層(ARC,antireflective coating)層之下,該ARC層又配置於一圖案化遮罩之下,該方法包含:ARC層開口步驟,將該ARC層予以開口,包含:供應一ARC開口氣體,包含CF3 I、一含氟碳化合物氣體、以及一含氧氣體,該CF3 I具有該ARC開口氣體之總流量的約1-50%;由該ARC開口氣體形成一電漿,以將該ARC層開口;及停止供應該ARC開口氣體,其係藉由停止該CF3 I然而繼續供應該含氟碳化合物氣體及該含氧氣體,俾能維持該電漿;及線圖案特徵部蝕刻步驟,將線圖案特徵部經該已開口的ARC層蝕刻進入該蝕刻層,其中該線圖案特徵部蝕刻步驟包含:繼續供應該含氟碳化合物氣體及該含氧氣體做為蝕刻氣體;藉該蝕刻氣體維持該電漿;及停止供應該蝕刻氣體。
  10. 一種於蝕刻層中蝕刻線圖案的設備,用於在一蝕刻層中蝕刻一線圖案,該蝕刻層配置於一抗反射塗層(ARC,antireflective coating)層之下,該ARC層又配置於一圖案化遮罩之下,該設備包含:一電漿處理室,包含:一室壁,其形成一電漿處理室外殼;一基板支座,用以支撐該電漿處理室外殼內的一基板;一壓力調節器,用以調節該電漿處理室外殼內的壓力;至少一電極,用以供應功率至該電漿處理室外殼以維持一電 漿;至少一RF功率源,其電連接至該至少一電極;一氣體入口,用以供應氣體進入該電漿處理室外殼內;及一氣體出口,用以自該電漿處理室外殼排出氣體;一氣體源,其與該氣體入口呈流體連通,該氣體源包含:一ARC開口氣體源包含CF3 I源、一含氟碳化合物氣體源、及一含氧氣體源;及一蝕刻氣體源;一控制器,可控制地連接至該氣體源及該至少一RF功率源,包含:至少一處理器;及電腦可讀取媒體,包含:用於將該ARC層開口之電腦可讀取碼,包含:電腦可讀取碼,用以分別自該CF3 I源、該含氟碳化合物氣體源、及該含氧氣體源,將包含CF3 I、一含氟碳化合物氣體、及一含氧氣體之ARC開口氣體流入該電漿室;用以自該ARC開口氣體形成一電漿的電腦可讀取碼;及用以停止該ARC開口氣體流的電腦可讀取碼;及用以經該已開口之ARC,將線圖案特徵部蝕刻進入該蝕刻層的電腦可讀取碼,其中該CF3 I具有該ARC開口氣體之總流量的約1-50%。
  11. 一種於蝕刻層中蝕刻線圖案的設備,用於在一蝕刻層中蝕刻一線圖案,該蝕刻層配置於一抗反射塗層(ARC,antireflective coating)層之下,該ARC層又配置於一圖案化遮罩之下,該設備包含:用以將該ARC層開口之裝置,包含:用以供應一ARC開口氣體包含CF3 I、一含氟碳化合物氣體、以及一含氧氣體之裝置;用以由該ARC開口氣體形成一電漿以將該ARC層開口之裝置;及 用以停止供應該ARC開口氣體之裝置;及將線圖案特徵部經該已開口的ARC層蝕刻進入該蝕刻層之裝置,其中該CF3 I具有該ARC開口氣體之總流量的約1-50%。
  12. 如申請專利範圍第11項之於蝕刻層中蝕刻線圖案的設備,其中該電漿自該ARC層之開口到該線圖案特徵部之蝕刻皆未被熄滅,且其中用以蝕刻線圖案特徵部之裝置包含:用以供應一蝕刻氣體包含一含氟碳化合物氣體及一含氧氣體之裝置;用以藉該蝕刻氣體維持該電漿之裝置;及用以停止供應該蝕刻氣體之裝置。
  13. 如申請專利範圍第11項之於蝕刻層中蝕刻線圖案的設備,其中該圖案化遮罩係具有一線-間隔圖案之一光阻(PR,photoresist)遮罩,且其中該ARC開口氣體中的CF3 I減小該蝕刻層之該線圖案特徵部的一密集區及一孤立區之間的CD偏差負載。
  14. 如申請專利範圍第11項之於蝕刻層中蝕刻線圖案的設備,其中該ARC層包含以下至少其中之一:一底部抗反射塗層(BARC層,bottom antireflective coating layer);或一介電抗反射塗層(DARC層,dielectric antireflective coating layer)。
  15. 如申請專利範圍第11項之於蝕刻層中蝕刻線圖案的設備,其中用以供應一ARC開口氣體的該裝置供應該含氟碳化合物氣體包含以下至少其中之一:CF4 ;或CHF3
  16. 如申請專利範圍第11項之於蝕刻層中蝕刻線圖案的設備,其中用以供應一ARC開口氣體的該設備供應CF3 I,該CF3 I具有該ARC開口氣體之總流量的約2-40%。
  17. 如申請專利範圍第11項之於蝕刻層中蝕刻線圖案的設 備,其中用以供應一ARC開口氣體的該設備供應CF3 I,該CF3 I具有該ARC開口氣體之總流量的約10-25%。
TW097149692A 2007-12-21 2008-12-19 藉由開孔之抗反射層施行之臨界尺寸偏差負載控制 TWI488233B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US1639707P 2007-12-21 2007-12-21

Publications (2)

Publication Number Publication Date
TW200941574A TW200941574A (en) 2009-10-01
TWI488233B true TWI488233B (zh) 2015-06-11

Family

ID=40824983

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097149692A TWI488233B (zh) 2007-12-21 2008-12-19 藉由開孔之抗反射層施行之臨界尺寸偏差負載控制

Country Status (5)

Country Link
US (1) US8470715B2 (zh)
KR (1) KR101605005B1 (zh)
CN (1) CN102318037B (zh)
TW (1) TWI488233B (zh)
WO (1) WO2009085597A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205967A (ja) * 2009-03-04 2010-09-16 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP5568340B2 (ja) * 2010-03-12 2014-08-06 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US20140179106A1 (en) * 2012-12-21 2014-06-26 Lam Research Corporation In-situ metal residue clean
US9543148B1 (en) 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
US10276398B2 (en) 2017-08-02 2019-04-30 Lam Research Corporation High aspect ratio selective lateral etch using cyclic passivation and etching
US10734238B2 (en) 2017-11-21 2020-08-04 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for critical dimension control
US10515815B2 (en) 2017-11-21 2019-12-24 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for fin field effect transistor formation
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US10446394B2 (en) 2018-01-26 2019-10-15 Lam Research Corporation Spacer profile control using atomic layer deposition in a multiple patterning process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5935762A (en) * 1997-10-14 1999-08-10 Industrial Technology Research Institute Two-layered TSI process for dual damascene patterning
US20020020494A1 (en) * 1998-06-24 2002-02-21 Yokogawa Ken?Apos;Etsu Plasma processing system and method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7931820B2 (en) 2000-09-07 2011-04-26 Daikin Industries, Ltd. Dry etching gas and method for dry etching
JP2005072260A (ja) * 2003-08-25 2005-03-17 Sanyo Electric Co Ltd プラズマ処理方法、プラズマエッチング方法、固体撮像素子の製造方法
US7250371B2 (en) 2003-08-26 2007-07-31 Lam Research Corporation Reduction of feature critical dimensions
US7510976B2 (en) * 2006-04-21 2009-03-31 Applied Materials, Inc. Dielectric plasma etch process with in-situ amorphous carbon mask with improved critical dimension and etch selectivity

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5935762A (en) * 1997-10-14 1999-08-10 Industrial Technology Research Institute Two-layered TSI process for dual damascene patterning
US20020020494A1 (en) * 1998-06-24 2002-02-21 Yokogawa Ken?Apos;Etsu Plasma processing system and method

Also Published As

Publication number Publication date
WO2009085597A3 (en) 2009-09-11
KR101605005B1 (ko) 2016-03-21
CN102318037B (zh) 2014-03-05
CN102318037A (zh) 2012-01-11
WO2009085597A2 (en) 2009-07-09
KR20100099316A (ko) 2010-09-10
US20100323525A1 (en) 2010-12-23
TW200941574A (en) 2009-10-01
US8470715B2 (en) 2013-06-25

Similar Documents

Publication Publication Date Title
TWI488233B (zh) 藉由開孔之抗反射層施行之臨界尺寸偏差負載控制
JP5081917B2 (ja) フッ素除去プロセス
JP5086090B2 (ja) 水素流量傾斜化によるフォトレジストプラズマコンディショニング工程を含むエッチング方法及び装置
US7491647B2 (en) Etch with striation control
TWI455203B (zh) 開孔之硬遮罩及藉由開孔之硬遮罩施行之蝕刻輪廓控制
JP5165306B2 (ja) 多孔質低k誘電体層内に特徴を形成するための装置
JP5254351B2 (ja) 酸化物スペーサを使用したピッチ低減
TWI381427B (zh) 臨界尺寸縮減及粗糙度控制
KR101534883B1 (ko) 마스크 트리밍
TWI493619B (zh) 雙層、三層遮罩臨界尺寸控制
KR20060126909A (ko) 피쳐 임계 치수의 감소
KR101562408B1 (ko) Arc 레이어 개방을 이용한 라인 폭 거칠기 제어
TWI528446B (zh) 利用惰性氣體電漿改善線寬粗度
KR101252878B1 (ko) 포토레지스트 마스크를 이용한 에칭
KR101528947B1 (ko) 유전체 에칭에서의 프로파일 제어
KR101155843B1 (ko) 균일성 제어에 의한 에칭
KR20070011306A (ko) 라인 에지 러프니스 컨트롤
KR101155842B1 (ko) 개선된 이중층 포토레지스트 패턴을 제공하는 방법
KR20070046095A (ko) 유전층 에칭 방법