TWI488014B - Control device - Google Patents

Control device Download PDF

Info

Publication number
TWI488014B
TWI488014B TW101106970A TW101106970A TWI488014B TW I488014 B TWI488014 B TW I488014B TW 101106970 A TW101106970 A TW 101106970A TW 101106970 A TW101106970 A TW 101106970A TW I488014 B TWI488014 B TW I488014B
Authority
TW
Taiwan
Prior art keywords
module
power
unit
power supply
power source
Prior art date
Application number
TW101106970A
Other languages
English (en)
Other versions
TW201303536A (zh
Inventor
Kazumasa OHSAWA
Original Assignee
Yaskawa Denki Seisakusho Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Denki Seisakusho Kk filed Critical Yaskawa Denki Seisakusho Kk
Publication of TW201303536A publication Critical patent/TW201303536A/zh
Application granted granted Critical
Publication of TWI488014B publication Critical patent/TWI488014B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428—Safety, monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/058—Safety, monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1198—Activate output only if power of the output signal is sufficient
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15096—Cpu controls power supply on I-O modules
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21151—Activate output only if power sufficient

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Programmable Controllers (AREA)
  • Power Sources (AREA)

Description

控制裝置
本發明係關於具備有複數模組的建構區塊(building block)形式的控制裝置。
以往已知一種連接複數模組所構成的建構區塊形式的控制裝置(例如參照專利文獻1)。該習知技術的控制裝置(可程式控制器)係算出所連接的模組全體的消耗電流，與電源模組的電源容量作比較，來判定電源模組的適合性。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開平01-184503號公報
在上述習知技術中，若接通控制裝置的電源時，CPU模組係接續初始化處理，進行電源模組的電源容量的適合性的判定。此時，在電動機控制模組、通訊模組、訊號處理模組、及其他高功能的模組中具備有處理器，俾以進行邏輯運算等。結果，雖說為判定電源容量的適合性時，但無法謂為消耗電流少。若在判定電源容量的適合性時電源 容量不足，則會造成來自電源模組的電源電壓降低或電源遮斷。結果，無法獲得正常的處理器的動作，而有無法正確判斷電源容量的適合性之虞。
本發明係鑑於如上所示之問題點所研創者，目的在提供一種無關於所裝備的電源模組的電源容量的大小，均可正確地判斷電源容量的適合性的控制裝置。
為達成上述目的，本發明之控制裝置係具備有至少包含電源模組與CPU模組的複數模組的建構區塊形式的控制裝置，其特徵為：前述CPU模組係具有處理器，該處理器具備有藉由將前述電源模組的電源容量、與該電源模組以外的各模組的消耗電流的合計值作比較，來進行前述電源模組的電源容量的適合性的判定的判定控制功能，前述電源模組係將：包含被供給至前述處理器的電源之被使用在判定前述電源容量的適合性的第1電源、及被使用在除此之外的第2電源，作為至少2個獨立的電源系統來進行供給。
藉由本發明，無關於所裝備的電源模組的電源容量的大小，均可正確地判斷控制裝置的電源容量的適合性。
以下一面參照圖示，一面說明一實施形態。
如圖1所示，本實施形態之可程式控制器1(控制裝置)係具備有包含電源模組100與CPU模組200的複數模組的建構區塊形式的控制器，構成為可朝向預定方向(圖1中左右方向)增設複數功能模組300。建構區塊形式係指將模組形成為箱狀(區塊)而以區塊單位增設模組的形式。此外，以可增設的功能模組300而言，係有例如分散式I/O模組、類比I/O模組、脈衝I/O模組、通訊模組、進行電動機之驅動控制的動作模組等，該等之中，通訊模組或動作模組等高功能的功能模組係裝載有微處理器等處理器。
在該例中，可程式控制器1係在圖1中由左側朝右側依序配備有電源模組100、CPU模組200、及2個功能模組300A、300B。在電源模組100的兩側面設有連接器101L、101R，在CPU模組200的兩側面設有連接器201L、201R，在各功能模組300A、300B的兩側面分別設有連接器301L、301R。接著，鄰接的模組的連接器分別被嵌合，亦即，電源模組100的連接器101R與CPU模組200的連接器201L被嵌合，CPU模組200的連接器201R與功能模組300A的連接器301L被嵌合，功能模組300A的連接器301R與功能模組300B的連接器301L被嵌合，藉此分別連接電源模組100、CPU模組200、及功能模組300A、300B。
以下，以可程式控制器1由左側朝右側依序配備有電 源模組100、CPU模組200、及功能模組300A、300B為例加以說明。
如圖2所示，電源模組100係具有：與AC(Alternating Current)或DC(Direct Current)的一次側電源400相連接的轉換器102(第1電源裝置)；繼電器103；及輸出與本身的識別資訊亦即單元ID相對應的ID訊號的單元ID部104(識別資訊輸出部)。
轉換器102係根據由一次側電源400所被供給的商用電源生成電源電壓(VCC)，將所生成的電源電壓作為第1電源，透過第1電源系統線路L1來進行供給，並且將所生成的電源電壓作為第2電源，透過繼電器103及第2電源系統線路L2來進行供給。此換言之，相當於生成第1電源及第2電源，且供給所生成的第1電源及第2電源作為2個獨立的電源系統。第1電源係包含被供給至後述CPU模組200的微處理器202的電源之被使用在判定後述電源模組100的電源容量的適合性的電源，第2電源係被使用在除此之外(例如CPU模組200與各功能模組300A、300B的資料交換、或使各功能模組300A、300B的微處理器進行動作等)的電源。其中，在該例中，係透過1個第2電源系統線路L2來供給第2電源(作為1個電源系統來進行供給)，但是並非侷限於此，亦可透過2個以上的電源系統線路來進行供給(作為2個以上的電源系統來進行供給)。
繼電器103係藉由進行接點開閉來切換來自轉換器 102的第2電源的遮斷及供給。亦即，藉由將接點開成，來遮斷來自轉換器102的第2電源，藉由將接點閉成，透過第2電源系統線路L2來供給來自轉換器102的第2電源。
功能模組300A係具備有未圖示的微處理器、I/O部、及通訊部，其具有：具備有用以進行與該等微處理器、I/O部、及通訊部、或CPU模組200及功能模組300B的資料交換的匯流排功能的模組控制部302A；輸出與本身的單元ID相對應的ID訊號的單元ID部303A(識別資訊輸出部)；及下拉電阻304A。
功能模組300B係具備有未圖示的微處理器、I/O部、及通訊部，其具有：具備有用以進行與該等微處理器、I/O部、及通訊部、或CPU模組200及功能模組300A的資料交換的匯流排功能的模組控制部302B；輸出與本身的單元ID相對應的ID訊號的單元ID部303B(識別資訊輸出部)；及下拉電阻304B。
CPU模組200係具有：進行全體之各種控制的微處理器202(處理器)；具備有用以進行與各功能模組300A、300B的資料交換的匯流排功能的匯流排控制部203；輸出與本身的單元ID相對應的ID訊號的單元ID部204(識別資訊輸出部)；資料表記憶部205(第1記憶部)；ID讀出電路區塊206(識別資訊讀出部)；進行各種顯示的狀態顯示部207(顯示部)；及下拉電阻208。
微處理器202係具備有判定控制功能，其係藉由將由 電源模組100的轉換器102所被輸出的電源容量亦即電源模組100的電源容量、與電源模組100以外的各模組，亦即CPU模組200及功能模組300A、300B的消耗電流的合計值作比較，來進行電源模組100的電源容量的適合性的判定。此外，微處理器202係若判定出電源模組100電源容量為適合時，另外判定是否可將電源模組100替換成相對應的製品排列上更小容量的電源模組。其中，關於該微處理器202所進行的判定，容後詳述。
資料表記憶部205係由非揮發性記憶體所構成。在該資料表記憶部205係記憶有由複數模組的單元ID、及與該單元ID相對應的模組資訊(電源模組的電源容量資訊、CPU模組或功能模組的消耗電流資訊等)所構成的資料表。其中，亦可由微處理器202內所配備的非揮發性記憶體記憶上述資料表。亦即，亦可將微處理器202內所配備的非揮發性記憶體設為第1記憶部。
在圖3(a)中顯示電源模組100之單元ID之構成之一例、及由複數電源模組之單元ID和與該單元ID相對應的模組資訊所構成之資料表之一例。
如圖3(a)所示，電源模組100的單元ID係由8位元(1位元組)，亦即ID0~ID7所構成。在該例中，在ID0~ID7之中，將ID0~ID2設為「PS_ID」、將ID3~ID6設為「Spare」、將ID7設為「1」，藉由屬於「PS_ID」的ID0~ID2，表示包含電源模組100的電源容量資訊的模組資訊。其中，屬於「Spare」的ID3~ID6在現時點 並未被使用在用以表示模組資訊，為在未來被使用在用以與ID0~ID2一起表示模組資訊的領域。
在圖3(a)中右側所示資料表中，ID0~ID7的8位元的單元ID之中，僅顯示屬於「PS_ID」的ID0~ID2(省略ID3~ID7的圖示)。例如，在該資料表中，以被分配屬於「PS_ID」的ID2、ID1、ID0為「0」「0」「0」的單元ID的電源模組的模組資訊而言，在「規格」欄被記憶為「DC24V輸入、VCC3A輸出」。
在圖3(b)中顯示CPU模組200及功能模組300之單元ID之構成之一例，及由複數CPU模組及功能模組的單元ID和與該單元ID相對應的模組資訊所構成之資料表之一例。
如圖3(b)所示，CPU模組200的單元ID係與上述電源模組100的單元ID同樣地由ID0~ID7所構成。在該例中，在ID0~ID7之中，將ID0~ID5設為「UNIT_ID」、ID6設為「1」、ID7設為「1」，藉由屬於「UNIT_ID」的ID0~ID5及屬於「1」的ID6，表示包含CPU模組200的消耗電流資訊的模組資訊。此外，功能模組300的單元ID係與上述電源模組100及CPU模組200的單元ID同樣地由ID0~ID7所構成。在該例中，係在ID0~ID7之中，將ID0~ID5設為「UNIT_ID」、ID6設為「0」、ID7設為「1」，藉由屬於「UNIT_ID」的ID0~ID5及屬於「0」的ID6，表示包含功能模組300的消耗電流資訊的模組資訊。
圖3(b)中右側所示資料表中，ID0~ID7的8位元 單元ID之中，僅顯示屬於「UNIT_ID」的ID0~ID5及ID6(省略ID7的圖示)。例如，在該資料表中，以被分配ID6及屬於「UNIT_ID」的ID5、ID4、ID3、ID2、ID1、ID0為「0」「0」「0」「0」「0」「0」的單元ID的模組，亦即功能模組的模組資訊而言，在「規格」欄被記憶為「DC輸入單元32點」及在「消耗電流(A)」欄被記憶為「0.2」。
返回至圖2，ID讀出電路區塊206係對電源模組100、CPU模組200、及功能模組300A、300B的單元ID部104、204、303A、303B，輸出作為單元ID的輸出指令的CLK訊號。此外與此同時，對應CLK訊號輸入由各單元ID部104、204、303A、303B所被輸出的上述ID訊號而記憶相對應的單元ID。該ID讀出電路區塊206係如圖4所示，具備有：振盪電路區塊2061、CLK控制區塊2062、LD控制區塊2063、終端碼檢測區塊2064、資料集區塊2066、單元ID暫存器2067、讀取緩衝器2068、及位址解碼器2069。
振盪電路區塊2061係發生CLK原振盪。CLK控制區塊2062係根據由振盪電路區塊2061所發生的CLK原振盪，對各單元ID部104、204、303A、303B輸出上述CLK訊號。其中，在該例中，在CLK控制區塊2062連接有原振盪時脈，但是亦可與供給至微處理器202的時脈源共用。LD控制區塊2063係對各單元ID部104、204、303A、303B輸出使單元ID預置的LD訊號。終端碼檢測 區塊2064係具備有移位暫存器2065，常時監視以該移位暫存器2065所鎖存的上述ID訊號的連續8次份來檢測終端碼。資料集區塊2066係根據來自各單元ID部104、204、303A、303B的上述ID訊號，對單元ID暫存器2067設定單元ID。在讀取緩衝器2068，由單元ID暫存器2067被讀出單元ID。位址解碼器2069係對單元ID暫存器2067輸出區域選擇訊號。
返回至圖2，狀態顯示部207係由例如LED(LightEmitting Diode，發光二極體)等燈或液晶顯示器等所構成。該狀態顯示部207係按照微處理器202所進行的上述判定結果，來進行預定的錯誤顯示或警告顯示(詳細內容後述)。
在如上所述所構成的可程式控制器1中，如圖2所示，若被接通可程式控制器1的電源時，商用電源由一次側電源400被供給至電源模組100的轉換器102，由電源模組100對其他CPU模組200及功能模組300A、300B，首先僅供給第1電源。亦即，藉由轉換器102所生成的第1電源被通電至第1電源系統線路L1，透過第1電源系統線路L1，第1電源被供給至電源模組100的單元ID部104、CPU模組200的狀態顯示部207、單元ID部204、ID讀出電路區塊206、及微處理器202、與各功能模組300A、300B的單元ID部303A、303B。其中，當被接通可程式控制器1的電源時，繼電器103的接點呈開成，藉由轉換器102所生成的第2電源被遮斷，由電源模組100 對其他CPU模組200及功能模組300A、300B，未被供給第2電源。亦即，未透過第2電源系統線路L2，對CPU模組200的匯流排控制部203、及各功能模組300A、300B的模組控制部302A、302B被供給第2電源。如以上所示，電源模組100係當可程式控制器1的電源被接通時，對其他CPU模組200及功能模組300A、300B，透過第1電源系統線路L1僅供給第1電源。
接著，如圖2、圖4、及圖5所示、CPU模組200的微處理器202係當由轉換器102被供給第1電源時，執行預定的初始化處理，之後，對ID讀出電路區塊206的LD控制區塊2063輸出起動要求。LD控制區塊2063係若輸入來自微處理器202的起動要求時，首先，對電源模組100、CPU模組200、及功能模組300A、300B的單元ID部104、204、303A、303B輸出LD訊號。
在此，各單元ID部104、204、303A、303B係如圖6所示，由將可保持1位元的資料(「0」或「1」)的8個正反器作級聯連接的移位暫存器、上拉電阻、下拉電阻等分別構成，該等各單元ID部104、204、303A、303B的移位暫存器係串聯連接。此外，電源模組100、CPU模組200、及功能模組300的單元ID係如上所述，由8位元，亦即ID0~ID7分別構成。但是，在本實施形態中，無法將ID0~ID7的全部成為「0」的「00000000」作為單元ID來進行分配。ID0~ID6係「0」「1」，亦即上拉(H位準)/下拉(L位準)依每個模組而異，ID7係被固定 為「1」，亦即上拉(H位準)。接著，各單元ID部104、204、303A、303B係若將來自LD控制區塊2063的LD訊號進行脈衝輸入時，將以ID0~ID7所構成的8位元資料，透過所對應的H、G、F、E、D、C、B、A的輸入，分別1位元1位元地輸入至移位暫存器內的8個正反器，且設定為單元ID。
LD控制區塊2063係如上所述輸出LD訊號後，對CLK控制區塊2062輸出CLK開始要求。CLK控制區塊2062係若輸入來自LD控制區塊2063的CLK開始要求時，對各單元ID部104、204、303A、303B連續輸出CLK訊號。接著，在每次CLK控制區塊2062輸出1次CLK訊號時，在各單元ID部104、204、303A、303B的移位暫存器中，資料1段1段地移位。
此時，在右側未配備有模組的功能模組300B的單元ID部303B中的移位暫存器的第1段正反器(與A的輸入相對應的正反器)，係被輸入與上述下拉電阻304B相連接的GND電位所作用的「0」。此外，電源模組100以外的CPU模組200及功能模組300A、300B的單元ID部204、303A、303B中的移位暫存器的最終段正反器(與H的輸入相對應的正反器)所保持的資料係被輸出為ID訊號，且被輸入至該模組的左側所配備的模組的單元ID部中的移位暫存器的第1段正反器(與A的輸入相對應的正反器)。此外，電源模組100的單元ID部104中的最終段移位暫存器的正反器所保持的資料係被輸出為ID訊號 ，且被輸入至終端碼檢測區塊2064及資料集區塊2066。
終端碼檢測區塊2064係常時監視所被輸入的ID訊號，與在右側未具備有模組的功能模組300B的下拉電阻304B相連接之藉由GND電位的作用所致之「0」的ID訊號8次連續被輸入時，檢測終端碼「00000000」，來識別已由全部模組，亦即電源模組100、CPU模組200、及功能模組300A、300B讀出單元ID的情形。接著，對CLK控制區塊2062輸出CLK停止要求。
其中，在該例中係形成為無法將8位元全部成為「0」的「00000000」分配至單元ID，CPU模組200及功能模組300A、300B分別具備下拉電阻208、304A、304B的構成，但是並非侷限於此。亦即，亦可形成為無法將8位元全部成為「1」的「11111111」分配至單元ID，CPU模組200及功能模組300A、300B分別具備上拉電阻的構成。此時，在功能模組300B的單元ID部303B中的移位暫存器的第1段正反器，係被輸入與上拉電阻相連接的VCC電位所作用的「1」作為ID訊號，終端碼檢測區塊2064係若8次連續被輸入「1」的ID訊號時，即檢測終端碼「11111111」，而對CLK控制區塊2062輸出CLK停止要求。
CLK控制區塊2062係若輸入來自終端碼檢測區塊2064的CLK停止要求時，即停止對各單元ID部104、204、303A、303B輸出CLK訊號，對微處理器202輸出結束訊號。另一方面，如上所述，ID訊號係對資料集區 塊2066亦被輸入，資料集區塊2066係將所被輸入的ID訊號轉換成8位元單位(1位元組單位)的平行資料(單元ID或終端碼「00000000」)，且設定於單元ID暫存器2067。
微處理器202係若輸入來自CLK控制區塊2062的結束訊號時，透過位址匯流排而對位址解碼器2069輸出控制訊號，對單元ID暫存器2067輸出區域選擇訊號。與此同時，對讀取緩衝器2068輸出讀取訊號，由上位位址依序以1位元組單位(或亦可為1字元單位)讀出被設定在單元ID暫存器2067的8位元單位的平行資料，透過資料匯流排依序取得該所讀出的資料。藉此，關於電源模組100、CPU模組200、及功能模組300A、300B的全部，依序取得單元ID。其中，最後藉由取得終端碼「00000000」，可辨識瞬前所讀取的單元ID為最後的單元ID(功能模組300B的單元ID)。
之後，微處理器202係對被記憶在上述資料表格記憶部205的資料表進行存取，根據上述所取得的單元ID，取得所對應的模組資訊，亦即針對電源模組100、CPU模組200、及功能模組300A、300B的全部，取得模組資訊。接著，微處理器202係使用所取得的模組資訊，進行電源模組100的電源容量的適合性的判定等，若判定出電源模組100的電源容量為適合時，對電源模組100的繼電器103輸出控制訊號，而使繼電器103的接點閉成。藉此，由電源模組100對其他CPU模組200及功能模組300A、 300B供給藉由轉換器102所生成的第2電源。亦即，透過第2電源系統線路L2，對CPU模組200的匯流排控制部203、及各功能模組300A、300B的模組控制部302A、302B供給第2電源。
接著，藉由被通電至CPU模組200的匯流排控制部203，匯流排控制部203的匯流排功能會正常動作，藉由被通電至各功能模組300A、300B的模組控制部302A、302B，各模組控制部302A、302B的匯流排功能會正常動作。藉此，CPU模組200及各功能模組300A、300B開始一般動作，可進行CPU模組200與各功能模組300A、300B的資料交換，藉此開始作為可程式控制器1而正常動作。
為實現以上說明的功能，將藉由微處理器202所進行的控制處理內容，藉由圖7依序說明。
在圖7中，該流程圖所示處理係在被接通可程式控制器1的電源，由電源模組100透過第1電源系統線路L1而對微處理器202供給來自轉換器102的第1電源時開始。首先，在步驟S10中，微處理器202係執行預定的初始化處理。
之後，在步驟S20中，微處理器202係對ID讀出電路區塊206的LD控制區塊2063輸出起動要求。
接著，移至步驟S30，微處理器202係判定是否由ID讀出電路區塊206的CLK控制區塊2062已被輸入結束訊號。若至被輸入結束訊號為止，未滿足步驟S30的判定， 則進行迴圈待機，若結束訊號一被輸入，即滿足步驟S30的判定，而移至步驟S40。
在步驟S40中，微處理器202係對ID讀出電路區塊206的位址解碼器2069輸出控制訊號，並且對ID讀出電路區塊206的讀取緩衝器2068輸出讀取訊號，由上位位址依序以1位元組單位讀出ID讀出電路區塊206的單元ID暫存器2067所設定的8位元單位的平行資料(單元ID或終端碼「00000000」)，依序取得該所讀出的資料。藉此，針對電源模組100、CPU模組200、及功能模組300A、300B的全部，取得單元ID。
之後，在步驟S50中，微處理器202係對被記憶在資料表格記憶部205的資料表作存取，根據在上述步驟S40中所取得的單元ID，取得所對應的模組資訊，亦即針對電源模組100、CPU模組200、及功能模組300A、300B的全部，取得模組資訊。
接著，移至步驟S60，微處理器202係參照在上述步驟S50中所取得之電源模組100以外的CPU模組200及功能模組300A、300B的模組資訊中的消耗電流資訊，將CPU模組200的消耗電流資訊及各功能模組300A、300B的消耗電流進行積算，而算出CPU模組200及功能模組300A、300B的消耗電流的合計值。
之後，在步驟S70中，微處理器202係參照在上述步驟S50中所取得的電源模組100的模組資訊中的電源容量資訊，取得電源模組100的電源容量。接著，將該所取得 的電源模組100的電源容量、及在上述步驟S60中所算出的CPU模組200及功能模組300A、300B的消耗電流的合計值作比較，藉此判定電源模組100的電源容量是否為CPU模組200及功能模組300A、300B的消耗電流的合計值以上。藉此，判定電源模組100的電源容量的適合性。若電源模組100的電源容量為未達CPU模組200及功能模組300A、300B的消耗電流的合計值時，判定電源模組100的電源容量為不適合，而移至步驟S80。
在步驟S80中，微處理器202係對狀態顯示部207輸出顯示訊號，使其顯示對操作者催促替換成具有更大電源容量的電源模組之要旨的錯誤顯示。例如，可在若狀態顯示部207由LED所構成時使光亮燈，亦可在狀態顯示部207由液晶顯示器所構成時，使該要旨顯示。之後，結束該流程圖所示處理。
另一方面，在上述步驟S70中，若電源模組100的電源容量為CPU模組200及功能模組300A、300B的消耗電流的合計值以上時，係判定電源模組100的電源容量為適合，而移至步驟S90。
在步驟S90中，微處理器202係判定是否可將電源模組100替換成例如被記憶在未圖示的記憶體等之所對應的製品排列上之更小容量的電源模組。藉此，判定電源模組100的選定妥當性。若可替換成製品排列上之更小容量的電源模組時，係判定電源模組100的選定非為妥當，而移至步驟S100。
在步驟S100中，微處理器202係對狀態顯示部207輸出顯示訊號，使其顯示對操作者催促替換成上述製品排列上之適當容量的電源模組(例如具有所需最低限度的電源容量的電源模組)之要旨的警告顯示。例如，電源模組100的電源容量為10A、CPU模組200及功能模組300A、300B的消耗電流的合計值為4A，以製品排列中之更小容量的電源模組而言，若在有電源容量為8A的電源模組、及電源容量為5A的電源模組的情形下，進行催促替換成更接近上述消耗電流之合計值4A的電源容量為5A的電源模組的顯示，來作為警告顯示。此外，例如狀態顯示部207由LED所構成時，可在若催促替換成1等級小容量的電源模組時，使光作低頻度亮滅，若催促替換成2等級以上小容量的電源模組時，則使光作高頻度亮滅，亦可在狀態顯示部207由液晶顯示器所構成時，使如上所述的內容顯示。之後，移至步驟S110。
另一方面，在上述步驟S90中，若不可替換成製品排列上之更小容量的電源模組時，則判定電源模組100的選定為妥當，而移至步驟S110。
在步驟S110中，微處理器202係以由電源模組100對其他CPU模組200及功能模組300A、300B，供給來自轉換器102的第2電源的方式控制電源模組100。亦即，對電源模組100的繼電器103輸出控制訊號，使繼電器103的接點閉成，透過第2電源系統線路L2，對CPU模組200的匯流排控制部203、及各功能模組300A、300B 的模組控制部302A、302B供給第2電源。藉此，CPU模組200及各功能模組300A、300B開始一般動作，可進行CPU模組200與各功能模組300A、300B的資料交換，藉此開始作為可程式控制器1而正常動作。之後，結束該流程圖所示處理。其中，該流程所示處理係在每次被接通可程式控制器1的電源，且由電源模組100透過第1電源系統線路L1而對微處理器202被供給來自轉換器102的第1電源時，藉由微處理器202來執行。
如以上說明所示，在本實施形態之可程式控制器1中，電源模組100透過第1電源系統線路L1來供給第1電源，透過第2電源系統線路L2來供給第2電源。藉此，當被接通可程式控制器1的電源，對電源模組100被供給商用電源時，由電源模組100對其他模組200、300A、300B，首先供給第1電源，藉由CPU模組200的微處理器202來進行電源容量的適合性的判定，之後供給第2電源，可使CPU模組200與其他功能模組300A、300B的資料交換或各功能模組300A、300B的微處理器進行動作等。
此時，第1電源係若僅供給至CPU模組200的微處理器202的周邊電路、及用以送出電源模組100、CPU模組200、及功能模組300A、300B的單元ID的電路即足夠，該等電路的消耗電流與電源模組100、CPU模組200、及功能模組300A、300B在一般動作時的消耗電流相比，大幅較小。結果，即使在電源模組100的電源容量比該電 源模組100以外的CPU模組200及功能模組300A、300B在一般動作時的消耗電流合計值為較小時，亦使CPU模組200的微處理器202正常動作，而可正確地判定電源容量為不適合(不足)。因此，無關於所裝備的電源模組100的電源容量的大小，均可正確地判斷電源容量的適合性。
此外，在本實施形態中尤其當電源模組100被接通可程式控制器1的電源時僅供給第1電源。藉此，可減小電源模組100的電源容量的適合性判定時的消耗電流，且即使在電源模組100的電源容量較小的情形下，亦可正確地判斷其適合性。此外，在本實施形態中，僅在CPU模組200的微處理器202判定出電源模組100的電源容量為適合時，以供給第2電源的方式控制電源模組100。藉此，防止因來自電源模組100的電源電壓不足而使電源模組100、CPU模組200、及功能模組300A、300B的動作不安定，可使可程式控制器1正常動作。
此外，在本實施形態中尤其電源模組100係具有：由一次側電源400生成第1電源及第2電源的轉換器102；及藉由進行接點開閉，將來自轉換器102的第2電源的遮斷及供給進行切換的繼電器103。接著，CPU模組200的微處理器202係若判定出電源模組100的電源容量為適合時，使繼電器103的接點閉成而供給第2電源。若CPU模組200的微處理器202判定出電源模組100的電源容量為適合時，藉由使電源模組100的繼電器103的接點閉成 ，電源模組100可以供給第2電源的方式確實地進行控制。
此外，在本實施形態中尤其在判定電源模組100的電源容量的適合性時，電源模組100、CPU模組200、及功能模組300A、300B的單元ID部104、204、303A、303B輸出與單元ID相對應的ID訊號。接著，CPU模組200的微處理器202取得該等單元ID，根據該單元ID，參照被記憶在資料表記憶部205的資料表，算出電源模組100以外的CPU模組200及功能模組300A、300B的消耗電流的合計值，藉此進行電源模組100的電源容量的適合性的判定。藉由形成為如上所示之構成，在判定電源模組100的電源容量的適合性時，電源模組100、CPU模組200、及功能模組300A、300B係不需要輸出模組資訊本身，若僅輸出與資料量較小的單元ID相對應的ID訊號即可，因此資料轉送量變少，而可更加減小電源模組100的電源容量的適合性判定時的消耗電流。此外，由於資料轉送量少，因此可快速進行電源模組100的電源容量的適合性的判定。
此外，在本實施形態中尤其CPU模組200係具有ID讀出電路區塊206，其係對電源模組100、CPU模組200、及功能模組300A、300B的單元ID部104、204、303A、303B輸出CLK訊號，並且按照CLK訊號而輸入由電源模組100、CPU模組200、及功能模組300A、300B所被輸出的ID訊號且記憶所對應的單元ID。藉此，CPU模組 200的微處理器202本身不需要由電源模組100、CPU模組200、及功能模組300A、300B進行單元ID的讀出，因此可使用具有輸出入介面少的微處理器202的CPU模組200，來構成可程式控制器1。
此外，在本實施形態中尤其可得如下所示之效果。亦即，即使電源模組100的電源容量為CPU模組200及功能模組300A、300B的消耗電流的合計值以上，亦其若大幅超過所需量時，會導致有關電源模組100的費用增加。因此，在本實施形態中，CPU模組200的微處理器202係判定出電源模組100的電源容量為該電源模組100以外的CPU模組200及功能模組300A、300B的消耗電流的合計值以上且電源容量為適合時，另外判定是否可將電源模組100替換成所對應的製品排列上之更小容量的電源模組。藉此，若為可替換時，係可對操作者提出警告，來催促替換成製品排列上的適當容量的電源模組(例如具有所需最低限度的電源容量的電源模組)。結果，可抑制有關電源模組100的費用。
此外，在本實施形態中尤其CPU模組200係具有狀態顯示部207，其係若微處理器202判定出電源模組100的電源容量為不適合時，即進行錯誤顯示，並且微處理器202判定出可將電源模組100替換成所對應的製品排列上之更小容量的電源模組時，即進行警告顯示。藉此，若電源模組100的電源容量為不適合時，即催促操作者替換成具有更大電源容量的電源模組，若可將電源模組100替換 成更小容量的電源模組時，係可對操作者催促替換成具有所需最低限度的電源容量的電源模組。結果，可確實地替換成適當的電源模組100。
其中，實施形態並非侷限於上述內容，可在未脫離其趣旨及技術思想的範圍內作各種變形。以下依序說明如上所示之變形例。
(1)微處理器本身由各模組進行單元ID的讀出時
在上述實施形態中，係由有別於微處理器202的ID讀出電路區塊206由電源模組100、CPU模組200、及功能模組300A、300B進行單元ID的讀出，但是並非侷限於此，亦可由微處理器本身由電源模組100、CPU模組200、及功能模組300A、300B進行單元ID的讀出。
如圖8所示，本變形例中的CPU模組200係具有：進行全體之各種控制的微處理器202’(處理器)；前述匯流排控制部203；前述單元ID部204；資料表記憶部205；與微處理器202’相連接，儲存有用以由電源模組100、CPU模組200、及功能模組300A、300B讀出單元ID的程式的程式記憶部209(第2記憶部)；單元ID記憶部210(第3記憶部)；前述狀態顯示部207；及下拉電阻208。其中，亦可將微處理器202’內所配備的記憶體作為第2記憶部或第3記憶部。
在本變形例中，微處理器202’係若如前所述由轉換器102被供給第1電源時，執行預定的初始化處理，之後， 將本身的輸出埠起動，對電源模組100、CPU模組200、及功能模組300A、300B的單元ID部104、204、303A、303B輸出LD訊號。藉此，各單元ID部104、204、303A、303B係設定單元ID。之後，微處理器202’係對各單元ID部104、204、303A、303B連續輸出CLK訊號。此時，由各單元ID部104、204、303A、303B所被輸出的ID訊號的路徑係與上述實施形態相同，但是最終ID訊號所到達的，不同於上述實施形態，係成為微處理器202’的輸入埠。被輸入至微處理器202’的ID訊號係被轉換成8位元單位(1位元組單位)的平行資料(單元ID或終端碼「00000000」)，且被設定在未圖示的單元ID暫存器。其中，微處理器202’係至檢測終端碼「00000000」為止，連續進行CLK訊號的輸出，若一檢測出終端碼「00000000」，即停止CLK訊號的輸出。接著，將被設定在單元ID暫存器的8位元單位的平行資料，由上位位址依序以1位元組單位(或者亦可以1字元單位)讀出，若一讀出終端碼「00000000」，即結束讀出，且將所讀出的單元ID記憶在單元ID記憶部210。之後係根據被記憶在單元ID記憶部210的單元ID，參照被記憶在資料表記憶部205的資料表，來進行前述的判定等。
為了實現以上所說明的功能，藉由圖9，依序說明根據被儲存在程式記憶部209的程式，藉由微處理器202’所進行的控制處理的內容。
在圖9中，該流程圖所示處理係在被接通可程式控制 器1的電源，由電源模組100透過第1電源系統線路L1而對微處理器202’被供給來自轉換器102的第1電源時開始。步驟S10係與前述圖7同等，微處理器202’係執行初始化處理。
之後，在步驟S25中，微處理器202’係對電源模組100、CPU模組200、及功能模組300A、300B的單元ID部104、204、303A、303B輸出LD訊號。
接著，移至步驟S35，微處理器202’係對各單元ID部104、204、303A、303B連續輸出CLK訊號。藉此，由各單元ID部104、204、303A、303B被輸出ID訊號。該步驟S35的程序相當於申請專利範圍所記載的第1程序。
之後，在步驟S40’中，微處理器202’係輸入由電源模組100的單元ID部104所被輸出的ID訊號，轉換成1位元組單位的平行資料(單元ID或終端碼「00000000」)，而記憶在單元ID記憶部210。此係與輸入由各單元ID部104、204、303A、303B所被輸出的單元ID，且記憶在單元ID記憶部210為同等。藉此，針對電源模組100、CPU模組200、及功能模組300A、300B的全部，取得單元ID。該步驟S40’的程序相當於申請專利範圍所記載的第2程序。
接著，移至步驟S50’，微處理器202’係對被記憶在資料表格記憶部205的資料表進行存取，根據在上述步驟S40’中記憶在單元ID記憶部210的單元ID，取得所對應的模組資訊，亦即針對電源模組100、CPU模組200、及 功能模組300A、300B的全部，取得模組資訊。
之後的步驟S60~步驟S110由於與前述圖7相同，故省略說明。其中，本變形例中的步驟S60及步驟S70的程序係相當於申請專利範圍的第3程序。
藉由本變形例，可得與上述實施形態相同的效果。另外，藉由本變形例，CPU模組200的微處理器202’本身由電源模組100、CPU模組200、及功能模組300A、300B進行單元ID的讀出，藉此變得不需要有別於微處理器202’來設置ID讀出電路區塊，可減低零件個數。
(2)以賦能訊號對第2電源進行供給控制時
在上述實施形態中，將一次側電源400連接於轉換器102，在轉換器102生成電源電壓，並且微處理器202控制繼電器103的接點的開閉，藉此控制第2電源的供給，但是並非侷限於此。亦即，亦可將一次側電源400連接於2個電源裝置，在各個生成電源電壓，並且微處理器202對其中一方電源裝置輸出控制訊號，藉此控制第2電源的供給。
如圖10所示，本變形例中的電源模組100係具有：與一次側電源400相連接的轉換器102’(第2電源裝置)；前述單元ID部104；及與一次側電源400相連接之附賦能功能的轉換器105(第3電源裝置)。
轉換器102’係根據由一次側電源400所被供給的商用電源，生成電源電壓，將所生成的電源電壓作為第1電源 ，透過第1電源系統線路L1來進行供給。
附賦能功能的轉換器105係根據由一次側電源400所被供給的商用電源，生成電源電壓，將所生成的電源電壓作為第2電源，來控制該第2電源的供給。
接著，CPU模組200的微處理器202係與前述相同地進行電源模組100的電源容量的適合性的判定，若判定出電源模組100的電源容量為適合時，對附賦能功能的轉換器105輸出賦能訊號(控制訊號)，透過第2電源系統線路L2而使第2電源供給。亦即，透過第2電源系統線路L2，使第2電源供給至CPU模組200的匯流排控制部203、及各功能模組300A、300B的模組控制部302A、302B。
藉由本變形例，可得與上述實施形態同樣的效果。此外，藉由本變形例，CPU模組200的微處理器202在判定出電源模組100的電源容量為適合時，對附賦能功能的轉換器105輸出賦能訊號，藉此可確實地控制成由電源模組100供給第2電源。
(3)判定電源關斷前及接通後的模組構成的一致/不一致時
亦即，亦可CPU模組200的微處理器202將可程式控制器1的電源關斷前所取得的單元ID、及在電源接通後所取得的單元ID作比較，藉此判定可程式控制器1所裝備之複數模組之構成(種類或順序)在可程式控制器1的電源關斷前及電源接通後是否相一致。藉此，CPU模組 200的微處理器202判定出複數模組之構成在可程式控制器1的電源關斷前及電源接通後為不相一致時，即判斷為已發生保養的發生或可程式控制器1的故障等，而可對操作者發出警告。
(4)判定模組的位置關係適否時
亦即，亦可CPU模組200的微處理器202根據如前所述所取得的電源模組100、CPU模組200、及功能模組300A、300B的單元ID的順序，參照被記憶在前述資料表記憶部205的資料表，來判定可程式控制器1所裝備的電源模組100、CPU模組200、及功能模組300A、300B的位置關係適否。藉此，例如在高速的處理器或具有高速的同步式記憶體的功能模組的相鄰配置發生雜訊的繼電器輸出模組，或連續配置發熱量多的輸入模組或輸出模組般之因模組的規格而有相鄰的配置不理想的位置關係時，CPU模組200的微處理器202可將其進行判定來促使操作者注意。
(5)判定有無CPU模組未支持的模組時
亦即，亦可CPU模組200的微處理器202根據如前所述所取得的電源模組100、CPU模組200、及功能模組300A、300B的單元ID，參照被記憶在前述資料表記憶部205的資料表，藉此判定在可程式控制器1所裝備的電源模組100及功能模組300A、300B是否包含CPU模組200 的功能所未支援的模組。藉此，若裝設CPU模組200的功能所未支援的模組時，微處理器202可將其進行判定來促使操作者注意。
(6)將狀態顯示部設在裝置外部時
在上述實施形態中，係構成為CPU模組200具有狀態顯示部207，但是亦可形成為未具有狀態顯示部207的構成。此時，亦可形成為CPU模組200將顯示訊號透過有線或無線通訊而輸出至外部的顯示機器(PC等)，而使該顯示機器進行顯示的構成。
此外，以上除了既已敘述之外，亦可適當組合藉由上述實施形態或各變形例所為之手法來加以利用。
其他雖未一一例示，但是上述實施形態或各變形例在未脫離其趣旨的範圍內，可施加各種變更來實施。
1‧‧‧可程式控制器(控制裝置)
100‧‧‧電源模組(模組)
101L、101R、201L、201R、301L、301R‧‧‧連接器
102‧‧‧轉換器(第1電源裝置)
102’‧‧‧轉換器(第2電源裝置)
103‧‧‧繼電器
104‧‧‧單元ID部(識別資訊輸出部)
105‧‧‧附賦能功能的轉換器(第3電源裝置)
200‧‧‧CPU模組(模組)
202‧‧‧微處理器(處理器)
202’‧‧‧微處理器(處理器)
203‧‧‧匯流排控制部
204‧‧‧單元ID部(識別資訊輸出部)
205‧‧‧資料表記憶部(第1記憶部)
206‧‧‧ID讀出電路區塊(識別資訊讀出部)
207‧‧‧狀態顯示部(顯示部)
208‧‧‧下拉電阻
209‧‧‧程式記憶部(第2記憶部)
210‧‧‧單元ID記憶部(第3記憶部)
300A、300B‧‧‧功能模組(模組)
302A、302B‧‧‧模組控制部
303A、303B‧‧‧單元ID部(識別資訊輸出部)
304A、304B‧‧‧下拉電阻
400‧‧‧一次側電源
2061‧‧‧振盪電路區塊
2062‧‧‧CLK控制區塊
2063‧‧‧LD控制區塊
2064‧‧‧終端碼檢測區塊
2065‧‧‧移位暫存器
2066‧‧‧資料集區塊
2067‧‧‧單元ID暫存器
2068‧‧‧讀取緩衝器
2069‧‧‧位址解碼器
圖1係以概念表示一實施形態之可程式控制器的全體構成之一例的構成圖。
圖2係以概念表示可程式控制器所裝備的各模組的構成、各模組間的訊號路徑、及各模組間的通電路徑的說明圖。
圖3係表示單元ID部之構成之一例及資料表之一例的說明圖。
圖4係以概念表示ID讀出電路區塊之詳細內容的區 塊圖。
圖5係以概念表示各種訊號之輸出時序的時序圖。
圖6係以概念表示單元ID之詳細內容的區塊圖。
圖7係表示藉由微處理器所進行的控制處理內容的流程圖。
圖8係以概念表示微處理器本身由各模組進行單元ID的讀出的變形例中可程式控制器所裝備的各模組的構成、各模組間的訊號路徑、及各模組間的通電路徑的說明圖。
圖9係表示根據被儲存在程式記憶部的程式，藉由微處理器所進行的控制處理內容的流程圖。
圖10係以概念表示以賦能訊號對第2電源進行供給控制的變形例中可程式控制器所裝備的各模組的構成、各模組間的訊號路徑、及各模組間的通電路徑的說明圖。
1‧‧‧可程式控制器(控制裝置)
100‧‧‧電源模組(模組)
102‧‧‧轉換器(第1電源裝置)
103‧‧‧繼電器
104‧‧‧單元ID部(識別資訊輸出部)
200‧‧‧CPU模組(模組)
202‧‧‧微處理器(處理器)
203‧‧‧匯流排控制部
204‧‧‧單元ID部(識別資訊輸出部)
205‧‧‧資料表記憶部(第1記憶部)
206‧‧‧ID讀出電路區塊(識別資訊讀出部)
207‧‧‧狀態顯示部(顯示部)
208‧‧‧下拉電阻
300A、300B‧‧‧功能模組(模組)
303A、303B‧‧‧單元ID部(識別資訊輸出部)
302A、302B‧‧‧模組控制部
304A、304B‧‧‧下拉電阻
400‧‧‧一次側電源
L1‧‧‧第1電源系統線路
L2‧‧‧第2電源系統線路

Claims (13)

  1. 一種控制裝置(1)，其係具備有至少包含電源模組(100)與CPU模組(200)的複數模組(100、200、300A、300B)的建構區塊形式的控制裝置，其特徵為：前述CPU模組(200)係具有處理器(202；202’)，該處理器具備有藉由將前述電源模組(100)的電源容量、與該電源模組(100)以外的各模組的消耗電流的合計值作比較，來進行前述電源模組(100)的電源容量的適合性的判定的判定控制功能，前述電源模組(100)係將：包含被供給至前述處理器(202；202’)的電源之被使用在判定前述電源容量的適合性的第1電源、及被使用在判定前述電源容量的適合性之外的第2電源，作為至少2個獨立的電源系統來進行供給，並且在被接通前述控制裝置(1)的電源時，供給前述第1電源，前述處理器(202；202’)係使用前述第1電源來進行前述電源容量的適合性的判定。
  2. 如申請專利範圍第1項之控制裝置(1)，其中，前述處理器(202；202’)係若前述電源模組(100)的電源容量為前述消耗電流的合計值以上時，判定前述電源模組(100)的電源容量為適合，以供給前述第2電源的方式控制前述電源模組(100)。
  3. 如申請專利範圍第2項之控制裝置(1)，其中，前述電源模組(100)係具有： 由一次側電源(400)生成前述第1電源及第2電源的第1電源裝置(102)；及藉由進行接點開閉，切換來自前述第1電源裝置(102)的前述第2電源的遮斷及供給的繼電器(103)，前述處理器(202；202’)係若判定出前述電源模組(100)的電源容量為適合時，使前述繼電器(103)閉成而供給前述第2電源。
  4. 如申請專利範圍第2項之控制裝置(1)，其中，前述電源模組(100)係具有：由一次側電源(400)生成前述第1電源的第2電源裝置(102’)；及由一次側電源(400)生成前述第2電源，並且可控制前述第2電源的供給的第3電源裝置(105)，前述處理器(202；202’)係若判定出前述電源模組(100)的電源容量為適合時，係對前述第3電源裝置輸出控制訊號而使前述第2電源供給。
  5. 如申請專利範圍第1項至第4項中任一項之控制裝置(1)，其中，前述複數模組(100、200、300A、300B)係分別具有：被供給前述第1電源，且輸出本身的識別資訊的識別資訊輸出部(104、204、303A、303B)，前述CPU模組(200)係具有：記憶有由前述識別資訊與相對應的模組資訊所構成的資料表的第1記憶部(205)，前述處理器(202；202’)係針對前述複數模組 (100、200、300A、300B)的全部，取得前述識別資訊，根據該識別資訊，參照前述資料表，來算出前述消耗電流的合計值，藉此進行前述電源模組(100)的電源容量的適合性的判定。
  6. 如申請專利範圍第5項之控制裝置(1)，其中，前述CPU模組(200)係具有：對各模組的前述識別資訊輸出部(104、204、303A、303B)輸出前述識別資訊的輸出指令，並且按照前述輸出指令，輸入由各模組的前述識別資訊輸出部(104、204、303A、303B)所被輸出的前述識別資訊且進行記憶的識別資訊讀出部(206)，前述處理器(202；202’)係由前述識別資訊讀出部(206)取得前述識別資訊。
  7. 如申請專利範圍第5項之控制裝置(1)，其中，前述CPU模組(200)係具有與前述處理器(202’)相連接的第2記憶部(209)，前述處理器(202’)係根據被儲存在前述第2記憶部(209)的程式，執行以下程序：對各模組的前述識別資訊輸出部(104、204、303A、303B)輸出前述識別資訊的輸出指令的第1程序(S35)；輸入由各模組的前述識別資訊輸出部(104、204、303A、303B)所被輸出的前述識別資訊且記憶在第3記憶部(210)的第2程序(S40’)；及 根據記憶在前述第3記憶部的識別資訊，參照前述資料表，算出前述消耗電流的合計值，藉此進行前述電源模組(100)的電源容量的適合性的判定的第3程序(S60、S70)。
  8. 如申請專利範圍第5項之控制裝置(1)，其中，前述處理器(202；202’)係根據所取得的前述識別資訊的順序，參照前述資料表，藉此判定前述複數模組(100、200、300A、300B)的位置關係的適否。
  9. 如申請專利範圍第5項之控制裝置(1)，其中，前述處理器(202；202’)係藉由將前述控制裝置(1)的電源關斷前及電源接通後的前述識別資訊彼此作比較，來判定前述複數模組(100、200、300A、300B)之構成是否在前述控制裝置(1)的電源關斷前及電源接通後相一致。
  10. 如申請專利範圍第5項之控制裝置(1)，其中，另外具備有至少1個功能模組(300A、300B)，前述處理器(202；202’)係根據所取得的前述識別資訊，參照前述資料表，藉此判定在前述複數模組(100、200、300A、300B)是否包含有前述CPU模組(200)的功能所未支援的模組。
  11. 如申請專利範圍第1項之控制裝置(1)，其中，前述處理器(202；202’)係若判定出前述電源模組(100)的電源容量為適合時，另外判定前述電源模組(100)是否可替換成所對應的製品排列上之更小容量的 模組。
  12. 如申請專利範圍第11項之控制裝置(1)，其中，前述CPU模組(200)係具有顯示部(207)，其係若前述處理器(202；202’)判定出前述電源模組(100)的電源容量為不適合時，進行錯誤顯示，並且若前述處理器(202；202’)判定出前述電源模組(100)可替換成所對應的製品排列上之更小容量的模組時，進行警告顯示。
  13. 如申請專利範圍第12項之控制裝置(1)，其中，前述顯示部(207)係進行催促替換成前述製品排列上之適當容量的模組的顯示，作為前述警告顯示。
TW101106970A 2011-03-04 2012-03-02 Control device TWI488014B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011048095 2011-03-04

Publications (2)

Publication Number Publication Date
TW201303536A TW201303536A (zh) 2013-01-16
TWI488014B true TWI488014B (zh) 2015-06-11

Family

ID=46797963

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101106970A TWI488014B (zh) 2011-03-04 2012-03-02 Control device

Country Status (6)

Country Link
US (1) US9229509B2 (zh)
EP (1) EP2682831A4 (zh)
JP (1) JP5633764B2 (zh)
CN (1) CN103403635B (zh)
TW (1) TWI488014B (zh)
WO (1) WO2012120994A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6051547B2 (ja) * 2012-03-15 2016-12-27 オムロン株式会社 制御装置
JP6119224B2 (ja) * 2012-12-10 2017-04-26 富士電機株式会社 診断装置、プログラマブルコントローラシステム、診断方法。
EP2980663B1 (en) * 2013-03-29 2017-08-23 Mitsubishi Electric Corporation Plc system
JP2016164736A (ja) * 2015-03-06 2016-09-08 アズビル株式会社 監視制御システム
JP7063795B2 (ja) * 2018-11-30 2022-05-09 シーシーエス株式会社 光照射器用電源装置及び光照射システム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0887307A (ja) * 1994-09-20 1996-04-02 Hitachi Ltd プログラマブルコントローラ
WO2002065307A1 (en) * 2001-02-14 2002-08-22 Berkeley Process Control, Inc. Configurable connectorized i/o system
US7049710B2 (en) * 2002-11-05 2006-05-23 Square D Company Power bus for distributed ride through capability
TW200818650A (en) * 2006-07-24 2008-04-16 Newire Inc Electrical safety devices and systems ror use with electrical wiring, and methods for using same
US20080316005A1 (en) * 2007-06-25 2008-12-25 Schneider Electric Industries Sas Communication by carrier current for centralized control centers

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01184503A (ja) * 1988-01-19 1989-07-24 Koyo Electron Ind Co Ltd プログラマブル・コントローラ
JP4430225B2 (ja) * 2000-09-29 2010-03-10 株式会社キーエンス 増設型ｐｌｃシステムの供給電圧不足検出及び電力供給方法
US7353415B2 (en) * 2005-04-11 2008-04-01 Dell Products L.P. System and method for power usage level management of blades installed within blade servers
US8024586B2 (en) * 2007-06-12 2011-09-20 Hewlett-Packard Development Company, L.P. Determining power requirements by requesting auxiliary powered memory for server's each onboard component's need
CN101430584A (zh) * 2007-11-08 2009-05-13 上海京城高新技术开发有限公司 一种光伏电充电带隐插手写功能手提电脑
CN101246361B (zh) * 2008-03-26 2010-07-07 杭州华三通信技术有限公司 电源管理方法及系统
JP2010092391A (ja) * 2008-10-10 2010-04-22 Koyo Electronics Ind Co Ltd ビルディングブロックタイプのプログラマブルコントローラ
US8484493B2 (en) * 2008-10-29 2013-07-09 Dell Products, Lp Method for pre-chassis power multi-slot blade identification and inventory
CN101800432B (zh) * 2009-02-06 2012-06-06 精英电脑股份有限公司 系统电源监控装置及其方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0887307A (ja) * 1994-09-20 1996-04-02 Hitachi Ltd プログラマブルコントローラ
WO2002065307A1 (en) * 2001-02-14 2002-08-22 Berkeley Process Control, Inc. Configurable connectorized i/o system
US7049710B2 (en) * 2002-11-05 2006-05-23 Square D Company Power bus for distributed ride through capability
TW200818650A (en) * 2006-07-24 2008-04-16 Newire Inc Electrical safety devices and systems ror use with electrical wiring, and methods for using same
US20080316005A1 (en) * 2007-06-25 2008-12-25 Schneider Electric Industries Sas Communication by carrier current for centralized control centers

Also Published As

Publication number Publication date
CN103403635A (zh) 2013-11-20
JP5633764B2 (ja) 2014-12-03
US9229509B2 (en) 2016-01-05
TW201303536A (zh) 2013-01-16
JPWO2012120994A1 (ja) 2014-07-17
EP2682831A1 (en) 2014-01-08
EP2682831A4 (en) 2014-08-13
WO2012120994A1 (ja) 2012-09-13
CN103403635B (zh) 2015-11-25
US20140006814A1 (en) 2014-01-02

Similar Documents

Publication Publication Date Title
TWI488014B (zh) Control device
KR100796074B1 (ko) 전압 레귤레이터와 커뮤니케이트하기 위한 시스템 및 방법
US9170569B2 (en) Method for electing an active master device from two redundant master devices
US20120137159A1 (en) Monitoring system and method of power sequence signal
JP5063212B2 (ja) 複数コンポーネントシステム
CN104834246A (zh) 汽车控制器和应用于汽车控制器的状态同步方法
US10274534B2 (en) Chip and reading circuit for die ID in chip
CN101165619A (zh) 可编程逻辑控制器装置
JP2014021275A (ja) 表示装置
CN114168395A (zh) 芯片上电控制方法、控制装置及存储介质
JP2011093389A (ja) 制御システム、電子装置、制御装置及び装置起動方法
TWI497274B (zh) 機櫃與其電源控制方法
KR101438341B1 (ko) 프로그래머블 컨트롤러 시스템
JP5589719B2 (ja) 多重化システム及び多重化システムの制御方法
JP7239779B2 (ja) 電力変換用電子制御装置、電源ｉｃ
US11288224B2 (en) Semiconductor system and semiconductor device
JP6285123B2 (ja) 電源監視装置、電源装置、情報処理システム及び電源監視方法
JP2008158612A (ja) 電源装置および電源システム
JPWO2008059638A1 (ja) 半導体装置
TW202117347A (zh) 保險絲或繼電器狀態測定的系統、電路和方法
JP4550754B2 (ja) データ書込制御装置
JP6180269B2 (ja) インバータ装置
JP2007037300A (ja) 駆動制御装置
JP2009086753A (ja) 情報処理装置および接続制御方法
JP2004274472A (ja) スイッチングハブ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees