JPWO2008059638A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2008059638A1
JPWO2008059638A1 JP2008510339A JP2008510339A JPWO2008059638A1 JP WO2008059638 A1 JPWO2008059638 A1 JP WO2008059638A1 JP 2008510339 A JP2008510339 A JP 2008510339A JP 2008510339 A JP2008510339 A JP 2008510339A JP WO2008059638 A1 JPWO2008059638 A1 JP WO2008059638A1
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit
stop condition
failure
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008510339A
Other languages
English (en)
Inventor
久男 神谷
久男 神谷
吉田　和弘
和弘 吉田
隆志 大鳥
隆志 大鳥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2008059638A1 publication Critical patent/JPWO2008059638A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3016—Delay or race condition test, e.g. race hazard test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

停止条件判定回路(10)により停止条件が成立したとき、動作停止制御回路(11)へ停止命令を発行し、機能回路(14)の動作を停止する。記憶装置(12)には、停止条件判定回路(10)の判定結果の他、機能回路(14)の動作状態を蓄える。外部伝達手段(13)は、停止条件判定回路(10)の判定結果を当該半導体装置外部へ伝える。この判定結果を当該半導体装置外部の周辺機器が使用することにより、当該半導体装置の故障による周辺機器の故障やシステムの異常動作を防止することが可能である。

Description

本発明は、半導体装置に関し、特に故障診断手段または動作停止制御手段を備えた半導体集積回路（以下、ＬＳＩと称す）に関するものである。
時間経過によるＬＳＩの故障発生率は図９のような曲線になる。曲線の形状がバスタブに似ていることからバスタブ曲線と呼ばれる。ＬＳＩの故障は初期故障、偶発的故障、劣化故障に分類できる。
従来のＬＳＩでは、出荷するＬＳＩの品質を保証するため、出荷前の検査を実施している。また、温度、電圧条件を規格以上に高負荷にしてから出荷検査を行うことで、時間経過による初期故障品の流出を防いでいる。
ところが、いったん、ＬＳＩを完成品として出荷した後にＬＳＩを搭載したシステムとして使用し続けたときに起こり得る、特にバスタブ曲線のうちの劣化故障にあたる部分については出荷検査では対処することが困難であった。
また、ＬＳＩの集積化が進み、ひとつのＬＳＩで多数の機能を実現するようになってきている。このため、ＬＳＩの中のある機能回路部分は劣化故障していなくても別の機能回路部は劣化故障しているという状況が起こり得る。
これらの課題に対して、従来の半導体装置として、機能回路部を２つ以上搭載し、自己診断を行って故障のない一方の機能回路部を使用することでＬＳＩの寿命を延長するものがある（例えば、特許文献１参照）。
また、機能回路部を自己診断し、クロック供給を停止して機能回路部の動作を停止するものがある（例えば、特許文献２参照）。
特開2004-340877号公報 特開平05-341013号公報
上記の技術では、機能回路部を２つ以上搭載したり、自己診断回路を設けたりするため、回路規模が大きくなる。また、故障が発生してからはじめて自己診断結果に基づき動作を停止するものであり、あらかじめ故障が発生する前に故障を予測して停止することが出来ない。
上記問題を鑑みて、本発明は、半導体装置に関して、小規模回路で故障診断を行い、また故障が発生する前に故障予測に基づき半導体装置の動作を停止することで半導体装置の安全性を高めることを課題とする。
前記課題を解決するために、本発明の第１の特徴は、２つ以上のフリップフロップを含んで構成されたシフトレジスタと、前記シフトレジスタの出力に基づいて故障の有無を判定する故障診断手段とを備えていることである。
本発明の第２の特徴は、第１の特徴を備えた半導体装置であって、前記シフトレジスタは、第１のフリップフロップと、前記第１のフリップフロップの出力を入力とする遅延手段と、前記遅延手段の出力を入力とする第２のフリップフロップと、前記遅延手段の遅延時間を調整できる手段とを含んでいることである。
本発明の第３の特徴は、電源電圧を測定する電源電圧測定手段と、前記電源電圧測定値を蓄える記憶手段と、前記電源電圧測定手段で測定した電圧値と、前記記憶手段に蓄えた電圧値との比較に基づいて故障の有無を判定する故障診断手段とを備えていることである。
本発明の第４の特徴は、少なくとも１つ以上の動作停止判断を行う停止条件判定手段と、前記停止条件判定手段による判断に基づいて前記半導体装置全体あるいは一部の動作を止める動作停止制御手段とを備えていることである。
本発明の第５の特徴は、第４の特徴をもつ半導体装置において、前記停止条件判定手段は、２つ以上のフリップフロップを含んで構成されたシフトレジスタと、前記シフトレジスタの出力に基づいて故障の有無を判定する故障診断手段とを備えていることである。
本発明の第６の特徴は、第５の特徴をもつ半導体装置において、前記シフトレジスタは、第１のフリップフロップと、前記第１のフリップフロップの出力を入力とする遅延手段と、前記遅延手段の出力を入力とする第２のフリップフロップと、前記遅延手段の遅延時間を調整できる手段とを含んでいることである。
本発明の第７の特徴は、第４の特徴をもつ半導体装置において、前記停止条件判定手段は、電源電圧を測定する電源電圧測定手段と、前記電源電圧測定値を蓄える記憶手段と、前記電源電圧測定手段で測定した電圧値と、前記記憶手段に蓄えた電圧値との比較に基づいて故障の有無を判定する故障診断手段とを備えていることである。
本発明の第８の特徴は、第４の特徴をもつ半導体装置において、前記停止条件判定手段は、ある一定の時間を計測できるタイマー手段と、前記タイマー手段による計測時間が前記一定の時間に達すると停止条件を生成する手段とを含んでいることである。
本発明の第９の特徴は、第４の特徴をもつ半導体装置において、前記停止条件判定手段は、前記半導体装置外部からの停止要求に基づいて停止条件を生成することである。
本発明の第１０の特徴は、第４の特徴をもつ半導体装置において、前記動作停止制御手段は、ヒューズを備え、前記ヒューズの切断により前記半導体装置全体あるいは一部の動作を停止することである。
本発明の第１１の特徴は、第１０の特徴をもつ半導体装置において、前記動作停止制御手段は、前記ヒューズと並列にアンチヒューズをさらに備え、前記ヒューズ切断後にも前記アンチヒューズにより前記切断を再接続することで前記半導体装置全体あるいは一部の動作停止状態を解除することが可能であることである。
本発明の第１２の特徴は、第４の特徴をもつ半導体装置において、前記停止条件判定手段の判定結果を蓄える記憶手段をさらに備えていることである。
本発明の第１３の特徴は、第４の特徴をもつ半導体装置において、前記停止条件判定手段の判定結果を前記半導体装置外部へ伝える手段をさらに備えていることである。
本発明の第１４の特徴は、第４の特徴をもつ半導体装置と、周辺機器とを備えたシステムにおいて、前記停止条件判定手段は、前記半導体装置と前記周辺機器の接続経路の故障診断を行うことである。
本発明の第１５の特徴は、第４の特徴をもつ半導体装置と、周辺機器とを備えたシステムにおいて、前記停止条件判定手段は、前記周辺機器の故障診断を行うことである。
本発明によると、半導体装置に関して、小規模回路で故障検出を行い、また故障が発生する前に故障予測に基づき半導体装置の動作を停止することで、半導体装置の安全性を高めることが出来る。
図１は、本発明の第１の実施形態に係る半導体回路の構成を示す図である。 図２は、図１に示した停止条件判定回路１０の構成の一例を示す図である。 図３は、図２に示した動作条件判定回路の動作を示すタイミングチャートである。 図４は、図２に示した遅延回路の構成例を示す図である。 図５は、図１に示した停止条件判定回路１０の構成の別の一例を示す図である。 図６は、図１に示した動作停止回路１１の構成の一例を示す図である。 図７は、図１に示した動作停止回路１１の構成の別の一例を示す図である。 図８は、本発明の第２の実施形態に係るシステムの構成を示す図である。 図９は、半導体回路の故障発生率を示す図である。
符号の説明
１０ 停止条件判定手段
１１ 動作停止制御回路
１２ 記憶装置
１３ 外部伝達手段
１４ 機能回路
２０ 半導体装置
２１ 周辺機器
２２ 機能回路
１００、１０１ シフトレジスタ
１０２ フリップフロップ
１０３ 遅延回路
１０４ ＡＮＤ素子
１０５ 故障診断回路
１１０ 抵抗素子
１１１ オペアンプ
１１２ Ａ／Ｄ変換器
１１３ 記憶回路
１１４ 比較回路
１２０ クロック供給源
１２１ リセット供給源
１２２ ＡＮＤ素子
１３０ クロック供給源
１３１ ヒューズ素子
１３２ アンチヒューズ素子
１３３ ＡＮＤ素子
１３４ 故障がない通常時のクロック供給／停止制御回路
１３５ 抵抗素子
１４０ スイッチ素子
１６０ 遅延素子
１６１ 選択回路
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。なお、図面において同一の部分または相当する部分には同じ参照符号を付してその説明は繰り返さない。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置の構成の一例を示す。この半導体装置は、停止条件判定回路１０と、動作停止制御回路１１と、記憶装置１２と、外部伝達手段１３と、機能回路１４とを備えている。
図１の半導体装置では、停止条件判定回路１０により停止条件が成立したとき、動作停止制御回路１１へ停止命令を発行し、機能回路１４の動作を停止する。記憶装置１２には、停止条件判定回路１０の判定結果の他、機能回路１４の動作状態を蓄える。定期的に停止条件判定回路１０の判定結果を記憶装置１２に蓄えておくことで、過去にさかのぼって判定結果や動作状態の履歴を調査することが可能になる。また、記憶装置１２を外部より読出し可能な構成とすることで、機能回路１４の動作状態や故障状態を知ることが容易となる。機能回路１４の動作状態としては、例えば動作状態を示すステータスレジスタ値を蓄えておく。外部伝達手段１３は、停止条件判定回路１０の判定結果を当該半導体装置外部へ伝えるものである。この判定結果を当該半導体装置外部の周辺機器が使用することにより、当該半導体装置の故障による周辺機器の故障やシステムの異常動作を防止することが可能である。外部伝達手段としては、例えば、音を鳴らしたり、ＬＥＤを点灯したり、点滅したり、発色の色を変えたり、表示装置にメッセージを表示することで外部に知らせることが考えられる。
＜停止条件判定回路１０の構成例１＞
図２は、停止条件判定回路１０の構成の一例として、シフトレジスタにより故障診断手段を実現した例を示す。また、図３は、図２に示した停止条件判定回路１０のタイミングチャート図を示す。
図２に示す停止条件判定回路１０は、シフトレジスタ１００，１０１と、診断回路１０５とを備えている。シフトレジスタ１００，１０１は、フリップフロップ１０２とその間に挿入された遅延回路１０３から構成される。診断回路１０５は、シフトレジスタ１００，１０１の出力信号のタイミングに基づいて故障診断を行う。シフトレジスタ１００，１０１の遅延回路１０３ａ，１０３ｂの遅延量はそれぞれ異なっている。遅延回路１０３ａは、フリップフロップ１０２ａ，１０２ｂ間を信号が伝播するのにぎりぎり間に合うタイミングとなるような遅延量に設計されており、遅延回路１０３ｂは、フリップフロップ１０２ｃ，１０２ｄ間を信号が伝播するのに十分マージンがあるタイミングとなるような遅延量に設計されている。
図２に示す停止条件判定回路１０の動作を図３のタイミングチャートを用いて説明する。信号Ｄ１１，Ｄ２１に印加された“Ｈ”信号は、それぞれフリップフロップ１０２ａ，１０２ｃを通過し、遅延回路１０３ａ，１０３ｂにより遅延されてフリップフロップ１０２ｂ，１０２ｄに入力された後、故障診断回路１０５を構成するＡＮＤ素子１０４とフリップフロップ１０２ｅを通過してＱ３より出力される。遅延回路１０３ｂよりも遅延回路１０３ａの遅延量が大きく設計されているため、信号Ｄ２２よりも信号Ｄ１２の方が信号の変化タイミングが後ろになっている。
遅延故障が発生していない場合、図３のタイミングチャート上部（ａ）のように信号Ｄ１２と信号Ｄ２２は共にＴ２〜Ｔ３間で変化しているため、フリップフロップ１０２ｂ，１０２ｄからの出力信号Ｑ１２，Ｑ２２は共にＴ３〜Ｔ４間で変化し、その結果、フリップフロップ１０２ｅからの出力信号Ｑ３はＴ４〜Ｔ５間で変化する。
一方、フリップフロップ１０２ａ，１０２ｂ間の配線にて遅延故障が発生した場合、図３のタイミングチャート下部（ｂ）のように信号Ｄ１２の変化タイミングが遅くなる。そのため、フリップフロップ１０２ｂからの出力信号Ｑ１２の変化タイミングも遅れＴ４〜Ｔ５間で変化し、その結果、フリップフロップ１０２ｅからの出力信号Ｑ３はＴ５〜Ｔ６間で変化し、遅延故障が発生していない場合と比べ遅くなる。
これにより、遅延故障の有無を判定することができる。
シフトレジスタ１００は半導体装置内部において、レイアウト的に電源配線の電圧降下（IR-Drop）量が大きい等、機能回路内の配線の信号遅延時間が大きい箇所に配置するとより効果的である。
＜遅延回路１０３ａの構成例＞
図４は、図２に示した遅延回路１０３ａの構成例を示す。遅延回路１０３ａの遅延量は製造要因、動作条件要因でばらつくが、図４のように遅延時間を調整できる遅延回路を用いることで、ばらつきに対応して、図３のフリップフロップ１０２ａ，１０２ｂ間を信号が伝播するのにぎりぎり間に合うタイミングとなるような遅延量に調整することができる。
図４において、１６０ａ，１６０ｂ，１６０ｃ，１６０ｄは遅延素子である。遅延素子１６０ａ，１６０ｂ，１６０ｃ，１６０ｄの各遅延量は同じであってもよいし、異なっていてもよい。遅延回路１３０ａへの入力信号Ｓ２００（Ｑ１１）は、各遅延素子１６０ａ，１６０ｂ，１６０ｃ，１６０ｄにより遅延した信号Ｓ２０１，Ｓ２０２，Ｓ２０３，Ｓ２０４となる。選択回路１６１は、選択信号Ｓ２０５により、信号Ｓ２０１，Ｓ２０２，Ｓ２０３，Ｓ２０４のうちからひとつを選択し、出力信号Ｓ２０６（Ｄ１２）として出力する。
図４の遅延回路を図２の遅延回路１０３ａとして用いた場合の動作について説明する。図４の選択信号Ｓ２０５を変化させるとフリップフロップ１０２ｅからの出力信号Ｑ３が図３のＴ４〜Ｔ５間で変化したり、Ｔ５〜Ｔ６間で変化したりする。フリップフロップ１０２ｅからの出力信号Ｑ３が図３のＴ４〜Ｔ５間で変化する最大遅延時間となるような選択信号Ｓ２０５の状態をＬＳＩの出荷検査時に特定する。特定した状態は、ＬＳＩ内の記憶素子に蓄えておき、ＬＳＩ出荷後に蓄えた状態を読み出すことで出荷検査時に特定した状態に調整することができる。記憶素子の例としては、電源遮断後も値を記憶する不揮発性メモリが考えられる。
＜停止条件判定回路１０の構成例２＞
図５は、停止条件判定回路１０の構成の別の一例として、電源電圧を測定する電源電圧測定手段により故障診断手段を実現した例を示す。
図５に示す停止条件判定回路１０は、抵抗器１１０ａ，１１０ｂ、オペアンプ１１１、Ａ／Ｄ変換器１１２、記憶回路１１３、比較回路１１４を備えている。機能回路１４に印加される電源電圧を抵抗器１１０ａ，１１０ｂとオペアンプ１１１で構成する反転増幅回路に入力し、その出力信号をＡ／Ｄ変換器１１２を通して記憶回路１１３と比較回路１１４に入力する。記憶回路１１３は、Ａ／Ｄ変換器１１２の出力結果を定期的に保持し、その値を比較回路１１４へ入力する。機能回路１４に故障が生じ、機能回路１４に印加される電源電圧値が異常となった場合、Ａ／Ｄ変換器１１２の出力結果と記憶回路１１３に保持された過去の電源電圧値との比較を比較回路１１４にて実施することにより異常検出が可能であるため、これにより機能回路１４の故障を判定することができる。記憶回路１１３と比較回路１１４により故障を判定する方法は、例えば、電源投入時の電源電圧値により判定してもよいし、電源投入後動作中の電源電圧値の変動を時系列に比較を行い判定してもよい。また、微小な電源電圧値の変動を故障として誤判断することを防ぐために、複数回の判断結果に基づき故障判断することも考えられる。
なお、ここでは電源電圧測定手段により故障診断手段を実現した例を示したが、電源電圧測定手段に代えて電源電流測定手段を用いてもよい。また、記憶回路１１３と比較回路１１４へ入力する信号としてＳＣＡＮテスト結果や自己診断テスト結果、外部からの診断テスト結果を入力し、それにより故障を判定することも考えられる。
＜停止条件判定回路１０の構成例３＞
停止条件判定回路１０の構成の別の一例として、ある一定時間を計測できるタイマーを用いた回路について説明する。半導体装置内部にある一定時間を計測できるタイマー回路を搭載する。タイマー回路に機能回路１４を停止するまでの時間を設定し、その時間の経過後に機能回路１４を停止する。これにより、システムの長期使用による半導体装置の故障が原因となる誤動作を未然に防ぐことができる。また、タイマー回路の残り時間を外部より読出し可能な構成にしておくことで、半導体装置の寿命を知ることができ、半導体装置の劣化による故障の前に半導体装置の交換などにより、システムの誤動作の防止と寿命の延命が可能となる。
なお、上記説明では、半導体装置内部の停止条件判定回路１０から動作停止制御回路１１へ停止命令を発行し機能回路１４の動作を停止する例を示したが、半導体装置外部からの停止命令を動作停止制御回路１１に入力することにより機能回路１４を停止する手段も考えられる。半導体装置外部からの停止命令により動作を停止する手段と、図１の外部伝達手段１３を用いた場合について説明する。ネットワークを経由して動作状態を集中管理する装置へ結果を蓄積することで、装置の寿命を統計的に管理し、半導体装置の記憶回路に蓄積されたデータに基づき、集中管理する装置から動作停止命令を出すことにより、半導体装置の故障が発生する前であっても動作を停止し、安全性を高めることができる。
＜動作停止回路１１の構成例１＞
図６は、図１に示した動作停止回路１１の構成の一例として、機能回路１４へ入力するクロック信号およびリセット信号を制御する回路としてＡＮＤ素子を用いた回路を示す。
図６に示すように、機能回路１４へ入力されるクロック信号Ｓ２２２は、動作停止制御回路１１内でクロック供給源１２０からのクロック信号Ｓ２２１と停止条件判定回路１０より出力される停止条件判定信号Ｓ２２０とのＡＮＤ信号が入力される。
また、機能回路１４へ入力されるリセット信号Ｓ２２４は、動作停止制御回路１１内でリセット供給源１２１からのリセット信号Ｓ２２３と停止条件判定回路１０より出力される停止条件判定信号Ｓ２２０とのＡＮＤ信号が入力される。
機能回路１４の故障を停止条件判定回路１０が検出し、停止条件判定信号Ｓ２２０に“Ｌ”信号を出力することにより、機能回路１４へのクロック信号の供給停止、およびリセット信号の固定状態となり、機能回路１４が停止する。
なお、ここでは、クロック信号Ｓ２２２およびリセット信号Ｓ２２４を１種類の停止条件判定信号Ｓ２２０で同時に制御したが、クロック信号Ｓ２２２とリセット信号Ｓ２２４とを別々に制御する回路も考えられる。
＜動作停止回路１１の構成例２＞
図７は、図１に示した動作停止回路１１の構成の別の一例として、機能回路１４へ入力するクロック信号を制御する回路として、ヒューズ素子、アンチヒューズ素子を用いた回路を示す。
図７に示すように、機能回路１４へ入力されるクロック信号Ｓ２３２は、動作停止制御回路１１内でクロック供給源１３０からのクロック信号Ｓ２３１と故障がない通常時のクロック供給／停止制御回路１３４からの信号Ｓ２３３とのＡＮＤ信号が入力される。信号Ｓ２３３は、停止条件判定回路１０より出力される停止条件判定信号Ｓ２３０により切断可能なヒューズ素子１３１を通過してＡＮＤ素子１３３へ入力されている。
機能回路１４の故障を停止条件判定回路１０が検出し、停止条件判定信号Ｓ２３０によってヒューズ素子１３１を切断することにより、機能回路１４へのクロック信号の供給が停止され、機能回路１４が停止する。
また、アンチヒューズ素子１３２により、信号Ｓ２３３を再度接続可能な構成にすることにより、動作停止状態を解除し、故障した機能回路１４の故障解析が容易に可能となる。
なお、ここでは、クロック信号を制御する回路について説明したが、リセット供給源を同様な回路構成とすることで機能回路１４の動作を制御する回路も考えられる。
上記動作停止回路１１の構成例１および２では、クロック信号、リセット信号を制御する回路について説明したが、その他にも、機能回路１４の入力データを固定したり、機能回路１４の出力信号をディスエーブル状態に固定することにより機能回路１４の動作を停止する回路も考えられる。
（第２の実施形態）
図８は、本発明の第２の実施形態に係るシステムの構成の一例を示す。このシステムは、半導体装置２０と、周辺機器２１とを備えており、半導体装置２０と周辺機器２１との間で通信が行われる。さらに本システムでは、半導体装置２０と周辺機器２１の故障診断が以下のように行われる。
図８に示すように、半導体装置２０の機能回路１４と周辺機器２１の機能回路２２とを接続する入出力信号は、半導体装置２０の故障診断回路１５にも接続されている。
通常動作時、スイッチ素子１４０ｂ，１４０ｄ，１４０ｅを接続状態、スイッチ素子１４０ａ，１４０ｃを断線状態とすることで、機能回路１４と機能回路２２が接続される。
半導体装置２０と周辺機器２１との接続経路の故障診断を実施する場合、スイッチ素子１４０ａ，１４０ｃ，１４０ｅを接続状態、スイッチ素子１４０ｂ，１４０ｄを断線状態とする。故障診断回路１５よりテスト信号Ｓ２４０を出力し、その信号が周辺機器２１を通過して故障診断回路１５の入力信号Ｓ２４９として入力されるかを判定する。信号Ｓ２４０とＳ２４９が異なる信号であった場合、半導体装置２０と周辺機器２１との接続経路に故障が発生していると判定可能である。
周辺機器２１の故障診断を実施する場合、スイッチ素子１４０ａ，１４０ｄ，１４０ｅを接続状態、スイッチ素子１４０ｂ，１４０ｃを断線状態とする。故障診断回路１５よりテスト信号Ｓ２４０を出力して機能回路２２を動作させ、その出力信号Ｓ２４５を故障診断回路１５の入力信号Ｓ２４９として入力する。入力信号Ｓ２４９が機能回路２２の正常動作の期待値と異なる場合、機能回路２２に故障が発生していると判定可能である。
上述した故障診断により、機能回路１４または機能回路２２の故障が検出できた場合、スイッチ素子１４０ｂ，１４０ｅを断線状態とし機能回路１４，２２間の信号を切断することで故障が発生していない装置の故障を防ぐことが可能である。
また、機能回路２２が外部メモリであった場合、上述の故障診断により故障が発生していると判定された場合、半導体装置２０より外部メモリの冗長救済を実施することでシステムの寿命を延命することも考えられる。
本発明に係る半導体装置は、小規模回路で故障検出を行い、また、故障が発生する前に故障予測に基づき半導体装置の動作を停止することが可能であり、半導体装置の安全性を高めることが出来る。
本発明は、半導体装置に関し、特に故障診断手段または動作停止制御手段を備えた半導体集積回路（以下、ＬＳＩと称す）に関するものである。
時間経過によるＬＳＩの故障発生率は図９のような曲線になる。曲線の形状がバスタブに似ていることからバスタブ曲線と呼ばれる。ＬＳＩの故障は初期故障、偶発的故障、劣化故障に分類できる。
従来のＬＳＩでは、出荷するＬＳＩの品質を保証するため、出荷前の検査を実施している。また、温度、電圧条件を規格以上に高負荷にしてから出荷検査を行うことで、時間経過による初期故障品の流出を防いでいる。
ところが、いったん、ＬＳＩを完成品として出荷した後にＬＳＩを搭載したシステムとして使用し続けたときに起こり得る、特にバスタブ曲線のうちの劣化故障にあたる部分については出荷検査では対処することが困難であった。
また、ＬＳＩの集積化が進み、ひとつのＬＳＩで多数の機能を実現するようになってきている。このため、ＬＳＩの中のある機能回路部分は劣化故障していなくても別の機能回路部は劣化故障しているという状況が起こり得る。
これらの課題に対して、従来の半導体装置として、機能回路部を２つ以上搭載し、自己診断を行って故障のない一方の機能回路部を使用することでＬＳＩの寿命を延長するものがある（例えば、特許文献１参照）。
また、機能回路部を自己診断し、クロック供給を停止して機能回路部の動作を停止するものがある（例えば、特許文献２参照）。
特開2004-340877号公報 特開平05-341013号公報
上記の技術では、機能回路部を２つ以上搭載したり、自己診断回路を設けたりするため、回路規模が大きくなる。また、故障が発生してからはじめて自己診断結果に基づき動作を停止するものであり、あらかじめ故障が発生する前に故障を予測して停止することが出来ない。
上記問題を鑑みて、本発明は、半導体装置に関して、小規模回路で故障診断を行い、また故障が発生する前に故障予測に基づき半導体装置の動作を停止することで半導体装置の安全性を高めることを課題とする。
前記課題を解決するために、本発明の第１の特徴は、２つ以上のフリップフロップを含んで構成されたシフトレジスタと、前記シフトレジスタの出力に基づいて故障の有無を判定する故障診断手段とを備えていることである。
本発明の第２の特徴は、第１の特徴を備えた半導体装置であって、前記シフトレジスタは、第１のフリップフロップと、前記第１のフリップフロップの出力を入力とする遅延手段と、前記遅延手段の出力を入力とする第２のフリップフロップと、前記遅延手段の遅延時間を調整できる手段とを含んでいることである。
本発明の第３の特徴は、電源電圧を測定する電源電圧測定手段と、前記電源電圧測定値を蓄える記憶手段と、前記電源電圧測定手段で測定した電圧値と、前記記憶手段に蓄えた電圧値との比較に基づいて故障の有無を判定する故障診断手段とを備えていることである。
本発明の第４の特徴は、少なくとも１つ以上の動作停止判断を行う停止条件判定手段と、前記停止条件判定手段による判断に基づいて前記半導体装置全体あるいは一部の動作を止める動作停止制御手段とを備えていることである。
本発明の第５の特徴は、第４の特徴をもつ半導体装置において、前記停止条件判定手段は、２つ以上のフリップフロップを含んで構成されたシフトレジスタと、前記シフトレジスタの出力に基づいて故障の有無を判定する故障診断手段とを備えていることである。
本発明の第６の特徴は、第５の特徴をもつ半導体装置において、前記シフトレジスタは、第１のフリップフロップと、前記第１のフリップフロップの出力を入力とする遅延手段と、前記遅延手段の出力を入力とする第２のフリップフロップと、前記遅延手段の遅延時間を調整できる手段とを含んでいることである。
本発明の第７の特徴は、第４の特徴をもつ半導体装置において、前記停止条件判定手段は、電源電圧を測定する電源電圧測定手段と、前記電源電圧測定値を蓄える記憶手段と、前記電源電圧測定手段で測定した電圧値と、前記記憶手段に蓄えた電圧値との比較に基づいて故障の有無を判定する故障診断手段とを備えていることである。
本発明の第８の特徴は、第４の特徴をもつ半導体装置において、前記停止条件判定手段は、ある一定の時間を計測できるタイマー手段と、前記タイマー手段による計測時間が前記一定の時間に達すると停止条件を生成する手段とを含んでいることである。
本発明の第９の特徴は、第４の特徴をもつ半導体装置において、前記停止条件判定手段は、前記半導体装置外部からの停止要求に基づいて停止条件を生成することである。
本発明の第１０の特徴は、第４の特徴をもつ半導体装置において、前記動作停止制御手段は、ヒューズを備え、前記ヒューズの切断により前記半導体装置全体あるいは一部の動作を停止することである。
本発明の第１１の特徴は、第１０の特徴をもつ半導体装置において、前記動作停止制御手段は、前記ヒューズと並列にアンチヒューズをさらに備え、前記ヒューズ切断後にも前記アンチヒューズにより前記切断を再接続することで前記半導体装置全体あるいは一部の動作停止状態を解除することが可能であることである。
本発明の第１２の特徴は、第４の特徴をもつ半導体装置において、前記停止条件判定手段の判定結果を蓄える記憶手段をさらに備えていることである。
本発明の第１３の特徴は、第４の特徴をもつ半導体装置において、前記停止条件判定手段の判定結果を前記半導体装置外部へ伝える手段をさらに備えていることである。
本発明の第１４の特徴は、第４の特徴をもつ半導体装置と、周辺機器とを備えたシステムにおいて、前記停止条件判定手段は、前記半導体装置と前記周辺機器の接続経路の故障診断を行うことである。
本発明の第１５の特徴は、第４の特徴をもつ半導体装置と、周辺機器とを備えたシステムにおいて、前記停止条件判定手段は、前記周辺機器の故障診断を行うことである。
本発明によると、半導体装置に関して、小規模回路で故障検出を行い、また故障が発生する前に故障予測に基づき半導体装置の動作を停止することで、半導体装置の安全性を高めることが出来る。
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。なお、図面において同一の部分または相当する部分には同じ参照符号を付してその説明は繰り返さない。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置の構成の一例を示す。この半導体装置は、停止条件判定回路１０と、動作停止制御回路１１と、記憶装置１２と、外部伝達手段１３と、機能回路１４とを備えている。
図１の半導体装置では、停止条件判定回路１０により停止条件が成立したとき、動作停止制御回路１１へ停止命令を発行し、機能回路１４の動作を停止する。記憶装置１２には、停止条件判定回路１０の判定結果の他、機能回路１４の動作状態を蓄える。定期的に停止条件判定回路１０の判定結果を記憶装置１２に蓄えておくことで、過去にさかのぼって判定結果や動作状態の履歴を調査することが可能になる。また、記憶装置１２を外部より読出し可能な構成とすることで、機能回路１４の動作状態や故障状態を知ることが容易となる。機能回路１４の動作状態としては、例えば動作状態を示すステータスレジスタ値を蓄えておく。外部伝達手段１３は、停止条件判定回路１０の判定結果を当該半導体装置外部へ伝えるものである。この判定結果を当該半導体装置外部の周辺機器が使用することにより、当該半導体装置の故障による周辺機器の故障やシステムの異常動作を防止することが可能である。外部伝達手段としては、例えば、音を鳴らしたり、ＬＥＤを点灯したり、点滅したり、発色の色を変えたり、表示装置にメッセージを表示することで外部に知らせることが考えられる。
＜停止条件判定回路１０の構成例１＞
図２は、停止条件判定回路１０の構成の一例として、シフトレジスタにより故障診断手段を実現した例を示す。また、図３は、図２に示した停止条件判定回路１０のタイミングチャート図を示す。
図２に示す停止条件判定回路１０は、シフトレジスタ１００，１０１と、診断回路１０５とを備えている。シフトレジスタ１００，１０１は、フリップフロップ１０２とその間に挿入された遅延回路１０３から構成される。診断回路１０５は、シフトレジスタ１００，１０１の出力信号のタイミングに基づいて故障診断を行う。シフトレジスタ１００，１０１の遅延回路１０３ａ，１０３ｂの遅延量はそれぞれ異なっている。遅延回路１０３ａは、フリップフロップ１０２ａ，１０２ｂ間を信号が伝播するのにぎりぎり間に合うタイミングとなるような遅延量に設計されており、遅延回路１０３ｂは、フリップフロップ１０２ｃ，１０２ｄ間を信号が伝播するのに十分マージンがあるタイミングとなるような遅延量に設計されている。
図２に示す停止条件判定回路１０の動作を図３のタイミングチャートを用いて説明する。信号Ｄ１１，Ｄ２１に印加された“Ｈ”信号は、それぞれフリップフロップ１０２ａ，１０２ｃを通過し、遅延回路１０３ａ，１０３ｂにより遅延されてフリップフロップ１０２ｂ，１０２ｄに入力された後、故障診断回路１０５を構成するＡＮＤ素子１０４とフリップフロップ１０２ｅを通過してＱ３より出力される。遅延回路１０３ｂよりも遅延回路１０３ａの遅延量が大きく設計されているため、信号Ｄ２２よりも信号Ｄ１２の方が信号の変化タイミングが後ろになっている。
遅延故障が発生していない場合、図３のタイミングチャート上部（ａ）のように信号Ｄ１２と信号Ｄ２２は共にＴ２〜Ｔ３間で変化しているため、フリップフロップ１０２ｂ，１０２ｄからの出力信号Ｑ１２，Ｑ２２は共にＴ３〜Ｔ４間で変化し、その結果、フリップフロップ１０２ｅからの出力信号Ｑ３はＴ４〜Ｔ５間で変化する。
一方、フリップフロップ１０２ａ，１０２ｂ間の配線にて遅延故障が発生した場合、図３のタイミングチャート下部（ｂ）のように信号Ｄ１２の変化タイミングが遅くなる。そのため、フリップフロップ１０２ｂからの出力信号Ｑ１２の変化タイミングも遅れＴ４〜Ｔ５間で変化し、その結果、フリップフロップ１０２ｅからの出力信号Ｑ３はＴ５〜Ｔ６間で変化し、遅延故障が発生していない場合と比べ遅くなる。
これにより、遅延故障の有無を判定することができる。
シフトレジスタ１００は半導体装置内部において、レイアウト的に電源配線の電圧降下（IR-Drop）量が大きい等、機能回路内の配線の信号遅延時間が大きい箇所に配置するとより効果的である。
＜遅延回路１０３ａの構成例＞
図４は、図２に示した遅延回路１０３ａの構成例を示す。遅延回路１０３ａの遅延量は製造要因、動作条件要因でばらつくが、図４のように遅延時間を調整できる遅延回路を用いることで、ばらつきに対応して、図３のフリップフロップ１０２ａ，１０２ｂ間を信号が伝播するのにぎりぎり間に合うタイミングとなるような遅延量に調整することができる。
図４において、１６０ａ，１６０ｂ，１６０ｃ，１６０ｄは遅延素子である。遅延素子１６０ａ，１６０ｂ，１６０ｃ，１６０ｄの各遅延量は同じであってもよいし、異なっていてもよい。遅延回路１３０ａへの入力信号Ｓ２００（Ｑ１１）は、各遅延素子１６０ａ，１６０ｂ，１６０ｃ，１６０ｄにより遅延した信号Ｓ２０１，Ｓ２０２，Ｓ２０３，Ｓ２０４となる。選択回路１６１は、選択信号Ｓ２０５により、信号Ｓ２０１，Ｓ２０２，Ｓ２０３，Ｓ２０４のうちからひとつを選択し、出力信号Ｓ２０６（Ｄ１２）として出力する。
図４の遅延回路を図２の遅延回路１０３ａとして用いた場合の動作について説明する。図４の選択信号Ｓ２０５を変化させるとフリップフロップ１０２ｅからの出力信号Ｑ３が図３のＴ４〜Ｔ５間で変化したり、Ｔ５〜Ｔ６間で変化したりする。フリップフロップ１０２ｅからの出力信号Ｑ３が図３のＴ４〜Ｔ５間で変化する最大遅延時間となるような選択信号Ｓ２０５の状態をＬＳＩの出荷検査時に特定する。特定した状態は、ＬＳＩ内の記憶素子に蓄えておき、ＬＳＩ出荷後に蓄えた状態を読み出すことで出荷検査時に特定した状態に調整することができる。記憶素子の例としては、電源遮断後も値を記憶する不揮発性メモリが考えられる。
＜停止条件判定回路１０の構成例２＞
図５は、停止条件判定回路１０の構成の別の一例として、電源電圧を測定する電源電圧測定手段により故障診断手段を実現した例を示す。
図５に示す停止条件判定回路１０は、抵抗器１１０ａ，１１０ｂ、オペアンプ１１１、Ａ／Ｄ変換器１１２、記憶回路１１３、比較回路１１４を備えている。機能回路１４に印加される電源電圧を抵抗器１１０ａ，１１０ｂとオペアンプ１１１で構成する反転増幅回路に入力し、その出力信号をＡ／Ｄ変換器１１２を通して記憶回路１１３と比較回路１１４に入力する。記憶回路１１３は、Ａ／Ｄ変換器１１２の出力結果を定期的に保持し、その値を比較回路１１４へ入力する。機能回路１４に故障が生じ、機能回路１４に印加される電源電圧値が異常となった場合、Ａ／Ｄ変換器１１２の出力結果と記憶回路１１３に保持された過去の電源電圧値との比較を比較回路１１４にて実施することにより異常検出が可能であるため、これにより機能回路１４の故障を判定することができる。記憶回路１１３と比較回路１１４により故障を判定する方法は、例えば、電源投入時の電源電圧値により判定してもよいし、電源投入後動作中の電源電圧値の変動を時系列に比較を行い判定してもよい。また、微小な電源電圧値の変動を故障として誤判断することを防ぐために、複数回の判断結果に基づき故障判断することも考えられる。
なお、ここでは電源電圧測定手段により故障診断手段を実現した例を示したが、電源電圧測定手段に代えて電源電流測定手段を用いてもよい。また、記憶回路１１３と比較回路１１４へ入力する信号としてＳＣＡＮテスト結果や自己診断テスト結果、外部からの診断テスト結果を入力し、それにより故障を判定することも考えられる。
＜停止条件判定回路１０の構成例３＞
停止条件判定回路１０の構成の別の一例として、ある一定時間を計測できるタイマーを用いた回路について説明する。半導体装置内部にある一定時間を計測できるタイマー回路を搭載する。タイマー回路に機能回路１４を停止するまでの時間を設定し、その時間の経過後に機能回路１４を停止する。これにより、システムの長期使用による半導体装置の故障が原因となる誤動作を未然に防ぐことができる。また、タイマー回路の残り時間を外部より読出し可能な構成にしておくことで、半導体装置の寿命を知ることができ、半導体装置の劣化による故障の前に半導体装置の交換などにより、システムの誤動作の防止と寿命の延命が可能となる。
なお、上記説明では、半導体装置内部の停止条件判定回路１０から動作停止制御回路１１へ停止命令を発行し機能回路１４の動作を停止する例を示したが、半導体装置外部からの停止命令を動作停止制御回路１１に入力することにより機能回路１４を停止する手段も考えられる。半導体装置外部からの停止命令により動作を停止する手段と、図１の外部伝達手段１３を用いた場合について説明する。ネットワークを経由して動作状態を集中管理する装置へ結果を蓄積することで、装置の寿命を統計的に管理し、半導体装置の記憶回路に蓄積されたデータに基づき、集中管理する装置から動作停止命令を出すことにより、半導体装置の故障が発生する前であっても動作を停止し、安全性を高めることができる。
＜動作停止回路１１の構成例１＞
図６は、図１に示した動作停止回路１１の構成の一例として、機能回路１４へ入力するクロック信号およびリセット信号を制御する回路としてＡＮＤ素子を用いた回路を示す。
図６に示すように、機能回路１４へ入力されるクロック信号Ｓ２２２は、動作停止制御回路１１内でクロック供給源１２０からのクロック信号Ｓ２２１と停止条件判定回路１０より出力される停止条件判定信号Ｓ２２０とのＡＮＤ信号が入力される。
また、機能回路１４へ入力されるリセット信号Ｓ２２４は、動作停止制御回路１１内でリセット供給源１２１からのリセット信号Ｓ２２３と停止条件判定回路１０より出力される停止条件判定信号Ｓ２２０とのＡＮＤ信号が入力される。
機能回路１４の故障を停止条件判定回路１０が検出し、停止条件判定信号Ｓ２２０に“Ｌ”信号を出力することにより、機能回路１４へのクロック信号の供給停止、およびリセット信号の固定状態となり、機能回路１４が停止する。
なお、ここでは、クロック信号Ｓ２２２およびリセット信号Ｓ２２４を１種類の停止条件判定信号Ｓ２２０で同時に制御したが、クロック信号Ｓ２２２とリセット信号Ｓ２２４とを別々に制御する回路も考えられる。
＜動作停止回路１１の構成例２＞
図７は、図１に示した動作停止回路１１の構成の別の一例として、機能回路１４へ入力するクロック信号を制御する回路として、ヒューズ素子、アンチヒューズ素子を用いた回路を示す。
図７に示すように、機能回路１４へ入力されるクロック信号Ｓ２３２は、動作停止制御回路１１内でクロック供給源１３０からのクロック信号Ｓ２３１と故障がない通常時のクロック供給／停止制御回路１３４からの信号Ｓ２３３とのＡＮＤ信号が入力される。信号Ｓ２３３は、停止条件判定回路１０より出力される停止条件判定信号Ｓ２３０により切断可能なヒューズ素子１３１を通過してＡＮＤ素子１３３へ入力されている。
機能回路１４の故障を停止条件判定回路１０が検出し、停止条件判定信号Ｓ２３０によってヒューズ素子１３１を切断することにより、機能回路１４へのクロック信号の供給が停止され、機能回路１４が停止する。
また、アンチヒューズ素子１３２により、信号Ｓ２３３を再度接続可能な構成にすることにより、動作停止状態を解除し、故障した機能回路１４の故障解析が容易に可能となる。
なお、ここでは、クロック信号を制御する回路について説明したが、リセット供給源を同様な回路構成とすることで機能回路１４の動作を制御する回路も考えられる。
上記動作停止回路１１の構成例１および２では、クロック信号、リセット信号を制御する回路について説明したが、その他にも、機能回路１４の入力データを固定したり、機能回路１４の出力信号をディスエーブル状態に固定することにより機能回路１４の動作を停止する回路も考えられる。
（第２の実施形態）
図８は、本発明の第２の実施形態に係るシステムの構成の一例を示す。このシステムは、半導体装置２０と、周辺機器２１とを備えており、半導体装置２０と周辺機器２１との間で通信が行われる。さらに本システムでは、半導体装置２０と周辺機器２１の故障診断が以下のように行われる。
図８に示すように、半導体装置２０の機能回路１４と周辺機器２１の機能回路２２とを接続する入出力信号は、半導体装置２０の故障診断回路１５にも接続されている。
通常動作時、スイッチ素子１４０ｂ，１４０ｄ，１４０ｅを接続状態、スイッチ素子１４０ａ，１４０ｃを断線状態とすることで、機能回路１４と機能回路２２が接続される。
半導体装置２０と周辺機器２１との接続経路の故障診断を実施する場合、スイッチ素子１４０ａ，１４０ｃ，１４０ｅを接続状態、スイッチ素子１４０ｂ，１４０ｄを断線状態とする。故障診断回路１５よりテスト信号Ｓ２４０を出力し、その信号が周辺機器２１を通過して故障診断回路１５の入力信号Ｓ２４９として入力されるかを判定する。信号Ｓ２４０とＳ２４９が異なる信号であった場合、半導体装置２０と周辺機器２１との接続経路に故障が発生していると判定可能である。
周辺機器２１の故障診断を実施する場合、スイッチ素子１４０ａ，１４０ｄ，１４０ｅを接続状態、スイッチ素子１４０ｂ，１４０ｃを断線状態とする。故障診断回路１５よりテスト信号Ｓ２４０を出力して機能回路２２を動作させ、その出力信号Ｓ２４５を故障診断回路１５の入力信号Ｓ２４９として入力する。入力信号Ｓ２４９が機能回路２２の正常動作の期待値と異なる場合、機能回路２２に故障が発生していると判定可能である。
上述した故障診断により、機能回路１４または機能回路２２の故障が検出できた場合、スイッチ素子１４０ｂ，１４０ｅを断線状態とし機能回路１４，２２間の信号を切断することで故障が発生していない装置の故障を防ぐことが可能である。
また、機能回路２２が外部メモリであった場合、上述の故障診断により故障が発生していると判定された場合、半導体装置２０より外部メモリの冗長救済を実施することでシステムの寿命を延命することも考えられる。
本発明に係る半導体装置は、小規模回路で故障検出を行い、また、故障が発生する前に故障予測に基づき半導体装置の動作を停止することが可能であり、半導体装置の安全性を高めることが出来る。
図１は、本発明の第１の実施形態に係る半導体回路の構成を示す図である。 図２は、図１に示した停止条件判定回路１０の構成の一例を示す図である。 図３は、図２に示した動作条件判定回路の動作を示すタイミングチャートである。 図４は、図２に示した遅延回路の構成例を示す図である。 図５は、図１に示した停止条件判定回路１０の構成の別の一例を示す図である。 図６は、図１に示した動作停止回路１１の構成の一例を示す図である。 図７は、図１に示した動作停止回路１１の構成の別の一例を示す図である。 図８は、本発明の第２の実施形態に係るシステムの構成を示す図である。 図９は、半導体回路の故障発生率を示す図である。
符号の説明
１０ 停止条件判定手段
１１ 動作停止制御回路
１２ 記憶装置
１３ 外部伝達手段
１４ 機能回路
２０ 半導体装置
２１ 周辺機器
２２ 機能回路
１００、１０１ シフトレジスタ
１０２ フリップフロップ
１０３ 遅延回路
１０４ ＡＮＤ素子
１０５ 故障診断回路
１１０ 抵抗素子
１１１ オペアンプ
１１２ Ａ／Ｄ変換器
１１３ 記憶回路
１１４ 比較回路
１２０ クロック供給源
１２１ リセット供給源
１２２ ＡＮＤ素子
１３０ クロック供給源
１３１ ヒューズ素子
１３２ アンチヒューズ素子
１３３ ＡＮＤ素子
１３４ 故障がない通常時のクロック供給／停止制御回路
１３５ 抵抗素子
１４０ スイッチ素子
１６０ 遅延素子
１６１ 選択回路

Claims (15)

  1. ２つ以上のフリップフロップを含んで構成されたシフトレジスタと、
    前記シフトレジスタの出力に基づいて故障の有無を判定する故障診断手段とを備える、
    ことを特徴とする半導体装置。
  2. 請求項１において、
    前記シフトレジスタは、
    第１のフリップフロップと、
    前記第１のフリップフロップの出力を入力とする遅延手段と、
    前記遅延手段の出力を入力とする第２のフリップフロップと、
    前記遅延手段の遅延時間を調整できる手段とを含む、
    ことを特徴とする半導体装置。
  3. 電源電圧を測定する電源電圧測定手段と、
    前記電源電圧測定値を蓄える記憶手段と、
    前記電源電圧測定手段で測定した電圧値と、前記記憶手段に蓄えた電圧値との比較に基づいて故障の有無を判定する故障診断手段とを備える、
    ことを特徴とする半導体装置。
  4. 半導体装置であって、
    少なくとも１つ以上の動作停止判断を行う停止条件判定手段と、
    前記停止条件判定手段による判断に基づいて前記半導体装置全体あるいは一部の動作を止める動作停止制御手段とを備える、
    ことを特徴とする半導体装置。
  5. 請求項４において、
    前記停止条件判定手段は、
    ２つ以上のフリップフロップを含んで構成されたシフトレジスタと、
    前記シフトレジスタの出力に基づいて故障の有無を判定する故障診断手段とを備える、
    ことを特徴とする半導体装置。
  6. 請求項５において、
    前記シフトレジスタは、
    第１のフリップフロップと、
    前記第１のフリップフロップの出力を入力とする遅延手段と、
    前記遅延手段の出力を入力とする第２のフリップフロップと、
    前記遅延手段の遅延時間を調整できる手段とを含む、
    ことを特徴とする半導体装置。
  7. 請求項４において、
    前記停止条件判定手段は、
    電源電圧を測定する電源電圧測定手段と、
    前記電源電圧測定値を蓄える記憶手段と、
    前記電源電圧測定手段で測定した電圧値と、前記記憶手段に蓄えた電圧値との比較に基づいて故障の有無を判定する故障診断手段とを備える、
    ことを特徴とする半導体装置。
  8. 請求項４において、
    前記停止条件判定手段は、
    ある一定の時間を計測できるタイマー手段と、
    前記タイマー手段による計測時間が前記一定の時間に達すると停止条件を生成する手段とを含む、
    ことを特徴とする半導体装置。
  9. 請求項４において、
    前記停止条件判定手段は、前記半導体装置外部からの停止要求に基づいて停止条件を生成する、
    ことを特徴とする半導体装置。
  10. 請求項４において、
    前記動作停止制御手段は、ヒューズを備え、前記ヒューズの切断により前記半導体装置全体あるいは一部の動作を停止する、
    ことを特徴とする半導体装置。
  11. 請求項１０において、
    前記動作停止制御手段は、前記ヒューズと並列にアンチヒューズをさらに備え、前記ヒューズ切断後にも前記アンチヒューズにより前記切断を再接続することで前記半導体装置全体あるいは一部の動作停止状態を解除することが可能である、
    ことを特徴とする半導体装置。
  12. 請求項４において、
    前記停止条件判定手段の判定結果を蓄える記憶手段をさらに備える、
    ことを特徴とする半導体装置。
  13. 請求項４において、
    前記停止条件判定手段の判定結果を前記半導体装置外部へ伝える手段をさらに備える、
    ことを特徴とする半導体装置。
  14. 請求項４に記載の半導体装置と、周辺機器とを備え、
    前記停止条件判定手段は、前記半導体装置と前記周辺機器の接続経路の故障診断を行う、
    ことを特徴とする半導体装置を搭載したシステム。
  15. 請求項４に記載の半導体装置と、周辺機器とを備え、
    前記停止条件判定手段は、前記周辺機器の故障診断を行う、
    ことを特徴とする半導体装置を搭載したシステム。
JP2008510339A 2006-11-13 2007-07-17 半導体装置 Withdrawn JPWO2008059638A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006306431 2006-11-13
JP2006306431 2006-11-13
PCT/JP2007/064109 WO2008059638A1 (fr) 2006-11-13 2007-07-17 Dispositif semi-conducteur

Publications (1)

Publication Number Publication Date
JPWO2008059638A1 true JPWO2008059638A1 (ja) 2010-02-25

Family

ID=39401452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008510339A Withdrawn JPWO2008059638A1 (ja) 2006-11-13 2007-07-17 半導体装置

Country Status (3)

Country Link
US (1) US7847574B2 (ja)
JP (1) JPWO2008059638A1 (ja)
WO (1) WO2008059638A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011122365A1 (ja) * 2010-03-29 2013-07-08 日本電気株式会社 半導体集積回路の経年劣化診断回路および経年劣化診断方法
JP5319641B2 (ja) * 2010-10-14 2013-10-16 株式会社東芝 診断回路および半導体集積回路
US9404966B2 (en) * 2012-07-13 2016-08-02 Arm Limited Performance characteristic monitoring circuit and method
KR20160098824A (ko) * 2015-02-11 2016-08-19 엘에스산전 주식회사 태양광발전 시스템

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51118341A (en) * 1975-04-11 1976-10-18 Hitachi Ltd Shift register type memory
JP3230842B2 (ja) 1992-06-12 2001-11-19 株式会社東芝 半導体集積回路の試験装置
JPH07218595A (ja) 1994-02-03 1995-08-18 Hitachi Ltd 半導体集積回路装置
JP2000311987A (ja) 1999-04-27 2000-11-07 Hitachi Ltd テスト機能付き半導体集積回路
JP2000321331A (ja) 1999-05-10 2000-11-24 Sumitomo Metal Ind Ltd スキャンテスト回路及びこれを用いた半導体集積回路
US7191373B2 (en) * 2001-03-01 2007-03-13 Syntest Technologies, Inc. Method and apparatus for diagnosing failures in an integrated circuit using design-for-debug (DFD) techniques
JP4971557B2 (ja) * 2001-07-03 2012-07-11 パナソニック株式会社 半導体集積回路
JP3612563B2 (ja) * 2001-09-07 2005-01-19 独立行政法人情報通信研究機構 マルチモードブロック符号化変調復調方法
JP2003084036A (ja) 2001-09-10 2003-03-19 Nec Corp 診断システム及び診断方法
JP4031954B2 (ja) * 2002-06-11 2008-01-09 富士通株式会社 集積回路の診断装置および診断方法
JP2004340877A (ja) 2003-05-19 2004-12-02 Matsushita Electric Ind Co Ltd 半導体装置
JP4265934B2 (ja) * 2003-06-06 2009-05-20 シャープ株式会社 スキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法
JP2005069931A (ja) 2003-08-26 2005-03-17 Matsushita Electric Ind Co Ltd 半導体集積回路およびその設計方法ほか
JP2006269477A (ja) 2005-03-22 2006-10-05 Seiko Epson Corp 半導体集積回路
JP2006303480A (ja) 2005-03-25 2006-11-02 Nec Electronics Corp 半導体装置及びその保護方法
JP4702137B2 (ja) * 2006-03-28 2011-06-15 日本電気株式会社 スキャンテスト用フリップフロップ
JP2008117372A (ja) * 2006-10-13 2008-05-22 Nec Electronics Corp 半導体集積回路およびその制御方法

Also Published As

Publication number Publication date
WO2008059638A1 (fr) 2008-05-22
US20090302879A1 (en) 2009-12-10
US7847574B2 (en) 2010-12-07

Similar Documents

Publication Publication Date Title
JP2007259661A (ja) 半導体集積回路および半導体集積回路装置
US10997043B2 (en) Semiconductor device, semiconductor systems and test-control methods for executing fault injection test on a plurality of failure detection mechanism
WO2007059973A1 (en) Runtime reconfiguration of reconfigurable circuits
JP5368926B2 (ja) プログラマブル・ロジック・コントローラ、および、プログラマブル・ロジック・コントローラにおける故障診断方法
JPWO2008059638A1 (ja) 半導体装置
JP6415210B2 (ja) 情報処理装置及び情報処理装置の故障検知方法
JP2014046730A (ja) 車載用電子制御装置
JP4618598B2 (ja) 半導体装置
JP6182329B2 (ja) 半導体装置
JP5300059B2 (ja) 電源供給システム、その診断方法及びプログラム
EP1688825B1 (en) Power system providing power to at least one component including circuit for minimizing effects of power interruptions and method of using the same
US8633684B2 (en) Detection system, semiconductor device, and data processing device
EP3913380B1 (en) The abnormal power supply voltage detection device and method for detecting abnormal power supply voltage
JP7469535B2 (ja) 基準電圧回路および半導体装置
JP7002486B2 (ja) 電子基板および監視方法
US11675404B2 (en) Semiconductor device including power failure detection circuit
JP3953467B2 (ja) チップ中の欠陥を検出し報告するためのシステム
US20110140708A1 (en) System, method, and apparatus for providing redundant power control using a digital output module
JP2009024961A (ja) ガス遮断装置
JP6457149B2 (ja) 電子制御装置
JP6551051B2 (ja) 電源システム、電源診断装置、電源診断方法、及び、コンピュータ・プログラム
KR101482941B1 (ko) 안전한 자체 진단 기능을 갖는 반도체 소자 및 이를 이용한 자체 진단 방법
JP2015176349A (ja) 情報処理装置、故障検出方法及びプログラム
JP2008107922A (ja) マイコン評価用ボード、及びオンボード書込制御方法
JP2011191261A (ja) 半導体集積回路及びその制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100202

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120127

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120321