WO2012120994A1 - 制御装置 - Google Patents

制御装置 Download PDF

Info

Publication number
WO2012120994A1
WO2012120994A1 PCT/JP2012/053944 JP2012053944W WO2012120994A1 WO 2012120994 A1 WO2012120994 A1 WO 2012120994A1 JP 2012053944 W JP2012053944 W JP 2012053944W WO 2012120994 A1 WO2012120994 A1 WO 2012120994A1
Authority
WO
WIPO (PCT)
Prior art keywords
power supply
module
power
unit
identification information
Prior art date
Application number
PCT/JP2012/053944
Other languages
English (en)
French (fr)
Inventor
和正 大澤
Original Assignee
株式会社安川電機
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社安川電機 filed Critical 株式会社安川電機
Priority to JP2013503440A priority Critical patent/JP5633764B2/ja
Priority to CN201280011343.7A priority patent/CN103403635B/zh
Priority to EP12754789.1A priority patent/EP2682831A4/en
Publication of WO2012120994A1 publication Critical patent/WO2012120994A1/ja
Priority to US14/016,230 priority patent/US9229509B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428—Safety, monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/058—Safety, monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1198—Activate output only if power of the output signal is sufficient
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15096—Cpu controls power supply on I-O modules
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21151—Activate output only if power sufficient

Definitions

  • the present invention relates to a building block type control device having a plurality of modules.
  • Patent Document 1 a building block type control device configured by connecting a plurality of modules is known (for example, see Patent Document 1).
  • This prior art control device programmable controller
  • the CPU module determines the suitability of the power supply capacity of the power supply module following the initialization process.
  • the motor control module, the communication module, the signal processing module, and other high-function modules are provided with a processor for performing logical operations and the like.
  • the current consumption is small even when determining the suitability of the power supply capacity.
  • the power supply capacity is insufficient when determining the suitability of the power supply capacity, the power supply voltage from the power supply module is lowered or the power supply is cut off. As a result, there is a possibility that normal processor operation cannot be obtained and the suitability of the power supply capacity cannot be accurately determined.
  • the present invention has been made in view of such problems, and provides a control device capable of accurately determining the suitability of a power supply capacity regardless of the power supply capacity of the power supply module provided. With the goal.
  • a control device of the present invention is a building block type control device including a plurality of modules including at least a power supply module and a CPU module, and the CPU module includes a power supply capacity of the power supply module.
  • a processor having a determination control function for determining suitability of the power supply capacity of the power supply module by comparing the total current consumption of each module other than the power supply module, Supplying a first power source used for determining compatibility of the power source capacity including a power source supplied to the processor and a second power source used for other purposes as at least two independent power systems; To do.
  • FIG. 1 is a configuration diagram conceptually illustrating an example of an overall configuration of a programmable controller according to an embodiment. It is explanatory drawing which represents notionally the structure of each module with which the programmable controller was equipped, the signal path
  • 3 is a block diagram conceptually showing details of an ID reading circuit block.
  • FIG. 3 is a timing chart conceptually showing output timings of various signals.
  • FIG. 3 is a block diagram conceptually showing details of a unit ID. It is a flowchart showing the content of the control processing performed by a microprocessor.
  • FIG. 6 is an explanatory diagram conceptually showing the configuration of each module equipped in the programmable controller, the signal path between each module, and the energization path between each module in a modification in which the microprocessor itself reads the unit ID from each module. is there. It is a flowchart showing the content of the control processing performed by a microprocessor based on the program stored in the program storage part. It is explanatory drawing which represents notionally the structure of each module with which the programmable controller was equipped in the modification which controls supply of a 2nd power supply with an enable signal, the signal path
  • the programmable controller 1 (control device) of the present embodiment is a building block type controller including a plurality of modules including a power supply module 100 and a CPU module 200, and has a predetermined direction (FIG. 1).
  • a plurality of functional modules 300 can be added in the middle and left and right directions.
  • the building block format is a format in which modules are box-shaped (blocks) and modules are added in units of blocks. Examples of the functional module 300 that can be added include a discrete I / O module, an analog I / O module, a pulse I / O module, a communication module, and a motion module that controls driving of a motor.
  • High-functional functional modules such as communication modules and motion modules are equipped with a processor such as a microprocessor.
  • the programmable controller 1 includes a power supply module 100, a CPU module 200, and two functional modules 300A and 300B in this order from the left side to the right side in FIG.
  • Connectors 101L and 101R are provided on both sides of the power supply module 100
  • connectors 201L and 201R are provided on both sides of the CPU module 200
  • connectors 301L and 301R are provided on both sides of each functional module 300A and 300B. It has been.
  • the connectors of the adjacent modules are respectively fitted, that is, the connector 101R of the power supply module 100 and the connector 201L of the CPU module 200 are fitted, and the connector 201R of the CPU module 200 and the connector 301L of the functional module 300A.
  • the connector 301R of the functional module 300A and the connector 301L of the functional module 300B are fitted, whereby the power supply module 100, the CPU module 200, and the functional modules 300A and 300B are connected to each other.
  • the programmable controller 1 includes the power supply module 100, the CPU module 200, and the functional modules 300A and 300B in this order from the left side to the right side will be described as an example.
  • the power supply module 100 includes a converter 102 (first power supply device) connected to a primary power supply 400 of AC (Alternating Current) or DC (Direct Current), a relay 103, and identification information of itself. And a unit ID section 104 (identification information output section) that outputs an ID signal corresponding to the unit ID.
  • the converter 102 generates a power supply voltage (VCC) based on the commercial power supplied from the primary power supply 400, and supplies the generated power supply voltage as the first power supply via the first power supply system line L1.
  • the power supply voltage is supplied as the second power supply via the relay 103 and the second power supply system line L2. In other words, this corresponds to generating the first power supply and the second power supply and supplying the generated first power supply and second power supply as two independent power supply systems.
  • the first power source is a power source used for determining the suitability of the power source capacity of the power source module 100 described later, including the power source supplied to the microprocessor 202 of the CPU module 200 described later, and the second power source is other than that ( For example, it is a power source used for data exchange between the CPU module 200 and each of the function modules 300A and 300B, and for operating a microprocessor of each of the function modules 300A and 300B.
  • the second power source is supplied via one second power source line L2 (supplied as one power source system).
  • the present invention is not limited to this, and the second power source line is supplied via two or more power source lines. May be supplied (supplied as two or more power supply systems).
  • the relay 103 switches between cutoff and supply of the second power from the converter 102 by opening and closing the contact. That is, the second power supply from the converter 102 is shut off by opening the contact, and the second power supply from the converter 102 is supplied via the second power supply system line L2 by closing the contact.
  • the functional module 300A includes a microprocessor, an I / O unit, and a communication unit (not shown), and performs data exchange with the microprocessor, the I / O unit, the communication unit, the CPU module 200, and the functional module 300B. It has a module control unit 302A having a bus function, a unit ID unit 303A (identification information output unit) that outputs an ID signal corresponding to its own unit ID, and a pull-down resistor 304A.
  • the functional module 300B includes a microprocessor, an I / O unit, and a communication unit (not shown), and performs data exchange with the microprocessor, the I / O unit, the communication unit, the CPU module 200, and the functional module 300A.
  • a module control unit 302B having a bus function, a unit ID unit 303B (identification information output unit) that outputs an ID signal corresponding to its own unit ID, and a pull-down resistor 304B are included.
  • the CPU module 200 corresponds to a microprocessor 202 (processor) that performs various types of overall control, a bus control unit 203 having a bus function for exchanging data with each of the functional modules 300A and 300B, and its own unit ID.
  • a unit ID section 204 (identification information output section) for outputting an ID signal
  • a data table storage section 205 (first storage section)
  • an ID reading circuit block 206 (identification information reading section)
  • a status display for performing various displays
  • a portion 207 (display portion) and a pull-down resistor 208 are included.
  • the microprocessor 202 includes the power supply capacity of the power supply module 100 that is the capacity of the power supply output from the converter 102 of the power supply module 100 and the current consumption of each module other than the power supply module 100, that is, the CPU module 200 and the functional modules 300A and 300B. And a determination control function for determining suitability of the power supply capacity of the power supply module 100 by comparing with the total value of the power supply module 100.
  • the microprocessor 202 determines that the power supply capacity of the power supply module 100 is suitable, the microprocessor 202 further determines whether or not the power supply module 100 can be replaced with a power supply module having a smaller capacity on the corresponding product lineup. . Details of the determination performed by the microprocessor 202 will be described later.
  • the data table storage unit 205 is composed of a nonvolatile memory.
  • the data table storage unit 205 includes data composed of unit IDs of a plurality of modules and module information corresponding to the unit IDs (power supply capacity information of power supply modules, current consumption information of CPU modules and functional modules, etc.).
  • the table is stored.
  • a nonvolatile memory provided in the microprocessor 202 may store the data table. That is, a nonvolatile memory provided in the microprocessor 202 may be used as the first storage unit.
  • FIG. 3A shows an example of the configuration of the unit ID of the power supply module 100 and an example of a data table including unit IDs of a plurality of power supply modules and module information corresponding to the unit IDs.
  • the unit ID of the power supply module 100 is composed of 8 bits (1 byte), that is, ID0 to ID7.
  • ID0 to ID2 is “PS_ID”
  • ID3 to ID6 is “Spare”
  • ID7 is “1”
  • ID0 to ID2 which is “PS_ID” is used to indicate the power supply capacity information of the power supply module 100.
  • Module information including is shown. Note that ID3 to ID6, which are “Spare”, are not currently used to represent module information, and are areas used to represent module information together with ID0 to ID2 in the future.
  • ID0 to ID2 which are “PS_ID” among the 8-bit unit IDs of ID0 to ID7 are shown (ID3 to ID7 are not shown).
  • ID3 to ID7 are not shown.
  • “DC 24V input” is entered in the “Specification” column as module information of the power supply module to which unit IDs “2”, “0”, “0” are assigned as “PS_ID” ID2, ID1, and ID0.
  • VCC3A output is entered ".
  • FIG. 3B shows an example of the configuration of unit IDs of the CPU module 200 and the functional module 300, and a data table including unit IDs of a plurality of CPU modules and functional modules and module information corresponding to the unit IDs. An example is shown.
  • the unit ID of the CPU module 200 is composed of ID0 to ID7, similar to the unit ID of the power supply module 100.
  • ID0 to ID5 are “UNIT_ID”
  • ID6 is “0”
  • ID7 is “1”
  • “UNIT_ID” ID0 to ID5 and ID6 “0” are used for the CPU module 200.
  • Module information including current consumption information is shown.
  • the unit ID of the functional module 300 is composed of ID0 to ID7, similar to the unit IDs of the power supply module 100 and the CPU module 200.
  • ID0 to ID5 are “UNIT_ID”, ID6 is “1”, ID7 is “1”, and “UNIT_ID” ID0 to ID5 and ID6 “1” are used to set the function module 300.
  • Module information including current consumption information is shown.
  • ID0 to ID5 and ID6 which are “UNIT_ID” are shown among the 8-bit unit IDs of ID0 to ID7 (illustration of ID7 is omitted).
  • ID6 and “UNIT_ID” ID5, ID4, ID3, ID2, ID1, ID0 are assigned unit IDs “0” “0” “0” “0” “0” “0”.
  • module information of the received modules that is, functional modules
  • “DC input unit 32 points” is stored in the “Specification” column and “0.2” is stored in the “Current consumption (A)” column.
  • the ID read circuit block 206 outputs a CLK signal, which is a unit ID output command, to the unit ID sections 104, 204, 303A, and 303B of the power supply module 100, the CPU module 200, and the functional modules 300A and 300B. To do. At the same time, the ID signals output from the unit ID sections 104, 204, 303A, and 303B are input according to the CLK signal, and the corresponding unit ID is stored. As shown in FIG. 4, the ID read circuit block 206 includes an oscillation circuit block 2061, a CLK control block 2062, an LD control block 2063, a terminal code detection block 2064, a data set block 2066, and a unit ID register 2067. A read buffer 2068 and an address decoder 2069.
  • the oscillation circuit block 2061 generates CLK original oscillation.
  • the CLK control block 2062 outputs the CLK signal to each of the unit ID units 104, 204, 303A, and 303B based on the CLK original oscillation generated from the oscillation circuit block 2061.
  • the original oscillation clock is connected to the CLK control block 2062, but it may be shared with the clock source supplied to the microprocessor 202.
  • the LD control block 2063 outputs an LD signal that causes each unit ID section 104, 204, 303A, 303B to preset a unit ID.
  • the terminal code detection block 2064 includes a shift register 2065. The terminal code detection block 2064 constantly monitors eight consecutive ID signals latched by the shift register 2065 and detects a terminal code.
  • the data set block 2066 sets a unit ID to the unit ID register 2067 based on the ID signal from each unit ID section 104, 204, 303A, 303B.
  • the unit ID is read from the unit ID register 2067 to the read buffer 2068.
  • the address decoder 2069 outputs an area selection signal to the unit ID register 2067.
  • the status display unit 207 is configured by a lamp such as an LED (Light Emitting Diode), a liquid crystal display, or the like.
  • the status display unit 207 displays a predetermined error or warning (details will be described later) in accordance with the result of the determination performed by the microprocessor 202.
  • the programmable controller 1 configured as described above, as shown in FIG. 2, when the power of the programmable controller 1 is turned on, commercial power is supplied from the primary-side power supply 400 to the converter 102 of the power supply module 100, and the power supply First, only the first power is supplied from the module 100 to the other CPU modules 200 and the functional modules 300A and 300B. That is, the first power generated by the converter 102 is energized to the first power supply line L1, and the unit ID section 104 of the power supply module 100 and the status display section 207 of the CPU module 200 are connected via the first power supply line L1.
  • the first power is supplied to the unit ID unit 204, the ID reading circuit block 206, the microprocessor 202, and the unit ID units 303A and 303B of the functional modules 300A and 300B.
  • the power of the programmable controller 1 when the power of the programmable controller 1 is turned on, the contact of the relay 103 is opened, the second power generated by the converter 102 is cut off, and the CPU module 200 and the functional module 300A from the power module 100 are cut off. , 300B, the second power is not supplied. In other words, the second power is not supplied to the bus control unit 203 of the CPU module 200 and the module control units 302A and 302B of the functional modules 300A and 300B via the second power supply line L2.
  • the power supply module 100 when the power supply of the programmable controller 1 is turned on, the power supply module 100 only supplies the first power supply to the other CPU modules 200 and the functional modules 300A and 300B via the first power supply line L1. To supply.
  • the microprocessor 202 of the CPU module 200 executes a predetermined initialization process, and then the ID An activation request is output to the LD control block 2063 of the read circuit block 206.
  • the LD control block 2063 first outputs an LD signal to the unit ID sections 104, 204, 303A, and 303B of the power supply module 100, the CPU module 200, and the functional modules 300A and 300B. To do.
  • each unit ID section 104, 204, 303A, 303B is a shift register in which eight flip-flops capable of holding 1-bit data (“0” or “1”) are cascade-connected.
  • Each of the unit ID units 104, 204, 303A, and 303B is connected in series with a pull-up resistor and a pull-down resistor.
  • the unit IDs of the power supply module 100, the CPU module 200, and the functional module 300 are each composed of 8 bits, that is, ID0 to ID7.
  • “00000000” in which all of ID0 to ID7 are “0” cannot be assigned as a unit ID.
  • ID0 to ID6 are “0” and “1”, that is, pull-up (H level) / pull-down (L level) is different for each module, and ID7 is fixed to “1”, that is, pull-up (H level). .
  • Each unit ID section 104, 204, 303A, 303B when pulsed with the LD signal from the LD control block 2063, converts the 8-bit data composed of ID0 to ID7 into the corresponding H, G, F, E. , D, C, B, A are input to the eight flip-flops in the shift register one bit at a time, and set as a unit ID.
  • the LD control block 2063 After outputting the LD signal as described above, the LD control block 2063 outputs a CLK start request to the CLK control block 2062.
  • the CLK control block 2062 continuously outputs a CLK signal to each of the unit ID units 104, 204, 303A, and 303B.
  • the CLK control block 2062 outputs the CLK signal once, the data is shifted by one stage in the shift registers of the unit ID units 104, 204, 303A, and 303B.
  • the first-stage flip-flop (the flip-flop corresponding to the input of A) of the shift register in the unit ID section 303B of the functional module 300B not provided with the module on the right side is connected to the pull-down resistor 304B. “0” in which the GND potential is applied is input.
  • Is output as an ID signal and input to the first-stage flip-flop (a flip-flop corresponding to the input of A) of the shift register in the unit ID portion of the module provided on the left side of the module.
  • the data held in the flip-flop of the last-stage shift register in the unit ID unit 104 of the power supply module 100 is output as an ID signal and input to the terminal code detection block 2064 and the data set block 2066.
  • the terminal code detection block 2064 constantly monitors the input ID signal, and an ID signal of “0” by the action of the GND potential connected to the pull-down resistor 304B of the functional module 300B not provided with the module on the right side is 8 If the terminal code “00000000” is detected, the unit ID is read from all modules, that is, the power supply module 100, the CPU module 200, and the functional modules 300A and 300B. Then, a CLK stop request is output to the CLK control block 2062.
  • the CLK control block 2062 When the CLK control block 2062 receives a CLK stop request from the terminal code detection block 2064, the CLK control block 2062 stops outputting the CLK signal to each of the unit ID units 104, 204, 303 A, and 303 B and outputs a completion signal to the microprocessor 202. To do.
  • the ID signal is also input to the data set block 2066, and the data set block 2066 converts the input ID signal into 8-bit unit (1 byte unit) parallel data (unit ID or terminal). Code “00000000”) and set in the unit ID register 2067.
  • the microprocessor 202 When the completion signal from the CLK control block 2062 is input, the microprocessor 202 outputs a control signal to the address decoder 2069 via the address bus and causes the unit ID register 2067 to output an area selection signal. At the same time, a read signal is output to the read buffer 2068, and the 8-bit parallel data set in the unit ID register 2067 is read in order from the upper address in units of 1 byte (or in units of 1 word). The read data is acquired in order via the data bus. Thereby, unit ID is acquired in order about all of power supply module 100, CPU module 200, and functional modules 300A and 300B. Finally, by acquiring the terminal code “00000000”, it is possible to recognize that the unit ID read immediately before was the last unit ID (unit ID of the functional module 300B).
  • the microprocessor 202 accesses the data table stored in the table data storage unit 205, and based on the acquired unit ID, corresponding module information, that is, the power supply module 100, the CPU module 200, and the functional module 300A. , 300B, module information is acquired. Then, the microprocessor 202 uses the acquired module information to determine suitability of the power supply capacity of the power supply module 100, and when determining that the power supply capacity of the power supply module 100 is suitable, the relay of the power supply module 100 A control signal is output to 103 and the contact of relay 103 is closed. As a result, the second power generated by the converter 102 is supplied from the power supply module 100 to the other CPU modules 200 and the functional modules 300A and 300B. That is, the second power is supplied to the bus control unit 203 of the CPU module 200 and the module control units 302A and 302B of the functional modules 300A and 300B via the second power supply line L2.
  • the bus controller 203 of the CPU module 200 When the bus controller 203 of the CPU module 200 is energized, the bus function of the bus controller 203 operates normally, and the module controllers 302A and 302B of the functional modules 300A and 300B are energized.
  • the bus functions of the module control units 302A and 302B operate normally.
  • the CPU module 200 and the functional modules 300A and 300B start normal operation, and data exchange between the CPU module 200 and the functional modules 300A and 300B becomes possible, so that the programmable controller 1 operates normally. Be started.
  • step S10 the microprocessor 202 executes a predetermined initialization process.
  • step S20 the microprocessor 202 outputs an activation request to the LD control block 2063 of the ID reading circuit block 206.
  • step S30 the microprocessor 202 determines whether or not a completion signal is input from the CLK control block 2062 of the ID read circuit block 206. Until the completion signal is input, the determination in step S30 is not satisfied and the loop waits. When the completion signal is input, the determination in step S30 is satisfied and the process proceeds to step S40.
  • step S40 the microprocessor 202 outputs a control signal to the address decoder 2069 of the ID read circuit block 206 and also outputs a read signal to the read buffer 2068 of the ID read circuit block 206.
  • the 8-bit parallel data (unit ID or terminal code “00000000”) set in the unit ID register 2067 is read out in order from the upper address in units of 1 byte, and the read data is obtained in order. Thereby, unit ID is acquired about all of the power supply module 100, CPU module 200, and functional module 300A, 300B.
  • step S50 the microprocessor 202 accesses the data table stored in the table data storage unit 205, and based on the unit ID acquired in step S40, the corresponding module information, that is, the power supply module 100, the CPU module. Module information is acquired for all of the 200 and functional modules 300A and 300B.
  • step S60 the microprocessor 202 refers to the current consumption information in the module information of the CPU modules 200 and functional modules 300A and 300B other than the power supply module 100 acquired in step S50, and the current consumption of the CPU module 200 is determined.
  • the information and the current consumption of each functional module 300A, 300B are integrated, and the total value of the current consumption of the CPU module 200 and functional module 300A, 300B is calculated.
  • step S70 the microprocessor 202 refers to the power capacity information in the module information of the power module 100 acquired in step S50, and acquires the power capacity of the power module 100. Then, by comparing the acquired power capacity of the power module 100 with the total current consumption of the CPU module 200 and the functional modules 300A and 300B calculated in step S60, the power capacity of the power module 100 is determined as the CPU module. It is determined whether the current consumption is equal to or greater than the total current consumption of 200 and functional modules 300A and 300B. Thereby, the suitability of the power capacity of the power module 100 is determined. When the power supply capacity of the power supply module 100 is less than the total current consumption of the CPU module 200 and the functional modules 300A and 300B, it is determined that the power supply capacity of the power supply module 100 is not suitable, and the process proceeds to step S80.
  • step S80 the microprocessor 202 outputs a display signal to the status display unit 207, and displays an error display instructing the operator to replace the power supply module with a larger power supply capacity.
  • the status display unit 207 is configured by an LED
  • the light may be turned on
  • the status display unit 207 is configured by a liquid crystal display
  • the fact may be displayed. .
  • finished the process shown in this flowchart is complete
  • finished finished.
  • step S70 if the power supply capacity of the power supply module 100 is equal to or greater than the total current consumption of the CPU module 200 and the functional modules 300A and 300B in step S70, it is determined that the power supply capacity of the power supply module 100 is suitable. The process moves to step S90.
  • step S90 the microprocessor 202 determines whether or not the power supply module 100 can be replaced with a smaller-capacity power supply module on a corresponding product lineup stored in, for example, a memory (not shown). Thereby, the validity of selection of the power supply module 100 is determined. If it is possible to replace the power supply module with a smaller capacity on the product lineup, it is determined that the selection of the power supply module 100 is not appropriate, and the process proceeds to step S100.
  • step S100 the microprocessor 202 outputs a display signal to the status display unit 207, and provides a power supply module having an appropriate capacity on the product lineup to the operator (for example, a power supply module having a necessary minimum power supply capacity). Display a warning message prompting you to change to
  • the power supply capacity of the power supply module 100 is 10A
  • the total current consumption of the CPU module 200 and the functional modules 300A and 300B is 4A
  • a power supply module with a power supply capacity of 8A is used as a smaller capacity power supply module in the product lineup.
  • a display prompting replacement with a power supply module with a power supply capacity closer to the total current consumption value 4A is made as a warning display.
  • the status display unit 207 is configured by an LED
  • light is flashed infrequently, and replacement with a power module having a small capacity of two ranks or more is performed.
  • the light may be flashed frequently, or when the status display unit 207 is configured with a liquid crystal display, the above-described contents may be displayed. Thereafter, the process proceeds to step S110.
  • step S90 if it is not possible to replace the power supply module with a smaller capacity on the product lineup in step S90, it is determined that the selection of the power supply module 100 is appropriate, and the process proceeds to step S110.
  • step S110 the microprocessor 202 controls the power supply module 100 so that the second power supply from the converter 102 is supplied from the power supply module 100 to the other CPU modules 200 and the functional modules 300A and 300B. That is, a control signal is output to the relay 103 of the power supply module 100, the contact of the relay 103 is closed, and the bus controller 203 of the CPU module 200 and each functional module are connected via the second power supply line L2. The second power is supplied to the module control units 302A and 302B of 300A and 300B. As a result, the CPU module 200 and the functional modules 300A and 300B start normal operation, and data exchange between the CPU module 200 and the functional modules 300A and 300B becomes possible, so that the programmable controller 1 operates normally. Be started.
  • the power supply module 100 supplies the first power supply via the first power supply system line L1, and the second power supply via the second power supply system line L2. Supply.
  • the power supply module 100 supplies the first power supply via the first power supply system line L1, and the second power supply via the second power supply system line L2. Supply.
  • the power supply module 100 supplies the first power supply via the first power supply system line L1, and the second power supply via the second power supply system line L2. Supply.
  • the power of the programmable controller 1 is turned on and commercial power is supplied to the power supply module 100, first, the first power is supplied from the power supply module 100 to the other modules 200, 300A, 300B, and the CPU module.
  • 200 microprocessors 202 determine the suitability of the power supply capacity, and then supply a second power supply to exchange data between the CPU module 200 and the other functional modules 300A and 300B, and the microprocessors of the functional modules 300A and 300B. Can be operated.
  • the microprocessor 202 of the CPU module 200 is properly operated. By operating, it is possible to accurately determine that the power supply capacity is not suitable (insufficient). Therefore, the suitability of the power supply capacity can be accurately determined regardless of the power supply capacity of the installed power supply module 100.
  • the power supply module 100 supplies only the first power supply when the power of the programmable controller 1 is turned on. Thereby, the current consumption at the time of determining the suitability of the power supply capacity of the power supply module 100 can be reduced, and the suitability can be accurately determined even when the power supply capacity of the power supply module 100 is small.
  • the microprocessor 202 of the CPU module 200 controls the power supply module 100 so as to supply the second power supply only when it is determined that the power supply capacity of the power supply module 100 is suitable.
  • the power supply module 100 switches between the converter 102 that generates the first power supply and the second power supply from the primary-side power supply 400 and the cutoff and supply of the second power supply from the converter 102 by opening and closing the contacts. And a relay 103. Then, when the microprocessor 202 of the CPU module 200 determines that the power supply capacity of the power supply module 100 is suitable, it closes the contact of the relay 103 and supplies the second power supply. When the microprocessor 202 of the CPU module 200 determines that the power supply capacity of the power supply module 100 is suitable, the contact of the relay 103 of the power supply module 100 is closed to ensure that the power supply module 100 supplies the second power supply. Can be controlled.
  • the unit ID sections 104, 204, 303A, and 303B of the power supply module 100, the CPU module 200, and the functional modules 300A and 300B are An ID signal corresponding to the unit ID is output. Then, the microprocessor 202 of the CPU module 200 acquires the unit ID, refers to the data table stored in the data table storage unit 205 based on the unit ID, and the CPU modules 200 and functions other than the power supply module 100 The suitability of the power supply capacity of the power supply module 100 is determined by calculating the total current consumption of the modules 300A and 300B.
  • the power supply module 100, the CPU module 200, and the functional modules 300A and 300B do not need to output module information itself when determining the suitability of the power supply capacity of the power supply module 100. Since only the ID signal corresponding to the unit ID having a small data amount needs to be output, the data transfer amount is reduced, and the current consumption when determining the suitability of the power supply capacity of the power supply module 100 can be further reduced. In addition, since the amount of data transfer is small, the suitability of the power supply capacity of the power supply module 100 can be quickly determined.
  • the CPU module 200 outputs a CLK signal to the unit ID units 104, 204, 303A, and 303B of the power supply module 100, the CPU module 200, and the functional modules 300A and 300B, and converts the CLK signal into the CLK signal.
  • it has an ID read circuit block 206 that inputs ID signals output from the power supply module 100, the CPU module 200, and the functional modules 300A and 300B and stores the corresponding unit ID.
  • the microprocessor 202 of the CPU module 200 has a power supply capacity of the power supply module 100 that is equal to or greater than the total current consumption of the CPU modules 200 and functional modules 300A and 300B other than the power supply module 100. If it is determined that the power supply module is suitable, it is further determined whether or not the power supply module 100 can be replaced with a smaller capacity power supply module on the corresponding product lineup.
  • the operator is warned, and it is possible to prompt the user to replace the power supply module with an appropriate capacity on the product lineup (for example, a power supply module having a necessary minimum power supply capacity). .
  • an appropriate capacity on the product lineup for example, a power supply module having a necessary minimum power supply capacity.
  • the CPU module 200 displays an error display when the microprocessor 202 determines that the power supply capacity of the power supply module 100 is not suitable, and the microprocessor 202 displays the power supply module 100 on the corresponding product lineup.
  • the state display unit 207 displays a warning when it is determined that the power supply module can be replaced with a smaller capacity power supply module.
  • the ID reading circuit block 206 different from the microprocessor 202 is the power supply module 100, the CPU module 200, and the functional modules 300A and 300B.
  • the present invention is not limited to this, and the microprocessor itself may read the unit ID from the power supply module 100, the CPU module 200, and the functional modules 300A and 300B.
  • the CPU module 200 in the present modification includes a microprocessor 202 ′ (processor) that performs various overall controls, the bus control unit 203, the unit ID unit 204, and a data table storage.
  • the unit ID storage unit 210 (third storage unit), the above-described state display unit 207, and a pull-down resistor 208 are included.
  • a memory provided in the microprocessor 202 ′ may be used as the second storage unit or the third storage unit.
  • the microprocessor 202 ′ executes a predetermined initialization process, and then starts its own output port,
  • the LD signal is output to the unit ID sections 104, 204, 303A, and 303B of the module 100, the CPU module 200, and the functional modules 300A and 300B.
  • each unit ID part 104,204,303A, 303B sets unit ID.
  • the microprocessor 202 ′ continuously outputs a CLK signal to each unit ID section 104, 204, 303A, 303B.
  • the route of the ID signal output from each of the unit ID units 104, 204, 303A, and 303B is the same as that in the above embodiment, but the ID signal finally reaches the micro signal unlike the above embodiment. It becomes an input port of the processor 202 '.
  • the ID signal input to the microprocessor 202 ′ is converted into parallel data (unit ID or terminal code “00000000”) in units of 8 bits (1 byte unit) and set in a unit ID register (not shown).
  • the microprocessor 202 ′ continuously outputs the CLK signal until the terminal code “00000000” is detected.
  • the microprocessor 202 ′ stops outputting the CLK signal.
  • the 8-bit parallel data set in the unit ID register is read in order from the upper address in units of 1 byte (or in units of 1 word), and when the terminal code “00000000” is read, the reading is terminated,
  • the read unit ID is stored in the unit ID storage unit 210. Thereafter, referring to the data table stored in the data table storage unit 205 based on the unit ID stored in the unit ID storage unit 210, the above-described determination and the like are performed.
  • Step S10 is equivalent to FIG. 7 described above, and the microprocessor 202 ′ executes an initialization process.
  • step S25 the microprocessor 202 'outputs an LD signal to the unit ID sections 104, 204, 303A, and 303B of the power supply module 100, the CPU module 200, and the functional modules 300A and 300B.
  • step S35 the microprocessor 202 ′ continuously outputs the CLK signal to each unit ID section 104, 204, 303A, 303B.
  • an ID signal is output from each unit ID section 104, 204, 303A, 303B.
  • the procedure of step S35 corresponds to the first procedure described in the claims.
  • step S40 ' the microprocessor 202' inputs the ID signal output from the unit ID section 104 of the power supply module 100 and converts it into 1-byte parallel data (unit ID or terminal code "00000000"). And stored in the unit ID storage unit 210.
  • unit ID is acquired about all of the power supply module 100, CPU module 200, and functional module 300A, 300B.
  • the procedure of step S40 ′ corresponds to the second procedure described in the claims.
  • step S50 ′ the microprocessor 202 ′ accesses the data table stored in the table data storage unit 205, and based on the unit ID stored in the unit ID storage unit 210 in step S40 ′, the corresponding module.
  • Information that is, module information is acquired for all of the power supply module 100, the CPU module 200, and the functional modules 300A and 300B.
  • step S60 and step S70 in this modification corresponds to the third procedure described in the claims.
  • the microprocessor 202 ′ itself of the CPU module 200 reads the unit ID from the power supply module 100, the CPU module 200, and the functional modules 300A and 300B, thereby providing an ID separately from the microprocessor 202 ′. There is no need to provide a read circuit block, and the number of components can be reduced.
  • the primary power supply 400 is connected to the converter 102 to generate a power supply voltage, and the microprocessor 202 is connected to the contact of the relay 103.
  • supply of the 2nd power supply was controlled by controlling opening and closing, it is not restricted to this. That is, the primary power supply 400 is connected to two power supply devices, each generates a power supply voltage, and the microprocessor 202 outputs a control signal to one power supply device, thereby controlling the supply of the second power supply. May be.
  • the power supply module 100 in this modification is connected to the converter 102 ′ (second power supply device) connected to the primary power supply 400, the unit ID unit 104, and the primary power supply 400. And a converter 105 (third power supply device) with an enable function.
  • the converter 102 ′ generates a power supply voltage based on the commercial power supplied from the primary power supply 400, and supplies the generated power supply voltage as the first power supply via the first power supply system line L1.
  • the converter 105 with an enable function generates a power supply voltage based on the commercial power supplied from the primary power supply 400, and controls the supply of the second power using the generated power supply voltage as a second power supply.
  • the microprocessor 202 of the CPU module 200 determines the suitability of the power supply capacity of the power supply module 100 in the same manner as described above, and determines that the power supply capacity of the power supply module 100 is suitable.
  • a signal (control signal) is output to supply the second power supply via the second power supply system line L2. That is, the second power is supplied to the bus control unit 203 of the CPU module 200 and the module control units 302A and 302B of the functional modules 300A and 300B via the second power supply line L2.
  • the same effect as the above embodiment can be obtained. Further, according to this modification, when the microprocessor 202 of the CPU module 200 determines that the power supply capacity of the power supply module 100 is suitable, the power supply module 100 outputs the enable signal to the converter 105 with the enable function, whereby the power supply module 100 It can be reliably controlled to supply power.
  • the microprocessor 202 of the CPU module 200 obtains the unit ID. By comparing the unit IDs with each other, it is determined whether or not the configurations (types and order) of the plurality of modules equipped in the programmable controller 1 match before the programmable controller 1 is powered off and after the power is turned on. You may do it. As a result, if the microprocessor 202 of the CPU module 200 determines that the configurations of the plurality of modules do not match before the programmable controller 1 is powered off and after the power is turned on, maintenance occurs or the programmable controller 1 fails. Thus, it is possible to warn the operator.
  • a relay output module that generates noise is placed next to a functional module having a high-speed processor or a high-speed synchronous memory, or an input module or output module that generates a large amount of heat is continuously arranged.
  • the microprocessor 202 of the CPU module 200 can determine this and call the operator's attention.
  • the unit IDs of the power supply module 100, the CPU module 200, and the functional modules 300A and 300B acquired by the microprocessor 202 of the CPU module 200 as described above.
  • the module in which the function of the CPU module 200 does not correspond to the power supply module 100 and the functional modules 300A and 300B installed in the programmable controller 1 by referring to the data table stored in the data table storage unit 205 based on the above. It may be determined whether or not is included. Accordingly, when a module that does not correspond to the function of the CPU module 200 is mounted, the microprocessor 202 can determine that and call the operator's attention.
  • the CPU module 200 is configured to have the status display unit 207, but the status display unit 207 may not be provided.
  • the CPU module 200 may be configured to output a display signal to an external display device (PC or the like) via wired or wireless communication, and cause the display device to perform display.
  • Programmable controller control device 100 Power supply module (module) 102 Converter (first power supply) 102 'converter (second power supply) 103 Relay 104 Unit ID part (identification information output part) 105 Converter with enable function (third power supply) 200 CPU module (module) 202 Microprocessor (processor) 202 'Microprocessor (processor) 204 Unit ID part (identification information output part) 205 Data table storage unit (first storage unit) 206 ID reading circuit block (identification information reading unit) 207 Status display section (display section) 209 Program storage unit (second storage unit) 210 Unit ID storage unit (third storage unit) 300A, B Function module (module) 303A, B Unit ID part (identification information output part) 400 Primary power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Programmable Controllers (AREA)
  • Power Sources (AREA)

Abstract

プログラマブルコントローラ（１）は、電源モジュール（１００）とＣＰＵモジュール（２００）とを含む複数のモジュールを備えたビルディングブロック形式のコントローラであり、ＣＰＵモジュール（２００）は、電源モジュール（１００）の電源容量と、当該電源モジュール（１００）以外の各モジュール（２００，３００Ａ，３００Ｂ）の消費電流の合計値とを比較することにより、電源モジュール（１００）の電源容量の適合性の判定を行う判定制御機能を備えるマイクロプロセッサ（２０２）を有し、電源モジュール（１００）は、マイクロプロセッサ（２０２）に供給される電源を含む電源モジュール（１００）の電源容量の適合性の判定に用いられる第１電源と、それ以外に用いられる第２電源とを、少なくとも２つの独立した電源系統として供給する。

Description

制御装置
　本発明は、複数のモジュールを備えたビルディングブロック形式の制御装置に関する。
　従来、複数のモジュールを接続して構成するビルディングブロック形式の制御装置が知られている（例えば、特許文献１参照）。この従来技術の制御装置（プログラマブル・コントローラ）は、接続されるモジュール全体の消費電流を算出し、電源モジュールの電源容量と比較をして、電源モジュールの適合性を判定する。
特開平０１－１８４５０３号公報
　上記従来技術では、制御装置の電源を投入すると、ＣＰＵモジュールは、初期化処理に続いて電源モジュールの電源容量の適合性の判定を行う。このとき、モータ制御モジュール、通信モジュール、信号処理モジュール、及びその他の高機能のモジュールでは、論理演算などを行うためにプロセッサを備えている。この結果、電源容量の適合性の判定時と言えども消費電流が少ないとは言えない。電源容量の適合性の判定時に電源容量が不足する場合では、電源モジュールからの電源電圧の低下又は電源遮断となる。この結果、正常なプロセッサの動作を得ることができず、電源容量の適合性を正確に判断することができないおそれがあった。
　本発明はこのような問題点に鑑みてなされたものであり、装備された電源モジュールの電源容量の大小にかかわらず、電源容量の適合性を正確に判断することができる制御装置を提供することを目的とする。
　上記目的を達成するために、本発明の制御装置は、少なくとも電源モジュールとＣＰＵモジュールを含む複数のモジュールを備えたビルディングブロック形式の制御装置であって、前記ＣＰＵモジュールは、前記電源モジュールの電源容量と、当該電源モジュール以外の各モジュールの消費電流の合計値とを比較することにより、前記電源モジュールの電源容量の適合性の判定を行う判定制御機能を備えるプロセッサを有し、前記電源モジュールは、前記プロセッサに供給される電源を含む前記電源容量の適合性の判定に用いられる第１電源と、それ以外に用いられる第２電源とを、少なくとも２つの独立した電源系統として供給することを特徴とする。
　本発明によれば、装備された電源モジュールの電源容量の大小にかかわらず、制御装置の電源容量の適合性を正確に判断することができる。
一実施の形態のプログラマブルコントローラの全体構成の一例を概念的に表す構成図である。 プログラマブルコントローラに装備された各モジュールの構成、各モジュール間の信号経路、及び各モジュール間の通電経路を概念的に表す説明図である。 ユニットＩＤ部の構成の一例及びデータテーブルの一例を表す説明図である。 ＩＤ読み出し回路ブロックの詳細を概念的に表すブロック図である。 各種信号の出力タイミングを概念的に表すタイミングチャートである。 ユニットＩＤの詳細を概念的に表すブロック図である。 マイクロプロセッサによって行われる制御処理の内容を表すフローチャートである。 マイクロプロセッサ自身が各モジュールからユニットＩＤの読み出しを行う変形例における、プログラマブルコントローラに装備された各モジュールの構成、各モジュール間の信号経路、及び各モジュール間の通電経路を概念的に表す説明図である。 プログラム記憶部に格納されたプログラムに基づいてマイクロプロセッサによって行われる制御処理の内容を表すフローチャートである。 第２電源をイネーブル信号で供給制御する変形例における、プログラマブルコントローラに装備された各モジュールの構成、各モジュール間の信号経路、及び各モジュール間の通電経路を概念的に表す説明図である。
　以下、一実施の形態について図面を参照しつつ説明する。
　図１に示すように、本実施形態のプログラマブルコントローラ１（制御装置）は、電源モジュール１００とＣＰＵモジュール２００とを含む複数のモジュールを備えたビルディングブロック形式のコントローラであり、所定の方向（図１中左右方向）に複数の機能モジュール３００を増設可能に構成されている。ビルディングブロック形式とは、モジュールを箱状（ブロック）にしてモジュールをブロック単位で増設する形式である。また、増設可能な機能モジュール３００としては、例えば、ディスクリートＩ／Ｏモジュール、アナログＩ／Ｏモジュール、パルスＩ／Ｏモジュール、通信モジュール、モータの駆動制御を行うモーションモジュール等があり、これらのうち、通信モジュールやモーションモジュール等の高機能な機能モジュールは、マイクロプロセッサ等のプロセッサを搭載している。
　この例では、プログラマブルコントローラ１は、電源モジュール１００と、ＣＰＵモジュール２００と、２つの機能モジュール３００Ａ，３００Ｂとを、図１中左側から右側に向かってこの順番で備えている。電源モジュール１００の両側面にはコネクタ１０１Ｌ，１０１Ｒが設けられ、ＣＰＵモジュール２００の両側面にはコネクタ２０１Ｌ，２０１Ｒが設けられ、各機能モジュール３００Ａ，３００Ｂの両側面にはコネクタ３０１Ｌ，３０１Ｒが各々設けられている。そして、隣接するモジュールのコネクタが各々嵌合されることにより、すなわち、電源モジュール１００のコネクタ１０１ＲとＣＰＵモジュール２００のコネクタ２０１Ｌとが嵌合され、ＣＰＵモジュール２００のコネクタ２０１Ｒと機能モジュール３００Ａのコネクタ３０１Ｌとが嵌合され、機能モジュール３００Ａのコネクタ３０１Ｒと機能モジュール３００Ｂのコネクタ３０１Ｌとが嵌合されることにより、電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００Ｂが各々接続されている。
　以下では、プログラマブルコントローラ１が、電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００Ｂを、左側から右側に向かってこの順番で備えている場合を例にとって説明する。
　図２に示すように、電源モジュール１００は、ＡＣ（Ａｌｔｅｒｎａｔｉｎｇ　Ｃｕｒｒｅｎｔ）又はＤＣ（Ｄｉｒｅｃｔ　Ｃｕｒｒｅｎｔ）の一次側電源４００に接続されたコンバータ１０２（第１電源装置）と、リレー１０３と、自身の識別情報であるユニットＩＤに対応するＩＤ信号を出力するユニットＩＤ部１０４（識別情報出力部）とを有している。
　コンバータ１０２は、一次側電源４００から供給された商用電源に基づき電源電圧（ＶＣＣ）を生成し、生成した電源電圧を第１電源として、第１電源系ラインＬ１を介して供給すると共に、生成した電源電圧を第２電源として、リレー１０３及び第２電源系ラインＬ２を介して供給する。これは言い換えれば、第１電源及び第２電源を生成し、生成した第１電源及び第２電源を、２つの独立した電源系統として供給することに相当する。第１電源は、後述のＣＰＵモジュール２００のマイクロプロセッサ２０２に供給される電源を含む、後述の電源モジュール１００の電源容量の適合性の判定に用いられる電源であり、第２電源は、それ以外（例えば、ＣＰＵモジュール２００と各機能モジュール３００Ａ，３００Ｂとのデータ交換や、各機能モジュール３００Ａ，３００Ｂのマイクロプロセッサを動作させる等）に用いられる電源である。なお、この例では、第２電源を、１つの第２電源系ラインＬ２を介して供給（１つの電源系統として供給）しているが、これに限られず、２つ以上の電源系ラインを介して供給（２つ以上の電源系統として供給）するようにしてもよい。
　リレー１０３は、接点開閉することによりコンバータ１０２からの第２電源の遮断及び供給を切り替える。すなわち、接点を開成することによりコンバータ１０２からの第２電源を遮断し、接点を閉成することによりコンバータ１０２からの第２電源を第２電源系ラインＬ２を介して供給する。
　機能モジュール３００Ａは、図示しないマイクロプロセッサ、Ｉ／Ｏ部、及び通信部を備え、これらマイクロプロセッサ、Ｉ／Ｏ部、及び通信部や、ＣＰＵモジュール２００及び機能モジュール３００Ｂとのデータ交換を行うためのバス機能を備えたモジュール制御部３０２Ａと、自身のユニットＩＤに対応するＩＤ信号を出力するユニットＩＤ部３０３Ａ（識別情報出力部）と、プルダウン抵抗３０４Ａとを有している。
　機能モジュール３００Ｂは、図示しないマイクロプロセッサ、Ｉ／Ｏ部、及び通信部を備え、これらマイクロプロセッサ、Ｉ／Ｏ部、及び通信部や、ＣＰＵモジュール２００及び機能モジュール３００Ａとのデータ交換を行うためのバス機能を備えたモジュール制御部３０２Ｂと、自身のユニットＩＤに対応するＩＤ信号を出力するユニットＩＤ部３０３Ｂ（識別情報出力部）と、プルダウン抵抗３０４Ｂとを有している。
　ＣＰＵモジュール２００は、全体の各種制御を行うマイクロプロセッサ２０２（プロセッサ）と、各機能モジュール３００Ａ，３００Ｂとのデータ交換を行うためのバス機能を備えたバス制御部２０３と、自身のユニットＩＤに対応するＩＤ信号を出力するユニットＩＤ部２０４（識別情報出力部）と、データテーブル記憶部２０５（第１記憶部）と、ＩＤ読み出し回路ブロック２０６（識別情報読み出し部）と、各種表示を行う状態表示部２０７（表示部）と、プルダウン抵抗２０８を有している。
　マイクロプロセッサ２０２は、電源モジュール１００のコンバータ１０２から出力される電源の容量である電源モジュール１００の電源容量と、電源モジュール１００以外の各モジュール、すなわち、ＣＰＵモジュール２００及び機能モジュール３００Ａ，３００Ｂの消費電流の合計値とを比較することにより、電源モジュール１００の電源容量の適合性の判定を行う判定制御機能を備えている。また、マイクロプロセッサ２０２は、電源モジュール１００の電源容量が適合すると判定した場合に、さらに、電源モジュール１００を対応する製品ラインナップ上におけるより小容量の電源モジュールに交換可能であるか否かを判定する。なお、このマイクロプロセッサ２０２が行う判定の詳細については、後述する。
　データテーブル記憶部２０５は、不揮発性メモリで構成されている。このデータテーブル記憶部２０５には、複数のモジュールのユニットＩＤと、当該ユニットＩＤに対応するモジュール情報（電源モジュールの電源容量情報、ＣＰＵモジュールや機能モジュールの消費電流情報等）とで構成されたデータテーブルが記憶されている。なお、マイクロプロセッサ２０２内に備えられた不揮発性のメモリが上記データテーブルを記憶するようにしてもよい。すなわち、マイクロプロセッサ２０２内に備えられた不揮発性のメモリを第１記憶部としてもよい。
　図３（ａ）に、電源モジュール１００のユニットＩＤの構成の一例、及び、複数の電源モジュールのユニットＩＤと当該ユニットＩＤに対応するモジュール情報とで構成されたデータテーブルの一例を示す。
　図３（ａ）に示すように、電源モジュール１００のユニットＩＤは、８ビット（１バイト）、すなわち、ＩＤ０～ＩＤ７で構成されている。この例では、ＩＤ０～ＩＤ７のうち、ＩＤ０～ＩＤ２を「ＰＳ＿ＩＤ」、ＩＤ３～ＩＤ６を「Ｓｐａｒｅ」、ＩＤ７を「１」として、「ＰＳ＿ＩＤ」であるＩＤ０～ＩＤ２により、電源モジュール１００の電源容量情報を含むモジュール情報が表されている。なお、「Ｓｐａｒｅ」であるＩＤ３～ＩＤ６は、現時点ではモジュール情報を表すために使用されておらず、将来的にＩＤ０～ＩＤ２と共にモジュール情報を表すために使用される領域である。
　図３（ａ）中右側に示すデータテーブルでは、ＩＤ０～ＩＤ７の８ビットのユニットＩＤのうち、「ＰＳ＿ＩＤ」であるＩＤ０～ＩＤ２だけを示している（ＩＤ３～ＩＤ７の図示を省略している）。例えば、このデータテーブルでは、「ＰＳ＿ＩＤ」であるＩＤ２，ＩＤ１，ＩＤ０が「０」「０」「０」となるユニットＩＤが割り当てられた電源モジュールのモジュール情報として、「仕様」欄に「ＤＣ２４Ｖ入力、ＶＣＣ３Ａ出力」と記憶されている。
　図３（ｂ）に、ＣＰＵモジュール２００及び機能モジュール３００のユニットＩＤの構成の一例、及び、複数のＣＰＵモジュール及び機能モジュールのユニットＩＤと当該ユニットＩＤに対応するモジュール情報とで構成されたデータテーブルの一例を示す。
　図３（ｂ）に示すように、ＣＰＵモジュール２００のユニットＩＤは、上記電源モジュール１００のユニットＩＤと同様、ＩＤ０～ＩＤ７で構成されている。この例では、ＩＤ０～ＩＤ７のうち、ＩＤ０～ＩＤ５を「ＵＮＩＴ＿ＩＤ」、ＩＤ６を「０」、ＩＤ７を「１」として、「ＵＮＩＴ＿ＩＤ」であるＩＤ０～ＩＤ５及びＩＤ６「０」により、ＣＰＵモジュール２００の消費電流情報を含むモジュール情報が表されている。また、機能モジュール３００のユニットＩＤは、上記電源モジュール１００及びＣＰＵモジュール２００のユニットＩＤと同様、ＩＤ０～ＩＤ７で構成されている。この例では、ＩＤ０～ＩＤ７のうち、ＩＤ０～ＩＤ５を「ＵＮＩＴ＿ＩＤ」、ＩＤ６を「１」、ＩＤ７を「１」として、「ＵＮＩＴ＿ＩＤ」であるＩＤ０～ＩＤ５及びＩＤ６「１」により、機能モジュール３００の消費電流情報を含むモジュール情報が表されている。
　図３（ｂ）中右側に示すデータテーブルでは、ＩＤ０～ＩＤ７の８ビットのユニットＩＤのうち、「ＵＮＩＴ＿ＩＤ」であるＩＤ０～ＩＤ５及びＩＤ６だけを示している（ＩＤ７の図示を省略している）。例えば、このデータテーブルでは、ＩＤ６及び「ＵＮＩＴ＿ＩＤ」であるＩＤ５，ＩＤ４，ＩＤ３，ＩＤ２，ＩＤ１，ＩＤ０が「０」「０」「０」「０」「０」「０」となるユニットＩＤが割り当てられたモジュール、すなわち、機能モジュールのモジュール情報として、「仕様」欄に「ＤＣ入力ユニット３２点」及び「消費電流（Ａ）」欄に「０．２」と記憶されている。
　図２に戻り、ＩＤ読み出し回路ブロック２０６は、電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００ＢのユニットＩＤ部１０４，２０４，３０３Ａ，３０３Ｂに対しユニットＩＤの出力指令であるＣＬＫ信号を出力する。またこれと共に、ＣＬＫ信号に応じて各ユニットＩＤ部１０４，２０４，３０３Ａ，３０３Ｂから出力された上記ＩＤ信号を入力して対応するユニットＩＤを記憶する。このＩＤ読み出し回路ブロック２０６は、図４に示すように、発振回路ブロック２０６１と、ＣＬＫ制御ブロック２０６２と、ＬＤ制御ブロック２０６３と、端末コード検出ブロック２０６４と、データセットブロック２０６６と、ユニットＩＤレジスタ２０６７と、リードバッファ２０６８と、アドレスデコーダ２０６９とを備えている。
　発振回路ブロック２０６１は、ＣＬＫ原発振を発生する。ＣＬＫ制御ブロック２０６２は、発振回路ブロック２０６１から発生されたＣＬＫ原発振に基づき、各ユニットＩＤ部１０４，２０４，３０３Ａ，３０３Ｂに対し上記ＣＬＫ信号を出力する。なお、この例では、ＣＬＫ制御ブロック２０６２に原発振クロックが接続されているが、マイクロプロセッサ２０２に供給するクロック源と共用であってもよい。ＬＤ制御ブロック２０６３は、各ユニットＩＤ部１０４，２０４，３０３Ａ，３０３Ｂに対しユニットＩＤをプリセットさせるＬＤ信号を出力する。端末コード検出ブロック２０６４は、シフトレジスタ２０６５を備えており、このシフトレジスタ２０６５でラッチした上記ＩＤ信号の連続８回分を常時監視して端末コードを検出する。データセットブロック２０６６は、各ユニットＩＤ部１０４，２０４，３０３Ａ，３０３Ｂからの上記ＩＤ信号に基づき、ユニットＩＤレジスタ２０６７に対しユニットＩＤをセットする。リードバッファ２０６８には、ユニットＩＤレジスタ２０６７からユニットＩＤが読み出される。アドレスデコーダ２０６９は、ユニットＩＤレジスタ２０６７に対しエリア選択信号を出力する。
　図２に戻り、状態表示部２０７は、例えばＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等のランプや液晶ディスプレイ等で構成されている。この状態表示部２０７は、マイクロプロセッサ２０２が行う上記判定の結果に応じて、所定のエラー表示や警告表示を行う（詳細は後述）。
　上記のように構成されたプログラマブルコントローラ１においては、図２に示すように、プログラマブルコントローラ１の電源が投入されると、一次側電源４００から電源モジュール１００のコンバータ１０２に商用電源が供給され、電源モジュール１００から他のＣＰＵモジュール２００及び機能モジュール３００Ａ，３００Ｂに対し、まず第１電源のみが供給される。すなわち、コンバータ１０２により生成された第１電源が第１電源系ラインＬ１に通電され、第１電源系ラインＬ１を介して、電源モジュール１００のユニットＩＤ部１０４と、ＣＰＵモジュール２００の状態表示部２０７、ユニットＩＤ部２０４、ＩＤ読み出し回路ブロック２０６、及びマイクロプロセッサ２０２と、各機能モジュール３００Ａ，３００ＢのユニットＩＤ部３０３Ａ，３０３Ｂとに第１電源が供給される。なお、プログラマブルコントローラ１の電源が投入された際にはリレー１０３の接点が開成しており、コンバータ１０２により生成された第２電源は遮断され、電源モジュール１００から他のＣＰＵモジュール２００及び機能モジュール３００Ａ，３００Ｂに対し、第２電源が供給されないようになっている。すなわち、第２電源系ラインＬ２を介して、ＣＰＵモジュール２００のバス制御部２０３と、各機能モジュール３００Ａ，３００Ｂのモジュール制御部３０２Ａ，３０２Ｂとに第２電源が供給されないようになっている。以上のように、電源モジュール１００は、プログラマブルコントローラ１の電源が投入された際には、他のＣＰＵモジュール２００及び機能モジュール３００Ａ，３００Ｂに対し、第１電源系ラインＬ１を介して第１電源のみを供給するようになっている。
　そして、図２、図４、及び図５に示すように、ＣＰＵモジュール２００のマイクロプロセッサ２０２は、コンバータ１０２から第１電源が供給されると、所定の初期化処理を実行して、その後、ＩＤ読み出し回路ブロック２０６のＬＤ制御ブロック２０６３に対し起動要求を出力する。ＬＤ制御ブロック２０６３は、マイクロプロセッサ２０２からの起動要求を入力すると、まず、電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００ＢのユニットＩＤ部１０４，２０４，３０３Ａ，３０３Ｂに対しＬＤ信号を出力する。
　ここで、各ユニットＩＤ部１０４，２０４，３０３Ａ，３０３Ｂは、図６に示すように、１ビットのデータ（「０」又は「１」）を保持可能な８つのフリップフロップをカスケード接続したシフトレジスタ、プルアップ抵抗、プルダウン抵抗等で各々構成されており、これら各ユニットＩＤ部１０４，２０４，３０３Ａ，３０３Ｂのシフトレジスタは、シリーズに接続されている。また、電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００のユニットＩＤは、上述したように、８ビット、すなわち、ＩＤ０～ＩＤ７で各々構成されている。但し、本実施形態では、ＩＤ０～ＩＤ７の全てが「０」となる「００００００００」をユニットＩＤとして割り当てることができないようになっている。ＩＤ０～ＩＤ６は、「０」「１」、すなわちプルアップ（Ｈレベル）・プルダウン（Ｌレベル）がモジュール毎に異なり、ＩＤ７は、「１」、すなわちプルアップ（Ｈレベル）に固定されている。そして、各ユニットＩＤ部１０４，２０４，３０３Ａ，３０３Ｂは、ＬＤ制御ブロック２０６３からのＬＤ信号をパルス入力すると、ＩＤ０～ＩＤ７で構成される８ビットのデータを、対応するＨ，Ｇ，Ｆ，Ｅ，Ｄ，Ｃ，Ｂ，Ａの入力を介して１ビットずつシフトレジスタ内の８つのフリップフロップに各々入力して、ユニットＩＤとしてセットする。
　ＬＤ制御ブロック２０６３は、上記のようにＬＤ信号を出力した後、ＣＬＫ制御ブロック２０６２に対しＣＬＫ開始要求を出力する。ＣＬＫ制御ブロック２０６２は、ＬＤ制御ブロック２０６３からのＣＬＫ開始要求を入力すると、各ユニットＩＤ部１０４，２０４，３０３Ａ，３０３Ｂに対しＣＬＫ信号を連続的に出力する。そして、ＣＬＫ制御ブロック２０６２がＣＬＫ信号を１回出力する度に、各ユニットＩＤ部１０４，２０４，３０３Ａ，３０３Ｂのシフトレジスタでは、データが１段ずつシフトしていく。
　このとき、右側にモジュールが備えられていない機能モジュール３００ＢのユニットＩＤ部３０３Ｂにおけるシフトレジスタの１段目のフリップフロップ（Ａの入力に対応するフリップフロップ）には、上記プルダウン抵抗３０４Ｂに接続されたＧＮＤ電位が作用した「０」が入力される。また、電源モジュール１００以外のＣＰＵモジュール２００及び機能モジュール３００Ａ，３００ＢのユニットＩＤ部２０４，３０３Ａ，３０３Ｂにおけるシフトレジスタの最終段のフリップフロップ（Ｈの入力に対応するフリップフロップ）に保持されていたデータは、ＩＤ信号として出力されて、当該モジュールの左側に備えられたモジュールのユニットＩＤ部におけるシフトレジスタの１段目のフリップフロップ（Ａの入力に対応するフリップフロップ）に入力される。また、電源モジュール１００のユニットＩＤ部１０４における最終段のシフトレジスタのフリップフロップに保持されていたデータは、ＩＤ信号として出力されて、端末コード検出ブロック２０６４及びデータセットブロック２０６６に入力される。
　端末コード検出ブロック２０６４は、入力されたＩＤ信号を常時監視して、右側にモジュールが備えられていない機能モジュール３００Ｂのプルダウン抵抗３０４Ｂに接続されたＧＮＤ電位の作用による「０」のＩＤ信号が８回連続で入力された場合に、端末コード「００００００００」を検出して、全てのモジュール、すなわち、電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００ＢからユニットＩＤを読み出したことを識別する。そして、ＣＬＫ制御ブロック２０６２に対しＣＬＫ停止要求を出力する。
　なお、この例では、８ビット全てが「０」となる「００００００００」をユニットＩＤに割り当てることができないようにし、ＣＰＵモジュール２００及び機能モジュール３００Ａ，３００Ｂがプルダウン抵抗２０８，３０４Ａ，３０４Ｂを各々備える構成としているが、これに限られない。すなわち、８ビット全てが「１」となる「１１１１１１１１」をユニットＩＤに割り当てることができないようにし、ＣＰＵモジュール２００及び機能モジュール３００Ａ，３００Ｂがプルアップ抵抗を各々備える構成としてもよい。この場合には、機能モジュール３００ＢのユニットＩＤ部３０３Ｂにおけるシフトレジスタの１段目のフリップフロップには、プルアップ抵抗に接続されたＶＣＣ電位が作用した「１」がＩＤ信号として入力され、端末コード検出ブロック２０６４は、「１」のＩＤ信号が８回連続で入力された場合に、端末コード「１１１１１１１１」を検出して、ＣＬＫ制御ブロック２０６２に対しＣＬＫ停止要求を出力する。
　ＣＬＫ制御ブロック２０６２は、端末コード検出ブロック２０６４からのＣＬＫ停止要求を入力すると、各ユニットＩＤ部１０４，２０４，３０３Ａ，３０３Ｂに対するＣＬＫ信号の出力を停止して、マイクロプロセッサ２０２に対し完了信号を出力する。一方、上述のようにＩＤ信号はデータセットブロック２０６６に対しても入力されており、データセットブロック２０６６は、入力されたＩＤ信号を８ビット単位（１バイト単位）のパラレルデータ（ユニットＩＤ又は端末コード「００００００００」）に変換して、ユニットＩＤレジスタ２０６７にセットする。
　マイクロプロセッサ２０２は、ＣＬＫ制御ブロック２０６２からの完了信号を入力すると、アドレスバスを介してアドレスデコーダ２０６９に対し制御信号を出力し、ユニットＩＤレジスタ２０６７に対しエリア選択信号を出力させる。またこれと共に、リードバッファ２０６８に対しリード信号を出力し、ユニットＩＤレジスタ２０６７にセットされた８ビット単位のパラレルデータを上位アドレスから順番に、１バイト単位（又は１ワード単位でもよい）で読み出して、その読み出したデータをデータバスを介して順番に取得する。これにより、電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００Ｂの全てについてユニットＩＤを順番に取得する。なお、最後に、端末コード「００００００００」を取得することで、直前に読み込んだユニットＩＤが最後のユニットＩＤ（機能モジュール３００ＢのユニットＩＤ）であったことを認識できるようになっている。
　その後、マイクロプロセッサ２０２は、上記テーブルデータ記憶部２０５に記憶されたデータテーブルにアクセスし、上記取得したユニットＩＤに基づき、対応するモジュール情報、すなわち、電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００Ｂの全てについてモジュール情報を取得する。そして、マイクロプロセッサ２０２は、取得したモジュール情報を用いて、電源モジュール１００の電源容量の適合性の判定等を行って、電源モジュール１００の電源容量が適合すると判定した場合に、電源モジュール１００のリレー１０３に対し制御信号を出力して、リレー１０３の接点を閉成させる。これにより、電源モジュール１００から他のＣＰＵモジュール２００及び機能モジュール３００Ａ，３００Ｂに対し、コンバータ１０２により生成された第２電源を供給する。すなわち、第２電源系ラインＬ２を介して、ＣＰＵモジュール２００のバス制御部２０３と、各機能モジュール３００Ａ，３００Ｂのモジュール制御部３０２Ａ，３０２Ｂとに第２電源を供給する。
　そして、ＣＰＵモジュール２００のバス制御部２０３に通電されることにより、バス制御部２０３のバス機能が正常に動作し、各機能モジュール３００Ａ，３００Ｂのモジュール制御部３０２Ａ，３０２Ｂに通電されることにより、各モジュール制御部３０２Ａ，３０２Ｂのバス機能が正常に動作する。これにより、ＣＰＵモジュール２００及び各機能モジュール３００Ａ，３００Ｂが通常動作を開始して、ＣＰＵモジュール２００と各機能モジュール３００Ａ，３００Ｂとのデータ交換が可能となることにより、プログラマブルコントローラ１として正常な動作が開始される。
　以上説明した機能を実現するために、マイクロプロセッサ２０２によって行われる制御処理の内容を、図７により順を追って説明する。
　図７において、このフローチャートに示す処理は、プログラマブルコントローラ１の電源が投入され、電源モジュール１００から第１電源系ラインＬ１を介してマイクロプロセッサ２０２に対しコンバータ１０２からの第１電源が供給された際に開始される。まずステップＳ１０で、マイクロプロセッサ２０２は、所定の初期化処理を実行する。
　その後、ステップＳ２０で、マイクロプロセッサ２０２は、ＩＤ読み出し回路ブロック２０６のＬＤ制御ブロック２０６３に対し起動要求を出力する。
　そして、ステップＳ３０に移り、マイクロプロセッサ２０２は、ＩＤ読み出し回路ブロック２０６のＣＬＫ制御ブロック２０６２から完了信号が入力されたかどうかを判定する。完了信号が入力されるまでステップＳ３０の判定が満たされず、ループ待機し、完了信号が入力されたらステップＳ３０の判定が満たされて、ステップＳ４０に移る。
　ステップＳ４０では、マイクロプロセッサ２０２は、ＩＤ読み出し回路ブロック２０６のアドレスデコーダ２０６９に対し制御信号を出力すると共に、ＩＤ読み出し回路ブロック２０６のリードバッファ２０６８に対しリード信号を出力して、ＩＤ読み出し回路ブロック２０６のユニットＩＤレジスタ２０６７にセットされた８ビット単位のパラレルデータ（ユニットＩＤ又は端末コード「００００００００」）を上位アドレスから順番に、１バイト単位で読み出して、その読み出したデータを順番に取得する。これにより、電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００Ｂの全てについてユニットＩＤを取得する。
　その後、ステップＳ５０で、マイクロプロセッサ２０２は、テーブルデータ記憶部２０５に記憶されたデータテーブルにアクセスし、上記ステップＳ４０で取得したユニットＩＤに基づき、対応するモジュール情報、すなわち、電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００Ｂの全てについてモジュール情報を取得する。
　そして、ステップＳ６０に移り、マイクロプロセッサ２０２は、上記ステップＳ５０で取得した電源モジュール１００以外のＣＰＵモジュール２００及び機能モジュール３００Ａ，３００Ｂのモジュール情報における消費電流情報を参照して、ＣＰＵモジュール２００の消費電流情報及び各機能モジュール３００Ａ，３００Ｂの消費電流を積算し、ＣＰＵモジュール２００及び機能モジュール３００Ａ，３００Ｂの消費電流の合計値を算出する。
　その後、ステップＳ７０で、マイクロプロセッサ２０２は、上記ステップＳ５０で取得した電源モジュール１００のモジュール情報における電源容量情報を参照して、電源モジュール１００の電源容量を取得する。そして、その取得した電源モジュール１００の電源容量と、上記ステップＳ６０で算出したＣＰＵモジュール２００及び機能モジュール３００Ａ，３００Ｂの消費電流の合計値とを比較することにより、電源モジュール１００の電源容量がＣＰＵモジュール２００及び機能モジュール３００Ａ，３００Ｂの消費電流の合計値以上であるかどうかを判定する。これにより、電源モジュール１００の電源容量の適合性を判定する。電源モジュール１００の電源容量がＣＰＵモジュール２００及び機能モジュール３００Ａ，３００Ｂの消費電流の合計値未満である場合には、電源モジュール１００の電源容量が適合しないと判定して、ステップＳ８０に移る。
　ステップＳ８０では、マイクロプロセッサ２０２は、状態表示部２０７に対し表示信号を出力し、操作者に対しより大きな電源容量を有する電源モジュールへの交換を促す旨のエラー表示を表示させる。例えば、状態表示部２０７がＬＥＤで構成される場合には光を点灯させるようにしてもよいし、状態表示部２０７が液晶ディスプレイで構成される場合にはその旨を表示させるようにしてもよい。その後、このフローチャートに示す処理を終了する。
　一方、上記ステップＳ７０において、電源モジュール１００の電源容量がＣＰＵモジュール２００及び機能モジュール３００Ａ，３００Ｂの消費電流の合計値以上であった場合には、電源モジュール１００の電源容量が適合すると判定して、ステップＳ９０に移る。
　ステップＳ９０では、マイクロプロセッサ２０２は、電源モジュール１００を、例えば図示しないメモリ等に記憶された対応する製品ラインナップ上におけるより小容量の電源モジュールに交換可能であるか否かを判定する。これにより、電源モジュール１００の選定の妥当性を判定する。製品ラインナップ上におけるより小容量の電源モジュールに交換可能である場合には、電源モジュール１００の選定が妥当ではないと判定して、ステップＳ１００に移る。
　ステップＳ１００では、マイクロプロセッサ２０２は、状態表示部２０７に対し表示信号を出力し、操作者に対し上記製品ラインナップ上における適切な容量の電源モジュール（例えば、必要最低限の電源容量を有する電源モジュール）への交換を促す旨の警告表示を表示させる。例えば、電源モジュール１００の電源容量が１０Ａ、ＣＰＵモジュール２００及び機能モジュール３００Ａ，３００Ｂの消費電流の合計値が４Ａであり、製品ラインナップにおけるより小容量の電源モジュールとして、電源容量が８Ａの電源モジュールと、電源容量が５Ａの電源モジュールとがある場合には、上記消費電流の合計値４Ａにより近い電源容量が５Ａの電源モジュールへの交換を促す表示が警告表示として行われる。また例えば、状態表示部２０７がＬＥＤで構成される場合において、１ランク小容量の電源モジュールへの交換を促す場合には光を低頻度点滅させ、２ランク以上小容量の電源モジュールへの交換を促す場合には光を高頻度点滅させるようにしてもよいし、状態表示部２０７が液晶ディスプレイで構成される場合には上記のような内容を表示させるようにしてもよい。その後、ステップＳ１１０に移る。
　一方、上記ステップＳ９０において、製品ラインナップ上におけるより小容量の電源モジュールに交換可能でなかった場合には、電源モジュール１００の選定が妥当であったと判定して、ステップＳ１１０に移る。
　ステップＳ１１０では、マイクロプロセッサ２０２は、電源モジュール１００から他のＣＰＵモジュール２００及び機能モジュール３００Ａ，３００Ｂに対し、コンバータ１０２からの第２電源を供給するように電源モジュール１００を制御する。すなわち、電源モジュール１００のリレー１０３に対し制御信号を出力して、リレー１０３の接点を閉成させて、第２電源系ラインＬ２を介して、ＣＰＵモジュール２００のバス制御部２０３と、各機能モジュール３００Ａ，３００Ｂのモジュール制御部３０２Ａ，３０２Ｂとに第２電源を供給する。これにより、ＣＰＵモジュール２００及び各機能モジュール３００Ａ，３００Ｂが通常動作を開始して、ＣＰＵモジュール２００と各機能モジュール３００Ａ，３００Ｂとのデータ交換が可能となることにより、プログラマブルコントローラ１として正常な動作が開始される。その後、このフローチャートに示す処理を終了する。なお、このフローに示す処理は、プログラマブルコントローラ１の電源が投入され、電源モジュール１００から第１電源系ラインＬ１を介してマイクロプロセッサ２０２に対しコンバータ１０２からの第１電源が供給される度に、マイクロプロセッサ２０２により実行される。
　以上説明したように、本実施形態のプログラマブルコントローラ１においては、電源モジュール１００が、第１電源を第１電源系ラインＬ１を介して供給し、第２電源を第２電源系ラインＬ２を介して供給する。これにより、プログラマブルコントローラ１の電源が投入され、電源モジュール１００に商用電源が供給された際に、電源モジュール１００から他のモジュール２００，３００Ａ，３００Ｂに対し、まず第１電源を供給してＣＰＵモジュール２００のマイクロプロセッサ２０２により電源容量の適合性の判定を行い、その後に第２電源を供給し、ＣＰＵモジュール２００と他の機能モジュール３００Ａ，３００Ｂとのデータ交換や各機能モジュール３００Ａ，３００Ｂのマイクロプロセッサを動作させる等が可能となる。
　このとき、第１電源は、ＣＰＵモジュール２００のマイクロプロセッサ２０２の周辺回路、及び、電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００ＢのユニットＩＤを送出するための回路のみに供給すれば足り、これらの回路の消費電流は、電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００Ｂの通常動作時の消費電流に比べて大幅に小さい。その結果、電源モジュール１００の電源容量が当該電源モジュール１００以外のＣＰＵモジュール２００及び機能モジュール３００Ａ，３００Ｂの通常動作時の消費電流の合計値より小さい場合でも、ＣＰＵモジュール２００のマイクロプロセッサ２０２を正常に動作させて、電源容量が適合しない（不足する）ことを正確に判定することができる。したがって、装備された電源モジュール１００の電源容量の大小にかかわらず、電源容量の適合性を正確に判断することができる。
　また、本実施形態では特に、電源モジュール１００が、プログラマブルコントローラ１の電源が投入された際に第１電源のみを供給する。これにより、電源モジュール１００の電源容量の適合性判定時の消費電流を小さくし、電源モジュール１００の電源容量が小さい場合でもその適合性を正確に判断することができる。また、本実施形態では、ＣＰＵモジュール２００のマイクロプロセッサ２０２が、電源モジュール１００の電源容量が適合すると判定した場合にのみ、第２電源を供給するように電源モジュール１００を制御する。これにより、電源モジュール１００からの電源電圧の不足により電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００Ｂの動作が不安定となるのを防止し、プログラマブルコントローラ１を正常に動作させることができる。
　また、本実施形態では特に、電源モジュール１００は、一次側電源４００から第１電源及び第２電源を生成するコンバータ１０２と、接点開閉することによりコンバータ１０２からの第２電源の遮断及び供給を切り替えるリレー１０３とを有している。そして、ＣＰＵモジュール２００のマイクロプロセッサ２０２は、電源モジュール１００の電源容量が適合すると判定した場合に、リレー１０３の接点を閉成させて第２電源を供給する。ＣＰＵモジュール２００のマイクロプロセッサ２０２が、電源モジュール１００の電源容量が適合すると判定した場合に電源モジュール１００のリレー１０３の接点を閉成させることで、電源モジュール１００が第２電源を供給するように確実に制御することができる。
　また、本実施形態では特に、電源モジュール１００の電源容量の適合性の判定の際に、電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００ＢのユニットＩＤ部１０４，２０４，３０３Ａ，３０３Ｂが、ユニットＩＤに対応するＩＤ信号を出力する。そして、ＣＰＵモジュール２００のマイクロプロセッサ２０２が、それらのユニットＩＤを取得し、当該ユニットＩＤに基づきデータテーブル記憶部２０５に記憶されたデータテーブルを参照して、電源モジュール１００以外のＣＰＵモジュール２００及び機能モジュール３００Ａ，３００Ｂの消費電流の合計値を算出することで、電源モジュール１００の電源容量の適合性の判定を行う。このような構成とすることで、電源モジュール１００の電源容量の適合性の判定の際に、電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００Ｂは、モジュール情報自体を出力する必要がなく、データ量の小さなユニットＩＤに対応するＩＤ信号のみを出力すればよいので、データ転送量が少なくなり、電源モジュール１００の電源容量の適合性判定時の消費電流をさらに小さくすることができる。また、データ転送量が少ないため、電源モジュール１００の電源容量の適合性の判定を速やかに行うことができる。
　また、本実施形態では特に、ＣＰＵモジュール２００が、電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００ＢのユニットＩＤ部１０４，２０４，３０３Ａ，３０３Ｂに対しＣＬＫ信号を出力すると共に、ＣＬＫ信号に応じて電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００Ｂから出力されたＩＤ信号を入力して対応するユニットＩＤを記憶するＩＤ読み出し回路ブロック２０６を有する。これにより、ＣＰＵモジュール２００のマイクロプロセッサ２０２自身が電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００ＢからユニットＩＤの読み出しを行う必要がなくなるので、入出力インターフェースの少ないマイクロプロセッサ２０２を有するＣＰＵモジュール２００を用いて、プログラマブルコントローラ１を構成することができる。
　また、本実施形態では特に、次のような効果を得ることができる。すなわち、電源モジュール１００の電源容量がＣＰＵモジュール２００及び機能モジュール３００Ａ，３００Ｂの消費電流の合計値以上であっても、それが必要量を大きく超えている場合、電源モジュール１００に係る費用の増大を招くことになる。そこで本実施形態においては、ＣＰＵモジュール２００のマイクロプロセッサ２０２は、電源モジュール１００の電源容量が当該電源モジュール１００以外のＣＰＵモジュール２００及び機能モジュール３００Ａ，３００Ｂの消費電流の合計値以上であり電源容量が適合すると判定した場合に、さらに、電源モジュール１００を対応する製品ラインナップ上におけるより小容量の電源モジュールに交換可能であるか否かを判定する。これにより、交換可能である場合には操作者に警告し、製品ラインナップ上における適切な容量の電源モジュール（例えば、必要最低限の電源容量を有する電源モジュール）への交換を促すことが可能となる。その結果、電源モジュール１００に係る費用を抑制することができる。
　また、本実施形態では特に、ＣＰＵモジュール２００は、マイクロプロセッサ２０２が電源モジュール１００の電源容量が適合しないと判定した場合にエラー表示を行うと共に、マイクロプロセッサ２０２が電源モジュール１００を対応する製品ラインナップ上におけるより小容量の電源モジュールに交換可能であると判定した場合に警告表示を行う状態表示部２０７を有する。これにより、電源モジュール１００の電源容量が適合しない場合には、操作者により大きな電源容量を有する電源モジュールへの交換を促し、電源モジュール１００をより小容量の電源モジュールに交換可能である場合には、操作者に必要最低限の電源容量を有する電源モジュールへの交換を促すことができる。その結果、適切な電源モジュール１００へ確実に交換することができる。
　なお、実施の形態は、上記内容に限られるものではなく、その趣旨及び技術的思想を逸脱しない範囲内で種々の変形が可能である。以下、そのような変形例を順を追って説明する。
　（１）マイクロプロセッサ自身が各モジュールからユニットＩＤの読み出しを行う場合
　上記実施形態においては、マイクロプロセッサ２０２とは別のＩＤ読み出し回路ブロック２０６が電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００ＢからユニットＩＤの読み出しを行っていたが、これに限られず、マイクロプロセッサ自身が電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００ＢからユニットＩＤの読み出しを行ってもよい。
　図８に示すように、本変形例におけるＣＰＵモジュール２００は、全体の各種制御を行うマイクロプロセッサ２０２′（プロセッサ）と、前述のバス制御部２０３と、前述のユニットＩＤ部２０４と、データテーブル記憶部２０５と、マイクロプロセッサ２０２′に接続され、電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００ＢからユニットＩＤを読み出すためのプログラムが格納されたプログラム記憶部２０９（第２記憶部）と、ユニットＩＤ記憶部２１０（第３記憶部）と、前述の状態表示部２０７と、プルダウン抵抗２０８を有している。なお、マイクロプロセッサ２０２′内に備えられたメモリを第２記憶部や第３記憶部としてもよい。
　本変形例においては、マイクロプロセッサ２０２′は、前述のようにしてコンバータ１０２から第１電源が供給されると、所定の初期化処理を実行して、その後、自身の出力ポートを起動し、電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００ＢのユニットＩＤ部１０４，２０４，３０３Ａ，３０３Ｂに対しＬＤ信号を出力する。これにより、各ユニットＩＤ部１０４，２０４，３０３Ａ，３０３Ｂは、ユニットＩＤをセットする。その後、マイクロプロセッサ２０２′は、各ユニットＩＤ部１０４，２０４，３０３Ａ，３０３Ｂに対しＣＬＫ信号を連続的に出力する。このとき、各ユニットＩＤ部１０４，２０４，３０３Ａ，３０３Ｂから出力されるＩＤ信号の経路は上記実施形態と同様であるが、最終的にＩＤ信号が到達するのは、上記実施形態と異なり、マイクロプロセッサ２０２′の入力ポートとなる。マイクロプロセッサ２０２′に入力されたＩＤ信号は、８ビット単位（１バイト単位）のパラレルデータ（ユニットＩＤ又は端末コード「００００００００」）に変換されて、図示しないユニットＩＤレジスタにセットされる。なお、マイクロプロセッサ２０２′は、端末コード「００００００００」を検出するまで、ＣＬＫ信号の出力を連続的に行い、端末コード「００００００００」を検出したら、ＣＬＫ信号の出力を停止する。そして、ユニットＩＤレジスタにセットされた８ビット単位のパラレルデータを上位アドレスから順番に、１バイト単位（又は１ワード単位でもよい）で読み出し、端末コード「００００００００」を読み出したら読み出しを終了して、読み出したユニットＩＤをユニットＩＤ記憶部２１０に記憶する。その後は、ユニットＩＤ記憶部２１０に記憶されたユニットＩＤに基づきデータテーブル記憶部２０５に記憶されたデータテーブルを参照して、前述の判定等を行う。
　以上説明した機能を実現するために、プログラム記憶部２０９に格納されたプログラムに基づいてマイクロプロセッサ２０２′によって行われる制御処理の内容を、図９により順を追って説明する。
　図９において、このフローチャートに示す処理は、プログラマブルコントローラ１の電源が投入され、電源モジュール１００から第１電源系ラインＬ１を介してマイクロプロセッサ２０２′に対しコンバータ１０２からの第１電源が供給された場合に開始される。ステップＳ１０は前述の図７と同等であり、マイクロプロセッサ２０２′は、初期化処理を実行する。
　その後、ステップＳ２５で、マイクロプロセッサ２０２′は、電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００ＢのユニットＩＤ部１０４，２０４，３０３Ａ，３０３Ｂに対しＬＤ信号を出力する。
　そして、ステップＳ３５に移り、マイクロプロセッサ２０２′は、各ユニットＩＤ部１０４，２０４，３０３Ａ，３０３Ｂに対しＣＬＫ信号を連続的に出力する。これにより、各ユニットＩＤ部１０４，２０４，３０３Ａ，３０３ＢからＩＤ信号が出力される。このステップＳ３５の手順が、特許請求の範囲に記載の第１手順に相当する。
　その後、ステップＳ４０′で、マイクロプロセッサ２０２′は、電源モジュール１００のユニットＩＤ部１０４から出力されたＩＤ信号を入力し、１バイト単位のパラレルデータ（ユニットＩＤ又は端末コード「００００００００」）に変換して、ユニットＩＤ記憶部２１０に記憶する。これは、各ユニットＩＤ部１０４，２０４，３０３Ａ，３０３Ｂから出力されたユニットＩＤを入力してユニットＩＤ記憶部２１０に記憶することと同等である。これにより、電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００Ｂの全てについてユニットＩＤを取得する。このステップＳ４０′の手順が、特許請求の範囲に記載の第２手順に相当する。
　そして、ステップＳ５０′に移り、マイクロプロセッサ２０２′は、テーブルデータ記憶部２０５に記憶されたデータテーブルにアクセスし、上記ステップＳ４０′でユニットＩＤ記憶部２１０に記憶したユニットＩＤに基づき、対応するモジュール情報、すなわち、電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００Ｂの全てについてモジュール情報を取得する。
　その後のステップＳ６０～ステップＳ１１０は、前述の図７と同様であるので、説明を省略する。なお、本変形例におけるステップＳ６０及びステップＳ７０の手順は、特許請求の範囲に記載の第３手順に相当する。
　本変形例によれば、上記実施形態と同様の効果を得ることができる。さらに本変形例によれば、ＣＰＵモジュール２００のマイクロプロセッサ２０２′自身が電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００ＢからユニットＩＤの読み出しを行うことにより、マイクロプロセッサ２０２′とは別にＩＤ読み出し回路ブロックを設ける必要がなくなり、部品点数を低減することができる。
　（２）第２電源をイネーブル信号で供給制御する場合
　上記実施形態においては、一次側電源４００をコンバータ１０２に接続し、コンバータ１０２で電源電圧を生成すると共に、マイクロプロセッサ２０２がリレー１０３の接点の開閉を制御することにより、第２電源の供給を制御していたが、これに限られない。すなわち、一次側電源４００を２つの電源装置に接続し、各々で電源電圧を生成すると共に、マイクロプロセッサ２０２が一方の電源装置に対し制御信号を出力することにより、第２電源の供給を制御してもよい。
　図１０に示すように、本変形例における電源モジュール１００は、一次側電源４００に接続されたコンバータ１０２′（第２電源装置）と、前述のユニットＩＤ部１０４と、一次側電源４００に接続されたイネーブル機能付きコンバータ１０５（第３電源装置）とを有している。
　コンバータ１０２′は、一次側電源４００から供給された商用電源に基づき電源電圧を生成し、生成した電源電圧を第１電源として、第１電源系ラインＬ１を介して供給する。
　イネーブル機能付きコンバータ１０５は、一次側電源４００から供給された商用電源に基づき電源電圧を生成し、生成した電源電圧を第２電源として、当該第２電源の供給を制御する。
　そして、ＣＰＵモジュール２００のマイクロプロセッサ２０２が、前述と同様に電源モジュール１００の電源容量の適合性の判定を行い、電源モジュール１００の電源容量が適合すると判定した場合に、イネーブル機能付きコンバータ１０５にイネーブル信号（制御信号）を出力して、第２電源系ラインＬ２を介して第２電源を供給させる。すなわち、第２電源系ラインＬ２を介して、ＣＰＵモジュール２００のバス制御部２０３と、各機能モジュール３００Ａ，３００Ｂのモジュール制御部３０２Ａ，３０２Ｂとに第２電源を供給させる。
　本変形例によれば、上記実施形態と同様の効果を得ることができる。さらに本変形例によれば、ＣＰＵモジュール２００のマイクロプロセッサ２０２が、電源モジュール１００の電源容量が適合すると判定した場合にイネーブル機能付きコンバータ１０５にイネーブル信号を出力することで、電源モジュール１００が第２電源を供給するように確実に制御することができる。
　（３）電源断前及び投入後のモジュール構成の一致・不一致を判定する場合
　すなわち、ＣＰＵモジュール２００のマイクロプロセッサ２０２が、プログラマブルコントローラ１の電源断前に取得したユニットＩＤと、電源投入の後に取得したユニットＩＤとを比較することにより、プログラマブルコントローラ１に装備された複数のモジュールの構成（種類や順番）がプログラマブルコントローラ１の電源断前及び電源投入の後において一致しているか否かを判定するようにしてもよい。これにより、ＣＰＵモジュール２００のマイクロプロセッサ２０２が、複数のモジュールの構成がプログラマブルコントローラ１の電源断の前及び電源投入の後において一致しないと判定した場合には、メンテナンスの発生やプログラマブルコントローラ１の故障等が発生したものと判断し、操作者に警告することが可能となる。
　（４）モジュールの位置関係の適否を判定する場合
　すなわち、ＣＰＵモジュール２００のマイクロプロセッサ２０２が、前述のようにして取得した電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００ＢのユニットＩＤの順番に基づき、前述のデータテーブル記憶部２０５に記憶されたデータテーブルを参照することで、プログラマブルコントローラ１に装備された電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００Ｂの位置関係の適否を判定するようにしてもよい。これにより、例えば高速なプロセッサや高速な同期式メモリを有する機能モジュールの隣にノイズを発生するリレー出力モジュールを配置したり、発熱量の多い入力モジュールや出力モジュールを連続して配置したりといったような、モジュールの仕様により隣り合った配置が好ましくない位置関係がある場合に、ＣＰＵモジュール２００のマイクロプロセッサ２０２がそれを判定して操作者に注意を促すことが可能となる。
　（５）ＣＰＵモジュールがサポートしないモジュールの有無を判定する場合
　すなわち、ＣＰＵモジュール２００のマイクロプロセッサ２０２が、前述のようにして取得した電源モジュール１００、ＣＰＵモジュール２００、及び機能モジュール３００Ａ，３００ＢのユニットＩＤに基づき、前述のデータテーブル記憶部２０５に記憶されたデータテーブルを参照することで、プログラマブルコントローラ１に装備された電源モジュール１００及び機能モジュール３００Ａ，３００ＢにＣＰＵモジュール２００の機能が対応していないモジュールが含まれるか否かを判定するようにしてもよい。これにより、ＣＰＵモジュール２００の機能が対応していないモジュールが装着された場合には、マイクロプロセッサ２０２がそれを判定して操作者に注意を促すことが可能となる。
　（６）状態表示部を装置外部に設ける場合
　上記実施形態では、ＣＰＵモジュール２００が状態表示部２０７を有するように構成したが、状態表示部２０７を有しない構成としてもよい。この場合、ＣＰＵモジュール２００が表示信号を有線あるいは無線通信を介して外部の表示機器（ＰＣ等）に出力し、当該表示機器に表示を行わせる構成としてもよい。
　また、以上既に述べた以外にも、上記実施形態や各変形例による手法を適宜組み合わせて利用しても良い。
　その他、一々例示はしないが、上記実施形態や各変形例は、その趣旨を逸脱しない範囲内において、種々の変更が加えられて実施されるものである。
　１　　　　　　プログラマブルコントローラ（制御装置）
　１００　　　　電源モジュール（モジュール）
　１０２　　　　コンバータ（第１電源装置）
　１０２′　　　コンバータ（第２電源装置）
　１０３　　　　リレー
　１０４　　　　ユニットＩＤ部（識別情報出力部）
　１０５　　　　イネーブル機能付きコンバータ（第３電源装置）
　２００　　　　ＣＰＵモジュール（モジュール）
　２０２　　　　マイクロプロセッサ（プロセッサ）
　２０２′　　　マイクロプロセッサ（プロセッサ）
　２０４　　　　ユニットＩＤ部（識別情報出力部）
　２０５　　　　データテーブル記憶部（第１記憶部）
　２０６　　　　ＩＤ読み出し回路ブロック（識別情報読み出し部）
　２０７　　　　状態表示部（表示部）
　２０９　　　　プログラム記憶部（第２記憶部）
　２１０　　　　ユニットＩＤ記憶部（第３記憶部）
　３００Ａ，Ｂ　機能モジュール（モジュール）
　３０３Ａ，Ｂ　ユニットＩＤ部（識別情報出力部）
　４００　　　　一次側電源

Claims (13)

  1. 　少なくとも電源モジュール（１００）とＣＰＵモジュール（２００）を含む複数のモジュール（１００，２００，３００Ａ，３００Ｂ）を備えたビルディングブロック形式の制御装置であって、
    　前記ＣＰＵモジュール（２００）は、
    　前記電源モジュール（１００）の電源容量と、当該電源モジュール（１００）以外の各モジュールの消費電流の合計値とを比較することにより、前記電源モジュール（１００）の電源容量の適合性の判定を行う判定制御機能を備えるプロセッサ（２０２；２０２′）を有し、
    　前記電源モジュール（１００）は、
    　前記プロセッサ（２０２；２０２′）に供給される電源を含む前記電源容量の適合性の判定に用いられる第１電源と、それ以外に用いられる第２電源とを、少なくとも２つの独立した電源系統として供給する
    ことを特徴とする制御装置（１）。
  2. 　前記電源モジュール（１００）は、
    　前記制御装置（１）の電源が投入された際に前記第１電源のみを供給し、
    　前記プロセッサ（２０２；２０２′）は、
    　前記電源モジュール（１００）の電源容量が前記消費電流の合計値以上である場合に、前記電源モジュール（１００）の電源容量が適合すると判定し、前記第２電源を供給するように前記電源モジュール（１００）を制御する
    ことを特徴とする請求項１に記載の制御装置（１）。
  3. 　前記電源モジュール（１００）は、
    　一次側電源（４００）から前記第１電源及び第２電源を生成する第１電源装置（１０２）と、
    　接点開閉することにより前記第１電源装置（１０２）からの前記第２電源の遮断及び供給を切り替えるリレー（１０３）と、を有し、
    　前記プロセッサ（２０２；２０２′）は、
    　前記電源モジュール（１００）の電源容量が適合すると判定した場合に、前記リレー（１０３）を閉成させて前記第２電源を供給する
    ことを特徴とする請求項２に記載の制御装置（１）。
  4. 　前記電源モジュール（１００）は、
    　一次側電源（４００）から前記第１電源を生成する第２電源装置（１０２′）と、
    　一次側電源（４００）から前記第２電源を生成すると共に、前記第２電源の供給を制御可能な第３電源装置（１０５）を有し、
    　前記プロセッサ（２０２；２０２′）は、
    　前記電源モジュール（１００）の電源容量が適合すると判定した場合に、前記第３電源装置に制御信号を出力して前記第２電源を供給させる
    ことを特徴とする請求項２に記載の制御装置（１）。
  5. 　前記複数のモジュール（１００，２００，３００Ａ，３００Ｂ）は、
    　前記第１電源が供給され、自身の識別情報を出力する識別情報出力部（１０４，２０４，３０３Ａ，３０３Ｂ）をそれぞれ有し、
    　前記ＣＰＵモジュール（２００）は、
    　前記識別情報と対応するモジュール情報とで構成されたデータテーブルが記憶された第１記憶部（２０５）を有し、
    　前記プロセッサ（２０２；２０２′）は、
    　前記複数のモジュール（１００，２００，３００Ａ，３００Ｂ）の全てについて前記識別情報を取得し、当該識別情報に基づき前記データテーブルを参照して、前記消費電流の合計値を算出することで、前記電源モジュール（１００）の電源容量の適合性の判定を行う
    ことを特徴とする請求項１乃至４のいずれか１項に記載の制御装置（１）。
  6. 　前記ＣＰＵモジュール（２００）は、
    　各モジュールの前記識別情報出力部（１０４，２０４，３０３Ａ，３０３Ｂ）に対し前記識別情報の出力指令を出力すると共に、前記出力指令に応じて各モジュールの前記識別情報出力部（１０４，２０４，３０３Ａ，３０３Ｂ）から出力された前記識別情報を入力して記憶する識別情報読み出し部（２０６）を有し、
    　前記プロセッサ（２０２；２０２′）は、
    　前記識別情報読み出し部（２０６）から前記識別情報を取得する
    ことを特徴とする請求項５に記載の制御装置（１）。
  7. 　前記ＣＰＵモジュール（２００）は、
    　前記プロセッサ（２０２′）に接続された第２記憶部（２０９）を有し、
    　前記プロセッサ（２０２′）は、
    　前記第２記憶部（２０９）に格納されたプログラムに基づいて、
    　各モジュールの前記識別情報出力部（１０４，２０４，３０３Ａ，３０３Ｂ）に対し前記識別情報の出力指令を出力する第１手順（Ｓ３５）と、
    　各モジュールの前記識別情報出力部（１０４，２０４，３０３Ａ，３０３Ｂ）から出力された前記識別情報を入力して第３記憶部（２１０）に記憶する第２手順（Ｓ４０′）と、
    　前記第３記憶部に記憶した識別情報に基づき前記データテーブルを参照して、前記消費電流の合計値を算出することで、前記電源モジュール（１００）の電源容量の適合性の判定を行う第３手順（Ｓ６０，Ｓ７０）と、を実行する
    ことを特徴とする請求項５に記載の制御装置（１）。
  8. 　前記プロセッサ（２０２；２０２′）は、
    　取得した前記識別情報の順番に基づき、前記データテーブルを参照することで、前記複数のモジュール（１００，２００，３００Ａ，３００Ｂ）の位置関係の適否を判定する
    ことを特徴とする請求項５乃至７のいずれか１項に記載の制御装置（１）。
  9. 　前記プロセッサ（２０２；２０２′）は、
    　前記制御装置（１）の電源断の前及び電源投入の後における前記識別情報同士を比較することにより、前記複数のモジュール（１００，２００，３００Ａ，３００Ｂ）の構成が前記制御装置（１）の電源断の前及び電源投入の後において一致しているか否かを判定する
    ことを特徴とする請求項５乃至８のいずれか１項に記載の制御装置（１）。
  10. 　少なくとも１つの機能モジュール（３００Ａ，３００Ｂ）をさらに備え、
    　前記プロセッサ（２０２；２０２′）は、
    　取得した前記識別情報に基づき、前記データテーブルを参照することで、前記複数のモジュール（１００，２００，３００Ａ，３００Ｂ）に前記ＣＰＵモジュール（２００）の機能が対応していないモジュールが含まれるか否かを判定する
    ことを特徴とする請求項５乃至９のいずれか１項に記載の制御装置（１）。
  11. 　前記プロセッサ（２０２；２０２′）は、
    　前記電源モジュール（１００）の電源容量が適合すると判定した場合に、さらに、前記電源モジュール（１００）を対応する製品ラインナップ上におけるより小容量のモジュールに交換可能であるか否かを判定する
    ことを特徴とする請求項１乃至１０のいずれか１項に記載の制御装置（１）。
  12. 　前記ＣＰＵモジュール（２００）は、
    　前記プロセッサ（２０２；２０２′）が前記電源モジュール（１００）の電源容量が適合しないと判定した場合にエラー表示を行うと共に、前記プロセッサ（２０２；２０２′）が前記電源モジュール（１００）を対応する製品ラインナップ上におけるより小容量のモジュールに交換可能であると判定した場合に警告表示を行う表示部（２０７）を有する
    ことを特徴とする請求項１１に記載の制御装置（１）。
  13. 　前記表示部（２０７）は、
    　前記警告表示として、前記製品ラインナップ上における適切な容量のモジュールへの交換を促す表示を行う
    ことを特徴とする請求項１２に記載の制御装置（１）。
     
PCT/JP2012/053944 2011-03-04 2012-02-20 制御装置 WO2012120994A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013503440A JP5633764B2 (ja) 2011-03-04 2012-02-20 制御装置
CN201280011343.7A CN103403635B (zh) 2011-03-04 2012-02-20 控制装置
EP12754789.1A EP2682831A4 (en) 2011-03-04 2012-02-20 CONTROL DEVICE
US14/016,230 US9229509B2 (en) 2011-03-04 2013-09-03 Control device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011048095 2011-03-04
JP2011-048095 2011-03-04

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/016,230 Continuation-In-Part US9229509B2 (en) 2011-03-04 2013-09-03 Control device
US14/016,230 Continuation US9229509B2 (en) 2011-03-04 2013-09-03 Control device

Publications (1)

Publication Number Publication Date
WO2012120994A1 true WO2012120994A1 (ja) 2012-09-13

Family

ID=46797963

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/053944 WO2012120994A1 (ja) 2011-03-04 2012-02-20 制御装置

Country Status (6)

Country Link
US (1) US9229509B2 (ja)
EP (1) EP2682831A4 (ja)
JP (1) JP5633764B2 (ja)
CN (1) CN103403635B (ja)
TW (1) TWI488014B (ja)
WO (1) WO2012120994A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014115813A (ja) * 2012-12-10 2014-06-26 Fuji Electric Co Ltd 診断装置、プログラマブルコントローラシステム、診断方法。
JP2016164736A (ja) * 2015-03-06 2016-09-08 アズビル株式会社 監視制御システム
JP2020087894A (ja) * 2018-11-30 2020-06-04 シーシーエス株式会社 光照射器用電源装置及び光照射システム

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6051547B2 (ja) * 2012-03-15 2016-12-27 オムロン株式会社 制御装置
EP2980663B1 (en) * 2013-03-29 2017-08-23 Mitsubishi Electric Corporation Plc system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01184503A (ja) * 1988-01-19 1989-07-24 Koyo Electron Ind Co Ltd プログラマブル・コントローラ
JP2002108417A (ja) * 2000-09-29 2002-04-10 Keyence Corp 増設型ｐｌｃシステム及びこれに組み込まれる発信ユニット、受信ユニット並びにエンドユニット
JP2010092391A (ja) * 2008-10-10 2010-04-22 Koyo Electronics Ind Co Ltd ビルディングブロックタイプのプログラマブルコントローラ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0887307A (ja) * 1994-09-20 1996-04-02 Hitachi Ltd プログラマブルコントローラ
US6892265B2 (en) * 2001-02-14 2005-05-10 Berkley Process Control, Inc. Configurable connectorized I/O system
US7049710B2 (en) * 2002-11-05 2006-05-23 Square D Company Power bus for distributed ride through capability
US7353415B2 (en) * 2005-04-11 2008-04-01 Dell Products L.P. System and method for power usage level management of blades installed within blade servers
TWI477016B (zh) * 2006-07-24 2015-03-11 Newire Inc 與導電扁線一起使用的電源裝置、導電扁線系統、監控導電扁線的方法及與導電扁線一起使用之主動安全裝置
US8024586B2 (en) * 2007-06-12 2011-09-20 Hewlett-Packard Development Company, L.P. Determining power requirements by requesting auxiliary powered memory for server's each onboard component's need
FR2917922B1 (fr) * 2007-06-25 2009-07-31 Schneider Electric Ind Sas Communication par courant porteur pour les tableaux centralises de commande
CN101430584A (zh) * 2007-11-08 2009-05-13 上海京城高新技术开发有限公司 一种光伏电充电带隐插手写功能手提电脑
CN101246361B (zh) * 2008-03-26 2010-07-07 杭州华三通信技术有限公司 电源管理方法及系统
US8484493B2 (en) * 2008-10-29 2013-07-09 Dell Products, Lp Method for pre-chassis power multi-slot blade identification and inventory
CN101800432B (zh) * 2009-02-06 2012-06-06 精英电脑股份有限公司 系统电源监控装置及其方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01184503A (ja) * 1988-01-19 1989-07-24 Koyo Electron Ind Co Ltd プログラマブル・コントローラ
JP2002108417A (ja) * 2000-09-29 2002-04-10 Keyence Corp 増設型ｐｌｃシステム及びこれに組み込まれる発信ユニット、受信ユニット並びにエンドユニット
JP2010092391A (ja) * 2008-10-10 2010-04-22 Koyo Electronics Ind Co Ltd ビルディングブロックタイプのプログラマブルコントローラ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014115813A (ja) * 2012-12-10 2014-06-26 Fuji Electric Co Ltd 診断装置、プログラマブルコントローラシステム、診断方法。
JP2016164736A (ja) * 2015-03-06 2016-09-08 アズビル株式会社 監視制御システム
JP2020087894A (ja) * 2018-11-30 2020-06-04 シーシーエス株式会社 光照射器用電源装置及び光照射システム
JP7063795B2 (ja) 2018-11-30 2022-05-09 シーシーエス株式会社 光照射器用電源装置及び光照射システム

Also Published As

Publication number Publication date
CN103403635B (zh) 2015-11-25
CN103403635A (zh) 2013-11-20
US9229509B2 (en) 2016-01-05
EP2682831A4 (en) 2014-08-13
EP2682831A1 (en) 2014-01-08
TW201303536A (zh) 2013-01-16
JP5633764B2 (ja) 2014-12-03
JPWO2012120994A1 (ja) 2014-07-17
TWI488014B (zh) 2015-06-11
US20140006814A1 (en) 2014-01-02

Similar Documents

Publication Publication Date Title
JP5633764B2 (ja) 制御装置
US7971085B2 (en) Method and apparatus for supplying power, and display device
KR100653065B1 (ko) 전자기기 시스템 및 그 제어방법
TW200825911A (en) Plc
JP2012123673A (ja) 給電切替装置、給電切替装置制御方法、及び給電制御プログラム
US10962959B2 (en) Relay, control method, and non-transitory computer-readable recording medium for power supply control
US20070296714A1 (en) Display apparatus and control method thereof
JP2006245956A (ja) 通信機器用の接続装置
CN105718248A (zh) 片上系统和用于片上系统端口功能初始化的方法和装置
US9886075B2 (en) Three-way handshaking method and computer readable media
CN114008984B (zh) 计算机可读存储介质以及管理方法
JP2007079660A (ja) メモリカード用入出力装置及びその制御方法
KR101438341B1 (ko) 프로그래머블 컨트롤러 시스템
JP2006277733A (ja) プログラマブル・コントローラ・システム
US10147385B2 (en) Online gamma adjustment system of liquid crystal
JP4550754B2 (ja) データ書込制御装置
JP4509991B2 (ja) プログラマブル表示器、プログラムおよびそれを記録した記録媒体
JP2007164398A (ja) ロボット制御装置の制御方法及びロボット制御装置
KR100482815B1 (ko) Ｌｃｄ 모듈의 구동 시스템 및 방법
JP2008052619A (ja) 複数のロボット制御装置用電源装置からなる電源システム
KR920009755B1 (ko) Pos 터미널의 전원 원격 제어방법
TWI567562B (zh) 具有可擴充功能之驅動器
JP2005188803A (ja) 電気機器制御装置
JP2002220168A (ja) エレベータシステム
JP2007264754A (ja) 制御モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12754789

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013503440

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2012754789

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2012754789

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE