JPH01184503A - プログラマブル・コントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はビルディングブロック方式のプログラマブル・
コントローラに関し、更に詳述すれば電源モジュールの
適合性を調べる機能を有する新規なプログラマブル・コ
ントローラを提案するものである。

〔従来の技術〕

・プログラマブル・コントローラは使用者の用途に応じ
た数の入力端子、出力端子を備え得るように、所定数の
入力端子、出力端子を各備える入力モジュール、出力モ
ジュール複数を所定数範囲内で自由に接続できるように
構成したビルディングブロック方式のものがある。この
種のプログラマブル・コントローラでは電源もモジュー
ル化されている。これは入力モジ・エール、出力モジュ
ールの接続の個数、入力、出力の形Ｂ（入力信号の交直
の別、半導体出力か、リレー接点出力かの別等）によっ
て消費電力が異なるからであり、種々の容量のものが用
意されている。

従ってその選定゛には接続される入、出力モジュール数
等を考慮する必要がある。この選定は従来以下のように
して行われていた。いま第１θ図に示す如き構成のもの
を例にとってその選定方法を説明する。図示の構成は電
源モジュール９１、ＣＰｕモジュール９２、直流入力モ
ジュール９３ａ、９３ｂ　、交流入力モジュール９４ａ
、９４ｂ−リレー接点出力の出力モジェール９５ａ、９
５ｂ及び半導体出力の出力モジュール９６ａ、９６ｂか
らなる。

第１表はこれらモジュールの個数、各モジュールの消費
電流（所謂２次側回路の消費電流）、各千ジュールに外
付けされる回路（所謂１次側回路）の１回路当たりの消
費電流及びモジュール当たりの回路点数を表す。

第１表 ２次側回路の全消費電流Ｐは ｐｍｐ、＋ｐｚ　＋２Ｘｐ、＋２Ｘｐａ’＋２Ｘｐｓ＋
２Ｘｐ＆ として表される。これが電源モジュール９１がその供給
を負担すべき電流である。一方１次側の全消費電流Ｑは Ｑ＝　ｋ　（２ｘ３２Ｘ　ｑｓ　＋　２　ｘ１５ｘ　ｑ
４）＋　ｊ’　（２ｘｌ（ｉｘ　ｑｓ　＋　２　Ｘ３２
Ｘ　ｑ＆　）として表される。ここにｋ及びｌは夫々入
力使用効率、出力使用効率であり、各モジュールの全入
。

出力点数中の使用点数の割合を示し、最大値は１である
。

この１次側電流Ｑは外部電源によって供給される場合と
電源モジュール９１によって供給される場合とがある。

以上のようにしてＰ（又はＰとＱ）を計算し、それに見
合った容量の電源モジュールが選択される。

〔発明が解決しようとする課題〕

然るところこのようにして電源モジュールを決定してプ
ログラマブル・コントローラを購入した後の調整、試運
転の段階において、プログラマブル・コントローラを含
むシステムの仕様変更が行われる等の理由により使用モ
ジュールが増加すると電源モジュールの容量が不足する
こととなる。

このために運転中に電圧不足のためにリセットがかかっ
たり不安定動作、誤動作をすることがある。

また計算誤りのために電源モジュールの容量が不足する
こともあり、更には１次側、２次側両回路の電流を電源
モジュールに供給する場合はｋ。

ｌの選定が実際より低すぎた場合に電源モジュールの容
量が不足することになる。

このように従来は煩雑な計算を強いられ、また前述のよ
うに容量不足による動作不良を招来することがあった。

本発明は斯かる問題点を解決するためになされたもので
あり、自ら接続モジュールの消費電流情報を読取って所
要電流容量を計算し、これを表示し、或いは装備した電
流モジュールの適合性を判定するようになして、計算を
不要とし、また容量不足による問題点を解消したプログ
ラム・コントローラを提供することを目的とする。

〔課題を解決するための手段〕

本発明に係るプログラマブル・コントローラは、複数の
モジュールを接続して構成するビルディングブロック形
式のプログラマブル・コントローラにおいて、各モジュ
ールは自己を特定する自己特定情報を有し、また接続さ
れ得るモジュール夫々の消費電流に関する消費電流情報
と、前記自己特定情報を読出す手段と、読出した自己特
定情報及び消費電流情報に基づきその全体の消費電流を
算出する手段とを１又は複数のモジュールによって備え
ることを特徴とする。また入、出力モジュールの入、出
力回路側の、つまり前記１次側回路の消費電流の全体を
算出する手段をも備えることを他の特徴としている。

そしてこれらの算出値を表示するか、又は電源モジュー
ルの電源容量との比較をし、その適合性を判定する手段
を備える。

また１次側回路の消費電流を電源モジュール外から供給
する場合には１次側回路の消費電流を表示し、２次側回
路の消費電流については電源モジュールの電源容量の適
合性を判定する手段を備える。

〔作用〕

自己特定データと各モジュールの消費電流情報とにより
２次側回路或いは１次側回路の消費電流の全体を自動計
算し、これを表示し、或いは接続されている電源モジュ
ールの適合性を判定する。

（実施例〕 以下本発明をその実施例を示す図面に基づいて詳述する
。

第１図は本発明に係るプログラム・コントローラの全体
的構成を示す正面図であり、第１ベース７Ａに電源モジ
ュールＩＡ、　ＣＰＵモジュール１１人。

出力モジュール３．３・・・がそのスロットに装着され
ており、ベースに設けたバスに接続されている。

また第２ベース７Ｂに電源モジュールｌＢ１インターフ
ェースモジュール８、入、出力モジュール３゜３・・・
がそのスロットに装着され、これらもベースに設けたバ
スに接続されている０両ベース７＾、７Ｂの夫々に取付
けられたモジュール夫々のバスはまた各ベース？Ａ、７
Ｂに設けた拡張コネクタ９，９間を拡張ケーブルｌＯで
接続している。

第２図は本発明に係るプログラマブル・コントローラの
ＣＰｕモジュール２の要部を示すブロック図である。図
において２０はマイクロプロセッサによって構成される
ＣＰＵであり、内部バス１９を介してＲＡＭ　２２．２
８　、ＲＯＭ　２１．通信コントローラ２３及び入、出
力（Ｉｌｏ）コントローラ２４と接続されている。

ＲＯＭ　２１にはＣＰＩＪ　２０の動作制御プログラム
及び本発明のプログラマブル・コントローラを構成する
ために連結される可能性があるモジュールの仕様に関す
るカタログ情報を記憶している。　ＲＡＭ　２２はユー
ザプログラムメモリとして用いられる外、中間演算デー
タの記憶用として用いられ、またＲＡＭ２８は前記に、
　　ｊ！等のパラメータのデータを記憶する不揮発性の
メモリである。通信コントローラ２３は外部の周辺機器
との間での通信を制御する回路であり、ユーザプログラ
ムの書込、読出し、入力モジュールの状態のモニタ等を
前記周辺機器で行わせるために設けられる。Ｉ１０コン
トローラ２４は入、出力モジュールとのインターフェー
スであり、多数の入、出力モジュールの連結を可能とす
るよう駆動能力の高いドライバを備えており、ベース７
Ａのコネクタ９に連なるインターフェースバス２５を駆
動する。インターフェースバス２５はインターフェース
（Ｉ／Ｆ）回路２７に接続されている。インターフェー
ス回路２７はインターフェースバス２５上のデータを解
読し、これを自ベース７Ａの入、出力バス２６へ出力し
、また逆に入、出力バス２６からのデータを変換してＩ
１０コントローラ２４へ与える。

一般にインターフェースバス２５に乗せられる情報は大
きく、データの保全性を高めるために種々の工夫がなさ
れており、従ってこれを直接解読するために複雑な回路
を必要とするインターフェース回路２７はこの回路をベ
ース７Ａに取付けた複数の入、出力モジュール３．３・
・・に共通としているのである。

一方ベース７ＢにはＣＰｕモジュール２が設けられない
のでインターフェースモジュール８に同回路を設け、こ
れにインターフェースバス２５、拡張ケーブル１０を介
して入力されてきたデータを与え、これを解読した信号
をベース７Ｂに取付けた入、出力モジュール３．３・・
・に与える。

このインターフェース回路２７に連なる入、出力バス２
６に乗せられる信号について説明する。データバスＤＴ
に乗せられるデータは８ビツトである。

ＭＳＯ〜ＭＳＩＯはモジュール選択信号であり、ベース
７Ａ上の入、出力モジュール３．３・・・を特定する信
号である。１は続出要求信号、社は書込要求信号である
。更にＳｌ、Ｓ２はデータバスＤＴ上のデータの意味付
けをするステータス信号であり次のように定義されてい
る。即ち ５１＝０，５２＝０ではデータはＣＰＵ　２０が行う処
理内容を示すステータス情報 ５１＝０，５２＝１ではデータはベース、当ベース中の
モジュール特定データ Ｓ１＝　ｌ　、　Ｓ２＝　０ではデータはモジュール中
の回路番号を特定するユニットアドレス Ｓ１＝　１　、　Ｓ２−１ではデータは送受データその
もの 以上の信号内容はインターフェースモジュール８につい
ても同様である。

一方、インターフェースバス２５はデータバスＤＡＴＡ
（８ビツト）、及びステータス信号５ＴＡ１．５ＴＡ２
、読出要求信号ｎ、書込要求信号社のためのラインを備
えている。

第３図はインターフェース回路２７の構成を示している
。

インターフェースモジュール８の構成も同様である。

データバスＤＡＴＡとデータバスＤＴとはデータバッフ
ァ３０、内部バス（８ビツト）３６及びデータバッファ
３３を介して連なっている。３１は信号バッファであり
、ステータス信号５ＴＡＩ、５ＴＡ２及び読出要求信号
ｌ、書込要求信号訂を人力し、ステータス信号５ＴＡ１
．５ＴＡ２はこれをデコーダ３２へ与えると共に前述の
内容のステータス信号Ｓｌ、Ｓ２として出力させる。

３４はベースアドレス選択スイッチであり、使用ベース
ごとに異なる値を設定する。例では８とおりのアドレス
選択を可能としており、選択に応じた４ビツトのアドレ
ス信号を一致回路３５へ出力する、−数回路３５には内
部バス３６の上位４ビツトが入力されており、両人力が
一致した場合はこのインターフェース回路２７、又はイ
ンターフェースモジュール８を装着しであるベースが選
択されているとしてその出力を信号線４３によりラッチ
付のデコーダ３７へ与える。

デコーダ３７は５１＝０，５２＝１の場合において一致
回路３５から前記信号を与えられると内部バス３６の下
位４ビツトをラッチし、これをデコードしてそのベース
の何れのモジュールが選択されたかを示す信号ＭＳＯ，
？ＩＳ１・・・ＭＳＩＯを出力する。

貼０〜貼７は８スロツトを有するベース７Ｂの各スロッ
トに対応する選択信号である。貼８はそのベースが選択
されたことを表す。また、ＭＳＩＯは電源スロット　（
電源モジュール装着用スロット）、更に信号貼９はＣＰ
Ｕモジュール２又はインターフェースモジュール８を夫
々特定する信号である。

５１＝Ｓ２＝０の場合のデコーダ３２出力及びバッファ
３１出力によって作動するラッチ付デコーダ３８は内部
バス３６からのステータス情報をラッチし、デコードし
てＣＰＵ　２０からの要求を解析する。

このデコーダ３８からモジュールコード要求信号ＭＣＲ
が発生され、しかもこのモジュールが選択されている信
号（第３図はＣＰＵモジュール２内のインターフェース
回路２７を示すので鮎９となっているがオンしており、
更に読出要求信号■に応じてバッファ３１から出力され
る続出信号１が与えられたタイミングでコード発生器３
９は後述するモジュール特性コードをデータバスＤＴへ
出力する。

第４図は入、出力モジュール３の要部を示すブロック図
である。データバスＤＴはデータバッファ５０に接続さ
れ、ステータス信号Ｓｌ、　Ｓ２の信号線はデコーダ５
２に接続されている。前記デコーダ３７の鮎０〜旧７信
号（Ｂで表す）及び続出要求信号、書込要求信号は制御
回路５１に与えられる。

デコーダ５２は前述のようにデータバスＤＴ上のデータ
の性格を示すステータス信号Ｓｌ、Ｓ２をデコードし、
これらが共に０である場合には、ステータス情報信号Ｓ
ｔＳをラッチ付のデコーダ５６へ出力する。デコーダ５
６はデータバッファ５０に連なる内部バス５８から与え
られたデータを書込要求信号灯（制御回路５１を介して
与えられる）に同期してラッチし、またそれをデコード
してＣＰｏ　２０からの処理要求を解析する。デコーダ
５６によりコード要求信号ＣＲ９が出力された場合はこ
れが入力されたコード発生器５５は読出要求信号ＲＤ　
（制御回路５１を介して与えられる）に同期して内部バ
ス５８上へここに予め設定されているコード、つまり前
記自己特定情報たる特性コードを出力する。

その他５３はアドレスラッチ、５４は複数点数を備えた
入、出力（Ｉｌｏ）回路である。

而して次に本発明の要部について説明する。

第５図は本発明のプログラマブル・コントローラの動作
の概略フローチャートである。初期化処理のあと電源モ
ジュールＩＡ等の適合性を判定するシステム診断を行う
。このシステム診断の段階では消費電力は少なく、電源
モジュールの容量以上のモジュールが装着されていたと
してもその処理に支障を来すことはない。

システム診断に次いで入、出力（Ｉｌｏ）モジュール３
の診断を行い、その後、プログラマブル・コントローラ
としての機能、即ち入、出力（Ｉｌｏ）の転送、シーケ
ンス命令の実行処理内部処理を選択実行する。

第６図はシステム診断ルーチンのフローチャートである
。このルーチンはまず、各モジュールの夫々を特定する
情報、つまり前記コード発生器３９゜５５が出力するモ
ジュール特性コードを各ベース７Ａ。

７Ｂの各スロットごとに読取ってシステム構成を調べて
特性コードテーブル（第７図）を作成し、次にこの特性
コードテーブルと予め入力しであるパラメータテーブル
（第８図）及びカタログテーブル（第９図）とを基に、
各ベース７Ａ、７Ｂごとに消費電流を計算し、これを各
ベース７＾、７Ｂに設けである電源モジュールＩＡ、　
１Ｂの電源容量と比較し、その適合性を判定する。

以下詳しく説明する。まずＣＰＵモジュール２のＣＰＵ
　２１はＲＯＭ　２１の内容に従い特性コード読取用の
ステータスを送出すべくｉ１０コントローラ２４にデ−
夕を送出する（ステップｌ）。このデータはインターフ
ェースバス２５、拡張ケーブル１０を介してベース７Ｂ
に装着されたインターフェースモジュール８に与えられ
、またインターフェース回路２７に与えられ、これらイ
ンターフェースモジュール８又はインターフェース回路
２７からＩ１０バス２６を介して一一ス７Ｂ又は７Ａに
装着されたモジュー゛ル（電源モジュールＩＡ、１Ｂを
含む）に与えられる。

このときのステータス信号５ＴＡＩ、５ＴＡ２は５ｔ−
Ｏ。

５２＝０となす信号である。またデータバスＤＴ上には
ＣＰｕから各モジュールに対して特性コード読取り要求
を表す信号が出力され、一方、各モジュールではラッチ
付のデコーダ３８．５６にこれを書込要求信号社に同期
して書込む、デコーダ３８．５６はこのラッチデータを
デコードしてそれが特性コード読取り要求であることを
検知し、特性コード発生器３９．５５をアクティブにす
る。

次にＣＰＵ　２０はベースの番号Ｂ＝０、スロット番号
Ｓ＝０を初期値とし、ベース番号を７まで、スロット番
号をｌＯまで変更して対応ベース、スロットのモジュー
ルの特性コード発生器３９．５５出力、つまり特性コー
ドを読取り、これをＲＡＭ　２２内の特性コードテーブ
ルのｎ−０の欄から順次書込む。

スロット番号Ｓをインクリメントする都度特性コードを
書込むべき特性コードテーブルの欄の番号ｎもインクリ
メントされる（ステップ２〜９）。

特性コードを読出すべきモジュールを特定するためにＣ
ＰＵ　２０から信号を出力する際には、５１＝０゜３２
−１とすべき信号５ＴＡＩ、５ＴＡ２を出力し、データ
バスＯＴ上には上位４ビツトにベース番号Ｂのデータ、
下位４ビツトにスロット番号のデータＳを出力する。

インターフェースモジュール８では自ベースのベース番
号を示すスイッチ３４出力とデータバスの上位４ビツト
で示されるベース番号Ｂとを比較し、自ベースが選択さ
れた場合はデコーダ３７にスロット番号Ｓを示す信号を
ラッチさせ、これをデコードさせる。

例えば、ベース番号Ｂ＝Ｏ、スロット番号Ｓ−０の場合
、デコーダ３７出力は旧Ｏがアクティブになり、スロッ
ト０に実装されたモジュールは特性コードを続出要求信
号ｎに同期して特性コードを出力する。

特性コードはデータバスＤＡＴＡを介して入、出力コン
トローラ２４に受信され、ＣＰＵ　２０が特性テーブル
のｎ−Ｑの欄に書込む、なお存在しないベース番号、モ
ジュールが装着されていないスロット番　号の場合に対
処するため該当部分のデータバスを抵抗でプルアップし
ておく、これにより読込んだデータはＦＦ工となり、読
込んだコードがＦＦ、であるか否かでモジュール装着の
有無が判明する。第７図はこのようにして作成される特
性コードテーブルの一例を示している。

なお、ＣＰｕモジュール２においても同様の処理手順で
自らの特性コードを読取るためにコード発生器３９を設
けている。

次にｎ＝ｏ、ｘ−０（ステップ１０）とし、またＰ＝０
．Ｑ＝０　（ステップ１１）とし、消費電流の計算を行
う。

第９図に示すカタログテーブルはＲＯＭ　２１に用意さ
れており、このプログラマブル・コントローラに組込む
ことがある各種のモジュールについての種々の情報を有
しており、１種類のモジュールにつき１つ割当てられる
特性コード１点につき６４ワードのデータエリアが用意
されており、各特性コードにつき、つまり１種のモジュ
ールにつき、入力点数Ｎ１、出力点数ＮＯ１入力１次側
回路１点の消費電流ｑｉ、出力１次側回路１点毎の消費
電流ｑ０．２次側回路の消費電流Ｐ更には１次側電源容
量ＵＱ及び２次側電源容１ｉＵＰこれらは電源モジュー
ルについてのみ）のように順にモジュールごとの特性デ
ータが書込まれている。

更に本発明とは無関係の情報、即ち、モジュール型式、
モジュール名称１剖込機能の有無１診断機能の有無及び
診断項目１入、出力フイルター時定数、メールボックス
の有無等のデータが書込まれている。

一方第８図に例示するパラメータデープルは前出のに、
　　Ｉｌを記憶させておくテーブルであり、不揮発性Ｒ
ＩＶ　２８上に作成されており、通信コントロ−ラ２３
を通じて図示しない周辺装置から予め入力されて作成さ
れる。

なお周辺装置からの入力がある前の初期値はすべて１．
０としてあり、周辺装置からの入力による設定がない限
り、入、出力が１．０−１００χの使用状態を想定して
の電源容量の適合性の判定を行うようにしている。

さてＣＰＵはまず特性テーブルのｎの欄の特性コードＡ
を読み（ステップ１２）、特性コードＡに対して用意さ
れているカタログテーブルの上のデータを読出す、これ
はカタログテーブルの先頭アドレス＋６４×Ａを先頭ア
ドレスとする６４バイトのデータを読出し対米とするこ
とで行われ、読出したデータをＮ６　、Ｎｏ　、ｑ！　
、ｑｏ　、Ｐとする。

更にパラメータテーブルにより、その先頭アドレス＋２
×ｎＨを先頭アドレスとしてデータ２つを読出し、一方
を入力の使用効率係数にゑ、他方を出力の使用効率係数
に、とする（ステップ１３）。

ここにに、、に、は夫々前述のに、　　Ｉｌに相当する
。

消費電流計算はこのようにした上で各モジュールの電流
を累算することで行われる。即ち２次側回路については Ｐ■ｐ＋Ｐ また１次側回路については Ｑ＝　　（Ｎ　盈　×　ｑ五　×　ｋ　十　Ｎ、　×　
ｑ、　×　ｌ）　＋Ｑとなる（ステップ１４）。

以上の累算はベースごと、換言すれば１つの電源モジュ
ールが給電する範囲ごとに行う。

ステップ１５．１６は１ベース内の累算回数を示すＸの
更新であり、Ｘが１０となるまではｎをインクリメント
して（ステップ２４）　、ｘ−１０となるまで行う。

而してｘ＝１１となり、つまり１つのベースの全スロッ
トについてのＰ、　Ｑを算出し終えた場合は特性コード
テーブルからｎ欄（このときｎ＝１０）のコードＡを読
み、カタログ先頭アドレス＋６４×Ａ＋５のアドレスか
らデータを読みこれをｕｐ、　ｕＱとする　（ステップ
１７）。

予め電源モジュールＩＡ、　ＩＢの装着位置をｎ”１０
の倍数となるようにしておきまたカタログテーブルの各
モジュールの６番目からのデータをＵＰ、ＵＱとしてお
くことで上記ステップ１７の処理で電源モジュールの２
次側回路の容量ｕｐ、　を次側回路の容量１１Ｇが読出
せることになる。

そしてこれをＰ、Ｑと比較し、Ｐ、Ｑが夫々ＵＰ。

ｔｌＱより大である場合は電源不適合を示すＮＧフラグ
をセットする（ステップ１８．１９．２３）　。

そしてｘ＝０とし、ｎをインクリメントする（ステップ
２０．２１）、そしてｘ＝１１となったところでＰ＝Ｏ
，Ｑ＝Ｏとして（ステップ１１）次ベースについての計
算、比較を同様に行う、ｎ＝６４になると（ステップ２
２）一連の処理を終了する。

以上の処理の終了後ＮＧフラグのセット／リセットを調
べ、これがセットされている場合は適合の表示を行うか
、又はプログラマブル・コントローラとしての運転を行
わせないようにする。

また上述の実施例では電源モジュールで２次側。

１次側双方の給電を行うこととしたが、電源モジュール
が２次側だけの給電を行うものにも本発明は適用できる
。この場合１次側回路についてはその消費電力Ｑ自体を
表示するように構成してもよい。

なお前述の実施例ではＣＰｕモジュールによって演算を
行わせることとしたが、電源モジュールにインテリジェ
ント機能を有せしめて演算処理の一部又は全部を行わせ
ることとしてもよい。

またパーソナルコンピュータに第７．８．９図に示す如
きテーブルを用意しておき、Ｐ、Ｑを計算するプログラ
ムを実行するようにする場合はプログラマブル・コント
ローラそれ自体に依らず電源の適合性を判定できる。即
ちビルディングブロック形式のプログラマブル・コント
ローラの電源モジュール選択に際し、或いは仕様変更に
際しその適合性をプログラマブル・コントローラなしに
行えるのである。

〔効果〕

以上の如き本発明による場合はシステムの電源モジュー
ルの適合性を自動的に判定でき、煩雑な計算作業から解
放され、また計算誤り、不適切なパラメータ設定による
誤動作、動作不良も生じない。

またシステム変更の場合にも直ちに電源モジュールの適
合性を知ることができる。更に１次側回路へは電源モジ
ュールから給電しない場合にもその全消費電流を算出す
ることで別途用意すべき電源装置の選択を容易、且つ適
正に行うことができる等、本発明は優れた効果を奏する
。

【図面の簡単な説明】

第１図は本発明のプログラマブル・コントローラの略示
正面図、第２図はＣＰυＰｕュールの構成を示すブロッ
ク図、第３図はインターフェース回路の構成図、第４図
は入、出力モジュールの要部を略示するブロック図、第
５図は本発明のプログラマブル・コントローラの動作の
フローチャート、第６図は診断ルーチンのフローチャー
ト、第７図は特性コードテーブルの概念図、第８図はパ
ラメータテーブルの概念図、第９図はカタログテーブル
の概念図、第１Ｏ図はビルディングブロック方式の説明
図である。 ＩＡ、　ＩＢ・・・電源モジュール　２・・・ＣＰｕモ
ジュール３・・・入、出力モジュール　２０・・・ＣＰ
Ｕ　　２５・・・ＲＯＭ２２．２８　　・・・ＲＡＭ 特　許　出願人　　光洋電子工業株式会社代理人　弁理
士　　河　　野　　登　　失策　　１　　図 第　２　　図 策　ｌＯ図 カタログテーブル 第　９　図

Claims (1)

1. 【特許請求の範囲】 １、複数のモジュールを接続して構成するビルディング
   ブロック形式のプログラマブル・コントローラにおいて
   、各モジュールは自己を特定する自己特定情報を有し、
   また接続され得るモジュール夫々の消費電流に関する消
   費電流情報と、前記自己特定情報を読出す手段と、読出
   した自己特定情報及び消費電流情報に基づきその全体の
   消費電流を算出する手段とを１又は複数のモジュールに
   よって備えることを特徴とするプログラマブル・コント
   ローラ。 ２、前記全体の消費電流の算出値を表示する手段を有す
   る請求項１記載のプログラマブル・コントローラ。 ３、前記複数のモジュールはこれらに給電する電源モジ
   ュールを含み、また該電源モジュールの電源容量情報を
   有し、前記全体の消費電流の算出値と前記電源モジュー
   ルの電源容量との比較をして電源モジュールの適合性を
   判定する手段を有するモジュールを備える請求項１記載
   のプログラマブル・コントローラ。 ４、入力モジュール及び出力モジュールを含む複数のモ
   ジュールを接続して構成するビルディングブロック形式
   のプログラマブル・コントローラにおいて、各モジュー
   ルは自己を特定する自己特定情報を有し、また接続され
   得るモジュール夫々の内部消費電流に関する第１消費電
   流の情報並びに前記入、出力モジュールの入、出力回路
   点数情報及び１入、出力回路当りの消費電流である第２
   消費電流の情報と、前記自己特定情報を読出す手段と、
   読出した自己特定情報並びに第１、第２消費電流情報及
   び入、出力回路点数情報に基づき第１消費電流及び第２
   消費電流についての全体の消費電流を算出する手段とを
   １又は複数のモジュールによって備えることを特徴とす
   るプログラマブル・コントローラ。 ５、前記全体の消費電流の算出値を表示する手段を有す
   る請求項４記載のプログラマブル・コントローラ。 ６、前記複数のモジュールはこれらに給電する電源モジ
   ュールを含み、また該電源モジュールの電源容量情報を
   有し、前記全体の消費電流の算出値と前記電源モジュー
   ルの電源容量との比較をして電源モジュールの適合性を
   判定する手段を有するモジュールを備える請求項４記載
   のプログラマブル・コントローラ。 ７、入力モジュール及び出力モジュールを含む複数のモ
   ジュール及びこれらの内部消費電流を供給する電源モジ
   ュールを接続して構成するビルディングブロック形式の
   プログラマブル・コントローラにおいて、各モジュール
   は自己を特定する自己特定情報を有し、また接続され得
   るモジュール夫々の内部消費電流に関する第１消費電流
   の情報並びに前記入、出力モジュールの入、出力回路点
   数情報及び１入、出力回路当りの消費電流である第２消
   費電流の情報と、前記自己特定情報を読出す手段と、読
   出した自己特定情報及び第１消費電流情報によりその全
   体の内部消費電流を算出する手段と、この算出値と前記
   電源モジュールの電源容量との比較をし、電源モジュー
   ルの適合性を判定する手段と、読出した自己特定情報並
   びに入、出力回路点数情報及び第２消費電流情報により
   、入、出力回路全体の消費電流を算出する手段と、この
   算出値を表示する手段とを１又は複数のモジュールによ
   って備えることを特徴とするプログラマブル・コントロ
   ーラ。