JPH01184503A - プログラマブル・コントローラ - Google Patents
プログラマブル・コントローラInfo
- Publication number
- JPH01184503A JPH01184503A JP63010405A JP1040588A JPH01184503A JP H01184503 A JPH01184503 A JP H01184503A JP 63010405 A JP63010405 A JP 63010405A JP 1040588 A JP1040588 A JP 1040588A JP H01184503 A JPH01184503 A JP H01184503A
- Authority
- JP
- Japan
- Prior art keywords
- module
- current consumption
- information
- power supply
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007547 defect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 238000003745 diagnosis Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000035508 accumulation Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241000861915 Plecoglossus Species 0.000 description 1
- 241000861914 Plecoglossus altivelis Species 0.000 description 1
- 238000011888 autopsy Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Power Sources (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はビルディングブロック方式のプログラマブル・
コントローラに関し、更に詳述すれば電源モジュールの
適合性を調べる機能を有する新規なプログラマブル・コ
ントローラを提案するものである。
コントローラに関し、更に詳述すれば電源モジュールの
適合性を調べる機能を有する新規なプログラマブル・コ
ントローラを提案するものである。
・プログラマブル・コントローラは使用者の用途に応じ
た数の入力端子、出力端子を備え得るように、所定数の
入力端子、出力端子を各備える入力モジュール、出力モ
ジュール複数を所定数範囲内で自由に接続できるように
構成したビルディングブロック方式のものがある。この
種のプログラマブル・コントローラでは電源もモジュー
ル化されている。これは入力モジ・エール、出力モジュ
ールの接続の個数、入力、出力の形B(入力信号の交直
の別、半導体出力か、リレー接点出力かの別等)によっ
て消費電力が異なるからであり、種々の容量のものが用
意されている。
た数の入力端子、出力端子を備え得るように、所定数の
入力端子、出力端子を各備える入力モジュール、出力モ
ジュール複数を所定数範囲内で自由に接続できるように
構成したビルディングブロック方式のものがある。この
種のプログラマブル・コントローラでは電源もモジュー
ル化されている。これは入力モジ・エール、出力モジュ
ールの接続の個数、入力、出力の形B(入力信号の交直
の別、半導体出力か、リレー接点出力かの別等)によっ
て消費電力が異なるからであり、種々の容量のものが用
意されている。
従ってその選定゛には接続される入、出力モジュール数
等を考慮する必要がある。この選定は従来以下のように
して行われていた。いま第1θ図に示す如き構成のもの
を例にとってその選定方法を説明する。図示の構成は電
源モジュール91、CPuモジュール92、直流入力モ
ジュール93a、93b 、交流入力モジュール94a
、94b−リレー接点出力の出力モジェール95a、9
5b及び半導体出力の出力モジュール96a、96bか
らなる。
等を考慮する必要がある。この選定は従来以下のように
して行われていた。いま第1θ図に示す如き構成のもの
を例にとってその選定方法を説明する。図示の構成は電
源モジュール91、CPuモジュール92、直流入力モ
ジュール93a、93b 、交流入力モジュール94a
、94b−リレー接点出力の出力モジェール95a、9
5b及び半導体出力の出力モジュール96a、96bか
らなる。
第1表はこれらモジュールの個数、各モジュールの消費
電流(所謂2次側回路の消費電流)、各千ジュールに外
付けされる回路(所謂1次側回路)の1回路当たりの消
費電流及びモジュール当たりの回路点数を表す。
電流(所謂2次側回路の消費電流)、各千ジュールに外
付けされる回路(所謂1次側回路)の1回路当たりの消
費電流及びモジュール当たりの回路点数を表す。
第1表
2次側回路の全消費電流Pは
pmp、+pz +2Xp、+2Xpa’+2Xps+
2Xp& として表される。これが電源モジュール91がその供給
を負担すべき電流である。一方1次側の全消費電流Qは Q= k (2x32X qs + 2 x15x q
4)+ j’ (2xl(ix qs + 2 X32
X q& )として表される。ここにk及びlは夫々入
力使用効率、出力使用効率であり、各モジュールの全入
。
2Xp& として表される。これが電源モジュール91がその供給
を負担すべき電流である。一方1次側の全消費電流Qは Q= k (2x32X qs + 2 x15x q
4)+ j’ (2xl(ix qs + 2 X32
X q& )として表される。ここにk及びlは夫々入
力使用効率、出力使用効率であり、各モジュールの全入
。
出力点数中の使用点数の割合を示し、最大値は1である
。
。
この1次側電流Qは外部電源によって供給される場合と
電源モジュール91によって供給される場合とがある。
電源モジュール91によって供給される場合とがある。
以上のようにしてP(又はPとQ)を計算し、それに見
合った容量の電源モジュールが選択される。
合った容量の電源モジュールが選択される。
然るところこのようにして電源モジュールを決定してプ
ログラマブル・コントローラを購入した後の調整、試運
転の段階において、プログラマブル・コントローラを含
むシステムの仕様変更が行われる等の理由により使用モ
ジュールが増加すると電源モジュールの容量が不足する
こととなる。
ログラマブル・コントローラを購入した後の調整、試運
転の段階において、プログラマブル・コントローラを含
むシステムの仕様変更が行われる等の理由により使用モ
ジュールが増加すると電源モジュールの容量が不足する
こととなる。
このために運転中に電圧不足のためにリセットがかかっ
たり不安定動作、誤動作をすることがある。
たり不安定動作、誤動作をすることがある。
また計算誤りのために電源モジュールの容量が不足する
こともあり、更には1次側、2次側両回路の電流を電源
モジュールに供給する場合はk。
こともあり、更には1次側、2次側両回路の電流を電源
モジュールに供給する場合はk。
lの選定が実際より低すぎた場合に電源モジュールの容
量が不足することになる。
量が不足することになる。
このように従来は煩雑な計算を強いられ、また前述のよ
うに容量不足による動作不良を招来することがあった。
うに容量不足による動作不良を招来することがあった。
本発明は斯かる問題点を解決するためになされたもので
あり、自ら接続モジュールの消費電流情報を読取って所
要電流容量を計算し、これを表示し、或いは装備した電
流モジュールの適合性を判定するようになして、計算を
不要とし、また容量不足による問題点を解消したプログ
ラム・コントローラを提供することを目的とする。
あり、自ら接続モジュールの消費電流情報を読取って所
要電流容量を計算し、これを表示し、或いは装備した電
流モジュールの適合性を判定するようになして、計算を
不要とし、また容量不足による問題点を解消したプログ
ラム・コントローラを提供することを目的とする。
本発明に係るプログラマブル・コントローラは、複数の
モジュールを接続して構成するビルディングブロック形
式のプログラマブル・コントローラにおいて、各モジュ
ールは自己を特定する自己特定情報を有し、また接続さ
れ得るモジュール夫々の消費電流に関する消費電流情報
と、前記自己特定情報を読出す手段と、読出した自己特
定情報及び消費電流情報に基づきその全体の消費電流を
算出する手段とを1又は複数のモジュールによって備え
ることを特徴とする。また入、出力モジュールの入、出
力回路側の、つまり前記1次側回路の消費電流の全体を
算出する手段をも備えることを他の特徴としている。
モジュールを接続して構成するビルディングブロック形
式のプログラマブル・コントローラにおいて、各モジュ
ールは自己を特定する自己特定情報を有し、また接続さ
れ得るモジュール夫々の消費電流に関する消費電流情報
と、前記自己特定情報を読出す手段と、読出した自己特
定情報及び消費電流情報に基づきその全体の消費電流を
算出する手段とを1又は複数のモジュールによって備え
ることを特徴とする。また入、出力モジュールの入、出
力回路側の、つまり前記1次側回路の消費電流の全体を
算出する手段をも備えることを他の特徴としている。
そしてこれらの算出値を表示するか、又は電源モジュー
ルの電源容量との比較をし、その適合性を判定する手段
を備える。
ルの電源容量との比較をし、その適合性を判定する手段
を備える。
また1次側回路の消費電流を電源モジュール外から供給
する場合には1次側回路の消費電流を表示し、2次側回
路の消費電流については電源モジュールの電源容量の適
合性を判定する手段を備える。
する場合には1次側回路の消費電流を表示し、2次側回
路の消費電流については電源モジュールの電源容量の適
合性を判定する手段を備える。
自己特定データと各モジュールの消費電流情報とにより
2次側回路或いは1次側回路の消費電流の全体を自動計
算し、これを表示し、或いは接続されている電源モジュ
ールの適合性を判定する。
2次側回路或いは1次側回路の消費電流の全体を自動計
算し、これを表示し、或いは接続されている電源モジュ
ールの適合性を判定する。
(実施例〕
以下本発明をその実施例を示す図面に基づいて詳述する
。
。
第1図は本発明に係るプログラム・コントローラの全体
的構成を示す正面図であり、第1ベース7Aに電源モジ
ュールIA、 CPUモジュール11人。
的構成を示す正面図であり、第1ベース7Aに電源モジ
ュールIA、 CPUモジュール11人。
出力モジュール3.3・・・がそのスロットに装着され
ており、ベースに設けたバスに接続されている。
ており、ベースに設けたバスに接続されている。
また第2ベース7Bに電源モジュールlB1インターフ
ェースモジュール8、入、出力モジュール3゜3・・・
がそのスロットに装着され、これらもベースに設けたバ
スに接続されている0両ベース7^、7Bの夫々に取付
けられたモジュール夫々のバスはまた各ベース?A、7
Bに設けた拡張コネクタ9,9間を拡張ケーブルlOで
接続している。
ェースモジュール8、入、出力モジュール3゜3・・・
がそのスロットに装着され、これらもベースに設けたバ
スに接続されている0両ベース7^、7Bの夫々に取付
けられたモジュール夫々のバスはまた各ベース?A、7
Bに設けた拡張コネクタ9,9間を拡張ケーブルlOで
接続している。
第2図は本発明に係るプログラマブル・コントローラの
CPuモジュール2の要部を示すブロック図である。図
において20はマイクロプロセッサによって構成される
CPUであり、内部バス19を介してRAM 22.2
8 、ROM 21.通信コントローラ23及び入、出
力(Ilo)コントローラ24と接続されている。
CPuモジュール2の要部を示すブロック図である。図
において20はマイクロプロセッサによって構成される
CPUであり、内部バス19を介してRAM 22.2
8 、ROM 21.通信コントローラ23及び入、出
力(Ilo)コントローラ24と接続されている。
ROM 21にはCPIJ 20の動作制御プログラム
及び本発明のプログラマブル・コントローラを構成する
ために連結される可能性があるモジュールの仕様に関す
るカタログ情報を記憶している。 RAM 22はユー
ザプログラムメモリとして用いられる外、中間演算デー
タの記憶用として用いられ、またRAM28は前記に、
j!等のパラメータのデータを記憶する不揮発性の
メモリである。通信コントローラ23は外部の周辺機器
との間での通信を制御する回路であり、ユーザプログラ
ムの書込、読出し、入力モジュールの状態のモニタ等を
前記周辺機器で行わせるために設けられる。I10コン
トローラ24は入、出力モジュールとのインターフェー
スであり、多数の入、出力モジュールの連結を可能とす
るよう駆動能力の高いドライバを備えており、ベース7
Aのコネクタ9に連なるインターフェースバス25を駆
動する。インターフェースバス25はインターフェース
(I/F)回路27に接続されている。インターフェー
ス回路27はインターフェースバス25上のデータを解
読し、これを自ベース7Aの入、出力バス26へ出力し
、また逆に入、出力バス26からのデータを変換してI
10コントローラ24へ与える。
及び本発明のプログラマブル・コントローラを構成する
ために連結される可能性があるモジュールの仕様に関す
るカタログ情報を記憶している。 RAM 22はユー
ザプログラムメモリとして用いられる外、中間演算デー
タの記憶用として用いられ、またRAM28は前記に、
j!等のパラメータのデータを記憶する不揮発性の
メモリである。通信コントローラ23は外部の周辺機器
との間での通信を制御する回路であり、ユーザプログラ
ムの書込、読出し、入力モジュールの状態のモニタ等を
前記周辺機器で行わせるために設けられる。I10コン
トローラ24は入、出力モジュールとのインターフェー
スであり、多数の入、出力モジュールの連結を可能とす
るよう駆動能力の高いドライバを備えており、ベース7
Aのコネクタ9に連なるインターフェースバス25を駆
動する。インターフェースバス25はインターフェース
(I/F)回路27に接続されている。インターフェー
ス回路27はインターフェースバス25上のデータを解
読し、これを自ベース7Aの入、出力バス26へ出力し
、また逆に入、出力バス26からのデータを変換してI
10コントローラ24へ与える。
一般にインターフェースバス25に乗せられる情報は大
きく、データの保全性を高めるために種々の工夫がなさ
れており、従ってこれを直接解読するために複雑な回路
を必要とするインターフェース回路27はこの回路をベ
ース7Aに取付けた複数の入、出力モジュール3.3・
・・に共通としているのである。
きく、データの保全性を高めるために種々の工夫がなさ
れており、従ってこれを直接解読するために複雑な回路
を必要とするインターフェース回路27はこの回路をベ
ース7Aに取付けた複数の入、出力モジュール3.3・
・・に共通としているのである。
一方ベース7BにはCPuモジュール2が設けられない
のでインターフェースモジュール8に同回路を設け、こ
れにインターフェースバス25、拡張ケーブル10を介
して入力されてきたデータを与え、これを解読した信号
をベース7Bに取付けた入、出力モジュール3.3・・
・に与える。
のでインターフェースモジュール8に同回路を設け、こ
れにインターフェースバス25、拡張ケーブル10を介
して入力されてきたデータを与え、これを解読した信号
をベース7Bに取付けた入、出力モジュール3.3・・
・に与える。
このインターフェース回路27に連なる入、出力バス2
6に乗せられる信号について説明する。データバスDT
に乗せられるデータは8ビツトである。
6に乗せられる信号について説明する。データバスDT
に乗せられるデータは8ビツトである。
MSO〜MSIOはモジュール選択信号であり、ベース
7A上の入、出力モジュール3.3・・・を特定する信
号である。1は続出要求信号、社は書込要求信号である
。更にSl、S2はデータバスDT上のデータの意味付
けをするステータス信号であり次のように定義されてい
る。即ち 51=0,52=0ではデータはCPU 20が行う処
理内容を示すステータス情報 51=0,52=1ではデータはベース、当ベース中の
モジュール特定データ S1= l 、 S2= 0ではデータはモジュール中
の回路番号を特定するユニットアドレス S1= 1 、 S2−1ではデータは送受データその
もの 以上の信号内容はインターフェースモジュール8につい
ても同様である。
7A上の入、出力モジュール3.3・・・を特定する信
号である。1は続出要求信号、社は書込要求信号である
。更にSl、S2はデータバスDT上のデータの意味付
けをするステータス信号であり次のように定義されてい
る。即ち 51=0,52=0ではデータはCPU 20が行う処
理内容を示すステータス情報 51=0,52=1ではデータはベース、当ベース中の
モジュール特定データ S1= l 、 S2= 0ではデータはモジュール中
の回路番号を特定するユニットアドレス S1= 1 、 S2−1ではデータは送受データその
もの 以上の信号内容はインターフェースモジュール8につい
ても同様である。
一方、インターフェースバス25はデータバスDATA
(8ビツト)、及びステータス信号5TA1.5TA2
、読出要求信号n、書込要求信号社のためのラインを備
えている。
(8ビツト)、及びステータス信号5TA1.5TA2
、読出要求信号n、書込要求信号社のためのラインを備
えている。
第3図はインターフェース回路27の構成を示している
。
。
インターフェースモジュール8の構成も同様である。
データバスDATAとデータバスDTとはデータバッフ
ァ30、内部バス(8ビツト)36及びデータバッファ
33を介して連なっている。31は信号バッファであり
、ステータス信号5TAI、5TA2及び読出要求信号
l、書込要求信号訂を人力し、ステータス信号5TA1
.5TA2はこれをデコーダ32へ与えると共に前述の
内容のステータス信号Sl、S2として出力させる。
ァ30、内部バス(8ビツト)36及びデータバッファ
33を介して連なっている。31は信号バッファであり
、ステータス信号5TAI、5TA2及び読出要求信号
l、書込要求信号訂を人力し、ステータス信号5TA1
.5TA2はこれをデコーダ32へ与えると共に前述の
内容のステータス信号Sl、S2として出力させる。
34はベースアドレス選択スイッチであり、使用ベース
ごとに異なる値を設定する。例では8とおりのアドレス
選択を可能としており、選択に応じた4ビツトのアドレ
ス信号を一致回路35へ出力する、−数回路35には内
部バス36の上位4ビツトが入力されており、両人力が
一致した場合はこのインターフェース回路27、又はイ
ンターフェースモジュール8を装着しであるベースが選
択されているとしてその出力を信号線43によりラッチ
付のデコーダ37へ与える。
ごとに異なる値を設定する。例では8とおりのアドレス
選択を可能としており、選択に応じた4ビツトのアドレ
ス信号を一致回路35へ出力する、−数回路35には内
部バス36の上位4ビツトが入力されており、両人力が
一致した場合はこのインターフェース回路27、又はイ
ンターフェースモジュール8を装着しであるベースが選
択されているとしてその出力を信号線43によりラッチ
付のデコーダ37へ与える。
デコーダ37は51=0,52=1の場合において一致
回路35から前記信号を与えられると内部バス36の下
位4ビツトをラッチし、これをデコードしてそのベース
の何れのモジュールが選択されたかを示す信号MSO,
?IS1・・・MSIOを出力する。
回路35から前記信号を与えられると内部バス36の下
位4ビツトをラッチし、これをデコードしてそのベース
の何れのモジュールが選択されたかを示す信号MSO,
?IS1・・・MSIOを出力する。
貼0〜貼7は8スロツトを有するベース7Bの各スロッ
トに対応する選択信号である。貼8はそのベースが選択
されたことを表す。また、MSIOは電源スロット (
電源モジュール装着用スロット)、更に信号貼9はCP
Uモジュール2又はインターフェースモジュール8を夫
々特定する信号である。
トに対応する選択信号である。貼8はそのベースが選択
されたことを表す。また、MSIOは電源スロット (
電源モジュール装着用スロット)、更に信号貼9はCP
Uモジュール2又はインターフェースモジュール8を夫
々特定する信号である。
51=S2=0の場合のデコーダ32出力及びバッファ
31出力によって作動するラッチ付デコーダ38は内部
バス36からのステータス情報をラッチし、デコードし
てCPU 20からの要求を解析する。
31出力によって作動するラッチ付デコーダ38は内部
バス36からのステータス情報をラッチし、デコードし
てCPU 20からの要求を解析する。
このデコーダ38からモジュールコード要求信号MCR
が発生され、しかもこのモジュールが選択されている信
号(第3図はCPUモジュール2内のインターフェース
回路27を示すので鮎9となっているがオンしており、
更に読出要求信号■に応じてバッファ31から出力され
る続出信号1が与えられたタイミングでコード発生器3
9は後述するモジュール特性コードをデータバスDTへ
出力する。
が発生され、しかもこのモジュールが選択されている信
号(第3図はCPUモジュール2内のインターフェース
回路27を示すので鮎9となっているがオンしており、
更に読出要求信号■に応じてバッファ31から出力され
る続出信号1が与えられたタイミングでコード発生器3
9は後述するモジュール特性コードをデータバスDTへ
出力する。
第4図は入、出力モジュール3の要部を示すブロック図
である。データバスDTはデータバッファ50に接続さ
れ、ステータス信号Sl、 S2の信号線はデコーダ5
2に接続されている。前記デコーダ37の鮎0〜旧7信
号(Bで表す)及び続出要求信号、書込要求信号は制御
回路51に与えられる。
である。データバスDTはデータバッファ50に接続さ
れ、ステータス信号Sl、 S2の信号線はデコーダ5
2に接続されている。前記デコーダ37の鮎0〜旧7信
号(Bで表す)及び続出要求信号、書込要求信号は制御
回路51に与えられる。
デコーダ52は前述のようにデータバスDT上のデータ
の性格を示すステータス信号Sl、S2をデコードし、
これらが共に0である場合には、ステータス情報信号S
tSをラッチ付のデコーダ56へ出力する。デコーダ5
6はデータバッファ50に連なる内部バス58から与え
られたデータを書込要求信号灯(制御回路51を介して
与えられる)に同期してラッチし、またそれをデコード
してCPo 20からの処理要求を解析する。デコーダ
56によりコード要求信号CR9が出力された場合はこ
れが入力されたコード発生器55は読出要求信号RD
(制御回路51を介して与えられる)に同期して内部バ
ス58上へここに予め設定されているコード、つまり前
記自己特定情報たる特性コードを出力する。
の性格を示すステータス信号Sl、S2をデコードし、
これらが共に0である場合には、ステータス情報信号S
tSをラッチ付のデコーダ56へ出力する。デコーダ5
6はデータバッファ50に連なる内部バス58から与え
られたデータを書込要求信号灯(制御回路51を介して
与えられる)に同期してラッチし、またそれをデコード
してCPo 20からの処理要求を解析する。デコーダ
56によりコード要求信号CR9が出力された場合はこ
れが入力されたコード発生器55は読出要求信号RD
(制御回路51を介して与えられる)に同期して内部バ
ス58上へここに予め設定されているコード、つまり前
記自己特定情報たる特性コードを出力する。
その他53はアドレスラッチ、54は複数点数を備えた
入、出力(Ilo)回路である。
入、出力(Ilo)回路である。
而して次に本発明の要部について説明する。
第5図は本発明のプログラマブル・コントローラの動作
の概略フローチャートである。初期化処理のあと電源モ
ジュールIA等の適合性を判定するシステム診断を行う
。このシステム診断の段階では消費電力は少なく、電源
モジュールの容量以上のモジュールが装着されていたと
してもその処理に支障を来すことはない。
の概略フローチャートである。初期化処理のあと電源モ
ジュールIA等の適合性を判定するシステム診断を行う
。このシステム診断の段階では消費電力は少なく、電源
モジュールの容量以上のモジュールが装着されていたと
してもその処理に支障を来すことはない。
システム診断に次いで入、出力(Ilo)モジュール3
の診断を行い、その後、プログラマブル・コントローラ
としての機能、即ち入、出力(Ilo)の転送、シーケ
ンス命令の実行処理内部処理を選択実行する。
の診断を行い、その後、プログラマブル・コントローラ
としての機能、即ち入、出力(Ilo)の転送、シーケ
ンス命令の実行処理内部処理を選択実行する。
第6図はシステム診断ルーチンのフローチャートである
。このルーチンはまず、各モジュールの夫々を特定する
情報、つまり前記コード発生器39゜55が出力するモ
ジュール特性コードを各ベース7A。
。このルーチンはまず、各モジュールの夫々を特定する
情報、つまり前記コード発生器39゜55が出力するモ
ジュール特性コードを各ベース7A。
7Bの各スロットごとに読取ってシステム構成を調べて
特性コードテーブル(第7図)を作成し、次にこの特性
コードテーブルと予め入力しであるパラメータテーブル
(第8図)及びカタログテーブル(第9図)とを基に、
各ベース7A、7Bごとに消費電流を計算し、これを各
ベース7^、7Bに設けである電源モジュールIA、
1Bの電源容量と比較し、その適合性を判定する。
特性コードテーブル(第7図)を作成し、次にこの特性
コードテーブルと予め入力しであるパラメータテーブル
(第8図)及びカタログテーブル(第9図)とを基に、
各ベース7A、7Bごとに消費電流を計算し、これを各
ベース7^、7Bに設けである電源モジュールIA、
1Bの電源容量と比較し、その適合性を判定する。
以下詳しく説明する。まずCPUモジュール2のCPU
21はROM 21の内容に従い特性コード読取用の
ステータスを送出すべくi10コントローラ24にデ−
夕を送出する(ステップl)。このデータはインターフ
ェースバス25、拡張ケーブル10を介してベース7B
に装着されたインターフェースモジュール8に与えられ
、またインターフェース回路27に与えられ、これらイ
ンターフェースモジュール8又はインターフェース回路
27からI10バス26を介して一一ス7B又は7Aに
装着されたモジュー゛ル(電源モジュールIA、1Bを
含む)に与えられる。
21はROM 21の内容に従い特性コード読取用の
ステータスを送出すべくi10コントローラ24にデ−
夕を送出する(ステップl)。このデータはインターフ
ェースバス25、拡張ケーブル10を介してベース7B
に装着されたインターフェースモジュール8に与えられ
、またインターフェース回路27に与えられ、これらイ
ンターフェースモジュール8又はインターフェース回路
27からI10バス26を介して一一ス7B又は7Aに
装着されたモジュー゛ル(電源モジュールIA、1Bを
含む)に与えられる。
このときのステータス信号5TAI、5TA2は5t−
O。
O。
52=0となす信号である。またデータバスDT上には
CPuから各モジュールに対して特性コード読取り要求
を表す信号が出力され、一方、各モジュールではラッチ
付のデコーダ38.56にこれを書込要求信号社に同期
して書込む、デコーダ38.56はこのラッチデータを
デコードしてそれが特性コード読取り要求であることを
検知し、特性コード発生器39.55をアクティブにす
る。
CPuから各モジュールに対して特性コード読取り要求
を表す信号が出力され、一方、各モジュールではラッチ
付のデコーダ38.56にこれを書込要求信号社に同期
して書込む、デコーダ38.56はこのラッチデータを
デコードしてそれが特性コード読取り要求であることを
検知し、特性コード発生器39.55をアクティブにす
る。
次にCPU 20はベースの番号B=0、スロット番号
S=0を初期値とし、ベース番号を7まで、スロット番
号をlOまで変更して対応ベース、スロットのモジュー
ルの特性コード発生器39.55出力、つまり特性コー
ドを読取り、これをRAM 22内の特性コードテーブ
ルのn−0の欄から順次書込む。
S=0を初期値とし、ベース番号を7まで、スロット番
号をlOまで変更して対応ベース、スロットのモジュー
ルの特性コード発生器39.55出力、つまり特性コー
ドを読取り、これをRAM 22内の特性コードテーブ
ルのn−0の欄から順次書込む。
スロット番号Sをインクリメントする都度特性コードを
書込むべき特性コードテーブルの欄の番号nもインクリ
メントされる(ステップ2〜9)。
書込むべき特性コードテーブルの欄の番号nもインクリ
メントされる(ステップ2〜9)。
特性コードを読出すべきモジュールを特定するためにC
PU 20から信号を出力する際には、51=0゜32
−1とすべき信号5TAI、5TA2を出力し、データ
バスOT上には上位4ビツトにベース番号Bのデータ、
下位4ビツトにスロット番号のデータSを出力する。
PU 20から信号を出力する際には、51=0゜32
−1とすべき信号5TAI、5TA2を出力し、データ
バスOT上には上位4ビツトにベース番号Bのデータ、
下位4ビツトにスロット番号のデータSを出力する。
インターフェースモジュール8では自ベースのベース番
号を示すスイッチ34出力とデータバスの上位4ビツト
で示されるベース番号Bとを比較し、自ベースが選択さ
れた場合はデコーダ37にスロット番号Sを示す信号を
ラッチさせ、これをデコードさせる。
号を示すスイッチ34出力とデータバスの上位4ビツト
で示されるベース番号Bとを比較し、自ベースが選択さ
れた場合はデコーダ37にスロット番号Sを示す信号を
ラッチさせ、これをデコードさせる。
例えば、ベース番号B=O、スロット番号S−0の場合
、デコーダ37出力は旧Oがアクティブになり、スロッ
ト0に実装されたモジュールは特性コードを続出要求信
号nに同期して特性コードを出力する。
、デコーダ37出力は旧Oがアクティブになり、スロッ
ト0に実装されたモジュールは特性コードを続出要求信
号nに同期して特性コードを出力する。
特性コードはデータバスDATAを介して入、出力コン
トローラ24に受信され、CPU 20が特性テーブル
のn−Qの欄に書込む、なお存在しないベース番号、モ
ジュールが装着されていないスロット番 号の場合に対
処するため該当部分のデータバスを抵抗でプルアップし
ておく、これにより読込んだデータはFF工となり、読
込んだコードがFF、であるか否かでモジュール装着の
有無が判明する。第7図はこのようにして作成される特
性コードテーブルの一例を示している。
トローラ24に受信され、CPU 20が特性テーブル
のn−Qの欄に書込む、なお存在しないベース番号、モ
ジュールが装着されていないスロット番 号の場合に対
処するため該当部分のデータバスを抵抗でプルアップし
ておく、これにより読込んだデータはFF工となり、読
込んだコードがFF、であるか否かでモジュール装着の
有無が判明する。第7図はこのようにして作成される特
性コードテーブルの一例を示している。
なお、CPuモジュール2においても同様の処理手順で
自らの特性コードを読取るためにコード発生器39を設
けている。
自らの特性コードを読取るためにコード発生器39を設
けている。
次にn=o、x−0(ステップ10)とし、またP=0
.Q=0 (ステップ11)とし、消費電流の計算を行
う。
.Q=0 (ステップ11)とし、消費電流の計算を行
う。
第9図に示すカタログテーブルはROM 21に用意さ
れており、このプログラマブル・コントローラに組込む
ことがある各種のモジュールについての種々の情報を有
しており、1種類のモジュールにつき1つ割当てられる
特性コード1点につき64ワードのデータエリアが用意
されており、各特性コードにつき、つまり1種のモジュ
ールにつき、入力点数N1、出力点数NO1入力1次側
回路1点の消費電流qi、出力1次側回路1点毎の消費
電流q0.2次側回路の消費電流P更には1次側電源容
量UQ及び2次側電源容1iUPこれらは電源モジュー
ルについてのみ)のように順にモジュールごとの特性デ
ータが書込まれている。
れており、このプログラマブル・コントローラに組込む
ことがある各種のモジュールについての種々の情報を有
しており、1種類のモジュールにつき1つ割当てられる
特性コード1点につき64ワードのデータエリアが用意
されており、各特性コードにつき、つまり1種のモジュ
ールにつき、入力点数N1、出力点数NO1入力1次側
回路1点の消費電流qi、出力1次側回路1点毎の消費
電流q0.2次側回路の消費電流P更には1次側電源容
量UQ及び2次側電源容1iUPこれらは電源モジュー
ルについてのみ)のように順にモジュールごとの特性デ
ータが書込まれている。
更に本発明とは無関係の情報、即ち、モジュール型式、
モジュール名称1剖込機能の有無1診断機能の有無及び
診断項目1入、出力フイルター時定数、メールボックス
の有無等のデータが書込まれている。
モジュール名称1剖込機能の有無1診断機能の有無及び
診断項目1入、出力フイルター時定数、メールボックス
の有無等のデータが書込まれている。
一方第8図に例示するパラメータデープルは前出のに、
Ilを記憶させておくテーブルであり、不揮発性R
IV 28上に作成されており、通信コントロ−ラ23
を通じて図示しない周辺装置から予め入力されて作成さ
れる。
Ilを記憶させておくテーブルであり、不揮発性R
IV 28上に作成されており、通信コントロ−ラ23
を通じて図示しない周辺装置から予め入力されて作成さ
れる。
なお周辺装置からの入力がある前の初期値はすべて1.
0としてあり、周辺装置からの入力による設定がない限
り、入、出力が1.0−100χの使用状態を想定して
の電源容量の適合性の判定を行うようにしている。
0としてあり、周辺装置からの入力による設定がない限
り、入、出力が1.0−100χの使用状態を想定して
の電源容量の適合性の判定を行うようにしている。
さてCPUはまず特性テーブルのnの欄の特性コードA
を読み(ステップ12)、特性コードAに対して用意さ
れているカタログテーブルの上のデータを読出す、これ
はカタログテーブルの先頭アドレス+64×Aを先頭ア
ドレスとする64バイトのデータを読出し対米とするこ
とで行われ、読出したデータをN6 、No 、q!
、qo 、Pとする。
を読み(ステップ12)、特性コードAに対して用意さ
れているカタログテーブルの上のデータを読出す、これ
はカタログテーブルの先頭アドレス+64×Aを先頭ア
ドレスとする64バイトのデータを読出し対米とするこ
とで行われ、読出したデータをN6 、No 、q!
、qo 、Pとする。
更にパラメータテーブルにより、その先頭アドレス+2
×nHを先頭アドレスとしてデータ2つを読出し、一方
を入力の使用効率係数にゑ、他方を出力の使用効率係数
に、とする(ステップ13)。
×nHを先頭アドレスとしてデータ2つを読出し、一方
を入力の使用効率係数にゑ、他方を出力の使用効率係数
に、とする(ステップ13)。
ここにに、、に、は夫々前述のに、 Ilに相当する
。
。
消費電流計算はこのようにした上で各モジュールの電流
を累算することで行われる。即ち2次側回路については P■p+P また1次側回路については Q= (N 盈 × q五 × k 十 N、 ×
q、 × l) +Qとなる(ステップ14)。
を累算することで行われる。即ち2次側回路については P■p+P また1次側回路については Q= (N 盈 × q五 × k 十 N、 ×
q、 × l) +Qとなる(ステップ14)。
以上の累算はベースごと、換言すれば1つの電源モジュ
ールが給電する範囲ごとに行う。
ールが給電する範囲ごとに行う。
ステップ15.16は1ベース内の累算回数を示すXの
更新であり、Xが10となるまではnをインクリメント
して(ステップ24) 、x−10となるまで行う。
更新であり、Xが10となるまではnをインクリメント
して(ステップ24) 、x−10となるまで行う。
而してx=11となり、つまり1つのベースの全スロッ
トについてのP、 Qを算出し終えた場合は特性コード
テーブルからn欄(このときn=10)のコードAを読
み、カタログ先頭アドレス+64×A+5のアドレスか
らデータを読みこれをup、 uQとする (ステップ
17)。
トについてのP、 Qを算出し終えた場合は特性コード
テーブルからn欄(このときn=10)のコードAを読
み、カタログ先頭アドレス+64×A+5のアドレスか
らデータを読みこれをup、 uQとする (ステップ
17)。
予め電源モジュールIA、 IBの装着位置をn”10
の倍数となるようにしておきまたカタログテーブルの各
モジュールの6番目からのデータをUP、UQとしてお
くことで上記ステップ17の処理で電源モジュールの2
次側回路の容量up、 を次側回路の容量11Gが読出
せることになる。
の倍数となるようにしておきまたカタログテーブルの各
モジュールの6番目からのデータをUP、UQとしてお
くことで上記ステップ17の処理で電源モジュールの2
次側回路の容量up、 を次側回路の容量11Gが読出
せることになる。
そしてこれをP、Qと比較し、P、Qが夫々UP。
tlQより大である場合は電源不適合を示すNGフラグ
をセットする(ステップ18.19.23) 。
をセットする(ステップ18.19.23) 。
そしてx=0とし、nをインクリメントする(ステップ
20.21)、そしてx=11となったところでP=O
,Q=Oとして(ステップ11)次ベースについての計
算、比較を同様に行う、n=64になると(ステップ2
2)一連の処理を終了する。
20.21)、そしてx=11となったところでP=O
,Q=Oとして(ステップ11)次ベースについての計
算、比較を同様に行う、n=64になると(ステップ2
2)一連の処理を終了する。
以上の処理の終了後NGフラグのセット/リセットを調
べ、これがセットされている場合は適合の表示を行うか
、又はプログラマブル・コントローラとしての運転を行
わせないようにする。
べ、これがセットされている場合は適合の表示を行うか
、又はプログラマブル・コントローラとしての運転を行
わせないようにする。
また上述の実施例では電源モジュールで2次側。
1次側双方の給電を行うこととしたが、電源モジュール
が2次側だけの給電を行うものにも本発明は適用できる
。この場合1次側回路についてはその消費電力Q自体を
表示するように構成してもよい。
が2次側だけの給電を行うものにも本発明は適用できる
。この場合1次側回路についてはその消費電力Q自体を
表示するように構成してもよい。
なお前述の実施例ではCPuモジュールによって演算を
行わせることとしたが、電源モジュールにインテリジェ
ント機能を有せしめて演算処理の一部又は全部を行わせ
ることとしてもよい。
行わせることとしたが、電源モジュールにインテリジェ
ント機能を有せしめて演算処理の一部又は全部を行わせ
ることとしてもよい。
またパーソナルコンピュータに第7.8.9図に示す如
きテーブルを用意しておき、P、Qを計算するプログラ
ムを実行するようにする場合はプログラマブル・コント
ローラそれ自体に依らず電源の適合性を判定できる。即
ちビルディングブロック形式のプログラマブル・コント
ローラの電源モジュール選択に際し、或いは仕様変更に
際しその適合性をプログラマブル・コントローラなしに
行えるのである。
きテーブルを用意しておき、P、Qを計算するプログラ
ムを実行するようにする場合はプログラマブル・コント
ローラそれ自体に依らず電源の適合性を判定できる。即
ちビルディングブロック形式のプログラマブル・コント
ローラの電源モジュール選択に際し、或いは仕様変更に
際しその適合性をプログラマブル・コントローラなしに
行えるのである。
以上の如き本発明による場合はシステムの電源モジュー
ルの適合性を自動的に判定でき、煩雑な計算作業から解
放され、また計算誤り、不適切なパラメータ設定による
誤動作、動作不良も生じない。
ルの適合性を自動的に判定でき、煩雑な計算作業から解
放され、また計算誤り、不適切なパラメータ設定による
誤動作、動作不良も生じない。
またシステム変更の場合にも直ちに電源モジュールの適
合性を知ることができる。更に1次側回路へは電源モジ
ュールから給電しない場合にもその全消費電流を算出す
ることで別途用意すべき電源装置の選択を容易、且つ適
正に行うことができる等、本発明は優れた効果を奏する
。
合性を知ることができる。更に1次側回路へは電源モジ
ュールから給電しない場合にもその全消費電流を算出す
ることで別途用意すべき電源装置の選択を容易、且つ適
正に行うことができる等、本発明は優れた効果を奏する
。
第1図は本発明のプログラマブル・コントローラの略示
正面図、第2図はCPυPuュールの構成を示すブロッ
ク図、第3図はインターフェース回路の構成図、第4図
は入、出力モジュールの要部を略示するブロック図、第
5図は本発明のプログラマブル・コントローラの動作の
フローチャート、第6図は診断ルーチンのフローチャー
ト、第7図は特性コードテーブルの概念図、第8図はパ
ラメータテーブルの概念図、第9図はカタログテーブル
の概念図、第1O図はビルディングブロック方式の説明
図である。 IA、 IB・・・電源モジュール 2・・・CPuモ
ジュール3・・・入、出力モジュール 20・・・CP
U 25・・・ROM22.28 ・・・RAM 特 許 出願人 光洋電子工業株式会社代理人 弁理
士 河 野 登 失策 1 図 第 2 図 策 lO図 カタログテーブル 第 9 図
正面図、第2図はCPυPuュールの構成を示すブロッ
ク図、第3図はインターフェース回路の構成図、第4図
は入、出力モジュールの要部を略示するブロック図、第
5図は本発明のプログラマブル・コントローラの動作の
フローチャート、第6図は診断ルーチンのフローチャー
ト、第7図は特性コードテーブルの概念図、第8図はパ
ラメータテーブルの概念図、第9図はカタログテーブル
の概念図、第1O図はビルディングブロック方式の説明
図である。 IA、 IB・・・電源モジュール 2・・・CPuモ
ジュール3・・・入、出力モジュール 20・・・CP
U 25・・・ROM22.28 ・・・RAM 特 許 出願人 光洋電子工業株式会社代理人 弁理
士 河 野 登 失策 1 図 第 2 図 策 lO図 カタログテーブル 第 9 図
Claims (1)
- 【特許請求の範囲】 1、複数のモジュールを接続して構成するビルディング
ブロック形式のプログラマブル・コントローラにおいて
、各モジュールは自己を特定する自己特定情報を有し、
また接続され得るモジュール夫々の消費電流に関する消
費電流情報と、前記自己特定情報を読出す手段と、読出
した自己特定情報及び消費電流情報に基づきその全体の
消費電流を算出する手段とを1又は複数のモジュールに
よって備えることを特徴とするプログラマブル・コント
ローラ。 2、前記全体の消費電流の算出値を表示する手段を有す
る請求項1記載のプログラマブル・コントローラ。 3、前記複数のモジュールはこれらに給電する電源モジ
ュールを含み、また該電源モジュールの電源容量情報を
有し、前記全体の消費電流の算出値と前記電源モジュー
ルの電源容量との比較をして電源モジュールの適合性を
判定する手段を有するモジュールを備える請求項1記載
のプログラマブル・コントローラ。 4、入力モジュール及び出力モジュールを含む複数のモ
ジュールを接続して構成するビルディングブロック形式
のプログラマブル・コントローラにおいて、各モジュー
ルは自己を特定する自己特定情報を有し、また接続され
得るモジュール夫々の内部消費電流に関する第1消費電
流の情報並びに前記入、出力モジュールの入、出力回路
点数情報及び1入、出力回路当りの消費電流である第2
消費電流の情報と、前記自己特定情報を読出す手段と、
読出した自己特定情報並びに第1、第2消費電流情報及
び入、出力回路点数情報に基づき第1消費電流及び第2
消費電流についての全体の消費電流を算出する手段とを
1又は複数のモジュールによって備えることを特徴とす
るプログラマブル・コントローラ。 5、前記全体の消費電流の算出値を表示する手段を有す
る請求項4記載のプログラマブル・コントローラ。 6、前記複数のモジュールはこれらに給電する電源モジ
ュールを含み、また該電源モジュールの電源容量情報を
有し、前記全体の消費電流の算出値と前記電源モジュー
ルの電源容量との比較をして電源モジュールの適合性を
判定する手段を有するモジュールを備える請求項4記載
のプログラマブル・コントローラ。 7、入力モジュール及び出力モジュールを含む複数のモ
ジュール及びこれらの内部消費電流を供給する電源モジ
ュールを接続して構成するビルディングブロック形式の
プログラマブル・コントローラにおいて、各モジュール
は自己を特定する自己特定情報を有し、また接続され得
るモジュール夫々の内部消費電流に関する第1消費電流
の情報並びに前記入、出力モジュールの入、出力回路点
数情報及び1入、出力回路当りの消費電流である第2消
費電流の情報と、前記自己特定情報を読出す手段と、読
出した自己特定情報及び第1消費電流情報によりその全
体の内部消費電流を算出する手段と、この算出値と前記
電源モジュールの電源容量との比較をし、電源モジュー
ルの適合性を判定する手段と、読出した自己特定情報並
びに入、出力回路点数情報及び第2消費電流情報により
、入、出力回路全体の消費電流を算出する手段と、この
算出値を表示する手段とを1又は複数のモジュールによ
って備えることを特徴とするプログラマブル・コントロ
ーラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63010405A JPH01184503A (ja) | 1988-01-19 | 1988-01-19 | プログラマブル・コントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63010405A JPH01184503A (ja) | 1988-01-19 | 1988-01-19 | プログラマブル・コントローラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01184503A true JPH01184503A (ja) | 1989-07-24 |
Family
ID=11749230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63010405A Pending JPH01184503A (ja) | 1988-01-19 | 1988-01-19 | プログラマブル・コントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01184503A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002108421A (ja) * | 2000-10-02 | 2002-04-10 | Keyence Corp | Plcシステム構築支援ツール及びこれを組み込んだplcシステム用プログラム開発支援ツール |
JP2006195663A (ja) * | 2005-01-12 | 2006-07-27 | Nec Corp | 電源制御方式と装置、電源装置、及び電子装置 |
JP2006268834A (ja) * | 2005-02-28 | 2006-10-05 | Omron Corp | Plc用ツール装置 |
JP2007304986A (ja) * | 2006-05-12 | 2007-11-22 | Fuji Electric Fa Components & Systems Co Ltd | 過電流制御回路 |
JP2009005534A (ja) * | 2007-06-25 | 2009-01-08 | Alaxala Networks Corp | 電力制御装置および方法 |
WO2012120994A1 (ja) * | 2011-03-04 | 2012-09-13 | 株式会社安川電機 | 制御装置 |
KR101349581B1 (ko) * | 2010-11-02 | 2014-01-09 | 미쓰비시덴키 가부시키가이샤 | 전원 장치 및 컨트롤러 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63116207A (ja) * | 1986-11-04 | 1988-05-20 | Omron Tateisi Electronics Co | プログラマブル・コントロ−ラ |
-
1988
- 1988-01-19 JP JP63010405A patent/JPH01184503A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63116207A (ja) * | 1986-11-04 | 1988-05-20 | Omron Tateisi Electronics Co | プログラマブル・コントロ−ラ |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4490577B2 (ja) * | 2000-10-02 | 2010-06-30 | 株式会社キーエンス | Plcシステム構築支援ツール |
JP2002108421A (ja) * | 2000-10-02 | 2002-04-10 | Keyence Corp | Plcシステム構築支援ツール及びこれを組み込んだplcシステム用プログラム開発支援ツール |
JP2006195663A (ja) * | 2005-01-12 | 2006-07-27 | Nec Corp | 電源制御方式と装置、電源装置、及び電子装置 |
JP4701724B2 (ja) * | 2005-01-12 | 2011-06-15 | 日本電気株式会社 | 電源制御方式と装置、電源装置、及び電子装置 |
JP2006268834A (ja) * | 2005-02-28 | 2006-10-05 | Omron Corp | Plc用ツール装置 |
JP2007304986A (ja) * | 2006-05-12 | 2007-11-22 | Fuji Electric Fa Components & Systems Co Ltd | 過電流制御回路 |
JP2009005534A (ja) * | 2007-06-25 | 2009-01-08 | Alaxala Networks Corp | 電力制御装置および方法 |
KR101349581B1 (ko) * | 2010-11-02 | 2014-01-09 | 미쓰비시덴키 가부시키가이샤 | 전원 장치 및 컨트롤러 |
US8804387B2 (en) | 2010-11-02 | 2014-08-12 | Mitsubishi Electric Corporation | Power supply apparatus and controller |
WO2012120994A1 (ja) * | 2011-03-04 | 2012-09-13 | 株式会社安川電機 | 制御装置 |
JP5633764B2 (ja) * | 2011-03-04 | 2014-12-03 | 株式会社安川電機 | 制御装置 |
CN103403635B (zh) * | 2011-03-04 | 2015-11-25 | 株式会社安川电机 | 控制装置 |
US9229509B2 (en) | 2011-03-04 | 2016-01-05 | Kabushiki Kaisha Yaskawa Denki | Control device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4030080A (en) | Variable module memory | |
JP2002278783A (ja) | ファームウェア書き換えシステム | |
JPH01184503A (ja) | プログラマブル・コントローラ | |
US3982230A (en) | Programmable logic controller with flag storage | |
EP0498367A2 (en) | Program debugging device and process | |
US3953834A (en) | Programmable logic controller with push down stack | |
US4092730A (en) | Data processor with read-only-memory processor and partial solution push-down stack | |
JPS63116207A (ja) | プログラマブル・コントロ−ラ | |
JP3152019B2 (ja) | インバータ装置 | |
JP2767668B2 (ja) | 電気機器 | |
JP2658516B2 (ja) | 空調機 | |
JP2527810B2 (ja) | シミュレ―ション装置 | |
CN110275485B (zh) | 数值控制装置 | |
CN109859794B (zh) | 固态硬盘存储单元修复系统 | |
JPS63187309A (ja) | 数値制御システム | |
JPS60160447A (ja) | プログラマブルコントロ−ラ | |
JP2518085B2 (ja) | 伝送端末装置 | |
KR970004259B1 (ko) | 집적회로 인터페이스 버스 제어 장치 및 그 방법 | |
JPH06250731A (ja) | プログラマブルコントローラのモニタ装置及びモニタ方法 | |
JPH1011285A (ja) | プログラマブルコントローラ及び記録媒体 | |
JP3452708B2 (ja) | プログラマブルコントローラ | |
JPS63172302A (ja) | デ−タ駆動型エアコン制御装置 | |
TWI233542B (en) | Auxiliary memory device for automation controller | |
JPH10255494A (ja) | 読出し専用メモリのデータ書換え装置 | |
JPH1097307A (ja) | シーケンサ動作検証装置およびシーケンサ動作検証プログラムを記録した媒体 |