TWI485778B - A substrate processing method, a method of manufacturing a semiconductor device, a substrate processing device, and a recording medium - Google Patents

A substrate processing method, a method of manufacturing a semiconductor device, a substrate processing device, and a recording medium Download PDF

Info

Publication number
TWI485778B
TWI485778B TW096110641A TW96110641A TWI485778B TW I485778 B TWI485778 B TW I485778B TW 096110641 A TW096110641 A TW 096110641A TW 96110641 A TW96110641 A TW 96110641A TW I485778 B TWI485778 B TW I485778B
Authority
TW
Taiwan
Prior art keywords
substrate
substrate processing
metal
organic acid
propionate
Prior art date
Application number
TW096110641A
Other languages
English (en)
Other versions
TW200805503A (en
Inventor
Hidenori Miyoshi
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200805503A publication Critical patent/TW200805503A/zh
Application granted granted Critical
Publication of TWI485778B publication Critical patent/TWI485778B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Description

基板處理方法，半導體裝置的製造方法，基板處理裝置，及記錄媒體
本發明係關於使用金屬配線之半導體裝置的製造方法。
隨著半導體裝置的高性能化，使用電阻值較小的Cu作為半導體裝置的配線材料者，已廣泛普及。然而，由於Cu具有容易氧化之特性，因此例如於以金屬鑲嵌法形成Cu的多層配線構造之製程中，從層間絕緣膜顯露出之Cu配線可能產生氧化。因此，為了以還原法將氧化後的Cu予以去除(洗淨)，係有採用NH3 或H2 等之具有還原性的氣體之情況。
然而，由於在使用NH3 或H2 時必須提高Cu之還原處理的處理溫度(例如為300℃以上)，因而具有下列疑慮，亦即於Cu配線的周圍上所形成之由所謂的Low－k材料所構成之層間絕緣膜上產生破損。因此，係有人提出一種，例如使甲酸(Formic Acid)或醋酸氣化而使用為處理氣體，並藉此於低溫下進行Cu的還原之方法。
然而，由於上述甲酸或醋酸的蒸氣係處於單體與二聚物混合存在之狀態，因此具有反應不安定之疑慮。例如，從甲酸或醋酸中形成為單體或二聚物之比例，可能因些許的條件變化即產生極大的改變，因而具有Cu的還原反應變得不安定之疑慮。
〔專利文獻1〕日本特許第3373499號公報
因此，於本發明中，係以提供一種用以解決上述課題之嶄新且極為有用之基板處理方法，半導體裝置的製造方法，基板處理裝置，及記憶有該基板處理方法之記錄媒體為目的。
本發明之具體課題為，能夠安定且有效率地去除金屬配線上所形成之氧化膜。
於本發明的第1觀點中，係藉由下列基板處理方法而解決上述課題，亦即為一種形成有絕緣膜及金屬層之被處理基板的基板處理方法，其特徵為：係具備：將有機酸的金屬錯合物或有機酸的金屬鹽供應至上述被處理基板上，並加熱上述被處理基板之處理製程。
此外，於本發明的第2觀點中，係藉由下列半導體裝置的製造方法而解決上述課題，亦即為一種包含金屬配線及層間絕緣膜之半導體裝置的製造方法，其特徵為：係包含：將有機酸的金屬錯合物或有機酸的金屬鹽，供應至形成有上述金屬配線及上述層間絕緣膜之被處理基板上，並加熱上述被處理基板之處理製程。
此外，於本發明的第3觀點中，係藉由下列基板處理裝置而解決上述課題，亦即為一種，具備保持被處理基板並加熱該被處理基板之保持台、於內部具備上述保持台之處理容器、及將處理氣體供應至上述處理容器內之供應部之基板處理裝置，其特徵為：上述處理氣體係包含有機酸的金屬錯合物或有機酸的金屬鹽。
此外，於本發明的第4觀點中，係藉由下列記錄媒體而解決上述課題，亦即為一種記憶有可藉由電腦使依據基板處理裝置之基板處理方法進行動作之程式之記錄媒體；此基板處理裝置係具備，保持被處理基板並加熱該被處理基板之保持台、於內部具備上述保持台之處理容器、及將處理氣體供應至上述處理容器內之供應部，其特徵為：上述基板處理方法係具備，將包含有機酸的金屬錯合物或有機酸的金屬鹽之上述處理氣體，供應至上述被處理基板上，並加熱上述被處理基板之處理製程。
根據本發明，於半導體裝置的製程中，可降低於去除金屬層上所形成的氧化膜時之金屬污染的影響。
本發明之基板處理方法，為形成有絕緣膜及金屬層(例如Cu配線)之被處理基板的基板處理方法，其特徵為係具備：將有機酸的金屬錯合物或有機酸的金屬鹽供應至上述被處理基板上，並加熱上述被處理基板之處理製程。
於本發明之基板處理方法中，該特徵係採用較以往所使用之甲酸或醋酸更能夠安定地去除Cu氧化膜之有機酸的金屬錯合物或有機酸的金屬鹽。例如，由於甲酸或醋酸於基板的處理中，形成單體與二聚物兩者，此外並可能因些許的條件變化，使單體或二聚物之比例產生極大的改變，因而導致金屬(Cu)的還原反應變得不安定之情況。
於本發明中，係使用可安定地進行金屬(Cu)的還原之有機酸的金屬錯合物或有機酸的金屬鹽，以取代上述甲酸或醋酸，因此能夠安定且有效率地實施金屬的還原。
此外，於本發明之基板處理方法中，該特徵係採用對金屬材料的腐蝕性較小之有機酸的金屬錯合物或有機酸的金屬鹽。因此可抑制對基板處理裝置的配管或基板處理裝置的處理容器等造成腐蝕，因此能夠進行抑制金屬污染之基板處理。
此外，於金屬的還原中係使用有機酸的金屬錯合物或有機酸的金屬鹽，藉此，除了金屬的還原之外，亦具有可對金屬配線的周圍上所形成之絕緣膜(層間絕緣膜)進行脫水處理之效果。
例如，於使用金屬配線之半導體裝置中，為了降低配線延遲，較理想為使用Cu以降低配線電阻，並且使用介電常數較低之所謂的Low－k材料作為層間絕緣膜。
由上述Low－k材料所構成之層間絕緣膜，多數會產生水分侵入於膜中之情況，因此可能導致層間絕緣膜之絕緣性的降低或介電常數的增大。因此，於本發明之基板處理方法中，係使用有機酸的金屬錯合物或有機酸的金屬鹽，藉此可進行金屬的還原處理及層間絕緣膜的脫水處理。
此外，使用有機酸的金屬錯合物或有機酸的金屬鹽所進行之金屬的還原處理及層間絕緣膜的脫水處理，可於低溫(300℃以下)中進行處理，而非常適用於，使用有由高溫下容易產生破損之Low－k材料所構成的層間絕緣膜之半導體裝置的形成。
接下來根據圖式，說明上述基板處理方法，適用該基板處理方法之半導體裝置的製造方法，用以實施該基板處理方法之基板處理裝置，及記憶有該基板處理方法之記錄媒體的具體例子。
〔實施例1〕
第1圖係模式性顯示本發明的實施例1之基板處理裝置的構成例之圖式。參照第1圖，本實施例之基板處理裝置100，係具有於內部區隔為處理空間101A之處理容器101。於上述處理空間101A中，係設置有用以保持被處理基板W且具有加熱器103A之保持台103。上述加熱器103A係連接於電源104，並可將上述被處理基板W加熱至期望的溫度而構成。
此外，上述處理空間101A係從上述處理容器101上所連接之排氣管線105中進行真空排氣，而保持為減壓狀態。上述排氣管線105係隔著壓力調整閥105A連接於排氣泵浦106，而可將上述處理空間保持於期望壓力的減壓狀態。
此外，於處理容器101之與上述保持台103對向的一側上，設置有例如由蓮蓬頭構造所形成之氣體供應部102。於上述氣體供應部102中，連接有氣體供應管線107，從該氣體供應管線107中，供應例如以有機酸的金屬錯合物或有機酸的金屬鹽所構成之處理氣體。
供應至上述氣體供應部102之處理氣體，係從上述氣體供應部中所形成之多數個氣體孔102A，供應至上述處理空間101A。供應至上述處理空間101A之處理氣體，乃到達由上述加熱器103A加熱至特定溫度之上述被處理基板W，而進行例如於該被處理基板W上所形成之Cu配線之氧化物的去除(Cu的還原)，或是於該被處理基板W上所形成之絕緣膜(層間絕緣膜)的脫水處理。
於上述氣體供應管線107中，設置有閥108及質量流量控制器(MFC：Mass Flow Controller)109，並連接於用以保持由有機酸的金屬錯合物或有機酸的金屬鹽所構成之原料110a之原料供應手段110。於上述原料供應手段11中，設置有加熱器110A，上述原料110a係以該加熱器110A予以加熱，並因此而氣化或昇華。氣化或昇華後的上述原料110a，係從上述氣體供應管線107供應至上述處理空間101A而構成。
此外，於使上述原料110a氣化或昇華時，或是將氣化或昇華後的上述原料110a(處理氣體)供應至上述處理空間101A時，例如可使用Ar或N2 或He等的載體氣體，將處理氣體與該載體氣體一同供應至上述處理空間101A。此外，亦可藉由使用依據所謂的液體注射之氣化器之方法，使原料氣化。
此外，上述基板處理裝置100之關於基板處理的動作，係以控制手段100A所控制，且該控制手段100A構成為根據記憶於電腦100B之程式而予以控制之構造。此外，這些配線於圖式中予以省略。
上述控制手段100A係具備溫度控制手段100a、氣體控制手段100b、及壓力控制手段100c。上述溫度控制手段100a，係藉由控制上述電元104而控制上述保持台103的溫度，並藉此控制該保持台103所加熱之上述被處理基板W的溫度。
上述氣體控制手段100b，係統合進行上述閥108的開閉及依據上述MFC109之流量控制，以控制供應至上述處理空間101A之處理氣體的狀態。此外，上述壓力控制手段100c，係控制上述排氣泵浦106及上述壓力調整閥105A的開放度，以使上述處理空間101A成為特定壓力之方式進行控制。
此外，上述控制手段100A係以電腦100B所控制，上述基板處理裝置100係藉由該電腦100B進行動作。上述電腦100B係具備CPU100d、記錄媒體100e、輸入手段100f、記憶體100g、通訊手段100h、及顯示手段100i。例如，與基板處理相關之基板處理方法的程式，係記錄於記錄媒體100e中，基板處理係根據此程式而進行。此外，該程式可從上述通訊手段100h所輸入，或是可從上述輸入手段100f所輸入。
〔實施例2〕
此外，上述實施例1之基板處理裝置，亦可變更為以下所示之構成。第2圖係模式性顯示本發明的實施例2之基板處理裝置100X之圖式。惟圖式中，與先前所說明之部分為相同者，係附加同一圖號並省略其說明。此外，未特別說明之部分係與實施例1之基板處理裝置相同。
參照第2圖，於本實施例之基板處理裝置100X中，係構成為除了有機酸的金屬錯合物或有機酸的金屬鹽之外，亦供應水蒸氣(H2 O)作為處理氣體。於本實施例之基板處理裝置100X中，係構成為設置有上述氣體供應部102上所連接之氣體孔102A，並於該氣體供應部102中，從水蒸氣產生器112供應有水蒸氣(H2 O)。
此時，水蒸氣係從氣體供應管線111當中，供應至上述氣體供應部102的外側上所設置之反應促進室102B。於上述反應促進室102B中，連接有上述氣體供應管線107及上述氣體供應管線111，以將有機酸的金屬錯合物或有機酸的金屬鹽與H2 O予以混合而供應。此外係形成為，於上述反應促進室102B的外側，設置有加熱器102b，以將有機酸的金屬錯合物或有機酸的金屬鹽與H2 O的混合氣體加熱至特定溫度(該特定溫度可較被處理基板的溫度還高)之構造。
此外，上述氣體供應管線111係連接於水蒸氣產生器112。於上述水蒸氣產生器112中，係從，氣體管線113中供應O2 並從氣體管線117中供應H2 ，藉此生成水蒸氣。於上述氣體管線113中，設置有閥114、MFC115，並連接於O2 供應源116。同樣的，於上述氣體管線117中，設置有閥118、MFC119，並連接於H2 供應源120。上述氣體控制手段100b係進行上述閥114、118的控制、上述MFC115、119的控制、及上述水蒸氣產生器112的控制，藉此進行從上述氣體供應管線111所供應之H2 O的控制。
藉由使用上述基板處理裝置進行基板處理，藉此，除了有機酸的金屬錯合物或有機酸的金屬鹽之外，亦可將H2 O供應至處理空間101A，因此更能夠安定地進行Cu的還原處理，因而較為理想。
〔實施例3〕
接下來根據第3圖A~第3圖E，依循步驟以說明使用有上述基板處理裝置100或基板處理裝置100X之半導體裝置的製造方法。
首先，於第3圖A所示的製程之半導體裝置中，係形成有包覆MOS電晶體等的元件(圖中未顯示)之絕緣膜，例如矽氧化膜201，此絕緣膜係形成於由矽所構成之半導體基板(上述被處理基板W)上。於該元件上，形成有電性連接於此元件之例如由W(鎢)所構成之配線層(圖中未顯示)，以及連接於此配線層之例如由Cu所構成之配線層202。
此外，於上述矽氧化膜201上，係以包覆配線層202之方式形成有第1絕緣層(層間絕緣膜)203。於上述第1絕緣層203上，形成有溝部204a及孔部204b。於上述溝部204a及孔部204b上，形成有Cu所形成之由溝渠配線及導孔配線所構成之配線部204，此係成為與上述配線層202電性連接之構成。
此外，於上述第1絕緣層203與上述配線部204之間，形成有Cu擴散防止膜204c。上述Cu擴散防止膜204c，係具有防止Cu從上述配線部204擴散至上述第1絕緣層203之功能。此外，係以包覆上述配線部204及上述第1絕緣層203上之方式，形成有絕緣層205(Cu擴散防止層)及第2絕緣層(層間絕緣膜)206。
以下係說明，適用先前所說明的基板處理方法，於上述第2絕緣層206上形成Cu配線而形成半導體裝置之方法。關於上述配線部204，亦能夠以與下列所說明的方法為相同之方法而形成。
於第3圖B所示的製程中，係例如以乾式蝕刻法於上述第2絕緣層206上形成溝部207a及孔部207b(該孔部207b亦貫通於上述絕緣層205)。在此，由Cu所構成之上述配線部204的一部分，係從上述第2絕緣層206上所形成之開口部顯露出。於顯露出之上述配線部204的表層上，形成有氧化膜(圖中未顯示)。
接下來，於第3圖C所示的製程中，係使用上述基板處理裝置100或基板處理裝置100X，適用先前所說明的基板處理方法，以去除所顯露出之Cu配線的氧化膜(Cu的還原處理)。此時，係將氣化或昇華後的有機酸的金屬錯合物或有機酸的金屬鹽供應至被處理基板上，並加熱被處理基板以去除Cu的氧化膜。
此時，被處理基板的溫度，係較採用NH3 或H2 進行還原處理時更可達到低溫，例如可於300℃以下進行處理。此外，例如於層間絕緣膜包含容易因熱產生破損之Low－k材料(低介電常數材料)時，能夠如本實施例所示般，以300℃以下進行基板處理，因而較為理想。
此外，若被處理基板的溫度過低，則無法充分促進還原反應，因此較理想為100℃以上。亦即，被處理基板的溫度較理想為100℃至300℃。
此外，如先前所說明般，於本製程中，除了可進行Cu的還原處理之外，亦可進行層間絕緣膜的脫水處理。此時，可將有機酸的金屬錯合物或有機酸的金屬鹽供應至上述第2絕緣層206並予以加熱，藉此以促進上述第2絕緣層206的脫水處理，而達到使該第2絕緣層206的電氣特性(例如介電常數的降低、耐電壓的提升等)變得優良之效果。
如此之依據脫水處理所形成之電氣特性的改善效果，即使例如於上述第2絕緣層206為矽氧化膜(SiO2 膜)時亦可獲得，此外，於該第2絕緣層206由吸水性較大之Low－k材料所構成時，該效果更大。關於如此之低介電常數材料(低介電常數層間絕緣膜)的例子，例如有多孔質膜或含氟膜等。
此外，為了安定且有效率地進行Cu氧化膜的去除處理，亦可使用上述基板處理裝置100X，並於本製程中將H2 O供應至被處理基板上。此外，此時較理想為考量到層間絕緣膜的脫水效果，而適當的控制所供應之H2 O的量。亦即，於層間絕緣膜的吸水性較大時，減少所供應之H2 O的量(或是使供應量為0)，於層間絕緣膜的吸水性較小時，可考量到Cu還原處理的安定性，而增加所供應之H2 O的量。
上述金屬鹽或金屬錯合物，係以Ma (RCOO)b (M為金屬原子，a、b為自然數，R為氫原子或烴基、或是構成烴基之氫原子的至少一部分經鹵素原子所取代之官能基)所表示之化合物。具體的烴基，例如有烷基(Alkyl)、烯基(Alkenyl)、炔基(Alkynyl)、芳香基(Aryl)等。具體的鹵素原子，例如有氟、氯、溴、碘等。
此外，關於構成上述有機酸的金屬錯合物或有機酸的金屬鹽之金屬元素，例如有鈦、釕(Ru；Ruthenium)、Cu(銅)、矽、鈷、鋁等。此外，關於構成上述有機酸的金屬錯合物或有機酸的金屬鹽之有機酸，有羧酸(Carboxylic Acid)，羧酸的例子有甲酸、醋酸、丙酸(Propionic Acid)、丁酸(Butyric Acid)、及戊酸(Valeric Acid)等。亦即，關於上述有機酸的金屬錯合物或有機酸的金屬鹽，以該金屬及該有機酸之組合所形成者為其一例。
例如，上述有機酸的金屬錯合物或有機酸的金屬鹽的例子，於有機酸為甲酸時，例如有甲酸鈦、甲酸釕、甲酸銅、甲酸矽、甲酸鈷、甲酸鋁等。同樣的，於有機酸為醋酸時，例如有醋酸鈦、醋酸釕、醋酸銅、醋酸矽、醋酸鈷、醋酸鋁等。於有機酸為丙酸時，例如有丙酸鈦、丙酸釕、丙酸銅、丙酸矽、丙酸鈷、丙酸鋁等。
於上述第3圖C所示的製程中，有機酸的金屬錯合物或有機酸的金屬鹽的流量例如為1至1000sccm，上述處理空間101A的壓力為1至1000Pa，被處理基板的溫度為100至300℃，處理時間為1至180秒而進行上述處理。此外，於使用水蒸氣時，水蒸氣的流量較理想為1至1000sccm。此外，上述反應促進室102B的溫度，較理想為高於被處理基板的溫度
接著，於第3圖D所示的製程中，於包含上述溝部207a及孔部207b的內壁面之上述第2絕緣層206上，及上述配線部204的顯露面上，進行Cu擴散防止層207c的成膜。上述Cu擴散防止層207c，例如由高熔點金屬膜或這些金屬的氮化膜，或是高熔點金屬膜與氮化膜的層積膜所構成。例如，該Cu擴散防止層207c可由Ta/TaN膜、WN膜、或TiN膜等所構成，並藉由濺鍍法或CVD法等方法而形成。此外，如此之Cu擴散防止層，亦可藉由所謂的ALD法(Atomic Layer Deposition：原子層沉積法)所形成。
此外，於先前所說明之第3圖C的製程中，作為處理氣體所使用之有機酸的金屬錯合物或有機酸的金屬鹽中所包含之金屬元素，較理想為與構成上述第3圖D的製程中所形成的上述Cu擴散防止層207c之膜所包含之金屬元素為相同。此時，由於在第3圖C的製程之後具有用以形成包含該金屬元素之膜之第3圖D的製程，因此該金屬元素形成金屬污染之問題的可能性較小。
例如，於以TiN膜等形成上述Cu擴散防止層207c時，於第3圖C的製程中所使用之有機酸的金屬錯合物或有機酸的金屬鹽中所包含之金屬元素，較理想為Ti，此時，處理氣體較理想例如為甲酸鈦或醋酸鈦。
接著，於第3圖E所示的製程中，於包含上述溝部207a及孔部207b之上述Cu擴散防止層207c上，形成由Cu所構成之配線部207。此時，例如以濺鍍法或CVD法形成由Cu所構成之遮蔽層之後，可藉由Cu的電場鍍敷而形成上述配線部207。此外，亦可藉由CVD法或ALD法等形成上述配線部207。
於形成配線部207之後，係藉由化學機械性研磨(CMP：Chemical Mechanical Polishing)使基板表面予以平坦化。
此外，於本製程後，更於上述第2絕緣層的上部形成第2＋n(n為自然數)絕緣層，並藉由上述方法，分別於各層的絕緣層上形成由Cu所構成之配線部，而能夠形成具有多層配線構造之半導體裝置。
此外，於本實施例中，係說明使用雙金屬鑲嵌法以形成Cu的多層配線構造時之例子，但於使用單金屬鑲嵌法以形成Cu的多層配線構造時，當然亦可適用上述方法。
此外，於本實施例中，係說明主要以Cu配線作為絕緣層上所形成之金屬配線，但是並不限定於此。例如，除了Cu之外，亦可將本實施例適用於Ag、W、Co、Ru、Ti、Ta等金屬(配線)。
此外，可用以實施本發明之基板處理裝置，並不限定於實施例1或實施例2中所說明之基板處理裝置，亦可進行種種的變形及變更。例如，第4圖係顯示實施例1所記載之基板處理裝置100的變形例之基板處理裝置100Y。惟圖式中，與先前所說明之部分為相同者，係附加同一圖號並省略其說明。
參照第4圖，於上述基板處理裝置100Y中，係設置原料供應手段310，以取代上述基板處理裝置100中所設置之上述原料供應手段110。上述原料供應手段310係構成為，可將上述原料110a予以氣化或昇華，並從上述氣體供應管線107供應至上述處理空間101A。
於上述原料供應手段310中，係從氣體管線311中供應有作為載體氣體之非活性氣體(例如He等)，氣化或昇華後的原料，係與該載體氣體一同供應至處理容器。
如此，於本實施例之半導體裝置的製造方法中，可安定且有效率地去除Cu上所形成之氧化膜，此外，不僅可進行Cu氧化膜的去除，並且可進行層間絕緣膜的脫水處理。因此，於上述方法中，實質上可同時進行於以往需在不同製程中所進行之Cu氧化膜的去除及層間絕緣層的脫水處理，而簡化半導體裝置的製程。
此外，於上述實施例中所說明之基板處理方法(於第3圖C中所說明之處理製程)中，亦可適用於其他應用例。例如，Cap金屬(無電解鍍敷)的前處理、Cap絕緣膜的前處理、或是以鍍敷或CVD形成Cu時的前處理等。此時，較理想為以降低金屬污染的影響之方式，適當的選擇有機酸的金屬錯合物或有機酸的金屬鹽中所包含之金屬元素。
此外，於上述實施例中，係說明同時進行金屬層氧化膜的去除及層間絕緣層的脫水處理，但本發明並不限定於此。例如亦可實質上不進行金屬層氧化膜的去除，而僅單獨進行層間絕緣層的脫水處理。此時，處理氣體可使用上述實施例中所記載之金屬鹽或金屬錯合物。此時，基板處理方法及基板處理裝置，可使用與上述實施例中所記載的方法為相同之方法及裝置而同樣的進行。
以上係說明本發明之較佳實施例，但是本發明並不限定於上述特定的實施例，於申請專利範圍所記載之主旨內，可進行種種的變形及變更。
例如，於上述實施例中，係說明將本發明之基板處理方法適用於下列製程，亦即將對絕緣層進行蝕刻後所形成之開口部上所顯露出的Cu表面氧化膜予以去除之製程，但是亦可將本發明適用於在其他製程中將Cu表面氧化膜予以去除之情況。
例如，可於形成遮蔽層或配線層之後或是進行CMP之後，適用本發明。
產業上之可利用性：
根據本發明，於半導體裝置的製程中，可降低於去除金屬層上所形成的氧化膜時之金屬污染的影響。
本國際申請案係根據於2006年3月27日所申請之日本國特許出願2006－086566號而主張優先權，並將2006－086566號的全部內容援用於本國際申請案。
100、100A．．．基板處理裝置
100A．．．控制手段
100a．．．溫度控制手段
100b．．．氣體控制手段
100c．．．壓力控制手段
100B．．．電腦
100d．．．CPU
100e．．．記錄媒體
100f．．．輸入手段
100g．．．記憶體
100h．．．通訊手段
100i．．．顯示手段
101．．．處理容器
101A．．．處理空間
102．．．氣體供應部
102A．．．氣體孔
102B．．．反應促進室
102b．．．加熱器
103．．．保持台
103A．．．加熱器
104．．．電源
105．．．排氣管線
105A．．．壓力調整閥
106．．．排氣泵浦
107、111．．．氣體供應管線
110．．．原料供應手段
110a．．．原料
110A．．．加熱器
112．．．水蒸氣產生器
113、117．．．氣體管線
108、114、118．．．閥
109、115、119．．．MFC(Mass Flow Controller：質量流量控制器)
116、120．．．氣體供應源
第1圖係顯示本發明的實施例1之基板處理裝置之圖式。
第2圖係顯示實施例2之基板處理裝置之圖式。
第3圖A係顯示實施例3之半導體裝置的製造方法(基板處理方法)之圖式(其1)。
第3圖B係顯示實施例3之半導體裝置的製造方法(基板處理方法)之圖式(其2)。
第3圖C係顯示實施例3之半導體裝置的製造方法(基板處理方法)之圖式(其3)。
第3圖D係顯示實施例3之半導體裝置的製造方法(基板處理方法)之圖式(其4)。
第3圖E係顯示實施例3之半導體裝置的製造方法(基板處理方法)之圖式(其5)。
第4圖係顯示第1圖的基板處理裝置之變形例。
107．．．氣體供應管線
108．．．閥
109．．．MFC(Mass Flow Controller：質量流量控制器)
100A．．．控制手段
100a．．．溫度控制手段
100b．．．氣體控制手段
100c．．．壓力控制手段
100d．．．CPU
100e．．．記錄媒體
100f．．．輸入手段
100g．．．記憶體
100h．．．通訊手段
100i．．．顯示手段
100B．．．電腦
110．．．原料供應手段
110a．．．原料
110A．．．加熱器
101．．．處理容器
101A．．．處理空間
102．．．氣體供應部
102A．．．氣體孔
103．．．保持台
103A．．．加熱器
104．．．電源
105．．．排氣管線
105A．．．壓力調整閥
106．．．排氣泵浦
W．．．被處理基板

Claims (24)

  1. 一種基板處理方法，為在減壓之處理容器，形成有絕緣膜及金屬層之被處理基板的基板處理方法，其特徵為：係具有：使上述被處理基板，加熱保持於100~300℃之溫度，將氣化或昇華之有機酸的金屬錯合物或有機酸的金屬鹽供應至上述被處理基板上，並供給H2 O之處理製程。
  2. 如申請專利範圍第1項所記載之基板處理方法，其中，上述金屬層係由Cu所形成。
  3. 如申請專利範圍第1項所記載之基板處理方法，其中，於上述處理製程中，係去除形成於上述金屬層之氧化膜。
  4. 如申請專利範圍第3項所記載之基板處理方法，其中，於上述處理製程中，係進行上述絕緣膜的脫水處理。
  5. 如申請專利範圍第4項所記載之基板處理方法，其中，上述絕緣膜係包含多孔質膜或含氟膜當中任一項。
  6. 如申請專利範圍第1項所記載之基板處理方法，其中，於上述處理製程之後，更具備將包含有機酸的金屬錯合物或有機酸的金屬鹽中所含有的金屬元素之膜予以形成之製程。
  7. 一種半導體裝置的製造方法，為包含金屬配線及層間絕緣膜之半導體裝置的製造方法，其特徵為：係包含：將有機酸的金屬錯合物或有機酸的金屬鹽， 供應至形成有上述金屬配線及上述層間絕緣膜之被處理基板上，並將上述被處理基板加熱保持於100~300℃之溫度，供給H2 O之處理製程。
  8. 如申請專利範圍第7項所記載之半導體裝置的製造方法，其中，上述金屬配線係由Cu所形成。
  9. 如申請專利範圍第7項所記載之半導體裝置的製造方法，其中，於上述處理製程中，係去除形成於上述金屬配線之氧化膜。
  10. 如申請專利範圍第9項所記載之半導體裝置的製造方法，其中，於上述處理製程中，係進行上述層間絕緣膜的脫水處理。
  11. 如申請專利範圍第10項所記載之半導體裝置的製造方法，其中，上述層間絕緣膜係包含多孔質膜或含氟膜當中任一項。
  12. 如申請專利範圍第7項所記載之半導體裝置的製造方法，其中，於上述處理製程之後，更具備將包含有機酸的金屬錯合物或有機酸的金屬鹽中所含有的金屬元素之膜予以形成之製程。
  13. 如申請專利範圍第12項所記載之半導體裝置的製造方法，其中，包含上述金屬元素之膜，為Cu的擴散防止膜。
  14. 一種基板處理裝置，係具備，保持被處理基板並將該被處理基板加熱保持於100~300℃之溫度之保持台、於內部具備上述保持台之處理容器、及將處理氣體供應至 上述處理容器內之同時，供給H2 O之氣體供應部之基板處理裝置，其特徵為：上述處理氣體係包含有機酸的金屬錯合物或有機酸的金屬鹽。
  15. 如申請專利範圍第14項所記載之基板處理裝置，其中，於上述被處理基板上，形成有金屬層及絕緣膜。
  16. 如申請專利範圍第15項所記載之基板處理裝置，其中，將上述處理氣體供應至上述處理容器內，藉此而去除形成於上述金屬層之氧化膜。
  17. 如申請專利範圍第16項所記載之基板處理裝置，其中，將上述處理氣體供應至上述處理容器內，藉此而進行上述絕緣膜的脫水處理。
  18. 一種記錄媒體，為記憶有可藉由電腦使依據基板處理裝置之基板處理方法進行動作之程式之記錄媒體；此基板處理裝置係具備，使上述被處理基板，加熱保持於100~300℃之溫度保持被處理基板並加熱該被處理基板之保持台、於內部具備上述保持台之處理容器、及將處理氣體供應至上述處理容器內之氣體供應部，其特徵為：上述基板處理方法係具備，將包含有機酸的金屬錯合物或有機酸的金屬鹽之上述處理氣體，供應至上述被處理基板上，並供給H2 O，加熱上述被處理基板之處理製程。
  19. 如申請專利範圍第1項之基板處理方法，其中，上述金屬鹽或金屬錯合物，係Ma (RCOO)b 。(R為烷基、烯基、炔基、芳香基，鹵素原子係氟、氯、 溴、碘，M為鈦、釕、銅、矽、鈷、鋁，a、b為自然數)
  20. 如申請專利範圍第1項之基板處理方法，其中，上述金屬鹽或金屬錯合物係甲酸鈦、甲酸釕、甲酸銅、甲酸矽、甲酸鈷、甲酸鋁、醋酸鈦、醋酸釕、醋酸銅、醋酸矽、醋酸鈷、醋酸鋁、丙酸鈦、丙酸釕、丙酸銅、丙酸矽、丙酸鈷、丙酸鋁者。
  21. 如申請專利範圍第7項之半導體裝置之製造方法，其中，上述金屬鹽或金屬錯合物，係Ma (RCOO)b 。(R為烷基、烯基、炔基、芳香基，鹵素原子係氟、氯、溴、碘，M為鈦、釕、銅、矽、鈷、鋁，a、b為自然數)
  22. 如申請專利範圍第7項之半導體裝置之製造方法，其中，上述金屬鹽或金屬錯合物係甲酸鈦、甲酸釕、甲酸銅、甲酸矽、甲酸鈷、甲酸鋁、醋酸鈦、醋酸釕、醋酸銅、醋酸矽、醋酸鈷、醋酸鋁、丙酸鈦、丙酸釕、丙酸銅、丙酸矽、丙酸鈷、丙酸鋁者。
  23. 如申請專利範圍第14項之基板處理裝置，其中，上述金屬鹽或金屬錯合物，係Ma (RCOO)b 。(R為烷基、烯基、炔基、芳香基，鹵素原子係氟、氯、溴、碘，M為鈦、釕、銅、矽、鈷、鋁，a、b為自然數)
  24. 如申請專利範圍第14項之基板處理裝置，其中，上述金屬鹽或金屬錯合物係甲酸鈦、甲酸釕、甲酸銅、甲酸矽、甲酸鈷、甲酸鋁、醋酸鈦、醋酸釕、醋酸銅、醋酸矽、醋酸鈷、醋酸鋁、丙酸鈦、丙酸釕、丙酸銅、丙酸矽、丙酸鈷、丙酸鋁者。
TW096110641A 2006-03-27 2007-03-27 A substrate processing method, a method of manufacturing a semiconductor device, a substrate processing device, and a recording medium TWI485778B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006086566 2006-03-27

Publications (2)

Publication Number Publication Date
TW200805503A TW200805503A (en) 2008-01-16
TWI485778B true TWI485778B (zh) 2015-05-21

Family

ID=38541048

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096110641A TWI485778B (zh) 2006-03-27 2007-03-27 A substrate processing method, a method of manufacturing a semiconductor device, a substrate processing device, and a recording medium

Country Status (6)

Country Link
US (1) US8138095B2 (zh)
JP (1) JPWO2007111127A1 (zh)
KR (1) KR101061675B1 (zh)
CN (1) CN101410953B (zh)
TW (1) TWI485778B (zh)
WO (1) WO2007111127A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7604819B2 (en) * 2006-05-26 2009-10-20 Z-Medica Corporation Clay-based hemostatic agents and devices for the delivery thereof
JP6011074B2 (ja) * 2012-01-20 2016-10-19 富士通株式会社 電子装置の製造方法及び電子装置の製造装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5939334A (en) * 1997-05-22 1999-08-17 Sharp Laboratories Of America, Inc. System and method of selectively cleaning copper substrate surfaces, in-situ, to remove copper oxides
US6736206B2 (en) * 2001-03-28 2004-05-18 Dainippon Screen Mfg. Co., Ltd. Thermal processor
US20050022909A1 (en) * 2003-03-20 2005-02-03 Xinming Wang Substrate processing method and substrate processing apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319881B1 (ko) * 1999-02-03 2002-01-10 윤종용 집적 회로 기판 표면의 불순물을 제거하기 위한 세정 수용액 및 이를 이용한 세정 방법
JP2001271192A (ja) * 2000-03-27 2001-10-02 Jun Kikuchi 表面処理方法
JP3373499B2 (ja) 2001-03-09 2003-02-04 富士通株式会社 半導体装置の製造方法及び半導体装置の製造装置
JP4355836B2 (ja) * 2002-02-18 2009-11-04 株式会社アルバック Ｃｕ膜とＣｕバンプの接続方法、Ｃｕ膜とＣｕバンプの接続装置
JP2004300576A (ja) * 2003-03-20 2004-10-28 Ebara Corp 基板処理方法及び基板処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5939334A (en) * 1997-05-22 1999-08-17 Sharp Laboratories Of America, Inc. System and method of selectively cleaning copper substrate surfaces, in-situ, to remove copper oxides
US6736206B2 (en) * 2001-03-28 2004-05-18 Dainippon Screen Mfg. Co., Ltd. Thermal processor
US20050022909A1 (en) * 2003-03-20 2005-02-03 Xinming Wang Substrate processing method and substrate processing apparatus

Also Published As

Publication number Publication date
KR101061675B1 (ko) 2011-09-01
US8138095B2 (en) 2012-03-20
WO2007111127A1 (ja) 2007-10-04
US20090075475A1 (en) 2009-03-19
TW200805503A (en) 2008-01-16
CN101410953B (zh) 2011-04-13
CN101410953A (zh) 2009-04-15
KR20080098077A (ko) 2008-11-06
JPWO2007111127A1 (ja) 2009-08-13

Similar Documents

Publication Publication Date Title
TWI772634B (zh) 製造熱穩定之低介電常數鰭式場效電晶體間隔物之方法
TWI436428B (zh) 釕金屬覆蓋層之形成方法
CN101911266B (zh) 半导体装置的制造方法、半导体制造装置及存储介质
US10002834B2 (en) Method and apparatus for protecting metal interconnect from halogen based precursors
US20120252210A1 (en) Method for modifying metal cap layers in semiconductor devices
JP2010021447A (ja) 成膜方法及び処理システム
JP2008028058A (ja) 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体
KR101374038B1 (ko) 성막 방법, 성막 장치 및 반도체 장치의 제조 방법
TW200828441A (en) Apparatus and method for processing substrate, method of manufacturing semiconductor device, and recording medium
US8310054B2 (en) Semiconductor device manufacturing method and target substrate processing system
WO2008010371A1 (fr) Procédé de fabrication de dispositif semi-conducteur, appareil de fabrication de dispositif semi-conducteur, programme informatique et support de stockage
US20090325393A1 (en) Heat treatment method and heat treatment apparatus
TWI485778B (zh) A substrate processing method, a method of manufacturing a semiconductor device, a substrate processing device, and a recording medium
JP2008297605A (ja) 半導体装置の製造方法及び基板処理装置
KR100922905B1 (ko) 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체
JP2007294879A (ja) 基板処理方法、半導体装置の製造方法および基板処理装置
KR101132487B1 (ko) 반도체 장치의 제조 방법 및 기록 매체
WO2010095498A1 (ja) Ｃｕ膜の成膜方法および記憶媒体
WO2008042691A2 (en) Processing system containing a hot filament hydrogen radical source for integrated substrate processing
JPWO2007111126A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、および記録媒体
KR20110120947A (ko) Ｃｕ막의 성막 방법 및 기억 매체
JP2023050573A (ja) 成膜方法及び成膜装置
JP4787073B2 (ja) 処理方法および処理装置
JP5384165B2 (ja) 基板処理方法
JP2010212497A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees