JPWO2007111127A1 - 基板処理方法、半導体装置の製造方法、基板処理装置、および記録媒体 - Google Patents

基板処理方法、半導体装置の製造方法、基板処理装置、および記録媒体 Download PDF

Info

Publication number
JPWO2007111127A1
JPWO2007111127A1 JP2008507420A JP2008507420A JPWO2007111127A1 JP WO2007111127 A1 JPWO2007111127 A1 JP WO2007111127A1 JP 2008507420 A JP2008507420 A JP 2008507420A JP 2008507420 A JP2008507420 A JP 2008507420A JP WO2007111127 A1 JPWO2007111127 A1 JP WO2007111127A1
Authority
JP
Japan
Prior art keywords
substrate
organic acid
processed
substrate processing
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008507420A
Other languages
English (en)
Inventor
三好　秀典
秀典 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2007111127A1 publication Critical patent/JPWO2007111127A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

被処理基板（Ｗ）を保持すると共に該被処理基板（Ｗ）を加熱する保持台（１０３）と、前記保持台（１０３）を内部に備えた処理容器（１０１）と、前記処理容器（１０１）内に、処理ガスを供給するガス供給部（１０２）と、を備えた基板処理装置（１００）であって、前記処理ガスは、有機酸の金属錯体または有機酸の金属塩を含むことを特徴とする基板処理装置（１００）。

Description

本発明は、金属配線を用いた半導体装置の製造方法に関する。
半導体装置の高性能化に伴い、半導体装置の配線材料として抵抗値の小さいＣｕを用いることが広く普及してきている。しかし、Ｃｕは酸化されやすい性質を有しているため、例えばダマシン法によってＣｕの多層配線構造を形成する工程において、層間絶縁膜から露出したＣｕ配線が酸化してしまう場合がある。このため、酸化されたＣｕを還元により除去（クリーニング）するため、ＮＨ３やＨ２などの還元性を有するガスが用いられる場合があった。
しかし、ＮＨ３やＨ２を用いた場合には、Ｃｕの還元処理の処理温度を高く（例えば３００℃以上）する必要があったため、Ｃｕ配線の周囲に形成されている、いわゆるＬｏｗ−ｋ材料よりなる層間絶縁膜にダメージが生じる懸念があった。そのため、例えば蟻酸や酢酸などを気化して処理ガスとして用いることで、Ｃｕの還元を低温で行うことが提案されていた。
しかし、上記の蟻酸や酢酸の蒸気は、モノマーとダイマーが混在する状態となるために、反応が不安定となる懸念を有していた。例えば、蟻酸や酢酸からモノマーまたはダイマーが形成される割合は、僅かな条件の変化により大きく変化してしまう場合があり、Ｃｕの還元反応が不安定になってしまう懸念が生じていた。
特許第３３７３４９９号公報
そこで、本発明では、上記の問題を解決した、新規で有用な基板処理方法、半導体装置の製造方法、基板処理装置、および当該基板処理方法を記憶した記録媒体を提供することを目的としている。
本発明の具体的な課題は、半導体装置の製造工程において、金属配線に形成される酸化膜を、安定に効率的に除去することを可能とすることである。
本発明の第１の観点では、上記の課題を、絶縁膜と金属層が形成された、被処理基板の基板処理方法であって、前記被処理基板上に有機酸の金属錯体または有機酸の金属塩を供給するとともに前記被処理基板を加熱する処理工程を有することを特徴とする基板処理方法により、解決する。
また、本発明の第２の観点では、上記の課題を、金属配線と層間絶縁膜を含む、半導体装置の製造方法であって、前記金属配線と前記層間絶縁膜が形成された被処理基板上に、有機酸の金属錯体または有機酸の金属塩を供給すると共に前記被処理基板を加熱する処理工程を含むことを特徴とする半導体装置の製造方法により、解決する。
また、本発明の第３の観点では、上記の課題を、被処理基板を保持すると共に該被処理基板を加熱する保持台と、前記保持台を内部に備えた処理容器と、前記処理容器内に、処理ガスを供給するガス供給部と、を備えた基板処理装置であって、前記処理ガスは、有機酸の金属錯体または有機酸の金属塩を含むことを特徴とする基板処理装置により、解決する。
また、本発明の第４の観点では、上記の課題を、被処理基板を保持すると共に該被処理基板を加熱する保持台と、前記保持台を内部に備えた処理容器と、前記処理容器内に、処理ガスを供給するガス供給部と、を備えた基板処理装置による基板処理方法を、コンピュータによって動作させるプログラムを記憶した記録媒体であって、前記基板処理方法は、前記被処理基板上に、有機酸の金属錯体または有機酸の金属塩を含む前記処理ガスを供給するとともに前記被処理基板を加熱する処理工程を有することを特徴とする記録媒体により、解決する。
本発明によれば、半導体装置の製造工程において、金属層に形成される酸化膜を除去する場合の金属汚染の影響を低減することが可能となる。
実施例１による基板処理装置を示す図である。 実施例２のよる基板処理装置を示す図である。 実施例３による半導体装置の製造方法（基板処理方法）を示す図（その１）である。 実施例３による半導体装置の製造方法（基板処理方法）を示す図（その２）である。 実施例３による半導体装置の製造方法（基板処理方法）を示す図（その３）である。 実施例３による半導体装置の製造方法（基板処理方法）を示す図（その４）である。 実施例３による半導体装置の製造方法（基板処理方法）を示す図（その５）である。 図１の基板処理装置の変形例である。
符号の説明
１００，１００Ａ 基板処理装置
１００Ａ 制御手段
１００ａ 温度制御手段
１００ｂ ガス制御手段
１００ｃ 圧力制御手段
１００Ｂ コンピュータ
１００ｄ ＣＰＵ
１００ｅ 記録媒体
１００ｆ 入力手段
１００ｇ メモリ
１００ｈ 通信手段
１００ｉ 表示手段
１０１ 処理容器
１０１Ａ 処理空間
１０２ ガス供給部
１０２Ａ ガス穴
１０２Ｂ 反応促進室
１０２ｂ ヒータ
１０３ 保持台
１０３Ａ ヒータ
１０４ 電源
１０５ 排気ライン
１０５Ａ 圧力調整バルブ
１０６ 排気ポンプ
１０７、１１１ ガス供給ライン
１１０ 原料供給手段１１０
１１０ａ 原料
１１０Ａ ヒータ
１１２ 水蒸気発生器
１１３，１１７ ガスライン
１０８，１１４，１１８ バルブ
１０９，１１５，１１９ ＭＦＣ
１１６，１２０ ガス供給源
次に、本発明の実施の形態に関して説明する。
本発明による基板処理方法は、絶縁膜と金属層（例えばＣｕ配線）が形成された、被処理基板の基板処理方法であって、前記被処理基板上に有機酸の金属錯体または有機酸の金属塩を供給するとともに前記被処理基板を加熱する処理工程を有することを特徴としている。
本発明による基板処理方法では、従来用いられていた蟻酸や酢酸に比べて、安定にＣｕの酸化膜の除去を行うことが可能な、有機酸の金属錯体または有機酸の金属塩を用いていることが特徴である。例えば、蟻酸や酢酸は、基板処理において、モノマーとダイマーの双方が形成され、また僅かな条件の違いによりこれらの形成される割合が大きく変動するため、金属（Ｃｕ）の還元反応が不安定になる場合がある。
本発明では、上記の蟻酸や酢酸に換えて、安定に金属（Ｃｕ）の還元を行うことが可能な有機酸の金属錯体または有機酸の金属塩を用いており、そのために、金属の還元を安定に、効率よく実施することが可能となっている。
また、本発明による基板処理方法では、金属材料に対する腐食性が少ない有機酸の金属錯体または有機酸の金属塩を用いていることが特徴である。このため、基板処理装置の配管や、基板処理装置の処理容器などを腐食させる影響が抑制され、金属汚染を抑制した基板処理が可能となっている。
また、金属の還元に有機酸の金属錯体または有機酸の金属塩を用いることで、金属の還元処理に加えて、金属配線の周囲に形成された絶縁膜（層間絶縁膜）の脱水処理を行うことが可能になる効果を奏する。
例えば、金属配線を用いた半導体装置では、配線遅延を低減するために、Ｃｕを用いて配線抵抗を小さくすると共に、層間絶縁膜に誘電率の低い、いわゆるＬｏｗ−ｋ材料を用いることが好ましい。
上記のＬｏｗ−ｋ材料よりなる層間絶縁膜は、膜中に水分を取り込んでしまうことが多く、このために層間絶縁膜の絶縁性の低下や誘電率の増大を招く場合があった。そこで、本発明による基板処理方法では、有機酸の金属錯体または有機酸の金属塩を用いることで、金属の還元処理と共に層間絶縁膜の脱水処理を行うことが可能になっている。
また、有機酸の金属錯体または有機酸の金属塩を用いた金属の還元処理および層間絶縁膜の脱水処理は、低温（３００℃以下）での処理が可能であり、高温でダメージを受けやすいＬｏｗ−ｋ材料よりなる層間絶縁膜を用いた半導体装置の形成に適用すると好適である。
次に、上記の基板処理方法、該基板処理方法を適用した半導体装置の製造方法、該基板処理方法を実施する基板処理装置、および該基板処理方法を記憶した記録媒体の具体的な例について、図面に基づき以下に説明する。
図１は、本発明の実施例１による基板処理装置の構成の例を模式的に示した図である。図１を参照するに、本実施例による基板処理装置１００は、内部に処理空間１０１Ａが画成される処理容器１０１を有している。前記処理空間１０１Ａには、被処理基板Ｗを保持し、該被処理基板Ｗを加熱するヒータ１０３Ａが設置された保持台１０３が設置されている。前記ヒータ１０３Ａは、電源１０４に接続されており、前記被処理基板Ｗを所望の温度に加熱することが可能に構成されている。
また、前記処理空間１０１Ａは、前記処理容器１０１に接続された排気ライン１０５から真空排気され、減圧状態に保持される。前記排気ライン１０５は、圧力調整バルブ１０５Ａを介して排気ポンプ１０６に接続され、前記処理空間を所望の圧力の減圧状態とすることが可能になっている。
また、処理容器１０１の、前記保持台１０３に対向する側には、例えばシャワーヘッド構造よりなるガス供給部１０２が設置されている。前記ガス供給部１０２にはガス供給ライン１０７が接続され、該ガス供給ライン１０７より、例えば有機酸の金属錯体または有機酸の金属塩よりなる処理ガスが供給される。
前記ガス供給部１０２に供給された処理ガスは、前記ガス供給部に形成された複数のガス穴１０２Ａより、前記処理空間１０１Ａに供給される。前記処理空間１０１Ａに供給された処理ガスは、前記ヒータ１０３Ａによって所定の温度に加熱された前記被処理基板Ｗに到達し、例えば該被処理基板Ｗに形成されたＣｕ配線の酸化膜の除去（Ｃｕの還元）、または該被処理基板Ｗに形成された絶縁膜（層間絶縁膜）の脱水処理が行われる。
前記ガス供給ライン１０７には、バルブ１０８、質量流量コントローラ（ＭＦＣ）１０９が設置され、さらに有機酸の金属錯体または有機酸の金属塩よりなる原料１１０ａを保持する原料供給手段１１０に接続されている。前記原料供給手段１１０には、ヒータ１１０Ａが設置され、前記原料１１０ａは、該ヒータ１１０Ａによって加熱されることで気化または昇華する。気化または昇華した前記原料１１０ａは、前記ガス供給ライン１０７から前記処理空間１０１Ａに供給される構造になっている。
また、前記原料１１０ａを気化または昇華させる場合や、気化または昇華した前記原料１１０ａ（処理ガス）を前記処理空間１０１Ａに供給する場合に、例えばＡｒやＮ２、またはＨｅなどのキャリアガスを用いて、当該キャリアガスとともに処理ガスが前記処理空間１０１Ａに供給されるようにしてもよい。また、いわゆるリキッドインジェクションによる気化器を用いた方法により、原料を気化してもよい。
また、前記基板処理装置１００の、基板処理に係る動作は、制御手段１００Ａによって制御され、さらに該制御手段１００Ａは、コンピュータ１００Ｂに記憶されたプログラムに基づき、制御される構造になっている。なお、これらの配線は図示を省略している。
前記制御手段１００Ａは、温度制御手段１００ａと、ガス制御手段１００ｂ、および圧力制御手段１００ｃと、を有している。前記温度制御手段１００ａは、前記電源１０４を制御することで前記保持台１０３の温度を制御し、該保持台１０３によって加熱される前記被処理基板Ｗの温度を制御する。
前記ガス制御手段１００ｂは、前記バルブ１０８の開閉や、前記ＭＦＣ１０９による流量制御を統括し、前記処理空間１０１Ａに供給される処理ガスの状態を制御する。さらに、前記圧力制御手段１００ｃは、前記排気ポンプ１０６および前記圧力調整バルブ１０５Ａの開度を制御し、前記処理空間１０１Ａが所定の圧力となるように制御する。
また、前記制御手段１００Ａは、コンピュータ１００Ｂによって制御されており、前記基板処理装置１００は、該コンピュータ１００Ｂによって動作される。前記コンピュータ１００Ｂは、ＣＰＵ１００ｄ、記録媒体１００ｅ、入力手段１００ｆ、メモリ１００ｇ、通信手段１００ｈ、および表示手段１００ｉを有している。例えば、基板処理に係る基板処理方法のプログラムは、記録媒体１００ｅに記録されており、基板処理は当該プログラムに基づき、行われる。また、当該プログラムは、前記通信手段１００ｈより入力されたり、または前記入力手段１００ｆによって入力されてもよい。
また、上記の実施例１による基板処理装置は、以下に示すような構成に変更してもよい。図２は、本発明の実施例２による基板処理装置１００Ｘを模式的に示した図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。また、特に説明しない部分は実施例１の基板処理装置と同様とする。
図２を参照するに、本実施例による基板処理装置１００Ｘでは、有機酸の金属錯体または有機酸の金属塩に加えて、処理ガスとして水蒸気（Ｈ２Ｏ）が供給される構造になっている。本実施例による基板処理装置１００Ｘでは、前記ガス供給部１０２に接続される、ガス混合部１０２Ａが設置され、さらに当該ガス混合部１０２Ａには、水蒸気発生器１１２より水蒸気（Ｈ２Ｏ）が供給されるように構成されている。
この場合水蒸気は、ガス供給ライン１１１から、前記ガス供給部１０２の外側に設置された反応促進室１０２Ｂに供給される。前記反応促進室１０２Ｂには、前記ガス供給ライン１０７とともに、前記ガス供給ライン１１１が接続されて、有機酸の金属錯体または有機酸の金属塩とＨ２Ｏが供給され、混合される。混合された有機酸の金属錯体または有機酸の金属塩とＨ２Ｏは、前記ガス供給部１０２を介して、前記処理空間１０１Ａに供給される。また、前記反応促進室１０２Ｂの外側には、ヒータ１０２ｂが設置され、有機酸の金属錯体または有機酸の金属塩とＨ２Ｏの混合ガスが所定の温度（当該所定の温度は被処理基板の温度より高くてもよい）に加熱される構造になっている。
また、前記ガス供給ライン１１１は、水蒸気発生器１１２に接続されている。前記水蒸気発生器１１２には、ガスライン１１３よりＯ２が、ガスライン１１７よりＨ２が供給され、水蒸気が生成される。前記ガスライン１１３には、バルブ１１４、ＭＦＣ１１５が設置され、Ｏ２供給源１１６に接続されている。同様に、前記ガスライン１１７には、バルブ１１８、ＭＦＣ１１９が設置され、Ｈ２供給源１２０に接続されている。前記ガス制御手段１００ｂは、前記バルブ１１４，１１８の開閉や、前記ＭＦＣ１１５，１１９の制御、さらに前記水蒸気発生器１１２の制御を行って、前記ガス供給ライン１１１から供給されるＨ２Ｏの制御を行っている。
上記の基板処理装置を用いて基板処理を行うことで、前記処理空間１０１Ａに、有機酸の金属錯体または有機酸の金属塩に加えてＨ２Ｏを供給することが可能となり、Ｃｕの還元処理がさらに安定し、好ましい。
次に、上記の基板処理装置１００または基板処理装置１００Ｘを用いた、半導体装置の製造方法の一例について、図３Ａ〜図３Ｅに基づき、手順を追って説明する。
まず、図３Ａに示した工程における半導体装置では、シリコンからなる半導体基板（前記被処理基板Ｗ）上に形成されたＭＯＳトランジスタなどの素子（図示せず）を覆うように絶縁膜、例えばシリコン酸化膜２０１が形成されている。当該素子に電気的に接続されている、例えばＷ（タングステン）からなる配線層（図示せず）と、これに接続された、例えばＣｕからなる配線層２０２が形成されている。
また、前記シリコン酸化膜２０１上には、配線層２０２を覆うように、第１の絶縁層（層間絶縁膜）２０３が形成されている。前記第１の絶縁層２０３には、溝部２０４ａおよびホール部２０４ｂが形成されている。前記溝部２０４ａおよびホール部２０４ｂには、Ｃｕにより形成された、トレンチ配線とビア配線からなる配線部２０４が形成され、これが前述の配線層２０２と電気的に接続された構成となっている。
また、前記第１の絶縁層２０３と前記配線部２０４の間にはＣｕ拡散防止膜２０４ｃが形成されている。前記Ｃｕ拡散防止膜２０４ｃは、前記配線部２０４から前記第１の絶縁層２０３へＣｕが拡散するのを防止する機能を有する。さらに、前記配線部２０４および前記第１の絶縁層２０３の上を覆うように絶縁層２０５（Ｃｕ拡散防止層）及び第２の絶縁層（層間絶縁膜）２０６が形成されている。
以下では、前記第２の絶縁層２０６に、先に説明した基板処理方法を適用して、Ｃｕの配線を形成して半導体装置を形成する方法を説明する。なお、前記配線部２０４に関しても、以下に説明する方法と同様の方法で形成することが可能である。
図３Ｂに示す工程では、前記第２の絶縁層２０６に、溝部２０７ａおよびホール部２０７ｂ（当該ホール部２０６は前記絶縁層２０５も貫通）を、例えばドライエッチング法などによって形成する。ここで、前記第２の絶縁層２０６に形成された開口部より、Ｃｕよりなる前記配線部２０４の一部が露出することになる。露出した前記配線部２０４の表層には、酸化膜（図示せず）が形成される。
次に、図３Ｃに示す工程において、前記基板処理装置１００または前記基板処理装置１００Ｘを用いて、先に説明した基板処理方法を適用して、露出したＣｕ配線の酸化膜の除去（Ｃｕの還元処理）を行う。この場合、被処理基板上に気化または昇華された有機酸の金属錯体または有機酸の金属塩を供給するとともに、被処理基板を加熱し、Ｃｕの酸化膜の除去を行う。
この場合、被処理基板の温度は、Ｈ２やＮＨ３を用いて還元処理を行う場合に比べて、低温とすることが可能であり、例えば３００℃以下での処理が可能である。また、例えば層間絶縁膜が熱によるダメージを受けやすいＬｏｗ−ｋ材料（低誘電率材料）を含む場合、本実施例のように３００℃以下による低温で基板処理が可能となることは特に好ましい。
また、被処理基板の温度は、低すぎると還元反応が十分に促進されないため、１００℃以上であることが好ましい。すなわち、被処理基板の温度は、１００℃乃至３００℃であることが好ましい。
また、先に説明したように、本工程において、Ｃｕの還元処理を行うとともに、層間絶縁膜の脱水処理を行うことが可能である。この場合、前記第２の絶縁層２０６に有機酸の金属錯体または有機酸の金属塩が供給されて加熱されることで、前記第２の絶縁層２０６の脱水処理が促進されて、該第２の絶縁層２０６の電気的な特性が良好となる（例えば、誘電率の低下、耐電圧の向上など）効果を奏する。
このような脱水処理による電気特性の改善の効果は、例えば前記第２の絶縁層２０６が、シリコン酸化膜（ＳｉＯ２膜）の場合であっても得られるが、該第２の絶縁層２０６が吸水性の大きい、Ｌｏｗ−ｋ材料よりなる場合、特にその効果が大きくなる。このような低誘電率材料（低誘電率層間絶縁膜）の例としては、例えば、多孔質膜もしくはフッ素を含む膜などがある。
また、Ｃｕの酸化膜除去の処理を安定に、また効率よく行うためには、前記基板処理装置１００Ｘを用いて、本工程において被処理基板上にＨ２Ｏを供給するようにしてもよい。また、この場合、層間絶縁膜の脱水効果を鑑みて、供給されるＨ２Ｏの量を適宜制御することが好ましい。すなわち、層間絶縁膜の吸水性がより大きい場合、供給されるＨ２Ｏの量を少なく（もしくは０に）し、層間絶縁膜の吸水性が小さい場合は、Ｃｕの還元処理の安定を考慮して供給されるＨ２Ｏの量を多くすればよい。
上記の金属塩もしくは金属錯体は、Ｍａ（ＲＣＯＯ）ｂ（Ｍは金属原子、ａ，ｂは自然数、Ｒは水素原子もしくは炭化水素基もしくは炭化水素基を構成する水素原子の少なくとも一部がハロゲン原子に置換された官能基。）で示されるものである。具体的な炭化水素基としては、アルキル基、アルケニル基、アルキニル基、アリール基などを挙げることができる。具体的なハロゲン原子としては、フッ素、塩素、臭素、ヨウ素を挙げることができる。
また、上記の有機酸の金属錯体または有機酸の金属塩を構成する金属元素としては、例えば、チタン、ルテニウム、Ｃｕ（銅）、シリコン、コバルト、アルミニウム、などがある。また、上記の有機酸の金属錯体または有機酸の金属塩を構成する有機酸としては、カルボン酸があり、カルボン酸の例としては、蟻酸、酢酸、プロピオン酸、酪酸、および吉草酸などがある。すなわち、上記の有機酸の金属錯体または有機酸の金属塩としては、当該金属と当該有機酸の組み合わせにより形成されるものがその一例である。
例えば、上記の有機酸の金属錯体または有機酸の金属塩の例としては、有機酸が蟻酸の場合を例にとると、蟻酸チタン、蟻酸ルテニウム、蟻酸銅、蟻酸シリコン、蟻酸コバルト、蟻酸アルミニウム、などがある。同様に、有機酸が酢酸の場合には、酢酸チタン、酢酸ルテニウム、酢酸銅、酢酸シリコン、酢酸コバルト、酢酸アルミニウム、有機酸がプロピオン酸の場合には、プロピオン酸チタン、プロピオン酸ルテニウム、プロピオン酸銅、プロピオン酸シリコン、プロピオン酸コバルト、プロピオン酸アルミニウム、などがある。
上記の図３Ｃの工程において、例えば、有機酸の金属錯体または有機酸の金属塩の流量は１乃至１０００ｓｃｃｍ、前記処理空間１０１Ａの圧力は、１乃至１０００Ｐａ、被処理基板の温度は、１００乃至３００℃、処理時間は、１乃至１８０秒として、上記の処理を行うことができる。また、水蒸気を用いる場合には、水蒸気の流量は、１乃至１０００ｓｃｃｍとすることが好ましい。また、前記反応促進室１０２Ｂの温度は、被処理基板の温度より高いことが好ましい。
次に、図３Ｄに示す工程において、前記溝部２０７ａおよび前記ホール部２０７ｂの内壁面を含む前記第２の絶縁層２０６上、および前記配線部２０４の露出面に、Ｃｕ拡散防止膜２０７ｃの成膜を行う。前記Ｃｕ拡散防止膜２０７ｃは、例えば高融点金属膜やこれらの窒化膜、または高融点金属膜と窒化膜の積層膜からなる。例えば当該Ｃｕ拡散防止膜２０７ｃは、Ｔａ／ＴａＮ膜、ＷＮ膜、またはＴｉＮ膜などからなり、スパッタ法やＣＶＤ法などの方法により、形成することが可能である。また、このようなＣｕ拡散防止膜は、いわゆるＡＬＤ法によって形成することも可能である。
また、図３Ｃで先に説明した工程で処理ガスとして用いる、有機酸の金属錯体または有機酸の金属塩に含まれる金属元素は、上記の図３Ｄの工程で形成される前記Ｃｕ拡散防止膜２０７ｃを構成する膜が含む金属元素と同じであることが好ましい。この場合、図３Ｃの工程の後に、当該金属元素を含む膜を形成する図３Ｄの工程があるため、当該金属元素が金属汚染で問題になる可能性が小さくなる。
例えば、前記Ｃｕ拡散防止膜２０７ｃがＴｉＮ膜などにより形成される場合、図３Ｃの工程で用いられる、有機酸の金属錯体または有機酸の金属塩に含まれる金属元素は、Ｔｉであることが好ましく、この場合、例えば、処理ガスは蟻酸チタンや酢酸チタンであることが好ましい。
次に図３Ｅに示す工程において、前記溝部２０７ａおよび前記ホール部２０７ｂを含む、前記Ｃｕ拡散防止膜２０７ｃの上に、Ｃｕよりなる配線部２０７を形成する。この場合、例えばスパッタ法やＣＶＤ法でＣｕよりなるシード層を形成した後、Ｃｕの電界メッキにより、前記配線部２０７を形成することができる。また、ＣＶＤ法やＡＬＤ法により、前記配線部２０７を形成してもよい。
配線部２０７を形成後、化学機械研磨（ＣＭＰ）法により基板表面を平坦化する。
また、本工程の後に、さらに前記第２の絶縁層の上部に第２＋ｎ（ｎは自然数）の絶縁層を形成し、それぞれの絶縁層に上記の方法によりＣｕよりなる配線部を形成し、多層配線構造を有する半導体装置を形成することが可能である。
また、本実施例では、デュアルダマシン法を用いて、Ｃｕの多層配線構造を形成する場合を例にとって説明したが、シングルダマシン法を用いてＣｕの多層配線構造を形成する場合にも上記の方法を適用できることは明らかである。
また、本実施例では、絶縁層に形成される金属配線として、おもにＣｕ配線を例にとって説明したが、これに限定されるものではない。例えば、Ｃｕのほかに、Ａｇ，Ｗ，Ｃｏ，Ｒｕ，Ｔｉ，Ｔａなどの金属（配線）に対しても本実施例を適用することが可能である。
また、本発明を実施可能な基板処理装置は、実施例１または実施例２で説明した基板処理装置に限定されず、様々に変形・変更が可能である。例えば、図４は、実施例１に記載した基板処理装置１００の変形例である、基板処理装置１００Ｙである。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図４を参照するに、前記基板処理装置１００Ｙでは、前記基板処理装置１００に設置された前記原料供給手段１１０に換わって、原料供給手段３１０が設置されている。前記原料供給手段３１０は、いわゆるバブリング方式で前記原料１１０ａを気化もしくは昇華させて前記ガス供給ライン１０７より前記処理空間１０１Ａに供給することが可能に構成されている。
前記原料供給手段３１０には、ガスライン３１１よりキャリアガスとして不活性ガス（たとえばＨｅなど）が供給され、気化もしくは昇華した原料は当該キャリアガスとともに処理容器に供給される。
このように、本実施例による半導体装置の製造方法では、Ｃｕに形成される酸化膜の除去を、安定に効率よく除去することが可能であり、さらにＣｕの酸化膜の除去と共に、層間絶縁膜の脱水処理を行うことが可能である。このため、上記の方法では、従来は別々の工程で行っていたＣｕの酸化膜除去と層間絶縁層の脱水処理を実質的に同時に行うことが可能になり、半導体装置の製造工程が単純となっている。
また、上記の実施例で説明した基板処理方法（図３Ｃの工程で説明した処理工程）は、他のアプリケーションに応用することが可能である。例えば、Ｃａｐメタル（無電解メッキ）の前処理や、Ｃａｐ絶縁膜の前処理、またはメッキやＣＶＤでＣｕを形成する場合の前処理などに適用することが可能である。この場合、金属汚染の影響が低減されるように、有機酸の金属錯体または有機酸の金属塩に含まれる金属元素を適宜選択することが好ましい。
また、上記の実施例では、金属層の酸化膜除去と層間絶縁層の脱水処理を同時に行う例について説明しているが、本発明はこれに限定されるものではない。例えば、実質的に金属層の酸化膜除去を行わずに、層間絶縁膜の脱水処理のみを単独で行うことも可能である。この場合、処理ガスとして、上記の実施例中に記載した金属塩もしくは金属錯体を用いることが可能である。この場合、基板処理方法、および基板処理装置については、上記の実施例中に記載した場合と同様の方法、装置を用いて同様に行うことが可能である。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
例えば、上記の実施例では、絶縁層に対してエッチングを行って形成された開口部に露出した下層配線のＣｕ表面酸化膜を除去する工程に対して、本発明の基板処理方法を適用しているが、他の工程でＣｕの表面酸化膜を除去する場合に本発明を適用してもよい。
例えば、シード層あるいは配線層を形成した後、もしくはＣＭＰを行った後に対して本発明を適用してもよい。
本発明によれば、半導体装置の製造工程において、金属配線に形成される酸化膜を除去する場合の金属汚染の影響を低減することが可能となる。
本国際出願は、２００６年３月２７日に出願した日本国特許出願２００６−０８６５６６号に基づく優先権を主張するものであり、２００６−０８６５６６号の全内容を本国際出願に援用する。

Claims (24)

  1. 絶縁膜と金属層が形成された、被処理基板の基板処理方法であって、
    前記被処理基板上に有機酸の金属錯体または有機酸の金属塩を供給するとともに前記被処理基板を加熱する処理工程を有することを特徴とする基板処理方法。
  2. 前記金属層は、Ｃｕよりなることを特徴とする請求項１記載の基板処理方法。
  3. 前記処理工程の前記被処理基板の温度が、１００℃乃至３００℃であることを特徴とする請求項２記載の基板処理方法。
  4. 前記処理工程では、前記金属層に形成された酸化膜が除去されることを特徴とする請求項１記載の基板処理方法。
  5. 前記処理工程では、前記絶縁膜の脱水処理が行われることを特徴とする請求項４記載の基板処理方法。
  6. 前記絶縁膜は、多孔質膜またはフッ素を含む膜のいずれかを含むことを特徴とする請求項５記載の基板処理方法。
  7. 前記処理工程では、前記被処理基板上に有機酸の金属錯体または有機酸の金属塩とともにＨ２Ｏが供給されることを特徴とする請求項１記載の基板処理方法。
  8. 前記処理工程の後に、有機酸の金属錯体または有機酸の金属塩に含まれる金属元素を含む膜を形成する工程をさらに有することを特徴とする請求項１記載の基板処理方法。
  9. 金属配線と層間絶縁膜を含む、半導体装置の製造方法であって、
    前記金属配線と前記層間絶縁膜が形成された被処理基板上に、有機酸の金属錯体または有機酸の金属塩を供給すると共に前記被処理基板を加熱する処理工程を含むことを特徴とする半導体装置の製造方法。
  10. 前記金属配線は、Ｃｕよりなることを特徴とする請求項９記載の半導体装置の製造方法。
  11. 前記処理工程の前記被処理基板の温度が、１００℃乃至３００℃であることを特徴とする請求項１０記載の半導体装置の製造方法。
  12. 前記処理工程では、前記金属配線に形成された酸化膜が除去されることを特徴とする請求項９記載の半導体装置の半導体装置の製造方法。
  13. 前記処理工程では、前記層間絶縁膜の脱水処理が行われることを特徴とする請求項１２記載の半導体装置の半導体装置の製造方法。
  14. 前記層間絶縁膜は、多孔質膜またはフッ素を含む膜のいずれかを含むことを特徴とする請求項１３記載の半導体装置の製造方法。
  15. 前記処理工程では、前記被処理基板上に有機酸の金属錯体または有機酸の金属塩とともにＨ２Ｏが供給されることを特徴とする請求項９記載の半導体装置の製造方法。
  16. 前記処理工程の後に、有機酸の金属錯体または有機酸の金属塩に含まれる金属元素を含む膜を形成する工程をさらに有することを特徴とする請求項９記載の半導体装置の製造方法。
  17. 前記金属元素を含む膜は、Ｃｕの拡散防止膜であることを特徴とする請求項１６記載の半導体装置の製造方法。
  18. 被処理基板を保持すると共に該被処理基板を加熱する保持台と、
    前記保持台を内部に備えた処理容器と、
    前記処理容器内に、処理ガスを供給するガス供給部と、を備えた基板処理装置であって、
    前記処理ガスは、有機酸の金属錯体または有機酸の金属塩を含むことを特徴とする基板処理装置。
  19. 前記被処理基板には、金属層と絶縁膜が形成されていることを特徴とする請求項１８記載の基板処理装置。
  20. 前記処理容器内に前記処理ガスが供給されることにより、前記金属層に形成された酸化膜が除去されることを特徴とする請求項１９記載の基板処理装置。
  21. 前記処理容器内に前記処理ガスが供給されることにより、前記絶縁膜の脱水処理がおこなわれることを特徴とする請求項２０記載の基板処理装置。
  22. 前記処理容器内にＨ２Ｏを供給するＨ２Ｏ供給手段をさらに有することを特徴とする請求項１８記載の基板処理装置。
  23. 前記Ｈ２Ｏ供給手段は、水蒸気発生器を含むことを特徴とする請求項２２記載の基板処理装置。
  24. 被処理基板を保持すると共に該被処理基板を加熱する保持台と、
    前記保持台を内部に備えた処理容器と、
    前記処理容器内に、処理ガスを供給するガス供給部と、を備えた基板処理装置による基板処理方法を、コンピュータによって動作させるプログラムを記憶した記録媒体であって、
    前記基板処理方法は、
    前記被処理基板上に、有機酸の金属錯体または有機酸の金属塩を含む前記処理ガスを供給するとともに前記被処理基板を加熱する処理工程を有することを特徴とする記録媒体。
JP2008507420A 2006-03-27 2007-03-13 基板処理方法、半導体装置の製造方法、基板処理装置、および記録媒体 Pending JPWO2007111127A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006086566 2006-03-27
JP2006086566 2006-03-27
PCT/JP2007/054976 WO2007111127A1 (ja) 2006-03-27 2007-03-13 基板処理方法、半導体装置の製造方法、基板処理装置、および記録媒体

Publications (1)

Publication Number Publication Date
JPWO2007111127A1 true JPWO2007111127A1 (ja) 2009-08-13

Family

ID=38541048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008507420A Pending JPWO2007111127A1 (ja) 2006-03-27 2007-03-13 基板処理方法、半導体装置の製造方法、基板処理装置、および記録媒体

Country Status (6)

Country Link
US (1) US8138095B2 (ja)
JP (1) JPWO2007111127A1 (ja)
KR (1) KR101061675B1 (ja)
CN (1) CN101410953B (ja)
TW (1) TWI485778B (ja)
WO (1) WO2007111127A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7604819B2 (en) * 2006-05-26 2009-10-20 Z-Medica Corporation Clay-based hemostatic agents and devices for the delivery thereof
JP6011074B2 (ja) * 2012-01-20 2016-10-19 富士通株式会社 電子装置の製造方法及び電子装置の製造装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5939334A (en) * 1997-05-22 1999-08-17 Sharp Laboratories Of America, Inc. System and method of selectively cleaning copper substrate surfaces, in-situ, to remove copper oxides
KR100319881B1 (ko) 1999-02-03 2002-01-10 윤종용 집적 회로 기판 표면의 불순물을 제거하기 위한 세정 수용액 및 이를 이용한 세정 방법
JP2001271192A (ja) 2000-03-27 2001-10-02 Jun Kikuchi 表面処理方法
JP3373499B2 (ja) 2001-03-09 2003-02-04 富士通株式会社 半導体装置の製造方法及び半導体装置の製造装置
JP3973853B2 (ja) * 2001-03-28 2007-09-12 大日本スクリーン製造株式会社 熱処理装置
JP4355836B2 (ja) * 2002-02-18 2009-11-04 株式会社アルバック Ｃｕ膜とＣｕバンプの接続方法、Ｃｕ膜とＣｕバンプの接続装置
US20050022909A1 (en) 2003-03-20 2005-02-03 Xinming Wang Substrate processing method and substrate processing apparatus
JP2004300576A (ja) * 2003-03-20 2004-10-28 Ebara Corp 基板処理方法及び基板処理装置

Also Published As

Publication number Publication date
KR101061675B1 (ko) 2011-09-01
KR20080098077A (ko) 2008-11-06
US8138095B2 (en) 2012-03-20
CN101410953A (zh) 2009-04-15
CN101410953B (zh) 2011-04-13
WO2007111127A1 (ja) 2007-10-04
TW200805503A (en) 2008-01-16
US20090075475A1 (en) 2009-03-19
TWI485778B (zh) 2015-05-21

Similar Documents

Publication Publication Date Title
CN101911266B (zh) 半导体装置的制造方法、半导体制造装置及存储介质
US6218301B1 (en) Deposition of tungsten films from W(CO)6
KR101374038B1 (ko) 성막 방법, 성막 장치 및 반도체 장치의 제조 방법
WO2007142329A1 (ja) 成膜装置、成膜方法、コンピュータプログラムおよび記憶媒体
JP2008091645A (ja) 半導体製造装置、半導体装置の製造方法及び記憶媒体
JP5119618B2 (ja) 半導体装置の製造方法、半導体装置の製造装置及び記憶媒体
US20090325393A1 (en) Heat treatment method and heat treatment apparatus
JP4828451B2 (ja) 基板処理方法、半導体装置の製造方法および基板処理装置
JP2007294879A6 (ja) 基板処理方法、半導体装置の製造方法および基板処理装置
JPWO2007111127A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、および記録媒体
WO2010095498A1 (ja) Ｃｕ膜の成膜方法および記憶媒体
JPWO2007111126A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、および記録媒体
JP5151082B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP2006332139A (ja) 成膜方法およびコンピュータにより読み取り可能な記憶媒体
US8697572B2 (en) Method for forming Cu film and storage medium
JP2008140880A (ja) 薄膜の形成方法、成膜装置及び記憶媒体
JP2010212323A (ja) Ｃｕ膜の成膜方法および記憶媒体
JP5938164B2 (ja) 成膜方法、成膜装置、半導体装置及びその製造方法
KR20080106373A (ko) 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체
US20160300731A1 (en) Methods of etchback profile tuning
JP4787073B2 (ja) 処理方法および処理装置
JP2010202947A (ja) Ｃｕ膜の成膜方法および記憶媒体