TWI483272B - Conductive film and conductive film roll - Google Patents

Description

導電性膜及導電性膜捲筒

本發明係關於一種適用於可藉由手指或觸控筆等之接觸而輸入資訊之輸入顯示裝置等之導電性膜及導電性膜捲筒。

先前，已知有包括形成於膜基材之兩面之透明導電體層及形成於各透明導電體層之表面之金屬層之導電性膜(專利文獻1)。將此種導電性膜用於例如觸控感測器時，藉由加工金屬層，於觸控輸入區域之外緣部形成引導配線，可實現窄邊緣化。

[先前技術文獻] [專利文獻]

[專利文獻1]日本專利特開2011-060146號公報

然而，上述先前之導電性膜中，於將該膜捲繞成捲筒狀之情形時，有鄰接之膜彼此壓接之問題。而且，若剝下壓接之膜彼此，則有於膜內之透明導電體層上產生損傷之情形，有導致品質降低之虞。

本發明之目的在於提供一種於將導電性膜捲繞成捲筒狀之情形時，可不使鄰接之膜壓接而維持高品質之導電性膜及導電性膜捲筒。

為了達成上述目的，本發明之導電性膜之特徵在於：包括膜基材、形成於上述膜基材之一側之第1透明導電體層、形成於上述第1透明導電體層之與上述膜基材相反之側之第1銅層、形成於上述膜基材之另一側之第2透明導電體層、形成於上述第2透明導電體層之與上述膜基材相反之側之第2銅層、及形成於上述第1銅層之與上述第1透明導電體層相反之側且含有氧化銅(I)之厚度1 nm~15 nm之第1氧化皮膜層。

較佳為上述第1氧化皮膜層之厚度為1.0 nm~8.0 nm。

又，較佳為上述第1氧化皮膜層包括包含50重量%之氧化銅(I)且包含銅、氧化銅(II)、碳酸銅及氫氧化銅之組合物。進而較佳為上述第1氧化皮膜層實質上由氧化銅(I)形成。

上述導電性膜較佳為進而具備形成於上述第2銅層且含有氧化銅(I)之厚度1 nm~15 nm之第2氧化皮膜層。

又，為了達成上述目的，本發明之導電性膜捲筒之特徵在於：其係將上述導電性膜捲繞成捲筒狀而構成。

根據本發明，第1氧化皮膜層形成於第1銅層之與第1透明導電體層相反之側。藉此，於將本導電性膜捲繞成捲筒狀之情形時，由於第1銅層與第2銅層之間介存有第1氧化皮膜層，因此可抑制第1銅層與第2銅層之金屬結合。又，藉由將含有氧化銅(I)之第1氧化皮膜層之厚度設為1 nm~15 nm，鄰接之膜彼此不壓接，因此於第1透明導電體層上不 產生損傷，可維持高品質。

又，由於第1氧化皮膜層之厚度為1.0 nm~8.0 nm，因此可確實地防止鄰接之膜彼此之壓接。

進而，由於第1氧化皮膜層包括包含50重量%以上之氧化銅(I)且包含銅、氧化銅(II)、碳酸銅及氫氧化銅之組合物，因此可確實地防止鄰接之膜彼此之壓接。

以下，一面參照圖式一面詳細地說明本發明之實施形態。

圖1係概略性地表示將本實施形態之導電性膜捲繞而成之導電性膜捲筒之構成的立體圖。再者，圖1中之各層之厚度係表示其一例者，本發明之導電性膜中之各層之厚度並不限定於圖1者。

如圖1所示般，本發明之導電性膜1包括：膜基材2、形成於該膜基材之一側之透明導電體層(第1透明導電體層)3、形成於透明導電體層3之與膜基材2相反之側之銅層(第1銅層)4、形成於膜基材2之另一側之透明導電體層(第2透明導電體層)5、形成於透明導電體層5之與膜基材2相反之側之銅層(第2銅層)6、形成於銅層4之與透明導電體層3相反之側且含有氧化銅(I)之厚度1 nm~15 nm之氧化皮膜層(第1氧化皮膜層)7。

導電性膜捲筒8係藉由將長條狀之導電性膜1捲繞成捲筒狀而構成。導電性膜1之長度具有代表性的是100 m以上，較佳為500 m~5000 m。於導電性膜捲筒8之中心部通常配 置有用於捲繞導電性膜1之塑膠製或金屬製之捲芯9。

此種導電性膜捲筒藉由於銅層4之與透明導電體層3相反之側形成含有氧化銅(I)之厚度1 nm~15 nm之氧化皮膜層7，而實現捲取時即便不於導電性膜之間插入間隔紙(slip sheet)亦不壓接之優異之效果。推測其原因如下：於將導電性膜捲取成捲筒狀時，藉由於鄰接之銅層4與銅層6之間介存含有不具有自由電子之氧化銅(I)之氧化皮膜層7，可防止銅層4與銅層6金屬結合。

再者，作為導電性膜1之變化例，亦可如圖2所示般，導電性膜10於銅層6上進而具有與形成於銅層4之氧化皮膜層7同樣之氧化皮膜層11。又，本發明之導電性膜1具有形成於銅層4之氧化皮膜層7(圖1)，但亦可具有形成於銅層6之氧化皮膜層11代替氧化皮膜層7(圖3)。

繼而，以下說明導電性膜1之各構成要素之詳細情況。

(1)膜基材

本發明中之膜基材係分別支撐透明導電體層3、5者。上述膜基材之厚度例如為20 μm~200 μm。作為形成上述膜基材之材料，較佳為聚對苯二甲酸乙二酯、聚環烯烴或聚碳酸酯。該膜基材亦可於其表面具有用於提高透明導電體層與膜基材之密接性之易接著層、用於調整膜基材之反射率之折射率調整層(Index-matching layer)、或用於使膜基材之表面難以殘留損傷之硬塗層。

(2)透明導電體層

本發明中所使用之2個透明導電體層各自形成於上述膜 基材之兩面。該等透明導電體層之厚度較佳為分別為20 nm~80 nm。該透明導電體層包括特定之透明導電體，透明導電體例如使用於可見光區域中透過率較高(最高透過率為80%以上)且每單位面積之表面電阻值(Ω/□：Ohms per square)為500 Ω/□以下之材料。形成該透明導電體之材料較佳為銦錫氧化物、銦鋅氧化物或氧化銦-氧化鋅複合氧化物。

(3)銅層

本發明中所使用之2個銅層分別形成於上述2個透明導電體層上。上述2個銅層係用於：例如用於觸控面板時，蝕刻加工各銅層之中央部，於觸控輸入區域之外緣部形成引導配線。

上述2個銅層之厚度較佳為20 nm~300 nm，進而較佳為25 nm~250 nm。藉由具有此種厚度範圍，可使所形成之引導配線變細。

(4)氧化皮膜層

本發明中所使用之氧化皮膜層含有氧化銅(I)，關於銅層形成於透明導電體層之相反側。上述氧化皮膜層較佳為於上述銅層氧化之前以密接於其表面之方式形成。

氧化銅(I)係以化學式：Cu₂ O表示之1價氧化銅。氧化皮膜層之氧化銅(I)之含量較佳為50重量%以上，進而較佳為60重量%以上。

上述氧化皮膜層可由氧化銅(I)形成，亦可包括除氧化銅(I)以外含有銅(未經氧化之銅)、氧化銅(II)、碳酸銅、氫 氧化銅等之組合物。

該氧化皮膜層之厚度為1 nm~15 nm，較佳為1.0 nm~8.0 nm。本發明之導電性膜藉由具有上述厚度範圍之氧化皮膜層，可防止接著或壓接。

於上述氧化皮膜層之厚度未達1 nm之情形時，有於導電性膜捲筒產生壓接之虞，於超過15 nm之情形時，有導致導電性膜之生產性降低之虞。

繼而，說明本發明之導電性膜之製造方法。

首先，將長度500 m~5000 m之膜基材2之捲筒放入濺鍍裝置內，以固定速度將其陸續送出。然後，於膜基材2之一面藉由濺鍍依序形成透明導電體層3、銅層4及氧化皮膜層7。此時，將氧化皮膜層7之厚度控制為1 nm~15 nm。繼而，於膜基材之另一面藉由濺鍍依序形成透明導電體層5、銅層6、及視需要形成氧化皮膜層11。於在銅層6上形成氧化皮膜層11之情形時，與氧化皮膜層7同樣地將氧化皮膜層11之厚度控制為1~15 nm。

上述濺鍍係如下之方法：藉由使於低壓氣體中產生之電漿中之陽離子碰撞於作為負電極之靶材，而使自上述靶材表面飛濺之物質附著於基板上。此時，上述銦錫氧化物層之成膜係使用例如氧化銦與氧化錫之煅繞體靶，上述銅層之成膜係使用無氧銅(Oxygen-free copper)靶。上述氧化皮膜層之成膜可藉由使用氧化銅靶或無氧銅靶，於氧氣之存在下進行濺鍍而達成。

再者，本實施形態中，構成導電性膜之各層係藉由濺鍍 法而形成，但不限定於此，亦可藉由真空蒸鍍法而形成。

如上述般，根據本實施形態，氧化皮膜層7形成於銅層4之與透明導電體層3相反之側。藉此，於將導電性膜1捲繞成捲筒狀之情形時，由於銅層4與銅層6之間介存有氧化皮膜層7，因此可無需插入間隔紙等其他構件而抑制銅層4與銅層6之金屬結合。又，藉由將含有氧化銅(I)之氧化皮膜層7之厚度設為1 nm~15 nm，而鄰接之膜彼此不壓接，因此可於透明導電體層3不產生剝離而維持高品質。

以上，對於本實施形態之導電性膜及導電性膜捲筒進行了說明，但本發明並不限定於所記述之實施形態，可基於本發明之技術思想進行各種變化及變更。

以下，說明本發明之實施例。

[實施例] (實施例1)

首先，於包含長度1000 m、厚度100 μm之聚環烯烴膜(日本ZEON公司製造商品名「ZEONOR(註冊商標)」)之膜基材之一側，藉由濺鍍法而形成厚度20 nm之包含銦錫氧化物層之第1透明導電體層。繼而，於該第1透明導電體層之表面，藉由濺鍍法而依序形成厚度50 nm之第1銅層與含有80重量%之氧化銅(I)之厚度2.5 nm之氧化皮膜層。繼而，於上述膜基材之另一側，藉由濺鍍法而形成厚度30 nm之包含銦錫氧化物層之第2透明導電體層。繼而，於該第2透明導電體層之表面藉由濺鍍法而形成厚度50 nm之第2銅層。

將以此方式所獲得之導電性膜捲取於塑膠製之捲芯上，製作導電性膜捲筒。

(實施例2)

除藉由變更濺鍍時間而將第1氧化皮膜層之厚度變更為1.8 nm以外，以與實施例1同樣之方法製作導電性膜捲筒。

(實施例3)

除藉由變更濺鍍時間而將第1氧化皮膜層之厚度變更為5.0 nm以外，以與實施例1同樣之方法製作導電性膜捲筒。

(比較例1)

除藉由變更濺鍍時間而將第1氧化皮膜層之厚度變更為0.5 nm以外，以與實施例1同樣之方法製作導電性膜捲筒。

(比較例2)

除未於第1銅層上形成第1氧化皮膜層以外，以與實施例1同樣之方法製作導電性膜捲筒。

繼而，藉由以下之方法測定．觀察該等實施例1~3及比較例1~2。

(1)氧化皮膜層之厚度、及氧化銅(I)之含量之測定

使用X射線光電子光譜法(X-ray Photoelectron Spectroscopy)分析裝置(PHI公司製造產品名「QuanteraSXM」)，測定氧化皮膜層之厚度、氧化皮膜層中所含之氧化銅(I)之重量%。

(2)導電性膜之壓接之有無

自導電性膜捲筒回捲導電性膜而觀察捲筒表面，確認有無膜彼此之壓接。

將藉由上述(1)~(3)之方法所評價之結果示於表1中。

如表1之實施例1~實施例3所示般，若使氧化皮膜層之厚度為1.8nm~5.0nm，則自導電性膜捲筒回捲導電性膜時，確認完全無膜彼此之壓接。

另一方面，如比較例1及比較例2所示般，若使氧化皮膜層之厚度為0nm~0.5nm，則於捲繞時產生剝離音，於第1透明導電體層或第2透明導電體層之表面產生多數之損傷。

因此，可知：於本發明之導電性膜之構成中，若使氧化皮膜層之厚度為1nm~15nm，尤其是1.8nm~5.0nm，則鄰接之膜不壓接而可維持高品質。

[產業上之可利用性]

本發明之導電性膜較佳為切割加工成顯示器尺寸而用於靜電電容式等之觸控感測器。

1‧‧‧導電性膜

2‧‧‧膜基材

3‧‧‧透明導電體層

4‧‧‧銅層

5‧‧‧透明導電體層

6‧‧‧銅層

7‧‧‧氧化皮膜層

8‧‧‧導電性膜捲筒

8'‧‧‧導電性膜捲筒

9‧‧‧捲芯

9'‧‧‧捲芯

10‧‧‧導電性膜

11‧‧‧氧化皮膜層

20‧‧‧導電性膜

圖1係概略性地表示將本發明之實施形態之導電性膜捲繞而成之導電性膜捲筒之構成的立體圖。

圖2係表示圖1之導電性膜之變化例的部分放大圖。

圖3係表示圖1之導電性膜捲筒之變化例的立體圖。

1‧‧‧導電性膜

2‧‧‧膜基材

3‧‧‧透明導電體層

4‧‧‧銅層

5‧‧‧透明導電體層

6‧‧‧銅層

7‧‧‧氧化皮膜層

8‧‧‧導電性膜捲筒

9‧‧‧捲芯

Claims (6)

1. 一種導電性膜，其特徵在於包括：膜基材；第1透明導電體層，其形成於上述膜基材之一側；第1銅層，其形成於上述第1透明導電體層之與上述膜基材相反之側；第2透明導電體層，其形成於上述膜基材之另一側；第2銅層，其形成於上述第2透明導電體層之與上述膜基材相反之側；及第1氧化皮膜層，其形成於上述第1銅層之與上述第1透明導電體層相反之側，且含有氧化銅(I)，厚度為1 nm~15 nm。
2. 如請求項1之導電性膜，其中上述第1氧化皮膜層之厚度為1.0 nm~8.0 nm。
3. 如請求項1之導電性膜，其中上述第1氧化皮膜層包括包含50重量%以上之氧化銅(I)且包含銅、氧化銅(II)、碳酸銅及氫氧化銅之組合物。
4. 如請求項1之導電性膜，其中上述第1氧化皮膜層實質上由氧化銅(I)形成。
5. 如請求項1之導電性膜，其進而具備形成於上述第2銅層且含有氧化銅(I)之厚度1 nm~15 nm之第2氧化皮膜層。
6. 一種導電性膜捲筒，其特徵在於：其係將請求項1至5中任一項之導電性膜捲繞成捲筒狀而構成。