CN1809799A - 具有多个导电层的基板以及制造和使用该基板的方法 - Google Patents

Abstract

透明导电材料层设置在基板的表面上。其它导电材料层淀积在透明导电材料层上或基板的相反侧上。选择性地蚀刻这些层，从而制成用于安装电元件的焊盘和形成电路的导电迹线的布图。

Description

具有多个导电层的基板以及制造和使用该基板的方法

相关申请的交叉参考

本申请要求在2003年4月22日申请的题目为“ITO电路上的铜总线”的美国临时专利申请系列号60/464438和在2004年2月12日申请的题目为“制造ITO电路上的铜总线的工艺”的美国临时专利申请系列号60/543883的优先权，这里并入所述申请的公开内容作为参考。

发明背景

1、技术领域

本发明涉及电路基板，特别是包括透明电极和其它电极以及电路元件的电路基板。本发明还涉及这种基板的制造以及使用这种基板的电路的制造。

2、相关技术

透明触摸屏基板和透明电路，例如玻璃面板或柔性基板上的氧化铟锡(ITO)电极或迹线(trace)在触摸屏设计领域中是公知的。这些特征通过允许用户通过触摸屏观看例如装饰或其它标识和允许面板背光到达用户，可以改进用户界面。

尽管这种触摸屏经常是人们所希望的，但是它们的设计者面对某些障碍。例如，透明导体一般呈现较差的焊接特性，因此不适用于接收和连接到其它电路元件，如电阻器、电容器、晶体管和集成电路。而且，透明导体不是理想的导电体。实际上，通常使用的透明导体ITO的导电性一般比铜或其它常用导电体的导电性差。为此，设计者经常限制透明导体用在触摸屏需要透明的那些区域，并且在不要求透明的区域，他们一般优选使用常规导体，如铜。

然而，在实现可以存在于透明和常规电路部分之间的各个接口时遇到了困难。例如，透明和常规电路部分经常构建在分离基板上，所述分离基板随后物理地和电气地连接在一起。将这些分离基板连接在一起需要精确的对准，这受到将要连接的各个元件之间的公差的叠加的不良影响。将分离基板连接在一起还需要精确的连接结束，如使用压缩连接器、各向异性粘合剂、以及银或其它金属填充墨，将透明和其它电路部分桥接起来。一旦连接，在最初组装之后和在使用期间由于操纵、振动、以及两个板之间的不同收缩和膨胀，通过这种方式连接起来的分离板易于电气和/或物理分离。此外，前述技术的应用趋于限制单独触摸键(pad)之间的最小间距或间隔，由此限制了总体触摸屏的紧凑性。

人们试图将透明和常规导电电路部分结合在一个基板上。然而，这些尝试涉及使用丝网印刷工艺和/或薄膜的系列构图和蚀刻而将透明导电层施加在常规导电层上。例如，一个这样的尝试包括将铜薄膜施加到基板，将附加铜镀到铜膜上，对铜层进行构图和蚀刻，将透明导电材料的薄膜施加到基板和常规电路部分，然后对透明导电材料层进行构图和蚀刻。这些步骤涉及传统上在不同生产线上进行的各种不同的工艺。因此，这种技术是相对耗时的，并且成本高。此外，最终的结构固有地在透明和常规电路部分之间的连接处产生急剧的过渡，这是由于透明层与常规电路部分叠加的性质造成的。这些急剧的过渡导致透明和常规电路部分之间的不可靠的电连接。

发明内容

本发明涉及具有多个薄膜导电层的电路平台以及制造和使用它们的方法。在优选实施例中，导电材料层，优选是透明的，设置在刚性或柔性介质基板的表面上。一个或多个附加导电材料层设置在第一层上和/或基板的相对表面上。对几个层进行选择性地掩模和蚀刻，从而产生用于安装电元件的键合焊盘和形成电路的导电迹线的所希望的图案。

通过从供应卷轴将柔性基板展开、馈送基板通过在连续或分级的基础上将导电层施加给其的设备、以及卷起具有导电层的基板使其施加到接收卷轴上，可以大批量地制造柔性电路平台。

附图简述

图1是根据本发明的包括其上具有多个导电层的基板的电路平台的剖面图；

图2是根据本发明的用于制备其上具有多个导电层的电路平台的工艺和系统的示意图；

图3是在根据本发明的包括其上具有多个导电层的基板的电路平台上构建的电路的平面图；

图4是用于制造构建在根据本发明的包括其上具有多个导电层的基板的电路平台上的电路的工艺的流程图；以及

图5是用于制造构建在根据本发明的包括其上具有多个导电层的基板的电路平台上的电路的替换工艺的流程图。所示实施例的详细说明

图1示出根据本发明的包括具有多个导电层的基板的电路平台10的实施例的剖面图。基板12可以由适合于用作电路基板的任何刚性或柔性材料例如玻璃、聚酯膜、树脂等制成。尽管可以是不透明的，基板12优选是透明的或半透明的，当用在涉及穿过基板12的背光的应用中时更是这样。基板12可以但不必须包括图形或其它装饰。

在图1的实施例中，透明导电层14设置在基板12上。透明导电层14可以是施加适当厚度的任何合适的透明导电材料，如本领域技术人员公知的那样。(这里使用的术语“导电材料”包括本领域技术人员公知用于所述目的的半导电材料)。在优选实施例中，透明导电层14是具有产生50-200欧姆/平方的电阻率的厚度的ITO层，但是产生5-1000欧姆/平方的电阻率的厚度也被认为产生可接受的结果。其它材料厚度也可以接受。在可选实施例中，透明导电层14可以是合适的金、铬或以薄膜形式基本上是透明的其它导电材料层。

可以采用任何合适的技术用于将透明导电层14淀积到基板12上。用于将透明导电层14淀积到基板12上的优选技术包括溅射、汽相淀积、使用热和冷压缩的和其它ITO靶的蒸发和真空工艺，如本领域技术人员公知的那样。溅射技术，如DC磁控管溅射，是特别有利的，因为除了别的以外(among others)它们还可以与平坦的、成形的、圆柱形和可旋转的靶一起使用。可以在淀积透明导电层14之前处理基板12，以便提高透明层与基板的粘接性。例如，要淀积透明导电层14的基板12的表面可以使用任何适当的技术使其粗糙化。辉光放电、RF等离子体和其它赋能技术(energetic technique)被认为在这点上产生良好的结果。

任选的界面层16设置在透明导电层14上。尽管界面层16对于本发明来说不是主要的，但是在某些实施例中还是值得要的，以便提高如下所述的其它导电层与透明导电层14的粘接性。此外，界面层16可能因为其光学特性而值得要。界面层16在使用时优选是透明的，以便允许用户观看基板12上的或与相对的背光或装饰。界面层16可以具有与基板12和/或透明导电层14类似的光学特性，以便确保元件的这种组合的透明度。或者，可以选择基板12、透明导电层14和界面层16的光学特性，使得元件的这种组合用作光学滤波器。例如，这些元件的光学特性可以选择成过滤某些波长的光并只允许其它波长穿过它们。界面层16可采用各种材料，例如铬或铌的氧化物。可以通过溅射或其它适当的技术将这些材料施加为合适的厚度，例如400-10000埃。

常规导电层18设置在界面层16上。在省略界面层16的实施例中，常规导电层18可以设置在透明导电层14上。常规导电层18可以是施加合适厚度的任何适当的导电材料，例如铜、铝或金。基于成本、导电性和焊接的容易程度的考虑，铜是优选的。在优选实施例中，常规导电层18是铜，其淀积的厚度产生小于0.025欧姆/平方的电阻率。实际上，400-10000埃的铜厚度被认为是可以接受的。其它材料厚度也可以接受。任何适当的技术都可用于将常规导电层18淀积到界面层16上(或，在不使用界面层16时，淀积到透明导电层14上)。用于淀积常规导电层18的优选技术除了别的以外还包括溅射、汽相淀积、蒸发和真空处理，如本领域公知的那样。

认为具有产生小于0.025欧姆/平方的电阻率的厚度的常规导电层18为构建在电路平台10上的电路提供可接受的电特性，并允许将电路元件例如电阻器、电容器和集成电路焊接到常规导电层18上。然而，电路设计者可能希望或应用可能需要较厚的导电层。可以通过将常规导电层18淀积为足够的厚度来满足这个需要。或者，如图1所示，可以使用任何适当的技术例如电镀将导电材料20的附加层淀积到常规导电层18上。

在可选实施例(未示出)中，也以上述方式制备基板12的背面，从而产生两面电路平台10。在另一可选实施例(未示出)中，将透明导电层14施加到基板12的第一面，并且常规导电层18施加到基板12的第二面。导电材料的附加层20可以设置在这个常规导电层18上。另外的层(未示出)可以设置在基板12的任一面上、在各个导电层的上面或下面，从而提高粘接性或用于光学目的，如上所述。透可以使用穿过基板12的通孔将明导电层14和常规导电层18电连接。在本实施例中，基板12可以被预钻孔或预冲孔，以便于这种电连接。

图2示意性地示出用于批量生产一般具有上述结构并如图1所示的柔性电路平台10的优选工艺和系统。该工艺利用了以下事实：柔性电基板材料例如聚对苯二甲酸乙二酯、聚乙烯萘(polyethylenenapthalate)和适合与具有透明导体的电路一起使用的其它介质膜可在卷轴上大批量地获得，如卷轴150。(这种膜通常具有12到125微米的厚度)。在图2的实施例中，在处理期间，柔性基板12从供应卷轴150上展开并由滚筒154支撑。这种处理包括在位置162上淀积透明导电材料14和在位置164上淀积常规导电材料18。这种处理还可以包括在位置160上淀积界面层(未示出)和对基板12进行预处理，其中清洗基板12，并且在其他方面(otherwise)制备基板12用于接收导电层14和18和任选的界面层。最终的柔性电路平台10被缠绕到接收卷轴158上。前述工艺优选在真空室166中进行，以便减少潜在的对基板12和淀积在其上的薄膜层的污染，并帮助在各个薄膜层之间形成紧密的欧姆连接(ohmic bond)。

类似的工艺步骤可以用于从其他形式提供的未加工的基板材料制备电路平台10。例如，可以通过使用用于预处理未加工的基板材料、施加透明导电层、施加界面层和/或施加一个或多个常规导电层的常规工艺，用刚性或柔性的未加工的基板材料制造电路平台10。

通过选择性地蚀刻常规导电层18和透明导电层14以制成导电焊盘，电路平台10可以用作用于制造电路的印刷布线板，其中所述导电焊盘用于安装分立的电路元件，例如电阻器、电容器、晶体管和集成电路，以及用于互连电路元件的导电电路迹线。图3示出体现本发明的电路平台，其中选择性地蚀刻常规导电层和透明导电层，从而产生用于近程传感器的平台200。近程传感器平台200包括透明导电内接触焊盘(touch pad)电极202、透明导电外触摸焊盘电极204、常规导电迹线206和常规导电键合焊盘208，它们可以接收分立的电元件，如上所述。为清楚起见，这种分立电路元件未在图3中示出。

图4以流程图的形式示出用于制造和使用根据本发明的电路平台10的方法1000。在步骤1002提供未加工的基板材料，并在步骤1004进行预处理，如果需要的话，从而除去可能存在的表面污染物。在步骤1006中将透明导电材料淀积到基板上。任选地，在步骤1008中将界面层淀积到透明导电材料层上。在步骤1010中将常规导电材料淀积到透明层(或界面层上，在使用时)。任选地，在步骤1012中将其它导电材料淀积到常规导电层上。

在步骤1014中，使用任何适当的技术，例如化学或等离子体蚀刻，清洗如此制备的平台10。在步骤1016中，使用任何适当的技术，例如高分辨率光刻和光刻胶技术，将第一掩模构图在常规导电层18上。优选地，该第一掩模模仿所希望的常规导电材料电迹线和焊盘设计。这种设计的一个例子显示在图3中，并且在前面连同图3进行了说明。在步骤1018中，将平台10浸在第一蚀刻剂中或以另外的方式进行第一蚀刻剂处理，所述第一蚀刻剂蚀刻常规导电层18(以及附加导电层20，如果使用的话)的未构图部分，但是不蚀刻下面的透明层14(或以比蚀刻常规层18和/或附加层20更慢的速度蚀刻透明层14)。在将界面层16施加在透明导电层14和常规导电层18之间的实施例中，可以选择第一蚀刻剂以便它可以蚀刻界面层16或也可以不蚀刻界面层16。在完成步骤1018时，电路平台10包括在基本完好的透明导电材料层下面的基板以及处在上层的包括常规导电材料的电路迹线和焊盘的设置(在使用界面层的实施例中，在常规和透明导电材料层之间具有界面材料的类似设置)。在将界面层16施加在透明导电层14和常规导电层18之间的实施例中，界面层16在透明导电层14的顶上可以是或可以不是基本完好的，这取决于所使用的蚀刻剂。

在步骤1020中，将第二掩模构图到透明导电层14或界面层16上，如果使用并且如果没有被第一蚀刻剂蚀刻的话。优选地，该第二掩模模仿所希望的透明导电材料电迹线设计，如图3所示，并如前连同图3所述。在步骤1022中，将平台10浸在第二蚀刻剂中或以另外的方式进行第二蚀刻剂处理，所述第二蚀刻剂蚀刻透明导电层14的未构图部分和界面层16的未构图部分，如果使用并且如果没有被第一蚀刻剂蚀刻的话，但是不蚀刻常规导电层18(或附加层20，如果存在的话)(或以比蚀刻透明层更慢的速度蚀刻层18、20)。(在使用界面层16的实施例中，可以采用附加步骤，未示出，掩模和蚀刻与常规导电层18、20和透明导电层14分开的界面层16)。实际上，常规导电层18和/或附加层20在蚀刻步骤1022中用作掩模。在完成步骤1022时，电路平台10承载透明和常规电极以及键合焊盘的所希望的图案。这种图案的一个例子在图3中示出，并且连同图3进行了说明。

任选地在步骤1024中，施加焊料掩模或层叠覆盖膜以覆盖由前面的构图和蚀刻步骤得到的导电焊盘和迹线。在步骤1026中，添加分立的电路元件并将其电连接到导电焊盘和迹线上。附加的清洗、干燥、元件固定和其他步骤可用在前面的工艺中，如果希望或需要的话，如本领域技术人员公知的那样。

图5以流程图的形式示出用于制造和使用根据本发明的电路平台10的替换方法2000。步骤2002到2014与上述步骤1002到1016相应。在步骤2016中，使用任何适当的技术，例如高分辨率光刻将第一掩模构图在步骤1016中的常规导电层18上。优选地，该第一掩模模仿整个电迹线和键合焊盘设计(包括透明导电部分和常规导电部分)。这种图形的一个例子显示在图3中，并且连同图3进行了说明。在步骤2018中，将平台10浸在蚀刻剂中或以另外的方式进行蚀刻剂处理，所述蚀刻剂蚀刻附加导电层20(如果存在的话)、常规导电层18、界面层16(如果存在的话)和透明层14的未构图部分。在完成步骤2018时，电路平台10承载透明和常规电极和键合焊盘的所希望的图案，除了透明导电部分具有处在上面的常规导电材料层(以及处在上面的界面材料和附加常规导电材料层，如果使用的话)之外。如果使用的话，可以蚀刻界面层16，如上连同图4所述的那样。

在步骤2020中，使用任何适当的技术，例如高分辨率光刻，将第二掩模构图到常规导电层18上。该第二掩模模仿所希望的常规导电材料电迹线和焊盘设计。在步骤2022中，将平台10浸在蚀刻剂中或以另外的方式进行蚀刻剂处理，所述蚀刻剂蚀刻常规导电层18(以及附加层20，如果存在的话)的未构图部分，但是不蚀刻下面的透明导电层14(或以比蚀刻层18、20更慢的速度蚀刻透明导电层14)。通过这种方式，常规导电层18和/或附加层20用作刻蚀步骤2022中的掩模。在完成步骤2022时，电路平台10承载透明和常规电极和键合焊盘的所希望的图案，例如显示在图3中并连同图3所述的结构。

尽管前面已经示出和说明了本发明的几个实施例，但对于本领域技术人员来说是显而易见的是，在不脱离本发明的精神的情况下可以进行各种修改，本发明的范围由下面的权利要求来限定。

Claims (25)

1、一种制造电路的方法，包括以下步骤：

将第一导电材料层淀积到基板的表面上；

将第二导电材料层淀积到所述第一导电材料层上；

选择性地蚀刻所述第二导电材料层的一部分；以及

选择性地蚀刻所述第一导电材料层的一部分。

2、根据权利要求1所述的方法，其中所述第一导电材料层基本上是透明的。

3、根据权利要求1所述的方法，其中所述第一导电材料是氧化铟锡。

4、根据权利要求1所述的方法，其中所述第二导电材料是铜。

5、根据权利要求4所述的方法，还包括将电元件电连接到所述第二导电材料的步骤。

6、根据权利要求5所述的方法，其中所述将所述电元件电连接到所述第二导电材料的步骤包括将所述电元件焊接到所述第二导电材料。

7、根据权利要求1所述的方法，还包括将第三导电材料层淀积到所述第二导电材料层的步骤。

8、根据权利要求7所述的方法，其中所述第二导电材料层基本上是透明的。

9、根据权利要求7所述的方法，其中所述第二导电材料是铌的氧化物。

10、根据权利要求7所述的方法，其中所述第三材料是铜。

11、根据权利要求7所述的方法，还包括将电元件电连接到所述第二导电材料的步骤。

12、根据权利要求11所述的方法，其中所述将所述电元件电连接到所述第二导电材料的步骤包括将所述电元件焊接到所述第二导电材料。

13、根据权利要求1所述的方法，其中所述淀积步骤中的至少一个在基本上的真空中进行。

14、根据权利要求1所述的方法，还包括对所述基板的所述表面进行预处理的步骤，以便增强所述第一导电材料层与所述基板的粘接性。

15、一种用于制造电路的方法，包括以下步骤：

将第一导电材料层淀积到基板的表面上；

将第二导电材料层淀积到所述第一导电材料层上；

选择性地蚀刻所述第二导电材料层的第一部分和所述第一导电材料层的一部分；以及

选择性地蚀刻所述第二导电材料层的第二部分。

16、根据权利要求15所述的方法，其中所述第一导电材料层的所述部分基本上对应于所述第二导电材料层的所述第一部分。

17、根据权利要求15所述的方法，还包括以下步骤：

将第三导电材料层淀积到所述第二导电材料层上；以及

选择性地蚀刻所述第三导电材料层的第一部分。

18、根据权利要求15所述的方法，其中所述第三导电材料层的所述部分基本上对应于所述第一导电材料层的所述部分和所述第二导电材料层的所述第一部分。

19、一种制造电路的方法，包括以下步骤：

将第一导电材料层淀积到基板的第一表面上；

将第二导电材料层淀积到所述基板的第二表面上；

选择性地蚀刻所述第一导电材料层的一部分；

选择性地蚀刻所述第二导电材料层的一部分；

在预定位置上对所述基板打孔；以及

将所述第一导电材料层与所述第二导电材料层电耦合起来。

20、一种具有透明和常规电路部分的电路平台，包括：

基板，其至少一部分是透明的；

以第一预定图案设置在所述基板上的第一导电材料层；以及

以第二预定图案设置在所述第一导电材料上的第二导电材料层。

21、根据权利要求20所述的电路平台，其中所述第一导电材料层基本上是透明的。

22、根据权利要求20所述的电路平台，其中所述第二导电材料是常规的导电材料。

23、根据权利要求20所述的电路平台，还包括以第三预定图案设置在所述第二导电材料上的第三导电材料层。

24、根据权利要求23所述的电路平台，其中所述第二导电材料层基本上是透明的。

25、根据权利要求24所述的电路平台，其中所述第三导电材料是常规的导电材料。

Images