TWI479543B - 於矽溝槽塡充物上且原位摻雜的選擇性磊晶鍺成長 - Google Patents

於矽溝槽塡充物上且原位摻雜的選擇性磊晶鍺成長 Download PDF

Info

Publication number
TWI479543B
TWI479543B TW102105564A TW102105564A TWI479543B TW I479543 B TWI479543 B TW I479543B TW 102105564 A TW102105564 A TW 102105564A TW 102105564 A TW102105564 A TW 102105564A TW I479543 B TWI479543 B TW I479543B
Authority
TW
Taiwan
Prior art keywords
pulse
substrate
energy
coating
laser
Prior art date
Application number
TW102105564A
Other languages
English (en)
Other versions
TW201344759A (zh
Inventor
Yi-Chiau Huang
Jiping Li
Miao Jin
Bingxi Sun Wood
Errol Antonio C Sanchez
Yihwan Kim
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201344759A publication Critical patent/TW201344759A/zh
Application granted granted Critical
Publication of TWI479543B publication Critical patent/TWI479543B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Laser Beam Processing (AREA)

Description

於矽溝槽填充物上且原位摻雜的選擇性磊晶鍺成長
此述之實施例大體上關於製造半導體基材的方法。更特定而言，此申請案關於用於在半導體基材上形成結構的磊晶方法。
鍺是在某些半導體元件與結構中提供極大保證的半導體，最知名的是，鍺用於先進的金氧半導體場效電晶體(MOSFET)中的通道材料。當於異質磊晶(heteroepitaxial)製程中在矽上成長鍺時，鍺可選擇性地在圖案化矽基材的溝槽中成長。剛沉積時的結晶鍺中的任何缺陷(imperfection)可透過退火移除，退火一般是由熱製程所完成。習知製程中，基材被加熱到退火溫度，以將任何缺陷或差排推進至矽與鍺之間的界面。然而，習知製程中，熱處理常常造成鍺從溝槽中擠出。因此，需要改良的製程以用於矽鍺異質磊晶結構的熱處理上。
在此描述用於在圖案化基材上形成含鍺膜的方法與設備。該圖案化基材是矽或含矽材料，且可具有形成在該基 材之表面上的遮罩材料。含鍺材料選擇性地形成在基材之凹部中的暴露的矽上，且至少50%的被覆(overburden)形成在基材上。使用脈衝化雷射輻射熱處理含鍺層，此舉熔融一部分的被覆，但不熔融凹部中的含鍺材料。凹部中的含鍺材料一般至少某種程度上由熱處理所退火。隨後移除被覆。
可使用脈衝式雷射系統執行熱處理，該脈衝化雷射系統遞送持續時間(duration)為約1 nsec至約1 msec(例如低於約50 nsec)的雷射脈衝。熱處理後，可透過平坦化(planarizing)或蝕刻移除該被覆。
100‧‧‧方法
102-108‧‧‧步驟
200‧‧‧系統
202‧‧‧能量模組
204‧‧‧脈衝控制模組
205‧‧‧脈衝控制器
206‧‧‧脈衝塑形模組
207‧‧‧脈衝塑形器
208‧‧‧均光器
210‧‧‧基材支座
212‧‧‧控制器
214‧‧‧包殼
216‧‧‧孔徑構件
218‧‧‧對準模組
220‧‧‧工作表面
藉由參考實施例(一些實施例說明於附圖中)，可獲得於上文中簡要總結的本發明之更特定的說明，而能詳細瞭解上述的本發明之特徵。然而應注意附圖僅說明此發明的典型實施例，因而不應將該等附圖視為限制本發明之範疇，因為本發明可容許其他等效實施例。
第1圖是總結根據一個實施例的方法的流程圖。
第2圖是可用於實行第1圖之方法的多個部分的設備的示意圖。
第1圖是總結根據一個實施例的方法100的流程圖。根據任何方便的圖案化製程，使矽基材圖案化，且將該圖案化的矽基材提供至沉積腔室。沉積腔室可以是熱或電漿沉積腔室，諸如磊晶沉積腔室。
矽基材中的圖案由凹部構成，該等凹部形成於實質 上平坦的矽表面中。矽表面可具有形成在該矽表面上的遮罩層，例如氮化矽層。凹部一般具有一深寬比(為深度對寬度的比)，該深寬比為至少1：1，且可高如40：1。一般而言，凹部的深寬比是介於約1：1至約10：1之間，諸如約1.5：1至約5：1之間，例如約3：1。凹部之壁一般是實質上垂直，但可偏離垂直達某程度。平均凹部的階梯覆蓋率(或平均凹部之頂部的凹部寬度對凹部底部之凹部寬度的比率)可介於約95%至約120%之間，諸如介於約97%至約110%之間，例如約100%。
在102，含鍺層沉積、形成、或成長於基材上。基材配置在處理腔室中，以沉積或成長材料層。如前文所記載，這樣的腔室可以是熱或電漿CVD腔室。此類腔室之一個範例是Centura® RP Epi腔室，該腔室可由美國加州Santa Clara的應用材料公司購得。也可使用來自其他販售商的熱或電漿CVD腔室。
可使用一製程形成該層，該製程是在反應速率限制的必要環境(regime)下操作，該必要環境為在低溫下且在高鍺源分壓下，該低溫是介於約300℃至約500℃之間，諸如介於約350℃至約450℃之間，例如約375℃。鍺前驅物是諸如單鍺烷(GeH4 )、二鍺烷(Ge2 H6 )、或更高級的鍺烷或鍺烷寡聚物之類的化合物，上述化合物可與載氣或稀釋氣體一併以鍺前驅物混合物之形式提供。載氣或稀釋氣體一般是惰性材料，諸如氬氣或氦氣。也可使用氫氣與氮氣。可於鍺前驅物混合物中以任何濃度提供鍺前驅物，且比例一般是經 選擇而提供通過處理腔室的期望氣體流速。對於300 mm的晶圓基材而言，鍺前驅物混合物之流速一般是介於約0.1至2.0 sLm之間，該混合物中的鍺前驅物以體積計佔20%至80%，例如50%。
選擇性控制試劑一般是在膜形成期間提供至處理腔室，該試劑諸如為HCl、HF、或HBr。選擇性控制試劑促進圖案化表面的凹部中的選擇性膜形成。選擇性控制試劑一般是以體積流速提供，且選擇性強化試劑之體積流速對鍺前驅物之體積流速之比值為介於約0.0至0.5之間，諸如介於約0.02至約0.06之間，例如約0.04。選擇性控制試劑一般是透過有別於鍺前驅物的路徑提供至處理腔室，以避免任何過早的反應或副反應。選擇性控制試劑也可與稀釋氣體或載氣一併提供。
摻質前驅物也可納入鍺前驅物中，該摻質前驅物的量經選擇以提供圖案化矽表面上形成的膜中的期望摻質濃度。可提供諸如硼烷、膦、或胂、及/或二聚物、寡聚物、與衍生物(諸如鹵化物)的摻質。
含鍺層一般過量沉積。一般使用介於約50%至約400%之間的平均被覆。被覆是超出填充基材表面中之凹部所需的沉積膜之外的沉積膜之深度。被覆的百分比是由基材之場區域上形成的膜之深度除以凹部之深度而得。因此，若凹部是50 nm深，且填充凹部後深度50 nm的膜沉積在場區域上，則被覆是100%。
在104，含鍺膜經受熱處理。透過將含鍺層暴露至 來自強輻射能量源的輻射能量脈衝，而執行熱處理。輻射脈衝一般具有一持續時間，該持續時間介於約1 nsec至約1 msec之間，諸如介於約10 nsec至100 nsec之間，例如約50 nsec。脈衝可由一或更多個雷射或強發射器(諸如LED之發射器)產生。由能量源發射的輻射一般經塑形、聚焦、及修飾(tailor)，而產生輻射場，該輻射場具有期望的功率分佈曲線與均勻度、期望的持續時間、以及期望的時間形態(temporal shape)。每一脈衝遞送的能量一般介於約0.1 J/cm2 至1.0 J/cm2 之間，諸如介於約0.1 J/cm2 至約0.5 J/cm2 之間，例如約0.2 J/cm2 。產生經塑形的能量場並且將該經塑形的能量場導向基材的目標區塊以退火該目標區塊。基材及/或能量源經平移以瞄準第二目標區塊以進行熱處理。第二目標區塊可與第一目標區塊間隔開，以留下邊界區塊，該邊界區塊具有一寬度，該寬度經選擇以提供兩個相鄰目標區塊之間的緩衝。該緩衝防止第二目標區塊中的熱應力中斷退火第一目標區塊的結果。邊界區塊一般具有約1 μm至約100 μm之間的寬度，諸如介於約10 μm至約50 μm之間，例如約20 μm。
於106，含鍺層的表面是透過暴露至輻射能量而熔融。雖然含鍺層的表面是透過輻射能量熔融，但凹部中的含鍺層的部分被退火而不至於熔融。含鍺層的表面一般熔融至介於約1 nm至約50 nm之間的深度，但不會有含鍺層的整個被覆熔融的情況。一般而言，少於約80%的被覆從含鍺層之表面熔融至接近基材之場區域的轉變區域。基材的轉變區域將熱從熔融區域傳導進入凹部，以退火含鍺層的整個厚度。
含鍺層的表面在退火製程期間部分或完全回流。含鍺層的表面在退火製程期間於目標區塊變得平滑。一般而言，輻射能量的一或更多個脈衝遞送到各目標區塊。每一脈衝可具有足夠能量以熔融表面的一部分，或者每一脈衝的能量可低於需要熔融表面之一部分的量。脈衝可具有相同強度或不同強度。可用低於需要熔融基材之一部分的量的能量遞送第一脈衝，且之後可遞送第二脈衝，該第二脈衝具有熔融基材之一部分的能量。脈衝間的休止持續時間經選擇以提供目標區塊中熱消散的時間，使得熔融不會進展進入凹部中。
退火含鍺層表面後，在108，可移除含鍺層的被覆。可透過任何適合的材料移除製程移除被覆，諸如透過蝕刻或平坦化。可在基材上執行CMP製程，直到矽基材的場區域暴露為止。或者，可蝕刻含鍺層直到矽場區域暴露為止。可透過將含鹵素氣體(視情況與載氣或稀釋氣體一起，如前文所述)流入含該基材之腔室而執行含鍺層之蝕刻，該含鹵素氣體例如為鹵素氣體(諸如Cl2 或Br2 )或鹵化物氣體(諸如HCl或HBr)。含鹵素氣體可透過熱活化或電活化。如果受到熱活化，則基材一般是加熱到約500℃至約1000℃之間的溫度。如果受到電活化，則可將RF能量耦合至氣體。電漿之實施例中，基材溫度可介於約0℃至約400℃之間。
第2圖是用於雷射處理基材之系統200的平面圖。系統200包含：能量模組202，具有複數個脈衝化雷射源，該等脈衝化雷射源產生複數個脈衝化的雷射脈衝；脈衝控制模組204，將個別的脈衝化的雷射脈衝組合成為組合式脈衝化的 雷射脈衝，並且控制該等組合式脈衝化的雷射脈衝的強度、頻率特性、與偏振特性；脈衝塑形模組206，調整組合的脈衝化的雷射脈衝的該等脈衝的時間曲線(temporal profile)；均光器(homogenizer)208，調整脈衝的空間能量分佈，而使組合的脈衝化的雷射脈衝重疊成單一均勻的能量場；孔徑構件216，從能量場移除殘餘的邊緣不均勻；以及對準模組218，使雷射能量場得以準確地對準配置在基材支座210上的基材。控制器212耦接能量模組202以控制雷射脈衝的產生，該控制器212耦接脈衝控制模組204以控制脈衝特性，並且該控制器212耦接基材支座210以控制基材相對於能量場的移動。包殼214一般包圍系統200的操作性部件。
雷射可以是能夠形成短脈衝(例如持續時間為低於約100 nsec)的高功率雷射輻射的任何類型雷射。一般而言，使用高模態(modality)雷射，該高模態雷射具有超過500個空間模式(mode)，且M2 大於約30。經常使用固態雷射，諸如Nd：YAG、Nd：玻璃、鈦-藍寶石、或其他摻雜有稀土的晶體雷射，但可使用氣態雷射，諸如準分子雷射，例如XeCl2 、ArF、或KrF雷射。可開關(switch)該等雷射，諸如透過Q開關(被動或主動)、增益開關(gain switching)、或鎖模(mode locking)。也可在雷射輸出端附近使用勃克爾盒(Pockels cell)，以透過中斷雷射發射的光束而形成脈衝。大體而言，可用於脈衝化雷射處理的雷射能夠產生具下述特徵之雷射輻射之脈衝：能量含量介於約100 mJ至約10 J之間，且持續時間介於約1 nsec至約100 μsec之間，一般而言 是約8 nsec內約1 J。該等雷射可具有介於約200 nm至約2000 nm之間的波長，諸如介於約400 nm至約1000 nm之間，例如約532 nm。一個實施例中，該等雷射是Q開關、頻率加倍的Nd：YAG雷射。該等雷射可全部在相同波長操作，或該等雷射中的一或更多個雷射可在與能量模組102中其他雷射有所不同的波長下操作。該等雷射可放大(amplify)以發展期望的功率層級。多數情況中，放大的媒介會是與雷射媒介相同或類似的組成。每一個別的雷射脈衝通常由自身放大，但在一些實施例中，所有雷射脈衝可在組合後放大。
遞送至基材的一般雷射脈衝是多個雷射脈衝之組合。多個脈衝是在受控的多個時間生成，且彼此之間呈現受控的關係，使得在該等脈衝組合時，所得到的雷射輻射單一脈衝具有受控的時間上與空間上的能量分佈曲線(具有受控的能量上升、持續時間、與衰減)以及能量不均勻性的受控空間分佈。控制器212可具有脈衝生成器，例如耦接電壓源的電子計時器(耦接每一個雷射，例如耦接每一雷射的每一開關)，以控制來自每一雷射的脈衝生成。
複數個雷射經排列以使得每一雷射產生多個脈衝，這些脈衝出射(emerge)至脈衝控制模組204中，該模組204可具有一或更多個脈衝控制器205。該等脈衝控制器205控制每一脈衝的強度，並且透過將兩個脈衝正交偏振並且將這兩個脈衝導向偏振光束分光器的相對表面，而將來自兩個雷射的脈衝組合成單一脈衝。組合的脈衝特徵在於沿著相同的光軸一同傳播的兩個正交偏振的脈衝。欲組合的每一脈衝的強 度是透過使用可調整式偏振濾片所控制。
控制器212可調整耦接每一雷射的主動Q開關的電子計時器，以控制脈衝時機。更快速地循環主動Q開關製造出更短的脈衝，反之亦然。控制器212也可設置成調整對每一雷射的功率輸入。
一或更多個組合的脈衝離開脈衝控制模組204並且進入脈衝塑形模組206，該模組206具有一或更多個脈衝塑形器207。脈衝塑形器207可以複數個鏡以及光束分光器為特徵，且該等鏡以及光束分光器將輸入的脈衝細分成次脈衝，這些次脈衝透過鏡與分光器行進不同的光學路徑。鏡的位置可經調整而調整光學路徑。脈衝塑形模組206中的鏡與分光器的光學系統所造成的結果為每一組合脈衝是以選擇性的方式拉長，該選擇性的方式是由光學系統中的鏡位置所決定。
來自脈衝塑形模組206的塑形的脈衝被發送進入均光器208。均光器208一般將兩個或更多個微透鏡陣列組合一或更多個透鏡，以改善由均光器208出射的能量場的功率分佈的均勻性。來自均光器208的能量一般排列成一圖案，諸如方形或矩形，該圖案約略匹配基材表面上待退火的區域。對能量所施加的處理與重置造成強度從平均值變化不超過約15%(諸如低於約12%，例如低於約8%)的能量場。然而，在接近能量場的邊緣，由於整個設備中有各種邊界條件，所以可能仍存有更顯著的不均勻性。可透過使用孔徑構件216將這些邊緣的不均勻性移除。孔徑構件216一般是具有開口的不透明物體，能量可用形狀類似該開口的剖面通過該開口。
孔徑構件在尺寸上可有所變化。具有較小孔徑的孔徑構件可定位在接近具有較大孔徑的孔徑構件處，以減少傳輸的能量場的尺寸。可再度移除較小的孔徑構件以利用較大的孔徑。可設置具有不同尺寸的多個孔徑構件，以容許改變能量場尺寸，而退火具有不同尺寸的區域。或者，單一孔徑構件可具有可變的孔徑尺寸。可在透明容座中形成兩個矩形通道，且兩對不透明或反射性的致動半片板配置在該等矩形通道中，使得一對半片板在透明容座的中央部分會合。這幾對半片板可經定向以沿著正交軸移動，使得可透過在矩形通道內將每一對半片板一起移動得更接近或更加遠離，而形成可變尺寸的矩形孔徑。
孔徑構件可以任何期望的方式放大或減少通過孔徑的光的影像。孔徑構件可具有1：1之放大倍率(這基本上無放大)或可將影像在尺寸上減少一倍率，該倍率介於約1.1：1至約5：1之間，例如約2：1或約4：1。尺寸上的減少對於一些實施例可為實用的，因為成像的能量場的邊緣可透過尺寸減少而銳化。以介於約1：1.1至約1：5(例如約1：2)的倍率放大在一些實施例中可為實用的，以透過增加成像的能量場的覆蓋面積而改善效能與處理量。
成像光學構件218接收來自孔徑構件216的經塑形、平滑化、且經截切(truncated)的能量場，且將該能量場投射到配置在基材支座210的工作表面220上的基材上。
透過使用在此揭露的方法，將熱能量耦合至基材支座的工作表面上所配置的基材中。透過將平均強度在約0.2 J/cm2 至約1.0 J/cm2 之間的電磁能量以持續時間介於約1 nsec至約100 nsec之間(諸如介於約5 nsec至約50 nsec之間，例如約10 nsec)的短脈衝施加到基材表面的連續部分，而推展熱能量。可將複數個這樣的脈衝施加至基材的每一部分，脈衝間的持續時間是介於約500 nsec至約1 msec之間，諸如介於約1 μsec至約500 μsec之間，例如約100 μsec，而使得在下一脈衝到達之前熱能量得以通過基材完全消散。能量場一般覆蓋約0.1 cm2 至約10.0 cm2 之間的面積(例如約6 cm2 )，造成每一脈衝有介於約0.2 MW至約10 GW之間的功率遞送。多數應用中，每一脈衝遞送的功率會介於約10 MW至約500 MW之間。所遞送的功率密度一般是在約2 MW/cm2 至約1 GW/cm2 之間，諸如約5 MW/cm2 至約100 MW/cm2 之間，例如約10 MW/cm2 。每一脈衝中施加的能量場具有強度的空間上的標準偏差，該偏差不超過平均強度的約4%，諸如低於約3.5%，例如低於約3.0%。
可用於執行熱成像的示範性設備描述於共同擁有的美國專利申請案2012/0325794號中，該申請案於2012年12月27日公開，在此以參考形式併入本文。
雖然前述內容涉及本發明之實施例，可設計本發明之其他與進一步之實施例，但不可背離本發明之基本範疇，且本發明之範疇是由隨後的申請專利範圍所決定。
100‧‧‧方法
102-108‧‧‧步驟

Claims (15)

  1. 一種處理一圖案化矽基材的方法，包含以下步驟：將一含鍺材料沉積在該圖案化矽基材之多個凹部中；於該基材上沉積至少約50%的該含鍺材料的一被覆(overburden)；以及將一或更多個雷射脈衝導向該含鍺材料，其中每一雷射脈衝具有足夠熔融該被覆的一部分的能量；將該含鍺材料的一表面回流，而形成一實質上平坦的表面；以及移除該被覆。
  2. 如請求項1所述之方法，其中該一或更多個雷射脈衝的每一者具有低於約50 nsec的一持續時間。
  3. 如請求項2所述之方法，其中該等雷射脈衝的每一者是由超過一個雷射所發射的輻射所形成。
  4. 如請求項3所述之方法，其中不多於約80%的該被覆被熔融。
  5. 如請求項4所述之方法，其中透過平坦化以移除該被覆。
  6. 如請求項4所述之方法，其中透過蝕刻以移除該被覆。
  7. 如請求項3所述之方法，其中每一脈衝具有一修飾過的時間曲線。
  8. 如請求項7所述之方法，其中不多於約80%的該被覆被熔融。
  9. 如請求項8所述之方法，其中透過平坦化以移除該被覆。
  10. 如請求項8所述之方法，其中透過蝕刻以移除該被覆。
  11. 一種處理包含多個凹部的一圖案化矽基材的方法，包含以下步驟：透過一磊晶製程在該等凹部中成長一摻雜的鍺材料；在該基材上成長該摻雜的鍺材料之一膜，而形成至少約50%的被覆；透過將該等部分暴露至脈衝化雷射能量，而使該摻雜的鍺膜的多個部分回流；以及移除該被覆。
  12. 如請求項11所述之方法，其中該脈衝化雷射能量是透過組合來自兩個或更多個雷射的脈衝而形成。
  13. 如請求項12所述之方法，其中該脈衝化雷射能量的每一脈衝具有低於約50 nsec的一持續時間。
  14. 如請求項13所述之方法，其中每一脈衝遞送介於約0.1 J/cm2 至約0.5 J/cm2 之間的能量。
  15. 如請求項14所述之方法，其中該被覆是透過平坦化而移除。
TW102105564A 2012-02-13 2013-02-18 於矽溝槽塡充物上且原位摻雜的選擇性磊晶鍺成長 TWI479543B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201261598166P 2012-02-13 2012-02-13

Publications (2)

Publication Number Publication Date
TW201344759A TW201344759A (zh) 2013-11-01
TWI479543B true TWI479543B (zh) 2015-04-01

Family

ID=48945916

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102105564A TWI479543B (zh) 2012-02-13 2013-02-18 於矽溝槽塡充物上且原位摻雜的選擇性磊晶鍺成長

Country Status (4)

Country Link
US (1) US8652951B2 (zh)
KR (1) KR20140124386A (zh)
TW (1) TWI479543B (zh)
WO (1) WO2013123004A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8647439B2 (en) * 2012-04-26 2014-02-11 Applied Materials, Inc. Method of epitaxial germanium tin alloy surface preparation
DE112016001675B4 (de) * 2015-04-10 2024-03-28 Applied Materials, Inc. Verfahren zur Erhöhung der Wachstumsrate für ein selektives Expitaxialwachstum
US9927572B1 (en) 2017-01-04 2018-03-27 Hewlett Packard Enterprise Development Lp Hybrid photonic device structures
US10461152B2 (en) 2017-07-10 2019-10-29 Globalfoundries Inc. Radio frequency switches with air gap structures
US10833153B2 (en) 2017-09-13 2020-11-10 Globalfoundries Inc. Switch with local silicon on insulator (SOI) and deep trench isolation
US10446643B2 (en) 2018-01-22 2019-10-15 Globalfoundries Inc. Sealed cavity structures with a planar surface
US10156676B1 (en) 2018-02-26 2018-12-18 Globalfoundries Inc. Waveguides with multiple airgaps arranged in and over a silicon-on-insulator substrate
US10393960B1 (en) 2018-02-26 2019-08-27 Globalfoundries Inc. Waveguides with multiple-level airgaps
US11410872B2 (en) 2018-11-30 2022-08-09 Globalfoundries U.S. Inc. Oxidized cavity structures within and under semiconductor devices
US10923577B2 (en) 2019-01-07 2021-02-16 Globalfoundries U.S. Inc. Cavity structures under shallow trench isolation regions
US11127816B2 (en) 2020-02-14 2021-09-21 Globalfoundries U.S. Inc. Heterojunction bipolar transistors with one or more sealed airgap
KR20220080543A (ko) 2020-12-07 2022-06-14 삼성전자주식회사 반도체 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070231976A1 (en) * 2006-04-03 2007-10-04 Sung-Kwan Kang Method for fabricating a semiconductor device
US20100151619A1 (en) * 2008-07-09 2010-06-17 Analog Devices, Inc. Recessed Germanium (Ge) Diode
US20110049568A1 (en) * 2005-05-17 2011-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-Mismatched Semiconductor Structures with Reduced Dislocation Defect Densities and Related Methods for Device Fabrication

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0697730B1 (en) * 1994-08-05 1999-11-24 International Business Machines Corporation Method of forming an Al-Ge alloy with WGe polishing stop
US7291539B2 (en) * 2005-06-01 2007-11-06 International Business Machines Corporation Amorphization/templated recrystallization method for hybrid orientation substrates
US7892905B2 (en) * 2005-08-02 2011-02-22 Globalfoundries Singapore Pte. Ltd. Formation of strained Si channel and Si1-xGex source/drain structures using laser annealing
KR100775963B1 (ko) * 2006-07-12 2007-11-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR100970255B1 (ko) * 2007-04-09 2010-07-16 삼성전자주식회사 반도체 메모리 소자의 제조 방법
EP2315239A1 (en) * 2009-10-23 2011-04-27 Imec A method of forming monocrystalline germanium or silicon germanium
KR20110106683A (ko) * 2010-03-23 2011-09-29 삼성전자주식회사 적층형 반도체 소자의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110049568A1 (en) * 2005-05-17 2011-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-Mismatched Semiconductor Structures with Reduced Dislocation Defect Densities and Related Methods for Device Fabrication
US20070231976A1 (en) * 2006-04-03 2007-10-04 Sung-Kwan Kang Method for fabricating a semiconductor device
US20100151619A1 (en) * 2008-07-09 2010-06-17 Analog Devices, Inc. Recessed Germanium (Ge) Diode

Also Published As

Publication number Publication date
WO2013123004A1 (en) 2013-08-22
US8652951B2 (en) 2014-02-18
TW201344759A (zh) 2013-11-01
KR20140124386A (ko) 2014-10-24
US20130210221A1 (en) 2013-08-15

Similar Documents

Publication Publication Date Title
TWI479543B (zh) 於矽溝槽塡充物上且原位摻雜的選擇性磊晶鍺成長
JP3860444B2 (ja) シリコン結晶化方法とレーザアニール装置
US7674999B2 (en) Fast axis beam profile shaping by collimation lenslets for high power laser diode based annealing system
TWI401731B (zh) 使用脈衝序列退火方法將薄膜固相再結晶的方法
KR100534501B1 (ko) 박막 처리 방법 및 박막 처리 장치
TWI549190B (zh) 管理基材退火的熱預算
US7223644B2 (en) Method and apparatus for producing polycrystalline silicon film and method of manufacturing semiconductor device and thin-film transistor
KR20020032551A (ko) 박막 반도체 장치의 제조 방법
WO2001086705A1 (fr) Procede et appareil de traitement de film mince
JP2021522676A (ja) ワイドバンドギャップ半導体エレクトロニクスのための注入ドーパント活性化
JP5578584B2 (ja) レーザアニール装置およびレーザアニール方法
JP2004153232A (ja) 半導体素子の製造方法およびその方法により製造された半導体素子
JPH0888196A (ja) レーザー処理方法
JP2003178982A (ja) レーザ照射装置および半導体薄膜の処理方法
TW201605138A (zh) 掃描脈衝退火裝置及方法
JP2007221062A (ja) 半導体デバイスの製造方法および製造装置
KR100814821B1 (ko) 실리콘 박막의 결정화 장치 및 방법
TWI763988B (zh) 低熱積存退火
JP2006135192A (ja) 半導体デバイスの製造方法と製造装置
JP4667334B2 (ja) 半導体装置の作製方法
KR100575235B1 (ko) 레이저 광학계 및 이를 이용한 결정화 방법
JPH09213651A (ja) 半導体薄膜の製造装置および半導体薄膜の製造方法
US20170148726A1 (en) Semiconductor processing method and semiconductor device
KR20060131518A (ko) 레이저 결정화 시스템, 레이저 결정화 방법 및 이를 이용한액정표시장치용 박막트랜지스터 기판의 제조방법
JP2006190897A (ja) 半導体デバイス、その製造方法および製造装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees