KR20140124386A - 실리콘-트렌치 필 상에서의 선택적인 에피택셜 게르마늄 성장 및 인-시튜 도핑 - Google Patents

실리콘-트렌치 필 상에서의 선택적인 에피택셜 게르마늄 성장 및 인-시튜 도핑 Download PDF

Info

Publication number
KR20140124386A
KR20140124386A KR1020147024145A KR20147024145A KR20140124386A KR 20140124386 A KR20140124386 A KR 20140124386A KR 1020147024145 A KR1020147024145 A KR 1020147024145A KR 20147024145 A KR20147024145 A KR 20147024145A KR 20140124386 A KR20140124386 A KR 20140124386A
Authority
KR
South Korea
Prior art keywords
germanium
substrate
pulse
energy
laser
Prior art date
Application number
KR1020147024145A
Other languages
English (en)
Inventor
이-치아우 후앙
지핑 리
미아오 진
빙시 순 우드
에롤 안토니오 씨. 산체스
이환 김
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20140124386A publication Critical patent/KR20140124386A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Laser Beam Processing (AREA)

Abstract

패터닝된 기판 상에 게르마늄 함유 막을 형성하기 위한 방법 및 장치가 설명된다. 패터닝된 기판은 실리콘 또는 실리콘 함유 재료이고, 그 표면 상에 형성된 마스크 재료를 가질 수 있다. 게르마늄 함유 재료는 기판의 리세스들 내의 노출된 실리콘 상에 선택적으로 형성되며, 적어도 50%의 상부 퇴적물이 기판 상에 형성된다. 게르마늄 함유 층은 상부 퇴적물의 일부를 용융시키지만 리세스들 내의 게르마늄 함유 재료는 용융시키지 않는 펄스화된 레이저 방사를 이용하여 열 처리된다. 리세스들 내의 게르마늄 함유 재료는 적어도 부분적으로는 열 처리에 의해 전형적으로 어닐링된다. 다음으로, 상부 퇴적물이 제거된다.

Description

실리콘-트렌치 필 상에서의 선택적인 에피택셜 게르마늄 성장 및 인-시튜 도핑{SELECTIVE EPITAXIAL GERMANIUM GROWTH ON SILICON-TRENCH FILL AND IN SITU DOPING}
본 발명의 실시예들은 일반적으로 반도체 기판을 제조하는 방법에 관한 것이다. 더 구체적으로, 본 출원은 반도체 기판 상에 구조물을 형성하는 에피택시 방법에 관한 것이다.
게르마늄은 특정 반도체 디바이스들 및 구조물들에 있어서, 가장 중요하게는 진보된 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET: metal-oxide-semiconductor field-effect transistor)의 채널 재료들에 대하여 대단히 전도유망한 반도체이다. 헤테로에피택셜 프로세스(heteroepitaxial process)들에서 실리콘 상에 게르마늄을 성장시킬 때, 게르마늄은 패터닝된 실리콘 기판의 트렌치들 내에서 선택적으로 성장될 수 있다. 퇴적된 결정질 게르마늄에서의 임의의 결함들은 열 프로세스(thermal process)에 의해 전형적으로 행해지는 어닐링에 의해 제거될 수 있다. 종래의 프로세스에서, 임의의 결함 또는 전위(dislocation)를 실리콘과 게르마늄 사이의 계면으로 몰아가기(drive) 위해, 기판이 어닐링 온도(anneal temperature)까지 가열된다. 그러나, 종래의 프로세스에서, 열 처리는 흔히 트렌치들로부터의 게르마늄 유출을 야기한다. 그러므로, 실리콘-게르마늄 헤테로에피택셜 구조물의 열 처리를 위한 개선된 프로세스가 필요하다.
패터닝된 기판 상에 게르마늄 함유 막을 형성하기 위한 방법 및 장치가 설명된다. 패터닝된 기판은 실리콘 또는 실리콘 함유 재료이고, 그 표면 상에 형성된 마스크 재료를 가질 수 있다. 게르마늄 함유 재료는 기판의 리세스들 내의 노출된 실리콘 상에 선택적으로 형성되며, 적어도 50%의 상부 퇴적물(overburden)이 기판 상에 형성된다. 게르마늄 함유 층은 상부 퇴적물의 일부를 용융시키지만 리세스들 내의 게르마늄 함유 재료는 용융시키지 않는 펄스화된 레이저 방사(pulsed laser radiation)를 이용하여 열 처리된다. 리세스들 내의 게르마늄 함유 재료는 적어도 부분적으로는 열 처리에 의해 전형적으로 어닐링된다. 다음으로, 상부 퇴적물이 제거된다.
열 처리는 약 1nsec 내지 약 1msec, 예를 들어 약 50nsec 미만의 지속시간(duration)을 갖는 레이저 펄스들을 공급하는 펄스화된 레이저 시스템을 이용하여 수행될 수 있다. 열 처리에 후속하여, 상부 퇴적물은 평탄화 또는 에칭에 의해 제거될 수 있다.
위에서 언급된 본 발명의 특징들이 상세하게 이해될 수 있도록, 위에 간략하게 요약된 본 발명의 더 구체적인 설명은 실시예들을 참조할 수 있으며, 그들 중 일부는 첨부 도면들에 예시되어 있다. 그러나, 본 발명은 동등한 효과의 다른 실시예들을 허용할 수 있으므로, 첨부 도면들은 본 발명의 전형적인 실시예들을 도시할 뿐이며, 따라서 그것의 범위를 제한하는 것으로 간주되어서는 안 된다는 점에 주목해야 한다.
도 1은 일 실시예에 따른 방법을 요약한 흐름도이다.
도 2는 도 1의 방법의 부분들을 실시하는 데 이용될 수 있는 장치의 개략도이다.
도 1은 일 실시예에 따른 방법(100)을 요약한 흐름도이다. 실리콘 기판은 임의의 편리한 패터닝 프로세스에 따라 패터닝되고, 패터닝된 실리콘 기판은 퇴적 챔버에 제공된다. 퇴적 챔버는 에피택셜 퇴적 챔버와 같은 열 또는 플라즈마 퇴적 챔버일 수 있다.
실리콘 기판 내의 패턴은 실질적으로 평평한 실리콘 표면 내에 형성된 리세스들로 구성된다. 실리콘 표면은 그 위에 형성된 마스크 층, 예를 들어 실리콘 질화물 층을 가질 수 있다. 전형적으로, 리세스들은, 적어도 1:1이고 40:1 정도로 높을 수도 있는 깊이 대 폭의 비(a ratio of depth to width)인 종횡비를 갖는다. 전형적으로, 리세스들은 약 1:1 내지 약 10:1, 예를 들어 약 1.5:1 내지 약 5:1, 예를 들어 약 3:1의 종횡비를 갖는다. 리세스들의 벽들은 전형적으로 실질적으로 수직이지만, 어느 정도는 수직으로부터 벗어날 수 있다. 평균적인 리세스의 스텝 커버리지(step coverage), 또는 평균적인 리세스의 최하부에서의 리세스 폭에 대한 평균적인 리세스의 최상부에서의 리세스 폭의 비는 약 95% 내지 약 120%, 예를 들어 약 97% 내지 약 110%, 예를 들어 약 100%일 수 있다.
블록(102)에서, 게르마늄 함유 층이 기판 상에 퇴적되거나 형성되거나 성장된다. 기판은 재료 층을 퇴적하거나 성장시키기 위해 처리 챔버 내에 배치된다. 위에서 언급된 바와 같이, 그러한 챔버는 열 또는 플라즈마 CVD 챔버일 수 있다. 그러한 챔버의 일례는 캘리포니아 주 산타클라라의 Applied Materials, Inc.로부터 입수가능한 Centura® RP Epi 챔버이다. 다른 제조사들로부터의 열 또는 플라즈마 CVD 챔버들도 이용될 수 있다.
층은 약 300℃ 내지 약 500℃, 예를 들어 약 350℃ 내지 약 450℃, 예를 들어 약 375℃와 같은 낮은 온도 및 높은 Ge 소스 부분압력에서 반응 속도 제한된 방식(reaction rate limited regime)으로 작용하는 프로세스를 이용하여 형성될 수 있다. 게르마늄 프리커서(germanium precursor)는 게르만(germane) GeH4, 다이게르만(digermane) Ge2H6, 또는 더 고차의 게르만 또는 게르만 올리고머(germane oligomer)와 같은 화합물이고, 이것은 캐리어 가스 또는 희석 가스와 함께 게르마늄 프리커서 혼합물 내에 제공될 수 있다. 캐리어 가스 또는 희석 가스는 전형적으로 아르곤 또는 헬륨과 같은 불활성 재료이다. 수소 및 질소도 이용될 수 있다. 게르마늄 프리커서는 게르마늄 프리커서 혼합물 내에 임의의 농도로 제공될 수 있으며, 그 비율은 전형적으로 처리 챔버를 통해 원하는 가스 유량(flow rate)을 제공하도록 선택된다. 300mm 웨이퍼 기판에 대하여, 게르마늄 프리커서 혼합물의 유량은 전형적으로 약 0.1 내지 2.0 sLm이고, 그 중의 게르마늄 프리커서는 부피로 20% 내지 80%, 예를 들어 50%이다.
전형적으로, HCl, HF 또는 HBr과 같은 선택성 제어 시약(selectivity control reagent)이 막 형성 동안 처리 챔버에 제공된다. 이러한 선택성 제어제(selectivity control agent)는 패턴화된 표면의 리세스들 내에서의 선택적인 막 형성을 촉진한다. 선택성 제어 시약은 전형적으로 체적 유량(volumetric flow rate)으로 제공되며, 게르마늄 프리커서의 체적 유량에 대한 선택성 강화 시약(selectivity enhancing reagent)의 체적 유량의 비는 약 0.0 내지 0.5, 예를 들어 약 0.02 내지 약 0.06, 예를 들어 약 0.04이다. 선택성 제어 시약은 전형적으로, 어떠한 너무 이른 반응 또는 부반응(side reactions)도 방지하기 위해 게르마늄 프리커서와는 다른 경로를 통해 처리 챔버에 제공된다. 선택성 제어 시약도 희석 또는 캐리어 가스와 함께 제공될 수 있다.
또한, 도펀트 프리커서는 패턴화된 실리콘 표면 상에 형성된 막 내에 원하는 도펀트 농도를 제공하도록 선택된 양으로 게르마늄 프리커서와 함께 포함될 수 있다. 붕소, 포스핀(phosphine) 또는 아르신(arsine), 및/또는 할라이드(halides)와 같은 이량체(dimers), 올리고머 및 유도체(derivatives)와 같은 도펀트들이 제공될 수 있다.
게르마늄 함유 층은 전형적으로 과도하게 퇴적된다. 전형적으로, 약 50% 내지 약 400%의 평균적인 상부 퇴적물이 이용된다. 상부 퇴적물은 기판 표면 내의 리세스들을 채우는 데에 필요한 것을 넘어서는 퇴적막의 깊이이다. 상부 퇴적물의 백분율은 기판의 필드 영역 상에 형성된 막의 깊이를 리세스들의 깊이로 나눈 것이다. 따라서, 리세스들이 50nm 깊이이고, 리세스들을 채운 후에, 깊이 50nm의 막이 필드 영역 상에 퇴적된다면, 상부 퇴적물은 100%이다.
블록(104)에서, 게르마늄 함유 막은 열 처리를 받는다. 열 처리는 게르마늄 함유 층을 강한 방사 에너지 소스(intense radiant energy source)로부터의 방사 에너지의 펄스들에 노출시킴으로써 수행된다. 방사 펄스들은 전형적으로 약 1nsec 내지 약 1msec, 예를 들어 약 10nsec 내지 100nsec, 예를 들어 약 50nsec의 지속시간을 갖는다. 펄스들은 LED들과 같은 하나 이상의 레이저 또는 강력한 방사체(intense emitter)들로부터 생성될 수 있다. 에너지 소스에 의해 방출되는 방사는 전형적으로, 원하는 전력 프로파일 및 균일성, 원하는 지속시간, 및 원하는 시간적 형상(temporal shape)을 갖는 방사 필드를 생성하도록, 성형되고(shaped) 집광되고(focused) 조정(tailored)될 수 있다. 각각의 펄스 내에서 공급되는(delivered) 에너지는 전형적으로 약 0.1J/cm2 내지 1.0J/cm2 , 예를 들어 약 0.1J/cm2 내지 약 0.5J/cm2 , 예를 들어 약 0.2J/cm2 이다. 성형된 에너지 필드가 생성되고 기판의 타겟 존에 지향되어, 타겟 존을 어닐링한다. 기판 및/또는 에너지 소스는 열 처리를 위해 제2 타겟 존을 표적으로 하도록 이동된다(shifted). 제2 타겟 존이 제1 타겟 존으로부터 이격되어, 2개의 인접한 타겟 존 사이에 버퍼를 제공하도록 선택된 폭을 갖는 경계 구역(border zone)을 남길 수 있다. 버퍼는 제2 타겟 존 내의 열적 스트레스가 제1 타겟 존의 어닐링의 결과에 지장을 주는 것을 방지한다. 경계 구역은 전형적으로 약 1㎛ 내지 약 100㎛, 예를 들어 약 10㎛ 내지 약 50㎛, 예를 들어 약 20㎛의 폭을 갖는다.
게르마늄 함유 층의 표면은 블록(106)에서 방사 에너지에의 노출에 의해 용융된다. 게르마늄 함유 층의 표면이 방사 에너지에 의해 용융되는 동안, 리세스 내에 있는 게르마늄 함유 층의 부분은 용융 없이 어닐링된다. 게르마늄 함유 층의 표면은 전형적으로 약 1nm 내지 약 50nm의 깊이까지 용융되지만, 어떠한 경우에도, 게르마늄 함유 층의 상부 퇴적물 전체가 용융되지는 않는다. 전형적으로, 게르마늄 함유 층의 표면으로부터 기판의 필드 영역 부근의 전이 영역(transition region)까지, 상부 퇴적물의 약 80% 미만이 용융된다. 기판의 전이 영역은 용융된 영역으로부터의 열을 리세스들 내로 전도하여, 게르마늄 함유 층의 전체 두께를 어닐링한다.
게르마늄 함유 층의 표면은 어닐링 프로세스 동안 부분적으로 또는 완전하게 리플로우(reflow)된다. 게르마늄 함유 층의 표면은 어닐링 프로세스 동안 타겟 존 내에서 평활화된다. 전형적으로, 하나 이상의 방사 에너지 펄스가 각각의 타겟 존에 공급된다. 각각의 펄스가 표면의 일부를 용융시키기에 충분한 에너지를 가질 수 있거나, 또는 각각의 펄스가 표면의 일부를 용융시키는 데에 필요한 양보다 적은 에너지를 가질 수 있다. 펄스들은 동일한 강도 또는 상이한 강도를 가질 수 있다. 제1 펄스는 표면의 일부를 용융시키는 데에 필요한 양보다 적은 에너지를 갖고서 공급될 수 있고, 그 다음에, 표면의 일부를 용융시키는 에너지를 갖는 제2 펄스가 공급될 수 있다. 용융이 리세스들 내로는 진행하지 않도록, 펄스들 간의 휴지 지속시간(rest duration)이 타겟 존 내에서 열이 소산될 시간을 제공하도록 선택된다.
게르마늄 함유 층의 표면을 어닐링한 후, 블록(108)에서 게르마늄 함유 층의 상부 퇴적물이 제거될 수 있다. 상부 퇴적물은 에칭 또는 평탄화와 같은 임의의 적절한 재료 제거 프로세스에 의해 제거될 수 있다. 실리콘 기판의 필드 영역이 노출될 때까지, 기판 상에서 CMP 프로세스가 수행될 수 있다. 대안적으로는, 실리콘 필드 영역이 노출될 때까지, 게르마늄 함유 층이 에칭될 수 있다. 게르마늄 함유 층의 에칭은 할로겐 함유 가스, 예를 들어 Cl2 또는 Br2와 같은 할로겐 가스, 또는 HCl 또는 HBr과 같은 할라이드 가스를, 선택적으로는 위에서 설명된 바와 같이 캐리어 또는 희석 가스와 함께, 기판을 담고 있는 챔버 내로 유동시키는 것에 의해 수행될 수 있다. 할로겐 함유 가스는 열적으로 또는 전기적으로 활성화될 수 있다. 열적으로 활성화되는 경우, 기판은 전형적으로 약 500℃ 내지 1000℃의 온도까지 가열된다. 전기적으로 활성화되는 경우, RF 에너지가 가스 내로 결합될 수 있다. 플라즈마 실시예에서, 기판 온도는 약 0℃ 내지 약 400℃일 수 있다.
도 2는 기판들의 레이저 처리를 위한 시스템(200)의 평면도이다. 시스템(200)은 복수의 펄스화된 레이저 펄스를 생성하는 복수의 펄스화된 레이저 소스를 갖는 에너지 모듈(202), 개별적인 펄스화된 레이저 펄스들을 결합 펄스화된 레이저 펄스들(combination pulsed laser pulses)로 결합하고 결합 펄스화된 레이저 펄스들의 강도, 주파수 특성 및 극성 특성을 제어하는 펄스 제어 모듈(204), 결합된 펄스화된 레이저 펄스들 중의 펄스들의 시간 프로파일을 조절하는 펄스 성형 모듈(106), 펄스들의 공간 에너지 분포를 조절하여 결합 펄스화된 레이저 펄스들을 단일의 균일한 에너지 필드 내로 중첩시키는 균질기(homogenizer)(108), 잔류하는 에지 불균일(residual edge non-uniformity)을 에너지 필드로부터 제거하는 애퍼쳐 부재(aperture member)(216), 및 레이저 에너지 필드와 기판 지지체(210) 상에 배치된 기판 간의 정밀한 정렬을 허용하는 정렬 모듈(218)을 포함한다. 제어기(212)가 레이저 펄스들의 생성을 제어하기 위해 에너지 모듈(202)에, 펄스 특성들을 제어하기 위해 펄스 제어 모듈(204)에, 그리고 에너지 필드에 대한 기판의 이동을 제어하기 위해 기판 지지체(210)에 연결된다. 인클로저(enclosure)(214)는 전형적으로 시스템(200)의 동작 컴포넌트들을 밀봉한다.
레이저는 예를 들어, 약 100nsec 미만의 지속시간을 갖는 짧은 펄스들을 형성할 수 있는, 고전력 레이저 방사를 갖는 임의의 유형의 레이저일 수 있다. 전형적으로, 약 30보다 큰 M2와 500개가 넘는 공간 모드(spatial modes)를 갖는 하이 모달리티 레이저들(high modality lasers)이 이용된다. Nd:YAG, Nd:글래스, 티타늄-사파이어(titanium-sapphire), 또는 다른 희토류 도핑된 결정 레이저와 같은 고체 상태 레이저가 빈번하게 이용되지만, 엑시머 레이저, 예를 들어 XeCl2, ArF, 또는 KrF 레이저와 같은 가스 레이저들이 이용될 수 있다. 레이저들은 예를 들어 q-스위칭(수동 또는 능동), 게인 스위칭(gain switching) 또는 모드 잠금(mode locking)에 의해 스위칭될 수 있다. 또한, 레이저에 의해 방출되는 빔을 차단함으로써 펄스들을 형성하기 위해, 레이저의 출력 부근에서 포켈스 셀(Pockels cell)이 이용될 수 있다. 일반적으로, 펄스화된 레이저 처리를 위해 이용가능한 레이저들은 약 1nsec 내지 약 100μsec의 지속시간으로 약 100mJ 내지 약 10J의 에너지 함량을 갖는, 전형적으로는 약 8nsec 내에 약 1J의 에너지 함량을 갖는 레이저 방사의 펄스들을 생성할 수 있다. 레이저들은 약 200nm 내지 약 2000nm, 예를 들어 약 400nm 내지 약 1000nm, 예를 들어 약 532nm의 파장을 가질 수 있다. 일 실시예에서, 레이저들은 q-스위칭된 주파수 배가형 Nd:YAG 레이저(q-switched frequency-doubled Nd:YAG lasers)이다. 레이저들은 모두 동일 파장에서 동작할 수 있거나, 또는 레이저들 중 하나 이상이 에너지 모듈(102) 내의 다른 레이저들과는 다른 파장들에서 동작할 수 있다. 레이저들은 원하는 전력 레벨들을 전개(develop)하기 위해 증폭될 수 있다. 대부분의 경우에서, 증폭 매질(amplification medium)은 레이저 매질(lasing medium)과 동일하거나 유사한 조성일 것이다. 통상적으로는 각각의 개별 레이저 펄스가 단독으로 증폭되지만, 일부 실시예들에서는 결합 후에 모든 레이저 펄스가 증폭될 수 있다.
기판에 공급되는 전형적인 레이저 펄스는 다수의 레이저 펄스의 결합이다. 복수의 펄스는, 결합될 때에, 제어된 에너지 상승, 지속시간 및 소멸과, 에너지 불균일의 제어된 공간 분포와 함께, 제어된 시간 및 공간 에너지 프로파일을 갖는 단일의 레이저 방사 펄스가 발생하도록, 제어된 시간들에서, 그리고 서로에 대해 제어된 관계로 생성된다. 예를 들어, 제어기(212)는 각각의 레이저로부터의 펄스들의 생성을 제어하기 위해, 각각의 레이저, 예를 들어 각각의 레이저의 각각의 스위치에 연결된 전압 소스에 연결된 전자 타이머와 같은 펄스 생성기를 가질 수 있다.
복수의 레이저는 각각의 레이저가 하나 이상의 펄스 제어기(205)를 가질 수 있는 펄스 제어 모듈(204) 내에 나타나는 펄스들을 생성하도록 배열된다. 펄스 제어기들(205)은 각각의 펄스의 강도를 제어하며, 2개의 펄스를 직교하도록 편광시키고 그 2개의 펄스를 편광 빔 스플리터의 반대되는 표면들에 지향시킴으로써 2개의 레이저로부터의 펄스들을 단일 펄스로 결합한다. 결합된 펄스는 동일 광축을 따라 공동 전파되는(co-propagating) 2개의 직교 편광된 펄스를 특징으로 한다. 결합될 각각의 펄스의 강도는 조절가능한 극성 필터를 이용하여 제어된다.
제어기(212)는 펄스 타이밍을 제어하기 위해 각각의 레이저의 능동 q-스위치에 연결된 전자 타이머를 조절할 수 있다. 능동 q-스위치를 더 빠르게 순환시키면 펄스가 더 짧아지고, 그 역도 성립한다. 제어기(212)는 또한 각각의 레이저에 입력되는 전력을 조절하도록 구성될 수 있다.
하나 이상의 결합된 펄스가 펄스 제어 모듈(204)을 빠져나가고, 하나 이상의 펄스 쉐이퍼(pulse shaper)(207)를 갖는 펄스 성형 모듈(206)에 들어간다. 펄스 쉐이퍼(207)는 입력 펄스를 미러들 및 스플리터들을 통하는 상이한 광학 경로들을 지나가는 서브펄스들로 세분하는 복수의 미러 및 빔 스플리터를 특징으로 할 수 있다. 미러들의 위치는 광학 경로들을 조절하도록 조절될 수 있다. 펄스 성형 모듈(206) 내의 미러들 및 스플리터들의 광학 시스템의 결과는, 각각의 결합된 펄스가 광학 시스템 내의 미러들의 위치에 의해 결정되는 선택적인 방식으로 연장된다는 것이다.
펄스 성형 모듈(206)로부터의 성형된 펄스들은 균질기(208) 내로 라우팅된다. 균질기(208)는 전형적으로 둘 이상의 마이크로렌즈 어레이를 하나 이상의 렌즈와 결합하여, 균질기(208)로부터 나오는 에너지 필드의 전력 분포의 균일성을 향상시킨다. 균질기(208)로부터의 에너지는 기판의 표면 상에서 어닐링될 영역에 거의 들어맞는 정사각형 또는 직사각형 형상과 같은 패턴으로 전형적으로 배열된다. 에너지에 적용되는 처리(processing) 및 재배열(rearranging)은 평균값으로부터 약 15% 이하, 예를 들어 약 12% 미만, 예를 들어 약 8% 미만으로 차이나는 강도를 갖는 에너지 필드를 야기한다. 그러나, 에너지 필드의 에지 부근에서는, 장치 전반의 다양한 경계 조건들로 인해, 더 상당한 불균일들이 남아있을 수 있다. 이러한 에지 불균일들은 애퍼쳐 부재(216)를 이용하여 제거될 수 있다. 애퍼쳐 부재(216)는 전형적으로 개구를 갖는 불투명한 개체이며, 에너지는 그 개구와 유사한 형상의 단면으로 그 개구를 통과할 수 있다.
애퍼쳐 부재들은 크기가 다를 수 있다. 투과되는 에너지 필드의 크기를 감소시키기 위해, 더 작은 애퍼쳐를 갖는 애퍼쳐 부재가 더 큰 애퍼쳐를 갖는 애퍼쳐 부재에 근접하여 위치될 수 있다. 더 작은 애퍼쳐 부재는 더 큰 애퍼쳐를 이용하기 위해 다시 제거될 수 있다. 상이한 크기들을 갖는 영역들을 어닐링하기 위해 에너지 필드의 크기를 변화시키는 것을 허용하기 위해, 상이한 크기들을 갖는 다수의 애퍼쳐 부재가 제공될 수 있다. 대안적으로는, 단일 애퍼쳐 부재가 가변 애퍼쳐 크기를 가질 수 있다. 2개의 직사각형 채널이 투명 하우징 내에 형성되고, 한 쌍의 하프 플레이트가 투명 하우징의 중심 부분에서 만나도록, 2쌍의 불투명 또는 반사 작동되는 하프 플레이트(two pairs of opaque or reflective actuated half-plates)가 직사각형 채널들 내에 배치된다. 직사각형 채널들 내에서 각각의 하프 플레이트 쌍을 서로에 더 가깝게 이동시키거나 더 멀어지게 이동시킴으로써 가변 크기의 직사각형 애퍼쳐가 형성될 수 있도록, 하프 플레이트 쌍들은 직교 축들을 따라 이동하도록 배향(orient)될 수 있다.
애퍼쳐 부재들은 애퍼쳐를 통과하는 광의 이미지를 임의의 원하는 방식으로 확대하거나 축소할 수 있다. 애퍼쳐 부재들은 본질적으로 확대가 없는 1:1의 배율 상수(magnification factor)를 가질 수 있거나, 또는 약 1.1:1 내지 약 5:1, 예를 들어 약 2:1 또는 약 4:1의 비율로 이미지의 크기를 축소할 수 있다. 일부 실시예들에 대해서는 크기 축소가 유용할 수 있는데, 왜냐하면 사이즈 축소에 의해, 이미징되는 에너지 필드의 에지들이 선명해질 수 있기 때문이다. 일부 실시예들에서는, 이미징되는 에너지 필드의 커버리지 영역을 증가시킴으로써 효율 및 스루풋을 개선하기 위해, 약 1:1.1 내지 약 1:5, 예를 들어 약 1:2 비율의 확대가 유용할 수 있다.
이미징 광학계(imaging optic)(218)는 애퍼쳐 부재(216)로부터 성형되고 평활화되고 절형(truncated)된 에너지 필드를 수신하고, 그것을 기판 지지체(210)의 작업 표면(220) 상에 배치된 기판 상에 투영한다.
열 에너지는 여기에 개시된 방법들을 이용하여 기판 지지체의 작업 표면 상에 배치된 기판 내로 결합된다. 열 에너지는 약 1nsec 내지 약 100nsec, 예를 들어 약 5nsec 내지 약 50nsec, 예를 들어 약 10nsec의 지속시간을 갖는 짧은 펄스들로, 기판 표면의 연속적인 부분들에 약 0.2J/cm2 내지 약 1.0J/cm2의 평균 강도에서 전자기 에너지를 인가함으로써 전개된다. 복수의 그러한 펄스는, 후속 펄스가 도달하기 전에 열 에너지가 기판을 통해 완전히 소산되는 것을 허용하기 위해, 약 500nsec 내지 약 1msec, 예를 들어 약 1μsec 내지 약 500μsec, 예를 들어 약 100μsec의 펄스 간 지속시간을 갖고서 기판의 각각의 부분에 인가될 수 있다. 에너지 필드는 전형적으로 약 0.1cm2 내지 약 10.0cm2, 예를 들어 약 6cm2의 영역을 커버하여, 각각의 펄스로 약 0.2MW 내지 약 10GW의 전력 공급(power delivery)을 야기한다. 대부분의 응용에서, 각각의 펄스로 공급되는 전력은 약 10MW 내지 약 500MW일 것이다. 공급되는 전력 밀도는 전형적으로 약 2MW/cm2 내지 약 1GW/cm2, 예를 들어 약 5MW/cm2 내지 약 100MW/cm2, 예를 들어 약 10MW/cm2이다. 각각의 펄스 내에서 인가되는 에너지 필드는 평균 강도의 약 4% 이하, 예를 들어 약 3.5% 미만, 예를 들어 약 3.0% 미만의 강도의 공간 표준 편차(spatial standard deviation)를 갖는다.
열 이미징(thermal imaging)을 수행하기 위해 이용될 수 있는 예시적인 장치는 2012년 12월 27일에 공개된 공동 소유의 미국 특허 출원 공개 제2012/0325794호에 설명되어 있으며, 그것은 참조에 의해 여기에 포함된다.
전술한 것은 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 실시예들 및 추가의 실시예들은 그것의 기본 범위로부터 벗어나지 않고서 안출될 수 있으며, 그것의 범위는 이하의 청구항들에 의해 결정된다.

Claims (15)

  1. 패터닝된 실리콘 기판을 처리하는 방법으로서,
    상기 패터닝된 실리콘 기판의 리세스들 내에 게르마늄 함유 재료를 퇴적하는 단계;
    상기 기판 상에 적어도 약 50%의 상기 게르마늄 함유 재료의 상부 퇴적물(overburden)을 퇴적하는 단계;
    하나 이상의 레이저 펄스를 상기 게르마늄 함유 재료에 지향시키는(directing) 단계 - 각각의 레이저 펄스는 상기 상부 퇴적물의 일부를 용융시키기에 충분한 에너지를 가짐 - ;
    실질적으로 평평한 표면을 형성하기 위해 상기 게르마늄 함유 재료의 표면을 리플로우(reflow)시키는 단계; 및
    상기 상부 퇴적물을 제거하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 하나 이상의 레이저 펄스 각각은 약 50nsec 미만의 지속시간(duration)을 갖는, 방법.
  3. 제2항에 있어서, 상기 레이저 펄스들 각각은 하나보다 많은 레이저에 의해 방출되는 방사로부터 형성되는, 방법.
  4. 제3항에 있어서, 상기 상부 퇴적물의 약 80% 이하가 용융되는, 방법.
  5. 제4항에 있어서, 상기 상부 퇴적물은 평탄화에 의해 제거되는, 방법.
  6. 제4항에 있어서, 상기 상부 퇴적물은 에칭에 의해 제거되는, 방법.
  7. 제3항에 있어서, 각각의 펄스는 조정된 시간 프로파일(tailored temporal profile)을 갖는, 방법.
  8. 제7항에 있어서, 상기 상부 퇴적물의 약 80% 이하가 용융되는, 방법.
  9. 제8항에 있어서, 상기 상부 퇴적물은 평탄화에 의해 제거되는, 방법.
  10. 제8항에 있어서, 상기 상부 퇴적물은 에칭에 의해 제거되는, 방법.
  11. 리세스들을 포함하는 패터닝된 실리콘 기판을 처리하는 방법으로서,
    에피택셜 프로세스(epitaxial process)에 의해 상기 리세스들 내에 도핑된 게르마늄 재료를 성장시키는 단계;
    적어도 약 50%의 상부 퇴적물을 형성하기 위해, 상기 기판 상에 상기 도핑된 게르마늄 재료의 막을 성장시키는 단계;
    상기 도핑된 게르마늄 막의 일부분들을 펄스화된 레이저 에너지(pulsed laser energy)에 노출시킴으로써, 상기 일부분들을 리플로우시키는 단계; 및
    상기 상부 퇴적물을 제거하는 단계
    를 포함하는 방법.
  12. 제11항에 있어서, 상기 펄스화된 레이저 에너지는 둘 이상의 레이저로부터의 펄스들을 결합함으로써 형성되는, 방법.
  13. 제12항에 있어서, 상기 펄스화된 레이저 에너지의 각각의 펄스는 약 50nsec 미만의 지속시간을 갖는, 방법.
  14. 제13항에 있어서, 각각의 펄스는 약 0.1J/cm2 내지 약 0.5J/cm2의 에너지를 전달하는, 방법.
  15. 제14항에 있어서, 상기 상부 퇴적물은 평탄화에 의해 제거되는, 방법.
KR1020147024145A 2012-02-13 2013-02-13 실리콘-트렌치 필 상에서의 선택적인 에피택셜 게르마늄 성장 및 인-시튜 도핑 KR20140124386A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261598166P 2012-02-13 2012-02-13
US61/598,166 2012-02-13
PCT/US2013/025873 WO2013123004A1 (en) 2012-02-13 2013-02-13 Selective epitaxial germanium growth on silicon-trench fill and in situ doping

Publications (1)

Publication Number Publication Date
KR20140124386A true KR20140124386A (ko) 2014-10-24

Family

ID=48945916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147024145A KR20140124386A (ko) 2012-02-13 2013-02-13 실리콘-트렌치 필 상에서의 선택적인 에피택셜 게르마늄 성장 및 인-시튜 도핑

Country Status (4)

Country Link
US (1) US8652951B2 (ko)
KR (1) KR20140124386A (ko)
TW (1) TWI479543B (ko)
WO (1) WO2013123004A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8647439B2 (en) * 2012-04-26 2014-02-11 Applied Materials, Inc. Method of epitaxial germanium tin alloy surface preparation
KR102311055B1 (ko) * 2015-04-10 2021-10-12 어플라이드 머티어리얼스, 인코포레이티드 선택적 에피택셜 성장을 위한 성장률을 증강시키기 위한 방법
US9927572B1 (en) 2017-01-04 2018-03-27 Hewlett Packard Enterprise Development Lp Hybrid photonic device structures
US10461152B2 (en) 2017-07-10 2019-10-29 Globalfoundries Inc. Radio frequency switches with air gap structures
US10833153B2 (en) 2017-09-13 2020-11-10 Globalfoundries Inc. Switch with local silicon on insulator (SOI) and deep trench isolation
US10446643B2 (en) 2018-01-22 2019-10-15 Globalfoundries Inc. Sealed cavity structures with a planar surface
US10156676B1 (en) 2018-02-26 2018-12-18 Globalfoundries Inc. Waveguides with multiple airgaps arranged in and over a silicon-on-insulator substrate
US10393960B1 (en) 2018-02-26 2019-08-27 Globalfoundries Inc. Waveguides with multiple-level airgaps
US11410872B2 (en) 2018-11-30 2022-08-09 Globalfoundries U.S. Inc. Oxidized cavity structures within and under semiconductor devices
US10923577B2 (en) 2019-01-07 2021-02-16 Globalfoundries U.S. Inc. Cavity structures under shallow trench isolation regions
US11127816B2 (en) 2020-02-14 2021-09-21 Globalfoundries U.S. Inc. Heterojunction bipolar transistors with one or more sealed airgap
KR20220080543A (ko) 2020-12-07 2022-06-14 삼성전자주식회사 반도체 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69513459T2 (de) * 1994-08-05 2000-10-26 Ibm Verfahren zur Herstellung einer Al-Ge Legierung mit einer WGe Polierstoppschicht
US8324660B2 (en) * 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7291539B2 (en) * 2005-06-01 2007-11-06 International Business Machines Corporation Amorphization/templated recrystallization method for hybrid orientation substrates
US7892905B2 (en) * 2005-08-02 2011-02-22 Globalfoundries Singapore Pte. Ltd. Formation of strained Si channel and Si1-xGex source/drain structures using laser annealing
KR100722768B1 (ko) * 2006-04-03 2007-05-30 삼성전자주식회사 반도체 장치의 제조 방법
KR100775963B1 (ko) * 2006-07-12 2007-11-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR100970255B1 (ko) * 2007-04-09 2010-07-16 삼성전자주식회사 반도체 메모리 소자의 제조 방법
US20100006961A1 (en) * 2008-07-09 2010-01-14 Analog Devices, Inc. Recessed Germanium (Ge) Diode
EP2315239A1 (en) * 2009-10-23 2011-04-27 Imec A method of forming monocrystalline germanium or silicon germanium
KR20110106683A (ko) * 2010-03-23 2011-09-29 삼성전자주식회사 적층형 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
TWI479543B (zh) 2015-04-01
TW201344759A (zh) 2013-11-01
US8652951B2 (en) 2014-02-18
WO2013123004A1 (en) 2013-08-22
US20130210221A1 (en) 2013-08-15

Similar Documents

Publication Publication Date Title
US8652951B2 (en) Selective epitaxial germanium growth on silicon-trench fill and in situ doping
US7943534B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing system
JP3860444B2 (ja) シリコン結晶化方法とレーザアニール装置
US8999798B2 (en) Methods for forming NMOS EPI layers
CN100347835C (zh) 激光退火方法及激光退火装置
EP2674967B1 (en) Laser annealing method and laser annealing apparatus
KR101613136B1 (ko) 레이저 어닐링 처리 장치 및 레이저 어닐링 처리 방법
KR101730797B1 (ko) 펄스열 어닐링 방법을 이용한 얇은 필름을 고체 상 재결정화시키는 방법
EP1912252A1 (en) Polysilicon thin film transistor and method of fabricating the same
US7223644B2 (en) Method and apparatus for producing polycrystalline silicon film and method of manufacturing semiconductor device and thin-film transistor
US9302348B2 (en) Ultrafast laser annealing with reduced pattern density effects in integrated circuit fabrication
KR20230152092A (ko) 저부 처리
KR101572717B1 (ko) 반도체장치의 제조방법 및 레이저어닐링장치
WO2004109783A1 (ja) 半導体装置の製造方法
JP2011114052A (ja) 半導体基板の製造方法及びレーザアニール装置
JP2021522676A (ja) ワイドバンドギャップ半導体エレクトロニクスのための注入ドーパント活性化
JP2012044046A (ja) レーザアニール装置及びレーザアニール方法
JP2011165717A (ja) 表示装置及び表示装置の製造方法
WO2012029488A1 (ja) レーザアニール装置およびレーザアニール方法
CN106663629B (zh) 扫描脉冲退火装置及方法
JP2007221062A (ja) 半導体デバイスの製造方法および製造装置
KR102661531B1 (ko) 레이저 열처리장치 및 레이저 열처리방법
JP2006135192A (ja) 半導体デバイスの製造方法と製造装置
TWI763988B (zh) 低熱積存退火
JP2004158621A (ja) ドーピング方法およびその装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application