TWI478258B - Insulation film evaluation method and determination circuit - Google Patents

Insulation film evaluation method and determination circuit Download PDF

Info

Publication number
TWI478258B
TWI478258B TW098103880A TW98103880A TWI478258B TW I478258 B TWI478258 B TW I478258B TW 098103880 A TW098103880 A TW 098103880A TW 98103880 A TW98103880 A TW 98103880A TW I478258 B TWI478258 B TW I478258B
Authority
TW
Taiwan
Prior art keywords
diffusion layer
terminal
insulating film
mos
electrode
Prior art date
Application number
TW098103880A
Other languages
English (en)
Other versions
TW200947577A (en
Inventor
Kiyohiro Tsuru
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW200947577A publication Critical patent/TW200947577A/zh
Application granted granted Critical
Publication of TWI478258B publication Critical patent/TWI478258B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1263—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
    • G01R31/129—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of components or parts made of semiconducting materials; of LV components or parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

絕緣膜之評估方法及測定電路
本發明係關於半導體裝置之絕緣膜之評估方法及用於此之測定電路。
作為評估用於半導體裝置之絕緣膜的方法，一般使用如定電壓TDDB測定或定電流TDDB測定等般，測定絕緣膜隨時間的絕緣破壞特性之方法。
定電壓TDDB測定為利用當持續長時間對絕緣膜施加破壞耐壓以下之一定電壓時，絕緣膜則依存著其施加時間而破壞之隨時間破壞現象的評估方法，再者定電流TDDB測量係利用當對絕緣膜持續施加一定量之電流時，絕緣膜則依存於其施加時間而破壞之隨時間破壞現象之評估方法。
第5圖為表示用以施加定電流而評估絕緣膜之測定電路之圖式。在一導電型之半導體基板1上具有逆導電型之第1擴散層2，並且在第1擴散層2疊層絕緣膜3和電極4而所形成之MOS二極體，和MOS二極體之電極4連接於端子5a。另外，擴散層2係連接於端子5b。端子5a和端子5b各經開關6a、6b而與電流源8連線，成為可在端子5a和端子5b之間施加電流。再者，與電流源8並聯連接有電壓計7。在該測定電路中，施加於上述絕緣膜之電流之方向為一方向，選擇施加順方向或是逆方向之電流，測定絕緣破壞特性。(例如，參照專利文獻1)。
[專利文獻1]日本特開平6-201761號公報
但是，為了保證半導體記憶裝置之重寫壽命，必須對MOS二極體，施加順方向和逆方向之雙方。在以往之測定電路中，於施加雙方之時，必須交互施加順方向和逆方向之電流，需要花長時間。再者，因對相同絕緣膜執行兩方向之施加，故持有因施加時間不同評估結果則不同之問題。
本發明之目的係提供以一次試驗測定順方向和逆方向之絕緣破壞特性，預測各個壽命之方法。
為了達成上述目的，本發明之絕緣膜之評估方法係使用測定電路，該測定電路係由下述構件所構成：第1MOS二極體，係由被形成在一導電型之半導體基板上之逆導電型之第1擴散層和被形成在上述第1擴散層上之第1絕緣膜和被形成在上述第1絕緣膜上之第1電極所構成，和第2MOS二極體，係由接近上述第1擴散層而被形成之第2擴散層和被形成在上述第2擴散層上之第2絕緣膜和被形成在上述第2絕緣膜上之第2電極所構成，和被連接於上述第1電極和上述第2擴散層之第1端子，和被連接於上述第2電極和上述第1擴散層之第2端子，和被設置在上述第1端子和上述第2端子之間的電流源，和與上述電流源並聯而被配置之電壓計；在上述第1端子和上述第2端子之間通電一方向的電流而測定上述端子間之電壓變化。
再者，提供一種絕緣膜之評估方法，其特徵為：使用測定電路，該測定電路係由下述構件所構成：第1MOS二極體，係由被形成在一導電型之半導體基板上之逆導電型之第1擴散層和被形成在上述第1擴散層上之第1絕緣膜和被形成在上述第1絕緣膜上之第1電極所構成，和第2MOS二極體，係由接近上述第1擴散層而被形成之第2擴散層和被形成在上述第2擴散層上之第2絕緣膜和被形成在上述第2絕緣膜上之第2電極所構成，和被連接於上述第1電極之第1端子，和被連接於上述第2擴散層之第2端子，和被連接於上述第2電極之第3端子，和被連接於上述第1擴散層之第4端子，和上述第1端子和上述第2端子各經第1開關和第2開關而被連接之第1接點，和上述第3端子和上述第4端子各經第3開關和第4開關而被連接之第2接點，和被設置在上述第1接點和第2接點之間的電流源，和與上述電流源並聯而被配置之電壓計；在上述第1接點和上述第2接點之間通電一方向的電流而測定上述端子間之電壓變化。
並且，在絕緣膜之評估方法中，於檢測端子間之電壓變化之後，執行開關切換操作，特定成為不良之MOS二極體。
再者，在絕緣膜之評估方法中，上述第1MOS二極體係由多數MOS二極體所構成，上述第1MOS二極體係由多數MOS二極體所構成。
針對執行實驗之絕緣膜，因可以同時執行正極性和負極性之絕緣破壞試驗，故可以容易執行測定時間之短縮。
以下，根據第1圖至第4圖說明本發明之實施型態。
[實施例1]
如第1圖所示般，在一導電型之半導體基板1上具有逆導電型之第1擴散層21和第2擴散層22，並使在第1擴散層21疊層絕緣膜31和電極41而所形成之第1MOS二極體，和在第2擴散層22疊層絕緣膜32和電極42而所形成之第2MOS二極體接近配置。連線第1MOS二極體之電極41和擴散層22，連接於端子5a。另外，連線第2MOS二極體之電極42和擴散層21，連接於端子5b。端子5a和端子5b各經開關6a、6b而與電流源8連線，成為可在端子5a和端子5b之間施加電流。再者，與電流源8並聯連接有電壓計7。
在上述測定系統中，關閉開關6a、6b，藉由電流從電流源8流向一方向，則在例如氧化膜31電流可以從電極側流至擴散層側，另外在氧化膜32電流可以從擴散層側流至電極側。藉由以電壓計7測定端子5a和端子5b之間之電壓變化，可以檢測氧化膜31或氧化膜32之絕緣破壞。
在本實施例中，雖然將開關6a、6b配置在電路上，但是於電流源8內藏有開關功能之時，能夠顧及到其功能之情形，則不需要在電路上配置。
[實施例2]
如第2圖所示般，在一導電型之半導體基板1上具有逆導電型之第1擴散層21和第2擴散層22，並使在第1擴散層21疊層絕緣膜31和電極41而所形成之第1MOS二極體，和在第2擴散層22疊層絕緣膜32和電極42而所形成之第2MOS二極體接近配置。連接於電極41之端子5a和連接於擴散層22之端子5d各經開關6a、6d而連接於接點9a。另外，連接於電極42之端子5c和連接於擴散層21之端子5b各經開關6c、6b而連接於接點9b。接點9a及接點9b連接有電壓計7。
關閉開關6a、6b、6c、6d，藉由電流從電流源8流向一方向，則在例如氧化膜31電流可以從電極側流至擴散層側，另外在氧化膜32電流可以從擴散層側流至電極側。藉由以電壓計7測定接點9a和接點9b之間之電壓變化，可以檢測氧化膜31或氧化膜32之絕緣破壞。
在本實施例中，若檢測到氧化膜31或氧化膜32之絕緣破壞時，為了特定被絕緣破壞之氧化膜，關閉開關6a、6b，打開開關6c、6d施加電流而測量電壓，依此可以檢驗氧化膜31是否被絕緣破壞。再者，藉由執行相反之開關操作，亦可以檢驗氧化膜32之絕緣破壞。藉由該些檢驗資料，由從電極側流向至擴散層之電流方向，和從擴散層流至電極層之電流方向，亦可以檢驗對於哪個方向之施加為較強之絕緣膜。
[實施例3]
在上述實施例1中，雖然為兩個一組之MOS二極體之測定電路，但是亦可為具有更多MOS二極體之測定電路。
在第3圖所示之本發明之第3實施例中之測定電路，係在一導電型之半導體基板1上具有逆導電型之第1擴散層21、第2擴散層22、第3擴散層23和第4擴散層24，並具有：在第1擴散層21疊層絕緣膜31和電極41而所形成之第1MOS二極體，和在第2擴散層22疊層絕緣膜32和電極42而所形成之第2MOS二極體，和在第3擴散層23疊層絕緣膜33和電極43而所形成之第3MOS二極體，和在第4擴散層24疊層絕緣膜34和電極44而所形成之第4MOS二極體，第2擴散層22和第4擴散層34和第1電極41和第3電極43藉由第2導電膜電性被連接而成為第1端子5a，第1擴散層21和第3擴散層23和第2電極42和第4電極44電性被連接而成為第2端子5b，以可以在第1端子5a和第2端子5b之間施加電流之方式，連接電流源8和電壓測定器7和開關6a和開關6b。
藉由從電流源8通電一方向的電流，則在例如氧化膜31及氧化膜33電流可以從電極側流至擴散層側，另外在氧化膜32及氧化膜34電流可以從擴散層側流至電極側。藉由以電壓計7測定端子1和端子2之間之電壓變化，可以檢測氧化膜31或氧化膜32之絕緣破壞。在本實施例中，雖然表示四個一組MOS二極體之例，但是亦可設為組合更多之MOS二極體之電路。
在本實施例中，雖然將開關6a、6b配置在電路上，但是於電流源8內藏有開關功能之時，能夠顧及到其功能之情形，則不需要在電路上配置。
[實施例4]
在上述實施例2中，雖然為兩個一組之MOS二極體之測定電路，但是即使為具有更多MOS二極體之測定電路亦可。
在第4圖所示之本發明之第3實施例中之測定電路，係在一導電型之半導體基板1上具有逆導電型之第1擴散層21、第2擴散層22、第3擴散層23和第4擴散層24，並具有：在第1擴散層21疊層絕緣膜31和電極41而所形成之第1MOS二極體，在第2擴散層22疊層絕緣膜32和電極42而所形成之第2MOS二極體，和在第3擴散層23疊層絕緣膜33和電極43而所形成之第3MOS二極體，和在第4擴散層24疊層絕緣膜34和電極44而所形成之第4MOS二極體，且具有：被連接於第1電極41和上述第3電極43之端子5a，和被連接於第1擴散層21和第3擴散層23之端子5b，和被連接於第2電極21和上述第4電極4之端子5c，和被連接於於第2擴散層22和上述第4擴散層24之端子5d，被連接於端子5a之開關6a和被連接於端子5d之開關6d經接點9a而連接，再者，被連接於端子5b之開關6b和被連接於端子5c之開關6c經接點9b而連接，再者，在接點9a和接點9b連接有電壓計7和電流源8。
關閉開關6a、6b、6c、6d，藉由電流從電流源8流向一方向，則在例如氧化膜31和氧化膜33電流可以從電極側流至擴散層側，另外在氧化膜32和氧化膜34電流可以從電極層側流至擴散層側。藉由以電壓計7測定接點9a和接點9b之間之電壓變化，可以檢測氧化膜31或氧化膜32或氧化膜33或氧化膜34之絕緣破壞。
在本實施例中，若檢測到氧化膜31或氧化膜32或氧化膜33或氧化膜34之絕緣破壞時，為了特定被絕緣破壞之氧化膜，關閉開關6a、6b，再者，打開開關6c、6d施加電流而測量電壓，依此可以檢驗氧化膜31或是氧化膜33是否被絕緣破壞。依此，由從電極側流向至擴散層之電流方向，和從擴散層流至電極層之電流方向，亦可以檢驗哪個方向較強。
再者，針對不被絕緣破壞之氧化膜之MOS二極體群，亦可以持續繼續試驗。
在本實施例中，雖然表示四個一組MOS二極體之例，但是亦可設為組合更多之MOS二極體之電路。
1．．．半導體基板
2、21、22、23、24．．．擴散層
3、31、32、33、34．．．絕緣膜
4、41、42、43、44．．．電極
5a、5b、5c、5d．．．端子
6a、6b、6c、6d．．．開關
7．．．電壓計
8．．．電流源
9a、9b．．．接點
第1圖為表示本發明之第1實施例的測定電路。
第2圖為表示本發明之第2實施例的測定電路。
第3圖為表示本發明之第3實施例的測定電路。
第4圖為表示本發明之第4實施例的測定電路。
第5圖為以往之用以評估絕緣膜的測定電路。
1．．．半導體基板
21、22．．．擴散層
31、32．．．絕緣膜
41、42．．．電極
5a、5b．．．端子
6a、6b．．．開關
7．．．電壓計
8．．．電流源

Claims (9)

  1. 一種絕緣膜之評估方法，其特徵為：使用測定電路，該測定電路係由下述構件所構成：第1MOS二極體，係由被形成在一導電型之半導體基板上之逆導電型之第1擴散層和被形成在上述第1擴散層上之第1絕緣膜和被形成在上述第1絕緣膜上之第1電極所構成，和第2MOS二極體，係由接近上述第1擴散層而被形成之第2擴散層和被形成在上述第2擴散層上之第2絕緣膜和被形成在上述第2絕緣膜上之第2電極所構成，和被連接於上述第1電極和上述第2擴散層之第1端子，和被連接於上述第2電極和上述第1擴散層之第2端子，和被設置在上述第1端子和上述第2端子之間的電流源，和與上述電流源並聯而被配置之電壓計；在上述第1端子和上述第2端子之間通電一方向的電流而測定上述端子間之電壓變化。
  2. 如申請專利範圍第1項所記載之絕緣膜之評估方法，其中，上述第1MOS二極體係由多數MOS二極體所構成，上述第1MOS二極體係由多數MOS二極體所構成。
  3. 一種絕緣膜之評估方法，其特徵為：使用測定電路，該測定電路係由下述構件所構成：第1MOS二極體，係由被形成在一導電型之半導體基板上之逆導電型之第1擴散層和被形成在上述第1擴散層上之第1絕緣膜和被形成在上述第1絕緣膜上之第1電極所構成，和第2MOS二極體，係由接近上述第1擴散層而被形成之第2擴散層和被形成在上述第2擴散層上之第2絕緣膜和被形成在上述第2絕緣膜上之第2電極所構成，和被連接於上述第1電極之第1端子，和被連接於上述第2擴散層之第2端子，和被連接於上述第2電極之第3端子，和被連接於上述第1擴散層之第4端子，和上述第1端子和上述第2端子各經第1開關和第2開關而被連接之第1接點，和上述第3端子和上述第4端子各經第3開關和第4開關而被連接之第2接點，和被設置在上述第1接點和第2接點之間的電流源，和與上述電流源並聯而被配置之電壓計；在上述第1接點和上述第2接點之間通電一方向的電流而測定上述端子間之電壓變化。
  4. 如申請專利範圍第3項所記載之絕緣膜之評估方法，其中，上述第1MOS二極體係由多數MOS二極體所構成，上述第1MOS二極體係由多數MOS二極體所構成。
  5. 如申請專利範圍第3項所記載之絕緣膜之評估方法，其中，於檢測上述端子間之電壓變化之後，執行開關切換操作，特定成為不良之MOS二極體。
  6. 一種絕緣膜之測定電路，其特徵為：由下述構件所構成：第1MOS二極體，係由被形成在一導電型之半導體基板上之逆導電型之第1擴散層和被形成在上述第1擴散層上之第1絕緣膜和被形成在上述第1絕緣膜上之第1電極所構成，和第2MOS二極體，係由接近上述第1擴散層而被形成之第2擴散層和被形成在上述第2擴散層上之第2絕緣膜和被形成在上述第2絕緣膜上之第2電極所構成，和被連接於上述第1電極和上述第2擴散層之第1端子，和被連接於上述第2電極和上述第1擴散層之第2端子，和被設置在上述第1端子和上述第2端子之間的電流源，和與上述電流源並聯而被配置之電壓計。
  7. 如申請專利範圍第6項所記載之絕緣膜之測定電路，其中，上述第1MOS二極體係由多數MOS二極體所構成，上述第1MOS二極體係由多數MOS二極體所構成。
  8. 一種絕緣膜之測定電路，其特徵為：係由下述構件所構成：第1MOS二極體，係由被形成在一導電型之半導體基板上之逆導電型之第1擴散層和被形成在上述第1擴散層上之第1絕緣膜和被形成在上述第1絕緣膜上之第1電極所構成，和第2MOS二極體，係由接近上述第1擴散層而被形成之第2擴散層和被形成在上述第2擴散層上之第2絕緣膜和被形成在上述第2絕緣膜上之第2電極所構成，和被連接於上述第1電極之第1端子，和被連接於上述第2擴散層之第2端子，和被連接於上述第2電極之第3端子，和被連接於上述第1擴散層之第4端子，和上述第1端子和上述第2端子各經第1開關和第2開關而被連接之第1接點，和上述第3端子和上述第4端子各經第3開關和第4開關而被連接之第2接點，和被設置在上述第1接點和第2接點之間的電流源，和與上述電流源並聯而被配置之電壓計。
  9. 如申請專利範圍第8項所記載之絕緣膜之測定電路，其中，上述第1MOS二極體係由多數MOS二極體所構成，上述第1MOS二極體係由多數MOS二極體所構成。
TW098103880A 2008-02-07 2009-02-06 Insulation film evaluation method and determination circuit TWI478258B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008027250A JP4959596B2 (ja) 2008-02-07 2008-02-07 絶縁膜の評価方法および測定回路

Publications (2)

Publication Number Publication Date
TW200947577A TW200947577A (en) 2009-11-16
TWI478258B true TWI478258B (zh) 2015-03-21

Family

ID=40938371

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098103880A TWI478258B (zh) 2008-02-07 2009-02-06 Insulation film evaluation method and determination circuit

Country Status (5)

Country Link
US (1) US7863922B2 (zh)
JP (1) JP4959596B2 (zh)
KR (1) KR101473018B1 (zh)
CN (1) CN101504438B (zh)
TW (1) TWI478258B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101711477B1 (ko) * 2010-05-11 2017-03-14 삼성전자 주식회사 반도체 소자의 티디디비 테스트 구조 및 이를 이용한 티디디비 테스트 방법
JP5817361B2 (ja) * 2011-09-08 2015-11-18 富士電機株式会社 半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法
CN104851818B (zh) * 2014-02-14 2017-12-22 中芯国际集成电路制造(上海)有限公司 介质层缺陷的检测方法和检测装置
KR102442624B1 (ko) * 2014-11-11 2022-09-13 삼성전자주식회사 반도체 디바이스
JP2020041804A (ja) * 2018-09-06 2020-03-19 東芝三菱電機産業システム株式会社 絶縁寿命試験方法および絶縁試験体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243995A (ja) * 1998-12-25 2000-09-08 Canon Inc 太陽電池モジュールの検査方法及び製造方法
JP2002050664A (ja) * 2000-08-01 2002-02-15 Mitsubishi Electric Corp 絶縁膜評価用テスト構造及び、半導体装置の製造方法
JP2006351896A (ja) * 2005-06-17 2006-12-28 Yamaha Corp キャパシタ装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3599059A (en) * 1969-05-15 1971-08-10 Corning Glass Works Ion implanted cadmium sulfide pn junction device
US5986327A (en) * 1989-11-15 1999-11-16 Kabushiki Kaisha Toshiba Bipolar type diode
JPH04134842A (ja) * 1990-09-27 1992-05-08 Toshiba Corp 絶縁膜の信頼性評価方法及び装置
JPH05129406A (ja) * 1991-10-30 1993-05-25 Tekunoroogu:Kk 半導体装置の評価装置
JPH06201761A (ja) 1992-12-28 1994-07-22 Kawasaki Steel Corp 絶縁膜の経時絶縁破壊特性測定方法
JP2878137B2 (ja) * 1994-06-29 1999-04-05 シャープ株式会社 増幅型光電変換素子、それを用いた増幅型固体撮像装置、及び増幅型光電変換素子の製造方法
US5990516A (en) * 1994-09-13 1999-11-23 Kabushiki Kaisha Toshiba MOSFET with a thin gate insulating film
CN1181548C (zh) * 1999-01-19 2004-12-22 精工爱普生株式会社 半导体集成电路
JP2001118900A (ja) * 1999-10-21 2001-04-27 Mitsubishi Electric Corp 絶縁膜評価用テスト構造
JP4067346B2 (ja) * 2002-06-25 2008-03-26 三洋電機株式会社 半導体集積回路装置
JP4225249B2 (ja) * 2004-07-21 2009-02-18 セイコーエプソン株式会社 絶縁膜の評価方法
JP4440040B2 (ja) * 2004-08-27 2010-03-24 三菱電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243995A (ja) * 1998-12-25 2000-09-08 Canon Inc 太陽電池モジュールの検査方法及び製造方法
JP2002050664A (ja) * 2000-08-01 2002-02-15 Mitsubishi Electric Corp 絶縁膜評価用テスト構造及び、半導体装置の製造方法
JP2006351896A (ja) * 2005-06-17 2006-12-28 Yamaha Corp キャパシタ装置

Also Published As

Publication number Publication date
KR20090086352A (ko) 2009-08-12
CN101504438A (zh) 2009-08-12
JP2009188225A (ja) 2009-08-20
US20090201028A1 (en) 2009-08-13
KR101473018B1 (ko) 2014-12-15
TW200947577A (en) 2009-11-16
JP4959596B2 (ja) 2012-06-27
US7863922B2 (en) 2011-01-04
CN101504438B (zh) 2013-05-29

Similar Documents

Publication Publication Date Title
TWI478258B (zh) Insulation film evaluation method and determination circuit
US8581598B2 (en) Method for inspecting electrostatic chuck, and electrostatic chuck apparatus
JP5505739B2 (ja) パウチ型電池セルの絶縁性検査方法及び装置、並びにそのためのプロブ
JP4387125B2 (ja) 検査方法及び検査装置
JP2013032938A5 (zh)
TW200839272A (en) Semiconductor device and semiconductor device module
KR102455794B1 (ko) 기판 검사 장치 및 기판 검사 방법
JP3642456B2 (ja) 電子部品の検査方法および装置
JP5839986B2 (ja) 検査方法および検査システム
JP6154867B2 (ja) 検査方法および検査システム
US20080252306A1 (en) Displacement detection pattern for detecting displacement between wiring and via plug, displacement detection method, and semiconductor device
JP2020052005A5 (zh)
CN115825567A (zh) 用于测试焊点的电阻值变化的装置以及方法
JP5444731B2 (ja) 半導体装置とその検査方法
JP4983174B2 (ja) ダイオード素子およびダイオード素子の検査方法
JP2008218614A (ja) 半導体装置
JP2006030131A (ja) 抵抗測定方法およびその装置
Heljo et al. Electrical and thermal analysis of frequency dependent filamentary switching in printed rectifying diodes
JP2004294316A (ja) 電気特性評価装置
US7781239B2 (en) Semiconductor device defect type determination method and structure
KR20090088158A (ko) 반도체 소자의 테스트 패턴 및 그 형성 방법
JP2007123430A (ja) 半導体ウエハ及び半導体検査方法
JP2009097860A (ja) 電気接続方法および電気接続装置
JP2007155567A (ja) 電気抵抗の測定方法、及び同装置
JP2005347523A (ja) ショート検出用回路及びショート検出方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees