TWI470709B - 在一個引線框封裝內將連接板貼裝到半導體晶片上的方法 - Google Patents

在一個引線框封裝內將連接板貼裝到半導體晶片上的方法 Download PDF

Info

Publication number
TWI470709B
TWI470709B TW99136820A TW99136820A TWI470709B TW I470709 B TWI470709 B TW I470709B TW 99136820 A TW99136820 A TW 99136820A TW 99136820 A TW99136820 A TW 99136820A TW I470709 B TWI470709 B TW I470709B
Authority
TW
Taiwan
Prior art keywords
lead frame
basic
base
package
semiconductor wafer
Prior art date
Application number
TW99136820A
Other languages
English (en)
Other versions
TW201130065A (en
Inventor
Yanxun Xue
Jun Lu
Lei Shi
Liang Zhao
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Publication of TW201130065A publication Critical patent/TW201130065A/zh
Application granted granted Critical
Publication of TWI470709B publication Critical patent/TWI470709B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

在一個引線框封裝內將連接板貼裝到半導體晶片上的方法
本發明是有關於一種電子系統封裝領域，特別是有關於一種半導體夾片的封裝方法。
目前，功率半導體夾片的封裝尺寸不斷縮小、寄生阻抗不斷降低，是當今市場上持續追求的目標。以下簡要敍述了一些相關成果。
第A圖表示一種原有技術，其中封裝的兩個MOSFET半導體夾片，都具有接合線連接到其源極和閘極電極上。儘管有關的組裝工藝很簡單，但是每個封裝上接合線的數量卻受到封裝尺寸的限制，原因是引線接合工具的尺寸很大，以及引線接合的技術侷限--例如，接合線不應相互交叉。此外，接合線的小橫截面會產生很高的連接阻抗(電阻和電感)，這反而會降低元件的額定電流，有時也會限制元件的工作頻率。
在美國專利號為6,040,626的2000年3月21日授權的Cheah等人發明的名為「半導體封裝」的專利，如第B圖所示，介紹了用於源極電氣連接的夾片接合。半導體封裝110包含一個底板部分13以 及端子12a、12b。半導體封裝110還包含一個由可塑材料製成的外殼22。橫樑部分34整體形成一個浮動元件，該元件從平板部分30的一個側邊延伸到端子12b。金屬化區域19定義了MOSFET晶片16的閘極。半導體晶片16包含一個金屬化區域18，為半導體晶片16的頂面定義一個連接區。金屬化區域19藉由引線接合20，電耦合到端子12b上。因此，美國專利6,040,626採用的是一種到MOSFET晶片16頂面上的混合連接，也就是說，低阻抗的平板部分30用於連接到源極上，引線接合20用於連接到閘極19上。閘極滑道(或匯流排)19a將閘極金屬化區域19耦合到晶片16表面的源極區。平板部分30最好是在閘極滑道19a最外面的部分上方橫向延伸。而且，平板部分30最好在閘極滑道19a上方延伸並盡可能多地覆蓋閘極滑道19a，這樣可以獲得更好的性能。在晶片接合時，由於它的橫截面較大，連接阻抗較低，因此，額定電流很高，元件的工作頻率可能也很高，又因為每個晶片都需要兩個內部連接，小型晶片在封裝過程中難以控制、排列和定位，因此它很難應用在小封裝尺寸上。
在美國專利號為6,689,642的2004年2月10日授權的Fukuda等人發明的名為「半導體元件及其製備方法」的專利，如第C圖所示，提出了一種雙引線框結構，以及在功率MOSFET中的組裝方法，從而降低其導通狀態電阻，並提高其生產效率。該半導體封裝含有一個下框4以及一個上框7，下框4具有一個頂蓋2，用於固定半導體晶片以及對應的外部引線3d和3g，半導體晶片固定在頂蓋上，上框7具有一個連接電極6，固定在電流通過電極5上，電流通過電極5形成在半導體晶片及其對應的引線3s，以及樹脂模型的頂 面上。這個雙框結構具有相對低的導通狀態電阻，以及良好的生產效率。用一種銅材料單獨沖出下框4。下框4具有一個位於其中心的頂蓋2，三個外部引線3d與頂蓋2結合成為一個元件，從頂蓋2延伸到外框9，另一個電極的外部引線3g的一端靠近頂蓋2，另一端連接到外框9上。圓形導孔12形成在下框4的外框9的兩側邊緣上，每一側的間隔都是固定的。這些導孔用於在製備過程中定位，並且一個間距一個間距地傳輸。一個用於定位上框7和下框4的方形定位導孔，沿下框的外框的頂部邊緣，形成在每個圓形導孔12附近。將圓形導孔12放置在對應連接頂蓋2的中心的連線處，沿下框4的外框9的底部邊緣具有固定的間隔。兩個頂蓋2及其對應的外部引線3d形成在一個單元面積14中，被外框9包圍著。在導孔12的頂行和底行之間，下框4具有3×20的矩陣單元面積14。因此，一個下框4具有60個單元面積和120個頂蓋2，用於固定半導體晶片。然後藉由晶片接合，將半導體晶片固定在下框4的單元面積14中的每個頂蓋2上。也就是說，利用一種晶片接合裝置，藉由由焊料或銀漿製成的預處理，將功率MOSFET裸片等半導體晶片固定在下框4的頂蓋2上。在該過程中，頂部和底部邊緣中的導孔12用於定位頂蓋2，以及一次一個間距地傳輸下框4。最後，下框4所有的頂蓋2上都固定著一個半導體晶片。就像在下框4中那樣，圓形導孔12也形成在上框7的外框9的兩側邊緣處，每邊都有固定間隔。這些導孔用於定位，以及在製備過程中一個間距一個間距地傳輸。一個用於定位上框7和下框4的方形定位導孔，沿上框7的外框9的頂部邊緣，形成在每個圓形導孔12附近。這兩個定位導孔具有相同的尺寸和形狀。兩個連接電極6及其對應的外部引線3s形成在一個單元面積14中，被外框9包圍著。儘管， 雙引線框結構也可以提供很高的元件額定電流，以及較低的連接阻抗，但這需要複雜的組裝過程。該組裝過程需要專用的機械設備或人工組裝，這大大增加了成本，並/或減少了產量。
美國申請11/799,467提出了一種具有凹渦連接板的半導體封裝。源板上帶有多個凹渦。這些凹渦凹向源板的頂面，並含有一個通孔，通孔底面的平板上方具有一個開口。同樣地，閘板也含有一個凹向閘板頂面的凹渦，以及一個通孔。
在美國專利申請號為20080087992的石磊等人發明的名為“具有橋板互連的半導體封裝”(以下引用為美國20080087992)的專利中，提出了一種用於封裝半導體晶片的帶有橋式源板互連的半導體封裝。所提出的半導體封裝，包含一個帶有晶片墊、源極接觸部分以及閘極接觸部分的引線框。橋式源板包含一個衝壓或沖孔的金屬板，在橋式部分的任一側形成橋式部分和谷部分，在谷部分和橋式部分的任一側形成平板部分，以及從一個平板部分附近形成一個連接部分。
在共同轉讓的美國專利申請號為12/130,663的2008年5月30日提交的由石磊等人發明的名為“用於半導體元件封裝的導電夾片”(以下引用為美國申請12/130,663)的專利中，提出了一種帶有導電夾片的半導體元件封裝，具有分立的平行導電指標，藉由導電橋相互電連接。所提出的半導體元件封裝，其閘極接合引線被閘極夾片所代替。該元件封裝含有一個帶保險絲的引線框、一個具有位於引線框上方的頂部源極、頂部閘極以及底部汲極的MOS元件以及一個具有藉由導電橋相互電連接的分立的平行導電指針的夾片。該夾片僅在橋處，電連接到MOS元件的頂面上。
在共同轉讓的美國專利申請號為12/237953的2008年9月24日提交的由石磊等人發明的名為「帶有視窗陣列的頂部裸露夾片」(以下引用為美國申請12/237953)的專利中，提出了一種帶有單獨的壓片夾的半導體元件封裝。每個單獨的壓片夾都含有一個金屬板，視窗陣列形成在金屬板上。該半導體元件封裝包含一個帶保險絲的引線框以及一個頂面和底面具有接觸區的半導體元件。該半導體元件可以是垂直金屬氧化物半導體(MOS)元件，具有頂部源極接頭、頂部閘極接頭以及底部汲極接頭。該半導體元件位於引線框上方，底部汲極接頭面對著引線框的主要部分，並與其電接觸。引線框可帶保險絲也可不帶保險絲。作為美國申請12/237953的一個實施例，該半導體元件封裝包含含有兩個分立的金屬板的壓片夾，每個金屬板上都具有視窗陣列。
在共同轉讓的美國專利申請號為12/326,065的由劉凱等人發明的名「為帶有堆積式連接板的頂端冷卻的半導體封裝及其方法」(以下引用為美國申請12/326065)的專利中，提出了一種帶有堆積式連接板的頂端冷卻的半導體封裝，該封裝包含一個帶有終端引線的電路基片、一個位於電路基片上方的半導體基片、一個用於將半導體基片的頂部接觸區與電路基片接合並互連的低熱阻緊密連接板、一個位於緊密連接板上方用於頂端冷卻的低熱阻堆積式連接板、以及一個用於密封封裝僅裸露堆積式連接板的頂面以便維持有效的頂端冷卻的成型密封劑。堆積式連接板的頂部在緊密連接板上方含有一個週邊突起。該週邊突起使得緊密連接板不受周圍條件的約束，用於熱耗散的頂面面積最大化。可以部分刻蝕堆積式連接板，或者立體成型製成週邊突起。
回顧上述相關工作以及目前市場上對於封裝功率半導體晶片的尺寸不斷減小、寄生阻抗不斷降低的需求，有必要進一步改善利用連接板封裝功率半導體晶片的製備和組裝工藝。
有鑑於上述習知技藝之問題，本發明之目的就是在提供一種用於將一個高度自適應的連接板貼裝在半導體晶片上的引線框封裝內的方法。該封裝具有多個終端引線，用於外部電連接。該方法包含：製備一個帶有終端引線的基礎引線框以及一個形成在它上面的晶片襯墊，以便連接半導體晶片。此外，製備一個連接板，以便連接到基礎引線框和半導體晶片上。
在基礎引線框上增加一個基礎定位套接件，在連接板上增加一個平板定位套接件。基礎定位套接件和平板定位套接件的形狀與尺寸相互匹配，使得當連接板疊放到貼裝了半導體晶片的基礎引線框後，平板定位套接件以及基礎定位套接件會接合並相互引導，隨之產生連接板自行對準附著在基礎引線框和半導體晶片上。
在晶片墊上方貼裝並接合半導體晶片。
將連接板靠近基礎引線框，以便裝配並相互鎖住平板定位套接件以及基礎定位套接件，從而完成連接板貼裝到半導體晶片上的步驟，形成一個引線框封裝。將連接板連接到半導體晶片上。然後在鈍化過程中，在封裝上方形成成型密封劑。從引線框封裝上切除基礎定位套接件和平板定位套接件。
因此，多個連接板單元分別對準，並貼裝到基礎引線框上，構成 多個引線框單元。
在一個更加詳細的實施例中，在不須使用連接板的地方，可以用引線接合將半導體晶片的某些電極連接到引線上。
作為一種完善方式，藉由焊接等方法，可以將平板定位套接件連接到基礎定位套接件上方。
為了便於將連接板靠近基礎引線框，可以在基礎引線框上方提供一個足夠大的操作接觸區，藉由操作接觸區，可以用一種拾取工具(例如真空拾取工具)的末端來操作連接板。
當連接板本身太小，而不能容納一個操作接觸區時，可以在連接板上附加一個足夠大的獨立的操作接觸區，藉由配置這個獨立的操作接觸區，可以用拾取工具的末端操作小尺寸的連接板。
當在一個共同載體框上的多個單元中批量製備引線框封裝時，可以在這個共同載體框上的多個引線框封裝中共用附加的獨立的操作接觸區。
在一個典型實施例中，藉由將兩個引線框封裝放置在關於操作接觸區相互面對面的位置，在兩個引線框封裝中的附加的獨立的操作接觸區就會被共用。
與基礎定位套接件和平板定位套接件類似，密封後，可以從引線框封裝中切除獨立的操作接觸區。
作為一種配置並相互鎖住平板定位套接件以及基礎定位套接件的完善方式，可以在基礎引線框和連接板上分別製成一個基礎定位孔和一個平板定位孔，以便在將連接板貼裝在基礎引線框上時， 這兩個定位孔會相互排列成一條直線。當基礎引線框上貼裝連接板時，可以在兩個定位孔內插入一個鎖銷，以便進一步將貼裝鎖定在合適的位置上。
作為另一種完善方式，可以配置基礎引線框和連接板，使基礎引線框提供終端引線的第一部分，連接板提供終端引線的第二部分。
對於本領域的技術人員，在本說明書的以下內容中，將進一步說明本發明的這些方面及其各種實施例。
201a、201b、201c、201d‧‧‧連接板部分
1a、101a‧‧‧平板部分-1
1b、101b‧‧‧平板部分-2
10、100‧‧‧雙連接板
106‧‧‧平板載體束
160a、160b、260a、260b、260c、260d、262a、262b、262c、262d‧‧‧終端引線
160g、260g、260h‧‧‧成套的終端引線
2、4、6、102、104、202‧‧‧操作接觸區
20、120、220‧‧‧基礎引線框載體框
20a、20b、20c、20d、120a、120b、220a、220b‧‧‧基礎引線框
200‧‧‧四連接板
22‧‧‧連接板載體框
25a、25b、25c、25d‧‧‧晶片墊
26a、26b、26c、26d、326a、326b、326c、326d‧‧‧半導體晶片
3‧‧‧拾取工具
30a、30b、30c、30d、130a、130b、230、231a、231b、330a、 330b、330c、330d‧‧‧基礎定位套接件
32a、32b、32d、34a、34b、34d‧‧‧導引卡
340a‧‧‧基礎定位孔
340b‧‧‧平板定位孔
342‧‧‧鎖銷
35a、35b、35c、35d、135a、135b、235a、235b、235c、235d、236a、236b、335a、335b、335c、335d‧‧‧平板定位套接件
363a、363b‧‧‧互連晶片引線
365‧‧‧引線
399‧‧‧單一的封裝
41a‧‧‧X-Z橫截面-1
41b‧‧‧X-Z橫截面-2
42‧‧‧Y-Z橫截面-1
50a、50b、50c、50d、150a、150b、250a、250b、250c、250d、350a、350b、350c、350d‧‧‧引線接合
60a、60b、60c、60d‧‧‧晶片墊引線
62a、62b、62c、62d‧‧‧平板部分引線
64a、64b、64c、64d、362a、362b‧‧‧閘極引線
70、370‧‧‧成型密封劑
80a、80b、80c、80d‧‧‧引線框封裝部分
90‧‧‧雙晶片封裝
A-A、B-B、C-C‧‧‧截面圖
第A圖 係表示一種原有技術，其中MOSFET半導體晶片同連接到其源極和閘極電極上的引線接合一起封裝。
第B圖 係表示源極電連接利用晶片接合的另一種原有技術。
第C圖 係表示雙引線框半導體元件的第三種原有技術以及功率MOSFET相關的組裝方法。
第1圖 係表示本發明所述之帶有平板定位套接件的雙連接板。
第2圖、第3圖、第4圖、第5圖及第5A圖 係表示本發明所述之批量組裝過程，利用一個基礎引線框載體框以及多個堆積式雙連接板的四引線框封裝。
第6圖 係表示本發明所述之一種套接的雙連接板，其中每個連接板號碼都附帶有它本身的操作接觸區。
第7圖至第9圖 係表示本發明所述之批量組裝過程，利用一個基礎引線框載體框以及第6圖所示的帶有額外引線接合的套接雙連接板的雙晶片引線框封裝。
第10圖 係表示本發明所述之四連接板，其中一個公共的操作接 觸區在四個平板部分中被共用。
第11圖至第13圖 係表示本發明所述之批量組裝過程，利用一個基礎引線框載體框以及帶有額外引線接合的四連接板的兩個單獨的晶片引線框封裝。
第14A圖至第14D圖 係表示沿第一橫截面，將一個雙連接板自對準貼裝到一個基礎定位套接件上的過程。
第15A圖至第15D圖 係表示沿第二橫截面，將一個雙連接板自對準貼裝到一個基礎定位套接件上的過程。
第16A圖至第16D圖 係表示沿第三橫截面，將一個雙連接板自對準貼裝到一個基礎定位套接件上的過程。
第17圖 係表示本發明的一個實施例，其中在基礎引線框載體框和連接板平板載體框中的兩個預製的定位孔內分別插入一個鎖銷，以便進一步將貼裝鎖定在合適的位置上。
第17A圖 係表示第17圖所示的單一封裝的俯視圖。
本文所含的上述及以下說明和附圖僅用於說明本發明的一個或多個現有的較佳實施例，以及一些典型的套接件和/或套接實施例。說明及附圖用於解釋說明，就其本身而言，並不局限本發明。因此，本領域的技術人員將輕易進行各種更動、變化和修正。這些改動、變化和修正也應認為屬於本發明的範圍。在該應用中，術語--連接板和互連夾片可以互換使用。
第1圖表示本發明所述之帶有平板定位套接件2的雙連接板10，從而可以在雙連接板部分--平板部分-1 1a和平板部分-2 1b之間共用。如上所述，操作接觸區2有利於在組裝過程中，方便地用 拾取工具操作平板部分-1 1a和平板部分-2 1b，尤其是當平板部分太小，而不能被穩定、準確地拾取並自行操作時。另外，在操作接觸區2和雙連接板部分之間的接縫附近(在雙連接板10的截面圖A-A中顯示得更加清楚)，增加平板定位套接件35a和平板定位套接件35b。
第2圖至第5圖表示本發明所述之批量組裝過程，利用一個基礎引線框載體框以及多個堆積式雙連接板的四引線框封裝。基礎引線框載體框20(如第2圖所示)，上面帶有四個基礎引線框20a、20b、20c、20d。與多個堆積式雙連接板10相結合，基礎引線框載體框20所示的橫截面可用於批量組裝兩個雙晶片引線框封裝。因此，基礎引線框20a具有一個晶片墊25a，基礎引線框20b具有一個晶片墊25b，基礎引線框20c具有一個晶片墊25c，以及基礎引線框20d具有一個晶片墊25d。
為了匹配雙連接板10的平板定位套接件35a、35b，要在基礎引線框上方增加一個基礎定位套接件。因此，基礎引線框20a具有一個附加的基礎定位套接件30a，基礎引線框20b具有一個附加的基礎定位套接件30b，基礎引線框20c具有一個附加的基礎定位套接件30c，以及基礎引線框20d具有一個附加的基礎定位套接件30d。如第3圖所示，為了匹配平板定位套接件35a、35b的特殊束狀形狀，要將基礎引線框20a的基礎定位套接件30a的形狀和尺寸設計成一對傾斜的導引卡32a、34a。與之類似，基礎定位套接件30b的形狀和尺寸也要設計成一對傾斜的導引卡32b、34b等。此外，由截面圖B-B和C-C的剖面圖可以看出，傾斜的導引卡32a、32b從關於Y軸的垂直方向開始傾斜。第3圖表示當半導體晶片已 經貼裝並接合在每個晶片墊上方後的封裝過程。例如，半導體晶片26c已經接合到晶片墊25c上方等。
第4圖表示當三個雙連接板已經藉由它們各自的平板定位套接件35a、35b、35c、35d，配置並鎖定在基礎引線框載體框20上方後的封裝過程。如上所述，操作接觸區2、4和、6使三個雙連接板便於操作。更確切地說，平板定位套接件35a已經被引導並鎖定在基礎定位套接件30a的傾斜的導引卡32a和34a之間，平板定位套接件35b已經被引導並固定在基礎定位套接件30b的傾斜的導引卡32b和、34b之間，等等。要注意的是，三個雙連接板的所有相關的連接板部分(例如第1圖1中的平板部分-1 1a和平板部分-2 1b)，也已經同時自行對準並貼裝到半導體晶片26a、26b、26c、26d上。此時，連接板的平板部分-1 1a和平板部分-2 1b部分1a、1b就可以接合到它們對應的半導體晶片上。如果有必要，操作接觸區2、4、6也可以藉由焊接接縫等方法，接合到基礎引線框載體框20上。由於連接板部分1a、1b可以立體成型，因此它們可以適應基礎引線框載體框20和半導體晶片之間的高度差。
第5圖和第5A圖表示半導體晶片的某些電極引線接合到引線64a、64b、64c、64d上之後的封裝過程。例如，半導體晶片的頂部角電極通過引線接合50b連接到終端引線64b上，以便外部電連接到引線框封裝部分80b上等等。有人指出，鑒於引線接合尺寸小巧的優點，可以取代平板接合，用在不需要互連阻抗很低的元件中(如閘極在MOSFET晶片上)。成型密封劑70可以在鈍化時形成在封裝上方。此後，可以切除所有的基礎定位套接件、平板定位套接件以及操作接觸區，形成引線框封裝部分80a、80b、80c、80d ，這些部分都帶有晶片墊引線60a、60b、60c、60d，平板部分引線62a、62b、62c、62d以及閘極引線64a、64b、64c、64d。要注意的是，必須將引線框封裝部分80a、80b放置在關於操作接觸區4相互面對面的位置。在本實施例中，引線框部分80a、80c共同構成一個雙晶片封裝90，其修剪後的引線如第5A圖的俯視圖所示。要注意的是，平板部分引線62a、62c是成型密封劑70外部的平板部分-1 1a和平板部分-2 1b的修剪後剩餘的部分。平板部分引線62a、62c的寬度與它們各自連接到半導體晶片上的引線寬度大致相同。由於整個連接板的寬度很窄，所以操作接觸區是十分必要的。同樣地，引線框封裝部分80b、80d共同構成兩一個雙晶片封裝(圖中未標示)。顯而易見，本發明也可用於單一晶片封裝。需注意的是，儘管基礎引線框載體框20可以含有大量的引線框封裝部分，以承載相應數量的半導體晶片，但是每個雙連接板10只能連接到兩個半導體晶片上。由於每個雙連接板都獨立於其他板，單獨對準到基礎引線框和半導體晶片上，因此這不僅需要使用多個雙連接板，並且有利於每個雙連接板精確對準到相應的半導體晶片上。也可以使用標準的夾片工具(一種成熟的技術)將夾片貼裝到半導體晶片上。
第6圖表示本發明所述之一種套接的雙連接板100，其中每個連接板號碼都附帶有它本身的操作接觸區。更確切地說，操作接觸區102藉由平板定位套接件135a附加到平板部分-1 101a上，而操作接觸區104則藉由平板定位套接件135b附加到平板部分-2 101b上。反之，操作接觸區102、104集成在一個平板載體束106上。
第7圖至第9圖表示本發明所述之批量組裝過程，利用一個基礎引 線框載體框120以及第6圖所示的帶有額外引線接合150a、150b的雙連接板100的雙晶片引線框封裝。在第7圖中，兩個半導體晶片26a、26b已經接合到基礎引線框載體框120上的它們各自對應的晶片墊上。這兩個半導體晶片26a、26b可以形成在一個單獨的雙晶片共汲極晶片上。要注意的是，基礎引線框載體框120承載著兩個基礎引線框部分120a、120b，基礎定位套接件130a、130b位於這兩個基礎引線框部分上。對於外部電連接而言，基礎引線框載體框120配有終端引線160a、160b以及成套的終端引線160g。
第8圖表示雙連接板100藉由它們各自的定位套接件135a、135b、130a、130b配置並鎖定在基礎引線框載體框120上方之後的封裝過程。與第4圖相類似，雙連接板100所有相關的連接板部分101a、101b也同時自對準並貼裝到半導體晶片26a、26b上。此時，連接板部分就可以接合到它們對應的半導體晶片上。如果有必要的話，操作接觸區也可以接合到基礎引線框載體框120上。平板定位套接件135a、135b的外形具有一個突起，可將它們自對準並鎖定在傾斜的基礎定位套接件130a、130b上方。
第9圖表示半導體晶片的某些電極引線接合到基礎引線框載體框120上之後的封裝過程。如半導體晶片的頂部角電極可以藉由引線接合150a連接到終端引線160a上，以便外部電連接到基礎引線框120a上等等。成型密封劑可以在鈍化過程中形成在封裝上方，在此沒有明確說明，以免引起不必要的混淆。此後，可以切除所有的基礎定位套接件、平板定位套接件以及操作接觸區，以形成雙晶片引線框封裝。
第10圖表示本發明所述之四連接板，其中一個共同的操作接觸區 202在四個分別配有平板定位套接件235a、235b、235c、235d、236a、236b的連接板部分201a、201b、201c、201d中被共用。
第11圖至第13圖表示本發明所述之批量組裝過程，利用一個基礎引線框載體框220以及帶有額外引線接合250a、250b、250c、250d的四連接板200的兩個單獨的晶片引線框封裝。在第11圖中，兩個雙晶片半導體晶片26a、26b已經在基礎引線框載體框220上接合到它們各自的晶片墊上。要注意的是，基礎引線框載體框220承載著兩個基礎引線框220a、220b，基礎定位套接件230、231a、231b位於基礎引線框上。對於外部電連接而言，基礎引線框載體框220配有終端引線260a、260b、260c、260d以及成套的終端引線260g、260h。
第12圖表示四連接板200藉由它們各自的定位套接件235a、235b、235c、235d、230、231a、231b配置並鎖定在基礎引線框載體框220上方後的封裝過程。定位套接件235a、235b、235c、235d與定位套接件230相互連接的方式，類似於第14A圖至第14D圖所示的定位套接件35a、35b與定位套接件41a自對準的方式。平板定位套接件236a和236b中都有缺口，用於同基礎定位套接件231a和231b一起自行對準並固定到位。與第4圖類似，四連接板200所有有關的連接板部分201a、201b、201c和201d也已經同時自行對準並貼裝到雙晶片半導體晶片26a、26b上。此時，連接板部分就可以接合到它們對應的半導體晶片上。如果有必要的話，操作接觸區202也可以接合到基礎引線框載體框220上。
第13圖表示半導體晶片的某些電極引線接合到基礎引線框載體框220上之後的封裝過程。如半導體晶片的頂部電極26a可以藉由引 線接合250a連接到終端引線260a上，以便藉由基礎引線框終端引線260a進行外部電連接等等。成型密封劑可以在鈍化過程中形成在封裝上方，在此沒有明確說明，以免引起不必要的混淆。此後，可以切除所有的基礎定位套接件、平板定位套接件以及操作接觸區，以形成兩個單獨的雙晶片引線框封裝。連接板部分201a、201b、201c、201d修剪後的末端，構成終端引線262a、262b、262c、262d。
第14A圖至第14D圖表示沿第一橫截面A-A(參見第1圖和第2圖，基礎定位套接件X-Z橫截面-1 41a相對於基礎引線框載體框20的位置)，將一個雙連接板10自對準貼裝到一個基礎定位套接件上X-Z橫截面-1 41a的過程(如第1圖至第5圖所示)。在第14圖中，拾取工具3沿Z方向接近雙連接板10的操作接觸區2，目標基礎定位套接件X-Z橫截面-1 41a位於其右側。作為示例，拾取工具3可以是一種真空拾取類型。在第14B圖中，拾取工具3已經配對到操作接觸區2的上方，並將雙連接板10傳輸到基礎定位套接件X-Z橫截面-1 41a上方，然而與右側(+X方向)有一個偏移誤差。在第14C圖中，拾取工具3向下運動，將平板定位套接件35a裝配到基礎定位套接件X-Z橫截面-1 41a的頂角上。如第14A圖至第14D圖所示，平板定位套接件35a、35b的一部分關於Z方向上的X軸向下傾斜。一旦拾取工具3進一步向下運動，平板定位套接件35a的傾斜表面輪廓就會與基礎定位套接件X-Z橫截面-1 41a的頂角保持滑動接觸，並使雙連接板10同時向下和向一側運動(-X方向)，直到兩個平板定位套接件35a和35b對稱地捕獲到在它們之間的基礎定位套接件X-Z橫截面-1 41a為止，從而如第14D圖所示，完 成自行對準裝貼過程。
用一種與上述過程類似的方法，第15A圖至第15D圖表示沿第二截面圖B-B(如第2圖，基礎定位套接件X-Z橫截面-2 41b相對於基礎引線框載體框20的位置)，將一個雙連接板10自行對準貼裝到一個基礎定位套接件X-Z橫截面-2 41b上的過程，將平板定位套接件35b首次裝配到基礎定位套接件X-Z橫截面-2 41b傾斜的上表面時，也與右側(+X方向)有一個初始偏移誤差。如第15A圖至第15D圖所示，基礎定位套接件X-Z橫截面-2 41b具有關於X方向上的Z軸傾斜的邊緣。這些傾斜的邊緣將引導雙連接板10的操作接觸區2滑入到正確的位置。在本實施例中，操作接觸區2的邊緣作為平板定位套接件的一部分，與基礎定位套接件相互作用，以便自對準。參照第第14A圖至第14D圖和16A圖至第16D圖的橫截面，以及第1圖至第5圖的透視圖，可以更好地理解第15A圖至第15D圖。
同樣地，第16A圖至第16D圖表示沿第三橫截面C-C(參見第2圖，基礎定位套接件Y-Z橫截面-1 42相對於基礎引線框載體框20的位置)，將一個雙連接板10自行對準貼裝到一個基礎定位套接件Y-Z橫截面-1 42上的過程，將平板定位套接件35d首次裝配到基礎定位套接件Y-Z橫截面-1 42傾斜的上表面時，也與右側(-Y方向)有一個初始偏移誤差。如第16A圖至第16D圖所示，傾斜的導引卡32d、34d具有關於Y-方向上的Z-軸傾斜的邊緣。這些傾斜的導引卡32d、34d將平板定位套接件35d引導到傾斜的導引卡32d和34d之間正確的位置。
第17圖表示本發明所述之四個單獨的晶片雙晶片引線框封裝的批 量組裝過程，利用一個基礎引線框載體框20以及一個連接板載體框22，以及額外的引線接合350a、350b、350c、350d。四個半導體晶片326a、326b、326c、326d已經接合到基礎引線框載體框20上的它們所對應的晶片墊上，基礎引線框載體框20承載著四個基礎定位套接件330a、330b、330c、330d。相應地，連接板載體框22承載著四個配對平板定位套接件335a、335b、335c、335d。基礎定位套接件330a、330b、330c、330d相對於X-方向上的Z-軸是傾斜的，並且在Y-Z平面中具有一個楔形結構。平板定位套接件335a、335b、335c、335d帶有用於配對的開口，並同基礎定位套接件330a、330b、330c、330d自行對準。要注意的是，連接板載體框22也承載著四個終端引線，以便貼裝接合引線350a、350b、350c、350d。作為一種改善方式，為了將各種平板定位套接件和基礎定位套接件進一步相互鎖定，可以在基礎引線框載體框20和連接板載體框22上分別製備一個基礎定位孔340a和一個平板定位孔340b。在將連接板載體框22貼裝到基礎引線框載體框20上的時候，這兩個定位孔是設計在一條直線上的。此後，如圖中向下的箭頭所示，可以在兩個定位孔中插入一個鎖銷342，將貼裝進一步鎖定在合適的位置。要注意的是，儘管基礎引線框載體框20可以延伸到第17圖所示的以外的地方，以包含更多的基礎引線框，但是連接板載體框22卻全部顯示在第17圖中--可以利用多連接板載體框22貼裝到基礎引線框載體框20的一個較大的板上。因此，每個連接板單元22都可以獨立于其他連接板單元，單獨自對準和貼裝。
作為一個示例，第17A圖的俯視圖表示一個單一的封裝399，該封 裝具有成型密封劑370，形成在引線框和連接板部分的半導體晶片326b的上方和周圍。在形成成型密封劑370之後，切除從成型密封劑370上突起的那部分引線，使封裝399獨立出來。互連晶片引線363a和363b曾是連接板載體框22的一部分，現在接合到半導體晶片326b的上方。閘極引線362a和362b藉由結合引線350b連接到部分半導體晶片326b上，在單一封裝之前，也曾是連接板載體框22的一部分。引線365在單一封裝之前，曾是基礎引線框載體框20的一部分，現在電連接到半導體晶片326b的底部。
除了上述基礎定位套接件和平板定位套接件的具體結構之外，定位套接件還可以設計成各種其他的匹配形狀與尺寸，同樣地也能將連接板自對準貼裝到在一個引線框封裝內它們對應的半導體晶片上，對於本領域的技術人員，這些應顯而易見。一些示例形狀包含：圓形針、圓孔、方形針、方孔、圓錐形針、圓錐形孔、球形突起、球形洞、長針、楔子等。基礎定位套接件和平板定位套接件的結構設計業可以互換和修改。作為另一種改善方式，可以配置基礎引線框和連接板，使得基礎引線框作為終端引線的第一部分，連接板作為終端引線的第二部分。作為另一種改善方式，可以使用單一連接板取代雙連接板，一次將一個單一連接板貼裝到一個單一半導體晶片上。作為另一種改善方式，可以同時使用多個拾取工具，將多個晶片貼裝到多個晶片上。這利用標準的半導體封裝工具就可以完成，無需專用設備。
關於上述用於方便操作連接板的操作接觸區，儘管它們是作為連接板的附屬物，並且離連接板很遠，但需要指出的是，對於那些尺寸足夠大、可容納拾取工具的連接板而言，相關的操作接觸區 可以作為連接板的內置套接件，納入到連接板的主要部分中。
提出了一種用於將一個高度自適應的連接板貼裝在半導體晶片上的引線框封裝內的方法，該方法藉由在基礎引線框上方附加一個基礎定位套接件，並在連接板上方添加一個平板定位套接件，使基礎定位套接件和平板定位套接件的形狀與尺寸相互匹配，並相互導引至正確的位置。至此，對於本領域的技術人員應顯而易見，上述各種實施例經過輕鬆修改，就可以適合於其他具體應用。然而上述說明含有許多特殊性，這些特殊性不應看做是對本發明範圍的局限，而僅作為對本發明現有的各種較佳實施例的解釋說明。在權利要求書的內容及其等價範圍內的任何及全部修正，都應屬於本發明的真實意圖和範圍內。
儘管本發明的內容已經藉由上述優選實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發明的限制。在本領域技術人員閱讀了上述內容後，對於本發明的多種修改和替代都將是顯而易見的。因此，本發明的保護範圍應由所附的權利要求來限定。
2、4、6‧‧‧操作接觸區
26a、26b、26c、26d‧‧‧半導體晶片
20‧‧‧基礎引線框載體框
50a、50b、50c、50d‧‧‧引線接合
60a、60b、60c、60d‧‧‧晶片墊引線
62a、62b、62c、62d‧‧‧平板部分引線
64a、64b、64c、64d‧‧‧閘極引線
80a、80b、80c、80d‧‧‧引線框封裝部分

Claims (23)

  1. 一種用於將一高度自適應的連接板貼裝在半導體晶片上的引線框封裝內的方法，其中該封裝具有多個終端引線，用於外部電連接，該方法包含：製備帶有晶片墊的一基礎引線框，以便在上方貼裝半導體晶片，並製備一連接板，以便貼裝到該基礎引線框和半導體晶片上；在該基礎引線框上增加一基礎配准方式，在該連接板上增加一平板配准方式，與該基礎配准方式相匹配，使得當該連接板疊放到貼裝了半導體晶片的該基礎引線框後，該平板配准方式以及該基礎配准方式會接合並相互引導，隨之產生該連接板自行對準地附著在該基礎引線框和半導體晶片上；在晶片墊上方貼裝並接合半導體晶片；以及將該連接板靠近該基礎引線框，以便裝配並相互鎖住該平板配准方式以及該基礎配准方式，從而完成該連接板貼裝到半導體晶片上的步驟，形成一引線框封裝；其中，製備該連接板更包含：在它上面製備尺寸足夠大的一操作接觸區，以便可以用一拾取工具操作該連接板，配置該操作接觸區。
  2. 如申請專利範圍第1項所述之方法，其中，更包含將該連接板接合到半導體晶片上。
  3. 如申請專利範圍第2項所述之方法，其中，更包含將複數個預製的半導體晶片的電極，引線接合到終端引線上。
  4. 如申請專利範圍第2項所述之方法，其中，更包含在封裝上用成型密封劑形成一封裝體。
  5. 如申請專利範圍第2項所述之方法，其中，更包含將該平板配准方式接合到該基礎配准方式上方。
  6. 如申請專利範圍第5項所述之方法，其中，將該平板配准方式接合到該基礎配准方式上方更包含用焊錫接合該平板配准方式及該基礎配准方式。
  7. 如申請專利範圍第4項所述之方法，其中，更包含從該引線框封裝上切除該基礎配准方式和該平板配准方式。
  8. 如申請專利範圍第7項所述之方法，其中，製備該連接板更包含：製備該連接板使得從該引線框封裝上切除該基礎配准方式和該平板配准方式之後，該引線框封裝上還有從該連接板上形成的引線。
  9. 如申請專利範圍第8項所述之方法，其中，製備該連接板更包含：製備該連接板使得從該連接板上形成的一引線寬度，與該連接板連接到半導體晶片上的寬度大致相同。
  10. 如申請專利範圍第1項所述之方法，其中，將該連接板靠近該基礎引線框更包含：將複數個連接板單元靠近該基礎引線框，使各該連接板單元都單獨配置並自行對準到該基礎引線框上。
  11. 如申請專利範圍第1項所述之方法，其中，其中製備該基礎引線框更包含在一共同基礎引線框載體框上，製備複數個基礎引線框。
  12. 如申請專利範圍第11項所述之方法，其中，將該連接板靠近該基礎引線框更包含：將各該連接板單元靠近該共同基礎引線框載體框，使各該連接板單元都獨立於其他單元，單獨配置並自行對準到本位的該基礎引線框上。
  13. 如申請專利範圍第1項所述之方法，其中，為了方便操作小尺寸的該連接板，製備該連接板更包含：在該連接板上附加尺寸足夠大的一獨立的操作接觸區，藉由咬合該獨立的操作接觸區，可以用該拾取工具的末端操作小尺寸的該連接板。
  14. 如申請專利範圍第13項所述之方法，其中，在一共同載體框上的複數個單元中批量製備該引線框封裝時，附加該獨立的操作接觸區更包含在該共同載體框上的至少兩個引線框封裝中共用該操作接觸區。
  15. 如申請專利範圍第14項所述之方法，其中，共用該操作接觸區更包含：藉由將該引線框封裝放置在關於該操作接觸區相互面對面的位置，在該引線框封裝中共用該操作接觸區。
  16. 如申請專利範圍第13項所述之方法，其中，更包含從該引線框封裝上切除獨立的該操作接觸區。
  17. 如申請專利範圍第1項所述之方法，其中，將該連接板靠近該基礎引線框更包含：在該基礎引線框和該連接板上分別製成一基礎定位孔和一平板定位孔，以便在將該連接板貼裝在該基礎引線框上時，該基礎定位孔和該平板定位孔會相互排列成一直線；以及當該基礎引線框上貼裝該連接板時，可以在該基礎定位孔和該平 板定位孔內插入一鎖銷，以便進一步將貼裝固定在合適的位置上。
  18. 如申請專利範圍第1項所述之方法，其中，製備該基礎引線框更包含製備複數個終端引線。
  19. 如申請專利範圍第1項所述之方法，其中，製備該基礎引線框更包含製備各該終端引線的第一部分，製備該連接板更包含製備各該終端引線的第二部分。
  20. 一種用於將一高度自適應的連接板貼裝在半導體晶片上的引線框封裝內的方法，其中該封裝具有多個終端引線，用於外部電連接，該方法包含：製備帶有晶片墊的一基礎引線框，以便在上方貼裝半導體晶片，並製備一連接板，以便貼裝到該基礎引線框和半導體晶片上；在該基礎引線框上增加一基礎配准方式，在該連接板上增加一平板配准方式，與該基礎配准方式相匹配，使得當該連接板疊放到貼裝了半導體晶片的該基礎引線框後，該平板配准方式以及該基礎配准方式會接合並相互引導，隨之產生該連接板自行對準地附著在該基礎引線框和半導體晶片上；在晶片墊上方貼裝並接合半導體晶片；以及將該連接板靠近該基礎引線框，以便裝配並相互鎖住該平板配准方式以及該基礎配准方式，從而完成該連接板貼裝到半導體晶片上的步驟，形成一引線框封裝；其中，將該連接板靠近該基礎引線框更包含：將複數個連接板單元靠近該基礎引線框，使各該連接板單元都單獨配置並自行對準到該基礎引線框上。
  21. 一種用於將一高度自適應的連接板貼裝在半導體晶片上的引線框 封裝內的方法，其中該封裝具有多個終端引線，用於外部電連接，該方法包含：製備帶有晶片墊的一基礎引線框，以便在上方貼裝半導體晶片，並製備一連接板，以便貼裝到該基礎引線框和半導體晶片上；在該基礎引線框上增加一基礎配准方式，在該連接板上增加一平板配准方式，與該基礎配准方式相匹配，使得當該連接板疊放到貼裝了半導體晶片的該基礎引線框後，該平板配准方式以及該基礎配准方式會接合並相互引導，隨之產生該連接板自行對準地附著在該基礎引線框和半導體晶片上；在晶片墊上方貼裝並接合半導體晶片；以及將該連接板靠近該基礎引線框，以便裝配並相互鎖住該平板配准方式以及該基礎配准方式，從而完成該連接板貼裝到半導體晶片上的步驟，形成一引線框封裝；其中，將該連接板靠近該基礎引線框更包含：在該基礎引線框和該連接板上分別製成一基礎定位孔和一平板定位孔，以便在將該連接板貼裝在該基礎引線框上時，該基礎定位孔和該平板定位孔會相互排列成一直線；以及當該基礎引線框上貼裝該連接板時，可以在該基礎定位孔和該平板定位孔內插入一鎖銷，以便進一步將貼裝固定在合適的位置上。
  22. 一種用於形成引線框封裝的半導體封裝方法，其中，該半導體封裝方法包含：提供具有晶片墊的一基礎引線框，該基礎引線框上面帶有一基礎配准方式；提供具有一平板配准方式的高度自適應的一連接板，該平板配准 方式與該基礎配准方式相匹配；在晶片墊上方貼裝並接合半導體晶片；以及將該連接板疊放在該基礎引線框上，使該平板配准方式和該基礎配准方式會接合並相互引導，隨之產生該連接板自行對準地附著在該基礎引線框和半導體晶片上，從而構成一引線框封裝；其中，高度自適應的該連接板更包含附加的獨立的一操作接觸區，以便在組裝過程中，可以使用一拾取工具操作該連接板。
  23. 如申請專利範圍第22項所述之半導體封裝方法，其中，批量生產的該引線框封裝，在一共同載體框上帶有複數個連接板單元。
TW99136820A 2009-10-27 2010-10-27 在一個引線框封裝內將連接板貼裝到半導體晶片上的方法 TWI470709B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/606,290 US8076183B2 (en) 2009-10-27 2009-10-27 Method of attaching an interconnection plate to a semiconductor die within a leadframe package

Publications (2)

Publication Number Publication Date
TW201130065A TW201130065A (en) 2011-09-01
TWI470709B true TWI470709B (zh) 2015-01-21

Family

ID=43897682

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99136820A TWI470709B (zh) 2009-10-27 2010-10-27 在一個引線框封裝內將連接板貼裝到半導體晶片上的方法

Country Status (3)

Country Link
US (2) US8076183B2 (zh)
CN (1) CN102074484B (zh)
TW (1) TWI470709B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8154108B2 (en) * 2010-03-29 2012-04-10 Alpha And Omega Semiconductor Incorporated Dual-leadframe multi-chip package and method of manufacture
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
JP5851906B2 (ja) * 2012-03-23 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9589929B2 (en) 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US20150060123A1 (en) * 2013-09-04 2015-03-05 Texas Instruments Incorporated Locking dual leadframe for flip chip on leadframe packages
US9425304B2 (en) 2014-08-21 2016-08-23 Vishay-Siliconix Transistor structure with improved unclamped inductive switching immunity
CN105720030B (zh) * 2014-12-04 2018-07-31 万国半导体股份有限公司 基于小型栅极金属片的封装方法及封装结构及金属片框架
DE102016106113A1 (de) 2016-04-04 2017-10-05 Infineon Technologies Austria Ag Halbbrückenschaltung und Clip-Draht-Packung
US9917039B2 (en) * 2016-04-20 2018-03-13 Amkor Technology, Inc. Method of forming a semiconductor package with conductive interconnect frame and structure
US10128170B2 (en) * 2017-01-09 2018-11-13 Silanna Asia Pte Ltd Conductive clip connection arrangements for semiconductor packages
US10229861B2 (en) * 2017-04-06 2019-03-12 Sabin Lupan Power semiconductor device and package
WO2019049213A1 (ja) * 2017-09-05 2019-03-14 新電元工業株式会社 半導体装置
US10535579B2 (en) * 2018-04-06 2020-01-14 Sabin Lupan Power semiconductor device and package
US11901309B2 (en) * 2019-11-12 2024-02-13 Semiconductor Components Industries, Llc Semiconductor device package assemblies with direct leadframe attachment
JP7531292B2 (ja) * 2020-03-16 2024-08-09 株式会社東芝 半導体装置の製造方法
CN115020252B (zh) * 2022-08-10 2022-11-08 合肥芯谷微电子有限公司 一种tr组件的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0362547A1 (en) * 1988-09-09 1990-04-11 Motorola, Inc. Power device with self-centering electrode
US6689642B2 (en) * 2000-03-24 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2928223B2 (ja) * 1997-04-04 1999-08-03 オクシデンタル ケミカル コーポレイション 集積回路チップのサーキットリーへの結合方法
US5889318A (en) * 1997-08-12 1999-03-30 Micron Technology, Inc. Lead frame including angle iron tie bar and method of making the same
US6075283A (en) * 1998-07-06 2000-06-13 Micron Technology, Inc. Downset lead frame for semiconductor packages
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
US6225683B1 (en) * 1999-05-14 2001-05-01 Analog Devices, Inc. Die size-increasing integrated circuit leads and thermally enhanced leadframe
JP2001244292A (ja) * 2000-03-01 2001-09-07 Mitsubishi Electric Corp 半導体装置のワイヤボンデイング装置およびワイヤボンデイング方法
KR100379600B1 (ko) * 2000-08-14 2003-04-10 삼성전자주식회사 듀얼 칩 패키지의 제조 방법
US6756658B1 (en) * 2001-04-06 2004-06-29 Amkor Technology, Inc. Making two lead surface mounting high power microleadframe semiconductor packages
JP4611579B2 (ja) * 2001-07-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム、半導体装置およびその樹脂封止法
JP3590039B2 (ja) * 2002-07-24 2004-11-17 沖電気工業株式会社 半導体装置及びその製造方法
US6815806B1 (en) * 2003-07-17 2004-11-09 International Business Machines Corp. Asymmetric partially-etched leads for finer pitch semiconductor chip package
KR100729502B1 (ko) * 2005-11-01 2007-06-15 매그나칩 반도체 유한회사 멀티 칩 패키지용 캐리어, 멀티 칩 캐리어 및 그 제작방법
US7935575B2 (en) * 2008-04-07 2011-05-03 Semiconductor Components Industries, Llc Method of forming a semiconductor package and structure therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0362547A1 (en) * 1988-09-09 1990-04-11 Motorola, Inc. Power device with self-centering electrode
US6689642B2 (en) * 2000-03-24 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
TW201130065A (en) 2011-09-01
CN102074484B (zh) 2013-02-06
US8076183B2 (en) 2011-12-13
US20110095409A1 (en) 2011-04-28
US8431993B2 (en) 2013-04-30
US20120049336A1 (en) 2012-03-01
CN102074484A (zh) 2011-05-25

Similar Documents

Publication Publication Date Title
TWI470709B (zh) 在一個引線框封裝內將連接板貼裝到半導體晶片上的方法
CN102945811B (zh) 标准芯片尺寸封装
KR100566046B1 (ko) 파워 반도체장치
US7246431B2 (en) Methods of making microelectronic packages including folded substrates
JP3939429B2 (ja) 半導体装置
US8436429B2 (en) Stacked power semiconductor device using dual lead frame and manufacturing method
CN102456652A (zh) 功率半导体装置
CN107958889B (zh) 半导体装置
US20150076674A1 (en) Semiconductor device and method of manufacturing the same
KR100381683B1 (ko) 반도체 장치의 제조 방법
US5708295A (en) Lead frame and method of manufacturing the same, and resin sealed semiconductor device and method of manufacturing the same
US6717244B1 (en) Semiconductor device having a primary chip with bumps in joined registration with bumps of a plurality of secondary chips
TWI469292B (zh) 應用雙層引線框架的堆疊式功率半導體裝置及其製備方法
EP3882960A1 (en) Semiconductor device and method for manufacturing same
US7808088B2 (en) Semiconductor device with improved high current performance
KR100360351B1 (ko) 2중 전계효과 트랜지스터 칩 및 그 실장방법
JPH06252326A (ja) 多端子部品、配線基板、多端子部品の実装構造
JP7393312B2 (ja) 半導体装置及びその製造方法
JP2001203301A (ja) 樹脂封止型半導体装置及びその製造方法
US20240297152A1 (en) Module
US20240153858A1 (en) Chip and its manufacturing, mounting method and printed circuit board
JP7018965B2 (ja) 電子モジュール
CN114446910A (zh) 芯片结构、封装结构及芯片结构的制作方法、绑定方法
CN117727729A (zh) 多水平交错式端子结构及使用其的半导体封装体与组体
KR100413475B1 (ko) 회로패턴을 갖는 필름어드헤시브 및 이를 이용한 멀티칩모듈 반도체패키지