TWI453713B - 主動矩陣型顯示裝置及電子機器 - Google Patents

Description

主動矩陣型顯示裝置及電子機器

本發明係有關於一種具有複數個畫素配置成行與列之矩陣狀的主動矩陣型顯示裝置及具有此主動矩陣型顯示裝置的電子裝置。

在習知之主動矩陣型顯示裝置中，無論是動態影像或靜態影像的顯示模式，同樣藉由驅動器對畫素寫入數據。在此情況下，顯示靜態影像時，經常會對畫素寫入相同的數據。因此，提出一種方法，係在各畫素設置記憶體，於靜態影像顯示時藉由寫入記憶體所記憶之數據，停止驅動器的驅動，減少電力消耗。此技術一般稱為畫素記憶體(Memory in Pixel;MIP)。

一般而言，在MIP技術中，為了儲存各畫素之記憶體所記憶的數據，乃採用動態隨機存取記憶體(Dynamic Random Access Memory;DRAM)或靜態隨機存取記憶體(Static Random Access Memory;SRAM)。因為SRAM依照電晶體順序構成電路，而DRAM則以電晶體及電容器各1個的方式構成，所以就電路面積的縮小化及畫素間距(pitch)的狹小化觀點而言，DRAM較有優勢。但是，DRAM為了儲存蓄積於電容器內的微小電荷，必須進行更新(refresh)動作。使用DRAM之畫素電路的例子如國際公開第2004/090854(A1)號公報(專利文獻1)所記載。

相關內容可參考下列專利文獻：

專利文獻1：國際公開第2004/090854(A1)號公報。

但是，習知之使用DRAM的畫素電路必須交替共通電極(alternation of common electrode)，以執行DRAM的自身更新(self-refresh)動作。共通電極為設在與設有畫素電極、源極線及閘極線之TFT側相對面上之全面共通的電極，亦稱為「對向電極」。如此一來，因為共通電極為顯示裝置之全面共通的電極，所以共通電極之交替引起的電力消耗成為問題。

有鑒於上述問題，本發明之實施例提供一種具有畫素內部記憶電路又實現低耗能的主動矩陣型顯示裝置、以及具有此主動矩陣型顯示裝置的電子機器。

本發明一實施例提供一種主動矩陣型顯示裝置，具有複數個畫素，該複數個畫素配置成行與列之矩陣狀，每一個畫素包括顯示元件、控制開關、儲存電容、記憶電路。其中，顯示元件包括第1端子及第2端子，該第2端子連接一固定電位。控制開關控制對顯示元件之第1端子的影像數據供給。儲存電容包括第1端子及第2端子，該第1端子連接顯示元件之第1端子，以儲存藉由控制開關而供給至顯示元件之影像數據。記憶電路記憶顯示元件之第1端子的電壓狀態。該顯示裝置具有電壓供給部，於記憶電路之更新操作的同時，將在兩個以上之多個階段改變的電壓供給至儲存電容之第2端子。

如此一來，由於顯示元件之第2端子(即共通電極)儲存在一固定電位，故可以具有畫素內部記憶電路又實現低耗能。

在一較佳實施例中，該電壓供給裝置係於該再新操作開始與結束時，將供給至該儲存電容第2端子之該電壓的值改變為其它數值。具體而言，於該更新操作開始時，該電壓供給裝置係在第1電壓值與第2電壓值之間改變供給至該儲存電容第2端子之該電壓的值；於該更新操作終了時，該電壓供給裝置係在第2電壓值與第3電壓值之間改變供給至該儲存電容第2端子之該電壓的值。該第2電壓值係大於該第1電壓值，小於該第3電壓值。在另一較佳實施例中，該電壓供給裝置乃是在供給至該儲存電容第2端子之該電壓於2個值之間改變的情況下，更於該記憶電路取樣該顯示元件第1端子之電壓狀態的取樣期間終了時改變該電壓的值。

在一較佳實施例中，該電壓供給裝置包括一電壓源以及一電源控制部。該電壓源產生供給至該儲存電容之第2端子的該電壓；該電源控制部控制用於在兩個以上之多個階段改變該電壓數值的該電壓源。在此實施例中，該電壓供給裝置更包括一電壓階躍記憶部，而該電壓階躍記憶部乃記憶供給至該儲存電容第2端子之該電壓在兩個以上之多個階段改變的電壓階躍；另外，該電源控制部係根據該電壓階躍而控制該電壓源。

在一較佳實施例中，該電壓供給裝置係藉由共通電極線而連接至該複數個畫素，並透過該共通電極而對該儲存電容第2端子供給該電壓。

在一較佳實施例中，該記憶電路為動態隨機存取記憶體。

在一較佳實施例中，該主動矩陣型顯示裝置為液晶顯示裝置或有機發光二極體顯示裝置。

另外，為了達成上述目的，該主動矩陣型顯示裝置也可適用於電視機、桌上型或筆記型電腦、行動電話、手錶、個人數位助理、汽車導航裝置、行動遊戲機、或大型顯示器等其它電子機器。

根據本發明之實施形態的話，可以提供一種具有畫素內部記憶電路又實現低耗能的主動矩陣型顯示裝置、以及其電子機器。

以下將參照附圖說明本發明之較佳實施形態。

[顯示裝置的結構]

圖1係繪示本發明一實施例之主動矩陣型顯示裝置。圖1之顯示裝置100具有顯示面板10、源極驅動器20、閘極驅動器30、電壓供給部40、與控制器50。

顯示面板10具有配置成行與列之矩陣狀的複數個畫素100。源極驅動器20藉由數據線(一般而言，亦稱為「源極線」)Data_1～Data_m而向個別畫素100供給影像數據。閘極驅動器30藉由寫入線(一般而言，亦稱為「閘極線」)Write_1～Write_n而控制個別畫素100。電壓供給部40藉由電壓供給線CS_1～CS_n而分別與畫素100連接，並根據畫素之驅動狀態而分別提供各畫素預定的電壓。控制器50驅動源極驅動器20、閘極驅動器30及電壓供給部40，並且控制它們的作動。

在顯示面板10中，各畫素100在位於數據線Data_i(1≦i≦m)及寫入線Write_j(1≦j≦n)的交叉區域具有至少各1個顯示元件(例如，液晶胞、有機EL、或OLED)及記憶電路。在靜止影像顯示模式中，各畫素乃根據本身之記憶電路所記憶的數據作動，而非數據線Data_i所傳送的影像數據。因此，在靜止影像顯示模式中，可以使源極驅動器20停止；另一方面，顯示面板10可以連續地顯示靜止畫面。

[畫素電路的結構]

圖2係繪示本發明一實施例之畫素電路的構成。圖2的畫素100具有畫素電容C_pix 、驅動控制開關Q11、與記憶電路200。畫素電容C_pix 具有顯示元件C1及儲存電容C_s 。

顯示元件C1在本身兩端有電位差產生的情況下，讓光透過或發出光。在圖2中，顯示元件C1雖然以電容元件表示，但是亦可以是OLED等二極體。顯示元件C1其中一個端子連接共通電極COM，另一個端子則藉由驅動控制開關Q11連接數據線Data_i。與顯示元件C1之數據線Data_i連接側的端子一般稱為「畫素電極」。

驅動控制開關Q11的控制端子與寫入線Write_j連接，因應寫入線Write_j的電位而開啟或關閉。在驅動控制開關Q11開啟的情況下，顯示元件C1則輸入位於數據線Data_i的數據。此時，在顯示元件C1為液晶胞的情況下，顯示元件C1因為畫素電極與共通電極間之電位差導致液晶分子的配向改變，而可以讓光透過。

儲存電容C_s 具有第1端子與第2端子。第1端子與畫素電極連接。第2端子與電壓供給線CS_j連接，而電壓供給線CS_j與電壓供給部40(圖1)連接。在本例中，以在習知畫素電路中與儲存電容C_s 之第2端子連接的儲存電容(CS)線作為電壓供給線。CS線不一定要獨立於每一列，也可以將同時進行自身更新的列共通化。當然，電壓供給線也可另外設置與CS線不同的專用線。

記憶電路200具有取樣電容C11、第1、第2以及第3電晶體Q12、Q13以及Q14。取樣電容C11具有與數據線Data_i連接的第1端子、以及藉由第1電晶體Q12而連接至畫素電極的第2端子。第1電晶體Q12的控制端子與取樣線Sample_j連接。第2電晶體Q13以及第3電晶體Q14串聯，並配置於畫素電極與數據線Data_i之間。第2電晶體Q13之控制端子與取樣電容C11之第2端子連接。第3晶體Q14之控制端子與更新線Refresh_j連接。如此一來，在本例中，記憶電路200係構成DRAM。

在此，本實施例之顯示裝置為正常黑(normally black)之液晶顯示器。關於這樣的裝置，以下以白顯示時之反轉驅動為例，說明圖2所示之畫素電路的自身更新動作。

[自身更新動作的例1]

圖3係繪示圖2所示之畫素電路之自身更新動作之第1例的時序圖。共通電極COM與CS線CS_j分離，通常會提供一固定電壓V_COM (以下稱為「共通電壓」)。在初期狀態(~t₁₁ )，電壓供給部40對電壓供給線的CS線CS_j供給第1預定電壓V_CS1 ，在畫素電極的電壓(以下稱為「畫素電壓」)V_pix 乃相對於共通電壓V_COM 而定為-V_ML 的最低電壓。另外，此時驅動控制開關Q11以及第1、第2與第3電晶體Q12、Q13以及Q14則關閉。

最初，時間t₁₁ 至t₁₂ 的取樣期間T_s 之間，取樣線Sample_j乃被控制器50驅動在高電位狀態，以致於記憶電路200取樣在畫素電極的電壓V_pix 。藉此，第1電晶體Q12開啟，將取樣電容C11的第2端子連接於畫素電極。此期間T_s 之間，數據線Data_i處於低電位狀態，取樣電容C11儲存與畫素電壓V_pix 約略相等的取樣電壓V_s 。

另外，在此期間T_s ，電壓供給部40對CS線CS_j供給第2預定電壓V_CS2 (V_CS2 ＞V_CS1 )。因此，畫素電壓V_pix 因為顯示元件C1與儲存電容C_s 之間的容量相加，僅提高ΔV=(V_CS2 -V_CS1 )×C_s /(C_s +C1)，相對於共通電壓V_COM 為-V_L (=-V_ML +ΔV；∣V_ML ∣＞∣V_L ∣)。取樣期間T_s 之後，在後續之預充電期間T_pc 開始時，藉由電壓供給部40而供給至CS線CS_j的電壓則回到第1電壓V_CS1 。

時間t₁₂ 至t₁₃ 的預充電期間T_pc 之間，經由源極驅動器20供給之數據電壓V_H 給數據線Data_i。寫入線Write_j係因閘極驅動器30而位於高電位狀態，藉此將數據輸入至顯示元件C1。如此一來，驅動控制開關Q11開啟，而使畫素電極則與數據線Data_i連接。因此，畫素電壓V_pix 會與數據線Data_i的數據電壓V_H 相等。之後，於預充電期間T_pc 終了時，數據線Data_i會再度回到低電位狀態(=-V_L )。

接著，於時間t₁₃ 至t₁₄ 的再更新期間T_r 之間，更新線Refresh_j由因控制器50驅動於高電位狀態，以再更新記憶電路200。藉此，第3電晶體Q14開啟，而第2電晶體Q13之導電端子連接數據線Data_i而成為低電位狀態。另一方面，在第2電晶體Q13的控制端子出現了取樣期間T_pc 儲存於取樣電容C11的取樣電壓V_s 。但是，因為取樣電壓V_s 相對於共通電壓V_COM 為-V_L ，所以在第2電晶體Q13的導電端子與控制端子之間未產生第2電晶體Q13足以開啟的電位差，第2電晶體Q13因而保持關閉。

再更新期間Tr結束後，經由電壓供給部40而提供給CS線CS_j的電壓會再度提高至第2電壓V_CS2 。結果，畫素電壓V_pix 因為顯示元件C1與儲存電容C_s 之間的容量相加，僅提高ΔV=(V_CS2 -V_CS1 )×C_s /(C_s +C1)，則相對於共通電壓V_COM 取V_MH (=V_H +ΔV；V_MH ＞V_H )的最大電壓。

如此一來，在連續自身更新(self-refresh)動作終了的時間點，在畫素電極的電壓V_pix 係以共通電壓V_COM 作為中間電位而從初期狀態反轉。

接著，在此狀態下記載關於下一個自身更新動作開始的情況。

自時間t₂₁ 至t₂₂ 的取樣期間Ts之間，取樣線Sample_j由控制器50驅動於高電位狀態，使得在畫素電極的電壓V_pix 由記憶電路200進行取樣。藉此，第1電晶體Q12開啟，將取樣電容C11的第2端子連接於畫素電極。此期間T_s 之間，數據線Data_i處於低電位狀態，取樣電容C11儲存與畫素電壓V_pix 相等的取樣電壓V_s 。

另外，在此期間T_s ，由電壓供給部40供給至CS線CS_j的電壓下降至第1電壓V_CS1 。結果，畫素電壓V_pix 因為顯示元件C1與儲存電容C_s 之間的容量相加，僅降低ΔV=(V_CS2 -V_CS1 )×C_s /(C_s +C1)，相對於共通電壓V_COM 而言成為V_H 。取樣期間T_s 之後，在後續之預充電期間T_pc 開始時，藉由電壓供給部40而供給至CS線CS_j的電壓則回到第2電壓V_CS2 。

自時間t₂₂ 至t₂₃ 的預充電期間T_pc 之間，經由源極驅動器20提供給數據線Data_i數據電壓V_H 。寫入線Write_j由閘極驅動器30驅動於高電位狀態，以將數據寫入顯示元件C1。藉此，驅動控制開關Q11開啟，而使畫素電極與數據線Data_i連接。結果，畫素電壓V_pix 變得與數據線Data_i的數據電壓V_H 相等。之後，在預充電期間T_pc 終了時，數據線Data_i再度回到低電位狀態(=-V_L )。

自後續時間時間t₂₃ 至t₂₄ 的再更新期間Tr之間，再更新線Refresh_j由控制器50驅動於高電位狀態，以再更新記憶電路200。結果，第3電晶體Q14開啟，而第2電晶體Q13的導電端子與數據線Data_i連接並成為低電位狀態。另一方面，在第2電晶體Q13的控制端子則出現取樣期間Ts內儲存於取樣電容C11的取樣電壓V_s 。因為取樣電壓V_s 相對於共通電壓V_COM 為V_H ，所以第2電晶體Q13藉由導電端子與控制端子間的電位差而開啟，畫素電極則藉由第2及第3電晶體Q13及Q14而連接至數據線Data_i。結果，畫素電壓V_pix 變得與位於數據線Data_i的電壓-V_L 相等。

再更新期間Tr終了後，由電壓供給部40供給至CS線CS_j的電壓再度下降至第1電壓V_CS1 。結果，畫素電壓V_pix 因為顯示元件C1與儲存電容C_s 之間的容量相加，僅降低ΔV=(V_CS2 -V_CS1 )×C_s /(C_s +C1)，則相對於共通電壓V_COM 取-V_ML 的最低電壓。

如此一來，在連續自身更新動作終了的時間點，畫素電極的電壓V_pix 相對於共通電極COM而再度反轉並回到初期狀態。

[自身更新動作的第2例]

圖4係繪示圖2所示之畫素電路之自身更新動作之第2例的時序圖。與參照圖3所記載之第1例相同，共通電極COM與CS線CS_j分離，且具有一固定共通電壓V_COM 。另外，在初期狀態(～t₁₁ )下，作為電壓供給線的CS線CS_j乃藉由電壓供給部40供給第1預定電壓V_CS1 ，畫素電壓V_pix 乃相對於共通電壓V_COM 取-V_ML 的最低電壓，驅動控制開關Q11與第1、第2及第3電晶體Q12、Q13及Q14則關閉。

最初，自時間t₁₁ 至t₁₂ 的取樣期間T_s 之間，取樣線Sample_j由控制器50驅動至高電位狀態，以便記憶電路200取樣在畫素電極的電壓V_pix 。結果，第1電晶體Q12開啟，將取樣電容C11的第2端子連接至畫素電極。此期間T_s 之間，數據線Data_i位於低電位狀態，而取樣電容C11儲存與畫素電壓V_pix 約略相等的取樣電壓V_s 。

另外，在此期間T_s ，藉由電壓供給部40供給第2預定電壓V_CS2 (V_CS2 ＞V_CS1 )至CS線CS_j。結果，畫素電壓V_pix 因為顯示元件C1與儲存電容C_s 之間的容量相加，僅提高ΔV=(V_CS2 -V_CS1 )×C_s /(C_s +C1)，相對於共通電壓V_COM 而言成為-V_L (=-V_ML +ΔV；∣V_ML ∣＞∣V_L ∣)。在此，與第1例相異的是，由電壓供給部40供給至CS線CS_j的電壓在取樣期間T_s 之後不會再回到第1電壓V_CS1 ，且繼續供給第2電壓V_CS2 至CS線CS_j。

自時間t₁₂ 至t₁₃ 的預充電期間T_pc 之間，由源極驅動器20提供數據線Data_i數據電壓V_H 。寫入線Write_j由閘極驅動器30驅動於高電位狀態，以在顯示元件C1寫入數據。結果，驅動控制開關Q11開啟，而畫素電極與數據線Data_i連接。結果，畫素電壓V_pix 變得與位於數據線Data_i的數據電壓V_H 相等。之後，在預充電期間T_pc 終了時，數據線Data_i再度回到低電位狀態(=-V_L )。

自後續時間t₁₃ 至t₁₄ 的更新期間Tr之間，更新線Refresh_j由控制器50驅動於高電位狀態，以更新記憶電路200。結果，第3電晶體Q14開啟，而第2電晶體Q13的導電端子與數據線Data_i連接並成為低電位狀態。另一方面，在第2電晶體Q13的控制端子則出現取樣期間T_s 儲存於取樣電容C11的取樣電壓V_s 。但是，因為取樣電壓V_s 相對於共通電壓V_COM 而言為-V_L ，所以第2電晶體Q13的導電端子與控制端子之間未產生第2電晶體Q13足以開啟的充分電位差，導致第2電晶體Q13仍關閉。

更新期間Tr終了後，第3預定電壓V_CS3 (V_CS3 ＞V_CS2 )藉由電壓供給部40供給至CS線CS_j。結果，畫素電壓V_pix 藉由顯示元件C1與儲存電容C_s 間的容量相加僅提高ΔV=(V_CS3 -V_CS2 )×C_s /(C_s +C1)，則相對於共通電壓V_COM 取V_MH (=V_H +ΔV；V_MH ＞V_H )的最大電壓。

如此一來，與第1例相同，在連續自身更新動作終了的時間點，畫素電極的電壓V_pix 以共通電壓V_COM 作為中間電位而從初期狀態反轉。

接著，在此狀態下，記載關於下一個自身更新動作開始的情況。

自時間t₂₁ 至t₂₂ 的取樣期間T_s 之間，取樣線Sample_j由控制器50驅動於高電位狀態，以便記憶電路200取樣在畫素電極的電壓V_pix 。結果，第1電晶體Q12開啟，而將取樣電容C11的第2端子連接於畫素電極。此期間T_s 之間，數據線Data_i位於低電位狀態，而取樣電容C11儲存與畫素電壓V_pix 相等的取樣電壓V_s 。

另外，在此期間T_s ，由電壓供給部40供給至CS線CS_j的電壓下降至第2電壓V_CS2 。結果，畫素電壓V_pix 藉由顯示元件C1與儲存電容C_s 間的容量相加後僅降低ΔV=(V_CS3 -V_CS2 )×C_s /(C_s +C1)，相對於共通電壓V_CO M而成為V_H 。在取樣期間T_s 之後，電壓供給部40也繼續供給第2電壓V_CS2 至CS線CS_j。

時間t₂₂ 至t₂₃ 的預充電期間T_pc 之間，數據線Data_i則出現由源極驅動器20供給的數據電壓V_H 。寫入線Write_j由閘極驅動器30驅動於高電位狀態，以在顯示元件C1寫入數據。結果，驅動控制開關Q11開啟，而畫素電極與數據線Data_i連接。結果，畫素電壓V_pix 變得與位於數據線Data_i的數據電壓V_H 相等。之後，在預充電期間T_pc 終了時，數據線Data_i再度回到低電位狀態(=-V_L )。

後續自時間t₂₃ 至t₂₄ 的更新期間Tr之間，更新線Refresh_j由控制器50驅動於高電位狀態，以更新記憶電路200。結果，第3電晶體Q14開啟，而第2電晶體Q13的導電端子與數據線Data_i連接並成為低電位狀態。另一方面，在第2電晶體Q13的控制端子，則出現取樣期間T_s 內儲存於取樣電容C11的取樣電壓V_s 。因為取樣電壓V_s 相對於共通電壓V_COM 為V_H ，所以第2電晶體Q13藉由導電端子與控制端子間的電位差而開啟，畫素電極則藉由第2及第3電晶體Q13及Q14而連接至數據線Data_i。結果，畫素電壓V_pix 變得與位於數據線Data_i的電壓-V_L 相等。

更新期間Tr終了後，由電壓供給部40供給至CS線CS_j的電壓下降至第1電壓V_CS1 。結果，畫素電壓V_pix 藉由顯示元件C1與儲存電容C_s 間的容量相加，僅降低ΔV=(V_CS2 -V_CS1 )×C_s /(C_s +C1)，則相對於共通電壓V_COM 取-V_ML 的最低電壓。

如此一來，與第1例相同，在連續的自身更新動作終了的時間點，畫素電極的電壓V_pix 相對於共通電極COM而再度反轉並回到初期狀態。

相對於第1例中CS線CS_j的電壓在V_CS1 及V_CS2 等兩個位準(level)之間改變，本例的動作乃是CS線CS_j的電壓在V_CS1 、V_CS2 及V_CS3 等三個位準(level)之間改變，此點與第1例的動作不同。本例的動作相較於第1例的動作而言，雖然電路構成變得複雜，但是CS線CS_j的電位改變頻率少，因此就電路整體而言更可以確保穩定的動作。

[電壓供給部的結構]

接著，描述有關用於參照圖3及圖4所記載之動作的電壓供給部40的結構。

圖5係繪示本發明一實施例之電壓供給部40之構成的方塊圖。圖5之電壓供給部40具有：電源42、電源控制部44、電壓階躍記憶部46。電源42產生由個別電壓供給線CS_1～CS_n向各畫素供給的預定電壓。電源控制部44因應來自控制器50的控制信號而控制電源42。電壓階躍記憶部46記憶預先編序(programmed)的電壓階躍。

電源42為可以在兩個以上的多階段改變供給電壓的可變電壓源。電源控制部44從控制器50接收指示之控制信號，以將畫素內藏記憶電路200自身更新動作之間預定的電壓供給至各畫素，且根據電壓階躍記憶部46所記憶之預先編序的電壓階躍而改變電源42的供給電壓。電壓階躍乃是在顯示裝置10製造時因應顯示裝置10的用途或使用的環境以及顯示裝置10所要求的性能等決定而得到。

在另一實施例中，亦可以不設置電壓階躍記憶部46。在如參照圖3所述一樣電壓供給線CS_j的電位於兩個位準之間改變的情況下，電源控制部44亦可因應來自控制器50的控制信號而在兩個位準之間改變電源42。此情況則不一定要使用電壓階躍記憶部46。

另外，在另一實施例中，電壓階躍記憶部46亦可不設在電壓供給部40，而設在控制器50。在此種情況下，控制器50將與電壓階躍記憶部46所記憶之電壓階躍對應的控制信號供給至電源控制部44，而電源供給部44則回應此控制信號而改變電源42的供給電壓。

如以上記載，本發明一實施例之主動矩陣型顯示裝置藉由使共通電極COM與CS線CS_j分離，使用CS線CS_j作為電力供給線，對儲存電容供給兩個以上之多階段改變的電壓，而可以將共通電極COM的電位保持一定，且進行畫素內藏記憶電路的更新動作。結果，相較於為了畫素內藏記憶電路的更新動作而必須交替(alternation)共通電極COM的習知裝置而言，可以減少需消耗的電力。

[顯示裝置的實施例]

圖6係繪示本發明一實施例之具有主動矩陣型顯示裝置的電子裝置。圖6的電子裝置300雖以筆記型個人電腦(PC)表示，但是亦可以是例如電視機、行動電話、手錶、個人數位助理(PDA)、桌上型PC、汽車導航裝置、行動遊戲機、或大型顯示器等其它電子機器。

電子裝置300具有顯示裝置1，而顯示裝置1具備可以顯示影像等的顯示面板10。顯示裝置1為參照圖1至5而記載的顯示裝置，因為可以藉由在靜止影像顯示時使用畫素內藏記憶電路而抑制電力消耗，所以特別適用於行動電話、PDA、行動聲音播放裝置(audio player)及行動遊戲機等電力消耗受限之電池驅動的行動機器(或稱“可攜式機器”)、或像海報一樣顯示廣告宣傳的監視器等電子機器。

另外，顯示裝置1因為既可保持固定之共通電極COM的電位又可進行畫素內藏記憶電路的更新動作，所以特別適用於具有靜電容量方式之觸控面板的電子裝置。靜電容量方式乃是在顯示面板的全體表面設置靜電感測器，藉由檢知因任何物體靠近顯示面板表面時產生之放電現象所造成的電荷變化，而確定物體的接觸位置。此方式不僅有優異的耐久性及透過性等，且可以多點觸控(multi touch)，所以可預見日漸增長的需求。但是，在習知之具有畫素內藏記憶電路的顯示裝置中，為了在設有共通電極COM之面的正上方配置觸控面板，則會有靜電感測器因為受到共通電極COM交替(alternation)的影響而導致觸控面板產生誤作動的可能性。相對於此，在採用本發明一實施例之顯示裝置1的情況下，因為共通電極COM的電位經常保持固定，所以不會引起這樣的問題。

雖然本案是以若干最佳實施例做說明，但精於此技藝者能在不脫離本案精神與範疇下做各種不同形式的改變。以上所舉實施僅用以說明本案而已，非用以限制本案之範圍。舉凡不違本案精神所從事的種種修改或變化，俱屬本案申請專利範圍。

1．．．主動矩陣型顯示裝置

10．．．顯示面板

20．．．源極驅動器

30．．．閘極驅動器

40．．．電壓供給部

42．．．電源

44．．．電源控制部

46．．．電壓階躍記憶部

50．．．控制器

100．．．畫素

200．．．記憶電路

300．．．電子裝置

C11．．．取樣電容

C1．．．顯示元件

C_pix ．．．畫素電容

C_s ．．．儲存電容

CS_j．．．電力供給線(CS線)

Q11．．．驅動控制開關

V_COM ．．．共通電壓

V_pix ．．．畫素電壓

Q12．．．第1電晶體

Q13．．．第2電晶體

Q14．．．第3電晶體

COM．．．共通電極

Data_I．．．數據線

Write_j．．．寫入線

Sample_j．．．取樣線

Refresh_j．．．更新線

圖1係繪示本發明一實施例之主動矩陣型顯示裝置的構成。

圖2係繪示本發明一實施例之畫素電路的結構。

圖3係繪示圖2所示之畫素電路之動作之第1例的時序圖。

圖4係繪示圖2所示之畫素電路之動作之第2例的時序圖。

圖5係繪示本發明一實施例之電壓供給部的結構。

圖6係繪示本發明一實施例之電子裝置。

100．．．畫素

200．．．記憶電路

C11．．．取樣電容

C1．．．顯示元件

C_pix ．．．畫素電容

C_s ．．．儲存電容

CS_j．．．電力供給線(CS線)

Q11．．．驅動控制開關

Q12．．．第1電晶體

Q13．．．第2電晶體

Q14．．．第3電晶體

COM．．．共通電極

Data_I．．．數據線

Write_j．．．寫入線

Sample_j．．．取樣線

Refresh_j．．．更新線

Claims (8)

1. 一種主動矩陣型顯示裝置，具有複數個畫素，該複數個畫素配置成行與列之矩陣狀，每一個畫素包括一顯示元件，包括第1端子及第2端子，該第2端子連接一固定電位；一控制開關，用以控制提供一影像數據至該顯示元件之第1端子；一儲存電容，包括第1端子及第2端子，該第1端子連接該顯示元件之第1端子，用以儲存經該控制開關供給至該顯示元件之該影像數據；一記憶電路，記憶該顯示元件之第1端子的電壓狀態；該顯示裝置包括：一電壓供給裝置，於該記憶電路之更新操作的同時，將在兩個以上之多個階段改變的電壓供給至該儲存電容之第2端子；其中該電壓供給裝置係於該更新操作開始與結束時，將供給至該儲存電容第2端子之該電壓的值改變；其中該電壓供給裝置係於該更新操作開始時，第1電壓值與第2電壓值交替之間改變供給至該儲存電容第2端子之該電壓的值，而於該更新操作結束時，在該第2電壓值與第3電壓值交替之間改變供給至該儲存電容第2端子之該電壓的值，其中該第2電壓值係大於該第1電壓值，但小於該第3電壓值。
2. 如申請專利範圍第1項之主動矩陣型顯示裝置，其中，提供給該儲存電容第2端子之該電壓於兩個數值之間改變的 情況下，該電壓供給裝置係在該記憶電路取樣該顯示元件第1端子之電壓狀態的取樣期間結束時改變該電壓的數值。
3. 如申請專利範圍第1至2項中任一項之主動矩陣型顯示裝置，其中該電壓供給裝置包括：一電壓源，產生供給至該儲存電容之第2端子的該電壓；以及一電源控制部，用以控制於兩個以上之多個階段改變該電壓數值的該電壓源。
4. 如申請專利範圍第3項之主動矩陣型顯示裝置，其中該電壓供給裝置更包括：一電壓階躍記憶部，用以記憶供給至該儲存電容第2端子之該電壓在兩個以上之多個階段改變的電壓階躍；該電源控制部係根據該電壓階躍而控制該電壓源。
5. 如申請專利範圍第1項之主動矩陣型顯示裝置，其中該電壓供給裝置係藉由共通電極線而連接至該複數個畫素，並透過該共通電極而對該儲存電容第2端子供給該電壓。
6. 如申請專利範圍第1項之主動矩陣型顯示裝置，其中該記憶電路為動態隨機存取記憶體。
7. 如申請專利範圍第1項之主動矩陣型顯示裝置，其中該主動矩陣型顯示裝置為液晶顯示裝置或有機發光二極體顯示裝置。
8. 一種電子裝置，包括筆記型個人電腦、電視機、行動電話、手錶、個人數位助理、桌上型個人電腦、汽車導航裝置、行動遊戲機、或大型顯示器，該電子裝置具有如申請專利範圍第1至7項中任一項之主動矩陣型顯示裝置。